最近浮動小数点数演算器を作っているので、作るときのポイントを忘れないようにメモしておきたいと思います。 以下の全4回で書いていく予定です。 最近接丸めの浮動小数点数加算器の作り方(今回) 最近接丸めの浮動小数点数乗算器の作り方 RISC-Vの規格に従った(つまり、IEEE754規格にも従った)浮動小数点数積和演算器の作り方 RISC-Vの規格に従った浮動小数点数除算・平方根両対応演算器の作り方 コード 以下の74行のVerilog HDLコードで、x86の行う最近接丸めの浮動小数点数加算と同じ結果が得られるはずです。 メモ:これを書いたのは2022/10/06で、3cycleパイプライン化したものがRSDで採用されています。 module fp_adder(lhs, rhs, result); input wire[31:0] lhs; input wire[31:0] rhs; outp