Wecker, Dieter. "10 Modellierung des 16-Bit-Mikroprozessor-Systems(5)". Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen, Berlin, Boston: De Gruyter Oldenbourg, 2021, pp. 243-298. https://doi.org/10.1515/9783110717846-010
Wecker, D. (2021). 10 Modellierung des 16-Bit-Mikroprozessor-Systems(5). In Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen (pp. 243-298). Berlin, Boston: De Gruyter Oldenbourg. https://doi.org/10.1515/9783110717846-010
Wecker, D. 2021. 10 Modellierung des 16-Bit-Mikroprozessor-Systems(5). Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen. Berlin, Boston: De Gruyter Oldenbourg, pp. 243-298. https://doi.org/10.1515/9783110717846-010
Wecker, Dieter. "10 Modellierung des 16-Bit-Mikroprozessor-Systems(5)" In Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen, 243-298. Berlin, Boston: De Gruyter Oldenbourg, 2021. https://doi.org/10.1515/9783110717846-010
Wecker D. 10 Modellierung des 16-Bit-Mikroprozessor-Systems(5). In: Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen. Berlin, Boston: De Gruyter Oldenbourg; 2021. p.243-298. https://doi.org/10.1515/9783110717846-010