Перегляд вихідного коду сторінки AVX-512

'''AVX-512''' це набір [[SIMD]]-інструкцій для [[x86]] процесорів Intel та AMD, що розширюють 256 бітові інструкції [[AVX|Advanced Vector Extensions]] 512-бітовими. Набір було запропоновано Intel у липні 2013 року та вперше реалізовано у [[співпроцесор]]і [[Xeon Phi|Intel Xeon Phi x200]] (Knights Landing) в 2016 році<ref name="reinders512"/>, а потім у ряді центральних процесорів [[AMD]] та [[Intel]]. 

Набір AVX-512 складається блоку інструкцій AVX-512F (AVX-512 Foundation) що вимагається для всіх реалізацій AVX-512, а також  інших інструкцій, не всі з яких були реалізовані в різних процесорах.{{Sfn|Kusswurm|2022|с=223}} Ця політика є відходом від історичної вимоги впровадження всього блоку інструкцій. 

Окрім розширення більшості 256-бітних інструкцій, AVX-512 додає різні нові операції, такі як нові конверсія (перетворення даних), операції розсіювання (scatter) та [[перестановки]].{{Sfn|Kusswurm|2022|с=223}}  Кількість регістрів AVX збільшена з 16 до 32, а також додано 8 нових "маскових регістрів", які дозволяють гнучко обирати та комбінувати результати інструкцій. У процесорах з розширенням векторної довжини (VL), яке присутнє у більшості CPU з підтримкою AVX-512, ці інструкції можна використовувати також для роботи з векторами розміром 128 та 256 біт. Варто зазначити, що AVX-512 – не перший 512-бітний набір SIMD-інструкцій від Intel. Раніші 512-бітні SIMD-інструкції, що використовувались у копроцесорах [[Xeon Phi]], першого покоління (розроблені на базі проекту [[Intel Larrabee|Larrabee]]), мають схожу поведінку, але не сумісні з AVX на двійковому рівні.<ref name="reinders512"/>

== Набір інструкцій ==
Набір інструкцій AVX-512 складається з кількох окремих наборів, кожен із яких має власний унікальний біт в функції CPUID; однак вони зазвичай групуються за поколінням процесорів, які їх реалізують.

'''F, CD, ER, PF''' - Були впроваджені в [[Xeon Phi|Xeon Phi x200 (Knights Landing)]] та процесорах Xeon Gold/Platinum ([[Skylake|Skylake SP]] "Purley")
* ''AVX-512 Foundation (F)''{{Spaced ndash}} це базова група, вона розширює більшість 32 бітових та 64 бітових [[AVX]] інструкцій за допомогою схеми кодування що називається EVEX (enhanced vector extension). Це дозволяє використовувати регістри розміром 512 біт, маски операцій для гнучкого керування даними, а також вбудоване округлення та контроль помилок.
* ''AVX-512 Conflict Detection Instructions (CD)''{{Spaced ndash}} інструкції для ефективного виявлення конфліктів під час виконання векторних операцій. 
* ''AVX-512 [[Показникова функція|Exponential]] and [[Обернене число|Reciprocal]] Instructions (ER){{Spaced ndash}}'' інструкції для обчислення експонент та обернених величин. Вони допомагають реалізувати складні математичні обчислення.<ref name="reinders512">{{Cite web|url=https://software.intel.com/en-us/articles/intel-avx-512-instructions|title=AVX-512 Instructions|last=James Reinders|date=23 липня 2013|publisher=[[Intel]]|access-date=20 серпня 2013}}</ref>
* ''AVX-512 Prefetch Instructions (PF)''{{Spaced ndash}}нові інструкції для попереднього завантаження даних у кеш процесора.

'''VL, DQ, BW''' - Представлені в Skylake X та [[Cannon Lake]].
* ''AVX-512 Vector Length Extensions (VL) -'' розширює функціональність більшості інструкцій AVX-512, дозволяючи їм працювати з 128-бітними (XMM) та 256-бітними (YMM) регістрами.<ref name="reinders512b" />
* ''AVX-512 Doubleword and Quadword Instructions (DQ)''{{Spaced ndash}} додає нові 32 бітові та 64 бітові AVX-512 інструкції.<ref name="reinders512b" />
* ''AVX-512 Byte and Word Instructions (BW)''{{Spaced ndash}} розширює AVX-512 на 8 бітові та 16 бітові операції з цілими числами<ref name="reinders512b">{{Cite web|url=https://software.intel.com/en-us/articles/additional-intel-avx-512-instructions|title=Additional AVX-512 instructions|last=James Reinders|date=17 липня 2014|publisher=[[Intel]]|access-date=3 серпня 2014}}</ref>
: Така група команд дозволяє працювати з числами що не потребують 512 бітової точності чи діапазону значень.
'''IFMA, VBMI''' - Представлені в [[Cannon Lake]].<ref>{{Cite web|url=https://www.kitguru.net/components/cpu/anton-shilov/intel-skylake-processors-for-pcs-will-not-support-avx-512-instructions/|title=Intel 'Skylake' processors for PCs will not support AVX-512 instructions|last=Anton Shilov|website=Kitguru.net|access-date=2015-03-17}}</ref>
* ''AVX-512 Integer [[Множення-додавання|Fused Multiply Add]] (IFMA)'' – операції "[[Множення-додавання|перемножити та додати]]" цілих 52 бітових чисел (цей тип використовується в арифметиці javascript, яка базується на числах з рухомою комою подвійної точності.
* ''AVX-512 Vector Byte Manipulation Instructions (VBMI)'' -  інструкції для маніпуляції окремими байтами та словами даних. Вони дозволяють виконувати завантаження, збереження та конкатенацію даних зі здвигами. Це корисно для обробки текстових даних, графічних зображень та інших задач, де потрібні детальні операції з окремими бітами чи байтами.
'''4VNNIW, 4FMAPS''' — Представлені в [[Xeon Phi|Knights Mill]].<ref>{{Cite web|url=https://lemire.me/blog/2016/10/14/intel-will-add-deep-learning-instructions-to-its-processors/|title=Intel will add deep-learning instructions to its processors|date=14 жовтня 2016}}</ref><ref name="newisa">{{Cite web|url=https://software.intel.com/en-us/intel-architecture-instruction-set-extensions-programming-reference|title=Intel Architecture Instruction Set Extensions Programming Reference|publisher=[[Intel]]|format=PDF|access-date=2014-01-29}}</ref>
* ''AVX-512 Vector Neural Network Instructions Word variable precision (4VNNIW)'' – векторні інструкції для глибинного навчання, що працюють зі словом змінної точності.
* ''AVX-512 Fused Multiply Accumulation Packed Single precision (4FMAPS)'' – векторні інструкції для глибинного навчання, що працюють з даними з рухомою комою одинарної точності.
'''VPOPCNTDQ''' - Інструкція для підрахунку кількості одиничних бітів у кожному елементі вектора. Використовується для обробки бітових масок, та різних алгоритмів.<ref name="iaiseaffpr">{{Cite web|url=https://software.intel.com/en-us/intel-architecture-instruction-set-extensions-programming-reference|title=Intel Architecture Instruction Set Extensions and Future Features Programming Reference|publisher=Intel|access-date=2017-10-16}}</ref>

'''VNNI, VBMI2, BITALG''' - Представлені в Ice Lake.<ref name="iaiseaffpr" />
* ''AVX-512 Vector Neural Network Instructions (VNNI)'' – векторизовані інструкції для "глибокого навчання".
* ''AVX-512 Vector Byte Manipulation Instructions 2 (VBMI2)'' – інструкції для маніпуляції окремими байтами та словами даних для 1-2 байтових змінних.
* ''AVX-512 Bit Algorithms (BITALG)'' –  набір інструкцій для роботи з бітами даних на рівні байтів та слів. Вони розширюють можливості VPOPCNTDQ, дозволяючи виконувати більш складні маніпуляції з бітами.
'''VP2INTERSECT''' - Представлені в Tiger Lake.
* ''AVX-512 Vector Pair Intersection to a Pair of Mask Registers (VP2INTERSECT)'' - порівнює маски регістри. Використовується в алгоритмах обробки зображень, комп'ютерної графіки та інших задач, де потрібно визначати спільні області в двох наборах даних.

'''GFNI'''  – інструкції для роботи з [[Поле Галуа|полями Галуа]], що використовується в криптографії..

'''VPCLMULQDQ''' (Carry-Less Multiplication of Quadwords) - цілочислове множення дуже великих чисел.

'''VAES''' (VEX та EVEX-encoded AES) - інструкції, що дозволяє виконувати шифрування та дешифрування даних за стандартом AES з високою продуктивністю. Представлені в Ice Lake.<ref name="iaiseaffpr" />

== Процесори з AVX-512 ==

* [[Intel]]
** [[Xeon Phi|Knights Landing]] (Xeon Phi x200): <ref name="reinders512"/> <ref>{{Cite web|url=https://www.intel.com/content/www/us/en/processors/xeon/xeon-phi-processor-product-brief.html|title=Intel Xeon Phi Processor product brief|publisher=Intel|access-date=12 жовтня 2016}}</ref> AVX-512 F, CD, ER, PF
** [[Xeon Phi|Knights Mill]] (Xeon Phi x205): <ref name="iaiseaffpr"/> AVX-512 F, CD, ER, PF, 4FMAPS, 4VNNIW, VPOPCNTDQ
** [[Skylake|Skylake-SP]], [[Skylake|Skylake-X]] : <ref>{{Cite news|url=https://arstechnica.com/gadgets/2017/05/intels-new-high-end-desktop-platform-up-to-18-cores-36-threads-2000/|title=Intel unveils X-series platform: Up to 18 cores and 36 threads, from $242 to $2,000|language=en-us|work=Ars Technica|access-date=2017-05-30}}</ref> <ref>{{Cite web|url=https://gcc.gnu.org/wiki/cauldron2014?action=AttachFile&do=get&target=Cauldron14_AVX-512_Vector_ISA_Kirill_Yukhin_20140711.pdf|title=Intel Advanced Vector Extensions 2015/2016: Support in GNU Compiler Collection|website=Gcc.gnu.org|access-date=2016-10-20}}</ref> <ref>{{Cite web|url=https://www.itworld.com/article/2985214/hardware/intels-xeon-roadmap-for-2016-leaks.html|title=Intel's Xeon roadmap for 2016 leaks|last=Patrizio|first=Andy|date=21 вересня 2015|website=Itworld.org|access-date=2016-10-20|archive-date=2016-10-21|archive-url=https://web.archive.org/web/20161021194417/http://www.itworld.com/article/2985214/hardware/intels-xeon-roadmap-for-2016-leaks.html|url-status=dead}}</ref> AVX-512 F, CD, VL, DQ, BW
** [[Cannon Lake]] : <ref name="iaiseaffpr" /> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI
** Cascade Lake : AVX-512 F, CD, VL, DQ, BW, VNNI
** Cooper Lake : AVX-512 F, CD, VL, DQ, BW, VNNI, BF16
** Ice Lake, <ref name="iaiseaffpr" /> [[Rocket Lake]] : <ref>{{Cite web|url=https://www.techpowerup.com/review/intel-core-i9-11900k/3.html#avx-512|title=Intel Core i9-11900K Review - World's Fastest Gaming Processor?|date=30 березня 2021|website=www.techpowerup.com}}</ref> <ref>{{Cite web|url=https://gcc.gnu.org/git/?p=gcc.git;a=commitdiff;h=c02c39fad02c386f6e687e28282973f580fc95ac|title="Add rocketlake to gcc" commit|website=gcc.gnu.org}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES
** [[Tiger Lake]] (офіційно за винятком Pentium і Celeron):<ref name="gcc">{{Cite web|url=https://gcc.gnu.org/onlinedocs/gcc/x86-Options.html|title=Using the GNU Compiler Collection (GCC): x86 Options|publisher=GNU|access-date=2019-10-14}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, VP2INTERSECT
** [[Alder Lake]] (офіційно ніколи не підтримувався Intel, повністю видалено в новіших ЦП {{Ref|adl-avx512-note|Note 1}} ): <ref name="anandalderreview">{{Cite web|url=https://www.anandtech.com/show/17047/the-intel-12th-gen-core-i912900k-review-hybrid-performance-brings-hybrid-complexity/2|title=The Intel 12th Gen Core i9-12900K Review: Hybrid Performance Brings Hybrid Complexity|last=Cutress|first=Ian|last2=Frumusanu|first2=Andrei|website=www.anandtech.com|access-date=5 листопада 2021}}</ref> <ref>{{Cite web|url=https://www.phoronix.com/scan.php?page=article&item=alder-lake-avx512&num=1|title=Intel Core i9 12900K "Alder Lake" AVX-512 On Linux|last=Larabel|first=Michael|website=www.phoronix.com|access-date=2021-11-08}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16, VP2INTERSECT, FP16
** Sapphire Rapids : <ref>{{Cite web|url=https://www.phoronix.com/review/intel-sapphirerapids-avx512|title=AVX-512 Performance Comparison: AMD Genoa vs. Intel Sapphire Rapids & Ice Lake|last=Larabel|first=Michael|website=www.phoronix.com|access-date=2023-01-19}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16, FP16
* {{iw|Centaur_Technology|Centaur Technology|en|Centaur_Technology}}
** "CNS" ядро : <ref>{{Cite web|url=https://centtech.com/ai-technology/|title=The industry's first high-performance x86 SOC with server-class CPUs and integrated AI coprocessor technology|date=2 серпня 2022|archive-url=https://web.archive.org/web/20191212134128/https://centtech.com/ai-technology/|archive-date=12 грудня 2019|url-status=usurped}}</ref> <ref name="instlatx64">{{Cite web|url=http://users.atw.hu/instlatx64/|title=x86, x64 Instruction Latency, Memory Latency and CPUID dumps (instlatx64)|website=users.atw.hu}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI
* [[Advanced Micro Devices|AMD]]
** [[Zen 4]] : <ref>{{Cite web|url=https://www.hardwaretimes.com/amd-zen-4-based-ryzen-cpus-may-feature-up-to-24-cores-support-for-avx512-vectors/|title=AMD Zen 4 Based Ryzen CPUs May Feature Up to 24 Cores, Support for AVX512 Vectors|date=2021-05-23|website=Hardware Times|language=en-US|access-date=2021-09-02}}</ref> <ref name="Hagedoorn">{{Cite web|url=https://www.guru3d.com/news-story/amd-working-on-prodigious-96-core-epyc-processor.html|title=AMD working on a prodigious 96-core EPYC processor|last=Hagedoorn|first=Hilbert|date=18 травня 2021|website=Guru3D.com|language=en-us|access-date=2021-05-25}}</ref> <ref>{{Cite web|url=https://chipsandcheese.com/2021/08/23/details-on-the-gigabyte-leak/|title=Details on the Gigabyte Leak|last=clamchowder|date=2021-08-23|website=Chips And Cheese|language=en-us|access-date=2022-06-10}}</ref> <ref>{{Cite web|url=https://www.techpowerup.com/review/amd-zen-4-ryzen-7000-technical-details/|title=AMD Answers Our Zen 4 Tech Questions, with Robert Hallock|last=((W1zzard))|date=26 травня 2022|website=TechPowerUp|language=en-us|access-date=2022-05-29}}</ref> <ref>{{Cite web|url=https://www.phoronix.com/review/amd-zen4-avx512|title=AMD Zen 4 AVX-512 Performance Analysis On The Ryzen 9 7950X|last=Larabel|first=Michael|date=2022-09-26|website=www.phoronix.com}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16
** [[Zen 5]] : <ref>{{Cite web|url=https://www.phoronix.com/news/AMD-Zen-5-Znver-5-GCC|title=AMD Zen 5 Compiler Support Posted For GCC - Confirms New AVX Features & More|last=Larabel|first=Michael|date=2024-02-10|website=www.phoronix.com|language=en-US}}</ref> AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16, VP2INTERSECT

== Примітки ==
{{reflist}}

[[Категорія:SIMD]]
[[Категорія:Інструкції x86]]
[[Категорія:Технології CPU]]