CMOS

CMOS（シーモス、Complementary Metal-Oxide-Semiconductor; 相補型MOS）とは、P型とN型のMOSFETをディジタル回路（論理回路）の論理ゲート等で相補的に利用する回路方式（論理方式）、およびそのような電子回路やICのことである。また、そこから派生し多義的に多くの用例が観られる（『#その他の用例』参照）。

相補型MOS（CMOS）プロセスは、フェアチャイルドセミコンダクター社のフランク・ワンラスが考案し、翌1963年にワンラスとチータン・サーが学会で発表したのが始まりである。RCA社は1960年代後半に「COS-MOS」という商標で商品化し、他のメーカーに別の名称を探させ、1970年代前半には「CMOS」が標準的な名称となるに至った。

CMOSは、1980年代にNMOSを抜いてVLSI用MOSFETの主流となり、TTL（Transistor-transistor logic）技術も置き換えた。その後、CMOSはVLSIチップに搭載されるMOSFET半導体デバイスの標準的な製造プロセスであり続けている。2011年現在、ほとんどのデジタル、アナログ、ミックスドシグナルICを含むICチップがCMOS技術で製造されている。

CMOSデバイスの重要な特性は、高い耐ノイズ性と低い静的電力消費である。 MOSFETのペアのうち1つのトランジスタは常にオフであるため、直列の組み合わせはオンとオフを切り替える際に瞬間的に大きな電力を消費するだけである。そのため、NMOSロジックやTTLのように、状態変化していないときにも定常電流が流れる論理回路ほど発熱せず、チップ上に高密度に集積できる。CMOSがVLSIチップの実装技術として最も広く使われるようになったのは、主にこのような理由によるものである。

MOSとはMetal（金属）-Oxide（酸化膜）-Semiconductor（半導体）の略で、MOS型電界効果トランジスタの物理的構造のことを指す。酸化膜絶縁体の上に金属ゲート電極を置き、さらにその上に半導体材料を置いたものである。かつてはゲート電極としてアルミニウムが使われていたが、現在はポリシリコンが使われている。IBMやインテルが45ナノメートル・ノード以下のサイズで発表したように、CMOSプロセスにおける「高誘電率（high-k）/金属ゲート」の登場により、一部で金属ゲートが復活している。

CMOSは常にエンハンスメントモードMOSFET（言い換えれば、ゲート-ソース間電圧がゼロの場合、トランジスタがオフになる）を使用する。

原理

CMOSによるインバータ

CMOS回路は、p型とn型の金属-酸化膜-半導体電界効果トランジスタ（MOSFET）を相補的に組み合わせて、論理ゲートやその他のデジタル回路を実装するものである。

最も基本的な論理ゲートであるNOTゲート（論理反転）を右図に示す。この回路において、VddとVssは電源線（VddはVssに対して3〜15V程度の電位差を持つ）で、Aが入力信号線である。Vdd側（図中上側）がPMOS-FETでありVss側（図中下側）がNMOS-FETである。

AがVssと同じ電位を持つとき、上のFETがオンになり、下のFETがオフになる。このため、出力Qの電位はVddとほぼ等しくなる。また、AがVddと同じ電位を持つとき、上のFETがオフになり、下のFETがオンになる。このため、出力Qの電位はVssとほぼ等しくなる。つまり、Aと反対の電位がQに現れる事になる。

歴史

相補型回路

相補型回路の原理は、1953年にジョージ・クリフォード・シクライによってシクライ・ペア（Sziklai pair）として初めて紹介された。シクライ・ペアは、ダーリントン接続と同様に増幅度を増やしてベース電流を減らすためのものであった。しかし、ダーリントン接続と違ってNPNトランジスタとPNPトランジスタを組み合わせるという相補型バイポーラトランジスタ回路であった。その後、いくつかの相補型回路について議論された。

1962年には、同じくRCA社のポール・K・ウェイマーが、CMOSに近い薄膜トランジスタ（TFT）相補型回路を発明した。彼は、相補型フリップフロップ回路とインバータ回路を発明したが、より複雑な相補型論理の研究はしていない。pチャネルとnチャネルのTFTを同一基板上の回路に入れたのは彼が最初である。その3年前には、ジョン・T・ウォールマークとサンフォード・M・マーカスが、JFETを使った集積回路として、相補型メモリ回路を含むさまざまな複雑な論理機能を発表している。フランク・ワンラスは、RCAでウェイマーが行った研究に精通していた。

MOSFETの登場

MOSFET（金属-酸化膜-半導体電界効果トランジスタ、MOSトランジスタ）は、1959年にベル研究所のモハメド・M・アタラ とダウォン・カーンによって発明された。MOSFETの製造プロセスには、もともとPMOS（p型MOS）とNMOS（n型MOS）の2種類があり、いずれもMOSFETを発明した当時のアタラとカーンが1960年にゲート長20μmを開発し、その後10μmのPMOS、NMOSデバイスを開発したものである。MOSFETは当初、バイポーラトランジスタを優先していたベル研究所では見過ごされ無視されていたが、MOSFETの発明はフェアチャイルドセミコンダクターで大きな関心をよんだ。アタラの研究に基づいて、チータン・サーが1960年後半に製造したMOS制御四極真空管でフェアチャイドにMOS技術を導入した。

CMOSの登場

PMOSとNMOSの両プロセスを組み合わせた新しいタイプのMOSFETロジックが、フェアチャイルドのフランク・ワンラスとチータン・サーによって開発され、コンプリメンタリーMOS（CMOS）と呼ばれるようになった。1963年2月に論文として発表された。その論文とワンラスが出願した特許では、シリコン基板を熱酸化してドレイン接点とソース接点の間に二酸化ケイ素の層を作ることを基本として、CMOSデバイスの製造方法を概説している。

CMOSは1960年代後半にRCA社によって商業化された。RCAは集積回路（IC）の設計にCMOSを採用し、1965年に空軍のコンピュータのためにCMOS回路を開発し、1968年には288ビットのCMOS SRAMメモリチップを開発した。RCAは1968年に4000シリーズの集積回路にCMOSを採用し、20μmの半導体製造プロセスから始め、その後数年間で10μmのプロセスに徐々に拡張した。当初の4000シリーズは最大1 MHzのクロックでしか動作しなかった。一方、当時のTTLは、10 MHzで動作可能だったので、当時のCMOSは速度性能的に不十分だったことは否めない。

CMOSの発展

CMOS技術は、当初アメリカの半導体業界では、当時より高性能だったNMOSを優先して見過ごされていた。しかし、CMOSは低消費電力であることから日本の半導体メーカーにいち早く採用され、さらに進化し、日本の半導体産業の隆盛につながった。東芝は1969年に通常のCMOSよりも低消費電力で高速動作する回路技術C²MOS（Clocked CMOS）を開発した。東芝はC²MOSの技術を用いて、1971年に開発され1972年に発売されたシャープのLEDポケット電卓「エルシーミニ」のLSI（大規模集積回路）チップを開発した。諏訪精工舎（現セイコーエプソン）は1969年からセイコークォーツ腕時計のCMOS ICチップの開発を始め、1971年にセイコーアナログウオッチ38SQWを発売して大量生産を開始した。民生用として初めて量産されたCMOS製品は、1970年に発売されたハミルトンのデジタル腕時計「パルサー タイム・コンピューター」である。消費電力の少なさから、1970年代以降、電卓や時計にCMOSロジックが広く使われるようになった。

1970年代前半の初期のマイクロプロセッサはPMOSロジックで作られており、PMOSロジックが初期のマイクロプロセッサ業界を支配していた。世界初のマイクロコンピュータIntel 4004と世界初の汎用マイクロコントローラTMS1000は、PMOSロジックであった。CMOSを使ったマイクロプロセッサは1975年にIntersil 6100とRCA CDP 1801として登場したが、マイクロプロセッサの世界でCMOSが主流になるのは1980年代に入ってからである。

初期のCMOSはNMOSロジックより遅かったため、1970年代のコンピュータにはNMOSロジックがより広く使用されていた。CMOSメモリチップ Intel 5101（1Kbit SRAM）のアクセス時間は800nsだったのに対し、当時最速のNMOS（HMOS）メモリチップ Intel 2147（4Kbit SRAM）（1976年）のアクセス時間は55/70nsと遥かに高速であった。

1978年、Masuhara Toshiakiが率いる日立の研究チームは、ツインウェルHi-CMOSプロセスを導入し、3μmプロセスで製造したメモリチップ HM6147（4Kbit SRAM）を発表した。HM6147のアクセス時間は35/45/55nsなので、Intel 2147の55/70nsより高速である。HM6147の消費電流は5Vで最大80mAであり、Intel 2147の5Vで最大180mAと比べて大幅に削減することに成功した。ついにCMOSはNMOSロジックの性能を超えた。同等あるいはそれ以上の性能で消費電力が大幅に少ないツインウェルCMOSプロセスは、最終的にNMOSを抜いて1980年代のコンピュータ用半導体製造プロセスとして最も一般的なものになった。

1989年に木星の軌道を周回したNASAのガリレオ (探査機)は、低消費電力を理由にRCA 1802 CMOSマイクロプロセッサを使用した。

CMOSの進化

インテルは1983年にCMOS半導体デバイス製造用の1.5μmプロセスを発表した。1980年代半ばには、IBMのビジャン・ダヴァリが高性能、低電圧、ディープサブミクロンCMOS技術を開発し、より高速なコンピュータや携帯コンピュータ、バッテリー駆動の携帯電子機器の開発を可能にした。 1988年にダヴァリは、高性能250nm CMOSプロセスを実証するIBMチームを率いている。

1987年に富士通が700nmのCMOSプロセスを製品化。1989年に日立、三菱電機、NEC、東芝が500nmのCMOSを製品化。1993年にソニーが350nm、日立とNECが250nmのCMOSを製品化した。1995年に日立が160nmのCMOSプロセスを、1996年に三菱が150nmのCMOSを、1999年にサムスン電子が140nmのCMOSを発表した。

2000年にマイクロン・テクノロジのグルテジ・シン・サンドゥとチュン・T・ドアン（Trung T. Doan）が原子層堆積法High-κ誘電体膜を発明し、コスト効率の良い90nmのCMOSプロセスを開発した。2002年に東芝とソニーが65nmのCMOSプロセスを開発し }}