Introduction ⛵ The GitHub Performance Engineering team regularly conducts experiments to observe how our systems perform under varying load conditions. A consistent pattern in these experiments is the significant impact of CPU utilization on system performance. We’ve observed that as CPU utilization rises, it can lead to increased latency, which provides an opportunity to optimize system efficienc
はじめに 前回のエントリーで紹介したFPGAで動作するBrainf**k CPU（BF CPU)を高速化しました。 高速化にあたっては 明らかに無駄なところを直す パイプライン化 スーパースカラー的な並列化 の３つを試してみました。また各段階毎にごく簡単なベンチマークをとってみました Brainf**kについては、Wikipediaなどを参照ください Brainfuck - Wikipedia 今回アップデートしたVerilog HDLとQuartus用プロジェクトファイルはgithubで公開してあります github.com 明らかに無駄なところを直す 前回作成したBF CPUはループの終わりに来ると、わざわざ１バイトずつ戻ってループの先頭を探していました。 これは、なるべく簡単な回路構成からはじめて少しずつ機能を増やしていくという方針のためにこうしたのですが、探索している時間は明らかに
##FPGA上で動作するBrainf**k CPU 先日GitHubにFPGA(Terasic DE0)で動作し、Brainf**k言語を直接処理するCPUのVerilog HDLによるコードとQuartus II 13.1用のプロジェクトファイルを公開しました。 github.com/moizumi99/brainf__k_CPU 自分のブログでも紹介しましたが、こんな感じで動作します ##スペック クロック 50MHz (ボードの制約による) ROMアドレス 12bit (4K Byte) RAMアドレス 12bit (4K Byte) 入力 8bit (ボード上のスイッチ） 出力 8bit (LCDにアスキーコードに対応する文字を表示) ##開発環境 *Quartus II 13.1 ##Brainf**kについて Esolang WikiのBrainf**kの項などをご覧ください
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Brainfuck CPUをマイクロプログラム方式で実装したお話
