0% found this document useful (0 votes)
17 views45 pages

Field-Effect Transistors in The Design of Integrated Circuits

The document discusses the evolution and design of integrated circuits, focusing on field-effect transistors, particularly CMOS technology. It outlines the historical milestones in transistor development, the significance of Moore's Law, and the types of transistors used in modern electronics. Additionally, it covers various circuit design elements such as CMOS gate design, pass transistors, and the layout of standard cells.

Uploaded by

sodikovusmonhoja
Copyright
© © All Rights Reserved
We take content rights seriously. If you suspect this is your content, claim it here.
Available Formats
Download as PPTX, PDF, TXT or read online on Scribd
0% found this document useful (0 votes)
17 views45 pages

Field-Effect Transistors in The Design of Integrated Circuits

The document discusses the evolution and design of integrated circuits, focusing on field-effect transistors, particularly CMOS technology. It outlines the historical milestones in transistor development, the significance of Moore's Law, and the types of transistors used in modern electronics. Additionally, it covers various circuit design elements such as CMOS gate design, pass transistors, and the layout of standard cells.

Uploaded by

sodikovusmonhoja
Copyright
© © All Rights Reserved
We take content rights seriously. If you suspect this is your content, claim it here.
Available Formats
Download as PPTX, PDF, TXT or read online on Scribd
You are on page 1/ 45

FIELD-EFFECT TRANSISTORS IN

THE DESIGN OF INTEGRATED


CIRCUITS
Outline
• A Brief History
• CMOS Gate Design
• Pass Transistors
• CMOS Latches & Flip-Flops
• Standard Cell Layouts
• Stick Diagrams

1: Circuits & Layout Slide 2


A Brief History
• 1958: First integrated circuit
– Flip-flop using two transistors
– Built by Jack Kilby at Texas Instruments
• 2003
– Intel Pentium 4 mprocessor (55 million transistors)
– 512 Mbit DRAM (> 0.5 billion transistors)
• 53% compound annual growth rate over 45 years
– No other technology has grown so fast so long
• Driven by miniaturization of transistors
– Smaller is cheaper, faster, lower in power!
– Revolutionary effects on society
1: Circuits & Layout Slide 3
Microelectronics Proliferation
• The integrated circuit was invented in 1958.
• World transistor production has more than doubled
every year for the past twenty years.
• Every year, more transistors are produced than in all
previous years combined.
• Approximately 109 transistors were produced in a
recent year.
• Roughly 50 transistors for every ant in the world .

Jaeger/Blalock Microelectronic Circuit Design


Chap 1 - 4
7/1/03 McGraw-Hill
Annual Sales
• 1018 transistors manufactured in 2003
– 100 million for every human on the planet
Global Semiconductor Billings

200
(Billions of US$)

150

100

50

0
1982 1984 1986 1988 1990 1992 1994 1996 1998 2000 2002

Year

1: Circuits & Layout Slide 5


Invention of the Transistor
• Vacuum tubes ruled in first half of 20th century
Large, expensive, power-hungry, unreliable
• 1947: first point contact transistor
– John Bardeen and Walter Brattain at Bell Labs
– See Crystal Fire
by Riordan, Hoddeson

1: Circuits & Layout Slide 6


Transistor Types
• Bipolar transistors
– npn or pnp silicon structure
– Small current into very thin base layer controls large
currents between emitter and collector
– Base currents limit integration density
• Metal Oxide Semiconductor Field Effect Transistors
– nMOS and pMOS MOSFETS
– Voltage applied to insulated gate controls current
between source and drain
– Low power allows very high integration
1: Circuits & Layout Slide 7
Moore Law

Intel co-founder Gordon


Moore is a visionary. In
1965, his prediction,
popularly known as
Moore's Law, states that
the number of transistors on
a chip will double about ›
every two years. ;

Microelectronic Circuit Design


NJcfiraw-Hill
Moore's Law (cont.)
I n t e l 6 Wafers

WeFer of Intel°w x e • n • pro-oesso•s


T • 7N8 TJ F | 17 BM B 1 2 5 UB LDw- (3. z 7N8 TJ F | L.e9N B RG i 2.87fd 6
R«» cms I zo. uB ii-xt rvs! Low-
rt<s ces I zt.eHe ni-R• cr's!

{3.J 7PI B TIF | L. L1NB UG | L.97 MB Low- Yes EMS | 1g.6PI B I-ti-Yes
EPS}

JaegerfBlalock Microelectronic Circuit


7/1/03 Design
Moore's Law (cont.)
I n t e l 6 Wafers

WeFer of Intel°w x e • n • pro-oesso•s


T • 7N8 TJ F | 17 BM B 1 2 5 UB LDw- (3. z 7N8 TJ F | L.e9N B RG i 2.87fd 6
R«» cms I zo. uB ii-xt rvs! Low-
rt<s ces I zt.eHe ni-R• cr's!

{3.J 7PI B TIF | L. L1NB UG | L.97 MB Low- Yes EMS | 1g.6PI B I-ti-Yes
EPS}

JaegerfBlalock Microelectronic Circuit


7/1/03 Design
Moore's Law (cont.)
I n t e l 6 Wafers

WeFer of Intel°w x e • n • pro-oesso•s


T • 7N8 TJ F | 17 BM B 1 2 5 UB LDw- (3. z 7N8 TJ F | L.e9N B RG i 2.87fd 6
R«» cms I zo. uB ii-xt rvs! Low-
rt<s ces I zt.eHe ni-R• cr's!

{3.J 7PI B TIF | L. L1NB UG | L.97 MB Low- Yes EMS | 1g.6PI B I-ti-Yes
EPS}

JaegerfBlalock Microelectronic Circuit


7/1/03 Design
Moore's Law (cont.)
I n t e l 6 Wafers

WeFer of Intel°w x e • n • pro-oesso•s


T • 7N8 TJ F | 17 BM B 1 2 5 UB LDw- (3. z 7N8 TJ F | L.e9N B RG i 2.87fd 6
R«» cms I zo. uB ii-xt rvs! Low-
rt<s ces I zt.eHe ni-R• cr's!

{3.J 7PI B TIF | L. L1NB UG | L.97 MB Low- Yes EMS | 1g.6PI B I-ti-Yes
EPS}

JaegerfBlalock Microelectronic Circuit


7/1/03 Design
Moore's Law (cont.)
I n t e l 6 Wafers

WeFer of Intel°w x e • n • pro-oesso•s


T • 7N8 TJ F | 17 BM B 1 2 5 UB LDw- (3. z 7N8 TJ F | L.e9N B RG i 2.87fd 6
R«» cms I zo. uB ii-xt rvs! Low-
rt<s ces I zt.eHe ni-R• cr's!

{3.J 7PI B TIF | L. L1NB UG | L.97 MB Low- Yes EMS | 1g.6PI B I-ti-Yes
EPS}

JaegerfBlalock Microelectronic Circuit


7/1/03 Design
Transistor History
• Nobel prize for transistor (William Shockley)

• History of transistors -

Jaeger/Dlalock Microelectronic Circuit Design


7/1/03 McCraw-Hill
Types of Field-Effect Transistors

• MOSFET (Metal-Oxide Semiconductor Field-


Effect Transistor)
— Primary component in high-density VLSI chips such as
memories and microprocessors
• JFET (Junction Field-Effect Transistor)
— Finds application especially in analog and RF
circuit design

Jaeger/Blalock Microelectronic Circuit Design Chapl-15


7/1/03 McGraw-Hill
MOS Capacitor Structure
• First electrode- Gate
Consists of low-
Metal O x i d e s
resistivity material
such as
polycrystalline silicon
• Second electrode-
p-type silicon substrate or
“body” Substrate or Body: n-
or p-type
semiconductor
• Dielectric-Silicon
dioxide:stable high-quality
electrical insulator
Jaeger/Blalock between gate and Chapl-16
Microelectronic Circuit Design
7/1/03 McGraw-Hill
substrate.
Substrate Conditions for Different Biases

• Accumulation

• Depletion
layer

• Inversion

Jaeger/Blalock Microelectronic Circuit Design


7/1/03
MOS Integrated Circuits
• 1970’s processes usually had only nMOS transistors
– Inexpensive, but consume power while idle

Intel 1101 256-bit SRAM Intel 4004 4-bit mProc

• 1980s-present: CMOS processes for low idle power


1: Circuits & Layout Slide 18
CMOS Gate Design
• Activity:
– Sketch a 4-input CMOS NOR gate

A
B
C
D
Y

1: Circuits & Layout Slide 19


Complementary CMOS
• Complementary CMOS logic gates
– nMOS pull-down network
pMOS

– pMOS pull-up network pull-up


network
inputs
– a.k.a. static CMOS output

nMOS
Pull-up OFF Pull-up ON pull-down
network
Pull-down Z (float) 1
OFF
Pull-down ON 0 X (crowbar)

1: Circuits & Layout Slide 20


Series and Parallel
a a a a a

• nMOS: 1 = ON g1
g2
0

0
0

1
1

0
1


b

pMOS: 0 = ON
b b b b
(a) OFF OFF OFF ON

a a a a a

• Series: both must be ON g1


g2
0

0
0

1
1

0
1

• Parallel: either can be ON


b b b b b
(b) ON OFF OFF OFF

a a a a a

g1 g2 0 0 0 1 1 0 1 1
b b b b b

(c) OFF ON ON ON

a a a a a

g1 g2 0 0 0 1 1 0 1 1
b b b b b

(d) ON ON ON OFF

1: Circuits & Layout Slide 21


Conduction Complement
• Complementary CMOS gates always produce 0 or 1
• Ex: NAND gate
– Series nMOS: Y=0 when both inputs are 1
– Thus Y=1 when either input is 0
– Requires parallel pMOS
Y
A
• Rule of Conduction Complements B
– Pull-up network is complement of pull-down
– Parallel -> series, series -> parallel

1: Circuits & Layout Slide 22


Compound Gates
Y  AB  C D (AND-AND-OR-INVERT, AOI22)
• Compound gates can do any inverting function
• Ex:
A C A C
B D B D
(a) (b)

C D
A B C D
A B
(c)
(d)

C D
A
A B
B
Y Y
C
A C
D
B D
(f)

(e) 1: Circuits & Layout


Slide 23
Example: O3AI
• Y  A  B  C D

1: Circuits & Layout Slide 24


Signal Strength
• Strength of signal
– How close it approximates ideal voltage source
• VDD and GND rails are strongest 1 and 0
• nMOS pass strong 0
– But degraded or weak 1
• pMOS pass strong 1
– But degraded or weak 0
• Thus nMOS are best for pull-down network
1: Circuits & Layout Slide 25
Pass Transistors
• Transistors can be used as switches

g g=0 Input g = 1 Output


s d 0 strong 0
s d
g=1 g=1
s d 1 degraded 1

g g=0 Input Output


g=0
s d 0 degraded 0
s d
g=1
g=0
s d 1 strong 1

1: Circuits & Layout Slide 26


Transmission Gates
• Pass transistors produce degraded outputs
• Transmission gates pass both 0 and 1 well
Input Output
g = 0, gb = 1 g = 1, gb = 0
g
a b 0 strong 0
a b g = 1, gb = 0 g = 1, gb = 0
a b 1 strong 1
gb

g g g
a b a b a b
gb gb gb
1: Circuits & Layout Slide 27
Логические элементы и микросхемы
Логические элементы

• Таблицы истинности – позволяют полно и


однозначно установить все существующие
логические связи между аргументами
(входными сигналами) и значениями функции
(выходным сигналом) цифрового устройства.
Логическая схема
типа «И» (конъюнктор)
Электрическая цепь из двух
1  0=0 последовательно подключенных
выключателей

A B AB
В 0 1 1 1
1 0 0
1 0 1 0
A
0 0 0
Логическая схема
типа «ИЛИ» (дизъюнктор)
Электрическая цепь из двух
1v 1 =1 параллельно подключенных
выключателей

A B AB
1 1 1
1 1 1 0 1
0 1 1
0 0 0
- +
Логическая схема Init

типа «НЕ» (инвертор)


Электрическая цепь с одним
автоматическим выключателем

A ¬A
¬1 = 0 1 0 1
- +
1 0

- +
Конъюнктор
• На входы конъюнктора
подаются сигналы 0 или 1

• На выходе конъюнктора
появляются сигналы 0 или
1 в соответствии с
таблицей истинности
Дизъюнктор
• На входы дизъюнктора
подаются сигналы 0 или 1

• На выходе дизъюнктора
появляются сигналы 0 или
1 в соответствии с
таблицей истинности
Инвеpтор
• На входы инвертора
подаются сигналы 0 или 1

• На выходе инвертора
появляются сигналы 1 или
0 в соответствии с
таблицей истинности
Сумматор двоичных чисел
• Все математические действия в
компьютере сводятся к сложению
двоичных чисел
• Основу микропроцессора составляют
сумматоры двоичных чисел
Полусумматор. Арифметическое
сложение двоичных чисел
В каждом разряде образуется сумма цифр
в соответствующих разрядах слагаемых,
при этом возможен перенос единицы в
старший разряд

Без переноса С переносом


0000 0001 0000 0011
+ +
0000 0010 0000 0010
0000 0011 0000 0101
Обозначим слагаемые через А и В,
перенос – через Р, а сумму – через S
Таблица сложения одноразрядных двоичных чисел:
Слагаемые Перенос Сумма
А В Р S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Очевидно, что Р = А  В
Получаем формулу для вычисления S

Если сравнить АВ c S:

A B АВ A B S
0 0 0 0 0 0
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

то очевидно, что они практически идентичны.


Чтобы равенство оказалось полным нужно выражение
АВ умножить на ¬Р
Получаем формулу для вычисления S

S = (А  В)  ¬P  (А  В)  ¬(A  B)
A B АВ AB ¬(A  B) (А  В)  ¬(A  B)
0 0 0 0 1 0
0 1 1 0 1 1
1 0 1 0 1 1
1 1 1 1 0 0
Теперь, имея элементарные логические выражения,
можно построить логическую схему устройства для
сложения одноразрядных двоичных чисел
(полусумматора)
Логическая схема
двоичного полусумматора
Полусумматор называется так, потому, что
здесь не учитывается перенос единицы из
младшего разряда
(А  В)  ¬(A  B)

А
АВ
И
B (А  В)  ¬(A  B)
¬(А  В)
НЕ
АВ И
ИЛИ
Полный одноразрядный сумматор
Должен иметь три входа (А, В и Р0) и два выхода (S и P)
Слагаемые Переносы Сумма
A B P0 P S
0 0 0 0 0
0 1 0 0 1
1 0 0 0 1
1 1 0 1 0
0 0 1 0 1
0 1 1 1 0
1 0 1 1 0
1 1 1 1 1
Триггер
• Важнейшая структурная единица
оперативной памяти и регистров
процессора
• Состоит из двух логических элементов
«ИЛИ» и двух логических элементов «НЕ»
Логическая схема триггера

ИЛИ НЕ

R Q
ИЛИ НЕ
Работа триггера
• В обычном состоянии на входы триггера S и
R подан сигнал «0» и триггер хранит «0».
• При подаче сигнала «1» на вход S триггер
принимает значение на выходе Q значение
«1»
• При подаче сигнала «1» на вход R триггер
возвращается в свое исходное состояние –
хранит «0»

You might also like