Lecture 1
Lecture 1
2
Logic Circuits
الدوائر المنطقية
“
3
Combinational logic circuits
الدوائر المنطقية التوافقية
5
Sequential logic circuits
الدوائر المنطقية التتابعية
ه دوائر تستخدم لتخزين ومعالجة البيانات بشكل متسلسل ،حيث يكون المنطقية التتابعية :ي
ً
الدوائر ◉
الخرج معتمدا عىل الحالة السابقة للدائرة.
خصائص الدوائر التتابعية: ◉
لك
وجود عنرص ذاكرة ( )Memory elementي •
يتمكن من تذكر الحالة السابقة للمخارج.
Block diagram of sequential circuit
وجود مايعرف بالتغدية العكسية. •
حالة المخارج تعتمد عىل حالة المداخل الخارجية وكذلك الحالة السابقة للمخارج. •
خرج عنرص الذاكرة يسىم بالحالة الحالية (.)Present state ◉
الحالة التالية ( )Next stateلعنرص الذاكرة تعتمد عىل المداخل الخارجية وكذلك عىل الحالة الحالية ◉
لعنرص الذاكرة.
6
أمثلة عىل الدوائر التتابعية Registers – Counters – Timers ◉
Combinational vs sequential logic
circuits
الدوائر التتابعية)(Sequential الدوائر التوافقية ()Combinational
الحال
ي المخرج يعتمد عىل حالة المدخل يف الوضع
الحال .
ي المخرج يعتمد عىل حالة المدخل يف الوضع
وعىل حالة المخرج السابق .
وجود عنرص الذاكرة Need memory غياب تام لعنرص الذاكرة No memory
9
Asynchronous sequential logic circuits
غت ز
المتامنة الدوائر المنطقية التتابعية ر
الغت ز
متامنة. خصائص الدوائر المنطقية التتابعية ر
يتكون من دائرة منطقية توافقية مع وجود التغذية العكسية) (Feedbackمن خالل الذاكرة (.)Memory ◉
الحال( )Presentوالدخل السابق).(Past
ي يعتمد خرج الدائرة عىل الدخل ◉
الدخل السابق يتم تخزينه يف الذاكرة عىل شكل معلومات ثنائية. ◉
المعلومات المخزنة عند أي وقت تسىم الحالة (.)State ◉
بتغي الدخل.
تأثي فوري ر
سلوك هذه الدائرة يتأثر ر ◉
10
Synchronous sequential logic circuits
ز
المتامنة الدوائر المنطقية التتابعية
ز
المتامنة. خصائص الدوائر المنطقية التتابعية
يتكون من دائرة منطقية توافقية مع وجود التغذية العكسية) (Feedbackمن خالل الذاكرة ()Memory ◉
وتحتوي عىل ساعة (.)Clock
تسىم عنارص التخزين (الذاكرة) المستخدمة يف الدوائر المتسلسلة المسجلة) (clockedبالقالب).(Flip-flops ◉
قد تستخدم الدائرة العديد من القالبات ً
معا حيث تحدد حالة الدائرة .يمكن لكل قالب تخزين بت واحد من ◉
المعلومات 0أو .1
.Flip-Flops (memory/state) update only with the clock. ◉
تأت يف
الت ي
سلوك أو أداء هذه الدائرة يتحدد بناء عىل القيم الخاصة باالشارة ي ◉
أوقات لحظية متقطعة.
Flip-flops are memory elements that change state with clock signals.
11
Asynchronous vs Synchronous
الغت ز
المتامنة الدوائر المنطقية التتابعية ر ز
المتامنة الدوائر المنطقية التتابعية
يتغي خرج الدائرة فقط يف بعض اللحظات المنفصلة ر
يتغي خرج الدائرة يف أي وقت)(Clockless
يمكن أن ر من الزمن .يحقق هذا النوع من الدوائر المزامنة
باستخدام إشارة توقيت تسىم الساعة).(Clock
12
Memory
13
3 Clock & Triggers
Their types and comparison between them
Clock pulse (Signal)
Clock pulse
✓ Latches are useful in asynchronous sequential circuits.
• Edge-triggered Flip-Flops
+ edge
✓ Controlled Flip-Flops are edge-triggered ON= from 0 to 1
OFF= otherwise
- edge
ON = from 1 to 0
OFF= otherwise 16
Edge Triggering vs Level Clocking
Output can change only at one instant The output can change during an entire
during the clock cycle. half cycle of the clock.
17
عنرص Memory
الذاكرة
18
4 Latches
Overview and their types
Latches
المسكات
Latches types
SR-latch D-latch
21
Latches
المسكات
• The S-R (Set-Reset) latch is the most basic type. It can be constructed
from NOR gates or NAND gates.
• With NOR gates, the latch responds to active-HIGH inputs-> S-R Latch
• With NAND gates, it responds to active-LOW inputs →𝑆ҧ − 𝑅ത Latch
22
NOR NAND
S-R NOR latch
الغت ز
متامن القالب ر
23
S-R NOR latch
الغت ز
متامن القالب ر
24
Cont.’
1 3
2
4
25
Cont.’
ത
𝑄 𝑡 + 1 = 𝑆 + 𝑅𝑄(𝑡)
26
Example
27
Example
Show the Q output with relation to the input signals applied to the active High latch
shown in Fig. Assume Q=0 initially.
28
S-R NAND latch
غت ز
المتامن القالب ر
29
S-R NAND latch
الغت ز
متامن القالب ر
30
Example
𝑄 𝑡 + 1 = 𝑆ҧ + 𝑅𝑄(𝑡)
3
Latch initially Reset 3
1
2 4
4
31
Cont.
𝑄 𝑡 + 1 = 𝑆ҧ + 𝑅𝑄(𝑡)
32
summary
33
Example
34
Example
Determine the Q output with relation to the input signals applied to the active low
latch shown in Fig. Assume Q=0 initially.
35
Thanks!
36