0% found this document useful (0 votes)
182 views36 pages

Lecture 1

Uploaded by

barajalal01
Copyright
© © All Rights Reserved
We take content rights seriously. If you suspect this is your content, claim it here.
Available Formats
Download as PDF, TXT or read online on Scribd
0% found this document useful (0 votes)
182 views36 pages

Lecture 1

Uploaded by

barajalal01
Copyright
© © All Rights Reserved
We take content rights seriously. If you suspect this is your content, claim it here.
Available Formats
Download as PDF, TXT or read online on Scribd
You are on page 1/ 36

Lecture 1

Sequential Logic Circuit


“Latches”
Digital circuit 2 EE122

Instructor: Raja Shihoub


1 Introduction
An overview of combinational logic circuits and sequential logic
circuits and their comparison.

2
‫‪Logic Circuits‬‬
‫الدوائر المنطقية‬

‫‪Combinational‬‬ ‫‪Sequential logic‬‬


‫‪logic circuits‬‬ ‫‪circuits‬‬
‫الدوائر المنطقية التوافقية‬ ‫الدوائر المنطقية التتابعية‬

‫“‬

‫‪3‬‬
‫‪Combinational logic circuits‬‬
‫الدوائر المنطقية التوافقية‬

‫الدوائر المنطقية التوافقية ‪ :‬تستخدم إلجراء عمليات منطقية عىل‬ ‫◉‬


‫وبالتال فإن‬
‫ي‬ ‫اإلشارات المدخلة دون أي اعتبار لحالة سابقة‪،‬‬
‫تغي يف إشارات الدخل‪.‬‬ ‫الخرج يكون ر ً‬
‫مباشا مع ر‬
‫◉ خصائص الدوائر التوافقية‪:‬‬
‫‪Block diagram of combinational circuit‬‬
‫ه البوابات المنطقية‪.‬‬
‫وحدة البناء األساسية ي‬ ‫•‬
‫عدم وجود مايعرف بالتغدية العكسية‪.‬‬ ‫•‬
‫يعتمد خرج الدائرة يف أي لحظة زمنية عىل المدخالت الموجودة يف تلك اللحظة‪.‬‬ ‫•‬
‫أمثلة عىل الدوائر التوافقية‬ ‫◉‬
‫‪Decoder – Encoder – Adders – Multiplexer‬‬
‫‪4‬‬
Some of Applications

5
‫‪Sequential logic circuits‬‬
‫الدوائر المنطقية التتابعية‬
‫ه دوائر تستخدم لتخزين ومعالجة البيانات بشكل متسلسل‪ ،‬حيث يكون‬ ‫المنطقية التتابعية ‪ :‬ي‬
‫ً‬
‫الدوائر‬ ‫◉‬
‫الخرج معتمدا عىل الحالة السابقة للدائرة‪.‬‬
‫خصائص الدوائر التتابعية‪:‬‬ ‫◉‬
‫لك‬
‫وجود عنرص ذاكرة (‪ )Memory element‬ي‬ ‫•‬
‫يتمكن من تذكر الحالة السابقة للمخارج‪.‬‬
‫‪Block diagram of sequential circuit‬‬
‫وجود مايعرف بالتغدية العكسية‪.‬‬ ‫•‬
‫حالة المخارج تعتمد عىل حالة المداخل الخارجية وكذلك الحالة السابقة للمخارج‪.‬‬ ‫•‬
‫خرج عنرص الذاكرة يسىم بالحالة الحالية (‪.)Present state‬‬ ‫◉‬
‫الحالة التالية (‪ )Next state‬لعنرص الذاكرة تعتمد عىل المداخل الخارجية وكذلك عىل الحالة الحالية‬ ‫◉‬
‫لعنرص الذاكرة‪.‬‬
‫‪6‬‬
‫أمثلة عىل الدوائر التتابعية ‪Registers – Counters – Timers‬‬ ‫◉‬
‫‪Combinational vs sequential logic‬‬
‫‪circuits‬‬
‫الدوائر التتابعية)‪(Sequential‬‬ ‫الدوائر التوافقية (‪)Combinational‬‬
‫الحال‬
‫ي‬ ‫المخرج يعتمد عىل حالة المدخل يف الوضع‬
‫الحال ‪.‬‬
‫ي‬ ‫المخرج يعتمد عىل حالة المدخل يف الوضع‬
‫وعىل حالة المخرج السابق ‪.‬‬

‫ه البوابات المنطقية ‪(Logic‬‬


‫وحدة البناء االساسية ي‬
‫ه دائرة القالب (‪(Flip-flop‬‬
‫وحدة البناء االساسية ي‬ ‫)‪circuit‬‬

‫وجود عنرص الذاكرة ‪Need memory‬‬ ‫غياب تام لعنرص الذاكرة ‪No memory‬‬

‫تتطلب إشارة الساعة يف أغلب الحاالت ( القالبات‬


‫ال يوجد تطبيق إلشارة الساعة‬
‫اليامنية )‪.‬‬

‫أمثلة ‪( :‬نصف الجامع ‪ ،half adder‬الجامع الكامل‬


‫أمثلة ‪ :‬القالبات ‪ ،‬العددات ‪ ،‬المسجالت‬
‫‪(full adder‬‬ ‫‪7‬‬
Sequentail logic circuits
2 ‫الدوائر المنطقية المتتابعة‬
Study their types and characteristics.
Sequential logic
circuits

Asynchronous sequential Synchronous sequential


logic circuits logic circuits
‫غت ز‬
‫متامنة‬ ‫ر‬ ‫ز‬
‫متامنة‬

9
‫‪Asynchronous sequential logic circuits‬‬
‫غت ز‬
‫المتامنة‬ ‫الدوائر المنطقية التتابعية ر‬
‫الغت ز‬
‫متامنة‪.‬‬ ‫خصائص الدوائر المنطقية التتابعية ر‬
‫يتكون من دائرة منطقية توافقية مع وجود التغذية العكسية)‪ (Feedback‬من خالل الذاكرة (‪.)Memory‬‬ ‫◉‬
‫الحال(‪ )Present‬والدخل السابق)‪.(Past‬‬
‫ي‬ ‫يعتمد خرج الدائرة عىل الدخل‬ ‫◉‬
‫الدخل السابق يتم تخزينه يف الذاكرة عىل شكل معلومات ثنائية‪.‬‬ ‫◉‬
‫المعلومات المخزنة عند أي وقت تسىم الحالة (‪.)State‬‬ ‫◉‬
‫بتغي الدخل‪.‬‬
‫تأثي فوري ر‬
‫سلوك هذه الدائرة يتأثر ر‬ ‫◉‬

‫‪10‬‬
‫‪Synchronous sequential logic circuits‬‬
‫ز‬
‫المتامنة‬ ‫الدوائر المنطقية التتابعية‬
‫ز‬
‫المتامنة‪.‬‬ ‫خصائص الدوائر المنطقية التتابعية‬
‫يتكون من دائرة منطقية توافقية مع وجود التغذية العكسية)‪ (Feedback‬من خالل الذاكرة (‪)Memory‬‬ ‫◉‬
‫وتحتوي عىل ساعة (‪.)Clock‬‬
‫تسىم عنارص التخزين (الذاكرة) المستخدمة يف الدوائر المتسلسلة المسجلة)‪ (clocked‬بالقالب)‪.(Flip-flops‬‬ ‫◉‬
‫قد تستخدم الدائرة العديد من القالبات ً‬
‫معا حيث تحدد حالة الدائرة‪ .‬يمكن لكل قالب تخزين بت واحد من‬ ‫◉‬
‫المعلومات ‪ 0‬أو ‪.1‬‬
‫‪.Flip-Flops (memory/state) update only with the clock.‬‬ ‫◉‬
‫تأت يف‬
‫الت ي‬
‫سلوك أو أداء هذه الدائرة يتحدد بناء عىل القيم الخاصة باالشارة ي‬ ‫◉‬
‫أوقات لحظية متقطعة‪.‬‬
‫‪Flip-flops are memory elements that change state with clock signals.‬‬

‫‪11‬‬
‫‪Asynchronous vs Synchronous‬‬

‫الغت ز‬
‫المتامنة‬ ‫الدوائر المنطقية التتابعية ر‬ ‫ز‬
‫المتامنة‬ ‫الدوائر المنطقية التتابعية‬
‫يتغي خرج الدائرة فقط يف بعض اللحظات المنفصلة‬ ‫ر‬
‫يتغي خرج الدائرة يف أي وقت)‪(Clockless‬‬
‫يمكن أن ر‬ ‫من الزمن‪ .‬يحقق هذا النوع من الدوائر المزامنة‬
‫باستخدام إشارة توقيت تسىم الساعة)‪.(Clock‬‬

‫‪12‬‬
‫‪Memory‬‬

‫عنرص التخزين ‪Memory‬‬


‫هو دائرة قادرة عىل تخزين المعلومات الثنائية (‪)Binary information‬وتذكرها‪.‬‬

‫‪13‬‬
3 Clock & Triggers
Their types and comparison between them
Clock pulse (Signal)

▪ Clock is usually a square wave with a fixed period.


▪ The period is measured from the edge of one clock to the next
similar edge of the clock or from one rising edge to the next.
15
Type of triggering
‫أنواع القدح‬
Latches
• Level triggered (Pulse triggered) ON = High = 1
OFF = Low = 0
✓ Controlled latches are level-triggered

Clock pulse
✓ Latches are useful in asynchronous sequential circuits.
• Edge-triggered Flip-Flops
+ edge
✓ Controlled Flip-Flops are edge-triggered ON= from 0 to 1
OFF= otherwise
- edge
ON = from 1 to 0
OFF= otherwise 16
Edge Triggering vs Level Clocking

Edge Triggering Level Clocking


The output can change only at the rising or The output can change when the clock is
falling edge of the clock high or low.

Output can change only at one instant The output can change during an entire
during the clock cycle. half cycle of the clock.
17
‫عنرص ‪Memory‬‬
‫الذاكرة‬

‫قالبات ميامنة‬ ‫غي ميامنة‬


‫قالبات ر‬

‫‪Gated Latches‬‬ ‫‪Latches‬‬


‫‪Flip-Flops‬‬
‫“‬

‫‪18‬‬
4 Latches
Overview and their types
‫‪Latches‬‬
‫المسكات‬

‫والت عادة ما توضع يف‬


‫ه نوع من عنارص التخزين ثنائية االستقرار ي‬‫دائرة المساك)‪ (Latches‬ي‬ ‫•‬
‫تصنيف منفصل عن دوائر القالبات‪ ،‬والمساكات من حيث طبيعة العمل تشبه دوائر القالبات‬
‫حالت االستقرار بواسطة نظام التغذية‬
‫ي‬ ‫ثنات االستقرار يمكن وضعه يف إحدى‬
‫ألنها عنرص ي‬
‫الخلفية والذي فيه يوصل الخرج خلفيا إل الدخل المعاكس‪.‬‬
‫ثنات االستقرار)‪.(Bistable Multivibrator‬‬
‫والمساك هو نوع من المهي متعدد التوافقيات ي‬ ‫•‬
‫يحتوي المساك عىل مدخالت تظل يف حالة معينة طالما لم يتم تطبيق قوة عليها وعندما يتم‬ ‫•‬
‫تغيي مخرجاتها‪.‬‬
‫تطبيق إشارات الدخل تتسبب يف ر‬
‫يمكن إنشاء المزالج بسهولة باستخدام البوابات ( ‪.) NOT-NANDs–NORs‬‬ ‫•‬
‫‪20‬‬
Type of latches

Latches types

SR-latch D-latch

21
Latches
‫المسكات‬

• The S-R (Set-Reset) latch is the most basic type. It can be constructed
from NOR gates or NAND gates.
• With NOR gates, the latch responds to active-HIGH inputs-> S-R Latch
• With NAND gates, it responds to active-LOW inputs →𝑆ҧ − 𝑅ത Latch

22
NOR NAND
‫‪S-R NOR latch‬‬
‫الغت ز‬
‫متامن‬ ‫القالب ر‬

‫المنطق (‪)Logic symbol‬‬


‫ي‬ ‫• الرمز‬

‫• الدائرة المنطقية (‪)Logic circuit‬‬

‫‪23‬‬
‫‪S-R NOR latch‬‬
‫الغت ز‬
‫متامن‬ ‫القالب ر‬

‫• طريقة العمل (‪)Operation‬‬


‫يعت‪:‬‬
‫لتشغيل هذا القالب يتم تنشيط ‪ 1‬عىل أحد المداخل فقط ي‬
‫✓ ‪ S=1‬و ‪ R=0‬يف حالة عمل ‪ Set‬للقالب‪Q=1‬‬
‫✓ ‪ S=0‬و ‪ R=1‬يف حالة عمل ‪ Reset‬للقالب‪Q=0‬‬
‫تغيي قيمة الخرج ‪( Q‬تخزين)‪:‬‬‫لجعل القالب يف حالة استقرار يمعت عدم ر‬
‫✓ ‪ S=0‬و ‪ R=0‬يف هذه الحالة يبق القالب يف حالته السابقة‬
‫غي مسموح بها ألنها تجعل ‪𝑄 = 𝑄ത‬‬ ‫✓ ‪ S=1‬و ‪ R=1‬ر‬

‫‪24‬‬
Cont.’

1 3

2
4

25
Cont.’


𝑄 𝑡 + 1 = 𝑆 + 𝑅𝑄(𝑡)

26
Example

27
Example
Show the Q output with relation to the input signals applied to the active High latch
shown in Fig. Assume Q=0 initially.

28
‫‪S-R NAND latch‬‬
‫غت ز‬
‫المتامن‬ ‫القالب ر‬

‫المنطق (‪)Logic symbol‬‬


‫ي‬ ‫• الرمز‬

‫• الدائرة المنطقية (‪)Logic circuit‬‬

‫‪29‬‬
‫‪S-R NAND latch‬‬
‫الغت ز‬
‫متامن‬ ‫القالب ر‬

‫• طريقة العمل (‪)Operation‬‬


‫يعت‪:‬‬
‫لتشغيل هذا القالب يتم تنشيط ‪ 0‬عىل أحد المداخل فقط ي‬
‫✓ ‪ S=0‬و ‪ R=1‬يف حالة عمل ‪ Set‬للقالب‪Q=1‬‬
‫✓ ‪ S=1‬و ‪ R=0‬يف حالة عمل ‪ Reset‬للقالب‪Q=0‬‬
‫تغيي قيمة الخرج ‪( Q‬تخزين)‪:‬‬‫لجعل القالب يف حالة استقرار يمعت عدم ر‬
‫✓ ‪ S=1‬و ‪ R=1‬يف هذه الحالة يبق القالب يف حالته السابقة‬
‫غي مسموح بها ألنها تجعل ‪𝑄 = 𝑄ത‬‬ ‫✓ ‪ S=0‬و ‪ R=0‬ر‬

‫‪30‬‬
Example

𝑄 𝑡 + 1 = 𝑆ҧ + 𝑅𝑄(𝑡)
3
Latch initially Reset 3
1

2 4
4

31
Cont.

𝑄 𝑡 + 1 = 𝑆ҧ + 𝑅𝑄(𝑡)

32
summary

33
Example

34
Example
Determine the Q output with relation to the input signals applied to the active low
latch shown in Fig. Assume Q=0 initially.

35
Thanks!

36

You might also like