DP, 49 TECSUP ELECTRONICA DIGITAL Laboratorio N° 8 “USO DE CPLDs CON LOGICA PROGRAMADA”Electronica DigitalElectrénica Digital “Uso de CPLDs con Logica Programada” Objetivos 1. Aprender a usar el Max Plus II como una herramienta de software en que apoye en el aprendizaje de la tecnologia de ldgica no cableada en circuilos digitales. 2. Poder desarrollar el procedimiento de edicién o captura, veriicacién funcional, rutado y conexionado 3. Poder simular circuitos dgitales usando el software de simulacién Max Plus I 4. Analizer he interpreter los resultados de la simulacién en un diagrama de tiempos. Introduccion Teérica El proceso de disefo se llevaré a cabo a través de los pasos indicados en la figura 1, que se describen Brevemente a continuacion. < _ =] Captura de esquemas v av sf Verificacién funcional v ar] Rutado y Conexionado v ar | Programacién y Figura 1: Flujo de diseno Captura de esquemas: Ei disefio debe ser introducido en la herramienta mediante la ubicacién y conexionado de los diferentes componentes, disponibles en varias bibliotecas. El esquema resultante se almacenara en el fichero gaf. Simulacién Funcional: Permite comprobar que la funcionalidad del esquema capturado es la esperada. Para ello deben especificarse los valores que deben colocarse en las entradas del circuito (mediante el fichero scf), a continuacién debe simularse el periodo de tiempo deseado, y finalmente debe comprobarse que los resultados en las salidas del circulto sean correctos Rutado y conexionado: Sila simulacién del ciruito ha sido satisfactoria, el siguiente paso consiste en ubicar el disefio en el chip programable del que se disponga (en nuestro caso el chip EPM7128SLCB4). Para ello debe compilarse el disefio, de manera que se asignaran las puertas que lo componen a lasElectrénica Digital celdas programabies de las que dispone el chip y se decidiré su interconexion. Como resultado de esta etapa se obtendra el fichero de programacion del chip, Programacién: Una vez obtenido el fichero de programacién correspondiente al disefio, debe conectarse el cable de programiacion (byteblaster) al puerto paralelo del PC y la placa de demostracion. Mediante la programacion el contenido del fichero sera transferido a la placa. Si la programacin se ha realizado correctamente podremos comprobar cémo efectivamente, a cada pulsacion de uno de los botones de la placa, ésta cuenta. Preparacion Para el desarrollo de esta experiencia el alumno debe tener claro los conceptos dados en la clase tedrica, revisar sus apuntes y afianzar sus conocimientos con el texto base y la bibliografia del curso Equipos y Materiales 01 Osciloscopio 01 Fuente de voltaje DC 01 Multimetro Digital 02 Punta de Digital de pruebas 03 PC con software de simulacién 01 Protoboard 01 PelacablesElectrénica Digital Procedimiento L._ PRIMERA PARTE: A continuacién se detallan los pasos que, siguiendo el diagrama de flujo indicado en la figura 1, permitizan completar el diseio del proyecto Creacién del nuevo proyecto Puesto que la captura del disefo va a realizarse mediante un esquemético crea uno nuevo FiletNew. Selecciona la opcion (graphio editor fie’ File Typ & Brephicesioriiel od © Symbol Editor file © Texteditor tle © WevelormEdiorfle [sa = Figura: Tipo del nuevo fichero Como resultado se abre un nuevo esquematico de nombre "untitled 1 - Graphic Editor’ Cy SQ) MAx+plusil Eile Edit View Symbol As: Qptions Window Help Oe 8) sue) 9) hei OID ae 8) cs 4) Al aj = Ni ee BI emt cogs pe Figura: Esquematico vacio Guarda el nuevo esquematico con el nombre ‘monigote": File->Save As .... Asegurate de que la extensin es gaf. Selecciona File->Project->Set Project to Current File para que el nuevo esquematico sea el de mayor nivel de la jerarquia (top). El nombre de la ventana cambiaré a la ruta donde se encuentra el top de la jerarquia. ~ Selecciona Options Show Guidelines para visualizer la rejila, que facilitard la alineacién de los componentes. Captura del esquema — Para afiadir un nuevo componente al esquema debe realizar un doble click sobre la posicion deseada (también Symbol->Enter Symbol... Ver figuraElectronica Digital Ce || eee Mocatierd Plugin Manager [e\nacplus2\mex2ib nt Je\maclusc\macibimege om [e\meplie2\nacis est rectory: elmerdwork ‘Symbol Biles: Directories: fora eat ecu Saree ieee Snoa oo : ok ae - gj C=] co Figura. Selecen decomponentes Selecciona los diferentes componentes que forman parte del esquematico. __Puedes replicar los componentes tantas veces como quieras seleccionando una instancia, copiéndola én el portapapeles (ctr + c) y pegandola de nuevo (ctrl + v)._ Conecta los componente a los diferentes médulos y pines de entrada y salida. Para ello pulsa el ratén sobre el terminal de cada pin y la pata del bloque correspondiente. __ Haz un doble click sobre la etiqueta PIN_NAME de cada pin, y reemplézala por el nombre que le corresponda. [—* _Graba con el nombre ‘monigote" nuevamente y verifica el esquematico File Project-»Save & Check. Sie! esquema es correcto el compilador lo notficaré con el mensaje ‘0 errors and 0 warnings. Si se han producido errores se abrir una nueva ventana con informacién detallada. Para acceder al punto donde se localiza el error haz doble click sobre cada mensaje. Corrge todos los errores y repite la verificacién.1 Electronica Digital Verificaci6n del disefio Para comprobar el correcto funclonamiento del circuito, debe realizarse una simulacién del mismo, de manera que dados un cierto nimero de patrones de entrada se compruebe que las salidas obtenidas son las esperadas, Existen 2 categorias de simulacion: funcional y temporal. Una simulacién funcional sdlo verficaré el {uncionamiento logico del circuito, sin tener en cuenta los retardos de propagacién de las puertas. Sin embargo, la simulacién temporal silos incluiré proporcionando por lo tanto una visidn més realista de! comportamiento del circuito, En nuestro caso Primeramente vamos a realizar una simulacion funcional — Antes de realizar la simulacién es necesario extraer del esquematico su funcionalidad. Para ello debe abrirse la ventana del compilador MAX¢plus ll Compiler. Como s6lo queremos realizar una simulacién de tipo funcional debe activarse la opcion Processing->Functional SNF Extractor Database Functional Ruler SNF Faaractor Figura : Compilador Pulsar el botén Start para realizar la extraccién funcional, — Crea un fchero para la visualizacién gréfica dela simulacion (waveforms o formas de onda). Para ello selecciona File->New y activa la opcién ‘waveform editor file’. Como resultado aparecera una nueva ventana, todavia sin formas de onda, en la que incluiremos las sefiales que queramos visualizar. ._ Selecciona Options->Grid Size para fiar el tiempo que transcurrirs entre las diferentes transiciones de las sefiales. En nuestro caso indica 20ns. _ Selecciona las sefiales de entrada y Salida que deben mostrarse en la ventana de formas de onda: —Abre el cuadro de dialogo para la entrada de las sefiales Node->Enter Nodes from SNF (figura). EAST =] —— Agaiabio Nodes & Groupe: [SelodeaNodes Groups: Lely Preserve Eating Naver F Sowannoce Nene ynorsme Te eal Pipws —F Begitered FF Gale Combneions) Seve Figura: Cundvo de dlalogo de seeectin de las setales a sina8 Electronica Digital ~Asegurate que las casilas inputs, outputs y registered del grupo Type estan marcadas, y pulsa el bot6n List, de manera que aparecera una lista con todas las entradas y salidas del esquema. _ De entre todas las entradas y salidas selecciona A, B, C y F. Para que aparezcan los § uitimos nodos intermedios debes activar la opcién Allen el cuadro de didlogo de la figura. _ Pulsa el boion => para transferir dichas sefiales al panel de la derecha y finalmente el bot6n Ok. Como resultado, las sefiales indicadas apareceran ahora en la ventana de visualizacién Crea los patrones de entrada al circuito _Para fijar LA sefal para la linea A con el bot6n derecho del rat6n abre el ment de contexto, y ejecuta Overwrite Clock... En el cuadro de didlogo resultante asegurate de que el valor inicial es ‘0’ y pulsa Ok. GZ on intone! O0ne Toi Tus sens vene ZT] sales’ [Ome Mund Bye fF ra oncot| Figura : Configuracton de la senal de relo} Los valores para el resto de seftales del circuito se generarén de la siguiente manera, Debe seleccionarse arrastrando el ratén el intérvalo que se quiere asignar a un determinado valor. A continuacién pulsando el botén derecho del ratén debe ejecutarse la opcién de ment de contexto Overwrite->Low(0), sila sefial debe ser'0’ o Overwrite->High(1), para que la sefial tome el valor ‘1 Asigna el testo de estimulos de acuerdo a sus requerimientos. 1 [ie JE ie hm: yn | stl tsetse bi-k % jl TUN, TUTTI i a x 1 1 bt x J l l ler | x Guarda el fchero (File>SaveAs como "monigote.scf, _ Puesto que las sefiales CBA corresponden a sendos buses de 3 bits es posible agrupartas para visualzar su contenido en forma hexadecima, decimal o binaria, por ejemplo. Para ello selecciona en primer lugar las 3 primeras y ejecuta el comando NodelEnter Group. En el cuadro de dialogo resultante indica un nombre al bus y el tivo de visualizacion, BIN por ejemplo. Ahora, para ejecutar la simulacién debes abrir la ventana correspondiente MAX#Plus {l>Simulator. Indica el tiempo de simulacién en la casilla End Time (1Ous) y pulsa e! botsn Start. Como resultado verds en la ventana de formas de onda el comportamiento de la sefial de salida. Realza la tabla de verdad del cirouito y verfca la conformidad del resultado obtenido.Simulation Input: tutorial.sot ‘Simulation Time: 0.0ns Start Time: f.0ns End Time: f200ns fi Use Device Oscillation SetuplHold ; T Gheck Outputs Glitch Figura: Simulador Dibuje el diagrama de tiempos obtenido y comparelo con la tabla de verdad de la funcién F. Il SEGUNDA PARTTE. Ill, Usando solo compuertas disefie un circuito combinacional que cumpla la siguiente tabla de verdad: (Reduzca y considera necesario) Az [At | AO] Ft | F2 ofolfo filo o fos tay o[1fofol1 oj ayatya fa] 1 [oto [4 fo [a yoTr1yt1 fo 1/1 [oyof1 ata tatsElectronica Digital Modelo de Informe Complete las respuestas de todo el procedimiento en el cuademo de laboratorio en base a la pregunta propuestas para cada experiencia en las hojas de Unidades Didécticas. Aplicacién de lo aprendido |. Usando solo multiplexores disefte un ctcuito que cumpla la siguiente funcién: Fooy2)= (xyxtxy ty. zQcty. zy)" NOTA IMPORTANTE: En el desarrollo de los cuestionarios de cada Unidad Didactica se debera de usar el siguiente formato: Ejemplo 2 Inversor 3.2.5 Cuestionario (DESARROLLO DEL CUESTIONARIO) SI NO SE SIGUE ESTE FORMATO LA RESPUESTA AL CUESTIONARIO NO SE CALIFICARA. !! TECSUP - 2041II 10