‫ﺑﺴﻤﻪ ﺗﻌﺎﻟﻲ‬

‫راﻫﻨﻤﺎي ﺟﺎﻣﻊ و ﻋﻤﻠﻲ اﺻﻮل ﻃﺮاﺣﻲ ﻟﻲ اوت‬

‫ﻣﺪارات ﻣﺠﺘﻤﻊ آﻧﺎﻟﻮگ‬

‫ﻫﻤﺮاه ﺑﺎ ﻣﺜﺎل ﻫﺎي ﻋﻤﻠﻲ ﺑﺎ ﻛﻤﻚ ﻧﺮم اﻓﺰار ‪ Cadence‬در ﺗﻜﻨﻮﻟﻮژي ‪CMOS 0.18um‬‬

‫ﺗﺎﻟﻴﻒ ‪ :‬ﻣﺮﻛﺰ اراﺋﻪ ﺧﺪﻣﺎت ﻃﺮاﺣﻲ و ﺳﺎﺧﺖ ﻣﺪارات ﻣﺠﺘﻤﻊ )‪(ICIC‬‬

‫ﭼﺎپ اول ﺷﻬﺮﻳﻮر ‪1389‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫اﻓﺴﺎﻧﻪ ﭼﻬﻞ ﭼﺮاﻏﻲ‬ ‫ﻧﻮﻳﺴﻨﺪه‬

‫دﻛﺘﺮ ﻣﻬﺪي ﺷﻌﺒﺎﻧﻲ )داﻧﺸﮕﺎه ﺻﻨﻌﺘﻲ ﺷﺮﻳﻒ(‬ ‫دورهﻛﻨﻨﺪﮔﺎن‬

‫دﻛﺘﺮ ﻣﺤﻤﺪ ﺑﺎﻗﺮ ﻏﺰﻧﻮي ﻗﻮﺷﭽﻲ )داﻧﺸﮕﺎه ﺷﺎﻫﺪ(‬

‫ﺑﺎ ﺗﺸﻜﺮ از دﻛﺘﺮ آﺷﺘﻴﺎﻧﻲ‪ ,‬دﻛﺘﺮ ﺷﺮﻳﻒ ﺧﺎﻧﻲ و دﻛﺘﺮ ﺷﻴﺨﺎﻳﻲ ﻛﻪ ﺑﺎ راﻫﻨﻤﺎﻳﻲ ﻫﺎي ارزﻧﺪه ﺧﻮد اﻳﻦ ﻣﺠﻤﻮﻋﻪ را‬

‫ﻳﺎري ﻧﻤﻮدﻧﺪ‪.‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

 ‫‪359‬‬ ‫‪347‬‬ ‫‪308‬‬ ‫‪261‬‬ ‫‪194‬‬ ‫‪109‬‬ ‫‪91‬‬ ‫‪41‬‬ ‫‪29‬‬

‫ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ‬ ‫ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ‬

‫ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي‬ ‫آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار‬ ‫ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد‬ ‫ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات‬ ‫ﻣﻘﺪﻣﻪ اي درﺑﺎره‬
‫‪Case Studies‬‬ ‫اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي‬
‫ﺿﻤﺎﻳﻢ‬ ‫‪Pad Ring‬‬ ‫اﺻﻠﻲ در ‪Cadence‬‬ ‫ﻃﺮاﺣﻲ ‪IC‬‬ ‫ﻃﺮاﺣﻲ ‪Layout‬‬ ‫ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬ ‫‪ Layout‬و اﻫﻤﻴﺖ آن‬
‫)ﻓﺼﻞ ‪(6‬‬ ‫رﻓﻊ آن‬
‫)ﻓﺼﻞ ‪(8‬‬ ‫)ﻓﺼﻞ ‪(7‬‬ ‫)ﻓﺼﻞ ‪(5‬‬ ‫)ﻓﺼﻞ ‪(4‬‬ ‫)ﻓﺼﻞ ‪(2‬‬ ‫)ﻓﺼﻞ ‪(1‬‬
‫)ﻓﺼﻞ ‪(3‬‬

‫‪2-6‬‬
‫‪1-6‬‬

‫‪4-6‬‬
‫‪3-6‬‬
‫ﻣﻌﺮﻓﻲ ﻛﻠﻴﺪ ﻫﺎي‬

‫‪6-2‬‬
‫‪5-2‬‬
‫‪4-2‬‬
‫‪3-2‬‬
‫‪2-2‬‬

‫ﻣﻴﺎن ﺑﺮ‬ ‫‪Op-Amp‬‬ ‫‪Op-Amp‬‬ ‫ﻃﺮاﺣﻲ ﺑﺎ‬

‫‪Inverter‬‬
‫‪2‬‬ ‫‪1‬‬ ‫ﻛﻤﻚ ‪VXL‬‬ ‫ﻻﻳﻪ ﻫﺎ و‬
‫ﺳﻠﻒ‬ ‫ﺧﺎزن‬ ‫ﻣﻘﺎوﻣﺖ‬ ‫ﺗﺮاﻧﺰﻳﺴﺘﻮر‬
‫‪359‬‬ ‫‪Via‬ﻫﺎ‬
‫‪297‬‬ ‫‪274‬‬
‫‪LVS‬‬ ‫‪DRC‬‬ ‫‪89‬‬ ‫‪86‬‬ ‫‪84‬‬ ‫‪43‬‬ ‫‪41‬‬

‫‪4-3‬‬
‫‪264‬‬ ‫‪258‬‬

‫‪3-3‬‬
‫‪2-3‬‬
‫‪1-3‬‬

‫ﭘﺪﻳﺪه‬ ‫ﻓﺸﺎر‬
‫آﻟﻮدﮔﻲ‬ ‫‪CMP‬‬
‫‪Latchup‬‬ ‫اﻟﻜﺘﺮﻳﻜﻲ‬
‫‪PEX‬‬ ‫‪LVS‬‬ ‫‪DRC‬‬
‫‪105‬‬ ‫‪102‬‬ ‫‪100‬‬ ‫‪91‬‬

‫‪283‬‬ ‫‪283‬‬ ‫‪283‬‬

‫‪4-7‬‬
‫‪3-7‬‬
‫‪2-7‬‬
‫‪1-7‬‬
‫‪4-1-5‬‬
‫‪3-1-5‬‬
‫‪2-1-5‬‬
‫‪1-1-5‬‬

‫ﺳﻠﻒ‬ ‫ﺧﺎزن‬ ‫ﻣﻘﺎوﻣﺖ‬ ‫ﺗﺮاﻧﺰﻳﺴﺘﻮر‬ ‫‪Layout‬‬ ‫‪Simulation‬‬ ‫‪Symbol‬‬ ‫‪Schematic‬‬

‫‪341‬‬ ‫‪333‬‬ ‫‪322‬‬ ‫‪308‬‬ ‫‪228‬‬ ‫‪212‬‬ ‫‪204‬‬ ‫‪200‬‬

‫!‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

‫ﻓﻬﺮﺳﺖ‬
 ‫ﻓﻬﺮﺳﺖ‬

‫ﻓﻬﺮﺳﺖ‬
‫‪29‬‬ ‫ﻣﻘﺪﻣﻬﺎي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬ ‫‪1‬‬

‫ﭼﺮا ﻃﺮاﺣﻲ ‪ Layout‬و اﺻﻮل و ﻗﻮاﻋﺪ آن را ﺑﺎﻳﺪ آﻣﻮﺧﺖ ؟ ‪29 ................................................‬‬ ‫‪1-1‬‬
‫ﺗﺎرﻳﺨﭽﻪ ﻃﺮاﺣﻲ و ﺳﺎﺧﺖ ‪33 ...................................................................................................IC‬‬ ‫‪2-1‬‬
‫اﻫﻤﻴﺖ ﻃﺮاﺣﻲ ‪ Layout‬در ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ‪ IC‬ﺗﺎ ﭼﻪ اﻧﺪازه اﺳﺖ؟ ‪37 ...................................‬‬ ‫‪3-1‬‬
‫ﻃﺮاﺣﻲ ‪ Layout‬ﭼﻴﺴﺖ؟ ‪37 ..........................................................................................................‬‬ ‫‪4-1‬‬
‫‪41‬‬ ‫ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬ ‫‪2‬‬

‫ﻣﻘﺪﻣﻪ ‪41 .............................................................................................................................................‬‬ ‫‪1-2‬‬

‫ﻻﻳﻪ ﻫﺎ و ‪ via‬ﻫﺎ‪41 .......................................................................................................................... :‬‬ ‫‪2-2‬‬
‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪43 ..................................................................................................................................‬‬ ‫‪3-2‬‬
‫‪ 1-3-2‬ﺗﻜﻨﻮﻟﻮژي ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪46 ..................................................................................................................‬‬

‫‪ 2-3-2‬ﻣﻘﺎﻳﺴﻪ اي ﺑﻴﻦ ﻻﻳﻪ ﻫﺎي ﻣﻮﺟﻮد در ﺳﺎﺧﺖ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر و ﻣﻌﺎدل آﻧﻬﺎ در ‪68 .................Layout‬‬

‫‪ 3-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪73 .............................................................................................................................. NMOS‬‬

‫‪ 4-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪75 ............................................................................................................................... PMOS‬‬

‫‪ 5-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻨﻈﻴﻤﻲ ﻳﺎ ‪76 .............................................................................................................. NAT‬‬

‫‪ 6-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪78 ........................................................................................................................................ DNW‬‬

‫ﻣﻘﺎوﻣﺖ ﻫﺎ ‪84 .....................................................................................................................................‬‬ ‫‪4-2‬‬

‫ﺧﺎزن ﻫﺎ ‪86 .........................................................................................................................................‬‬ ‫‪5-2‬‬
‫ﺳﻠﻒ ﻫﺎ ‪89 ..........................................................................................................................................‬‬ ‫‪6-2‬‬
‫‪91‬‬ ‫ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬ ‫‪3‬‬

‫ﻓﺸﺎر اﻟﻜﺘﺮﻳﻜﻲ ﺑﺴﻴﺎر زﻳﺎد ‪91 ..........................................................................................................‬‬ ‫‪1-3‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

 ‫ﻓﻬﺮﺳﺖ‬

‫‪ 1-1-3‬ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ ‪92 .............................................................................................................................‬‬

‫‪ 2-1-3‬ﻣﻬﺎﺟﺮت اﻟﻜﺘﺮوﻧﻲ ‪96 .........................................................................................................................................‬‬

‫‪ 3-1-3‬اﺛﺮ آﻧﺘﻦ ‪97 ...........................................................................................................................................................‬‬

‫ﭘﺪﻳﺪه ‪100 ........................................................................................................................ Latchup‬‬ ‫‪2-3‬‬

‫)‪102 .................................................................. CMP (Chemical Mechanical Polishing‬‬ ‫‪3-3‬‬
‫آﻟﻮدﮔﻲ ‪105 ........................................................................................................................................‬‬ ‫‪4-3‬‬
‫‪ 1-4-3‬آﻟﻮدﮔﻲ زﻧﮓ زدﮔﻲ ﺧﺸﻚ ‪106 ......................................................................................................................‬‬

‫‪ 2-4-3‬آﻟﻮدﮔﻲ ﻳﻮن ﻣﺘﺤﺮك ‪107 .................................................................................................................................‬‬

‫‪109‬‬ ‫ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬ ‫‪4‬‬

‫ﺗﻔﺎوت ﺑﻴﻦ ﻃﺮح ‪ Layout‬و ﻃﺮح ﻣﺪار ‪109 .................................................................................‬‬ ‫‪1-4‬‬

‫‪ 1-1-4‬ﻣﺤﺪودﻳﺘﻬﺎي ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ‪109 ....................................................................................................................‬‬

‫‪ 2-1-4‬ﺗﻔﺎوت در اﻧﺪازه دﻗﻴﻖ ﭘﺎراﻣﺘﺮﻫﺎ ‪111 ..............................................................................................................‬‬

‫‪ 3-1-4‬ﻋﺪم دﻗﺖ ﻧﺴﺒﻲ در ﭘﺎراﻣﺘﺮﻫﺎ ‪111 ..................................................................................................................‬‬

‫‪ 4-1-4‬آﺛﺎر ﭘﺎرازﻳﺘﻴﻚ ‪112 .............................................................................................................................................‬‬

‫ﭼﮕﻮﻧﻪ ﻃﺮاﺣﻲ ‪ Layout‬را آﻏﺎز ﻛﻨﻴﻢ؟ ‪113 .................................................................................‬‬ ‫‪2-4‬‬

‫‪ Matching‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‪ ,‬ﺧﺎزﻧﻬﺎ و ﻣﻘﺎوﻣﺘﻬﺎ ‪115 .......................................................................‬‬ ‫‪3-4‬‬
‫‪ 1-3-4‬اﻧﺪازه ﮔﻴﺮي ﻣﻴﺰان ‪116 .....................................................................................................: MISMATCH‬‬

‫‪ 2-3-4‬ﻋﻠﻞ ﺑﻪ وﺟﻮد آﻣﺪن ‪118 ...........................................................................................................: Mismatch‬‬

‫‪ 3-3-4‬ﻗﻮاﻋﺪ ‪ Matching‬ﻗﻄﻌﺎت ‪134 .........................................................................................................................‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

 ‫ﻓﻬﺮﺳﺖ‬

‫اﻧﻮاع ﺳﻴﮕﻨﺎل و ﻣﻴﺰان اﻫﻤﻴﺖ ﻫﺮ ﻳﻚ از آﻧﻬﺎ ‪145 ......................................................................‬‬ ‫‪4-4‬‬

‫ﺗﻮﻧﻞ و ﺷﻴﻠﺪ ﻛﺮدن ‪ Track‬ﻫﺎ ‪150 ................................................................................................‬‬ ‫‪5-4‬‬
‫ﺗﻌﻴﻴﻦ ﺿﺨﺎﻣﺖ ‪ Track‬ﻫﺎ و ﻧﻮع آﻧﻬﺎ ‪157 ....................................................................................‬‬ ‫‪6-4‬‬
‫اﻧﺸﻌﺎﺑﺎت ‪160 ........................................................................................................ VDD & VSS‬‬ ‫‪7-4‬‬
‫ﺗﻌﻴﻴﻦ ‪ substrate‬ﻫﺎ و ﺗﻤﻴﺰ دادن آﻧﻬﺎ ‪163 .................................................................................‬‬ ‫‪8-4‬‬
‫‪ Layout‬ﻣﺮﺗﺒﻪ اي‪164 .....................................................................................................................‬‬ ‫‪9-4‬‬
‫ﻧﻜﺎت ﻣﺮﺑﻮط ﺑﻪ ﺳﻠﻒ‪165 ................................................................................................................‬‬ ‫‪10-4‬‬
‫ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺑﺮ اﺳﺎس ‪170 .................................................................................. (λ) Lambda‬‬ ‫‪11-4‬‬
‫‪ 1-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪173 ..................................................................................................................... Well‬‬

‫‪ 2-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪174 ................................................................................................................. Active‬‬

‫‪ 3-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪175 ......................................................................................................................Poly‬‬

‫‪ 4-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪176 .................................................................................................................. Select‬‬

‫‪ 5-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪ Poly2‬ﺑﺮاي ﺧﺎزن ﻫﺎ ‪177 ........................................................................................‬‬

‫‪ 6-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪ Poly2‬ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪178 .................................................................................‬‬

‫‪ 7-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻧﺎﺣﻴﻪ ‪ Poly2‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ‪179 ..........................................................................................‬‬

‫‪ 8-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻛﺎﻧﺘﻜﺖ ﺑﻪ ‪180 ............................................................................................................. Poly‬‬

‫‪ 9-11-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﻛﺎﻧﺘﻜﺖ ﺑﻪ ‪182 ........................................................................................................ Active‬‬

‫ﻗﻮاﻋﺪ ‪ Layout‬ﻣﺘﺎل ﻳﻚ ‪184 .............................................................................................................‬‬ ‫‪10-11-4‬‬

‫ﻗﻮاﻋﺪ ‪ Layout‬ﻣﺮﺑﻮط ﺑﻪ ‪185 .................................................................................................... Via‬‬ ‫‪11-11-4‬‬

‫ﻗﻮاﻋﺪ ‪ Layout‬ﻣﺘﺎل دو ‪186 ................................................................................................................‬‬ ‫‪12-11-4‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

 ‫ﻓﻬﺮﺳﺖ‬

187 ..................................................................................................Via2 ‫ ﻣﺮﺑﻮط ﺑﻪ‬Layout ‫ﻗﻮاﻋﺪ‬ 13-11-4

188 .............................................................................................................. ‫ ﻣﺘﺎل ﺳﻪ‬Layout ‫ﻗﻮاﻋﺪ‬ 14-11-4

189 ..................................................................................................Via3 ‫ ﻣﺮﺑﻮط ﺑﻪ‬Layout ‫ﻗﻮاﻋﺪ‬ 15-11-4

190 ........................................................................................................... ‫ ﻣﺘﺎل ﭼﻬﺎر‬Layout ‫ﻗﻮاﻋﺪ‬ 16-11-4

194 IC ‫آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ‬ 5

197 .............................................. Layout ‫ و‬Simulation ‫ و‬Schematic ‫آﺷﻨﺎﻳﻲ ﺑﺎ ﻃﺮاﺣﻲ‬ 1-5

200 .................................................................................................................................. Schematic ‫ ﻃﺮاﺣﻲ‬1-1-5

204 ....................................................................................................................................... Symbol ‫ ﻃﺮاﺣﻲ‬2-1-5

212 ...................................................................................................................................Simulation ‫ اﺟﺮاي‬3-1-5

228 ......................................................................................................................................... Layout ‫ ﻃﺮاﺣﻲ‬4-1-5

237 .................. :(Schematic-Driven Layout) Virtuoso XL Layout Editor ‫ﻣﻌﺮﻓﻲ‬ 2-5

238 .............................................................................. : Virtuoso XL ‫ آﻣﺎده ﺳﺎزي ﻣﻨﺒﻊ اﺗﺼﺎﻻت ﺑﺮاي‬1-2-5

239 .............................................................................................. VXL ‫ ﺑﺎ ﻛﻤﻚ اﺑﺰار‬Layout ‫ ﺗﻮﻟﻴﺪ ﻃﺮح‬2-2-5

246 ........................................................................................................Cadence ‫ﭼﺎپ ﻛﺮدن در‬ 3-5

251 Case Studies 6

251 ..............................................................................................Inverter ‫ ﻳﻚ‬Layout ‫ﻃﺮاﺣﻲ‬ 1-6

251 ..................................................................................................................... Virtuoso Layout ‫ ﻃﺮاﺣﻲ‬1-1-6

258 ................................................................................................................ Design Rule Check ‫ ﺑﺮرﺳﻲ‬2-1-6

264 ............................................................................................................................................... LVS ‫ ﺑﺮرﺳﻲ‬3-1-6

.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬

 ‫ﻓﻬﺮﺳﺖ‬

‫ﻃﺮاﺣﻲ ﺑﺎ ﻛﻤﻚ اﺑﺰار ‪274 .................................................................................................... VXL‬‬ ‫‪2-6‬‬

‫ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ )‪283 ................................................. (op amp‬‬ ‫‪3-6‬‬
‫ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ ﻫﻤﺮاه ﺑﺎ ﻗﻄﻌﺎت ﻣﻘﺎوﻣﺘﻲ و ﺧﺎزﻧﻲ ‪297 .......‬‬ ‫‪4-6‬‬
‫‪308‬‬ ‫ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬ ‫‪7‬‬

‫ﻃﺮاﺣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪308 ....................................................................................................................‬‬ ‫‪1-7‬‬

‫‪ 1-1-7‬ﻃﺮاﺣﻲ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪308 ............................................................................................................ NMOS‬‬

‫‪ 2-1-7‬ﻃﺮاﺣﻲ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪315 ............................................................................................................. PMOS‬‬

‫‪ 3-1-7‬ﻃﺮاﺣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪320 .............................................................................................................................. bjt‬‬

‫ﻃﺮاﺣﻲ ﻣﻘﺎوﻣﺖ ﻫﺎ ‪322 ...................................................................................................................‬‬ ‫‪2-7‬‬

‫‪ 1-2-7‬ﻣﻘﺎوﻣﺖ ﻫﺎي دﻳﮕﺮ ‪331 .....................................................................................................................................‬‬

‫ﻃﺮاﺣﻲ ﺧﺎزن ﻫﺎ‪333 ........................................................................................................................‬‬ ‫‪3-7‬‬

‫‪ 1-3-7‬ﺧﺎزن ‪333 ...................................................................................................................................... MIMCAP‬‬

‫‪ 2-3-7‬ﺧﺎزن ‪336 ..................................................................................................................................... MOSCAP‬‬

‫ﻃﺮاﺣﻲ ﺳﻠﻒ ﻫﺎ ‪341 ...................................................................................................................... :‬‬ ‫‪4-7‬‬

‫‪ Layout‬ﻳﻜﺴﺮي اﺗﺼﺎﻻت ﺿﺮوري ‪344 ......................................................................................................‬‬ ‫‪1-4-7‬‬

‫‪347‬‬ ‫ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬ ‫‪8‬‬

‫اﻧﻮاع ‪355 .................................................................................................................................... Pad‬‬ ‫‪1-8‬‬

‫‪359‬‬ ‫ﺿﻤﺎﻳﻢ‬ ‫‪9‬‬

‫‪362‬‬ ‫ﻣﺮاﺟﻊ‬ ‫‪10‬‬

‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬

 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬

‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬

‫ﺷﻜﻞ ‪ 1-1‬ﻧﻤﻮدار ﻣﺮاﺣﻞ ﺳﺎﺧﺖ ‪32 .....................................................................................................................................................................IC‬‬

‫ﺷﻜﻞ ‪ 2-1‬روﻧﺪ ﺗﻐﻴﻴﺮات در ﭼﮕﺎﻟﻲ‪ ,‬ﺗﻮان ﻣﺼﺮﻓﻲ‪ ,‬ﻳﻜﭙﺎرﭼﮕﻲ ﺳﻴﺴﺘﻢ و وﻳﮋﮔﻲ ﻫﺎي ﭘﺮوﺳﻪ ﺑﺎ ارﺗﻘﺎي ﭘﺮوﺳﻪ از ‪ 800nm‬ﺗﺎ ‪3490nm‬‬

‫ﺷﻜﻞ ‪ 3-1‬روﻧﺪ ﻛﺎﻫﺶ اﻧﺪازه ﺗﻜﻨﻮﻟﻮژي ﻫﺎ ﺑﺮ اﺳﺎس ﺳﺎل ‪35 ...............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 4-1‬ﻗﺎﻧﻮن ﻣﻮر ‪35 ................................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 1-2‬اﻧﻮاع ‪ via‬ﻫﺎي ﻣﻮﺟﻮد در ﺗﻜﻨﻮﻟﻮژي ‪ 6‬ﻣﺘﺎﻟﻪ ‪42 ....................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 2-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ‪42 ................................................................................................................................................................................... Via‬‬

‫ﺷﻜﻞ ‪ 3-2‬ﻧﻤﻮﻧﻪ اي از ‪ via‬اﺗﺼﺎل دﻫﻨﺪه ﻣﺘﺎل ‪ 2‬ﺑﻪ ﻣﺘﺎل ‪ 3‬ﻣﻨﺎﺳﺐ ﺑﺮاي ﺟﺮﻳﺎن ﻫﺎي ﻣﺨﺘﻠﻒ‪43 ...............................................................‬‬

‫ﺷﻜﻞ ‪ 4-2‬ﺳﺎﺧﺘﺎرﻫﺎ و ﭘﺮوﺳﻪ ﻫﺎي ﻣﺨﺘﻠﻒ ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪45 .......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 5-2‬ﺳﺎﺧﺘﺎر ﻛﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪46............................................................................................................................................... CMOS‬‬

‫ﺷﻜﻞ ‪ 6-2‬ﻧﻮاﺣﻲ ﻓﻌﺎل و اﻛﺴﻴﺪ ﺳﻴﻠﻴﻜﻮن ‪49 ..........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 7-2‬ﻗﺮار دادن ﻻﻳﻪ ﻫﺎي ‪ SiO2‬و ‪ Si3N4‬ﺑﺮ روي وﻳﻔﺮ ‪50 .........................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 8-2‬اﺳﺘﻔﺎده از ﻣﺎﺳﻚ ﺷﻤﺎره ﻳﻚ ﺑﺮاي ﺣﺬف ﺑﺨﺶ ﻫﺎﻳﻲ از ‪51 ............................................................................................... Si3N4‬‬

‫ﺷﻜﻞ ‪ 9-2‬اﻓﺰاﻳﺶ ﻋﻤﻖ ‪ SiO2‬ﺑﺮاي اﻳﺰوﻻﺳﻴﻮن دو ﭼﺎه‪52 ..................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 10-2‬ﺗﺸﻜﻴﻞ ﭼﺎه از ﺟﻨﺲ ‪ P‬ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪53 ............................................................................................................... NMOS‬‬

‫ﺷﻜﻞ ‪ 11-2‬ﺗﺸﻜﻴﻞ ﭼﺎه از ﺟﻨﺲ ‪ N‬ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪53 ............................................................................................................... PMOS‬‬

‫ﺷﻜﻞ ‪ 12-2‬ﺗﻌﻴﻴﻦ ﻋﻤﻖ ﭼﺎه ﻫﺎ ‪54 ............................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 13-2‬ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﺑﺎ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﻨﻈﻴﻤﻲ ‪54 ...................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 14-2‬ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬ﺑﺎ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﻨﻈﻴﻤﻲ ‪55 ....................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 15-2‬ﺗﻘﻮﻳﺖ ﻻﻳﻪ اﻛﺴﻴﺪ ‪55 ..............................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 16-2‬ﻗﺮار دادن ﻻﻳﻪ اي از اﻛﺴﻴﺪ ﺳﻴﻠﻴﻜﻮن ‪56.............................................................................................................................................‬‬

‫‪10‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 17-2‬ﺗﺸﻜﻴﻞ ﻻﻳﻪ ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن ‪57 ...............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 18-2‬ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﭼﺎه ‪58 ........................................................................................................................................................................... P‬‬

‫ﺷﻜﻞ ‪ 19-2‬ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﭼﺎه ‪58 .......................................................................................................................................................................... N‬‬

‫ﺷﻜﻞ ‪ 20-2‬ﻗﺮار دادن ﻻﻳﻪ اي از ‪ SiO2‬ﻳﺎ ‪ Si3N4‬ﺑﺮ ﺳﻄﺢ وﻳﻔﺮ ‪59 ..................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 21-2‬ﺗﺸﻜﻴﻞ دﻳﻮاره ﻫﺎي ﻓﺎﺻﻠﻪ دﻫﻨﺪه ﺑﺮاي اﻛﺴﻴﺪ ﮔﻴﺖ ‪59 ...................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 22-2‬ﺗﺸﻜﻴﻞ ﻧﺎﺣﻴﻪ ﺳﻮرس و درﻳﻦ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪60..................................................................................................... NMOS‬‬

‫ﺷﻜﻞ ‪ 23-2‬ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪61................................................................................................................. PMOS‬‬

‫ﺷﻜﻞ ‪ 24-2‬ﺗﻌﻴﻴﻦ ﻋﻤﻖ ﻧﻬﺎﻳﻲ اﺗﺼﺎﻻت ‪61...............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 25-2‬ﺧﻮردﮔﻲ اﻛﺴﻴﺪ در ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ ‪62....................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 26-2‬اﻓﺸﺎﻧﺪن ﻻﻳﻪ اي از ﺗﻴﺘﺎﻧﻴﻮم ﺑﺮ روي وﻳﻔﺮ ‪63.......................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 27-2‬ﺗﺸﻜﻴﻞ ‪ TiSi2‬و ‪ TiN‬در ﺳﻄﺢ وﻳﻔﺮ ‪63..............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 28-2‬ﺧﻮردﮔﻲ ‪ TiN‬ﺗﻮﺳﻂ ﻣﺎﺳﻚ ﺷﻤﺎره ﻳﺎزده ‪64......................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 29-2‬ﻗﺮار دادن ﻻﻳﻪ ‪ SiO2‬ﺑﺮ روي وﻳﻔﺮ ‪64...................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 30-2‬ﻫﻤﻮار ﻛﺮدن ﺳﻄﺢ وﻳﻔﺮ از روش ‪65.......................................................................................................................................... CMP‬‬

‫ﺷﻜﻞ ‪ 31-2‬اﻳﺠﺎد ﺳﻮراخ ﻫﺎﻳﻲ ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ‪65......................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 32-2‬ﻗﺮار دادن ﻻﻳﻪ اي از ‪ TiN‬ﺑﺮ ﺳﻄﺢ وﻳﻔﺮ ‪66 .........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 33-2‬ﻫﻤﻮار ﻛﺮدن ﺳﻄﺢ وﻳﻔﺮ ﺗﻮﺳﻂ روش ‪66 .................................................................................................................................. CMP‬‬

‫ﺷﻜﻞ ‪ 34-2‬ﻗﺮار دادن آﻟﻮﻣﻴﻨﻴﻮم در ﺳﻄﺢ وﻳﻔﺮ ‪67..................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 35-2‬ﻃﺮح ﻧﻬﺎﻳﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪67................................................................................................................................................ CMOS‬‬

‫ﺷﻜﻞ ‪ 36-2‬ﭼﺎه از ﺟﻨﺲ ‪ N‬ﺑﻪ ﻫﻤﺮاه ﻣﺘﻨﺎﻇﺮش در ‪68.......................................................................................................................... Layout‬‬

‫ﺷﻜﻞ ‪ 37-2‬ﺗﺸﻜﻴﻞ ﻧﺎﺣﻴﻪ ﻓﻌﺎل در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‪69................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 38-2‬ﻗﺮار دادن ﻧﻮار ﭘﻠﻲ ﺑﻪ ﻋﻨﻮان ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪69................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 39-2‬ﺗﺸﻜﻴﻞ ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ‪70 .........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 40-2‬ﺑﺮﻗﺮاري اﺗﺼﺎل ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪70 ....................................................................................................................................................‬‬

‫‪11‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 41-2‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ در ﻣﺤﻞ ﻫﺎي ﻣﺮﺑﻮﻃﻪ ‪71 .................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 42-2‬ﻗﺮار دادن ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖ ﻫﺎ ‪71 .........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 43-2‬ﻗﺮار دادن ‪ via‬ﻣﺘﺎل ﻳﻚ ﺑﻪ ﻣﺘﺎل دو ‪72 ...............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 44-2‬رﺳﻢ ﻣﺘﺎل دو و اﺗﺼﺎل آن ﺑﻪ ﻣﺘﺎل ﻳﻚ از ﻃﺮﻳﻖ ‪72 .................................................................................................................. via‬‬

‫ﺷﻜﻞ ‪ 45-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪73 ........................................................................................................................................................................... NMOS‬‬

‫ﺷﻜﻞ ‪ 46-2‬ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را ﻣﻴﺘﻮان ﺑﻪ دو ﺻﻮرت ﺟﺪا و ﭘﻴﻮﺳﺘﻪ ﻗﺮا ر داد‪74 ...........................................................................................‬‬

‫ﺷﻜﻞ ‪ 47-2‬اﺗﺼﺎل ﮔﻴﺖ را ﻣﻲ ﺗﻮان در ﺑﺎﻻ ﻳﺎ ﭘﺎﻳﻴﻦ و ﻳﺎ در دو ﻃﺮف ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار داد‪75 ................................................................. .‬‬

‫ﺷﻜﻞ ‪ 48-2‬ﻃﺮح ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪75 ...........................................................................................................................................................PMOS‬‬

‫ﺷﻜﻞ ‪ 49-2‬ﺳﺎﺧﺘﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪78 ................................................................................................................................................................ DNW‬‬

‫ﺷﻜﻞ ‪ 50-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪79 ............................................................................................................................................ DNW‬‬

‫ﺷﻜﻞ ‪ 51-2‬ﺗﻘﺴﻴﻢ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺎﻻ ﺑﻪ ﭼﻨﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﭘﺎﻳﻴﻨﺘﺮ ‪79 ..................................................................‬‬

‫ﺷﻜﻞ ‪ 52-2‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺰرگ )‪80 ......................................................................................................................... (200um‬‬

‫ﺷﻜﻞ ‪ 53-2‬ﺗﻘﺴﻴﻢ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ ‪ 4‬ﺑﺨﺶ ‪80 ..................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 54-2‬ﭼﻬﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﻛﻤﺘﺮ )‪80 ........................................................................................................................... (50um‬‬

‫ﺷﻜﻞ ‪ 55-2‬ﻛﺎﻫﺶ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ و ﻧﻮﻳﺰ ‪81 ...............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 56-2‬ﻫﺮﭼﻪ ‪ W‬ﻛﺎﻫﺶ ﻳﺎﺑﺪ ﺗﻌﺪاد ﻓﻴﻨﮕﺮﻫﺎ زﻳﺎد ﻣﻲ ﺷﻮد ‪81 .....................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 57-2‬آراﻳﻪ ﻫﺎي ﻣﺤﺘﻤﻞ ﺑﺮاي ﻓﻴﻨﮕﺮﻫﺎي ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ‪ f=3‬و ‪ M=1‬ﻳﺎ ‪ M=1 f=4‬ﺑﺮ اﺳﺎس زوج ﻳﺎ ﻓﺮد ﺑﻮدن ﺗﻌﺪاد‬

‫ﻓﻴﻨﮕﺮﻫﺎ ‪82 .......................................................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 58-2‬ﻧﺤﻮه ﻗﺮار ﮔﺮﻓﺘﻦ ﺳﻮرس ﻫﺎ و درﻳﻦ ﻫﺎ در ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪82 ........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 59-2‬ﺗﺒﺪﻳﻞ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺰرك ﺑﻪ ﭼﻨﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﻛﻤﺘﺮ ‪83 .........................................................‬‬

‫ﺷﻜﻞ ‪ 60-2‬ادﻏﺎم ﻛﺮدن ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺟﺎ ﺑﻪ ﺟﺎ ﻛﺮدن ﻣﺤﻞ ﺑﻌﻀﻲ از ﺳﻮرس ﻫﺎ و درﻳﻦ ﻫﺎ ‪83 ................................................................‬‬

‫ﺷﻜﻞ ‪ 61-2‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎي ﻫﻢ ﻧﺎم روي ﻳﻜﺪﻳﮕﺮ ‪84 ................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 62-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻣﻘﺎوﻣﺖ از ﺟﻨﺲ ﭘﻠﻲ ‪85 .........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 63-2‬ﺑﺪﺳﺖ آوردن ﻳﻚ ﻣﻘﺎوﻣﺖ ﺑﺰرگ از ﻃﺮﻳﻖ ﺳﺮي ﻛﺮدن ﭼﻨﺪ ﻣﻘﺎوﻣﺖ ﻛﻮﭼﻜﺘﺮ ‪85 .....................................................................‬‬

‫‪12‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 64-2‬ﺳﺎﺧﺘﺎر ﺧﺎزن ‪86................................................................................................................................................................. MOSCAP‬‬

‫ﺷﻜﻞ ‪ 65-2‬ﺷﻤﺎي ﺳﻪ ﺑﻌﺪي ﺧﺎزن ‪86................................................................................................................................................ MOSCAP‬‬

‫ﺷﻜﻞ ‪ 66-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪87 ........................................................................................................................................................ MOSCAP‬‬

‫ﺷﻜﻞ ‪ 67-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﺧﺎزن ‪87 ................................................................................................................................................ MIMCAP‬‬

‫ﺷﻜﻞ ‪ 68-2‬ﺷﻤﺎي ‪ Layout‬ﻳﻚ ﺧﺎزن ‪88 .......................................................................................................................................... MIMCAP‬‬

‫ﺷﻜﻞ ‪ 69-2‬ﺧﺎزن ﻫﺎي ﻟﺒﻪ اي ﺑﺎﻋﺚ ﺧﻄﺎ در اﻧﺪازه واﻗﻌﻲ ‪ MIMCAP‬ﻫﺎ ﻣﻲ ﺷﻮﻧﺪ‪89 ................................................................................ .‬‬

‫ﺷﻜﻞ ‪ 70-2‬ﺑﺰرگ ﻛﺮدن اﻧﺪازه ﺧﺎزن از ﻃﺮﻳﻖ ﻣﻮازي ﻛﺮدن ﭼﻨﺪ ﻻﻳﻪ ‪89 .........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 71-2‬ﺷﻤﺎي ﻛﻠﻲ ﻳﻚ ﺳﻠﻒ ‪90 ........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 72-2‬ﺷﻤﺎي ‪ Layout‬ﻳﻚ ﺳﻠﻒ ‪90 .................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 1-3‬ﺳﺎﺧﺘﺎر ‪ ESD‬ﻣﺘﺪاول ‪94 ...........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 2-3‬ﺿﺨﺎﻣﺖ ﻫﺮﮔﻮﻧﻪ ﻧﻮار ﺣﺎﻣﻞ ﺟﺮﻳﺎن را ﻧﺒﺎﻳﺪ ﺑﻪ ﺻﻮرت ﻧﺎﮔﻬﺎﻧﻲ زﻳﺎد ﻳﺎ ﻛﻢ ﻛﺮد ‪97 .........................................................................‬‬

‫ﺷﻜﻞ ‪ 3-3‬ﭘﺪﻳﺪه آﻧﺘﻦ ‪98 .............................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 4-3‬اﺛﺮ آﻧﺘﻦ در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪99 .....................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 5-3‬ﺑﺮ ﻃﺮف ﻛﺮدن اﺛﺮ آﻧﺘﻦ ﺑﺎ ﺗﻜﻪ ﺗﻜﻪ ﻛﺮدن ﻧﻮار ﻣﺘﺼﻞ ﺑﻪ ﮔﻴﺖ ‪99 .....................................................................................................‬‬

‫ﺷﻜﻞ ‪ 6-3‬ﭘﺪﻳﺪه ‪ latchup‬و ﻣﺪار ﻣﻌﺎدل آن ‪100.....................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 7-3‬اﺣﺘﻤﺎل وﻗﻮع ﭘﺪﻳﺪه ‪ Latchup‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺑﺎ ﺗﻌﺪاد ﻓﻴﻨﮕﺮ ﺑﺎﻻ ‪101.......................................................................................‬‬

‫ﺷﻜﻞ ‪ 8-3‬ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در ﻣﻴﺎن ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ‪101...................................................................................................................... .‬‬

‫ﺷﻜﻞ ‪ 9-3‬ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در ﺑﺎﻻي ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ‪101..................................................................................................................... .‬‬

‫ﺷﻜﻞ ‪ 10-3‬ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در اﻃﺮاف ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ‪102................................................................................................................ .‬‬

‫ﺷﻜﻞ ‪ 11-3‬ﺻﺎف ﻛﺮدن ﻧﺎﻫﻤﻮاري ﻫﺎي ﻧﺎﺷﻲ از ﻣﻜﺎن ﻧﮕﺎري ‪102......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 12-3‬ﻧﺎﻫﻤﻮاري اﻳﺠﺎد ﺷﺪه در اﺛﺮ ‪ CMP‬ﺑﻪ دﻟﻴﻞ ﺗﻔﺎوت در ﻣﻴﺰان ﭼﮕﺎﻟﻲ ﻣﺘﺎل در ﺳﻄﺢ ‪103...........................................................‬‬

‫ﺷﻜﻞ ‪ 13-3‬اﺳﺘﻔﺎده از ‪ dummy fill‬ﻫﺎ ‪103.............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 14-3‬ﻧﺤﻮه ﻗﺮار ﮔﻴﺮي ﻣﺘﺎل ﻫﺎ در ﺑﻼك ﻫﺎي ‪ dummy fill‬در ﭘﺮوﺳﻪ ﭼﻬﺎر ﻣﺘﺎﻟﻪ ‪104........................................................................‬‬

‫ﺷﻜﻞ ‪ 15-3‬آﺛﺎر ﭘﺎرازﻳﺘﻴﻚ ﻧﺎﻣﻄﻠﻮب ﻧﺎﺷﻲ از ‪ dummy fill‬ﻫﺎ ‪104......................................................................................................................‬‬

‫‪13‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 1-4‬ﺗﻔﺎوت در ﻣﻴﺰان ﺧﻮردﮔﻲ ﻧﺴﺒﺖ ﺑﻪ ﺣﺎﻟﺖ اﻳﺪه آل ‪110......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 2-4‬ﺗﻔﺎوت در ﺿﺨﺎﻣﺖ ﻧﻮارﻫﺎ و ﻓﺎﺻﻠﻪ ﺑﻴﻦ ﻣﺘﺎل ﻫﺎ‪110.............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 3-4‬ﺗﻔﺎوت در اﻧﺪازه ﻣﻄﻠﻖ ﻗﻄﻌﺎت ‪111..........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 4-4‬ﻋﺪم دﻗﺖ ﻧﺴﺒﻲ در ﭘﺎراﻣﺘﺮﻫﺎ‪112............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 5-4‬ﻧﻤﻮدار ﻫﻴﺴﺘﻮﮔﺮام ﻛﻪ ﻣﻴﺰان ‪ Matching‬را ﻧﺸﺎن ﻣﻲ دﻫﺪ‪118.........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 6-4‬آراﻳﻪ ي ﺧﺎزﻧﻲ ﺑﺎ اﻧﺪازه ﻫﺎي ﻣﺨﺘﻠﻒ‪121...............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 7-4‬ﻗﺮار دادن ﻣﻘﺎوﻣﺖ ‪ dummy‬در دو ﻃﺮف آراﻳﻪ ﻣﻘﺎوﻣﺘﻲ‪122..............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 8-4‬ﻗﺮار دادن ﺧﺎزن ‪ dummy‬در اﻃﺮاف آراﻳﻪ ﺧﺎزﻧﻲ ‪123.........................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 9-4‬ﻧﺤﻮه ﺗﻮزﻳﻊ ﻓﺸﺎر در ﺳﻄﺢ ‪125......................................................................................................................................................... die‬‬

‫ﺷﻜﻞ ‪ 10-4‬ﺗﻘﺎرن در ‪126 ............................................................................................................................................................................. Layout‬‬

‫ﺷﻜﻞ ‪ 11-4‬ﻳﻚ آراﻳﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮري ﻣﺘﻘﺎرن ﺑﺎ روش ‪132.............................................................................................. Cross-Coupled Pair‬‬

‫ﺷﻜﻞ ‪ 12-4‬ﻧﻤﻮﻧﻪ اي از ﺗﻘﺎرن ﻣﺮﻛﺰي در ﻳﻚ آراﻳﻪ دو ﺑﻌﺪي ‪133......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 13-4‬ﺟﻬﺖ ﻗﺮار دادن آراﻳﻪ ﻫﺎ در ﺳﻄﺢ ‪134........................................................................................................................................ die‬‬

‫ﺷﻜﻞ ‪ 14-4‬اﻫﻤﻴﺖ ﺟﻬﺖ ﻗﺮار ﮔﻴﺮي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ در آراﻳﻪ ﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮري ‪143........................................................................................‬‬

‫ﺷﻜﻞ ‪ 15-4‬اﻫﻤﻴﺖ ﺗﻘﺎرن در ﻧﻮارﻫﺎي ﻣﺘﺼﻞ ﺷﺪه ﺑﻪ آراﻳﻪ ﻫﺎ‪143......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 16-4‬ﻗﺮار دادن ‪ dummy‬در دو ﻃﺮف آراﻳﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮري ‪144...................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 17-4‬در ﻋﻤﻞ ﻋﺮض دو ﻧﺎﺣﻴﻪ ﺳﻮرس و درﻳﻦ ﻳﻜﺴﺎن ﻧﻴﺴﺖ ‪145...........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 18-4‬اﻧﺘﻘﺎل ﻧﻮﻳﺰ ﺳﻴﮕﻨﺎل ﻧﻮﻳﺰي ﺑﻪ زﻣﻴﻦ‪151..............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 19-4‬ﻧﻮار ﺷﻴﻠﺪ ﺷﺪه ﺑﺎ ﻛﻤﻚ دو ﻧﻮار از ﺟﻨﺲ ﻧﻮار اﺻﻠﻲ ‪151..................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 20-4‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻧﻮار ﺷﻴﻠﺪ ﺷﺪه ‪152...................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 21-4‬ﻣﺪل ﺑﺴﺘﺮ ‪152..........................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 22-4‬ﺟﺪا ﻛﺮدن ﻧﻮار ‪ VDD‬دو ﺑﻼك آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل‪153....................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 23-4‬ﺟﺪا ﻛﺮدن ﻧﻮار ‪ VSS‬دو ﺑﻼك آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل ‪154.....................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 24-4‬ﻧﻤﻮﻧﻪ اي از ﻣﺪار ﺧﻔﺎﻇﺘﻲ از ﻧﻮع ‪155.............................................................................................................................................. P‬‬

‫‪14‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 25-4‬ﻧﻤﻮﻧﻪ اي از ﻣﺪار ﺣﻔﺎﻇﺘﻲ ‪156 ............................................................................................................................................... Active‬‬

‫ﺷﻜﻞ ‪ 26-4‬ﻧﻮار ﺗﻮﻧﻞ ﺷﺪه ‪156 ...................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 27-4‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻧﻮار ﺳﻴﮕﻨﺎل ﺗﻮﻧﻞ ﺷﺪه ‪157.....................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 28-4‬ﺧﺎزن ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ‪158......................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 29-4‬اﻧﺸﻌﺎﺑﺎت ﺳﺘﺎره اي ‪161 ...........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 30-4‬ﻧﻤﻮﻧﻪ اي از اﻧﺸﻌﺎﺑﺎت ‪ VDD‬و ‪ VSS‬ﺑﻴﻦ ﭼﻨﺪ ﺑﻼك ﻣﺨﺘﻠﻒ ‪162 ..................................................................................................‬‬

‫ﺷﻜﻞ ‪ 31-4‬ﻃﺮح ﻫﺎي ‪ Layout‬ﻣﺴﺘﻄﻴﻠﻲ ﺷﻜﻞ ﺑﻬﻴﻨﻪ ﻣﻲ ﺑﺎﺷﻨﺪ ‪165 ...............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 32-4‬ﺗﻀﻌﻴﻒ ﺳﻴﮕﻨﺎل در اﺛﺮ ﻣﻘﺎوﻣﺖ ﺧﻂ اﻧﺘﻘﺎل ‪166 ................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 33-4‬ﻣﺪل ﻣﺪاري ﺧﻄﻮط اﻧﺘﻘﺎل ‪166 .............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 34-4‬ﺑﺎزﺗﺎب اﻧﺮژي در ﻣﺴﻴﺮﻫﺎي ﺑﺎ زاوﻳﻪ ‪ 90‬درﺟﻪ ‪166 .............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 35-4‬ﻋﺪم ﺑﺎزﺗﺎب اﻧﺮژي در ﻧﻮارﻫﺎي ﺑﺎ زاوﻳﻪ ‪ 45‬درﺟﻪ ‪167 .......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 36-4‬ﻣﺪل ﻣﺎرﭘﻴﭽﻲ ﺳﻠﻒ ‪167 .........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 37-4‬رﻋﺎﻳﺖ ﻓﺎﺻﻠﻪ ﻣﻨﺎﺳﺐ ﺑﻴﻦ ﺳﻠﻒ و ﺑﻘﻴﻪ اﺟﺰاي ﻣﺪار‪170...................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 38-4‬ﻧﻤﻮﻧﻪ اي از ﻃﺮح ‪ Layout‬رﺳﻢ ﺷﺪه ﺑﻪ روش ‪171................................................................................................ Lambda base‬‬

‫ﺷﻜﻞ ‪ 39-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ‪173......................................................................................................................................... Well‬‬

‫ﺷﻜﻞ ‪ 40-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪174.......................................................................................................................... Active‬‬

‫ﺷﻜﻞ ‪ 41-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪175.............................................................................................................................. Poly‬‬

‫ﺷﻜﻞ ‪ 42-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪176 ........................................................................................................................... Select‬‬

‫ﺷﻜﻞ ‪ 43-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪ Poly2‬در ﺧﺎزن ﻫﺎ ‪177.....................................................................................................‬‬

‫ﺷﻜﻞ ‪ 44-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪ Poly2‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪178..............................................................................................‬‬

‫ﺷﻜﻞ ‪ 45-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪ Poly2‬در ﻛﺎﻧﺘﻜﺖ ﻫﺎ ‪179.................................................................................................‬‬

‫ﺷﻜﻞ ‪ 46-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ﭘﻠﻲ ‪180.................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 47-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ﭘﻠﻲ ‪181.......................................................................................................‬‬

‫ﺷﻜﻞ ‪ 48-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ‪182..........................................................................................................Active‬‬

‫‪15‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 49-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ‪183................................................................................................ Active‬‬

‫ﺷﻜﻞ ‪ 50-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﻳﻚ‪184...................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 51-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ‪186 ............................................................................................................................................. via‬‬

‫ﺷﻜﻞ ‪ 52-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻣﺘﺎل دو ‪187.....................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 53-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ‪188.......................................................................................................................................... via2‬‬

‫ﺷﻜﻞ ‪ 54-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﺳﻪ ‪189...................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 55-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ‪190.......................................................................................................................................... via3‬‬

‫ﺷﻜﻞ ‪ 56-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﭼﻬﺎر ‪191................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 57-4‬ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻃﺮح ‪ Layout‬ﻛﺎﻣﻞ ﺷﺪه ‪192..................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 58-4‬ﻧﻤﻮﻧﻪ اي از ‪193..................................................................................................................................................................... Padring‬‬

‫ﺷﻜﻞ ‪ 1-5‬ﺟﻬﺖ ﻫﺎي ﻣﺠﺎز در ﻣﺪل ‪194............................................................................................................................................ manhattan‬‬

‫ﺷﻜﻞ ‪ 2-5‬ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻃﺮح ‪ Manhattan‬در ﻗﺴﻤﺖ )‪ (b‬و ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻣﺪل ‪ Non-Manhattan‬در ﻗﺴﻤﺖ )‪195................. (a‬‬

‫ﺷﻜﻞ ‪ 3-5‬ﻓﻠﻮي ﻧﺮم اﻓﺰار ‪ Cadence‬در ﻃﺮاﺣﻲ ‪196 ........................................................................................................................................ IC‬‬

‫ﺷﻜﻞ ‪ 4-5‬ﭘﻨﺠﺮه ‪198......................................................................................................................................................................................... CIW‬‬

‫ﺷﻜﻞ ‪ 5-5‬ﭘﻨﺠﺮه ﻛﺘﺎﺑﺨﺎﻧﻪ ﻫﺎ ‪198...............................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 6-5‬ﭘﻨﺠﺮه ﻛﺘﺎﺑﺨﺎﻧﻪ ‪199........................................................................................................................................................................ basic‬‬

‫ﺷﻜﻞ ‪ 7-5‬ﭘﻨﺠﺮه ﻛﺘﺎﺑﺨﺎﻧﻪ ‪199................................................................................................................................................................ tsmc18rf‬‬

‫ﺷﻜﻞ ‪ 8-5‬ﭘﻨﺠﺮه ﺿﻤﻴﻤﻪ ﻛﺮدن ﻛﺘﺎﺑﺨﺎﻧﻪ ‪200..........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 9-5‬ﺳﺎﺧﺖ ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ ‪201......................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 10-5‬راﻫﻨﻤﺎي آﻳﻜﻮن ﻫﺎي ﻧﻮار ﻛﻨﺎري در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ ‪202................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 11-5‬ﭘﻨﺠﺮه ﺳﺎﺧﺖ ‪204................................................................................................................................................................. symbole‬‬

‫ﺷﻜﻞ ‪ 12-5‬ﭘﻨﺠﺮه ﺗﻐﻴﻴﺮ ‪205.................................................................................................................................................................... symbole‬‬

‫ﺷﻜﻞ ‪ 13-5‬راﻫﻨﻤﺎي آﻳﻜﻮن ﻫﺎي ﻧﻮار ﻛﻨﺎري در ﭘﻨﺠﺮه ‪205..............................................................................................................Symbole‬‬

‫ﺷﻜﻞ ‪ 14-5‬ﻃﺮاﺣﻲ ﺷﻤﺎﺗﻴﻚ ﺑﻪ ﺻﻮرت ﻣﺮﺗﺒﻪ اي ‪206 ..........................................................................................................................................‬‬

‫‪16‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 15-5‬ﺷﻤﺎي ﺟﺪﻳﺪي از ﻳﻚ ‪207.................................................................................................................................................... Inverter‬‬

‫ﺷﻜﻞ ‪ 16-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت ‪208............................................................................................................................................................ Instance‬‬

‫ﺷﻜﻞ ‪ 17-5‬ﻗﺮار دادن ﭼﻨﺪ ‪ INVX1‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ و ﺑﻪ ﺻﻮرت ﮔﺮوﻫﻲ ‪208................................................................................................‬‬

‫ﺷﻜﻞ ‪ 18-5‬ﻗﺮار دادن ﭘﺎﻧﺰده ﻋﺪد ‪ INVX1‬در ﺳﻪ ردﻳﻒ ﭘﻨﺞ ﺳﺘﻮﻧﻲ ‪209........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 19-5‬ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ﻻزم ﺑﺮاي ﺗﺸﻜﻴﻞ ﻧﻮﺳﺎﻧﮕﺮ ﺣﻠﻘﻪ اي ‪209..............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 20-5‬ﺷﻨﺎﺧﺘﻪ ﻧﺸﺪن ﻣﺮﺟﻊ ﻛﺘﺎﺑﺨﺎﻧﻪ ﺑﻼك ﻫﺎ ‪210......................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 21-5‬ﺗﻐﻴﻴﺮ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ ﺑﻼك ‪211............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 22-5‬آﺷﻜﺎر ﺷﺪن ﺑﻼك ﭘﺲ از ﺗﻐﻴﻴﺮ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ آن ﺑﻪ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ واﻗﻌﻲ اش ‪211..............................................................‬‬

‫ﺷﻜﻞ ‪ 23-5‬ﭘﻨﺠﺮه ﺷﺒﻴﻬﺴﺎزي و راﻫﻨﻤﺎي آﻳﻜﻮﻧﻬﺎي ﻧﻮار ﻛﻨﺎري آن ‪213...........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 24-5‬ﭘﻨﺠﺮه ﻣﺎﺷﻴﻦ ﺣﺴﺎب ‪215......................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 25-5‬ﭘﻨﺠﺮه ﺷﻜﻞ ﻣﻮﺟﻬﺎي ﺣﺎﺻﻞ از ﺷﺒﻴﻪ ﺳﺎزي ‪217..............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 26-5‬ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ ‪218.......................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 27-5‬ﺗﻌﻴﻴﻦ ﭘﺎراﻣﺘﺮﻫﺎي ﻳﻚ ﻣﻨﺒﻊ ﺗﻐﺬﻳﻪ ‪219..............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 28-5‬ﭘﻨﺠﺮه ‪219..................................................................................................................................................... Analog Environment‬‬

‫ﺷﻜﻞ ‪ 29-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻧﻮع ﺷﺒﻴﻬﺴﺎز ‪220............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 30-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺪل ‪220...........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 31-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻣﺘﻐﻴﺮﻫﺎي ﻃﺮاﺣﻲ ‪221...................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 32-5‬ﻧﻤﺎﻳﺶ ﻣﺘﻐﻴﺮﻫﺎي ﻃﺮاﺣﻲ در ﭘﻨﺠﺮه ‪221................................................................................................ Analog Environment‬‬

‫ﺷﻜﻞ ‪ 33-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻧﻮع آﻧﺎﻟﻴﺰ ‪222...................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 34-5‬ﻧﻤﺎﻳﺶ ﻧﻮع آﻧﺎﻟﻴﺰ در ﭘﻨﺠﺮه ‪223................................................................................................................. Analog environment‬‬

‫ﺷﻜﻞ ‪ 35-5‬ﺗﻌﻴﻴﻦ ﮔﺮه ﻫﺎي ﻣﻮرد ﻧﻈﺮ ﺑﺮاي رﺳﻢ ﻧﻤﻮدار ‪224...............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 36-5‬ﻧﻤﺎﻳﺶ ﺧﺮوﺟﻲ ﻫﺎ در ﭘﻨﺠﺮه ‪224............................................................................................................. Analog Environment‬‬

‫ﺷﻜﻞ ‪ 37-5‬ذﺧﻴﺮه ﺳﺎزي ﺣﺎﻟﺖ ﺗﻨﻈﻴﻢ ﺷﺪه ﺑﺮاي ﺷﺒﻴﻪ ﺳﺎزي ‪225...................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 38-5‬ﭘﻨﺠﺮه آﻧﺎﻟﻴﺰ ﭘﺎراﻣﺘﺮي ‪226 ......................................................................................................................................................................‬‬

‫‪17‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 39-5‬ﭘﻨﺠﺮه ﻧﻤﺎﻳﺶ ﻧﻤﻮدارﻫﺎ و ﺷﻜﻞ ﻣﻮﺟﻬﺎ ‪226 .........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 40-5‬ﻧﻤﺎﻳﺶ دو ﻧﻤﻮدار در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ و ﺑﻪ ﺻﻮرت ﻣﺠﺰا ‪227.................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 41-5‬ﺗﻐﻴﻴﺮ در ﻧﺎم ﻣﺤﻮرﻫﺎي ﻣﺨﺘﺼﺎت ‪228..................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 42-5‬ﺗﻨﻈﻴﻢ ﻻﻳﻪ ﻫﺎ در ﭘﻨﺠﺮه ‪231..................................................................................................................................................... LSW‬‬

‫ﺷﻜﻞ ‪ 43-5‬ﭘﻨﺠﺮه ‪ LSW‬و ‪233............................................................................................................................................................... Virtuoso‬‬

‫ﺷﻜﻞ ‪ 44-5‬ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ ﻛﺎﻧﺘﻜﺖ ﻫﺎ ‪234...........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 45-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻢ وﻳﮋﮔﻲ ﻫﺎي ‪235.................................................................................................................................................... path‬‬

‫ﺷﻜﻞ ‪ 46-5‬ﺗﻐﻴﻴﺮ ﺟﻨﺲ ﻣﺘﺎل در ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ ‪235...............................................................................................................................Path‬‬

‫ﺷﻜﻞ ‪ 47-5‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻧﻮار ﻛﻪ ﺗﻮﺳﻂ ‪ Path‬ﻛﺸﻴﺪه ﺷﺪه و ﺟﻨﺲ ﻣﺘﺎل در آن ﻋﻮض ﺷﺪه اﺳﺖ‪236 ........................................... .‬‬

‫ﺷﻜﻞ ‪ 48-5‬رﺳﻢ ﻧﻮار ﺑﺎ زاوﻳﻪ ‪ 45‬درﺟﻪ ‪237............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 49-5‬ﻧﻤﻮﻧﻪ ﻳﻚ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ‪239................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 50-5‬ﻧﺤﻮه ﺳﺎﺧﺖ ‪240.............................................................................................................................................................. Layout XL‬‬

‫ﺷﻜﻞ ‪ 51-5‬ﭘﻨﺠﺮه ‪240.................................................................................................................................................................. Startup Option‬‬

‫ﺷﻜﻞ ‪ 52-5‬اﻧﺘﻘﺎل ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎ ﺑﻪ ﭘﻨﺠﺮه ‪241...................................................................................................................... Virtuoso XL‬‬

‫ﺷﻜﻞ ‪ 53-5‬ﭘﻨﺠﺮه ‪ Layout Generation Options‬ﺑﺮاي ﺗﻨﻈﻴﻤﺎت ‪242................................................................................................. VXL‬‬

‫ﺷﻜﻞ ‪ 54-5‬ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎي اﻧﺘﻘﺎل ﻳﺎﻓﺘﻪ ﺑﻪ ﭘﻨﺠﺮه ‪243........................................................................................................................VXL‬‬

‫ﺷﻜﻞ ‪ 55-5‬اﻧﺘﻘﺎل ﻛﻠﻴﻪ ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎ ﺑﻪ داﺧﻞ ‪243......................................................................................................................Boundry‬‬

‫ﺷﻜﻞ ‪ 56-5‬ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎي اﻧﺘﻘﺎل ﻳﺎﻓﺘﻪ ﺑﻪ داﺧﻞ ‪244................................................................................................................. Boundry‬‬

‫ﺷﻜﻞ ‪ 57-5‬ﻧﺤﻮه ﻧﻤﺎﻳﺶ اﺗﺼﺎﻻت ﻣﻤﻜﻨﻪ ‪244.........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 58-5‬ﻧﻤﺎﻳﺶ ﻛﻠﻴﻪ اﺗﺼﺎﻻت ﻣﻤﻜﻨﻪ ‪245..........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 59-5‬ﭘﻨﺠﺮه اﻧﺘﺨﺎب ﮔﺮه دوم ﻳﻚ ﻧﻮار و ﺟﻨﺲ آن ‪245..............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 60-5‬ﻧﺤﻮه رﺳﻢ ﻳﻚ ﻧﻮار ﺑﺎ ﻛﻤﻚ ‪ Path‬و رﻧﮕﻴﻦ ﺷﺪن ﻧﻮار ﻣﺸﺎﺑﻪ آن در ﺷﻤﺎﺗﻴﻚ ‪246 ......................................................................‬‬

‫ﺷﻜﻞ ‪ 61-5‬ﭘﻨﺠﺮه رﺳﻢ ﺷﻜﻞ ‪247.............................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 62-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت رﺳﻢ ﺷﻜﻞ ‪247...........................................................................................................................................................‬‬

‫‪18‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 63-5‬ﭘﻨﺠﺮه رﺳﻢ ﺷﻜﻞ ﻣﻮج ‪248....................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 64-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت ﺑﺮاي ذﺧﻴﺮه ﻓﺎﻳﻞ ﻣﺘﻨﻲ ‪249.....................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 65-5‬ﭘﻨﺠﺮه ﻧﺘﺎﻳﺞ ﻓﺎﻳﻞ ذﺧﻴﺮه ﻣﺘﻨﻲ ‪249......................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 66-5‬ﭘﻨﺠﺮه ذﺧﻴﺮه ﻧﺘﺎﻳﺞ رﻳﺎﺿﻲ ‪250.............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 67-5‬ﭘﻨﺠﺮه ﭼﺎپ و ذﺧﻴﺮه ﻓﺎﻳﻞ ﻣﺘﻨﻲ ‪250...................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 1-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻳﻚ ‪252............................................................................................................................................................ Inverter‬‬

‫ﺷﻜﻞ ‪ 2-6‬ﻓﻠﻮي ﺳﻴﮕﻨﺎل ‪253..................................................................................................................................................................... Inverter‬‬

‫ﺷﻜﻞ ‪ 3-6‬ﭘﻨﺠﺮه ﺳﺎﺧﺖ ﻓﺎﻳﻞ‪254..............................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 4-6‬ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ اﻃﻼﻋﺎت ﻗﻄﻌﺎت ‪255....................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 5-6‬اﺗﺼﺎل ﮔﻴﺖ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬و ‪255.............................................................................................................................. PMOS‬‬

‫ﺷﻜﻞ ‪ 6-6‬ﻗﺮار دادن ﻧﻮارﻫﺎي ﻗﺪرت ‪256 ...................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 7-6‬ﭘﻨﺠﺮه ﻣﺨﺼﻮص ﺳﺎﺧﺖ ﺑﺮﭼﺴﺐ ‪257.....................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 8-6‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪ Inverter‬ﺑﻪ ﻫﻤﺮاه ﭘﻴﻦ ﻫﺎي ﻣﺮﺑﻮﻃﻪ ‪257...........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 9-6‬ﺗﻐﻴﻴﺮ در ﺿﺨﺎﻣﺖ واﻗﻌﻲ ﻧﻮارﻫﺎ در اﺛﺮ ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ‪258...................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 10-6‬اﺣﺘﻤﺎل اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﺪن دو ﻧﻮار ﻛﻪ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ در ﻣﻮرد ﻓﺎﺻﻠﻪ ﺑﻴﻨﺸﺎن رﻋﺎﻳﺖ ﻧﺸﺪه اﺳﺖ‪258......................................‬‬

‫ﺷﻜﻞ ‪ 11-6‬اﻧﺪازه ﺑﻴﺮون زدﮔﻲ ﭘﻠﻲ از ‪ WELL‬ﻛﻪ در ﻋﻤﻠﻜﺮد ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﻮﺛﺮ اﺳﺖ‪259............................................................................ .‬‬

‫ﺷﻜﻞ ‪ 12-6‬ﻧﻤﻮﻧﻪ اي از ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺑﻴﻦ دو ﻻﻳﻪ ﻛﻪ در ‪ Manual‬ﻫﺮ ﭘﺮوﺳﻪ ﻗﻴﺪ ﻣﻲ ﺷﻮد‪259................................................................ .‬‬

‫ﺷﻜﻞ ‪ 13-6‬ﺳﺎﺧﺖ ﻓﺎﻳﻞ ‪260 .............................................................................................................................................................................. gds‬‬

‫ﺷﻜﻞ ‪ 14-6‬ﺗﻌﻴﻴﻦ ﻣﺴﻴﺮ ﻓﺎﻳﻞ ‪260 .....................................................................................................................................................................gds‬‬

‫ﺷﻜﻞ ‪ 15-6‬ﺗﻌﻴﻴﻦ ‪261 .....................................................................................................................................................................................Rules‬‬

‫ﺷﻜﻞ ‪ 16-6‬ﺧﻄﺎ ﻫﺎي ‪261 ................................................................................................................................................................................ DRC‬‬

‫ﺷﻜﻞ ‪ 17-6‬ﻧﻤﻮﻧﻪ اي از ﺧﻄﺎي ‪ DRC‬ﻧﺸﺎن داده ﺷﺪه در ‪262 ............................................................................................................. Layout‬‬

‫ﺷﻜﻞ ‪ 18-6‬ﻧﻤﻮﻧﻪ اي از ﺧﻄﺎي ‪263 ............................................................................................................................................................... DRC‬‬

‫ﺷﻜﻞ ‪ 19-6‬ﺧﻄﺎي ‪264 ................................................................................................................................................................................Density‬‬

‫‪19‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 20-6‬ﭘﻨﺠﺮه ﺳﺎﺧﺖ ﻓﺎﻳﻞ ‪265 ................................................................................................................................................................... cdl‬‬

‫ﺷﻜﻞ ‪ 21-6‬ﺗﻨﻈﻴﻢ ‪265 .................................................................................................................................................................................... Rules‬‬

‫ﺷﻜﻞ ‪ 22-6‬ﺗﻨﻈﻴﻢ ﻣﺴﻴﺮ ورودي ﻫﺎ ‪266 ...................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 23-6‬ﭘﻨﺠﺮه ﺧﻄﺎ ﻫﺎي ‪266 .................................................................................................................................................................... LVS‬‬

‫ﺷﻜﻞ ‪ 24-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ‪274........................................................................................................................................................... NAND2x1‬‬

‫ﺷﻜﻞ ‪ 25-6‬ﺑﺎز ﻛﺮدن ﭘﻨﺠﺮه ‪275........................................................................................................................................................ Layout XL‬‬

‫ﺷﻜﻞ ‪ 26-6‬ﭘﻨﺠﺮه ‪276 .......................................................................................................................................................................... Layout XL‬‬

‫ﺷﻜﻞ ‪ 27-6‬اﻧﺘﻘﺎل ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎ از ﺷﻤﺎﺗﻴﻚ ﺑﻪ ‪276 ............................................................................................................. Virtuoso XL‬‬

‫ﺷﻜﻞ ‪ 28-6‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت ‪278.................................................................................................................................................................... VXL‬‬

‫ﺷﻜﻞ ‪ 29-6‬ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎي اﻧﺘﻘﺎل ﻳﺎﻓﺘﻪ ﺑﻪ داﺧﻞ ‪279.........................................................................................................................VXL‬‬

‫ﺷﻜﻞ ‪ 30-6‬ﻧﻤﺎﻳﺶ اﺗﺼﺎﻻت ﻣﻤﻜﻨﻪ ﺑﺎ ﺟﺎﺑﻬﺠﺎ ﻛﺮدت ﻗﻄﻌﺎت و ﭘﻴﻨﻬﺎ ‪279.........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 31-6‬روي ﻫﻢ ﻗﺮار دادن )‪ stack‬ﻛﺮدن( دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪280...................................................................................................... NMOS‬‬

‫ﺷﻜﻞ ‪ 32-6‬ﻣﻮازي ﻛﺮدن دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪281............................................................................................................................................. PMOS‬‬

‫ﺷﻜﻞ ‪ 33-6‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻛﻨﻨﺪه ﮔﺮه دوم ﻳﻚ اﺗﺼﺎل و ﺟﻨﺲ آن ‪281...............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 34-6‬ﻃﺮح ﻛﺎﻣﻞ ‪ Layout‬ﻣﺮﺑﻮط ﺑﻪ ‪282............................................................................................................................... NAND2x1‬‬

‫ﺷﻜﻞ ‪ 35-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ‪283..................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 36-6‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M3‬و ‪ M0‬ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺷﺪه اﻧﺪ ‪285.............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 37-6‬ﻣﺤﻞ دﻗﻴﻖ ﻗﺮارﮔﻴﺮي اﺟﺰاي آراﻳﻪ ﺷﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M0‬و ‪285................................................................................... M3‬‬

‫ﺷﻜﻞ ‪ 38-6‬آراﻳﻪ ﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮري از ﻳﻚ ﺟﻨﺲ را در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﻣﻲ دﻫﻴﻢ ‪286 ...............................................................................‬‬

‫ﺷﻜﻞ ‪ 39-6‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻔﺎﺿﻠﻲ در ﻃﺮح ‪287................................................................................................................................... op-amp‬‬

‫ﺷﻜﻞ ‪ 40-6‬آﻳﻨﻪ ﺟﺮﻳﺎن ‪ NMOS‬ﺷﺎﻣﻞ ‪ M6‬و ‪287........................................................................................................................................ M7‬‬

‫ﺷﻜﻞ ‪ 41-6‬ﺗﺪاﺧﻞ دو آراﻳﻪ ‪288.................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 42-6‬ﺳﻪ ﺑﻼك ﺷﺎﻣﻞ آﻳﻨﻪ ﺟﺮﻳﺎن ‪ PMOS‬و آﻳﻨﻪ ﺟﺮﻳﺎن ‪ NOMS‬و زوج ﺗﻔﺎﺿﻠﻲ ‪289........................................................................‬‬

‫ﺷﻜﻞ ‪ 43-6‬ﻃﺮح ‪ Layout‬ﻧﻬﺎﻳﻲ ﺑﺮاي ‪289.............................................................................................................................................. op-amp‬‬

‫‪20‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 44-6‬ﻧﺤﻮه ﻗﺮار دادن دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ‪290...........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 45-6‬ﻧﺤﻮه ﻗﺮارﮔﻴﺮي دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ‪291..........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 46-6‬ﻧﺤﻮه ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در ﻛﻨﺎر ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪291...............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 47-6‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻢ ورودي ﻫﺎ در ‪293................................................................................................................................................. PEX‬‬

‫ﺷﻜﻞ ‪ 48-6‬ﺗﻌﻴﻴﻦ ﻣﺴﻴﺮ ‪294................................................................................................................................................................caliber.rcx‬‬

‫ﺷﻜﻞ ‪ 49-6‬ﺗﻌﻴﻴﻦ ﺧﺮوﺟﻲ ﻫﺎي ‪294.............................................................................................................................................................. PEX‬‬

‫ﺷﻜﻞ ‪ 50-6‬ﻣﻘﺎوﻣﺖ ﻫﺎ و ﺧﺎزن ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ‪295..............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 51-6‬ﺧﺎزن ﻫﺎ و ﻣﻘﺎوﻣﺖ ﻫﺎي ﻳﻚ ﺷﺒﻜﻪ ﺧﺎص ﺑﻪ ﺻﻮرت ﺟﺰﻳﻲ ‪296 ....................................................................................................‬‬

‫ﺷﻜﻞ ‪ 52-6‬ﺷﺒﻜﻪ ﻣﻘﺎوﻣﺘﻲ ﻣﺮﺑﻮط ﺑﻪ ﻳﻚ ﺷﺒﻜﻪ ﺧﺎص ‪296 .................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 53-6‬ﻓﺎﻳﻞ ‪ rules‬ﺷﺎﻣﻞ ﻣﻘﺎوﻣﺖ ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﻣﺘﺎل ﻫﺎ و ‪via‬ﻫﺎ ‪297....................................................................................................‬‬

‫ﺷﻜﻞ ‪ 54-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻣﺮﺑﻮط ﺑﻪ ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ‪298................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 55-6‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ‪299...................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 56-6‬ﻃﺮﻳﻘﻪ رﺳﻢ اﺗﺼﺎﻻت ﻳﻚ ‪300.......................................................................................................................................... MOSCAP‬‬

‫ﺷﻜﻞ ‪ 57-6‬رﺳﻢ اﺗﺼﺎﻻت ﻳﻚ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ ‪301.....................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 58-6‬رﺳﻢ اﺗﺼﺎﻻت ‪302............................................................................................................................................................... MIMCAP‬‬

‫ﺷﻜﻞ ‪ 59-6‬ﻣﺤﻞ ﻓﺎﻳﻞ ﻧﺸﺎن دﻫﻨﺪه اﻧﺪازه درﺻﺪ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ‪303............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 60-6‬ﻓﺎﻳﻞ ﻧﺸﺎن دﻫﻨﺪه اﻧﺪازه درﺻﺪ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ‪303.......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 61-6‬ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ﻗﺒﻞ از ‪304.............................................................................................................................................Fill Metal‬‬

‫ﺷﻜﻞ ‪ 62-6‬ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ﺑﻌﺪ از ‪305..............................................................................................................................................Fill Metal‬‬

‫ﺷﻜﻞ ‪ 63-6‬ﻛﺎﻫﺶ ﺗﻌﺪاد ﺧﻄﺎﻫﺎي ﭼﮕﺎﻟﻲ ﻣﺘﺎل ‪305..............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 64-6‬ﻣﺤﻞ ﻓﺎﻳﻞ ﻫﺎي ‪306 .................................................................................................................................................................. SPICE‬‬

‫ﺷﻜﻞ ‪ 65-6‬ﻓﺎﻳﻞ ‪ SPICE‬ﻣﺮﺑﻮط ﺑﻪ ‪306 .................................................................................................................................................... Layout‬‬

‫ﺷﻜﻞ ‪ 66-6‬ﻓﺎﻳﻞ ‪ SPICE‬ﻣﺮﺑﻮط ﺑﻪ ﺷﻤﺎﺗﻴﻚ ‪307...................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 1-7‬ﻻﻳﻪ ﻫﺎي اﺻﻠﻲ ﺗﺸﻜﻴﻞ دﻫﻨﺪه ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪309................................................................................................................. MOS‬‬

‫‪21‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 2-7‬رﺳﻢ ﻻﻳﻪ ‪310.................................................................................................................................................................................. DIFF‬‬

‫ﺷﻜﻞ ‪ 3-7‬رﺳﻢ ﻻﻳﻪ ‪ NPLUS‬ﺑﺮاي ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ ‪310.........................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 4-7‬رﺳﻢ ﭘﻠﻲ ‪311...............................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 5-7‬رﺳﻢ ﻻﻳﻪ ‪ PPLUS‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ‪312.............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 6-7‬رﺳﻢ ﻻﻳﻪ ‪312................................................................................................................................................................. WELLBODY‬‬

‫ﺷﻜﻞ ‪ 7-7‬ﺑﺮﻗﺮاري اﺗﺼﺎل ﺑﺎ ﻗﺮار دادن ﻳﻚ ﻻﻳﻪ ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖ ﻫﺎ ‪313..........................................................................................‬‬

‫ﺷﻜﻞ ‪ 8-7‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﺑﺎ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ ﺟﺪا و ﭘﻴﻮﺳﺘﻪ‪314...............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 9-7‬دﻟﻴﻞ ﻗﺮار دادن ﭼﻨﺪ ﻛﺎﻧﺘﻜﺖ ﻳﺎ ﻳﻚ ﻛﺎﻧﺘﻜﺖ ﺑﺰرگ در ﻣﺤﻞ اﺗﺼﺎل ‪314.........................................................................................‬‬

‫ﺷﻜﻞ ‪ 10-7‬رﺳﻢ ﻻﻳﻪ ‪316 ............................................................................................................................................................................... DIFF‬‬

‫ﺷﻜﻞ ‪ 11-7‬رﺳﻢ ﻻﻳﻪ ‪316 ......................................................................................................................................................................... NWELL‬‬

‫ﺷﻜﻞ ‪ 12-7‬رﺳﻢ ﻻﻳﻪ ﭘﻠﻲ ‪317....................................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 13-7‬رﺳﻢ ﻻﻳﻪ ‪ PPLUS‬ﺑﺮاي ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ ‪318.......................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 14-7‬رﺳﻢ ﻻﻳﻪ ‪ NPLUS‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ ‪318.........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 15-7‬ﻗﺮار دادن ﻣﺘﺎل ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎل ‪319............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 16-7‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﺑﺎ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ ﺟﺪا و ﭘﻴﻮﺳﺘﻪ ‪320.............................................................................................................‬‬

‫ﺷﻜﻞ ‪ 17-7‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪321............................................................................................................................................... npn‬‬

‫ﺷﻜﻞ ‪ 18-7‬ﻣﺤﺎﺳﺒﻪ اﻧﺪازه ﻳﻚ ﻣﻘﺎوﻣﺖ ﺑﺮ اﺳﺎس ﺗﻌﺪاد واﺣﺪﻫﺎي آن ‪323........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 19-7‬ﻧﻴﻤﻲ از ﮔﻮﺷﻪ ﻣﻘﺎوﻣﺘﻬﺎ ﻋﻤﻼ در اﻧﺘﻘﺎل ﺟﺮﻳﺎن اﺛﺮي ﻧﺪارد ‪323......................................................................................................‬‬

‫ﺷﻜﻞ ‪ 20-7‬رﺳﻢ ﻻﻳﻪ ‪325.......................................................................................................................................................................... POLY1‬‬

‫ﺷﻜﻞ ‪ 21-7‬رﺳﻢ ﻻﻳﻪ ‪325........................................................................................................................................................................ DMN2V‬‬

‫ﺷﻜﻞ ‪ 22-7‬رﺳﻢ ﻻﻳﻪ ‪326 ................................................................................................................................................................ RPDUMMY‬‬

‫ﺷﻜﻞ ‪ 23-7‬رﺳﻢ ﻻﻳﻪ ‪326 ................................................................................................................................................................................. RP0‬‬

‫ﺷﻜﻞ ‪ 24-7‬رﺳﻢ ﻻﻳﻪ ‪327.............................................................................................................................................................................. NIMP‬‬

‫ﺷﻜﻞ ‪ 25-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ ‪327........................................................................................................................................‬‬

‫‪22‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 26-7‬رﺳﻢ ﻻﻳﻪ ‪328...............................................................................................................................................................RWDUMMY‬‬

‫ﺷﻜﻞ ‪ 27-7‬رﺳﻢ ﻻﻳﻪ ‪329......................................................................................................................................................................... NWELL‬‬

‫ﺷﻜﻞ ‪ 28-7‬رﺳﻢ ﻻﻳﻪ ‪ NIMP‬در دو ﻃﺮف ﻣﻘﺎوﻣﺖ ‪329........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 29-7‬رﺳﻢ ﻻﻳﻪ ‪330............................................................................................................................................................................... DIFF‬‬

‫ﺷﻜﻞ ‪ 30-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ ‪330........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 31-7‬ﻣﻘﺎوت ‪331............................................................................................................................................................................ Diffusion‬‬

‫ﺷﻜﻞ ‪ 32-7‬ﻃﺮح ‪ Layout‬اﻧﻮاع ﻣﺨﺘﻠﻒ ﻣﻘﺎوﻣﺖ ‪332.............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 33-7‬رﺳﻢ ﻻﻳﻪ ‪334............................................................................................................................................................CTMDUMMY‬‬

‫ﺷﻜﻞ ‪ 34-7‬رﺳﻢ ﺻﻔﺤﻪ ﺑﺎﻻﻳﻲ ﺧﺎزن ﺑﺎ ﻣﺘﺎل ﺷﺶ ‪334........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 35-7‬رﺳﻢ ﺻﻔﺤﻪ ﭘﺎﻳﻴﻨﻲ ﺧﺎزن ‪335...............................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 36-7‬ﻗﺮار دادن دي اﻟﻜﺘﺮﻳﻚ ﺑﻴﻦ دو ﺻﻔﺤﻪ ﺧﺎزن ‪336 .............................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 37-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ در ﺳﺮﺗﺎﺳﺮ ﺧﺎزن ‪336 ............................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 38-7‬رﺳﻢ ﻻﻳﻪ ‪338.............................................................................................................................................................................. NIMP‬‬

‫ﺷﻜﻞ ‪ 39-7‬رﺳﻢ ﻻﻳﻪ ‪338.............................................................................................................................................................. WELLBODY‬‬

‫ﺷﻜﻞ ‪ 40-7‬رﺳﻢ ﻻﻳﻪ ‪339............................................................................................................................................................................... DIFF‬‬

‫ﺷﻜﻞ ‪ 41-7‬رﺳﻢ ﻻﻳﻪ ‪339.......................................................................................................................................................................... POLY1‬‬

‫ﺷﻜﻞ ‪ 42-7‬رﺳﻢ ﻻﻳﻪ ‪340................................................................................................................................................................... CDUMMY‬‬

‫ﺷﻜﻞ ‪ 43-7‬رﺳﻢ ﻻﻳﻪ ﻣﺘﺎل ﻳﻚ ‪340..........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 44-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ ‪341.......................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 45-7‬رﺳﻢ ﻻﻳﻪ ﻣﺎرﭘﻴﭽﻲ از ﺟﻨﺲ ﻣﺘﺎل ‪342............................................................................................................................................ 6‬‬

‫ﺷﻜﻞ ‪ 46-7‬رﺳﻢ ﻧﻮار از ﺟﻨﺲ ﻣﺘﺎل ‪343.............................................................................................................................................................. 5‬‬

‫ﺷﻜﻞ ‪ 47-7‬رﺳﻢ ﻧﻮار ﺷﻴﻠﺪ ‪ substrate‬در اﻃﺮاف ﺳﻠﻒ ‪343..................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 48-7‬ﻛﺎﻧﺘﻜﺖ ‪ M1‬ﺑﻪ ‪344.............................................................................................................................................................. NWELL‬‬

‫ﺷﻜﻞ ‪ 49-7‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻛﺎﻧﺘﻜﺖ ‪ M1‬ﺑﻪ ‪345.................................................................................................................................... SUB‬‬

‫‪23‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺷﻜﻞ‬
‫ﺷﻜﻞ ‪ 1-8‬ﺑﺴﺘﻪ ﺑﻨﺪي ﻳﻚ ‪347.............................................................................................................................................................................IC‬‬

‫ﺷﻜﻞ ‪ 2-8‬ﺑﺴﺘﻪ ﺑﻨﺪي ﻳﻚ ‪348.............................................................................................................................................................................IC‬‬

‫ﺷﻜﻞ ‪ 3-8‬ﺗﺼﻮﻳﺮ ﻳﻚ ‪ IC‬ﻛﻪ ‪ wire bond‬ﺷﺪه اﺳﺖ ‪348......................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 4-8‬ﻫﺴﺘﻪ ﻳﻚ ‪349...................................................................................................................................................................................... IC‬‬

‫ﺷﻜﻞ ‪ 5-8‬ﻃﺮح ‪ Pad Ring‬ﻳﻚ ‪350.................................................................................................................................................................... IC‬‬

‫ﺷﻜﻞ ‪ 6-8‬ﻃﺮح ﻧﻬﺎﻳﻲ ﻳﻚ ‪350............................................................................................................................................................................. IC‬‬

‫ﺷﻜﻞ ‪ 7-8‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪ IC‬ﺑﺎ ﻫﺴﺘﻪ ﻛﻮﭼﻚ‪351...........................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 8-8‬ﻃﺮح ‪ Layout‬ﻛﺎﻣﻞ ﺷﺪه ﻳﻚ ‪352.................................................................................................................................................... IC‬‬

‫ﺷﻜﻞ ‪ 9-8‬ﻻﻳﻪ ﻫﺎي ﺗﺸﻜﻴﻞ دﻫﻨﺪه ‪ Pad‬ﻫﺎ ‪353.....................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 10-8‬ﺳﺎﺧﺘﺎر ﻛﻠﻲ ‪Pad‬ﻫﺎ‪354..........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 11-8‬ﻧﻤﻮﻧﻪ اي از ‪354................................................................................................................................................................ Corner Pad‬‬

‫ﺷﻜﻞ ‪ 12-8‬ﺳﺎﺧﺘﺎر داﺧﻠﻲ ﻳﻚ ‪355................................................................................................................................................................. Pad‬‬

‫ﺷﻜﻞ ‪ 13-8‬ﺳﺎﺧﺘﺎر ﭘﺪ دو ﻃﺮﻓﻪ ‪356 .........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 14-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ورودي دﻳﺠﻴﺘﺎل ‪356 ...........................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 15-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ﺧﺮوﺟﻲ ‪357..........................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 16-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ‪357................................................................................................................................................................................ Vdd‬‬

‫ﺷﻜﻞ ‪ 17-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ‪357............................................................................................................................................................................. GND‬‬

‫ﺷﻜﻞ ‪ 18-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ﺑﺪون اﺗﺼﺎل ‪358...................................................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 19-8‬اﺗﺼﺎل ‪358........................................................................................................................................................................................Vdd‬‬

‫ﺷﻜﻞ ‪ 20-8‬اﺗﺼﺎل ‪358..................................................................................................................................................................................... GND‬‬

‫ﺷﻜﻞ ‪ 1-9‬ﻧﺤﻮه ﺑﺎز ﻛﺮدن ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ ‪360 ................................................................................................................................‬‬

‫ﺷﻜﻞ ‪ 2-9‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ ﺑﺮاي ‪ view‬ﻫﺎي ﻣﺘﻔﺎوت ‪361 ...........................................................................................................‬‬

‫ﺷﻜﻞ ‪ 3-9‬ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﻣﺮﺑﻮط ﺑﻪ ﻛﻠﻴﺪ ﻫﺎي ﻣﻴﺎن ﺑﺮ در ‪361 ................................................................................................................... Layout‬‬

‫‪24‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺟﺪول‬

‫ﻓﻬﺮﺳﺖ ﺟﺪول‬

‫ﺟﺪول)‪ (1‬آراﻳﻪ ﻫﺎي ‪ Matching‬ﺗﻚ ﺑﻌﺪي ‪127.......................................................................................................................................................‬‬

‫ﺟﺪول )‪ (2‬آراﻳﻪ ﻫﺎي ‪ Matching‬دو ﺑﻌﺪي ‪132.......................................................................................................................................................‬‬

‫ﺟﺪول )‪ (3‬ﻣﻘﺪار ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ ﺑﺮاي ﺿﺨﺎﻣﺖ ﻫﺎي ﻣﺨﺘﻠﻒ ‪169 ....................................................................................................................‬‬

‫ﺟﺪول)‪ (4‬ﻋﺪد ‪ λ‬در ﭘﺮوﺳﻪ ﻫﺎي ﻣﺨﺘﻠﻒ ‪172...........................................................................................................................................................‬‬

‫ﺟﺪول)‪ (5‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪173................................................................................................................................................................. Well‬‬

‫ﺟﺪول)‪ (6‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪174............................................................................................................................................................. Active‬‬

‫ﺟﺪول)‪ (7‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪175................................................................................................................................................................. Poly‬‬

‫ﺟﺪول)‪ (8‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪176 .............................................................................................................................................................. Select‬‬

‫ﺟﺪول)‪ (9‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪ Poly2‬ﺑﺮاي ﺧﺎزن ﻫﺎ ‪177....................................................................................................................................‬‬

‫ﺟﺪول)‪ (10‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪ Poly2‬ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪178..........................................................................................................................‬‬

‫ﺟﺪول)‪ (11‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻧﺎﺣﻴﻪ ‪ Poly2‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ‪179...................................................................................................................................‬‬

‫ﺟﺪول)‪ (12‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ﭘﻠﻲ‪180.................................................................................................................................................‬‬

‫ﺟﺪول)‪ (13‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ﭘﻠﻲ ‪181.......................................................................................................................................‬‬

‫ﺟﺪول)‪ (14‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ‪182..........................................................................................................................................Active‬‬

‫ﺟﺪول)‪ (15‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ‪183................................................................................................................................ Active‬‬

‫ﺟﺪول)‪ (16‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﻳﻚ ‪184...................................................................................................................................................................‬‬

‫ﺟﺪول)‪ (17‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ‪185............................................................................................................................................................................. via‬‬

‫ﺟﺪول)‪ (18‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻣﺘﺎل دو ‪186 .....................................................................................................................................................................‬‬

‫ﺟﺪول)‪ (19‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ‪187.......................................................................................................................................................................... via2‬‬

‫ﺟﺪول)‪ (20‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﺳﻪ ‪188...................................................................................................................................................................‬‬

‫ﺟﺪول)‪ (21‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ‪189.......................................................................................................................................................................... via3‬‬

‫‪25‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﻬﺮﺳﺖ ﺟﺪول‬
‫ﺟﺪول)‪ (22‬ﻣﻘﺎدﻳﺮ ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﭼﻬﺎر ‪190................................................................................................................................................................‬‬

‫ﺟﺪول )‪ (23‬ﻻﻳﻪ ﻫﺎي ﭘﺮ ﻛﺎرﺑﺮد در ﭘﻨﺠﺮه ‪232............................................................................................................................................ LSW‬‬

‫ﺟﺪول )‪ (24‬ﻣﻘﺎﻳﺴﻪ اﻧﻮاع ﻣﻘﺎوﻣﺖ ﻫﺎي ﻣﻮﺟﻮد ‪332................................................................................................................................................‬‬

‫‪26‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﺗﺎرﻳﺨﭽﻪ ﻧﺴﺨﻪ ﻫﺎ‬

‫ﻧﺴﺨﻪ‬ ‫ﻧﻮﻳﺴﻨﺪﮔﺎن‬ ‫اﺻﻼﺣﺎت‬ ‫دوره ﻛﻨﻨﺪﮔﺎن‬ ‫ﺗﺎرﻳﺦ‬

‫‪1‬‬ ‫اﻓﺴﺎﻧﻪ ﭼﻬﻞ ﭼﺮاﻏﻲ‬ ‫دﻛﺘﺮ ﺷﺮﻳﻔﺨﺎﻧﻲ‬ ‫‪2010/06/13‬‬

‫‪2010/06/14‬‬
‫‪2‬‬ ‫دﻛﺘﺮ ﺷﻌﺒﺎﻧﻲ‬
‫‪2010/06/27‬‬

‫‪3‬‬ ‫دﻛﺘﺮ آﺷﺘﻴﺎﻧﻲ‬ ‫‪2010/06/16‬‬

‫‪4‬‬ ‫دﻛﺘﺮ ﺷﻴﺨﺎﻳﻲ‬ ‫‪2010/06/27‬‬

‫‪27‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻧﺮم اﻓﺰارﻫﺎي ﻣﻮرد ﻧﻴﺎز‪:‬‬

‫ﻗﺒﻞ از اﺳﺘﻔﺎده از اﻳﻦ ﺧﻮدآﻣﻮز ﻛﺎرﺑﺮ ﻣﻠﺰم اﺳﺖ ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺷﺎﻣﻞ ﻣﻮارد زﻳﺮ را ﺗﻬﻴﻪ ﻛﻨﺪ ‪:‬‬

‫ﻧﺼﺐ ﺳﻴﺴﺘﻢ ﻋﺎﻣﻞ ‪CentOS‬‬ ‫‪‬‬

‫ﻧﺮم اﻓﺰار ‪Cadence‬‬ ‫‪ ‬ﻧﺼﺐ و راه اﻧﺪازي‬

‫‪ ‬ﻧﺼﺐ و راه اﻧﺪازي ﺗﻜﻨﻮﻟﻮژي ﻣﻮرد ﻧﻈﺮ‬

‫اﻟﺒﺘﻪ ﻫﺮ ﺳﻪ ﻣﻮرد ذﻛﺮ ﺷﺪه در ﻳﻚ ﺑﺴﺘﻪ ﻛﺎﻣﻞ ﻧﺼﺐ ﺷﺪه ﺑﺮ روي ‪ vmware‬در اﺧﺘﻴﺎر ﻣﺘﻘﺎﺿﻴﺎن ﻗﺮار ﺧﻮاﻫﺪ ﮔﺮﻓﺖ‪.‬‬

‫‪28‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫‪ 1‬ﻣﻘﺪﻣﻪاي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﻫﺪف از آﻣﺎدهﺳﺎزي اﻳﻦ ﺧﻮدآﻣﻮز آﺷﻨﺎﻳﻲ ﻫﺮ ﭼﻪ ﺑﻴﺸﺘﺮ ﻃﺮاﺣﺎن ﻣﺪارات ﻣﺠﺘﻤﻊﺧﻄﻲ ﺑﺎ اﺻﻮل و ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ‬

‫‪ Layout‬و ﺑﻪ ﻛﺎرﮔﻴﺮي آنﻫﺎ در ﻃﺮحﻫﺎي ﺧﻮد ﻣﻲﺑﺎﺷﺪ‪ .‬در اﻳﻦ ﺧﻮدآﻣﻮز ﺑﻪ ﺻﻮرت ﮔﺎمﺑﻪﮔﺎم اﻛﺜﺮ ﻧﻜﺎت ﻣﻬﻢ و‬

‫ﻛﺎرﺑﺮدي در ﻃﺮاﺣﻲ ‪ Layout‬آورده ﺷﺪه و ﻧﻬﺎﻳﺖ ﺳﻌﻲ اﻧﺠﺎم ﺷﺪه ﺗﺎ ﻛﺎرآﻣﻮزان را از ﻣﺮاﺟﻌﻪ ﺑﻪ ﺳﺎﻳﺮ ﻣﺮاﺟﻊ ﺑﻲ‪-‬‬

‫ﻧﻴﺎز ﺳﺎزد ﺑﺎ اﻳﻦ وﺟﻮد در ﺑﺨﺶﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﻋﻠﺖ ﮔﺴﺘﺮدﮔﻲ اﻃﻼﻋﺎت اﻣﻜﺎن ذﻛﺮ ﺗﻤﺎﻣﻲ ﻣﻮارد وﺟﻮد ﻧﺪاﺷﺘﻪ ﺑﻪ‬

‫ﻣﻨﺎﺑﻊ ﻣﺮﺑﻮﻃﻪ ارﺟﺎع داده ﺷﺪه اﺳﺖ‪ .‬ﻋﻼوه ﺑﺮ اﻳﻦ ﺑﻪ ﺻﻮرت ﻛﺎﻣﻼ ﻣﺼﻮر ﻛﻠﻴﻪ ﻣﺮاﺣﻞ از اﺑﺘﺪاي ﻃﺮاﺣﻲ ﺗﺎ ﻣﺮﺣﻠﻪ‬

‫آﻣﺎدﮔﻲ ﺑﺮاي ﺳﺎﺧﺖ ﺑﺎ ﻛﻤﻚ ﻧﺮم اﻓﺰار ‪ Cadence‬و در ﺗﻜﻨﻮﻟﻮژي ‪ TSMC18‬ﺑﺮاي ﭼﻨﺪ ﺑﻼك ﺑﻪ ﺻﻮرت ﻧﻤﻮﻧﻪ‬

‫آورده ﺷﺪه اﺳﺖ ﺗﺎ ﻃﺮاﺣﺎن ﻛﺎﻣﻼ ﺑﺎ ﻓﺮاﻳﻨﺪ ﻃﺮاﺣﻲ ‪ Layout‬آﺷﻨﺎ ﺷﻮﻧﺪ‪.‬‬

‫در ﭘﺎﻳﺎن اﻳﻦ ﺧﻮدآﻣﻮز ﺧﻮاﻧﻨﺪﮔﺎن ﻣﻲﺗﻮاﻧﻨﺪ ﻃﺮح ‪ Layout‬ﺟﺎﻣﻊ و ﻛﺎﻣﻠﻲ از ﻣﺴﺎﺋﻞ و ﭘﺮوژهﻫﺎي ﺧﻮد آﻣﺎده ﻛﺮده و‬

‫ﻛﻠﻴﻪ ﻣﺮاﺣﻞ ﭘﻴﺶ آﻣﺎدهﺳﺎزي ﺑﺮاي ﺳﺎﺧﺖ را اﻧﺠﺎم داده و ﻃﺮح ﻧﻬﺎﻳﻲ ﺷﺪه را ﺑﺮاي اﻧﺠﺎم ﻓﺮاﻳﻨﺪﻫﺎي ﺳﺎﺧﺖ در‬

‫اﺧﺘﻴﺎر ‪ ICIC‬ﻗﺮار دﻫﻨﺪ‪ .‬ﻋﻤﻮﻣﺎ ﻣﺮﺣﻠﻪ آﺧﺮ ﺑﻪ ﺻﻮرت اﻟﻜﺘﺮوﻧﻴﻜﻲ و ﺑﺎ ارﺳﺎل ﻳﻚ ﻳﺎ ﭼﻨﺪ ﻓﺎﻳﻞ از ﻃﺮح ﻧﻬﺎﻳﻲ در‬

‫ﻗﺎﻟﺐﻫﺎي از ﭘﻴﺶ ﺗﻌﺮﻳﻒ ﺷﺪه اي ﻣﺎﻧﻨﺪ ‪ CDL , CIF , GDSII , GDS‬و‪ ...‬اﻧﺠﺎم ﻣﻲﮔﻴﺮد‪.‬‬

‫‪ 1-1‬ﭼﺮا ﻃﺮاﺣﻲ ‪ Layout‬و اﺻﻮل و ﻗﻮاﻋﺪ آن را ﺑﺎﻳﺪ آﻣﻮﺧﺖ ؟‬

‫در دﻫﻪ ﮔﺬﺷﺘﻪ ﺗﺼﻮر ﻣﻲ ﺷﺪ ﻛﻪ ﺑﺎ ﻃﺮاﺣﻲ ﻳﻚ ﻧﺮماﻓﺰار ﭘﻴﺸﺮﻓﺘﻪ ﻣﻲﺗﻮان ﻃﺮاﺣﻲ دﺳﺘﻲ ‪ Layout‬را ﻛﻨﺎر‬

‫ﮔﺬاﺷﺘﻪ و ﺑﻪ ﺻﻮرت اﺗﻮﻣﺎﺗﻴﻚ اﻳﻦ ﻓﺮاﻳﻨﺪ را اﻧﺠﺎم داد و ﺑﺴﻴﺎري از ﻣﺸﻜﻼﺗﻲ ﻛﻪ در ﻣﺴﻴﺮ ﻃﺮاﺣﻲ ‪ ١IC‬ﻫﺎ وﺟﻮد‬

‫دارد را ﻣﺮﺗﻔﻊ ﻛﺮد در ﺣﺎﻟﻲ ﻛﻪ ﭘﻴﺸﺮﻓﺖ ﺗﻜﻨﻮﻟﻮژي ﭼﺎﻟﺶﻫﺎي ﺟﺪﻳﺪي را ﭘﻴﺶ روي ﻃﺮاﺣﺎن ﻗﺮار ﻣﻲ دﻫﺪ‪ .‬از‬

‫‪1‬‬
‫‪Integrated Circuits‬‬

‫‪29‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﻧﺮماﻓﺰارﻫﺎي ﺑﺴﻴﺎر ﻣﻌﺮوف و ﻣﺘﺪاوﻟﻲ ﻛﻪ در اﻳﻦ ﻣﺴﻴﺮ از آن اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ ﻣﻲﺗﻮان ﺑﻪ ‪ magic‬و‬

‫‪ micromagic‬اﺷﺎره ﻛﺮد‪.‬‬

‫ﺑﺎ ﭘﻴﺸﺮﻓﺖ ﺗﻜﻨﻮﻟﻮژي اﺑﻌﺎد ادوات ﻧﻴﻤﻪﻫﺎدي و اﻧﺪازه ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻛﺎﻫﺶ ﻳﺎﻓﺘﻪ )ﻃﺒﻖ ﻗﺎﻧﻮن ﻣﻮر( و در‬

‫ﻧﺘﻴﺠﻪ ﭼﮕﺎﻟﻲ ‪ IC‬ﻫﺎ اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ و از ﻃﺮف دﻳﮕﺮ زﻣﺎن در اﺧﺘﻴﺎر ﮔﺮﻓﺘﻦ ﺑﺎزار ﻛﺎﻫﺶ ﻳﺎﻓﺘﻪ و ﻣﺤﺼﻮل ﺑﺎﻳﺪ‬

‫ﺳﺮﻳﻊ و ﺑﻪ ﻣﻮﻗﻊ وارد ﺑﺎزار ﺷﻮد در ﻧﺘﻴﺠﻪ اﻧﺘﻈﺎر ﻣﻲرود ﻛﻪ ﻃﺮاﺣﻲ دﺳﺘﻲ ‪ Layout‬ﺗﺒﺪﻳﻞ ﺑﻪ ﻛﺎري ﺳﺨﺖ و‬

‫ﻃﺎﻗﺖ ﻓﺮﺳﺎ و زﻣﺎﻧﺒﺮ ﺷﻮد‪.‬‬

‫از ﻃﺮف دﻳﮕﺮ اﮔﺮ ﭘﻴﺸﺮﻓﺖ ﺗﻤﺎم ﻧﺮماﻓﺰارﻫﺎي اﺗﻮﻣﺎﺗﻴﻚ را ﺑﺮرﺳﻲ ﻛﻨﻴﻢ ﻣﺘﻮﺟﻪ ﻣﻲﺷﻮﻳﻢ ﻛﻪ ﺗﻤﺎم ﺗﻐﻴﻴﺮات ﺗﻮﺳﻂ‬

‫اﻓﺮادي ﺻﻮرت ﮔﺮﻓﺘﻪ ﻛﻪ آﻣﺎده و در اﻧﺘﻈﺎر ﺗﻐﻴﻴﺮ ﺑﻮده اﻧﺪ‪ .‬ﻛﺴﺎﻧﻲ ﻛﻪ ﻣﻲداﻧﺴﺘﻪاﻧﺪ "ﭼﺮا" ﭘﺪﻳﺪهﻫﺎ اﻳﻨﮕﻮﻧﻪاﻧﺪ و‬

‫"ﭼﻪ" ﻣﻲﺗﻮان اﻧﺠﺎم داد ﺗﺎ راهﺣﻠﻲ ﺑﺮاي ﻣﺸﻜﻼت ﺟﺪﻳﺪ ﺑﻮﺟﻮد آﻣﺪه ﭘﻴﺪا ﻛﺮد‪.‬‬

‫ﻓﺮاﻳﻨﺪ اﺗﻮﻣﺎﺗﻴﻚﺳﺎزي ﻛﻤﻚ ﻛﻨﻨﺪه اﺳﺖ اﻣﺎ ﺗﻐﻴﻴﺮ و اﻧﻘﻼب در ﻃﺮاﺣﻲ ﻫﻤﻴﺸﻪ ﺗﻮﺳﻂ اﻓﺮادي ﺻﻮرت ﮔﺮﻓﺘﻪ اﺳﺖ‬

‫ﻛﻪ ﻣﻔﺎﻫﻴﻢ اﺑﺘﺪاﻳﻲ را درك ﻛﺮده ‪ ,‬روشﻫﺎي ﻣﺨﺘﻠﻒ را اﻣﺘﺤﺎن ﻛﺮده‪ ,‬ﺑﺎ ﭼﺎﻟﺶﻫﺎي ﻣﺨﺘﻠﻒ دﺳﺖ و ﭘﻨﺠﻪ ﻧﺮم‬

‫ﻛﺮده و ﺑﺮاي ﺣﻞ آﻧﻬﺎ اﻗﺪام ﺑﻪ ﻃﺮاﺣﻲ ﻧﺮماﻓﺰار ﺟﺪﻳﺪي ﻛﺮدهاﻧﺪ‪.‬‬

‫ﻓﺮض ﻛﻨﻴﺪ ﻧﺮماﻓﺰاري اﺑﺪاع ﺷﺪه اﺳﺖ ﻛﻪ ﺑﻪ ﻃﻮر ﻛﺎﻣﻼ اﺗﻮﻣﺎﺗﻴﻚ ﻓﺮاﻳﻨﺪ ﺳﺎﺧﺖ ‪ IC‬را اﻧﺠﺎم ﻣﻲدﻫﺪ‪ .‬ﺑﺎ ﭘﻴﺸﺮﻓﺖ‬

‫ﺗﻜﻨﻮﻟﻮژي و ﭘﻴﭽﻴﺪهﺗﺮ ﺷﺪن ﻃﺮاﺣﻲﻫﺎ و ﮔﺴﺘﺮده ﺷﺪن ﻣﻮارد اﺳﺘﻔﺎده از ‪IC‬ﻫﺎ اﻳﻦ ﻧﺮم اﻓﺰار ﺑﺎﻳﺪ ارﺗﻘﺎ ﭘﻴﺪا ﻛﻨﺪ و‬

‫ارﺗﻘﺎي آن ﻣﺴﺘﻠﺰم آﺷﻨﺎﻳﻲ ﻛﺎﻣﻞ ﺑﺎ ﺗﻤﺎﻣﻲ ﺟﻨﺒﻪﻫﺎي ‪ Layout‬و ارﺗﻘﺎي آﻧﻬﺎ ﻣﻲ ﺑﺎﺷﺪ‪.‬‬

‫ﺑﻪ ﻫﻤﻴﻦ دﻟﻴﻞ اﺳﺖ ﻛﻪ ﻃﺮاﺣﺎن‪ ,‬ﭼﻪ ﻃﺮاﺣﺎن ﻣﺪار و ﭼﻪ ﻃﺮاﺣﺎن ‪ Layout‬ﺑﺎﻳﺪ ﺑﺎ دﻧﻴﺎي واﻗﻌﻲ ‪ Layout‬و‬

‫ﭘﻴﭽﻴﺪﮔﻲﻫﺎي آن ﻛﺎﻣﻼ آﺷﻨﺎ ﺷﻮﻧﺪ‪ .‬در واﻗﻊ ﺑﺪون ﻋﻠﻢ ﺑﻪ ﻣﻔﺎﻫﻴﻢ و روشﻫﺎي ‪ Layout‬ﻃﺮاﺣﻲ و ﺳﺎﺧﺖ ﻧﺮم‪-‬‬

‫اﻓﺰارﻫﺎي اﺗﻮﻣﺎﺗﻴﻚ ﺟﺪﻳﺪ ﻛﺎري ﺑﺴﻴﺎر ﺳﺨﺖ و ﺗﻘﺮﻳﺒﺎ ﻏﻴﺮ ﻣﻤﻜﻦ ﺧﻮاﻫﺪ ﺑﻮد‪.‬‬

‫‪30‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﺣﺎل اﺟﺎزه دﻫﻴﺪ در ﺳﻴﻜﻞ ﺳﺎﺧﺖ ‪IC‬ﻫﺎ ﻛﻪ ﺗﻤﺎﻣﻲ ﻣﺤﺼﻮﻻت آن را ﺗﺎ رﺳﻴﺪن ﺑﻪ ﺑﺎزار ﻃﻲ ﻣﻲﻛﻨﻨﺪ‪ ,‬ﺟﺎﻳﮕﺎه‬

‫ﻃﺮاﺣﻲ ‪ Layout‬را ﺑﻴﺎﺑﻴﻢ) ﺷﻜﻞ ‪: (1-1‬‬

‫‪-1‬اﺑﺘﺪا ﺑﺨﺶ ﺑﺎزارﻳﺎﺑﻲ ﺷﺮﻛﺖ ﻧﻮع ﻣﺤﺼﻮل ﺗﻮﻟﻴﺪي را ﻛﻪ ﻧﻴﺎز ﺑﺎزار اﺳﺖ ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ‪.‬‬

‫‪-2‬ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﺗﻌﺮﻳﻒ ﺳﺎﺧﺘﺎر و رﻓﺘﺎر ﻃﺮح ﻣﻲ ﺑﺎﺷﺪ‪ .‬ﻃﺮاﺣﺎن ﻣﺪار ﺳﺎﺧﺘﺎر ‪ IC‬را ﺑﺮاي رﺳﻴﺪن ﺑﻪ ﻣﺤﺼﻮل ﻣﻮرد‬

‫ﻧﻈﺮ ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ‪.‬‬

‫‪-3‬ﺷﺒﻴﻪﺳﺎزي ﺳﻴﺴﺘﻤﻲ‪ ,‬ﺗﻮﺳﻂ ﮔﺮوﻫﻲ از ﻣﻬﻨﺪﺳﻴﻦ ﻛﻪ ﻋﻤﻠﻜﺮد ﺗﻚﺗﻚ ﺑﻼكﻫﺎﻳﻲ ﻛﻪ در ‪ IC‬اﺳﺘﻔﺎده ﺧﻮاﻫﺪ‬

‫ﺷﺪ را ﺗﻌﺮﻳﻒ ﻣﻲﻛﻨﺪ‪ ,‬اﻧﺠﺎم ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﻣﺮﺣﻠﻪ ﻣﻬﺮ ﺗﺎﻳﻴﺪي اﺳﺖ ﺑﺮ ﺳﺎﺧﺘﺎري ﻛﻪ در ﻣﺮﺣﻠﻪ ‪ 2‬ﻃﺮاﺣﻲ ﺷﺪه‬

‫اﺳﺖ‪.‬‬

‫‪-4‬ﮔﺮوه ﻃﺮاﺣﻲ ﻣﺪار ﺑﻼكﻫﺎ و ﺑﺨﺶﻫﺎي ﻣﺨﺘﻠﻒ را ﻃﺮاﺣﻲ ﻛﺮده و ﺷﺒﻴﻪﺳﺎزي ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ ﮔﺮوه ﺑﺎ ﮔﺮوه‬

‫ﻃﺮاﺣﺎن ‪ Layout‬ﻫﻤﻜﺎري ﻧﺰدﻳﻜﻲ دارﻧﺪ ﺗﺎ ﻃﺮح ﺧﻮد را ﺑﺎ ﭼﻴﺪﻣﺎن‪ 2‬اوﻟﻴﻪ ‪ IC‬ﺗﻄﺒﻴﻖ دﻫﻨﺪ‪.‬‬

‫‪-5‬ﻃﺮاﺣﻲ ‪ Layout‬ﺗﻮﺳﻂ ﻣﻬﻨﺪﺳﻴﻦ و ﻃﺮاﺣﺎن ‪ Layout‬اﻧﺠﺎم ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﻛﺎر ﺷﺎﻣﻞ ﻗﺮار دادن ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‪,‬‬

‫ﻣﻘﺎوﻣﺖﻫﺎ‪ ,‬ﺧﺎزنﻫﺎ‪ ,‬اﺗﺼﺎﻻت ﺑﺴﺘﺮ ‪ ,‬اﺗﺼﺎﻻت و‪ ...‬ﺑﺮاي ﺗﻤﺎﻣﻲ ﺑﻼكﻫﺎ ﺑﺮ اﺳﺎس ﺷﻤﺎﺗﻴﻚ‪ 3‬ﻃﺮاﺣﻲ ﺷﺪه ﺗﻮﺳﻂ‬

‫ﮔﺮوه ﻃﺮاﺣﻲ ﻣﺪار ﻣﻲﺑﺎﺷﺪ‪ .‬ﻃﺮح ﻧﻬﺎﻳﻲ ﻛﻪ ﺑﺮاي ﺗﻮﻟﻴﺪ و ﺳﺎﺧﺖ ﻓﺮﺳﺘﺎده ﻣﻲ ﺷﻮد‪ Layout ,‬ﻛﻞ ‪ IC‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪-6‬ﭘﺲ از آﻧﻜﻪ اوﻟﻴﻦ وﻳﻔﺮ‪ 4‬ﺳﺎﺧﺘﻪ ﺷﺪ‪ ,‬ﻳﻚ ﮔﺮوه از ﻣﻬﻨﺪﺳﻴﻦ ‪ IC‬را ﺗﺴﺖ ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ ﻣﻬﻨﺪﺳﻴﻦ ﺑﺮرﺳﻲ ﻣﻲ‪-‬‬

‫ﻛﻨﻨﺪ ﻛﻪ آﻳﺎ ﭘﺎراﻣﺘﺮﻫﺎي ‪ IC‬ﺳﺎﺧﺘﻪ ﺷﺪه ﺑﺎ داﻣﻨﻪ ﺗﻐﻴﻴﺮات‪ 5‬ﻗﺎﺑﻞ ﻗﺒﻮﻟﻲ ﺑﺎ ﭘﺎراﻣﺘﺮﻫﺎي اﻧﺘﻈﺎري ﺗﻄﺒﻴﻖ دارد ﻳﺎ ﺧﻴﺮ‪.‬‬

‫‪2‬‬
‫‪Floor plan‬‬
‫‪3‬‬
‫‪Schematic‬‬
‫‪4‬‬
‫‪Wafer‬‬
‫‪5‬‬
‫‪tolerance‬‬

‫‪31‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫‪-7‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ ﺗﻤﺎﻣﻲ اﻳﺮادﻫﺎي اﺣﺘﻤﺎﻟﻲ رﻓﻊ ﺷﺪ ‪ IC‬ﺑﺮاي ﺗﻮﻟﻴﺪ اﻧﺒﻮه آﻣﺎده اﺳﺖ‪.‬‬

‫ﺑﻪ ﻳﺎد داﺷﺘﻪ ﺑﺎﺷﻴﺪ ﻛﻪ اﻳﻦ ﭘﺮوﺳﻪ اﻧﺘﺰاﻋﻲ و اﻳﺪهآل اﺳﺖ و در ﺣﻘﻴﻘﺖ ﺣﻠﻘﻪﻫﺎي ﻓﻴﺪﺑﻚ زﻳﺎدي در آن وﺟﻮد‬

‫ﺧﻮاﻫﺪ داﺷﺖ ﺑﺮاي ﻣﺜﺎل ﻣﻤﻜﻦ اﺳﺖ ﻣﺤﺪودﻳﺖﻫﺎي ‪ Layout‬ﻣﻨﺠﺮ ﺑﻪ ﺗﻐﻴﻴﺮاﺗﻲ در ﻃﺮاﺣﻲ ﻣﺪار ﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 1-1‬ﻧﻤﻮدار ﻣﺮاﺣﻞ ﺳﺎﺧﺖ ‪IC‬‬

‫‪32‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﺷﻜﻞ ‪ 1-1‬ﻧﻤﻮدار ﺑﻠﻮﻛﻲ و ﺟﺎﻳﮕﺎه ﻃﺮاﺣﻲ ‪ Layout‬را ﻧﺸﺎن ﻣﻲدﻫﺪ‪ .‬ﻃﺮاﺣﻲ ‪ Layout‬ﺧﻮد ﺷﺎﻣﻞ ﻣﺮاﺣﻠﻲ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ ‪:‬‬

‫‪ ‬ﻃﺮاﺣﻲ اوﻟﻴﻪ ﻣﺪار‬

‫‪ ‬ﺑﺎزﺑﻴﻨﻲ ﻃﺮح‪ : 6‬در اﻳﻦ ﻣﺮﺣﻠﻪ ﺳﻪ ﻓﺮاﻳﻨﺪ ﺑﺮ روي ﻃﺮح اﻧﺠﺎم ﻣﻲﮔﻴﺮد ‪:‬‬

‫‪-1‬ﺑﺮرﺳﻲ ﻃﺮح از ﻧﻈﺮ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ )‪(DRC7‬‬

‫‪-2‬ﺑﺮرﺳﻲ و ﻣﻘﺎﻳﺴﻪ اﺗﺼﺎﻻت ﻃﺮح ‪ Layout‬و ﻗﻄﻌﺎت ﺑﺎ ﻃﺮح ﺷﻤﺎﺗﻴﻚ )‪(LVS8‬‬

‫‪-3‬ﺑﺮرﺳﻲ ﻋﻤﻠﻜﺮد ﻃﺮح ‪ Layout‬ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ آﺛﺎر ﭘﺎرازﻳﺘﻴﻚ )‪(PEX9‬‬

‫‪ 2-1‬ﺗﺎرﻳﺨﭽﻪ ﻃﺮاﺣﻲ و ﺳﺎﺧﺖ ‪IC‬‬

‫ﻃﺮاﺣﻲ دﺳﺘﻲ ‪ Layout‬اﻳﻦ اﻣﻜﺎن را ﺑﻪ ﻃﺮاﺣﺎن ﻣﻲدﻫﺪ ﻛﻪ ﺑﻪ ﻃﻮر ﻣﺴﺘﻘﻴﻢ ﺑﺎ ﭘﻴﭽﻴﺪﮔﻲﻫﺎي اﻳﻦ ﻛﺎر آﺷﻨﺎ ﺷﻮﻧﺪ‬

‫و ﺑﺘﻮاﻧﻨﺪ ﺑﻬﺘﺮ ﺑﻪ ﻋﻴﺐ ﻳﺎﺑﻲ و اﺻﻼح آن ﺑﭙﺮدازﻧﺪ‪.‬‬

‫ﻃﻲ ﭼﻬﺎر دﻫﻪ اﺧﻴﺮ ﺻﻨﻌﺖ اﻟﻜﺘﺮوﻧﻴﻚ ﻫﻢ در ﺳﺎﻳﺰ و ﻫﻢ در ﭘﻴﭽﻴﺪﮔﻲ ﻃﺮاﺣﻲ ﭘﻴﺸﺮﻓﺖ زﻳﺎدي داﺷﺘﻪ اﺳﺖ‪.‬‬

‫‪ John Bardeen, Walter Brattain and Wiliam Shockley‬اوﻟﻴﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر را در ﺳﺎل ‪ 1947‬اﺧﺘﺮاع‬

‫ﻛﺮدﻧﺪ‪.‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 2-1‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ارﺗﻘﺎي ﭘﺮوﺳﻪﻫﺎ ) ﻣﻨﻈﻮر از ارﺗﻘﺎي ﭘﺮوﺳﻪﻫﺎ اﻓﺰاﻳﺶ ﻗﺎﺑﻠﻴﺖ آنﻫﺎ‬

‫در ﺗﻮﻟﻴﺪ ﻗﻄﻌﺎت ﺑﺎ اﺑﻌﺎد ﻛﻮﭼﻜﺘﺮ اﺳﺖ( ﺑﻪ ﺻﻮرت ﭼﺸﻤﮕﻴﺮي در اﻧﺪازه ﻗﻄﻌﺎت اﺛﺮ ﮔﺬاﺷﺘﻪ اﺳﺖ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﺑﺎ‬

‫ﻛﻮﭼﻜﺘﺮ ﺷﺪن اﻧﺪازه ﭘﺮوﺳﻪ ﭼﮕﺎﻟﻲ واﺣﺪ ﺳﻄﺢ ﻗﻄﻌﺎت‪ ,‬وﻳﮋﮔﻲﻫﺎي ﭘﺮوﺳﻪ و ﻳﻜﭙﺎرﭼﮕﻲ ﺳﻴﺴﺘﻢ اﻓﺰاﻳﺶ ﻳﺎﻓﺘﻪ و از‬

‫‪6‬‬
‫‪Verification‬‬
‫‪7‬‬
‫‪Design Rule Check‬‬
‫‪8‬‬
‫‪Layout Versus Schematic‬‬
‫‪9‬‬
‫‪Parasitic EXtraction‬‬

‫‪33‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﻃﺮف دﻳﮕﺮ ﺗﻮان ﻣﺼﺮﻓﻲ ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﺑﺤﺚ ﻃﺮاﺣﻲ ‪ IC‬ﺑﺮاي اوﻟﻴﻦ ﺑﺎر در ﺳﺎل ‪ 1958‬ﺗﻮﺳﻂ ‪ Jack Kilby‬و‬

‫‪ Robert Noyce‬ﺑﻪ ﻣﻨﻈﻮر ﻛﺎﻫﺶ ﺣﺠﻢ ﻛﺎﻣﭙﻴﻮﺗﺮﻫﺎ ﻣﻄﺮح ﺷﺪ ﻛﻪ در ﻧﺘﻴﺠﻪ آن اﻛﻨﻮن ﺑﻪ ﺟﺎي ﻛﺎﻣﭙﻴﻮﺗﺮﻫﺎﻳﻲ ﻛﻪ‬

‫ﺑﻪ ﺑﺰرﮔﻲ ﻳﻚ اﺗﺎق ﺑﻮدﻧﺪ ﻣﺎ ﻛﺎﻣﭙﻴﻮﺗﺮﻫﺎي ‪ PC‬را در اﺧﺘﻴﺎر دارﻳﻢ ﻛﻪ ﺑﺎ ﺳﺮﻋﺖ ﺑﺎﻻﻳﻲ ﻛﺎر ﻣﻲﻛﻨﻨﺪ‪ ,‬ﺳﺮﻋﺘﻲ ﻛﻪ‬

‫ﺣﺘﻲ در آن زﻣﺎن ﺗﺼﻮر ﻫﻢ ﻧﻤﻲ ﺷﺪ‪ .‬اﻣﺮوزه ﺗﻜﻨﻮﻟﻮژي ﺳﺎﺧﺖ ‪ IC‬ﺑﺮ ﺑﺴﻴﺎري از ﺟﻨﺒﻪ ﻫﺎي ﻣﺨﺘﻠﻒ زﻧﺪﮔﻲ ﻣﺎ اﺛﺮ‬

‫ﮔﺬاﺷﺘﻪ اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 2-1‬روﻧﺪ ﺗﻐﻴﻴﺮات در ﭼﮕﺎﻟﻲ‪ ,‬ﺗﻮان ﻣﺼﺮﻓﻲ‪ ,‬ﻳﻜﭙﺎرﭼﮕﻲ ﺳﻴﺴﺘﻢ و وﻳﮋﮔﻲ ﻫﺎي ﭘﺮوﺳﻪ ﺑﺎ ارﺗﻘﺎي ﭘﺮوﺳﻪ از ‪ 800nm‬ﺗﺎ ‪90nm‬‬

‫ﻣﻮﺿﻮع ﻗﺎﺑﻞ ﺗﻮﺟﻪ دﻳﮕﺮ ﺳﺮﻋﺖ ﻛﺎﻫﺶ اﻧﺪازه ﺗﻜﻨﻮﻟﻮژيﻫﺎ در ﻃﻲ زﻣﺎن ﻣﻲﺑﺎﺷﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 3-1‬ﻧﺸﺎن‬

‫داده ﺷﺪه اﺳﺖ در ﻃﻲ ﺳﺎلﻫﺎي ‪ 1983-2010‬ﺻﻨﻌﺖ ﻃﺮاﺣﻲ ‪ IC‬از ﭘﺮوﺳﻪ ‪ 300nm‬ﺑﻪ ‪ 25nm‬ﻛﺎﻫﺶ ﻳﺎﻓﺘﻪ‬

‫اﺳﺖ‪.‬‬

‫‪34‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫‪0.35‬‬
‫‪0.3‬‬
‫‪Size,micron‬‬

‫‪0.25‬‬
‫‪0.2‬‬
‫‪0.15‬‬
‫‪0.1‬‬
‫‪0.05‬‬
‫‪0‬‬
‫‪84‬‬ ‫‪86‬‬ ‫‪88‬‬ ‫‪90‬‬ ‫‪92‬‬ ‫‪94‬‬ ‫‪96‬‬ ‫‪98‬‬ ‫‪00‬‬ ‫‪02‬‬ ‫‪04‬‬ ‫‪06‬‬ ‫‪08‬‬ ‫‪10‬‬
‫‪year‬‬

‫ﺷﻜﻞ ‪ 3-1‬روﻧﺪ ﻛﺎﻫﺶ اﻧﺪازه ﺗﻜﻨﻮﻟﻮژي ﻫﺎ ﺑﺮ اﺳﺎس ﺳﺎل‬

‫ﺑﺮ اﻳﻦ اﺳﺎس ﺷﺨﺼﻲ ﺑﻪ ﻧﺎم ﻣﻮر ﭘﻴﺶ ﺑﻴﻨﻲ ﻛﺮد ﻛﻪ ﺗﻌﺪاد ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ در واﺣﺪ ﺳﻄﺢ ﺗﻘﺮﻳﺒﺎ ﻫﺮ ‪ 18‬ﻣﺎه دو ﺑﺮاﺑﺮ‬

‫ﺧﻮاﻫﺪ ﺷﺪ‪ .‬ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ ﺷﻜﻞ ‪ 4-1‬ﻗﺎﻧﻮن ﭘﻴﺶ ﺑﻴﻨﻲ ﺷﺪه ﺗﻮﺳﻂ ﻣﻮر ﺑﻪ ﺧﻮﺑﻲ ﻣﺤﻘﻖ ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 4-1‬ﻗﺎﻧﻮن ﻣﻮر‬

‫اوﻟﻴﻦ ﻃﺮاﺣﻲ ‪ Layout‬در ﺳﻄﺢ آزﻣﺎﻳﺸﮕﺎﻫﻲ و روي ورﻗﻪﻫﺎﻳﻲ ﺑﻪ اﺳﻢ ‪ Mylar‬اﻧﺠﺎم ﺷﺪ ﻛﻪ از ﻧﻈﺮ زﻣﺎﻧﻲ ﺑﺴﻴﺎر‬

‫وﻗﺖﮔﻴﺮ ﺑﻮد‪ .‬ﺗﻘﺎﺿﺎي ﺑﺎزار و ﭘﻴﺸﺮﻓﺖ ﺗﻜﻨﻮﻟﻮژي ﻧﻴﺎز ﺑﻪ ﺳﺎﺧﺖ و ارﺗﻘﺎي ﻧﺮماﻓﺰارﻫﺎ و ﺳﺨﺖاﻓﺰارﻫﺎي ﺟﺪﻳﺪ را‬

‫‪35‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﺑﻴﺸﺘﺮ ﻛﺮد ﺗﺎ ﺑﺘﻮان ﺑﺎ ﻛﻤﻚ آﻧﻬﺎ ‪ IC‬را ﺳﺮﻳﻌﺘﺮ وارد ﺑﺎزار ﻛﺮد و ﻋﻼوه ﺑﺮ آن ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ‪ IC‬را ﺧﻮدﻛﺎر ﻛﺮد‪ .‬از‬
‫‪10‬‬
‫ﻫﺎي ﻧﻬﺎﻳﻲ ‪ Layout‬و اﺣﺘﻤﺎل ﺑﺎﻻ رﻓﺘﻦ ﺧﻄﺎ ﺑﺎ ﭘﻴﺸﺮﻓﺖ‬ ‫ﻃﺮف دﻳﮕﺮ اﻫﻤﻴﺖ ﺑﺎﻻي ﺻﺤﻴﺢ ﺑﻮدن ﻣﺎﺳﻚ‬

‫ﺗﻜﻨﻮﻟﻮژي و ﭘﻴﭽﻴﺪهﺗﺮ ﺷﺪن ﻃﺮاﺣﻲﻫﺎ اﻧﮕﻴﺰهاي ﻗﻮي ﺑﺮاي ﻛﺎﻣﭙﻴﻮﺗﺮي ﻛﺮدن ﻃﺮاﺣﻲ ‪ Layout‬اﻳﺠﺎد ﻛﺮد‪.‬‬

‫در اﺑﺘﺪا ﺳﺎﺧﺖ ‪ IC‬ﻫﺎ ﺑﻪ ﺻﻮرت ﻣﺸﺘﺮي ﻣﺪاري اﻧﺠﺎم ﻣﻲﮔﺮﻓﺖ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﺑﺮاي ﻫﺮ ﻛﻤﭙﺎﻧﻲ ﺑﻪ ﺻﻮرت ﺟﺪاﮔﺎﻧﻪ‬

‫و ﻣﻨﻔﺼﻞ ﻃﺮاﺣﻲ ﻣﻲﺷﺪ ﻛﻪ در ﻧﺘﻴﺠﻪ ﻫﺰﻳﻨﻪ ﮔﺰاﻓﻲ را ﺑﻪ آن ﻛﻤﭙﺎﻧﻲ ﺗﺤﻤﻴﻞ ﻣﻲﻛﺮد‪ .‬ﻃﺮاﺣﺎن ﺑﻪ اﻳﻦ ﻓﻜﺮ اﻓﺘﺎدﻧﺪ‬

‫ﻛﻪ ﺑﺎ ﻃﺮاﺣﻲ ﻳﻚ ﻧﺮماﻓﺰار و روش ﺟﺎﻣﻊﺗﺮ ﺑﺎﻋﺚ ﻛﺎﻫﺶ ﻗﻴﻤﺖ ﺗﻤﺎم ﺷﺪه ‪ IC‬ﻫﺎ ﺷﻮﻧﺪ و در ﻧﺘﻴﺠﻪ آن اﻳﻦ ﺻﻨﻌﺖ‬

‫را ﮔﺴﺘﺮش دﻫﻨﺪ‪ .‬ﺷﺮﻛﺖﻫﺎﻳﻲ ﻧﻈﻴﺮ ‪ IBM, SUN, HP‬در اﻳﻦ زﻣﻴﻨﻪ ﻣﻮﻓﻖ از ﻣﻴﺪان ﺧﺎرج ﺷﺪﻧﺪ‪ .‬ﻣﺜﺎل ﺑﺴﻴﺎر‬

‫ﻣﻮﻓﻖ در اﻳﻦ زﻣﻴﻨﻪ ﻧﺮماﻓﺰار ﻃﺮاﺣﻲ ‪ Magic Layout Editor‬اﺳﺖ‪ .‬اﻣﺮوزه دﺳﺘﺮﺳﻲ ﺑﻪ ﺳﺮورﻫﺎي ﺧﻮب و ﺑﺎ‬

‫ﻗﺎﺑﻠﻴﺖ ﺑﺎﻻ ﺑﺮاﺣﺘﻲ از ﻃﺮﻳﻖ ﺷﺒﻜﻪ و ﺑﺎ ﻛﻤﻚ ﻛﺎﻣﭙﻴﻮﺗﺮﻫﺎي ﻛﻮﭼﻚ و ارزان ﻗﻴﻤﺖ ‪ PC‬ﻫﺰﻳﻨﻪﻫﺎي ﻃﺮاﺣﻲ را ﻛﻢ و‬

‫ﺳﺮﻋﺖ رﺳﺎﻧﺪن ﻣﺤﺼﻮﻻت را ﺑﻪ ﺑﺎزار ﻛﺎﻫﺶ داده اﺳﺖ‪.‬‬

‫ﺑﺎ ﮔﺬر زﻣﺎن ﺷﺮﻛﺖ ﻫﺎﻳﻲ ﻧﻈﻴﺮ ‪ Mentor Graphic , Cadence , Compass‬ﺳﻬﻢ ﺧﻮد را در ﺑﺎزارﻫﺎي ﻃﺮاﺣﻲ ‪IC‬‬

‫و ‪ PCB‬ﺑﻴﺸﺘﺮ و ﺑﻴﺸﺘﺮ ﻛﺮدﻧﺪ‪.‬‬

‫ﻛﻤﭙﺎﻧﻲ ‪ Tanner‬ﺑﺎ ﺳﺎﺧﺖ ﻣﺤﺼﻮﻟﻲ ﺑﻪ ﻧﺎم ‪ L-Edite‬ﻛﻪ ﺑﻪ راﺣﺘﻲ ﻗﺎﺑﻞ ﻧﺼﺐ و راهاﻧﺪازي روي ‪ PC‬ﻫﺎ ﻣﻲ ﺑﺎﺷﺪ‬

‫ﻣﺜﺎل ﺧﻮﺑﻲ ﺑﺮاي ﻣﺘ‪Ĥ‬ﺛﺮ ﺷﺪن ﺻﻨﻌﺖ ﻃﺮاﺣﻲ ‪ IC‬از ارﺗﻘﺎ و ﭘﻴﺸﺮﻓﺖ ﻧﺮماﻓﺰار ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪10‬‬
‫‪mask‬‬

‫‪36‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫‪ 3-1‬اﻫﻤﻴﺖ ﻃﺮاﺣﻲ ‪ Layout‬در ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ‪ IC‬ﺗﺎ ﭼﻪ اﻧﺪازه اﺳﺖ؟‬

‫‪11‬‬
‫اﮔﺮ ﻃﺮاح ‪ Layout‬ﺑﻪ اﺻﻮل اوﻟﻴﻪ ‪ Layout‬ﻧﻈﻴﺮ‪ :‬ﺿﺨﺎﻣﺖ ‪ track‬ﻫﺎ ‪ ,‬ﺗﻌﺪاد ‪ via‬ﻫﺎ ‪ ,‬اﺻﻮل و روشﻫﺎي ﺗﻮﻧﻞ‬

‫ﻛﺮدن و ﺷﻴﻠﺪ‪ 12‬ﻛﺮدن ‪ ,‬اﺛﺮ ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ‪ ,‬اﺛﺮ آﻧﺘﻦ و ﺑﺴﻴﺎري ﻣﻮارد دﻳﮕﺮ‪ ,‬اﻫﻤﻴﺖ ﻧﺪﻫﺪ ﻣﺪار ﻣﺠﺘﻤﻊ‬

‫ﻃﺮاﺣﻲ ﺷﺪه )‪ (IC‬ﻛﺎر ﻧﺨﻮاﻫﺪ ﻛﺮد‪.‬‬

‫از ﻃﺮف دﻳﮕﺮ اﮔﺮ ﻃﺮاح ‪ Layout‬ﺑﻪ اﺻﻮل ﻃﺮاﺣﻲ اﻫﻤﻴﺖ ﻧﺪﻫﺪ ‪ IC‬از ﻣﺮﺣﻠﻪي ﺗﻮﻟﻴﺪ ﻧﺨﻮاﻫﺪ ﮔﺬﺷﺖ‪ .‬اﺻﻮل‬

‫ﻃﺮاﺣﻲ ﻣﺠﻤﻮﻋﻪ ﻗﻮاﻋﺪي اﺳﺖ ﻛﻪ ﻫﺮ ﻛﺎرﺧﺎﻧﻪ ﺑﺮاي ﺳﺎﺧﺖ ‪ IC‬اﻟﺰام ﻣﻲﻛﻨﺪ‪ .‬از اﻳﻦ دﺳﺖ ﻗﻮاﻧﻴﻦ ﻣﻲﺗﻮان ﺑﻪ‬

‫ﻗﻮاﻧﻴﻦ ‪ DRC‬و ﭼﮕﺎﻟﻲ ﻣﺘﺎل‪ 13‬اﺷﺎره ﻛﺮد‪.‬‬

‫ﻟﺬا ﻳﻚ ﻃﺮاح ‪ Layout‬ﺧﻮب ﺑﺎﻳﺪ ﺑﻪ اﻳﻦ دو ﻣﻮرد ﺑﻪ ﻃﻮر ﻫﻤﺰﻣﺎن دﻗﺖ ﻛﻨﺪ‪ .‬ﻋﻼوه ﺑﺮ اﻳﻦ دو ﻣﻮرد ﭼﺎﻟﺶﻫﺎي‬

‫دﻳﮕﺮي ﻧﻈﻴﺮ زﻣﺎن ﺗﺤﻮﻳﻞ ﭘﺮوژه ‪ ,‬ﺳﺎﻳﺰ ﻧﻬﺎﻳﻲ وﻛﻴﻔﻴﺖ ﻧﻴﺰ ذﻫﻦ ﻃﺮاح ‪ Layout‬را ﺑﻪ ﺧﻮد درﮔﻴﺮ ﺧﻮاﻫﺪ ﻛﺮد‪.‬‬

‫‪ 4-1‬ﻃﺮاﺣﻲ ‪ Layout‬ﭼﻴﺴﺖ؟‬

‫ﻃﺮاﺣﻲ ‪ Layout‬ﺑﻪ ﺻﻮرت زﻳﺮ ﺗﻌﺮﻳﻒ ﻣﻲﺷﻮد‪:‬‬

‫"ﭘﺮوﺳﻪي ﺧﻠﻖ ﻳﺎ آﻓﺮﻳﻨﺶ ﺷﻤﺎي ﻓﻴﺰﻳﻜﻲ دﻗﻴﻖ از ﻳﻚ ﻃﺮح ﻣﻬﻨﺪﺳﻲ ﻛﻪ ﻣﺤﺪودﻳﺖﻫﺎي ﻧﺎﺷﻲ از ﭘﺮوﺳﻪي‬

‫ﺳﺎﺧﺖ و ﻓﻠﻮي ﻃﺮاﺣﻲ‪ 14‬را رﻋﺎﻳﺖ ﻛﺮده و ﺑﻪ ﻧﺘﺎﻳﺞ ﻣﺸﺎﺑﻪ ﻧﺘﺎﻳﺞ ﺣﺎﺻﻞ از ﺷﺒﻴﻪ ﺳﺎزيﻫﺎ دﺳﺖ ﻳﺎﺑﺪ‪".‬‬

‫ﺣﺎل ﺑﻪ ﺻﻮرت ﺟﺰﺋﻲ ﻫﺮ ﻳﻚ از اﺟﺰاي اﻳﻦ ﺗﻌﺮﻳﻒ را ﺗﻮﺿﻴﺢ ﻣﻲدﻫﻴﻢ‪:‬‬

‫‪11‬‬
‫‪tunnel‬‬
‫‪12‬‬
‫‪shield‬‬
‫‪13‬‬
‫‪metal density‬‬
‫‪14‬‬
‫‪design flow‬‬

‫‪37‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﭘﺮوﺳﻪ‪ :‬ﻃﺮاﺣﻲ ‪ Layout‬ﭘﺮوﺳﻪاي ﭼﻨﺪ ﻣﺮﺣﻠﻪاي اﺳﺖ ﻛﻪ ﺑﺎﻳﺪ ﺑﻪ ﺻﻮرت ﻣﻨﻄﻘﻲ و ﻣﺘﻮاﻟﻲ ﭘﻴﻤﻮده ﺷﻮﻧﺪ ﺗﺎ ﺑﻪ‬
‫‪15‬‬
‫ﻫﺎ ‪,‬‬ ‫ﻧﺘﻴﺠﻪ ﻣﻄﻠﻮب دﺳﺖ ﻳﺎﻓﺖ‪ .‬ﺑﺮاي ﻣﺜﺎل ﭘﺮوﺳﻪ ﻃﺮاﺣﻲ ‪ Layout‬ﻣﻤﻜﻦ اﺳﺖ ﺷﺎﻣﻞ ‪ :‬ﺗﻌﻴﻴﻦ ﺗﻌﺪاد ﻣﺘﺎل‬

‫ﭼﻴﺪﻣﺎن ﻛﺮدن ﻗﻄﻌﺎت ﻫﺮ ﺑﻼك و‪ .....‬ﺑﺎﺷﺪ‪.‬‬

‫ﺧﻠﻖ ﻳﺎ آﻓﺮﻳﻨﺶ‪ :‬ﺧﻠﻖ ﻛﺮدن و ﻃﺮاﺣﻲ ﻛﺮدن دو واژه ﻣﺘﺮادف ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﭘﻴﺎده ﺳﺎزي ﻳﻚ ﻃﺮح ﺷﻤﺎﺗﻴﻚ در دو‬

‫ﺗﻜﻨﻮﻟﻮژي ﻣﺘﻔﺎوت ﺑﻪ ‪ Layout‬ﻫﺎي ﻣﺘﻔﺎوﺗﻲ ﻣﻨﺠﺮ ﻣﻲﺷﻮد‪ .‬آﻧﭽﻪ در ﻧﺮماﻓﺰارﻫﺎ ﺑﻪ ﻧﺎم ﺷﻤﺎﺗﻴﻚ ﻃﺮاﺣﻲ ﻣﻲﺷﻮد‬

‫ﻳﻚ ﻃﺮح ﻣﺠﺎزي اﺳﺖ و ﺑﺎﻳﺪ ﺑﻪ ﻃﺮﺣﻲ ﻗﺎﺑﻞ ﺳﺎﺧﺖ ﺗﺒﺪﻳﻞ ﺷﻮد ﻛﻪ اﻳﻦ ﻣﺮﺣﻠﻪ ﺗﻮﺳﻂ ﻃﺮاﺣﺎن ‪ Layout‬اﻧﺠﺎم‬

‫ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻤﺎي ﻓﻴﺰﻳﻜﻲ‪ :‬ﺗﻜﻨﻮﻟﻮژيﻫﺎي ﻣﺪارﻫﺎي ﻣﺠﺘﻤﻊ ﺧﻄﻲ از ﻳﻚ ﭘﺮوﺳﻪ ﺑﺴﻴﺎر ﭘﻴﺸﺮﻓﺘﻪ ﺑﺮﺧﻮردار ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﻛﺎرﺧﺎﻧﻪ‬

‫ﻫﺎي ‪ IC‬ﺳﺎزي ﻗﺎدرﻧﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ‪ ,‬ﺧﺎزنﻫﺎ ‪ ,‬ﻣﻘﺎوﻣﺖﻫﺎ و‪ ...‬را در ﻳﻚ ﺑﺴﺘﺮ ﺳﻴﻠﻴﻜﻮﻧﻲ ﭘﻴﺎدهﺳﺎزي ﻛﻨﻨﺪ‪ .‬ﻃﺮاح‬

‫‪ Layout‬ﺑﺎﻳﺪ ﻃﺮحﻫﺎي ﻣﺠﺎزي ﺷﻤﺎﺗﻴﻚ را ﺑﻪ ﻃﺮحﻫﺎي ﻗﺎﺑﻞ ﺳﺎﺧﺖ ﺑﺮ روي اﻳﻦ ﺑﺴﺘﺮﻫﺎي ﺳﻴﻠﻴﻜﻮﻧﻲ ﺗﺒﺪﻳﻞ ﻛﻨﺪ‪.‬‬

‫دﻗﻴﻖ‪ :‬اﮔﺮﭼﻪ ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ﭘﺮوﺳﻪ ﺧﻼﻗﺎﻧﻪ اﺳﺖ ﻧﺒﺎﻳﺪ ﻓﺮاﻣﻮش ﻛﺮد ﻛﻪ ‪ Layout‬ﻧﻬﺎﻳﻲ ﺑﺎﻳﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﻌﺎدل ﺑﺎ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻣﺘﻨﺎﻇﺮ ﺧﻮد ﺑﺎﺷﺪ‪ .‬ﺗﻐﻴﻴﺮ و ارﺗﻘﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺳﺎﻳﺮ ﻗﻄﻌﺎت ﺟﺰو وﻇﺎﻳﻒ‬

‫ﻃﺮاح ‪ Layout‬ﻧﻤﻲ ﺑﺎﺷﺪ‪.‬‬

‫ﻃﺮح ﻣﻬﻨﺪﺳﻲ‪ :‬ﻃﺮحﻫﺎي ﺣﺎوي ﺗﺮاﻧﺰﻳﺴﺘﻮر‪ 16‬اوﻟﻴﻦ ﻃﺮح ﻫﺮ ﻛﻤﭙﺎﻧﻲ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﻟﺒﺘﻪ اﻳﻦ ﻃﺮحﻫﺎ را ﻣﻲﺗﻮان ﺑﻪ‬

‫ﺻﻮرت ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﺑﻪ ﻧﺎم ‪ netlist‬ﺗﺒﺪﻳﻞ ﻛﺮد‪.‬‬

‫‪15‬‬
‫‪metal‬‬
‫‪16‬‬
‫‪transistor_level‬‬

‫‪38‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫ﻣﺤﺪودﻳﺖ ﻧﺎﺷﻲ از ﭘﺮوﺳﻪي ﺳﺎﺧﺖ‪ :‬اﻳﻦ ﻣﺤﺪودﻳﺖ ﺷﺎﻣﻞ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ‪ Layout‬ﻣﻲﺷﻮد ﻧﻈﻴﺮ ﺣﺪاﻗﻞ ﺿﺨﺎﻣﺖ‬

‫ﻧﻮارﻫﺎ و ﺑﺴﻴﺎري ﻣﺤﺪودﻳﺖﻫﺎي دﻳﮕﺮ ﻛﻪ روي ﻛﻴﻔﻴﺖ ‪ Layout‬اﺛﺮ ﻣﻲﮔﺬارد‪ .‬ﺑﺮاي ﻣﺜﺎل ﻫﺮ ﭼﻪ ﺿﺨﺎﻣﺖ ﻧﻮارﻫﺎ‬

‫ﺑﻴﺸﺘﺮ ﺷﻮد ﻗﺪرت ﺟﺮﻳﺎن دﻫﻲ آﻧﻬﺎ اﻓﺰوده ﻣﻲﺷﻮد وﻟﻲ در ﻣﻘﺎﺑﻞ ﻓﻀﺎي ﺑﻴﺸﺘﺮي ﻧﻴﺰ اﺷﻐﺎل ﻣﻲﺷﻮد‪.‬‬

‫ﻣﺤﺪودﻳﺖ ﻧﺎﺷﻲ از ﻓﻠﻮي ﻃﺮاﺣﻲ ‪ :‬ﮔﺎﻫﻲ اوﻗﺎت در ﻃﺮاﺣﻲﻫﺎ اﺻﻼﺣﺎﺗﻲ ﺻﻮرت ﻣﻲ ﮔﻴﺮد ﻛﻪ در ﻧﺘﻴﺠﻪ ‪Layout‬‬

‫‪17‬‬
‫ﻣﺮﺑﻮط ﺑﻪ آن ﻃﺮحﻫﺎ ﻧﻴﺰ ﺗﻐﻴﻴﺮ ﻣﻲﻳﺎﺑﺪ ﻟﺬا ‪ Layout‬ﺑﺎﻳﺪ اﻧﻌﻄﺎف ﭘﺬﻳﺮ ﻃﺮاﺣﻲ ﺷﻮد‪ .‬ﺑﺮاي ﻣﺜﺎل زدن ﺑﺮﭼﺴﺐ‬

‫روي ﻧﻮارﻫﺎ ارﺗﻘﺎ و اﺻﻼح ﻃﺮح را آﺳﺎﻧﺘﺮ و ﺳﺮﻳﻌﺘﺮ ﻣﻲﻛﻨﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﻓﻠﻮي ﺳﻴﮕﻨﺎلﻫﺎ ﻣﺤﺪودﻳﺖﻫﺎﻳﻲ را در‬

‫ﻧﺤﻮه ﻗﺮار دادن ﻗﻄﻌﺎت و ﺑﻼكﻫﺎي ﻣﻮﺟﻮد در ‪ IC‬ﺑﻪ ﻃﺮاح ‪ Layout‬ﺗﺤﻤﻴﻞ ﻣﻲ ﻛﻨﺪ ﻛﻪ ﻃﺮاح ﻣﻠﺰم ﺑﻪ رﻋﺎﻳﺖ اﻳﻦ‬

‫ﻗﻮاﻋﺪ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫رﻋﺎﻳﺖ ﻛﺮدن‪ :‬ﻣﻨﻈﻮر از رﻋﺎﻳﺖ ﻛﺮدن ارﺿﺎي ﻧﻴﺎزﻫﺎ و ﺷﺮاﻳﻂ ﻣﻲﺑﺎﺷﺪ و ﻧﻪ اﻟﺰاﻣﺎ ﻛﻮﭼﻚ ﻛﺮدن ﻃﺮح‪ .‬ﻫﻤﻴﺸﻪ در‬

‫ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ﻣﺼﺎﻟﺤﻪ‪ 18‬ﻫﺎي زﻳﺎدي ﺑﻮﺟﻮد ﻣﻲآﻳﺪ از ﻗﺒﻴﻞ ‪ :‬ﻗﺎﺑﻞ ﺳﺎﺧﺖ ﺑﻮدن ‪ ,‬اﻧﻌﻄﺎف ﭘﺬﻳﺮي‪ ,‬ﺑﻪ ﻣﻮﻗﻊ وارد‬

‫ﺑﺎزار ﺷﺪن و ‪....‬در ﻫﻤﻪي اﻳﻦ ﺷﺮاﻳﻂ ﺑﺎﻳﺪ ﻛﻴﻔﻴﺖ را ارﺟﺢ داﻧﺴﺖ‪.‬‬

‫ﻧﺘﺎﻳﺞ ﻣﺸﺎﺑﻪ ﻧﺘﺎﻳﺞ ﺷﺒﻴﻪﺳﺎزي‪ :‬ﻃﺮاح ﻣﺪار ﻣﻮﻇﻒ اﺳﺖ در ﺣﻴﻦ ﻃﺮاﺣﻲ ﻣﺪار ﻓﻀﺎي ﺗﻘﺮﻳﺒﻲ ‪ Layout‬را ﻧﻴﺰ‬

‫ﺗﺨﻤﻴﻦ ﺑﺰﻧﺪ و ﻃﺮاح ‪ Layout‬ﻧﻴﺰ ﻣﻮﻇﻒ اﺳﺖ ﻃﺮح را در ﻫﻤﺎن ﺳﺎﻳﺰ ﺗﻘﺮﻳﺒﻲ رﺳﻢ ﻛﻨﺪ‪ .‬اﮔﺮ در ﻧﻬﺎﻳﺖ اﻳﻦ دو‬

‫ﺳﺎﻳﺰ ﺑﻨﺎ ﺑﻪ دﻻﻳﻠﻲ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻣﺘﻔﺎوت ﺑﻮد ﻃﺮاح ﻣﺪار ﺑﺎﻳﺪ ﺑﺎ ﺗﻐﻴﻴﺮ در ﻃﺮاﺣﻲ ﺧﻮد و ﺷﺒﻴﻪﺳﺎزي ﻣﺠﺪد آن ﺳﺎﻳﺰ‬

‫ﻣﻄﻠﻮب را ﺣﺎﺻﻞ ﻛﻨﺪ‪ .‬ﭘﺲ از آﻧﻜﻪ ﻃﺮح ﻧﻬﺎﻳﻲ ‪ Layout‬آﻣﺎده ﺷﺪ در اﺧﺘﻴﺎر ﻃﺮاح ﻣﺪار ﻗﺮارﻣﻲ ﮔﻴﺮد‪ .‬ﻃﺮاح ﻣﺪار‬

‫ﺑﺎ اﻧﺠﺎم دادن "ﺷﺒﻴﻪﺳﺎزي ﭘﺲ از ‪ "19 Layout‬ﻧﺘﺎﻳﺞ را ﺑﺎ ﻧﺘﺎﻳﺞ ﻃﺮح اﺻﻠﻲ ﻣﻘﺎﻳﺴﻪ ﻛﺮده و ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ‬

‫ﺗﻠﺮاﻧﺲﻫﺎي ﻗﺎﺑﻞ ﻗﺒﻮل در ﻃﺮح اﺻﻼﺣﺎت اﺣﺘﻤﺎﻟﻲ ﻻزم را در اﺧﺘﻴﺎر ﻃﺮاح ‪ Layout‬ﻗﺮار ﻣﻲدﻫﺪ‪ .‬وﻇﻴﻔﻪ ﻃﺮاح‬

‫‪17‬‬
‫‪lable‬‬
‫‪18‬‬
‫‪trade off‬‬
‫‪19‬‬
‫‪post Layout simulation‬‬

‫‪39‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ اول‪ :‬ﻣﻘﺪﻣﻪ اي درﺑﺎره ‪ Layout‬و اﻫﻤﻴﺖ آن‬

‫‪ Layout‬آن اﺳﺖ ﻛﻪ ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ اﺻﻼﺣﺎت ﭘﻴﺸﻨﻬﺎدي اﻗﺪام ﺑﻪ ارﺗﻘﺎي ﻃﺮح ﻧﻤﺎﻳﺪ و در ﻧﻬﺎﻳﺖ ﭘﺲ از ﭼﻨﺪﻳﻦ ﺑﺎر‬

‫ﻃﻲ ﺷﺪن اﻳﻦ ﻓﺮاﻳﻨﺪ ﺑﻪ ﻃﺮح ﻣﻄﻠﻮب دﺳﺖ ﻳﺎﺑﺪ‪.‬‬

‫‪40‬‬
‫ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫‪ICIC‬‬ ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 2‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 1-2‬ﻣﻘﺪﻣﻪ‬

‫در اﻳﻦ ﺑﺨﺶ ﺑﻪ ﻣﻌﺮﻓﻲ ﻻﻳﻪﻫﺎي ﻣﻮﺟﻮد در ﻫﺮ ﭘﺮوﺳﻪ ‪ via ,‬ﻫﺎ و ﻗﻄﻌﺎت ﻧﻴﻤﻪ ﻫﺎدي ﻣﻮﺟﻮد ﻧﻈﻴﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي‬

‫‪ MOS‬و اﻧﻮاع ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ و ﺳﻠﻒﻫﺎ ﻣﻲﭘﺮدازﻳﻢ‪ .‬ﺗﻤﺎﻣﻲ اﻳﻦ ﻗﻄﻌﺎت در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻣﺎ را ﻗﺎدر ﻣﻲﺳﺎزﻧﺪ‬

‫ﻃﻴﻒ ﮔﺴﺘﺮدهاي از اﻧﻮاع ﻣﺪارات آﻧﺎﻟﻮگ را در اﺧﺘﻴﺎر داﺷﺘﻪ ﺑﺎﺷﻴﻢ‪.‬‬

‫‪ 2-2‬ﻻﻳﻪ ﻫﺎ و ‪ via‬ﻫﺎ‪:‬‬

‫ﻳﻜﻲ از ﻣﻌﻴﺎرﻫﺎي دﺳﺘﻪ ﺑﻨﺪي ﺗﻜﻨﻮﻟﻮژيﻫﺎ ﺗﻌﺪاد ﻻﻳﻪﻫﺎي ﻣﺘﺎل ﻗﺎﺑﻞ اﺳﺘﻔﺎده در آﻧﻬﺎ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل‬

‫ﺗﻜﻨﻮﻟﻮژي ‪ tsmcrf 1p6m‬داراي ‪ 6‬ﻻﻳﻪ ﻣﺘﺎل ﻓﻌﺎل )‪ m1, m2, m3, m4, m5,m6(topmetal‬و ﻳﻚ ﻻﻳﻪ ﭘﻠﻲ ﻳﺎ‬

‫ﺗﻜﻨﻮﻟﻮژي ‪ tsmcrf 2p4m‬ﺷﺎﻣﻞ ﻻﻳﻪﻫﺎي ﻣﺘﺎل )‪ m1, m2, m3,m4(topmetal‬و دو ﻻﻳﻪ ﭘﻠﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺗﻌﺪاد‬

‫ﻻﻳﻪﻫﺎي ﻣﺘﺎل ﺑﻴﺸﺘﺮ ﺑﺎﻋﺚ ﻓﺸﺮدهﺗﺮ ﺷﺪن و ﺑﻬﻴﻨﻪﺳﺎزي ﻃﺮح ‪ Layout‬ﺷﺪه و ﻃﺮاﺣﻲ آن را ﺳﺎدهﺗﺮ ﻣﻲﻛﻨﺪ وﻟﻲ‬

‫از ﻃﺮف دﻳﮕﺮ ﻫﺮﭼﻪ ﺗﻌﺪاد ﻻﻳﻪﻫﺎ ﺑﻴﺸﺘﺮ ﺑﺎﺷﺪ ﻗﻴﻤﺖ ﭘﺮوﺳﻪ ﻧﻴﺰ ﺑﻴﺸﺘﺮ ﺧﻮاﻫﺪ ﺷﺪ‪ .‬ﻟﺬا ﻃﺮاﺣﺎن ﺑﺎﻳﺪ ﺑﺎ در ﻧﻈﺮ‬

‫ﮔﺮﻓﺘﻦ ﺗﻤﺎﻣﻲ ﺟﻮاﻧﺐ ﺑﻬﺘﺮﻳﻦ ﺗﻜﻨﻮﻟﻮژي را ﺑﺮاي ﻃﺮح ﺧﻮد اﻧﺘﺨﺎب ﻛﻨﻨﺪ‪.‬‬

‫در ﺗﻜﻨﻮﻟﻮژيﻫﺎي ﻛﻨﻮﻧﻲ ﺑﻴﻦ ﻻﻳﻪﻫﺎي ﻣﺨﺘﻠﻒ‪ ,‬ﻋﺎﻳﻖﻫﺎﻳﻲ ﺑﺎ ﺿﺮﻳﺐ دياﻟﻜﺘﺮﻳﻚ ﭘﺎﻳﻴﻦ ﻗﺮار ﻣﻲدﻫﻨﺪ ﺗﺎ اﺛﺮ‬

‫ﻧﻮارﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﻣﻮازات ﻳﻜﺪﻳﮕﺮ رﺳﻢ ﻣﻲﺷﻮﻧﺪ را ﻛﻢ ﻛﻨﻨﺪ و از ﻃﺮف دﻳﮕﺮ ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ را ﻛﺎﻫﺶ دﻫﻨﺪ‪.‬‬

‫اﺗﺼﺎل دﻫﻨﺪهﻫﺎﻳﻲ ﺑﻪ اﺳﻢ ‪ via‬دو ﻳﺎ ﭼﻨﺪ ﻣﺘﺎل ﻣﺨﺘﻠﻒ را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻨﺪ ﺑﻪ اﻳﻦ ﺻﻮرت ﻛﻪ ﺑﺮاي‬

‫اﺗﺼﺎل ﻣﺘﺎل ‪ 2‬ﺑﻪ ﻣﺘﺎل ‪ 3‬ﺑﺎﻳﺪ از ﻳﻚ ‪ m2-m3 via‬اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﺑﻪ ﻃﻮر ﻣﺸﺎﺑﻪ ﺑﺮاي اﺗﺼﺎل ﻣﺘﺎل ‪ 2‬ﺑﻪ ﻣﺘﺎل ‪ 4‬ﺑﺎﻳﺪ‬
‫‪41‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫از دو ‪ m2-m3 via‬و ‪ m3-m4‬اﺳﺘﻔﺎده ﻛﺮده و آﻧﻬﺎ را روي ﻳﻜﺪﻳﮕﺮ ﻣﻨﻄﺒﻖ ﻛﺮد‪ .‬در ﺷﻜﻞ ‪ 1-2‬اﻧﻮاع ‪ via‬ﻣﻮﺟﻮد‬

‫در ﺗﻜﻨﻮﻟﻮژي ‪ 6‬ﻣﺘﺎﻟﻪ ﻳﻌﻨﻲ )‪ (M1-M2, M2-M3, M3-M4, M4-M5, M5-M6‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در ﺷﻜﻞ‬

‫‪ 2-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ‪ Via‬ﻧﻴﺰ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲ ﺷﻮد ‪ Via‬ﻫﺎ دو ﻳﺎ ﭼﻨﺪ ﻻﻳﻪ ﻣﺘﺎل را ﺑﻪ‬

‫ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲ ﻛﻨﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 1-2‬اﻧﻮاع ‪ via‬ﻫﺎي ﻣﻮﺟﻮد در ﺗﻜﻨﻮﻟﻮژي ‪ 6‬ﻣﺘﺎﻟﻪ‬

‫ﺷﻜﻞ ‪ 2-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ‪Via‬‬

‫‪42‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻋﻼوه ﺑﺮ ‪ via‬ﻫﺎي اﺗﺼﺎل دﻫﻨﺪه ﻣﺘﺎل ﻫﺎ ‪ via‬ﻫﺎي اﺗﺼﺎل دﻫﻨﺪه ﭘﻠﻲ ﺑﻪ ﻣﺘﺎل ‪ 1‬و ﻳﺎ ‪ psub‬و ‪ nwell‬ﻧﻴﺰ وﺟﻮد‬

‫دارﻧﺪ ﻛﻪ ﺑﻪ ﻧﻮﺑﻪ ﺧﻮد داراي ﻛﺎرﺑﺮدﻫﺎي ﻓﺮاواﻧﻲ ﻫﺴﺘﻨﺪ و در ﺑﺨﺶﻫﺎي ﻣﺮﺑﻮﻃﻪ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﻨﺪ ﺷﺪ‪.‬‬

‫ﻧﻤﻮﻧﻪ اي از ﻳﻚ ‪ via‬اﺗﺼﺎلدﻫﻨﺪه ﻣﺘﺎل ‪ 2‬ﺑﻪ ﻣﺘﺎل ‪ 3‬در ﺷﻜﻞ ‪ 3-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬اﻧﺪازه ‪ via‬ﻫﺎ ﺛﺎﺑﺖ‬

‫اﺳﺖ وﻟﻲ ﻣﻲﺗﻮان ﺗﻌﺪاد ﺳﻄﺮﻫﺎ و ﺳﺘﻮنﻫﺎي آﻧﻬﺎ را ﺗﻐﻴﻴﺮ داد و ﻳﻚ ‪ via‬ﺑﺎ اﻧﺪازه ﻣﻄﻠﻮب ﺑﺪﺳﺖ آورد‪ .‬ﺗﻌﺪاد‬

‫ﺳﻄﺮﻫﺎ و ﺳﺘﻮنﻫﺎي ﻫﺮ ‪ via‬ﺑﻪ ﺟﺮﻳﺎﻧﻲ ﻛﻪ از آن ﻋﺒﻮر ﻣﻲ ﻛﻨﺪ ﺑﺴﺘﮕﻲ دارد‪ .‬اﮔﺮ ﺟﺮﻳﺎن ﻋﺒﻮري از ﻳﻚ ‪ via‬ﺑﻴﺸﺘﺮ‬

‫از ﺣﺪ ﻣﻌﻘﻮﻟﻲ ﺑﺎﺷﺪ ﺑﺎﻋﺚ ﺳﻮﺧﺘﻦ آن ‪ via‬ﺷﺪه و در ﻧﺘﻴﺠﻪ اﺗﺼﺎل ﻗﻄﻊ ﺧﻮاﻫﺪ ﺷﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﺗﻌﺪاد ﺑﻴﺶ از‬

‫ﺣﺪ ‪ via‬ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺟﺮﻳﺎنﻫﺎي ﮔﺮداﺑﻲ‪ 20‬ﻣﻲﺷﻮد ﻛﻪ ﻣﻄﻠﻮب ﻧﻴﺴﺘﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 3-2‬ﻧﻤﻮﻧﻪ اي از ‪ via‬اﺗﺼﺎل دﻫﻨﺪه ﻣﺘﺎل ‪ 2‬ﺑﻪ ﻣﺘﺎل ‪ 3‬ﻣﻨﺎﺳﺐ ﺑﺮاي ﺟﺮﻳﺎن ﻫﺎي ﻣﺨﺘﻠﻒ‬

‫‪ 3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫در ﭘﺮوﺳﻪﻫﺎي ﻣﺘﺪاول ﺳﺎﺧﺖ ‪ IC‬ﻣﻌﻤﻮﻻ از ﺳﺎﺧﺘﺎرﻫﺎي ‪ N-WELL‬ﻳﺎ ‪ P-WELL‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬در ﺳﺎﺧﺘﺎر‬

‫‪ N-WELL‬ﻛﻪ در ﺷﻜﻞ ‪ 4-2‬ﻗﺴﻤﺖ ‪ A‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﺑﺴﺘﺮ اﺻﻠﻲ از ﺟﻨﺲ ‪ P+‬ﻣﻲﺑﺎﺷﺪ‪ .‬در ﻧﺘﻴﺠﻪ در اﻳﻦ‬

‫ﺳﺎﺧﺘﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬در داﺧﻞ ﻳﻚ ‪ WELL‬از ﺟﻨﺲ ‪ N‬ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ در ﺣﺎﻟﻲ ﻛﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي‬

‫‪20‬‬
‫‪Eddy Current‬‬

‫‪43‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ NMOS‬ﺑﻪ ﻃﻮر ﻣﺴﺘﻘﻴﻢ در داﺧﻞ ﺑﺴﺘﺮ ‪ Implant‬ﻣﻲﺷﻮﻧﺪ‪ .‬در ﺳﺎﺧﺘﺎر ‪ P-WELL‬ﻛﻪ در ﺷﻜﻞ ‪ 4-2‬ﻗﺴﻤﺖ ‪B‬‬

‫ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻋﻜﺲ اﻳﻦ ﻣﻮﺿﻮع اﺗﻔﺎق اﻓﺘﺎده اﺳﺖ ﺑﻪ اﻳﻦ ﻣﻌﻨﻲ ﻛﻪ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﻳﻚ‬

‫‪ WELL‬از ﺟﻨﺲ ‪ P‬در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﻣﻲﺷﻮد در ﺣﺎﻟﻲ ﻛﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬در ﺑﺴﺘﺮ اﺻﻠﻲ اﻳﻤﭙﻠﻨﺖ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫در اﻳﻦ ﺳﺎﺧﺘﺎر ﺑﺴﺘﺮ اﺻﻠﻲ از ﺟﻨﺲ ‪ N+‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﻧﻮﻋﻲ ﺳﺎﺧﺘﺎر دﻳﮕﺮ ﻧﻴﺰ وﺟﻮد دارد ﻛﻪ در آن ﻫﺮ دو ‪ WELL‬ﻗﺮار داده ﻣﻲﺷﻮﻧﺪ ﺑﻪ اﻳﻦ ﺻﻮرت ﻛﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي‬

‫‪ NMOS‬در داﺧﻞ ‪ P-WELL‬و ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬در داﺧﻞ ‪ N-WELL‬اﻳﻤﭙﻠﻨﺖ ﻣﻲﺷﻮﻧﺪ‪ .‬اﻳﻦ ﺳﺎﺧﺘﺎر در‬

‫ﻗﺴﻤﺖ ‪ C‬ﺷﻜﻞ ‪ 4-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﺑﻪ اﻳﻦ ﺳﺎﺧﺘﺎر در اﺻﻄﻼح وان دو ﻗﻠﻮ‪ 21‬ﮔﻔﺘﻪ ﻣﻲﺷﻮد‪.‬‬

‫اﻳﻦ ﺳﺎﺧﺘﺎر ﺑﻪ دﻟﻴﻞ ﻳﻜﺴﺎن ﺑﻮدن ﺷﺮاﻳﻂ ﻫﺮ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر و اﻳﺰوﻟﻪ ﺑﻮدن ﻫﺮ دو از ﺑﺴﺘﺮ داراي ﻣﺰاﻳﺎي ﺑﺴﻴﺎري‬

‫اﺳﺖ وﻟﻲ ﻧﺴﺒﺖ ﺑﻪ دو ﺳﺎﺧﺘﺎر دﻳﮕﺮ ﮔﺮاﻧﺘﺮ اﺳﺖ‪ .‬در ﺑﺮﺧﻲ ﺳﺎﺧﺘﺎرﻫﺎي ‪ sub micron‬اﺳﺘﻔﺎده از ﺳﺎﺧﺘﺎر وان دو‬

‫ﻗﻠﻮ ﻻزم اﺳﺖ‪ .‬ﻳﻜﻲ از ﻣﺰاﻳﺎي ﺳﺎﺧﺘﺎر وان دو ﻗﻠﻮ آن اﺳﺖ ﻛﻪ ﻳﻚ درﺟﻪ آزادي ﺑﻴﺸﺘﺮ ﺑﻪ ﻃﺮاح ﻣﺪار ﻣﻲدﻫﺪ ﭼﺮا‬

‫ﻛﻪ در اﻳﻦ ﺳﺎﺧﺘﺎر ﻫﺮ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر داراي ﺑﺪﻧﻪﻫﺎي ﻣﺴﺘﻘﻞ از ﺑﺴﺘﺮ ﻫﺴﺘﻨﺪ و ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ ﻃﻮر ﻣﺴﺘﻘﻞ ﺑﺎ‬

‫ﻫﺮ ﭘﺘﺎﻧﺴﻴﻞ دﻟﺨﻮاﻫﻲ ﺗﻨﻈﻴﻢ ﻛﺮد‪ .‬اﻳﻦ ﻗﺎﺑﻠﻴﺖ اﻣﻜﺎن ﻣﻲدﻫﺪ ﺗﺎ ﻃﺮاﺣﺎن ﺑﺘﻮاﻧﻨﺪ از روﺷﻬﺎي ﻣﺮﺳﻮم ﺑﻪ روش‪-‬‬

‫ﻃﺮاﺣﻲ ﻣﺒﺘﻨﻲ ﺑﺮ ﺗﺤﺮﻳﻚ ﺑﺪﻧﻪ ﻳﺎ ‪ bulk‬اﺳﺘﻔﺎده ﻛﻨﻨﺪ ﻛﻪ ﺑﻪ روش ﻃﺮاﺣﻲ ‪ Bulk-Driven‬ﻣﻮﺳﻮم اﺳﺖ]‪.[8],[7‬‬

‫از ﺑﻴﻦ دو ﺳﺎﺧﺘﺎر ‪ N-WELL‬و ‪ P-WELL‬ﺳﺎﺧﺘﺎر ‪ N-WELL‬از ﭼﻨﺪ ﺟﻬﺖ ﺑﺮﺗﺮي دارد‪ .‬در ﺑﻴﺸﺘﺮ ﻃﺮحﻫﺎ ﻣﻨﺎﺑﻊ‬

‫ﺗﻐﺬﻳﻪ ﺑﻪ ﻳﻚ زﻣﻴﻦ ﻣﺸﺘﺮك ارﺟﺎع داده ﻣﻲﺷﻮﻧﺪ‪ .‬ﭼﻮن ﺗﻤﺎﻣﻲ ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ ﻧﺴﺒﺖ ﺑﻪ زﻣﻴﻦ وﻟﺘﺎژ ﻣﺜﺒﺘﻲ ﺗﻮﻟﻴﺪ‬

‫ﻣﻲﻛﻨﻨﺪ ﭘﺲ زﻣﻴﻦ ﻣﻨﻔﻲﺗﺮﻳﻦ وﻟﺘﺎژ در داﺧﻞ ﻣﺪار ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺴﺘﺮ در ﭘﺮوﺳﻪ ‪ N-WELL‬ﺑﻪ اﻳﻦ زﻣﻴﻦ ﻣﺸﺘﺮك‬

‫وﺻﻞ ﻣﻲﺷﻮد در ﺣﺎﻟﻲ ﻛﻪ در ﭘﺮوﺳﻪ ‪ P-WELL‬ﺑﺴﺘﺮ ﺑﺎﻳﺪ ﺑﻪ ﺑﺎﻻﺗﺮﻳﻦ ﻣﻨﺒﻊ ﺗﻐﺬﻳﻪ وﺻﻞ ﺷﻮد‪ .‬در ﻣﺪاراﺗﻲ ﻛﻪ‬

‫ﭼﻨﺪﻳﻦ ﻣﻨﺒﻊ ﺗﻐﺬﻳﻪ وﺟﻮد دارد ﺑﻪ ﻃﻮر ﻗﻄﻊ ﻧﻤﻲﺗﻮان ﮔﻔﺖ ﻛﻪ ﻛﺪام ﻣﻨﺒﻊ ﺑﻪ ﻃﻮر ﺛﺎﺑﺖ ﺑﻴﺸﺘﺮﻳﻦ وﻟﺘﺎژ را ﺗﻮﻟﻴﺪ‬

‫‪21‬‬
‫‪Twin Tub‬‬

‫‪44‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻣﻲﻛﻨﺪ ﻣﺨﺼﻮﺻﺎ زﻣﺎﻧﻲ ﻛﻪ ﻣﺪار ﺷﺮوع ﺑﻪ ﻛﺎر ﻣﻲﻛﻨﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﭼﻮن ﻫﺪاﻳﺖ اﻧﺘﻘﺎﻟﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪NMOS‬‬

‫ﺑﻴﺸﺘﺮ از ‪ PMOS‬ﻣﻲ ﺑﺎﺷﺪ ﻃﺮاﺣﺎن ﻣﺪار ﺗﺮﺟﻴﺢ ﻣﻲ دﻫﻨﺪ ﻛﺎراﻳﻲ و ﻋﻤﻠﻜﺮد ﭘﺎﻳﻴﻦ ‪ PMOS‬را ﻗﺮﺑﺎﻧﻲ ﻫﺪاﻳﺖ‬

‫اﻧﺘﻘﺎﻟﻲ ﻋﺎﻟﻲ ‪ NMOS‬ﺑﻜﻨﻨﺪ‪ .‬ﻟﺬا در ﻋﻤﻞ از ﭘﺮوﺳﻪي ‪ N-WELL‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬در ﭘﺮوﺳﻪ ‪ Tsmc18rf‬و در‬

‫ﻧﺮماﻓﺰار ‪ Cadence‬ﺻﻔﺤﻪ ﺳﻴﺎه ﭘﺲ زﻣﻴﻨﻪ ﻣﻌﺮف ﺑﺴﺘﺮ از ﺟﻨﺲ ‪ p‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 4-2‬ﺳﺎﺧﺘﺎرﻫﺎ و ﭘﺮوﺳﻪ ﻫﺎي ﻣﺨﺘﻠﻒ ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪45‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 1-3-2‬ﺗﻜﻨﻮﻟﻮژي ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫در اﻳﻦ ﺑﺨﺶ ﻣﺴﻴﺮ ﭘﺮوﺳﻪ ‪ CMOS‬ﭘﻴﺸﺮﻓﺘﻪ را ﺑﻪ ﺻﻮرت ﺟﺰﻳﻲ ﺑﺮرﺳﻲ ﻣﻲﻛﻨﻴﻢ‪ .‬در ﺳﺎدهﺗﺮﻳﻦ ﺗﻜﻨﻮﻟﻮژيﻫﺎي‬

‫‪ CMOS‬ﻧﻴﺰ آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺤﻮهي ﺳﺎﺧﺖ و ﻻﻳﻪﻫﺎي ﻗﻄﻌﺎﺗﻲ ﻧﻈﻴﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬و ‪ PMOS‬ﻻزم و ﺿﺮوري‬

‫اﺳﺖ‪ .‬ﺟﻬﺖ ﺑﺮرﺳﻲ دﻗﻴﻖﺗﺮ ﺗﻜﻨﻮﻟﻮژي ﺳﺎﺧﺖ ﻣﻲﺗﻮان ﺑﻪ ﻛﺘﺎب ﻣﺮﺑﻮﻃﻪ ﻣﺮاﺟﻌﻪ ﻛﺮد]‪. [1‬‬

‫ﭘﺮوﺳﻪاي ﻛﻪ در اﻳﻦ ﻗﺴﻤﺖ ﺗﻮﺿﻴﺢ داده ﻣﻲﺷﻮد ﺷﺎﻣﻞ ‪ 16‬ﻣﺎﺳﻚ ﻣﻲﺑﺎﺷﺪ )ﺗﺎ ﻣﺘﺎل ‪ (2‬ﻛﻪ در ﺑﻴﺸﺘﺮ از ‪100‬‬

‫ﻣﺮﺣﻠﻪ اﺟﺮا ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫در ﺷﻜﻞ ‪ 5-2‬ﺳﺎﺧﺘﺎرﻫﺎي ﻧﻬﺎﻳﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬و ‪ PMOS‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻛﻪ در اداﻣﻪ ﺑﻪ ﺗﻔﺼﻴﻞ‬

‫ﺑﻪ ﺷﺮح ﻣﺮﺣﻠﻪ ﺑﻪ ﻣﺮﺣﻠﻪ اﻳﻦ ﻓﺮاﻳﻨﺪ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫‪D‬‬ ‫‪D‬‬

‫‪G‬‬ ‫‪Sub‬‬ ‫‪G‬‬ ‫‪Sub‬‬

‫‪S‬‬ ‫‪S‬‬
‫‪S‬‬ ‫‪G‬‬ ‫‪D‬‬ ‫‪S‬‬ ‫‪G‬‬ ‫‪D‬‬

‫‪P+‬‬ ‫‪N‬‬ ‫‪P+‬‬ ‫‪N+‬‬ ‫‪P‬‬ ‫‪N+‬‬

‫‪N Well - PMOS Substrate‬‬ ‫‪P Well - NMOS Substrate‬‬

‫‪P‬‬

‫ﺷﻜﻞ ‪ 5-2‬ﺳﺎﺧﺘﺎر ﻛﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪CMOS‬‬

‫‪46‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫اﻧﺘﺨﺎب ﺑﺴﺘﺮ‪:‬‬

‫ﻗﺒﻞ از آﻏﺎز ﺳﺎﺧﺖ وﻳﻔﺮ ﺑﺎﻳﺪ ﻳﻜﺴﺮي ﭘﺎراﻣﺘﺮﻫﺎ ﺗﻌﻴﻴﻦ ﺷﻮﻧﺪ‪ .‬اﻳﻦ ﭘﺎراﻣﺘﺮﻫﺎ ﺷﺎﻣﻞ ﺗﻌﻴﻴﻦ ﻧﻮع وﻳﻔﺮ )‪ P‬ﻳﺎ ‪, (N‬‬

‫ﻣﻘﺎوﻣﺖ وﻳﮋه )ﻣﻴﺰان دوﭘﻴﻨﮓ( ‪ ,‬ﺟﻬﺖﮔﻴﺮي ﻛﺮﻳﺴﺘﺎل ‪ ,‬اﻧﺪازه وﻳﻔﺮ و ﺗﻌﺪادي ﻣﻮارد دﻳﮕﺮ ﻛﻪ ﻣﺮﺑﻮط ﺑﻪ ﻳﻜﺴﺎﻧﻲ‬

‫وﻳﻔﺮ ﻳﺎ ﻣﻴﺰان ﻧﺎﺧﺎﻟﺼﻲ ﻧﻮارﻫﺎ و‪ ...‬ﻣﻲﺑﺎﺷﻨﺪ‪.‬‬

‫اﻧﺘﺨﺎبﻫﺎي اﺻﻠﻲ ﻣﺎ در اداﻣﻪ ﺑﻪ ﺗﻌﻴﻴﻦ ﻧﻮع ‪ ,‬ﻣﻘﺎوﻣﺖ وﻳﮋه و ﺟﻬﺖ ﮔﻴﺮي وﻳﻔﺮ ﻣﺤﺪود ﻣﻲﺷﻮد‪.‬‬

‫ﻣﺪل ﻧﻬﺎﻳﻲ ﻛﻪ در ﺷﻜﻞ ‪ 5-2‬ﻧﺸﺎن دادﻳﻢ ﺣﺎﻛﻲ از آن اﺳﺖ ﻛﻪ ﺑﺴﺘﺮ از ﻧﻮع ‪ P‬ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺑﻴﺸﺘﺮ ﻣﺪارات ﻣﺠﺘﻤﻊ‬

‫‪ CMOS‬ﺑﺴﺘﺮ داراي ﻣﻘﺎوﻣﺖ وﻳﮋه ﺑﺎﻻﻳﻲ ) در ﺣﺪود ‪ (20-50 Ωcm‬ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺑﺎ ﻣﻴﺰان دوﭘﻴﻨﮓ ﺑﺎ ﻧﺮخ ‪10e15‬‬

‫‪ cm-3‬ﻣﺘﻨﺎﺳﺐ اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 5-2‬ﻣﺸﺨﺺ اﺳﺖ ﻗﻄﻌﺎت ﻓﻌﺎل در ﭼﺎه‪ 22‬ﻫﺎﻳﻲ ﻛﻪ در ﺳﻄﺢ وﻳﻔﺮ‬

‫ﺑﻮﺟﻮد آﻣﺪهاﻧﺪ ﻗﺮار داده ﺷﺪهاﻧﺪ‪ .‬ﻣﻴﺰان دوﭘﻴﻨﮓ در اﻳﻦ ﭼﺎهﻫﺎ ﺑﻪ ﮔﻮﻧﻪاي اﻧﺘﺨﺎب ﻣﻲﺷﻮﻧﺪ ﻛﻪ وﻳﮋﮔﻲﻫﺎي‬

‫اﻟﻜﺘﺮﻳﻜﻲ ﻗﻄﻌﺎت ﻓﻌﺎل را ﺑﻬﻴﻨﻪ ﻛﻨﻨﺪ ﻛﻪ در اداﻣﻪ ﻓﺼﻞ ﺑﻪ آن ﭘﺮداﺧﺘﻪ ﺧﻮاﻫﺪ ﺷﺪ‪ .‬ﻣﻌﻤﻮﻻ ﻣﻴﺰان دوﭘﻴﻨﮓ ﭼﺎهﻫﺎ‬

‫در ﺣﺪود ‪ 10e16‬ﺗﺎ ‪ 10e17 cm-3‬در ﻧﺰدﻳﻜﻲ ﺳﻄﺢ وﻳﻔﺮ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي ﻗﺎﺑﻞ ﺗﻜﺜﻴﺮ ﺷﺪن ﭼﻨﻴﻦ ﭼﺎهﻫﺎﻳﻲ دوﭘﻴﻨﮓ‬

‫ﭘﺲ زﻣﻴﻨﻪ ) در اﻳﻦ ﻣﻮرد دوﭘﻴﻨﮓ ﺑﺴﺘﺮ( ﺑﺎﻳﺪ ﺑﻪ ﻣﻴﺰان ﻗﺎﺑﻞ ﺗﻮﺟﻬﻲ ﻛﻤﺘﺮ از دوﭘﻴﻨﮓ ﭼﺎهﻫﺎ ﺑﺎﺷﺪ‪ .‬ﻟﺬا ﻣﻌﻤﻮﻻ‬

‫دوﭘﻴﻨﮓ ﺑﺴﺘﺮ در ﺣﺪود ‪ 10e15 cm-3‬در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﻣﻲ ﺷﻮد‪.‬‬

‫ﻳﻚ ﺧﻮاﻧﻨﺪه ﻫﻮﺷﻴﺎر ﺑﻪ اﻳﻦ ﻧﻜﺘﻪ دﻗﺖ ﻣﻲﻛﻨﺪ ﻛﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬را ﻣﻲﺗﻮان ﺑﻪ ﺻﻮرت ﻣﺴﺘﻘﻴﻢ و ﺑﺪون‬

‫اﻳﺠﺎد ﭼﺎه از ﻧﻮع ‪ P‬در ﺑﺴﺘﺮ ﻗﺮار داد‪ .‬اﻟﺒﺘﻪ اﻳﻦ ﻣﻮرد ﺻﺤﻴﺢ اﺳﺖ وﻟﻲ ﺳﺎﺧﺘﺎرﻫﺎي وان دو ﻗﻠﻮ ﻛﻪ در ﺷﻜﻞ ‪5-2‬‬

‫آورده ﺷﺪه اﺳﺖ ﺑﺴﻴﺎر ﻣﺘﺪاولﺗﺮ ﻣﻲﺑﺎﺷﻨﺪ ﭼﺮا ﻛﻪ ﭘﺮوﺳﻪ دوﭘﻴﻨﮕﻲ ﻛﻪ ﺑﺮاي ﺳﺎﺧﺖ ﭼﺎهﻫﺎي ‪ P‬اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‬

‫)اﻳﻤﭙﻠﻨﺖ ﻛﺮدن ﻳﻮن( ﻧﺴﺒﺖ ﺑﻪ دوﭘﻴﻨﮓ ﺑﺴﺘﺮ ﺑﺴﻴﺎر ﻗﺎﺑﻞ ﻛﻨﺘﺮلﺗﺮ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﭼﻮن ﻣﻼﺣﻈﺎت‬

‫‪22‬‬
‫‪WELL‬‬

‫‪47‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫دوﭘﻴﻨﮓ ﺑﺮاي ﻫﺮ دو ﻧﻮع ‪ N Well‬و ‪ P Well‬ﻳﻜﺴﺎن اﺳﺖ ﺷﺮاﻳﻂ ﺑﺴﻴﺎر ﺑﻬﺘﺮ از ﺣﺎﻟﺘﻲ اﺳﺖ ﻛﻪ ﻳﻜﻲ از اﻧﻮاع‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﺮ ﻳﻚ ﺑﺴﺘﺮ ﺑﺎ ﻣﻴﺰان دوﭘﻴﻨﮓ ﻛﻤﺘﺮ ﻗﺮار ﮔﻴﺮد‪.‬‬

‫ﭘﺎراﻣﺘﺮ ﻣﻬﻢ دﻳﮕﺮ ﻛﻪ ﺑﺎﻳﺪ ﺑﻪ آن ﺗﻮﺟﻪ ﺷﻮد ﺟﻬﺖﮔﻴﺮي ﻛﺮﻳﺴﺘﺎل ﻣﻲﺑﺎﺷﺪ‪ .‬ﻣﻨﻈﻮر از ﺟﻬﺖ ﮔﻴﺮي ﻛﺮﻳﺴﺘﺎل‬

‫ﭼﮕﻮﻧﮕﻲ ﺳﺎﺧﺖ ﻛﺮﻳﺴﺘﺎل و ﻫﻤﭽﻨﻴﻦ ﺟﻬﺖ ﺑﺮش ﻛﺮﻳﺴﺘﺎل ﺑﺮاي ﺗﺸﻜﻴﻞ وﻳﻔﺮﻫﺎ ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺑﺮ اﻳﻦ اﺳﺎس ﺟﻬﺖ‪-‬‬

‫ﮔﻴﺮيﻫﺎي ﺳﻄﺤﻲ ﻧﻈﻴﺮ )‪ (100‬ﻳﺎ )‪ (101‬ﻣﻮﺟﻮد اﺳﺖ‪ .‬اﻣﺮوزه ﺗﻘﺮﻳﺒﺎ ﺗﻤﺎﻣﻲ ﻣﺪارت ﻣﺠﺘﻤﻊ ﺑﺮ وﻳﻔﺮﻫﺎﻳﻲ ﺑﺎ ﺟﻬﺖ‪-‬‬

‫ﮔﻴﺮي ﺳﻄﺤﻲ )‪ (100‬ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮﻧﺪ‪ .‬ﻋﻠﺖ اﺻﻠﻲ آن اﺳﺖ ﻛﻪ وﻳﮋﮔﻲﻫﺎي ﻣﺮﺑﻮط ﺑﻪ ﺳﻄﺢ ﻣﺸﺘﺮك ‪Si/SiO2‬‬

‫وﻗﺘﻲ ﺟﻬﺖﮔﻴﺮي ﻛﺮﻳﺴﺘﺎﻟﻲ )‪ (100‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺑﺴﻴﺎر ﺑﻬﺘﺮ اﺳﺖ‪ .‬ﺗﺠﺮﺑﻪ ﻧﺸﺎن داده اﺳﺖ ﻛﻪ ﻣﻴﺰان ﺧﻄﺎ در‬

‫ﺳﻄﺢ ﺳﻴﻠﻴﻜﻮن )‪ (100‬ﺑﺴﻴﺎر ﻛﻤﺘﺮ از ﺳﺎﻳﺮ ﺳﻄﻮح ﺳﻴﻠﻴﻜﻮﻧﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﻪ ﻫﻤﻴﻦ دﻟﻴﻞ از وﻳﻔﺮ ﺑﺎ ﺟﻬﺖﮔﻴﺮي ﺳﻄﺢ‬

‫)‪ (100‬اﺳﺘﻔﺎده ﻣﻲ ﻛﻨﻴﻢ ]‪.[1‬‬

‫ﺗﺸﻜﻴﻞ ﻻﻳﻪ ﻓﻌﺎل‪:‬‬

‫ﻣﺪارات ﻣﺠﺘﻤﻊ ‪ CMOS‬ﭘﻴﺸﺮﻓﺘﻪ از ﻣﻴﻠﻴﻮنﻫﺎ ﻗﻄﻌﻪ )ﺷﺎﻣﻞ ‪ NMOS‬و ‪ (PMOS‬ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ ﻛﻪ ﭘﻬﻠﻮ ﺑﻪ‬

‫ﭘﻬﻠﻮي ﻳﻜﺪﻳﮕﺮ و در ﻳﻚ ﺑﺴﺘﺮ ﻗﺮار ﮔﺮﻓﺘﻪاﻧﺪ‪ .‬ﻣﺪارﻫﺎ ﺑﺎ ﻛﻤﻚ اﻳﻦ ﻗﻄﻌﺎت ﻃﺮاﺣﻲ ﻣﻲﺷﻮﻧﺪ ﺗﺎ ﺑﺘﻮاﻧﻨﺪ ﻳﻚ ﻋﻤﻠﻴﺎت‬

‫آﻧﺎﻟﻮﮔﻲ ﻳﺎ دﻳﺠﻴﺘﺎﻟﻲ ﭘﻴﺸﺮﻓﺘﻪ را اﻧﺠﺎم دﻫﻨﺪ‪ .‬در ﻃﺮاﺣﻲ ﭼﻨﻴﻦ ﻣﺪاراﺗﻲ ﻓﺮض ﻣﻲﺷﻮد ﻛﻪ اﻳﻦ ﻗﻄﻌﺎت ﻏﻴﺮ از‬

‫ارﺗﺒﺎﻃﻲ ﻛﻪ در ﺿﻤﻦ ﻃﺮح ﺑﺎ ﻳﻜﺪﻳﮕﺮ دارﻧﺪ دﻳﮕﺮ ﻫﻴﭻ ارﺗﺒﺎط و ﺗﺒﺎدﻟﻲ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻧﺪارﻧﺪ‪ .‬ﺑﻪ زﺑﺎن دﻳﮕﺮ ﻣﺎ ﺑﺎﻳﺪ‬

‫ﻣﻄﻤﺌﻦ ﺷﻮﻳﻢ ﻛﻪ ﻗﻄﻌﺎت ﻣﺠﺰا روي ﻳﻚ وﻳﻔﺮ از ﻧﻈﺮ اﻟﻜﺘﺮﻳﻜﻲ از ﻳﻜﺪﻳﮕﺮ اﻳﺰوﻟﻪ ﻫﺴﺘﻨﺪ‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ اﻏﻠﺐ ﺑﺎ ﻗﺮار‬

‫دادن ﻻﻳﻪ ﺿﺨﻴﻤﻲ از ‪ SiO2‬ﺑﻴﻦ ﻫﺮ دو ﻗﻄﻌﻪ ﻓﻌﺎل اﻧﺠﺎم ﻣﻲ ﺷﻮد‪ .‬ﺗﺮﻛﻴﺐ ‪ SiO2‬ﻳﻚ ﺳﺎﺧﺘﺎر اﻳﺰوﻻﺳﻴﻮن ﻣﻨﺎﺳﺐ‬

‫ﻣﻲﺑﺎﺷﺪ و اﻳﺰوﻻﺳﻴﻮنﻫﺎي ﻣﻮرد ﻧﻴﺎز را ﺗﺎﻣﻴﻦ ﻣﻲﻛﻨﺪ‪ .‬ﺑﻪ ﻓﺮاﻳﻨﺪ اﻛﺴﻴﺪ ﻛﺮدن ﻧﺎﺣﻴﻪاي ﺳﻴﻠﻴﻜﻮن ﺑﺴﺘﺮ در‬

‫‪48‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫اﺻﻄﻼح ‪ 23LOCOS‬ﻣﻲﮔﻮﻳﻨﺪ‪ .‬ﻧﻮاﺣﻲ ﺑﻴﻦ اﻳﻦ ﻻﻳﻪﻫﺎي ﺿﺨﻴﻢ ‪ SiO2‬را ﻛﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ در آن ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ‬

‫ﻧﺎﺣﻴﻪ ﻓﻌﺎل‪ 24‬ﺑﺴﺘﺮ ﻣﻲﻧﺎﻣﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 6-2‬‬

‫ﺷﻜﻞ ‪ 6-2‬ﻧﻮاﺣﻲ ﻓﻌﺎل و اﻛﺴﻴﺪ ﺳﻴﻠﻴﻜﻮن‬

‫از ﻣﺮﺣﻠﻪاي ﻛﻪ در ﺷﻜﻞ ‪ 7-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﺷﺮوع ﻣﻲﻛﻨﻴﻢ‪ .‬اﺑﺘﺪا وﻳﻔﺮ را در وانﻫﺎي ﺑﺎ ﺗﺮﻛﻴﺒﺎت ﺷﻴﻤﻴﺎﻳﻲ‬

‫ﻗﺮار ﻣﻲدﻫﻨﺪ ﺗﺎ ﺳﻄﺢ وﻳﻔﺮ از ﻫﺮﮔﻮﻧﻪ ﻧﺎﺧﺎﻟﺼﻲ ﺗﻤﻴﺰ ﺷﻮد‪ .‬ﺳﭙﺲ ﺑﺎ ﻗﺮار دادن وﻳﻔﺮ در ﻳﻚ ﻛﻮره ﺑﺎ دﻣﺎي ﺑﺴﻴﺎر‬

‫ﺑﺎﻻ ﻻﻳﻪاي از ‪) SiO2‬در ﺣﺪود ‪ (40nm‬روي ﺳﻄﺢ ﺳﻴﻠﻴﻜﻮﻧﻲ وﻳﻔﺮ ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬وﻳﻔﺮ ﺑﻪ ﻣﺪت ‪ 15‬دﻗﻴﻘﻪ در ﻛﻮره‬

‫ﺑﺎ دﻣﺎي ‪ 900c‬در اﺗﻤﺴﻔﺮ ‪ H2O‬ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬ﭘﺲ از آن وﻳﻔﺮﻫﺎ ﺑﻪ داﺧﻞ ﻛﻮرهﻫﺎي دﻳﮕﺮي ﻣﻲروﻧﺪ ﺗﺎ ﻻﻳﻪاي از‬

‫‪) Si3N4‬در ﺣﺪود ‪ (80nm‬روي ﻻﻳﻪ ‪ SiO2‬ﻗﺮار ﮔﻴﺮد‪ .‬وﺟﻮد اﻳﻦ دوﻻﻳﻪ ﺑﺮ روي ﺑﺴﺘﺮ ﺑﺎﻋﺚ ﻛﺎﻫﺶ ﻓﺸﺎر ﺑﺮ روي‬

‫آن ﻣﻲﺷﻮد و ﺿﺨﺎﻣﺖ اﻳﻦ ﻻﻳﻪﻫﺎ ﻧﻴﺰ ﺑﺮ اﻳﻦ اﺳﺎس ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮﻧﺪ‪ .‬در ﻣﺮﺣﻠﻪ آﺧﺮ ﻻﻳﻪاي ﻣﻘﺎوم ﺑﻪ ﻧﻮر‪ 25‬ﺑﺮ روي‬

‫آن ﻗﺮار ﻣﻲﮔﻴﺮد ﺗﺎ ﺑﺘﻮان ﻓﺮاﻳﻨﺪ ﻣﺎﺳﻚ را اﻧﺠﺎم داد‪ .‬از آﻧﺠﺎ ﻛﻪ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر در دﻣﺎي اﺗﺎق ﻣﺎﻳﻊ ﻣﻲﺑﺎﺷﺪ آن‬

‫را ﺑﻪ ﺻﻮرت ﭼﺮﺧﺸﻲ ﺑﺮ روي وﻳﻔﺮ ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ‪ .‬ﺳﺮﻋﺖ ﭼﺮﺧﺶ ﺿﺨﺎﻣﺖ ﻧﻬﺎﻳﻲ اﻳﻦ ﻻﻳﻪ را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ ﻛﻪ‬

‫‪23‬‬
‫‪LOCal Oxidation of Silicon‬‬
‫‪24‬‬
‫‪Active Region‬‬
‫‪25‬‬
‫‪Photo resist‬‬

‫‪49‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻣﻌﻤﻮﻻ در ﺣﺪود ‪ 1um‬ﻣﻲﺑﺎﺷﺪ )دﻗﺖ ﺷﻮد ﻧﺴﺒﺖ اﻧﺪازهﻫﺎي ﻧﺸﺎن داده ﺷﺪه ﺗﻨﻬﺎ ﺑﺮاي وﺿﻮح ﺑﻴﺸﺘﺮ ﺷﻜﻞ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ و ﺑﺎ اﻋﺪاد ﮔﻔﺘﻪ ﺷﺪه ﻣﺘﻔﺎوت اﺳﺖ(‪.‬‬

‫‪Photoresist‬‬

‫‪Si3N4‬‬
‫‪SiO2‬‬

‫‪Si, (100), P Type, 5-50 žcm‬‬

‫ﺷﻜﻞ ‪ 7-2‬ﻗﺮار دادن ﻻﻳﻪ ﻫﺎي ‪ SiO2‬و ‪ Si3N4‬ﺑﺮ روي وﻳﻔﺮ‬

‫ﭘﺲ از آﻧﻜﻪ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﺑﺮ روي ﺳﻄﺢ وﻳﻔﺮ ﻗﺮار ﮔﺮﻓﺖ وﻳﻔﺮ را در ﻛﻮره ﻫﺎﻳﻲ ﺑﺎ دﻣﺎي ‪ 100C‬ﻣﻲﭘﺰﻧﺪ‪.‬‬

‫ﺳﭙﺲ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚﻫﺎ اﻟﮕﻮﻫﺎﻳﻲ ﺑﺮاي ﻧﻮاﺣﻲ ‪ LOCOS‬ﻓﺮاﻫﻢ ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ ﻣﺮﺣﻠﻪ ﮔﺮان‬

‫ﻗﻴﻤﺖ و ﭘﻴﭽﻴﺪه ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﻪ ﻣﺎﺷﻴﻦﻫﺎﻳﻲ ﻛﻪ اﻳﻦ ﻓﺮاﻳﻨﺪ را اﻧﺠﺎم ﻣﻲدﻫﻨﺪ در اﺻﻄﻼح "‪ "steppers‬ﮔﻮﻳﻨﺪ ﭼﺮا ﻛﻪ‬

‫آﻧﻬﺎ در ﻫﺮ ﻣﺮﺣﻠﻪ ﺗﻨﻬﺎ ﺑﺮ ﻳﻚ ﻧﺎﺣﻴﻪ ﻛﻮﭼﻚ اﺛﺮ ﻣﻲﮔﺬارﻧﺪ و ﺳﭙﺲ ﻳﻚ ﻣﺮﺣﻠﻪ ﺟﻠﻮ رﻓﺘﻪ و ﺑﺮ ﻧﺎﺣﻴﻪ ﻣﺠﺎور اﺛﺮ‬

‫ﻣﻲﻛﻨﻨﺪ‪ .‬اﻣﺮوزه اﻳﻦ ﻣﺎﺷﻴﻦﻫﺎ ﺑﺎﻳﺪ ﻗﺎدر ﺑﺎﺷﻨﺪ ﺧﻄﻮﻃﻲ در ﺣﺪود ‪ 250nm‬رﺳﻢ ﻛﺮده و آﻧﻬﺎ را ﺑﺎ دﻗﺘﻲ ﻛﻤﺘﺮ از‬

‫‪ 100nm‬روي وﻳﻔﺮ و درﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار دﻫﻨﺪ اﻳﻦ ﻓﺮاﻳﻨﺪ ﭼﻨﺪ ﻣﻴﻠﻴﻮن دﻻر ﻫﺰﻳﻨﻪ دارد‪.‬‬

‫ﻻﻳﻪﻫﺎي ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﺗﺮﻛﻴﺒﺎت ﻫﻴﺪروﻛﺮﺑﻨﻲ ﭘﻴﭽﻴﺪﻫﺎي ﻫﺴﺘﻨﺪ‪ .‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ اﻳﻦ ﻻﻳﻪ در ﻣﻌﺮض ﻧﻮر ﻓﺮا ﺑﻨﻔﺶ‬

‫ﻗﺮار ﻣﻲﮔﻴﺮد اﻳﻦ ﻧﻮر را ﺟﺬب ﻛﺮده و ذوب ﻣﻲﺷﻮﻧﺪ‪ .‬در ﺷﻜﻞ ‪ 8-2‬وﻳﻔﺮ ‪ CMOS‬ﭘﺲ از ﻗﺮار ﮔﺮﻓﺘﻦ در ﻣﻌﺮض‬

‫ﻧﻮر ﻓﺮا ﺑﻨﻔﺶ و ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﻣﺮﺑﻮﻃﻪ )ﻣﺎﺳﻚ ﺷﻤﺎره ﻳﻚ( ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬اﻟﺒﺘﻪ ﻣﺮﺣﻠﻪ دﻳﮕﺮي ﻧﻴﺰ در‬

‫‪50‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫اﻳﻦ ﺷﻜﻞ اﺗﻔﺎق اﻓﺘﺎده اﺳﺖ و آن ﺧﻮردن ﻻﻳﻪ زﻳﺮﻳﻦ ﻣﻘﺎوم ﺑﻪ ﻧﻮر )‪ (Si3N4‬ﺗﻮﺳﻂ اﺳﻴﺪ ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺑﻪ آن‬

‫ﺧﻮردﮔﻲ ﺧﺸﻚ ﮔﻮﻳﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 8-2‬اﺳﺘﻔﺎده از ﻣﺎﺳﻚ ﺷﻤﺎره ﻳﻚ ﺑﺮاي ﺣﺬف ﺑﺨﺶ ﻫﺎﻳﻲ از ‪Si3N4‬‬

‫ﭘﺲ از آﻧﻜﻪ ﺧﻮردﮔﻲ ‪ Si3N4‬ﺑﻪ ﭘﺎﻳﺎن رﺳﻴﺪ وﻳﻔﺮ را درﻛﻮرهاي ﺑﺎ ﻣﺤﻴﻂ اﻛﺴﻴﺪي ﻗﺮار ﻣﻲدﻫﻨﺪ ﺗﺎ ﻻﻳﻪ ‪ SiO2‬ﺑﻪ‬

‫ﺻﻮرت ﻣﻨﻄﻘﻪاي رﺷﺪ ﻛﻨﺪ و ﺿﺨﻴﻢ ﺷﻮد‪ .‬ﻻﻳﻪ ‪ Si3N4‬ﻣﺎﻧﻊ اﻛﺴﻴﺪﺷﺪﮔﻲ در ﻧﻮاﺣﻲ زﻳﺮﻳﻦ ﺧﻮد)‪ SiO2‬و ‪ (Si‬ﻣﻲ‪-‬‬

‫ﺷﻮد‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﺑﻪ ﻣﺪت ‪ 90 min‬و در دﻣﺎي ‪ 1000C‬اﻧﺠﺎم ﻣﻲﺷﻮد ﻛﻪ در ﻧﻬﺎﻳﺖ ‪ 500nm‬ﺑﻪ ﺿﺨﺎﻣﺖ ‪ SiO2‬ﻣﻲ‪-‬‬

‫اﻓﺰاﻳﺪ‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ در ﺷﻜﻞ ‪ 9-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در ﭘﺎﻳﺎن اﻳﻦ ﻣﺮﺣﻠﻪ ﻧﻮاﺣﻲ ‪ LOCOS‬ﺑﻮﺟﻮد آﻣﺪهاﻧﺪ‪.‬‬

‫در اﻳﻦ ﻣﺮﺣﻠﻪ ﻣﻲﺗﻮان ﺑﺎ ﻛﻤﻚ ﺧﻮردﮔﻲ اﺳﻴﺪي ﻻﻳﻪ ‪ Si3N4‬را از ﺳﻄﺢ وﻳﻔﺮ ﭘﺎك ﻛﺮد‪ .‬اﻟﺒﺘﻪ ﺑﺎﻳﺪ دﻗﺖ ﺷﻮد از‬

‫اﺳﻴﺪي اﺳﺘﻔﺎده ﺷﻮد ﻛﻪ ﺑﺎﻋﺚ ﺧﻮردﮔﻲ اﻛﺴﻴﺪ ‪ LOCOS‬ﻧﺸﻮد‪.‬‬

‫‪51‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 9-2‬اﻓﺰاﻳﺶ ﻋﻤﻖ ‪ SiO2‬ﺑﺮاي اﻳﺰوﻻﺳﻴﻮن دو ﭼﺎه‬

‫ﺗﺸﻜﻴﻞ ﭼﺎه ﻧﻮع ‪ N‬و ‪: P‬‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻻﻳﻪي ﻣﻘﺎوم ﺑﻪ ﻧﻮري روي ﺑﺨﺶﻫﺎﻳﻲ ﻛﻪ ﻗﺮار اﺳﺖ ﭼﺎه ﻧﻮع ‪ N‬واﻗﻊ ﺷﻮد ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره‬

‫دو ﻗﺮار ﻣﻲدﻫﻨﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ (10-2‬و ﺳﭙﺲ ﺑﺎ اﺗﻢﻫﺎي ﺑﻮر وﻳﻔﺮ را ﺑﻤﺒﺎران ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ ﻋﻤﻞ ﺑﺎﻋﺚ ﻣﻲﺷﻮد در‬

‫ﻧﻮاﺣﻲ ﺑﺪون ﭘﻮﺷﺶ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﭼﮕﺎﻟﻲ ﻳﻮنﻫﺎي ﻣﺜﺒﺖ اﻓﺰاﻳﺶ ﻳﺎﻓﺘﻪ و ‪ P+‬ﺑﻮﺟﻮد ﺑﻴﺎﻳﺪ‪ .‬در ﭘﺎﻳﺎن اﻳﻦ‬

‫ﻗﺴﻤﺖ ﭼﺎه ﻻزم ﺑﺮاي ﻗﺮارﮔﻴﺮي ‪ NMOS‬ﻫﺎ ﺑﻮﺟﻮد ﻣﻲآﻳﺪ‪.‬‬

‫‪52‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 10-2‬ﺗﺸﻜﻴﻞ ﭼﺎه از ﺟﻨﺲ ‪ P‬ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪NMOS‬‬

‫ﺑﻪ ﻃﻮر ﻣﺸﺎﺑﻪ ﻻﻳﻪي ﻣﻘﺎوم ﺑﻪ ﻧﻮري ﺑﺮ روي ﭼﺎهﻫﺎي ﻧﻮع ‪ P‬ﺳﺎﺧﺘﻪ ﺷﺪه در ﻣﺮﺣﻠﻪ ﻗﺒﻞ ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره ﺳﻪ‬

‫ﻗﺮار ﻣﻲدﻫﻨﺪ و اﻳﻨﺒﺎر وﻳﻔﺮ را ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﻓﺴﻔﺮ ﻣﻲﻛﻨﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(11-2‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﺑﺎﻋﺚ ﻣﻲﺷﻮد در‬

‫ﻧﻮاﺣﻲ ﺑﺪون ﭘﻮﺷﺶ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﭼﮕﺎﻟﻲ ﺣﺎﻣﻞﻫﺎي ﻧﻮع ‪ N‬اﻓﺰاﻳﺶ ﻳﺎﺑﺪ و ‪ N+‬ﺑﻮﺟﻮد ﺑﻴﺎﻳﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 11-2‬ﺗﺸﻜﻴﻞ ﭼﺎه از ﺟﻨﺲ ‪ N‬ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪PMOS‬‬

‫‪53‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﭘﺲ از آﻧﻜﻪ اﻳﻦ دو ﭼﺎه ﺑﻮﺟﻮد آﻣﺪ ﻧﻮﺑﺖ ﺑﻪ ﺗﻌﻴﻴﻦ ﻋﻤﻖ اﻳﻦ ﭼﺎهﻫﺎ ﻣﻲرﺳﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر وﻳﻔﺮ را ﺑﻪ ﻣﺪت ‪ 5‬ﺗﺎ‬

‫‪ 6‬ﺳﺎﻋﺖ در ﻛﻮرهاي ﺑﺎ دﻣﺎي ‪ 1000°C-1100°C‬ﻗﺮار ﻣﻲدﻫﻨﺪ‪ .‬در ﭘﺎﻳﺎن اﻳﻦ ﻣﺮﺣﻠﻪ ﻋﻤﻖ اﻳﻦ ﭼﺎهﻫﺎ ﺑﻪ ﻣﻴﺰان ﻗﺎﺑﻞ‬

‫ﻗﺒﻮﻟﻲ ﻣﻲرﺳﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(12-2‬‬

‫ﺷﻜﻞ ‪ 12-2‬ﺗﻌﻴﻴﻦ ﻋﻤﻖ ﭼﺎه ﻫﺎ‬

‫ﺑﺮاي داﺷﺘﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﺑﺎ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﻨﻈﻴﻤﻲ ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره ﭼﻬﺎر ﻻﻳﻪي ﻣﻘﺎوم ﺑﻪ ﻧﻮري ﺑﺮ‬

‫روي ﭼﺎه ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪) PMOS‬ﻳﻌﻨﻲ ‪ (N Well‬ﻗﺮار داده و دوﺑﺎره ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﺑﺎ اﺗﻢ ﺑﻮر ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﻣﺮﺣﻠﻪ‬

‫ﭼﮕﺎﻟﻲ ﺣﺎﻣﻞﻫﺎي ‪ P‬در ﺳﻄﺢ وﻳﻔﺮ و در ﻧﻮاﺣﻲ ﻣﺮﺑﻮﻃﻪ ﺑﺎﻻﺗﺮ ﻣﻲرود )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(13-2‬‬

‫‪Photo resist‬‬ ‫‪Boron‬‬

‫‪SiO2‬‬

‫ﺷﻜﻞ ‪ 13-2‬ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﺑﺎ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﻨﻈﻴﻤﻲ‬

‫‪54‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺑﻪ ﻃﻮر ﻣﺸﺎﺑﻪ ﺑﺮاي داﺷﺘﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬ﺑﺎ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﻨﻈﻴﻤﻲ ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره ﭘﻨﺞ ﻻﻳﻪي ﻣﻘﺎوم‬

‫ﺑﻪ ﻧﻮري ﺑﺮ روي ﭼﺎه ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪) NMOS‬ﻳﻌﻨﻲ ‪ (P Well‬ﻗﺮار داده و ﺑﺎ اﺗﻢ آرﺳﻨﻴﻚ ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﻣﻲﻛﻨﻴﻢ‪ .‬در‬

‫اﻳﻦ ﻣﺮﺣﻠﻪ ﭼﮕﺎﻟﻲ ﺣﺎﻣﻞ ﻫﺎي ‪ N‬در ﺳﻄﺢ وﻳﻔﺮو در ﻧﻮاﺣﻲ ﻣﺮﺑﻮﻃﻪ ﺑﺎﻻ ﻣﻲرود )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(14-2‬‬

‫ﺷﻜﻞ ‪ 14-2‬ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬ﺑﺎ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﻨﻈﻴﻤﻲ‬

‫ﻻﻳﻪ اﻛﺴﻴﺪ ﺗﻘﻮﻳﺖ ﺷﺪه ﺗﺎ ﺑﻪ ﺿﺨﺎﻣﺖ در ﺣﺪود ‪ 3-5 nm‬ﺑﺮﺳﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(15-2‬‬

‫ﺷﻜﻞ ‪ 15-2‬ﺗﻘﻮﻳﺖ ﻻﻳﻪ اﻛﺴﻴﺪ‬

‫‪55‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﭘﺮوﺳﻪ ﺑﺮ روي ﻧﻮاﺣﻲ ﻓﻌﺎل‪:‬‬

‫ﺳﭙﺲ ﻻﻳﻪاي از ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن از ﻃﺮﻳﻖ ‪ 26LPCVD‬روي ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ ﻗﺮار ﻣﻲﮔﻴﺮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ (16-2‬اﻳﻦ‬

‫ﻻﻳﻪ در واﻗﻊ ﻫﻤﺎن ﻻﻳﻪ ﭘﻠﻲ در ‪ Layout‬ﻣﻲ ﺑﺎﺷﺪ ﻛﻪ ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺗﺸﻜﻴﻞ ﻣﻲ دﻫﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 16-2‬ﻗﺮار دادن ﻻﻳﻪ اي از اﻛﺴﻴﺪ ﺳﻴﻠﻴﻜﻮن‬

‫ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره ﺷﺶ اﻛﺴﻴﺪ ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺗﻮﺳﻂ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﻣﺤﻔﻮظ ﻣﺎﻧﺪه و ﺑﻘﻴﻪ ﭘﻠﻲ‬

‫ﺳﻴﻠﻴﻜﻮن در ﺳﺎﻳﺮ ﻧﻮاﺣﻲ وﻳﻔﺮ از ﺑﻴﻦ ﻣﻲرود)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 17-2‬‬

‫‪26‬‬
‫‪Low-Pressure Chemical Vapor Deposition‬‬

‫‪56‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 17-2‬ﺗﺸﻜﻴﻞ ﻻﻳﻪ ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن‬

‫ﻣﺎﺳﻚ ﺷﻤﺎره ﻫﻔﺖ ﺑﺮاي ﺣﻔﺎﻇﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﻣﺮﺣﻠﻪ ﻻﻳﻪ ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﺑﺮ روي‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﻗﺮار ﻣﻲﮔﻴﺮد و ﺳﭙﺲ ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ ﺑﻤﺒﺎران ﻳﻮﻧﻲ از ﺟﻨﺲ ﻓﺴﻔﺮ ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ . (18-2‬در ﭘﺎﻳﺎن اﻳﻦ ﻣﺮﺣﻠﻪ ﻧﻮاﺣﻲ ‪ 27LDD‬ﺑﻮﺟﻮد ﻣﻲآﻳﻨﺪ‪ .‬اﻳﺪه اﺻﻠﻲ اﻳﻦ ﻣﺮﺣﻠﻪ آن اﺳﺖ ﻛﻪ ﻣﻴﺰان دوﭘﻴﻨﮓ را‬

‫ﺳﺎﺧﺘﺎر ‪N+N-P‬‬ ‫در ﻧﺎﺣﻴﻪ درﻳﻦ درﺟﻪ ﺑﻨﺪي ﻛﻨﺪ ﺑﺪﻳﻦ ﻣﻌﻨﻲ ﻛﻪ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﺑﻴﻦ درﻳﻦ و ﻛﺎﻧﺎل‬

‫و ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﺑﻴﻦ درﻳﻦ و ﻛﺎﻧﺎل ﺳﺎﺧﺘﺎر ‪ P+P-N‬ﺑﻮﺟﻮد آﻳﺪ‪ .‬در ﻧﺘﻴﺠﻪ وﻟﺘﺎژ درﻳﻦ در ﻣﺴﺎﻓﺖ‬

‫ﻃﻮﻻﻧﻲﺗﺮي ﻧﺴﺒﺖ ﺑﻪ اﺗﺼﺎل ﻣﺴﺘﻘﻴﻢ ‪ N+P‬اﻓﺖ ﻣﻲﻛﻨﺪ‪ .‬اﻳﻦ ﻋﻤﻞ ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻛﻪ اﻧﺪازه ﻣﺎﻛﺰﻳﻤﻮم ﻣﻴﺪان‬

‫اﻟﻜﺘﺮﻳﻜﻲ در ﻧﺰدﻳﻜﻲ ﻧﺎﺣﻴﻪ درﻳﻦ ﻛﺎﻫﺶ ﻳﺎﺑﺪ‪ .‬از آﻧﺠﺎ ﻛﻪ ﺑﺴﻴﺎري از آﺛﺎر زﻳﺎنآور ﻣﻴﺪانﻫﺎي ﻣﻐﻨﺎﻃﻴﺴﻲ ﺑﺰرگ در‬

‫ﻗﻄﻌﺎت ‪ MOS‬ﺑﻪ ﺻﻮرت ﻧﻤﺎﻳﻲ واﺑﺴﺘﻪ ﺑﻪ ﻣﻴﺪان اﻟﻜﺘﺮﻳﻜﻲ ﻣﻲﺑﺎﺷﻨﺪ‪ ,‬داﺷﺘﻦ ﻣﻴﺪان اﻟﻜﺘﺮﻳﻜﻲ ﻛﻮﭼﻜﺘﺮ در ﻧﻮاﺣﻲ‬

‫‪ LDD‬ﻗﺎﺑﻠﻴﺖ اﻃﻤﻴﻨﺎن ﻗﻄﻌﺎت را ﺗﺎ ﺣﺪ ﺧﻮﺑﻲ اﻓﺰاﻳﺶ ﻣﻲدﻫﺪ‪ .‬ﺑﺮاي اﻃﻼﻋﺎت ﺑﻴﺸﺘﺮ ﺑﻪ ﻣﺮﺟﻊ ]‪ [1‬ﻣﺮاﺟﻌﻪ ﺷﻮد‪.‬‬

‫‪27‬‬
‫‪Lightly Doped Drain‬‬

‫‪57‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 18-2‬ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﭼﺎه ‪P‬‬

‫ﻣﻄﺎﺑﻖ ﻓﺮاﻳﻨﺪ ذﻛﺮ ﺷﺪه ﺑﺮاي ﻣﺎﺳﻚ ﺷﻤﺎره ﻫﻔﺖ از ﻣﺎﺳﻚ ﺷﻤﺎره ﻫﺸﺖ ﺑﺮاي ﺳﺎﺧﺖ ﻧﻮاﺣﻲ ‪ LDD‬در‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ اﻳﻦ ﺑﺎر ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ ﺑﻤﺒﺎران ﻳﻮﻧﻲ از ﺟﻨﺲ ﺑﻮر ﻣﻲ‪-‬‬

‫ﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(19-2‬‬

‫ﺷﻜﻞ ‪ 19-2‬ﺑﻤﺒﺎران ﻳﻮﻧﻲ ﭼﺎه ‪N‬‬

‫‪58‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻗﺮار دادن ﻻﻳﻪ دياﻟﻜﺘﺮﻳﻚ ﻓﺎﺻﻠﻪ دﻫﻨﺪه از ﺟﻨﺲ ‪ SiO2‬ﻳﺎ ‪ Si3N4‬ﺑﺮ روي ﺳﻄﺢ وﻳﻔﺮ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(20-2‬ﺿﺨﺎﻣﺖ اﻳﻦ ﻻﻳﻪ اﻧﺪازه ﻋﺮض ﻧﻮاﺣﻲ ﻓﺎﺻﻠﻪ دﻫﻨﺪه را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻨﺪ و ﺑﺎﻳﺪ ﺑﻪ ﮔﻮﻧﻪاي‬

‫اﻧﺘﺨﺎب ﺷﻮﻧﺪ ﻛﻪ وﻳﮋﮔﻲﻫﺎي ﻗﻄﻌﻪ را ﺑﻬﻴﻨﻪ ﻛﻨﻨﺪ‪ .‬ﻣﻌﻤﻮﻻ اﻳﻦ ﺿﺨﺎﻣﺖ در ﺣﺪود ﭼﻨﺪ ﺻﺪ ﻧﺎﻧﻮﻣﺘﺮ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 20-2‬ﻗﺮار دادن ﻻﻳﻪ اي از ‪ SiO2‬ﻳﺎ ‪ Si3N4‬ﺑﺮ ﺳﻄﺢ وﻳﻔﺮ‬

‫ﺗﻮﺳﻂ ﺧﻮردﮔﻲ ﻧﺎﻫﻤﺴﺎﻧﮕﺮد اﻳﻦ اﻛﺴﻴﺪ ﺧﻮرده ﺷﺪه و ﻧﻮاﺣﻲ ﻓﺎﺻﻠﻪ دﻫﻨﺪه ﻫﻤﭽﻮن دﻳﻮاري در اﻃﺮاف اﻛﺴﻴﺪ‬

‫ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻗﺮار ﻣﻲﮔﻴﺮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(21-2‬‬

‫ﺷﻜﻞ ‪ 21-2‬ﺗﺸﻜﻴﻞ دﻳﻮاره ﻫﺎي ﻓﺎﺻﻠﻪ دﻫﻨﺪه ﺑﺮاي اﻛﺴﻴﺪ ﮔﻴﺖ‬

‫‪59‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺗﺸﻜﻴﻞ ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ ‪:‬‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ از ﻣﺎﺳﻚ ﺷﻤﺎره ﻧﻪ ﺑﺮاي ﺣﻔﺎﻇﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد و دوﺑﺎره ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ‬

‫ﺑﻤﺒﺎران ﻳﻮﻧﻲ از ﺟﻨﺲ آرﺳﻨﻴﻚ ﻣﻲﺷﻮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(22-2‬‬

‫ﺷﻜﻞ ‪ 22-2‬ﺗﺸﻜﻴﻞ ﻧﺎﺣﻴﻪ ﺳﻮرس و درﻳﻦ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪NMOS‬‬

‫ﺳﭙﺲ ﺗﻮﺳﻂ ﻣﺎﺳﻚ ﺷﻤﺎره ده ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻧﻮع ‪ NMOS‬ﻣﺤﺎﻓﻈﺖ ﺷﺪه و ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ ﺑﻤﺒﺎران ﻳﻮﻧﻲ از ﺟﻨﺲ‬

‫ﺑﻮر ﻣﻲﺷﻮد‪) .‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ (23-2‬در ﭘﺎﻳﺎن اﻳﻦ ﻣﺮﺣﻠﻪ ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ MOS‬ﺑﻮﺟﻮد آﻣﺪه‬

‫اﺳﺖ‪.‬‬

‫‪60‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 23-2‬ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪PMOS‬‬

‫ﺑﺮاي آﻧﻜﻪ اﺗﺼﺎﻻت ﺑﻪ ﻋﻤﻖ ﻧﻬﺎﻳﻲ ﺧﻮد ﺑﺮﺳﻨﺪ وﻳﻔﺮ را درون ﻛﻮرهاي ﺑﺎ دﻣﺎي ‪ 1000C‬ﺑﻪ ﻣﺪت ﻳﻚ دﻗﻴﻘﻪ ﻗﺮار ﻣﻲ‪-‬‬

‫دﻫﻨﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(24-2‬‬

‫ﺷﻜﻞ ‪ 24-2‬ﺗﻌﻴﻴﻦ ﻋﻤﻖ ﻧﻬﺎﻳﻲ اﺗﺼﺎﻻت‬

‫‪61‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﭘﺲ از رﺳﻴﺪن اﺗﺼﺎﻻت ﺑﻪ ﻋﻤﻖ ﻧﻬﺎﻳﻲ ﺧﻮد ﺑﺪون ﻗﺮار دادن ﻣﺎﺳﻚ ﺧﺎﺻﻲ ﻻﻳﻪ ﻧﺎزك اﻛﺴﻴﺪ ﮔﻴﺖ را ﻣﻲﺧﻮرﻧﺪ ﺗﺎ‬

‫ﺑﺘﻮان اﺗﺼﺎﻻت ﮔﻴﺖ و ﺳﻮرس و درﻳﻦ را ﺑﻪ ﻓﻠﺰات ﺑﺮ ﻗﺮار ﻛﺮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(25-2‬‬

‫ﺷﻜﻞ ‪ 25-2‬ﺧﻮردﮔﻲ اﻛﺴﻴﺪ در ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ‬

‫ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ‪:‬‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻻﻳﻪاي از ﺗﻴﺘﺎﻧﻴﻮم ﺑﺮ روي ﺳﻄﺢ وﻳﻔﺮ اﻓﺸﺎﻧﺪه ﻣﻲﺷﻮد‪ .‬ﻃﻲ اﻳﻦ ﻓﺮاﻳﻨﺪ ﻻﻳﻪاي ﺑﺎ ﺿﺨﺎﻣﺖ ‪100nm‬‬

‫از ﺟﻨﺲ ﺗﻴﺘﺎﻧﻴﻮم ﺑﺮ روي ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ ﻗﺮار ﻣﻲﮔﻴﺮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(26-2‬‬

‫‪62‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 26-2‬اﻓﺸﺎﻧﺪن ﻻﻳﻪ اي از ﺗﻴﺘﺎﻧﻴﻮم ﺑﺮ روي وﻳﻔﺮ‬

‫ﺳﭙﺲ وﻳﻔﺮ در ﻣﺤﻴﻄﻲ از ‪ N2‬ﻗﺮار ﻣﻲﮔﻴﺮد و ﻃﻲ واﻛﻨﺶﻫﺎﻳﻲ ‪ TiSi2‬و ‪ TiN‬ﺗﺸﻜﻴﻞ ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪.(27-2‬‬

‫ﺷﻜﻞ ‪ 27-2‬ﺗﺸﻜﻴﻞ ‪ TiSi2‬و ‪ TiN‬در ﺳﻄﺢ وﻳﻔﺮ‬

‫‪63‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺗﺸﻜﻴﻞ ﺷﺪن ﭼﻨﺪ ﻻﻳﻪ ﻓﻠﺰي ‪:‬‬

‫ﺗﻮﺳﻂ ﻣﺎﺳﻚ ﺷﻤﺎره ﻳﺎزده ‪ TiN‬ﻫﺎ در ﺑﺮﺧﻲ ﻧﻘﺎط ﺧﻮرده ﻣﻲﺷﻮﻧﺪ ﺗﺎ ﻧﻮاﺣﻲ اﺗﺼﺎﻻت داﺧﻠﻲ ﺗﻌﻴﻴﻦ ﺷﻮﻧﺪ‪).‬ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪(28-2‬‬

‫ﺷﻜﻞ ‪ 28-2‬ﺧﻮردﮔﻲ ‪ TiN‬ﺗﻮﺳﻂ ﻣﺎﺳﻚ ﺷﻤﺎره ﻳﺎزده‬

‫ﻻﻳﻪاي از ﺟﻨﺲ ‪ SiO2‬ﺑﺮ روي ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ ﻗﺮار داده ﻣﻲﺷﻮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(29-2‬‬

‫ﺷﻜﻞ ‪ 29-2‬ﻗﺮار دادن ﻻﻳﻪ ‪ SiO2‬ﺑﺮ روي وﻳﻔﺮ‬

‫‪64‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺳﭙﺲ ﻧﺎﻫﻤﻮاريﻫﺎي ﻣﻮﺟﻮد در ﺳﻄﺢ اﻳﻦ ﻻﻳﻪ ﺗﻮﺳﻂ ‪ 28CMP‬ﻫﻤﻮار ﻣﻲﺷﻮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(30-2‬‬

‫ﺷﻜﻞ ‪ 30-2‬ﻫﻤﻮار ﻛﺮدن ﺳﻄﺢ وﻳﻔﺮ از روش ‪CMP‬‬

‫ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره دوازده ﺳﻮراخﻫﺎي اﺗﺼﺎﻻت در داﺧﻞ ﺳﻄﺢ ‪ SiO2‬اﻳﺠﺎد ﻣﻲﺷﻮد‪) .‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(31-2‬‬

‫ﺷﻜﻞ ‪ 31-2‬اﻳﺠﺎد ﺳﻮراخ ﻫﺎﻳﻲ ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎﻻت‬

‫‪28‬‬
‫‪Chemical Mechanical Polishing‬‬

‫‪65‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻻﻳﻪاي از ‪ TiN‬ﺑﺮ روي ﻛﻞ ﺳﻄﺢ وﻳﻔﺮ اﻓﺸﺎﻧﺪه ﻣﻲﺷﻮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(32-2‬‬

‫ﺷﻜﻞ ‪ 32-2‬ﻗﺮار دادن ﻻﻳﻪ اي از ‪ TiN‬ﺑﺮ ﺳﻄﺢ وﻳﻔﺮ‬

‫ﺑﺎ اﺳﺘﻔﺎده از ‪ CMP‬ﺳﻄﺢ وﻳﻔﺮ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 33-2‬ﻫﻤﻮار ﻣﻲﺷﻮد‪.‬‬

‫‪P+‬‬ ‫‪N‬‬ ‫‪P+‬‬ ‫‪N+‬‬ ‫‪P‬‬ ‫‪N+‬‬

‫‪N Well‬‬ ‫‪P Well‬‬

‫‪P‬‬

‫ﺷﻜﻞ ‪ 33-2‬ﻫﻤﻮار ﻛﺮدن ﺳﻄﺢ وﻳﻔﺮ ﺗﻮﺳﻂ روش ‪CMP‬‬

‫آﻟﻮﻣﻴﻨﻴﻮم ﺑﺮ روي ﺳﻄﺢ وﻳﻔﺮ ﭘﺎﺷﻴﺪه ﻣﻲﺷﻮد‪ .‬ﺑﺎ ﻛﻤﻚ ﻣﺎﺳﻚ ﺷﻤﺎره ﺳﻴﺰده ﻣﻜﺎنﻫﺎي ﺧﻮردﮔﻲ آﻟﻮﻣﻴﻨﻴﻮم‬

‫ﻣﺸﺨﺺ ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(34-2‬‬

‫‪66‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 34-2‬ﻗﺮار دادن آﻟﻮﻣﻴﻨﻴﻮم در ﺳﻄﺢ وﻳﻔﺮ‬

‫ﻻﻳﻪﻫﺎي دياﻟﻜﺘﺮﻳﻚ داﺧﻠﻲ و ﻓﻠﺰ ﺳﻄﺢ دوم ﻣﺎﻧﻨﺪ ﺳﻄﺢ اول ﻗﺮار داده ﻣﻲﺷﻮﻧﺪ‪ .‬ﻣﺎﺳﻚ ﭼﻬﺎرده ﺑﺮاي ﻣﺸﺨﺺ‬

‫ﻛﺮدن ﻣﺤﻞ ‪ via‬ﻫﺎ و ﻣﺎﺳﻚ ﺷﻤﺎره ﭘﺎﻧﺰده ﺑﺮاي ﺗﻌﺮﻳﻒ ﻣﺘﺎل ‪ 2‬اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬آﺧﺮﻳﻦ ﻻﻳﻪ از ‪ Si3N4‬ﺗﻮﺳﻂ‬

‫‪ PECVD‬ﺑﺮ روي وﻳﻔﺮ ﻗﺮار ﮔﺮﻓﺘﻪ و ﺗﻮﺳﻂ ﻣﺎﺳﻚ ﺷﻤﺎره ﺷﺎﻧﺰده ﻣﻨﻈﻢ ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﻣﺮﺣﻠﻪ ﺳﺎﺧﺘﺎر ‪CMOS‬‬

‫ﺗﻜﻤﻴﻞ ﻳﺎﻓﺘﻪ اﺳﺖ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(35-2‬‬

‫‪P+‬‬ ‫‪N‬‬ ‫‪P+‬‬ ‫‪N+‬‬ ‫‪P‬‬ ‫‪N+‬‬

‫‪N Well‬‬ ‫‪P Well‬‬

‫‪P‬‬

‫ﺷﻜﻞ ‪ 35-2‬ﻃﺮح ﻧﻬﺎﻳﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪CMOS‬‬

‫‪67‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 2-3-2‬ﻣﻘﺎﻳﺴﻪ اي ﺑﻴﻦ ﻻﻳﻪ ﻫﺎي ﻣﻮﺟﻮد در ﺳﺎﺧﺖ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر و ﻣﻌﺎدل آنﻫﺎ در ‪Layout‬‬

‫ﺣﺎل ﻛﻪ ﺑﺎ ﺗﻜﻨﻮﻟﻮژي ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬و ‪ PMOS‬آﺷﻨﺎ ﺷﺪﻳﺪ ﺑﻪ ﺑﺮرﺳﻲ ارﺗﺒﺎط اﻳﻦ ﺳﺎﺧﺘﺎرﻫﺎ ﺑﺎ‬

‫ﻻﻳﻪﻫﺎي ﻣﺘﻨﺎﻇﺮﺷﺎن در ‪ Layout‬ﻣﻲﭘﺮدازﻳﻢ‪ .‬در ﺷﻜﻞ ‪ 36-2‬ﻳﻚ ﭼﺎه از ﺟﻨﺲ ‪ N‬و ﻣﺘﻨﺎﻇﺮ آن در ‪ Layout‬ﻧﺸﺎن‬

‫داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 36-2‬ﭼﺎه از ﺟﻨﺲ ‪ N‬ﺑﻪ ﻫﻤﺮاه ﻣﺘﻨﺎﻇﺮش در ‪Layout‬‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﻳﺎ ‪ Diffusion‬ﺗﺸﻜﻴﻞ ﻣﻲﺷﻮد‪ .‬ﭘﺪﻳﺪه ﻧﻮك ﭘﺮﻧﺪه ﺧﻄﺎﻳﻲ اﺳﺖ ﻛﻪ ﻫﺮﭼﻪ ‪W‬‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻛﻮﭼﻜﺘﺮ ﺑﺎﺷﺪ اﻳﻦ ﭘﺪﻳﺪه ﻣﺨﺮبﺗﺮ ﻣﻲﺷﻮد‪ .‬ﭘﺪﻳﺪه ﻧﻮك ﭘﺮﻧﺪه ﺑﺎﻋﺚ اﻓﺰاﻳﺶ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻣﻲﺷﻮد‪ .‬اﻳﻦ اﺛﺮ ﻣﺨﺮب ﻳﻜﻲ دﻳﮕﺮ از دﻻﻳﻞ ﻛﻮﭼﻚ ﻧﺒﻮدن ﺑﻴﺶ از ﺣﺪ ‪ W‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻣﻲﺑﺎﺷﺪ‪ .‬در‬

‫ﺷﻜﻞ ‪ 37-2‬ﻧﺎﺣﻴﻪ ﻓﻌﺎل در ﭼﺎه ‪ N‬و ﻫﻤﭽﻨﻴﻦ ﻃﺮح ‪ Layout‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪68‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 37-2‬ﺗﺸﻜﻴﻞ ﻧﺎﺣﻴﻪ ﻓﻌﺎل در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫ﺳﭙﺲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 38-2‬اﻛﺴﻴﺪ ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار داده ﻣﻲﺷﻮد‪ .‬اﻳﻦ اﻛﺴﻴﺪ ﻣﻌﺎدل ﻧﻮار ﻧﺎرﻧﺠﻲ رﻧﮓ ﻣﻮﺟﻮد‬

‫در ﺷﻜﻞ ‪ 38-2‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺑﺨﺶ ﻣﺮﺑﻮط ﺑﻪ ﺧﻄﺎﻫﺎي ‪ DRC‬در ﻓﺼﻮل آﻳﻨﺪه ﮔﻔﺘﻪ ﺧﻮاﻫﺪ ﺷﺪ ﻣﻴﺰان‬

‫ﺿﺨﺎﻣﺖ ﻧﻮار ﭘﻠﻲ و ﻳﺎ ﻣﻴﺰان ﺑﻴﺮون زدﮔﻲ آن از ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﺑﺎﻳﺪ از ﻗﻮاﻋﺪ ﺧﺎﺻﻲ ﻛﻪ ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﺗﻜﻨﻮﻟﻮژي اﺳﺖ‬

‫ﺗﺒﻌﻴﺖ ﻛﻨﺪ‪.‬‬

‫‪L‬‬

‫‪W‬‬

‫ﺷﻜﻞ ‪ 38-2‬ﻗﺮار دادن ﻧﻮار ﭘﻠﻲ ﺑﻪ ﻋﻨﻮان ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪69‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻧﺎﺣﻴﻪ ‪ P+‬ﻛﻪ ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ را ﻣﻲﺳﺎزد ﺗﺸﻜﻴﻞ ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﻣﻌﺎدل ﻻﻳﻪ ‪PPLUS‬‬

‫در ‪ Layout‬ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺑﺎ ﻻﻳﻪﻫﺎﺷﻮر ﺧﻮردهاي در ﺷﻜﻞ ‪ 39-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 39-2‬ﺗﺸﻜﻴﻞ ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻻﻳﻪ ‪ N+‬ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎل ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار داده ﻣﻲﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(40-2‬اﻳﻦ ﻓﺮاﻳﻨﺪ‬

‫ﻣﻌﺎدل ﻻﻳﻪ ‪ NPLUS‬در ‪ Layout‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 40-2‬ﺑﺮﻗﺮاري اﺗﺼﺎل ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫‪70‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫در اﻳﻦ ﻣﺮﺣﻠﻪ ﻛﺎﻧﺘﻜﺖﻫﺎي در ﻣﻜﺎنﻫﺎي ﻣﺮﺑﻮﻃﻪ ﻗﺮار داده ﻣﻲﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(41-2‬ﻛﺎﻧﺘﻜﺖﻫﺎ در ﻣﺤﻞ‬

‫ﺳﻮرس و درﻳﻦ و ﮔﻴﺖ و ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬دﻗﺖ ﺷﻮد ﺑﺮ روي ﻧﻮار ﭘﻠﻲ ﺗﻨﻬﺎ ﻛﺎﻧﺘﻜﺖ ﮔﻴﺖ ﻗﺮار ﮔﻴﺮد‪.‬‬

‫اﻳﻦ ﻓﺮاﻳﻨﺪ در ﻃﺮح ‪ Layout‬ﺑﺎ اﺳﺘﻔﺎده از ﻻﻳﻪ ‪ CONT‬ﻣﺸﺨﺺ ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 41-2‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ در ﻣﺤﻞ ﻫﺎي ﻣﺮﺑﻮﻃﻪ‬

‫ﻻﻳﻪاي از اﻟﻮﻣﻴﻨﻴﻮم ﺑﺮاي ﺑﺮ ﻗﺮاري اﺗﺼﺎل ﺑﺮ ﺳﻄﻊ وﻳﻔﺮ ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﻣﻌﺎدل ﻗﺮار دادن ﻻﻳﻪ ﻣﺘﺎل ﻳﻚ‬

‫ﺑﺮ روي ﻛﺎﻧﺘﻜﺖﻫﺎ در ‪ Layout‬ﻣﻲﺑﺎﺷﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(42-2‬‬

‫ﺷﻜﻞ ‪ 42-2‬ﻗﺮار دادن ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖ ﻫﺎ‬

‫‪71‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ‪ via‬ﻗﺮار داده ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(43-2‬اﻳﻦ ‪ via‬ﻣﺘﺎل ﻳﻚ را ﺑﻪ دو ﻣﺘﺼﻞ ﻣﻲﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 43-2‬ﻗﺮار دادن ‪ via‬ﻣﺘﺎل ﻳﻚ ﺑﻪ ﻣﺘﺎل دو‬

‫در ﻧﻬﺎﻳﺖ ﻣﺘﺎل ‪ 2‬رﺳﻢ ﻣﻲﺷﻮد ﻛﻪ ﺗﻮﺳﻂ ‪ via‬ﺑﻪ ﻣﺘﺎل ﻳﻚ ﻣﺘﺼﻞ ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(44-2‬‬

‫ﺷﻜﻞ ‪ 44-2‬رﺳﻢ ﻣﺘﺎل دو و اﺗﺼﺎل آن ﺑﻪ ﻣﺘﺎل ﻳﻚ از ﻃﺮﻳﻖ ‪via‬‬

‫‪72‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 3-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪NMOS‬‬

‫در ﺷﻜﻞ ‪ 45-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬در ﭘﺮوﺳﻪ ‪ N-WELL‬آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 45-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪NMOS‬‬

‫از آﻧﺠﺎ ﻛﻪ ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﺷﺎﻣﻞ ‪ P-epi‬ﻣﻲﺷﻮد ﻫﺮ ﻛﺎﻧﺘﻜﺖ ﺑﺴﺘﺮ‪29‬روي ‪ die‬ﺑﻪ ﻋﻨﻮان ﭘﺎﻳﺎﻧﻪ ﺑﺪﻧﻪ ﺑﺮاي‬

‫اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ ﺣﺴﺎب ﻣﻲآﻳﺪ‪.‬‬

‫آراﻳﻪ ﻣﺮﺑﻌﻲ ﻛﻮﭼﻚ از ﻛﺎﻧﺘﻜﺖﻫﺎ ﻛﻪ در ﻃﺮح ‪ Layout‬ﻣﺸﺨﺺ ﺷﺪه اﺳﺖ از وﻳﮋﮔﻲﻫﺎي ﭘﺮوﺳﻪ ‪ CMOS‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫اﻳﻦ ﻛﺎﻧﺘﻜﺖﻫﺎ درﻳﻦ و ﺳﻮرس و ﮔﻴﺖ را ﺑﻪ ﻣﺘﺎل ﻳﻚ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻨﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ ﻫﻴﭽﮕﺎه از ﻛﺎﻧﺘﻜﺖ ﺑﺎ ﺗﻌﺪاد‬

‫ﺳﻄﺮ و ﺳﺘﻮن ‪ 1‬اﺳﺘﻔﺎده ﻧﺸﻮد زﻳﺮا ﺑﺴﻴﺎر ﺿﻌﻴﻒ ﺑﻮده و اﺣﺘﻤﺎل ﺳﻮﺧﺘﮕﻲاش ﺑﺴﻴﺎر ﺑﺎﻻ اﺳﺖ‪ .‬ﻣﻴﻨﻴﻤﻮم اﻧﺪازه‬

‫ﻛﺎﻧﺘﻜﺖ ﻣﺠﺎز ﻛﺎﻧﺘﻜﺘﻲ اﺳﺖ ﻛﻪ داراي ‪ 1‬ﺳﻄﺮ و ‪ 2‬ﺳﺘﻮن ﻳﺎ ‪ 2‬ﺳﻄﺮ و ‪ 1‬ﺳﺘﻮن ﺑﺎﺷﺪ‪.‬‬

‫ﺑﺮاي ﺻﺮﻓﻪ ﺟﻮﻳﻲ در ﺳﻄﺢ ‪ Layout‬ﻣﻲﺗﻮان اﻳﻦ ﻗﻄﻌﺎت را ﺑﺎ ﻫﻢ ادﻏﺎم ﻛﺮد ﻛﻪ در اﺻﻄﻼح ﺑﻪ آن ‪ Merge‬ﻛﺮدن‬

‫ﮔﻔﺘﻪ ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﻻﻳﻪي )‪ PPLUS (PIMP‬ﻳﺎ )‪ NPLUS (NIMP‬ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر را روي ﻫﻤﻴﻦ ﻻﻳﻪ از‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﺠﺎورش ﻣﻨﻄﺒﻖ ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺎ اﻳﻦ ﻛﺎر ﻫﻢ ﺳﻄﺢ ‪ Layout‬ﻛﻮﭼﻚ ﺗﺮ ﻣﻲﺷﻮد و ﻫﻢ ‪Matching‬‬

‫‪29‬‬
‫‪substrate‬‬

‫‪73‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﻬﺘﺮ رﻋﺎﻳﺖ ﻣﻲﺷﻮد‪ .‬ﻣﻨﻈﻮر از ‪ Matching‬ﻛﻪ در ﻓﺼﻞ "ﻧﻜﺎت ﻃﺮاﺣﻲ ‪ "Layout‬ﺑﻪ ﻃﻮر ﻣﻔﺼﻞ‬

‫ﺷﺮح داده ﺧﻮاﻫﺪ ﺷﺪ آن اﺳﺖ ﻛﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﻣﺸﺎﺑﻪ ﺗﺤﺖ ﺗﺎﺛﻴﺮ ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ﺗﻐﻴﻴﺮات ﻳﻜﺴﺎﻧﻲ داﺷﺘﻪ ﺑﺎﺷﻨﺪ‪.‬‬

‫ﺣﺘﻲ ﻣﻲﺗﻮان درﻳﻦﻫﺎ ﻳﺎ ﺳﻮرسﻫﺎي دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﺠﺎور را ﻛﻪ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻫﺴﺘﻨﺪ را ﺑﺮ روي ﻳﻜﺪﻳﮕﺮ‬

‫ﻣﻨﻄﺒﻖ ﻛﺮد ﻛﻪ در ﺑﺨﺶﻫﺎي ﺑﻌﺪي ﺑﻴﺸﺘﺮ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﻪ دو ﺻﻮرت "ﺟﺪا‪" 30‬و"ﭘﻴﻮﺳﺘﻪ‪ " 31‬ﻣﻮﺟﻮد اﺳﺖ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪( 46-2‬ﻛﻪ ﺗﺮﺟﻴﺤﺎ از ﻣﺪل‬

‫ﺟﺪا اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬در ﻣﺪل ﺟﺪا ﺑﺪﻧﻪ و ﺳﻮرس از ﻳﻜﺪﻳﮕﺮ ﺟﺪا ﻫﺴﺘﻨﺪ و ﺑﺴﺘﻪ ﺑﻪ ﻃﺮاﺣﻲ ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ‬

‫ﻳﻜﺪﻳﮕﺮ و ﻳﺎ ﺑﻪ ﭘﺘﺎﻧﺴﻴﻞﻫﺎي ﻣﺮﺑﻮﻃﻪ ﻣﺘﺼﻞ ﻛﺮد وﻟﻲ در ﻣﺪل ﭘﻴﻮﺳﺘﻪ ﺑﺪﻧﻪ و ﺳﻮرس ﺑﻪ ﺻﻮرت ﺛﺎﺑﺖ ﺑﻪ ﻳﻜﺪﻳﮕﺮ‬

‫ﻣﺘﺼﻞ ﻫﺴﺘﻨﺪ و ﭘﺘﺎﻧﺴﻴﻞ ﻳﻜﺴﺎﻧﻲ دارﻧﺪ‪ .‬در ﻋﻴﻦ ﺣﺎل ﻣﺰﻳﺖ ﻣﺪل ﭘﻴﻮﺳﺘﻪ آن اﺳﺖ ﻛﻪ ﺳﻄﺢ اﺷﻐﺎﻟﻲ ﺗﻮﺳﻂ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﻛﺎﻫﺶ ﻣﻲدﻫﺪ وﻟﻲ ﻋﻴﺐ ﺑﺰرگ آن اﻳﻦ اﺳﺖ ﻛﻪ ﻧﻮﻳﺰ ﻣﻮﺟﻮد در ﺑﺴﺘﺮ را وارد ﺳﻮرس ﻣﻲﻛﻨﺪ در‬

‫ﺣﺎﻟﻲ ﻛﻪ در ﻣﺪل ﺟﺪا ﺳﻮرس و ﺑﺪﻧﻪ از ﻫﻢ ﺟﺪا ﺑﻮده و ﻧﻮﻳﺰ ﺑﺴﺘﺮ ﺑﺮ روي ﺳﻮرس اﺛﺮ ﺑﺴﻴﺎر ﻛﻤﺘﺮي ﻣﻲﮔﺬارد ﻟﺬا‬

‫در اﻛﺜﺮ ﻣﻮارد ﻛﻮﭼﻚ ﺑﻮدن ﺳﻄﺢ ﻗﺮﺑﺎﻧﻲ اﻳﺰوﻟﻪ ﺑﻮدن ﺳﻮرس از ﺑﺪﻧﻪ ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 46-2‬ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را ﻣﻲﺗﻮان ﺑﻪ دو ﺻﻮرت ﺟﺪا و ﭘﻴﻮﺳﺘﻪ ﻗﺮا ر داد‪.‬‬

‫‪30‬‬
‫‪detached‬‬
‫‪31‬‬
‫‪integrated‬‬

‫‪74‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺗﻮﺳﻂ ﻛﺎﻧﺘﻜﺖ ﺑﻪ ﻣﺘﺎل ﻳﻚ ﻣﺘﺼﻞ ﺷﺪه اﺳﺖ و ﻣﻲﺗﻮان ﺑﺎ ﻗﺮار دادن ‪ via‬ﻫﺎي دﻳﮕﺮ آن را ﺑﻪ‬

‫ﻣﺘﺎلﻫﺎي دﻳﮕﺮ ﻧﻴﺰ ﻣﺘﺼﻞ ﻛﺮد‪ .‬ﺗﺎﻛﻴﺪ ﻣﻲﺷﻮد ﻛﻪ ﻫﺮﮔﺰ ﮔﻴﺖ ﺑﺎ ﭘﻠﻲ رﺳﻢ ﻧﺸﻮد ﭼﺮا ﻛﻪ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن اﺛﺮ‬

‫آﻧﺘﻦ )ﻛﻪ در "ﻓﺼﻞ ﺧﻄﺎﻫﺎي ﻣﺘﺪاول" ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﺪ ﺷﺪ( ﻣﻲﺷﻮد‪ .‬ﻛﺎﻧﺘﻜﺖ ﮔﻴﺖ را ﻣﻲﺗﻮان ﺑﻪ‬

‫دﻟﺨﻮاه در ﺑﺎﻻ ﻳﺎ ﭘﺎﻳﻴﻦ و ﻳﺎ در ﻫﺮ دو ﻃﺮف ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار داد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 47-2‬‬

‫ﺷﻜﻞ ‪ 47-2‬اﺗﺼﺎل ﮔﻴﺖ را ﻣﻲ ﺗﻮان در ﺑﺎﻻ ﻳﺎ ﭘﺎﻳﻴﻦ و ﻳﺎ در دو ﻃﺮف ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار داد‪.‬‬

‫‪ 4-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪PMOS‬‬

‫در ﺷﻜﻞ ‪ Layout 48-2‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 48-2‬ﻃﺮح ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪PMOS‬‬

‫‪75‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 48-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر در ‪ NWELL‬ﻗﺮار دارد ﻛﻪ ﻧﻘﺶ ﺑﺪﻧﻪ آن را‬

‫ﺑﺎزي ﻣﻲﻛﻨﺪ‪ .‬ﺗﻔﺎوت ﺑﺰرگ اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﺎ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬در اﻳﻦ اﺳﺖ ﻛﻪ اﮔﺮ ﺑﺪﻧﻪ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪ PMOS‬ﺑﻪ دو ﭘﺘﺎﻧﺴﻴﻞ ﻣﺘﻔﺎوت ﻣﺘﺼﻞ ﺷﺪه ﺑﺎﺷﺪ ﻧﻤﻲﺗﻮان اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر را زﻳﺎد ﺑﻪ ﻫﻢ ﻧﺰدﻳﻚ ﻛﺮد‪ .‬زﻳﺮا اﮔﺮ‬

‫اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﻪ ﻫﻢ ﻧﺰدﻳﻚ ﻛﻨﻴﻢ ‪ NWELL‬آﻧﻬﺎ ﻣﺸﺘﺮك ﻣﻲ ﺷﻮد و ﭼﻮن ‪ NWELL‬ﺑﺮاي آﻧﻬﺎ در ﻧﻘﺶ‬

‫ﺑﺪﻧﻪ اﺳﺖ ﺑﺎﻋﺚ اﻳﺠﺎد ﺧﻄﺎ ﻣﻲﺷﻮد‪ .‬ﻟﺬا در اﻳﻦ ﺣﺎﻟﺖ اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﺎﻳﺪ ﺑﺎ ﻓﺎﺻﻠﻪ ﻣﻨﺎﺳﺒﻲ ﻛﻪ ﺗﻮﺳﻂ ﻗﻮاﻋﺪ‬

‫ﺗﻜﻨﻮﻟﻮژي ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮﻧﺪ ﻧﺴﺒﺖ ﺑﻪ ﻫﻢ ﻗﺮار داد‪ .‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﺑﺪﻧﻪ ﺑﻪ ﻃﻮر ذاﺗﻲ ﺑﻪ ﺑﺴﺘﺮ ﻣﺘﺼﻞ‬

‫اﺳﺖ و اﻳﻦ ﻣﺸﻜﻞ اﻳﺠﺎد ﻧﻤﻲﺷﻮد‪ .‬ﺑﺪﻧﻪ ‪ NWELL‬ﺑﺮاي ﻃﺮاﺣﺎن ﻣﺪار ﻳﻚ درﺟﻪ آزادي درﺳﺖ ﻣﻲﻛﻨﺪ ﻛﻪ ﻣﻲ‪-‬‬

‫ﺗﻮاﻧﻨﺪ از آن ﺑﺮاي ﺑﻬﺒﻮد ﻃﺮح ﺧﻮد اﺳﺘﻔﺎده ﻛﻨﻨﺪ‪.‬‬

‫در اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻧﻴﺰ اﮔﺮ ﺑﺪﻧﻪ دوﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﺠﺎور ﺑﻪ ﻳﻚ ﭘﺘﺎﻧﺴﻴﻞ ﻣﺘﺼﻞ ﺷﺪه ﺑﺎﺷﻨﺪ ﻣﻲﺗﻮان ﺑﺎ ﻣﻨﻄﺒﻖ ﻛﺮدن‬

‫ﻻﻳﻪﻫﺎي ‪ PPLUS‬ﺑﺮ روي ﻳﻜﺪﻳﮕﺮ آﻧﻬﺎ را ادﻏﺎم‪ 32‬ﻛﺮد وﻟﻲ در ﺣﺎﻟﺘﻲ ﻛﻪ ﺑﺪﻧﻪﻫﺎﻳﺸﺎن ﺑﻪ دو ﭘﺘﺎﻧﺴﻴﻞ ﻣﺘﻔﺎوت‬

‫ﻣﺘﺼﻞ اﺳﺖ ﺑﺎﻳﺪ آﻧﻬﺎ را ﺑﺎ ﻓﺎﺻﻠﻪي ﻣﺸﺨﺼﻲ ﻛﻪ در ﻗﻮاﻋﺪ ‪ DRC‬ﻫﺮ ﭘﺮوﺳﻪ ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد از ﻳﻜﺪﻳﮕﺮ ﻗﺮار داد‪.‬‬

‫ﺟﺪا از اﻳﻦ ﻣﻮرد ﺗﻤﺎﻣﻲ ﺷﺮاﻳﻄﻲ ﻛﻪ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬در ﺑﺨﺶ ﻗﺒﻞ ﺷﺮح داده ﺷﺪ ﺑﺮاي‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﻧﻴﺰ ﺑﺮﻗﺮار اﺳﺖ‪.‬‬

‫‪ 5-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻨﻈﻴﻤﻲ ﻳﺎ ‪NAT‬‬

‫در ﺣﺎﻟﺖ اﻳﺪهآل وﻟﺘﺎژ آﺳﺘﺎﻧﻪ‪ 33‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ در ﺣﺪود ‪ 0.6-0.8V‬ﻣﻲ ﺑﺎﺷﺪ‪ .‬اﻧﺪازه وﻟﺘﺎژﻫﺎي آﺳﺘﺎﻧﻪ ذاﺗﻲ ﻳﺎ‬

‫ﻃﺒﻴﻌﻲ از ﻃﺮﻳﻖ ﺿﺨﺎﻣﺖ اﻛﺴﻴﺪ ﮔﻴﺖ و ﻣﻘﺪار دوﭘﻴﻨﮓ‪ 34‬ﮔﻴﺖ و ﺑﺪﻧﻪ ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد‪ .‬در ﺑﻴﺸﺘﺮ ﭘﺮوﺳﻪﻫﺎ ﭘﻠﻲ‬

‫ﮔﻴﺖ ﺑﺎ ﻓﺴﻔﺮ دوپ ﻣﻲﺷﻮد ﻛﻪ در ﻧﺘﻴﺠﻪ اﻧﺪازه وﻟﺘﺎژ آﺳﺘﺎﻧﻪ در ‪ NMOS‬ﻛﺎﻫﺶ ﻳﺎﻓﺘﻪ و در ‪ PMOS‬اﻓﺰاﻳﺶ ﻣﻲ‪-‬‬

‫‪32‬‬
‫‪Merge‬‬
‫‪33‬‬
‫‪Threshhold‬‬
‫‪34‬‬
‫‪doping‬‬

‫‪76‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻳﺎﺑﺪ‪ .‬اﻧﺪازه وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ذاﺗﻲ در ‪ NMOS‬ﻫﺎ در ﺣﺪود ‪ 0.6 V‬و ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬در ﺣﺪود ‪0.8V‬‬

‫ﻣﻲﺑﺎﺷﺪ‪ .‬در ﮔﻮﺷﻪﻫﺎي ﭘﺮوﺳﻪ‪ 35‬اﻧﺪازه وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ‪ PMOS‬ﻫﺎ از ‪ 1.5V‬ﻫﻢ ﻣﻤﻜﻦ اﺳﺖ ﻓﺮاﺗﺮ رود ﻛﻪ اﻳﻦ ﻣﻘﺪار‬

‫در اﻛﺜﺮ ﻛﺎرﺑﺮدﻫﺎ ﻏﻴﺮ ﻗﺎﺑﻞ ﻗﺒﻮل ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫اﻧﺪازه وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ MOS‬را ﻣﻲﺗﻮان ﺑﺎ اﻳﻤﭙﻠﻨﺖ ﻛﺮدن ﻧﺎﺣﻴﻪ ﻛﺎﻧﺎﻟﺶ ﺗﻐﻴﻴﺮ داد‪ .‬ﺑﺎ اﻳﻤﭙﻠﻨﺖ ﻛﺮدن‬

‫ﻧﻮع ‪ P‬اﻧﺪازه وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺷﻴﻔﺖ ﻣﺜﺒﺖ و ﺑﺎ اﻳﻤﭙﻠﻨﺖ ﻛﺮدن ﻧﻮع ‪ N‬وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺷﻴﻔﺖ ﻣﻨﻔﻲ ﭘﻴﺪا ﻣﻲﻛﻨﺪ‪ .‬ﺑﺎ‬

‫اﻳﻤﭙﻠﻨﺖ ﻛﺮدن ﺑﻮر ﻣﻲﺗﻮان وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﻫﺮ دو ﻧﻮع ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺗﻨﻈﻴﻢ ﻛﺮد‪ .‬ﺑﻪ اﻳﻦ اﻳﻤﭙﻠﻨﺖ ﺑﻮري ﻛﻪ وﻟﺘﺎژ‬

‫آﺳﺘﺎﻧﻪ را ﺗﻨﻈﻴﻢ ﻣﻲﻛﻨﺪ "اﻳﻤﭙﻠﻨﺖ ﺗﻨﻈﻴﻢ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ" ﮔﻮﻳﻨﺪ‪ .‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎﻳﻲ ﻛﻪ اﻳﻦ اﻳﻤﭙﻠﻨﺖ روي آﻧﻬﺎ اﻋﻤﺎل‬

‫ﺷﺪه اﺳﺖ را ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻨﻈﻴﻤﻲ و ﺑﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎﻳﻲ ﻛﻪ اﻳﻦ اﻳﻤﭙﻠﻨﺖ را درﻳﺎﻓﺖ ﻧﻜﺮدهاﻧﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي‬

‫ذاﺗﻲ ﮔﻮﻳﻨﺪ‪.‬‬

‫اﻳﻤﭙﻠﻨﺖ ﺗﻨﻈﻴﻢ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺑﻪ ﻣﺎﺳﻚ ﺟﺪﻳﺪي ﻧﻴﺎز ﻧﺪارد ﺑﻪ اﻳﻦ ﺻﻮرت ﻛﻪ ﻣﻲ ﺗﻮان در ﺗﻤﺎم ﺳﻄﺢ وﻳﻔﺮ اﻳﻦ ﻛﺎر‬

‫را ﻛﺮد و ﺑﻪ اﻳﻦ ﺻﻮرت ﻣﻲ ﺗﻮان در ﻣﻮرد ﺗﻤﺎﻣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ اﻳﻦ ﺗﻨﻈﻴﻢ وﻟﺘﺎژ را اﻋﻤﺎل ﻛﺮد وﻟﻲ در ﻋﻮض ﻧﻤﻲ‪-‬‬

‫ﺗﻮان ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ذاﺗﻲ داﺷﺖ‪.‬‬

‫ﻃﺮاﺣﺎن ﻣﺪار ﻣﻌﻤﻮﻻ ﺑﺮاي ارﺗﻘﺎي ﻋﻤﻠﻜﺮد ﻣﺪار ﺧﻮد ﺑﻪ ﻫﺮ دو ﻧﻮع ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺗﻨﻈﻴﻤﻲ و ذاﺗﻲ ﻧﻴﺎز دارﻧﺪ‪ .‬ﺑﺴﻴﺎري‬

‫از ﭘﺮوﺳﻪﻫﺎ ﺑﻪ ﻃﻮر ﭘﻴﺶ ﻓﺮض داراي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ذاﺗﻲ ﻫﺴﺘﻨﺪ‪ .‬در اﻳﻦ ﭘﺮوﺳﻪﻫﺎ ﻻﻳﻪاي ﺑﻪ ﻧﺎم ﻣﺎﺳﻚ اﻳﻤﭙﻠﻨﺖ‬

‫ﺗﻨﻈﻴﻢ وﻟﺘﺎژ ﺗﺮﺷﻠﺪ وﺟﻮد دارد‪ .‬ﺑﻪ اﻳﻦ ﻻﻳﻪ در اﺻﻄﻼح ‪ NatVT‬ﮔﻮﻳﻨﺪ‪ .‬اﻳﻦ ﻻﻳﻪ ﺑﺎﻳﺪ در اﻃﺮاف ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫ﻣﻮرد ﻧﻈﺮ ﻗﺮار ﮔﻴﺮد‪ .‬اﮔﺮ در ﻃﺮاﺣﻲ از ﺗﺮاﻧﺰﻳﺴﺘﻮر ذاﺗﻲ اﺳﺘﻔﺎده ﻧﺸﺪه ﺑﺎﺷﺪ ﻣﻲﺗﻮان ﻻﻳﻪ ‪ NatVT‬را ﺑﻪ ﻃﻮر ﻛﻠﻲ‬

‫ﺣﺬف ﻛﺮد‪.‬‬

‫‪35‬‬
‫‪Corner cases‬‬

‫‪77‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 6-3-2‬ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪DNW‬‬

‫‪٣٧‬‬ ‫‪36‬‬
‫از ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬اﻳﺰوﻟﻪ در ﺑﺴﺘﺮ ‪ P‬اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﻛﻪ ﺑﻪ آﻧﻬﺎ ‪DNW‬‬ ‫در ﻛﺎرﺑﺮدﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ‬

‫ﻣﻲﮔﻮﻳﻨﺪ‪ .‬ﺳﺎﺧﺘﺎر اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﻪ اﻳﻦﮔﻮﻧﻪ اﺳﺖ ﻛﻪ اﺑﺘﺪا در ﺑﺴﺘﺮ ‪ P‬ﻳﻚ ﭼﺎه از ﺟﻨﺲ ‪ N‬ﻗﺮار ﻣﻲدﻫﻨﺪ‪.‬‬

‫ﺳﭙﺲ در اﻳﻦ ﭼﺎه ﻳﻚ ﭼﺎه دﻳﮕﺮ از ﺟﻨﺲ ‪ P‬ﻗﺮار داده و در اﻳﻦ ﭼﺎه ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬را ﺗﺸﻜﻴﻞ ﻣﻲدﻫﻨﺪ‪ .‬در‬

‫اﻳﻦ ﺣﺎﻟﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬از ﺑﺴﺘﺮ اﻳﺰوﻟﻪ ﻣﻲﺷﻮد و ﻧﻮﻳﺰ ﻛﻤﺘﺮي ﺑﺮ آن اﺛﺮ ﻣﻲﻛﻨﺪ‪ .‬ﺳﻄﺢ ﻣﻘﻄﻊ و ﺷﻤﺎي از‬

‫ﺑﺎﻻي اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر در ﺷﻜﻞ ‪ 49-2‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 49-2‬ﺳﺎﺧﺘﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪DNW‬‬

‫در ﺷﻜﻞ ‪ 50-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ DNW‬آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪36‬‬
‫‪RF‬‬
‫‪37‬‬
‫‪Deep N-Well‬‬

‫‪78‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 50-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪DNW‬‬

‫ﻗﺒﻞ از ﺧﺎرج ﺷﺪن از ﻣﺒﺤﺚ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻻزم اﺳﺖ ﺗﻮﺿﻴﺤﻲ در ﻣﻮرد ﻣﻔﺎﻫﻴﻢ ﻓﻴﻨﮕﺮ و ‪ Multiplier‬در‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ داده ﺷﻮد‪ .‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎﻳﻲ ﻛﻪ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺎﻻﻳﻲ ﻧﻴﺎز اﺳﺖ و ﺑﺎﻳﺪ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ در آﻧﻬﺎ ﻛﺎﻫﺶ‬

‫ﻳﺎﺑﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را ﺑﻪ ﻓﻴﻨﮕﺮﻫﺎﻳﻲ ﺗﻘﺴﻴﻢ ﻣﻲﻛﻨﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(51-2‬اﻟﺒﺘﻪ ﻃﺮاح ‪ Layout‬اﺟﺎزه ﻫﻴﭽﮕﻮﻧﻪ‬

‫ﺗﻐﻴﻴﺮي در ﻃﺮح را ﻧﺪارد و ﺗﻨﻬﺎ ﻣﻲﺗﻮاﻧﺪ اﻳﻦ ﻣﻮارد را ﺑﻪ ﺻﻮرت ﭘﻴﺸﻨﻬﺎداﺗﻲ ﺑﺎ ﻃﺮاﺣﺎن ﻣﻄﺮح ﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 51-2‬ﺗﻘﺴﻴﻢ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺎﻻ ﺑﻪ ﭼﻨﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﭘﺎﻳﻴﻨﺘﺮ‬

‫اﮔﺮ ﺑﻪ ﺻﻮرت ﻃﺮح ‪ Layout‬ﻧﻤﺎﻳﺶ دﻫﻴﻢ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 52-2‬و ﺷﻜﻞ ‪ 53-2‬و ﺷﻜﻞ ‪ 54-2‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ‬

‫ﻃﻮل زﻳﺎد را ﻣﻲﺗﻮان ﺑﻪ ﭼﻨﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻃﻮل ﻛﻢ ﺗﺒﺪﻳﻞ ﻛﺮد‪.‬‬

‫‪79‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 52-2‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺰرگ )‪(200um‬‬

‫ﺷﻜﻞ ‪ 53-2‬ﺗﻘﺴﻴﻢ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ ‪ 4‬ﺑﺨﺶ‬

‫ﺷﻜﻞ ‪ 54-2‬ﭼﻬﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﻛﻤﺘﺮ )‪(50um‬‬

‫راﻫﻜﺎر دﻳﮕﺮي ﻛﻪ ﺑﺮاي ﻛﺎﻫﺶ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ و ﻛﺎﻫﺶ ﻧﻮﻳﺰ آن وﺟﻮد دارد اﺗﺼﺎل ﭘﻠﻲ از دو ﻃﺮف ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ‬

‫ﻛﻤﻚ ﻳﻚ ﻧﻮار ﻣﻮازي ﭘﻠﻲ و از ﺟﻨﺲ ﻣﺘﺎل ﻣﻲﺑﺎﺷﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 55-2‬‬

‫‪80‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 55-2‬ﻛﺎﻫﺶ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ و ﻧﻮﻳﺰ‬

‫ﻫﺮﭼﻪ ‪ W‬ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ ﺗﻌﺪاد ﻓﻴﻨﮕﺮﻫﺎي آن اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(56-2‬اﻟﺒﺘﻪ دﻗﺖ ﺷﻮد ﻛﻪ‬

‫در ﺷﻜﻞ ‪ 56-2‬ﻗﺴﻤﺖ )‪ (b‬وﺟﻮد ﭼﻬﺎر ﻓﻴﻨﮕﺮ ﻣﻘﺎوﻣﺖ ﮔﻴﺖ را ﺗﺎ ﭼﻬﺎر ﺑﺮاﺑﺮ ﻛﺎﻫﺶ ﻣﻲدﻫﺪ وﻟﻲ از ﻃﺮف دﻳﮕﺮ‬

‫ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻜﻲ ﺳﻮرس و درﻳﻦ را زﻳﺎدﺗﺮ ﻣﻲﻛﻨﺪ و ﻃﺮاح ﺑﺎﻳﺪ ﺑﺮ اﺳﺎس ﻣﺼﺎﻟﺢ ﻃﺮح ﺑﺎ اﻳﻦ ‪trade off‬‬

‫ﺑﺮﺧﻮرد ﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 56-2‬ﻫﺮﭼﻪ ‪ W‬ﻛﺎﻫﺶ ﻳﺎﺑﺪ ﺗﻌﺪاد ﻓﻴﻨﮕﺮﻫﺎ زﻳﺎد ﻣﻲ ﺷﻮد‬

‫اﻟﺒﺘﻪ ﻣﻲﺗﻮان ﺑﺮاي ﺣﻞ اﻳﻦ ﻣﺸﻜﻞ از ﮔﺰﻳﻨﻪ ‪ Multiplier‬اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﻳﺎدآوري ﻣﻲﻛﻨﻴﻢ ﻛﻪ ﺑﺮاي رﻋﺎﻳﺖ ﺑﻬﺘﺮ‬

‫‪ Matching‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ آﻧﻬﺎ را ﺑﻪ ﺑﺨﺶﻫﺎي ﻛﻮﭼﻜﺘﺮي ﺗﻘﺴﻴﻢ ﻣﻲﻛﻨﻨﺪ ﻛﻪ ﺑﻪ آن )‪ M (Multiply‬ﻣﻲﮔﻮﻳﻨﺪ‪.‬‬

‫ﺑﺮاي ﻣﺜﺎل ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ 4‬ﻓﻴﻨﮕﺮه را ﻣﻲﺗﻮان ﺑﻪ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ 2‬ﻓﻴﻨﮕﺮه ﺗﺒﺪﻳﻞ ﻛﺮد‪.‬‬

‫‪81‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺑﺮ اﺳﺎس زوج ﻳﺎ ﻓﺮد ﺑﻮدن ﺗﻌﺪاد ﻓﻴﻨﮕﺮﻫﺎ آراﻳﻪﻫﺎﻳﻲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 57-2‬ﺑﺮاي ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﺤﺘﻤﻞ اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 57-2‬آراﻳﻪ ﻫﺎي ﻣﺤﺘﻤﻞ ﺑﺮاي ﻓﻴﻨﮕﺮﻫﺎي ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ‪ f=3‬و ‪ M=1‬ﻳﺎ ‪ M=1 f=4‬ﺑﺮ اﺳﺎس زوج ﻳﺎ ﻓﺮد ﺑﻮدن ﺗﻌﺪاد‬

‫ﻓﻴﻨﮕﺮﻫﺎ‬

‫در ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﭼﻬﺎر ﻓﻴﻨﮕﺮه ﭼﻬﺎر ﻧﻮار ﭘﻠﻲ وﺟﻮد دارد ﻛﻪ ﻗﺴﻤﺖ ﻛﺎﻧﺘﻜﺖﻫﺎي آن ﺑﻪ ﺻﻮرت ﻳﻚ در ﻣﻴﺎن‬

‫ﺳﻮرس و درﻳﻦ ﻣﻲﺑﺎﺷﺪ و ﺑﺎﻳﺪ ﺑﻪ ﺻﻮرت دﺳﺘﻲ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﻮﻧﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(58-2‬‬

‫ﺷﻜﻞ ‪ 58-2‬ﻧﺤﻮه ﻗﺮار ﮔﺮﻓﺘﻦ ﺳﻮرس ﻫﺎ و درﻳﻦ ﻫﺎ در ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪82‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﭼﻨﺪ ﻓﻴﻨﮕﺮه ﻛﺎﻧﺘﻜﺖ ﻫﺎي ﺳﻮرس و درﻳﻦ ﺑﻪ ﺻﻮرت ﻳﻚ در ﻣﻴﺎن ﻗﺮار دارد‪ .‬ﻋﻠﺖ ﻳﻚ در ﻣﻴﺎن‬

‫ﺑﻮدن ﺳﻮرس و درﻳﻦ در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﭼﻨﺪ ﻓﻴﻨﮕﺮه در ﺷﻜﻞ ‪ 59-2‬و ﺷﻜﻞ ‪ 60-2‬و ﺷﻜﻞ ‪ 61-2‬ﺗﻮﺿﻴﺢ داده‬

‫ﻣﻲﺷﻮد‪ .‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 59-2‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻃﻮل زﻳﺎد ﺑﻪ ﭼﻬﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺗﻘﺴﻴﻢ ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 59-2‬ﺗﺒﺪﻳﻞ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﺑﺰرك ﺑﻪ ﭼﻨﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺴﺒﺖ ‪ W/L‬ﻛﻤﺘﺮ‬

‫اﻳﻦ ﭼﻬﺎر ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﻣﻲﺗﻮان ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 60-2‬در ﻛﻨﺎر ﻫﻢ ﻗﺮار داد و آﻧﻬﺎ را ادﻏﺎم ﻛﺮد‪ .‬از ﻃﺮف دﻳﮕﺮ ﻣﻲ‪-‬‬

‫داﻧﻴﻢ در ‪ CMOS‬درﻳﻦ و ﺳﻮرس ﺗﻔﺎوﺗﻲ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻧﺪارﻧﺪ و ﻣﻲﺗﻮان آﻧﻬﺎ را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 60-2‬ﺟﺎ ﺑﻪ ﺟﺎ ﻛﺮد‪.‬‬

‫ﺷﻜﻞ ‪ 60-2‬ادﻏﺎم ﻛﺮدن ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺟﺎ ﺑﻪ ﺟﺎ ﻛﺮدن ﻣﺤﻞ ﺑﻌﻀﻲ از ﺳﻮرس ﻫﺎ و درﻳﻦ ﻫﺎ‬

‫از ﻃﺮف دﻳﮕﺮ ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻗﺒﻼ ﮔﻔﺘﻪ ﺷﺪ ﻣﻲﺗﻮان ﻛﺎﻧﺘﻜﺖﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ را روي ﻳﻜﺪﻳﮕﺮ‬

‫ﻣﻨﻄﺒﻖ ﻛﺮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(61-2‬‬

‫‪83‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 61-2‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎي ﻫﻢ ﻧﺎم روي ﻳﻜﺪﻳﮕﺮ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﻛﺎﻧﺘﻜﺖﻫﺎي ﺳﻮرس و درﻳﻦ ﺑﻪ ﺻﻮرت ﻳﻚ در ﻣﻴﺎن ﻗﺮار ﮔﺮﻓﺘﻪاﻧﺪ‪.‬‬

‫‪ 4-2‬ﻣﻘﺎوﻣﺖ ﻫﺎ‬

‫ﭼﻬﺎر ﻧﻮع ﻣﻘﺎوﻣﺖ وﺟﻮد دارد ﻛﻪ ﭘﺮ ﻛﺎرﺑﺮدﺗﺮﻳﻦ آﻧﻬﺎ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬اﮔﺮﭼﻪ ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﭘﻠﻲ در‬

‫ﺣﺪود □‪ 20-40Ω/‬ﻣﻲﺑﺎﺷﺪ وﻟﻲ ﺑﺎ ﺗﻐﻴﻴﺮ ﺿﺨﺎﻣﺖ آن ﻣﻲﺗﻮان ﺑﻪ رﻧﺞ وﺳﻴﻌﻲ از ﻣﻘﺎوﻣﺖﻫﺎ دﺳﺖ ﻳﺎﻓﺖ‪ .‬ﺗﻠﺮاﻧﺲ‬

‫ﻛﻢ و ﻗﺎﺑﻠﻴﺖ ‪ Matching‬ﺑﺎﻻ و ﺧﻄﻲ ﺑﻮدن از دﻳﮕﺮ ﻣﺰﻳﺖﻫﺎي اﻳﻦ ﻧﻮع ﻣﻘﺎوﻣﺖ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﻳﻦ ﻧﻮع ﻣﻘﺎوﻣﺖ ﻧﻮاري‬

‫از ﺟﻨﺲ ﺳﻴﻠﻴﻜﻮن ﻣﻲﺑﺎﺷﺪ ﻛﻪ در ﺑﺎﻻي اﻛﺴﻴﺪ ‪ deposit‬ﻣﻲﺷﻮد‪ .‬ﺑﺎ ﻛﻤﻚ ﻛﺎﻧﺘﻜﺖﻫﺎﻳﻲ ﻛﻪ در دو ﻃﺮف آن ﻗﺮار‬

‫دارد ﻣﻲﺗﻮان اﻳﻦ ﻣﻘﺎوﻣﺖ را ﺑﻪ ﺑﻘﻴﻪ ﻣﺪار ﻣﺘﺼﻞ ﻛﺮد‪ .‬اﻛﺴﻴﺪ ﺑﻪ ﻃﻮر ﻛﺎﻣﻞ اﻳﻦ ﻣﻘﺎوﻣﺖ را اﻳﺰوﻟﻪ ﻣﻲﻛﻨﺪ و در‬

‫ﻧﺘﻴﺠﻪ اﻳﻦ ﻣﻘﺎوﻣﺖ را ﻣﻲﺗﻮان در ﻫﺮ ﺣﺎﻟﺘﻲ ﺑﺎﻳﺎس ﻛﺮد‪ .‬ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ ﻣﻲﺗﻮاﻧﻨﺪ وﻟﺘﺎژﻫﺎي ﺑﺎﻻﻳﻲ را ﻧﺴﺒﺖ ﺑﻪ‬

‫ﺑﺴﺘﺮ ﺗﺤﻤﻞ ﻛﻨﻨﺪ‪ .‬اﻛﺴﻴﺪ ﺿﺨﻴﻢ ﺑﺎﻋﺚ ﻛﺎﻫﺶ ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ ﺑﻴﻦ اﻳﻦ ﻣﻘﺎوﻣﺖ و ﺑﺴﺘﺮ زﻳﺮﻳﻦ ﻣﻲﺷﻮد‪.‬‬

‫اﻳﺰوﻻﺳﻴﻮن اﻛﺴﻴﺪي ﻳﻚ اﻳﺮاد دارد و آن اﻳﻨﻜﻪ ﻣﻘﺎوﻣﺖ را ﻫﻢ از ﻧﻈﺮ ﺣﺮارﺗﻲ و ﻫﻢ از ﻧﻈﺮ اﻟﻜﺘﺮﻳﻜﻲ اﻳﺰوﻟﻪ ﻣﻲ‪-‬‬

‫ﻛﻨﺪ‪ .‬ﻣﺼﺮف ﺗﻮان زﻳﺎد ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻛﻪ اﻳﻦ ﻣﻘﺎوﻣﺖﻫﺎ ﺑﺴﻴﺎر زودﺗﺮ از ﻣﻘﺎوﻣﺖﻫﺎي ‪ diffuse‬ﺷﺪه ﻣﺸﺎﺑﻪ ذوب‬

‫ﺷﻮﻧﺪ‪.‬‬

‫‪84‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫اﻳﻦ وﻳﮋﮔﻲ ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻧﺘﻮان از اﻳﻦ ﻣﻘﺎوﻣﺖﻫﺎ در ﺳﺎﺧﺘﺎرﻫﺎﻳﻲ ﻧﻈﻴﺮ ‪ ESD‬ﻫﺎ اﺳﺘﻔﺎده ﻛﺮد ﭼﺮا ﻛﻪ ﺳﺎﺧﺘﺎرﻫﺎي‬

‫‪)ESD‬ﻛﻪ در ﻓﺼﻞ "ﺧﻄﺎﻫﺎي ﻣﺘﺪاول" در ﻣﻮرد اﻫﻤﻴﺘﺸﺎن ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﻨﺪ ﺷﺪ( ﺑﺮاي ﺣﻔﺎﻇﺖ ‪ IC‬ﺑﺴﻴﺎر‬

‫اﻫﻤﻴﺖ دارﻧﺪ‪.‬‬

‫در ﺷﻜﻞ ‪ 62-2‬ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻣﻘﺎوﻣﺖ از ﺟﻨﺲ ﭘﻠﻲ و ﺳﻄﺢ ﻣﻘﻄﻊ آن ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 62-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻣﻘﺎوﻣﺖ از ﺟﻨﺲ ﭘﻠﻲ‬

‫ﺑﺮاي دﺳﺘﺮﺳﻲ ﺑﻪ ﻣﻘﺎوﻣﺖﻫﺎي ﺑﺰرﮔﺘﺮ ﻣﻌﻤﻮﻻ ﭼﻨﺪ ﻣﻘﺎوﻣﺖ ﻛﻮﭼﻚ را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 63-2‬ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﺳﺮي ﻣﻲ‪-‬‬

‫ﻛﻨﻨﺪ و از ﻃﻮﻻﻧﻲ ﻛﺮدن ﺑﻴﺶ از ﺣﺪ ﻣﻘﺎوﻣﺖ در ﻳﻚ ﺟﻬﺖ اﺟﺘﻨﺎب ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 63-2‬ﺑﺪﺳﺖ آوردن ﻳﻚ ﻣﻘﺎوﻣﺖ ﺑﺰرگ از ﻃﺮﻳﻖ ﺳﺮي ﻛﺮدن ﭼﻨﺪ ﻣﻘﺎوﻣﺖ ﻛﻮﭼﻜﺘﺮ‬

‫‪85‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫‪ 5-2‬ﺧﺎزن ﻫﺎ‬

‫از ﺑﻴﻦ ﺧﺎزنﻫﺎي ﻣﻮﺟﻮد در ﺗﻜﻨﻮﻟﻮژيﻫﺎي ‪ CMOS‬دو ﻧﻮع آن ﭘﺮﻛﺎرﺑﺮدﺗﺮ ﻣﻲﺑﺎﺷﻨﺪ ﻛﻪ ﻋﺒﺎرﺗﻨﺪ از ‪ MIMCAP‬و‬

‫‪. MOSCAP‬‬

‫ﺧﺎزنﻫﺎي ‪ MOSCAP‬ﺳﺎﺧﺘﺎر ﻣﺸﺎﺑﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ MOS‬دارﻧﺪ‪ .‬در ﺷﻜﻞ ‪ 64-2‬ﺳﺎﺧﺘﺎر اﻳﻦ ﻧﻮع ﺧﺎزنﻫﺎ آورده‬

‫ﺷﺪه اﺳﺖ‪ .‬در ﻗﺴﻤﺖ )‪ (A‬ﺑﺮ روي ﺧﺎزن ﻫﻴﭽﮕﻮﻧﻪ وﻟﺘﺎژي اﻋﻤﺎل ﻧﺸﺪه اﺳﺖ‪ .‬در ﻗﺴﻤﺖ )‪ (B‬وﻟﺘﺎژ ‪ VBG‬ﻣﻘﺪاري‬

‫ﻣﺜﺒﺖ و در ﻗﺴﻤﺖ )‪ (C‬وﻟﺘﺎژ ‪ VBG‬ﻣﻘﺪاري ﻣﻨﻔﻲ اﺳﺖ‪ .‬از ادوات ﻧﻴﻤﻪﻫﺎدي ﻣﻲداﻧﻴﻢ ﻛﻪ وﻟﺘﺎژ ﻣﺜﺒﺖ ﺑﺎﻋﺚ‬

‫ﺑﻮﺟﻮد آﻣﺪن ﻛﺎﻧﺎل و وﻟﺘﺎژ ﻣﻨﻔﻲ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﻧﺎﺣﻴﻪ ﺗﺨﻠﻴﻪ ﻣﻲﺷﻮد‪ .‬از ﺧﺎزنﻫﺎي ‪ MOSCAP‬در ﺣﺎﻟﺖ‬

‫ﻛﺎﻧﺎل اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﻳﻌﻨﻲ ﺑﺎﻳﺪ ‪ VBG‬آﻧﻬﺎ ﻣﺜﺒﺖ ﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 64-2‬ﺳﺎﺧﺘﺎر ﺧﺎزن ‪MOSCAP‬‬

‫در ﺷﻜﻞ ‪ 65-2‬ﻧﻤﺎي ﺳﻪ ﺑﻌﺪي اﻳﻦ ﺧﺎزن ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 65-2‬ﺷﻤﺎي ﺳﻪ ﺑﻌﺪي ﺧﺎزن ‪MOSCAP‬‬

‫‪86‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫در ﺷﻜﻞ ‪ 66-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪ MOSCAP‬ﻧﻤﺎﻳﺶ داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 66-2‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪MOSCAP‬‬

‫ﺧﺎزنﻫﺎي ‪ MOSCAP‬ﺑﻪ دﻟﻴﻞ واﺑﺴﺘﻪ ﺑﻮدن اﻧﺪازهﺷﺎن ﺑﻪ وﻟﺘﺎژ ‪ VBG‬ﺑﻪ ﺷﺪت ﻏﻴﺮﺧﻄﻲ ﻫﺴﺘﻨﺪ ﻟﺬا ﻫﻴﭽﮕﺎه در‬

‫ﻣﺴﻴﺮ ﺳﻴﮕﻨﺎل ﻗﺮار داده ﻧﻤﻲﺷﻮﻧﺪ‪ .‬از اﻳﻦ ﺧﺎزنﻫﺎ اﻏﻠﺐ ﺑﺮاي ﺛﺎﺑﺖ ﻛﺮدن وﻟﺘﺎژﻫﺎي ﺗﻐﺬﻳﻪ و ﻳﺎ وﻟﺘﺎژﻫﺎي ﺑﺎﻳﺎس و‬

‫ﻳﺎ ﺑﻪ ﻋﻨﻮان ﺧﺎزنﻫﺎي ﻣﺘﻐﻴﺮ ﺑﺎ وﻟﺘﺎژ در ‪ VCO‬ﻫﺎ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬ﻣﺰﻳﺖ اﻳﻦ ﺧﺎزنﻫﺎ ﻛﻮﭼﻚﺗﺮ ﺑﻮدن ﻓﻀﺎي‬

‫اﺷﻐﺎﻟﻲ ﺗﻮﺳﻂ آﻧﻬﺎ ﻧﺴﺒﺖ ﺑﻪ ﺧﺎزنﻫﺎي ‪ MIM‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺧﺎزنﻫﺎي ‪ MIMCAP‬ﺧﺎزنﻫﺎﻳﻲ ﻫﺴﺘﻨﺪ ﻛﻪ ﺗﻮﺳﻂ دو ﻻﻳﻪ ﻛﻪ ﻛﻤﺘﺮﻳﻦ ﻓﺎﺻﻠﻪ را ﺑﺎ ﻳﻜﺪﻳﮕﺮ دارﻧﺪ ﻛﺸﻴﺪه ﻣﻲ‪-‬‬

‫ﺷﻮﻧﺪ‪ .‬اﻏﻠﺐ اﻳﻦ ﺧﺎزنﻫﺎ ﺑﻴﻦ ﺑﺎﻻﺗﺮﻳﻦ ﻻﻳﻪﻫﺎ ﻗﺮار دارﻧﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل اﮔﺮ ﭘﺮوﺳﻪ ‪ 6‬ﻣﺘﺎﻟﻪ ﺑﺎﺷﺪ اﻳﻦ ﺧﺎزنﻫﺎ از ﻣﻮازي‬

‫ﻗﺮار دادن ﻣﺘﺎل ﺗﺎپ و ﻣﺘﺎل ‪ 5‬ﺑﺪﺳﺖ ﻣﻲآﻳﻨﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 67-2‬در ﻋﻤﻞ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 68-2‬ﻳﻜﻲ از ﻻﻳﻪﻫﺎ‬

‫از ﻻﻳﻪ دﻳﮕﺮ ﻛﻮﭼﻚﺗﺮ اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 67-2‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﺧﺎزن ‪MIMCAP‬‬

‫‪87‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 68-2‬ﺷﻤﺎي ‪ Layout‬ﻳﻚ ﺧﺎزن ‪MIMCAP‬‬

‫در اﻳﻦ ﺧﺎزن ﺻﻔﺤﻪ ﭘﺎﻳﻴﻨﻲ ﺧﺎزن ﺗﻮﺳﻂ ﻛﺎﻧﺘﻜﺖ ﺑﻪ ﻻﻳﻪاي ﺑﻪ ﻧﺎم ‪ CTM5‬ﻣﺘﺼﻞ ﺷﺪه اﺳﺖ ﺗﺎ ﻓﺎﺻﻠﻪ ﺑﻴﺖ دو‬

‫ﺻﻔﺤﻪ ﺧﺎزن ﻣﻴﻨﻴﻤﻮم ﺷﻮد‪ .‬در ﻣﺜﺎل زده ﺷﺪه ﻛﺎﻧﺘﻜﺖﻫﺎي ﻣﺘﺎل‪ 5‬ﺑﻪ ﺗﺎپ ﻣﺘﺎل اﻳﻦ دو ﻻﻳﻪ )ﻣﺘﺎل ‪ 5‬و ‪(CTM5‬‬

‫را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﺪ‪ .‬اﻟﺒﺘﻪ ﺑﺮاي اﺗﺼﺎل ﻛﺎﻣﻞ اﻳﻦ دو ﻻﻳﻪ از آراﻳﻪ ﻛﺎﻧﺘﻜﺘﻲ اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ‪ .‬ﺑﺮاي اﺗﺼﺎل‬

‫اﻳﻦ ﺧﺎزن ﺑﻪ ﺑﻘﻴﻪ ﻣﺪارﻛﺎﻓﻲ اﺳﺖ ﻣﺘﺎلﻫﺎﻳﻲ از ﺟﻨﺲ اﻳﻦ دو ﺻﻔﺤﻪ رﺳﻢ ﺷﻮﻧﺪ و ﺳﭙﺲ ‪ via‬ﻫﺎي ﻣﺮﺑﻮﻃﻪ زده‬

‫ﺷﻮد‪.‬‬

‫اﻳﻦ ﺧﺎزنﻫﺎ ﺑﻪ ﻋﻠﺖ ﺧﻄﻲ ﺑﻮدﻧﺸﺎن در ﻣﺴﻴﺮ ﺳﻴﮕﻨﺎل اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬اﻳﺮاد ﺑﺰرگ اﻳﻦ ﺧﺎزنﻫﺎ ﺑﺰرگ ﺑﻮدﻧﺸﺎن‬

‫ﻣﻲﺑﺎﺷﺪ ﺑﻪ اﻳﻦ ﻣﻌﻨﻲ ﻛﻪ در ‪ Layout‬ﻓﻀﺎي زﻳﺎدي را اﺷﻐﺎل ﻣﻲﻛﻨﻨﺪ‪.‬‬

‫در ﻋﻤﻞ ﺧﺎزنﻫﺎي ‪ MIM‬داراي ﺧﻄﺎي ﻛﻤﻲ ﻧﻴﺰ ﻫﺴﺘﻨﺪ‪ .‬اﻳﻦ ﺧﻄﺎ از ﺧﺎزنﻫﺎي ﻟﺒﻪاي‪ 38‬ﻧﺎﺷﻲ ﻣﻲﺷﻮد )ﺷﻜﻞ‬

‫‪.(69-2‬‬

‫‪38‬‬
‫‪fringing‬‬

‫‪88‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﺷﻜﻞ ‪ 69-2‬ﺧﺎزن ﻫﺎي ﻟﺒﻪ اي ﺑﺎﻋﺚ ﺧﻄﺎ در اﻧﺪازه واﻗﻌﻲ ‪ MIMCAP‬ﻫﺎ ﻣﻲ ﺷﻮﻧﺪ‪.‬‬

‫ﮔﺎﻫﻲ اوﻗﺎت اﮔﺮ ﭘﺮوﺳﻪ وﺗﻌﺪاد ﻣﺘﺎلﻫﺎي آن اﺟﺎزه دﻫﺪ ﺑﺮاي ﺻﺮﻓﻪ ﺟﻮﻳﻲ در ﺳﻄﺢ اﺷﻐﺎل ﺷﺪه ﺧﺎزن ‪ MIM‬را ﺑﻪ‬

‫ﺻﻮرت ﺷﻜﻞ ‪ 70-2‬ﻣﻲﺳﺎزﻧﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﭼﻨﺪ ﺧﺎزن ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻣﻮازي ﻣﻲﺷﻮﻧﺪ و ﺑﻪ اﻳﻦ ﺗﺮﺗﻴﺐ ﺧﺎزن واﺣﺪ‬

‫ﺳﻄﺢ اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬در ﭘﺮوﺳﻪﻫﺎي ﭘﻴﺸﺮﻓﺘﻪﺗﺮ )‪ 90nm‬ﻳﺎ ‪ (65nm‬ﮔﺰﻳﻨﻪاي وﺟﻮد دارد ﻛﻪ ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﺑﺎ‬

‫ﻛﻤﻚ آن ﺗﻌﺪاد ﺻﻔﺤﺎت ﺑﻴﺸﺘﺮي را ﺑﺮاي ﺗﺸﻜﻴﻞ ﺧﺎزن اﺳﺘﻔﺎده ﻛﻨﺪ و ﻳﺎ ﺣﺘﻲ ﺟﻨﺲ ﻣﺘﺎل ﺻﻔﺤﺎت ﺧﺎزن را‬

‫ﺗﻌﻴﻴﻦ ﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 70-2‬ﺑﺰرگ ﻛﺮدن اﻧﺪازه ﺧﺎزن از ﻃﺮﻳﻖ ﻣﻮازي ﻛﺮدن ﭼﻨﺪ ﻻﻳﻪ‬

‫‪ 6-2‬ﺳﻠﻒ ﻫﺎ‬

‫ﺟﻬﺖ ﺻﺮﻓﻪ ﺟﻮﻳﻲ در ﺳﻄﺢ ﺳﻠﻒﻫﺎ ﺑﻪ ﺻﻮرت ﻣﺎرﭘﻴﭻ ﻃﺮاﺣﻲ ﻣﻲﺷﻮﻧﺪ‪ .‬ﻫﺮﭼﻪ ﺗﻌﺪاد ﺣﻠﻘﻪﻫﺎ ﺑﻴﺸﺘﺮ ﺷﻮد اﻧﺪازه‬

‫ﺳﻠﻒ اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﺑﺮاي ﻣﺤﺎﺳﺒﻪ اﻧﺪازه ﺳﻠﻒ از ﻣﺪلﻫﺎي ﭘﻴﭽﻴﺪه ﺧﻄﻮط اﻧﺘﻘﺎل ﻣﺎرﭘﻴﭽﻲ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫ﺟﻬﺖ داﺷﺘﻦ ﻣﻴﻨﻴﻤﻮم اﺛﺮ ﻣﻐﻨﺎﻃﻴﺴﻲ ﺑﺮ ﺳﺎﻳﺮ اﺟﺰاي ﻣﺪار ﻣﻌﻤﻮﻻ ﺳﻠﻒﻫﺎ را ﺑﺎ آﺧﺮﻳﻦ ﻻﻳﻪ ﻣﺘﺎل ﻣﻮﺟﻮد در ﭘﺮوﺳﻪ‬

‫‪89‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ دوم ‪ :‬ﺳﺎﺧﺘﺎر و ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي در ‪IC‬‬

‫ﻣﻲﻛﺸﻨﺪ )ﺗﺎپ ﻣﺘﺎل(‪ .‬در ﺷﻜﻞ ‪ 71-2‬ﻧﻤﺎي ﻳﻚ ﺳﻠﻒ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻣﺎﺑﻘﻲ ﻗﻮاﻋﺪ ﻣﺮﺑﻮط ﺑﻪ ﺳﻠﻒﻫﺎ در‬

‫ﺑﺨﺶ آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ‪ Cadence‬آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 71-2‬ﺷﻤﺎي ﻛﻠﻲ ﻳﻚ ﺳﻠﻒ‬

‫در ﺷﻜﻞ ‪ 72-2‬ﺷﻤﺎي ‪ Layout‬ﻳﻚ ﺳﻠﻒ آورده ﺷﺪه اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﺑﺨﺶ زﻳﺎدي از ﻓﻀﺎي‬

‫اﻃﺮاف ﺳﻠﻒ ﺻﺮف ﺣﻔﺎﻇﺖ از آن ﺗﻮﺳﻂ ﺷﻴﻠﺪ ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 72-2‬ﺷﻤﺎي ‪ Layout‬ﻳﻚ ﺳﻠﻒ‬

‫‪90‬‬
‫© ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫‪ 3‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﻣﺪارﻫﺎي ﻣﺠﺘﻤﻊ ﺧﻄﻲ داراي ﻃﺮاﺣﻲ ﭘﻴﭽﻴﺪهاي ﻫﺴﺘﻨﺪ ﻛﻪ ﻓﻘﻂ ﺗﻌﺪاد ﻛﻤﻲ از آﻧﻬﺎ ﺑﻲﻋﻴﺐ و ﻧﻘﺺ ﻣﻲﺑﺎﺷﻨﺪ‪.‬‬

‫ﺑﻴﺸﺘﺮ آﻧﻬﺎ داراي ﻧﻘﺎط ﺿﻌﻒ و ﺧﻄﺎﻫﺎي ﻇﺮﻳﻔﻲ ﻫﺴﺘﻨﺪ ﻛﻪ در ﻧﻬﺎﻳﺖ ﻣﻨﺠﺮ ﺑﻪ ﺧﻄﺎﻫﺎي ﺑﺰرگ در ‪ IC‬ﻣﻲﺷﻮﻧﺪ ﺑﻪ‬

‫ﮔﻮﻧﻪ اي ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺣﺘﻲ ﭘﺲ از ﺳﺎلﻫﺎ ﻛﺎر ﻋﺎﻟﻲ ﻧﺎﮔﻬﺎن از ﻛﺎر ﺑﻴﻔﺘﻨﺪ‪.‬‬

‫ﻛﺎر ﺗﺤﺖ ﺷﺮاﻳﻂ ﭘﺮ اﺳﺘﺮس ﺑﺎﻋﺚ ﺷﺘﺎب ﺑﺨﺸﻴﺪن ﺑﻪ اﻳﻦ ﻧﻮع ﺧﻄﺎﻫﺎ ﻣﻲﺷﻮد‪ .‬ﻣﻬﻨﺪﺳﻴﻦ روي ﺑﺮﻧﺎﻣﻪﻫﺎﻳﻲ ﻛﺎر‬

‫ﻣﻲﻛﻨﻨﺪ ﻛﻪ ﺧﻄﺎﻫﺎي ﻣﺨﻔﻲ را آﺷﻜﺎر ﻛﻨﻨﺪ از ﻃﺮف دﻳﮕﺮ ﻫﻤﻪ ﺧﻄﺎﻫﺎ را ﻧﻤﻲﺗﻮان از ﻃﺮﻳﻖ ﺗﺴﺖ ﻛﺮدن ﭘﻴﺪا ﻛﺮده‬

‫و رﻓﻊ ﻛﺮد‪ .‬ﺑﻪ ﻫﻤﻴﻦ دﻟﻴﻞ اﺳﺖ ﻛﻪ ﻃﺮاﺣﺎن ﺑﺎﻳﺪ از ﻧﻮع ﺧﻄﺎﻫﺎي اﺣﺘﻤﺎﻟﻲ و اﺣﺘﻤﺎل وﻗﻮع ﻫﺮ ﻳﻚ ﺑﻪ اﻧﺪازه ﻛﺎﻓﻲ‬

‫اﻃﻼع داﺷﺘﻪ ﺑﺎﺷﻨﺪ‪ .‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻣﺪار ﻣﺠﺘﻤﻊ ﺧﻄﻲ ﻧﻴﺰ از اﻳﻦ اﻣﺮ ﻣﺴﺘﺜﻨﻲ ﻧﻴﺴﺖ‪ .‬اﮔﺮ ﻃﺮاح ‪ Layout‬از‬

‫ﻧﻮع ﺧﻄﺎﻫﺎ و اﺣﺘﻤﺎل وﻗﻮع آﻧﻬﺎ آﮔﺎﻫﻲ داﺷﺘﻪ ﺑﺎﺷﺪ آﻧﮕﺎه اﻳﻦ ﻃﺮاﺣﻲﻫﺎ ﺗﺎ ﺣﺪ ﻗﺎﺑﻞ ﻗﺒﻮﻟﻲ در ﻣﻘﺎﺑﻞ اﻳﻦ ﺧﻄﺎﻫﺎ‬

‫اﻳﻤﻨﻲ ﺧﻮاﻫﻨﺪ داﺷﺖ‪.‬‬

‫در اﻳﻦ ﻓﺼﻞ ﺗﻌﺪادي از ﺧﻄﺎﻫﺎي ﻣﺘﺪاول ﻛﻪ ﻣﻲﺗﻮان ﺗﻮﺳﻂ ﺗﻤﻬﻴﺪات ‪ Layout‬آﻧﻬﺎ را ﺗﺎ ﺣﺪ ﺧﻮﺑﻲ ﻣﺮﺗﻔﻊ ﻛﺮد‬

‫آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪39‬‬
‫‪ 1-3‬ﻓﺸﺎر اﻟﻜﺘﺮﻳﻜﻲ ﺑﺴﻴﺎر زﻳﺎد‬

‫ﭘﺪﻳﺪهاي ﻛﻪ ﻧﺎﺷﻲ از اﻋﻤﺎل وﻟﺘﺎژ و ﻳﺎ ﺟﺮﻳﺎن زﻳﺎد روي ﻳﻚ ﺑﺨﺶ از ﻣﺪار ﺑﺎﺷﺪ را ﺑﻪ ﻃﻮر ﻣﺨﺘﺼﺮ ‪ EOS‬ﻳﻌﻨﻲ‬

‫ﻓﺸﺎر اﻟﻜﺘﺮﻳﻜﻲ ﺑﺴﻴﺎر ﻗﻮي ﻣﻲﻧﺎﻣﻨﺪ‪ .‬ﺑﺎ اﻋﻤﺎل ﻳﻜﺴﺮي ﺗﻤﻬﻴﺪات ‪ Layout‬ﻣﻲﺗﻮان اﺣﺘﻤﺎل وﻗﻮع ﺳﻪ ﻧﻮع راﻳﺞ از‬

‫اﻳﻦ ﺧﻄﺎ را ﻛﺎﻫﺶ داد‪.‬‬

‫‪39‬‬
‫‪Electrical Overstress‬‬

‫‪91‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ‪ 40‬ﻛﻪ ﺑﻪ ﻃﻮر ﻣﺨﺘﺼﺮ ‪ ESD‬ﻣﻲﻧﺎﻣﻨﺪ ﻧﻮﻋﻲ ﻓﺸﺎر اﻟﻜﺘﺮﻳﻜﻲ زﻳﺎد اﺳﺖ ﻛﻪ از ﺑﺎر اﻟﻜﺘﺮﻳﻜﻲ‬

‫اﺳﺘﺎﺗﻴﻚ ﻧﺎﺷﻲ ﻣﻲﺷﻮد‪ .‬ﺑﺎ اﺿﺎﻓﻪ ﻛﺮدن ﺳﺎﺧﺘﺎرﻫﺎي ﺣﻔﺎﻇﺘﻲ ﻣﺨﺼﻮص ﺑﺮاي ‪ bondpad‬ﻫﺎ ﻣﻲﺗﻮان اﻳﻦ ﻧﻮع‬

‫ﺧﻄﺎﻫﺎ را ﺣﺪاﻗﻞ ﻛﺮد‪.‬‬

‫ﻣﻬﺎﺟﺮت اﻟﻜﺘﺮوﻧﻲ‪ 41‬ﺧﻄﺎﻳﻲ اﺳﺖ ﻛﻪ ﺗﻮﺳﻂ ﭼﮕﺎﻟﻲ ﺟﺮﻳﺎﻧﻲ ﻣﺎزاد اﻳﺠﺎد ﻣﻲﺷﻮد‪ .‬اﻳﻦ اﺛﺮ در ﻧﻬﺎﻳﺖ ﻣﻨﺠﺮ ﺑﻪ ﻣﺪار‬

‫ﺑﺎز ﻳﺎ اﺗﺼﺎل ﻛﻮﺗﺎه ﺑﻴﻦ دو ﻟﺒﻪ ﻣﺠﺎور ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﺧﻄﺎ را ﻣﻲﺗﻮان ﺑﻪ ﻛﻤﻚ ﻧﻮارﻫﺎي اﺿﺎﻓﻲ ﻛﻪ ﺑﻪ اﻧﺪازه ﻛﺎﻓﻲ‬

‫ﺿﺨﻴﻢ ﻫﺴﺘﻨﺪ و ﭼﮕﺎﻟﻲ ﻣﺎزاد را از ﺧﻮد ﻋﺒﻮر ﻣﻲدﻫﻨﺪ ﻣﺮﺗﻔﻊ ﻛﺮد‪.‬‬

‫آﻧﺘﻦ‪ 42‬ﭘﺪﻳﺪهاي اﺳﺖ ﻛﻪ در اﺛﺮ روي ﻫﻢ اﻧﺒﺎﺷﺘﻪ ﺷﺪن ﺑﺎرﻫﺎي اﻟﻜﺘﺮﻳﻜﻲ روي اﻟﻜﺘﺮود ﮔﻴﺖﻫﺎ ﺑﻮﺟﻮد ﻣﻲآﻳﺪ‪.‬‬

‫ﺧﻄﺎﻫﺎ و ﻣﺸﻜﻼت ﻧﺎﺷﻲ از اﺛﺮ آﻧﺘﻦ را ﻣﻲﺗﻮان ﺑﺎ اﻧﺠﺎم ﻳﻜﺴﺮي اﺻﻮل ﺳﺎده ﺣﻞ ﻛﺮد‪.‬‬

‫در اداﻣﻪ اﻳﻦ اﺛﺮات و ﻧﺤﻮهي ﺣﻞ آﻧﻬﺎ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ 1-1-3‬ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ‬

‫ﺗﻘﺮﻳﺒﺎ ﻫﺮ ﻧﻮع اﺻﻄﻜﺎﻛﻲ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺑﺎر ﺳﺎﻛﻦ ﻣﻲﺷﻮد‪ .‬ﺑﺮاي ﻣﺜﺎل وﻗﺘﻲ ﺷﻤﺎ در ﻳﻚ روز ﺧﺸﻚ روي‬

‫ﻓﺮش راه ﺑﺮوﻳﺪ و ﺳﭙﺲ اﻧﮕﺸﺖ ﺧﻮد را ﺑﻪ ﻳﻚ ﭼﻬﺎرﭼﻮب ﻓﻠﺰي ﻧﺰدﻳﻚ ﻛﻨﻴﺪ ﺟﺮﻗﻪي ﻗﺎﺑﻞ ﻣﺸﺎﻫﺪهاي ﺑﻴﻦ ﺳﺮ‬

‫اﻧﮕﺸﺘﺎن ﺷﻤﺎ و ﭼﻬﺎرﭼﻮب اﻳﺠﺎد ﻣﻲﺷﻮد‪ .‬ﺑﺪن اﻧﺴﺎن ﻣﺎﻧﻨﺪ ﻳﻚ ﺧﺎزن ﻋﻤﻞ ﻛﺮده و ﺣﺮﻛﺖ ﺷﻤﺎ اﻳﻦ ﺧﺎزن را ﺗﺎ‬

‫ﭘﺘﺎﻧﺴﻴﻞ ‪ 10000‬وﻟﺖ ﺷﺎرژ ﻛﺮده اﺳﺖ‪ .‬وﻗﺘﻲ اﻧﮕﺸﺖ ﺷﻤﺎ ﻧﺰدﻳﻚ ﭼﻬﺎرﭼﻮب آورده ﻣﻲﺷﻮد ﺗﺨﻠﻴﻪ ﻧﺎﮔﻬﺎﻧﻲ ﺑﺎر‬

‫ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺟﺮﻗﻪ و ﻳﻚ ﺷﻮك اﻟﻜﺘﺮﻳﻜﻲ ﻗﺎﺑﻞ درك ﻣﻲﺷﻮد‪.‬‬

‫‪40‬‬
‫‪Electrostatic Discharge‬‬
‫‪41‬‬
‫‪Electromigration‬‬
‫‪42‬‬
‫‪Antenna‬‬

‫‪92‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺗﺨﻠﻴﻪ ﺑﺎر ﻛﻮﭼﻜﻲ ﺑﻪ اﻧﺪازه ‪ 50‬وﻟﺖ ﻣﻲﺗﻮاﻧﺪ ﺑﺎﻋﺚ از ﺑﻴﻦ رﻓﺘﻦ دياﻟﻜﺘﺮﻳﻚ ﮔﻴﺖ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ MOS‬ﺑﺸﻮد‪.‬‬

‫وﻟﺘﺎژﻫﺎﻳﻲ ﺑﻪ اﻳﻦ اﻧﺪازه ﻧﻪ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺟﺮﻗﻪي ﻗﺎﺑﻞ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮﻧﺪ و ﻧﻪ ﺷﻮك اﻟﻜﺘﺮﻳﻜﻲ ﻗﺎﺑﻞ درﻛﻲ‬

‫ﺗﻮﻟﻴﺪ ﻣﻲﻛﻨﻨﺪ وﻟﻲ اﺛﺮ ﻣﺨﺮﺑﻲ دارﻧﺪ‪.‬‬

‫ﺗﻘﺮﻳﺒﺎ ﻫﺮ ﻧﻮع ﻓﻌﺎﻟﻴﺖ ﻳﺎ ﻣﻜﺎﻧﻴﺰم ﺣﺮﻛﺘﻲ اﻧﺴﺎن ﻣﻲﺗﻮاﻧﺪ ﭼﻨﻴﻦ ﺗﺨﻠﻴﻪ ﺑﺎر وﻟﺘﺎژ ﭘﺎﻳﻴﻨﻲ را اﻳﺠﺎد ﻛﻨﺪ‪ .‬ﺑﺎ ﺗﻤﻬﻴﺪات‬

‫ﻻزم ﻣﻲﺗﻮان رﻳﺴﻚﻫﺎي ﻧﺎﺷﻲ از ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ را از ﺑﻴﻦ ﺑﺮد‪.‬‬

‫ﺗﺮﻛﻴﺒﺎت و ﻣﻮﻟﻔﻪﻫﺎي ﺣﺴﺎس ﺑﻪ ‪) ESD‬ﺷﺎﻣﻞ ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ( ﺑﺎﻳﺪ ﻫﻤﻴﺸﻪ در ﺑﺴﺘﻪﺑﻨﺪيﻫﺎﻳﻲ ﻗﺮار‬

‫ﮔﻴﺮﻧﺪﻛﻪ ﺣﻔﺎﻇﺖ اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ دارﻧﺪ‪ .‬ﻣﭻﺑﻨﺪﻫﺎي زﻣﻴﻦ ﺷﺪه‪ ,‬دﺳﺘﮕﺎهﻫﺎي رﻃﻮﺑﺖ ده‪ ,‬ﻳﻮﻧﻴﺰه ﻛﻨﻨﺪهﻫﺎ و ﻛﻔﺶ‪-‬‬

‫ﻫﺎي ﺿﺪ اﺳﺘﺎﺗﻴﻚ ﻣﻲﺗﻮاﻧﻨﺪ ﺗﻮﻟﻴﺪ ﺑﺎر اﺳﺘﺎﺗﻴﻚ در ﻣﺤﻴﻂ ﻛﺎر را ﺑﻪ ﻣﻴﺰان ﻗﺎﺑﻞ ﺗﻮﺟﻬﻲ ﻛﺎﻫﺶ دﻫﻨﺪ‪.‬‬

‫اﻳﻦ ﺗﻤﻬﻴﺪات زﻳﺎنﻫﺎي ﻧﺎﺷﻲ از ‪ ESD‬را ﻛﺎﻫﺶ ﻣﻲدﻫﻨﺪ وﻟﻲ ﺣﺬف ﻧﻤﻲﻛﻨﻨﺪ ﻟﺬا ﺳﺎزﻧﺪﮔﺎن ﺑﺎﻳﺪ ﺳﺎﺧﺘﺎر‬

‫ﺣﻔﺎﻇﺘﻲ ‪ ESD‬را روي ﺑﺮد ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ ﺗﻌﺒﻴﻪ ﻛﻨﻨﺪ‪ .‬ﻳﻜﻲ از ﻣﺘﺪاولﺗﺮﻳﻦ ﺳﺎﺧﺘﺎرﻫﺎ در ﺷﻜﻞ ‪ 1-3‬ﻧﺸﺎن‬

‫داده ﺷﺪه اﺳﺖ‪ .‬اﻟﺒﺘﻪ روشﻫﺎي ﺗﺴﺖ ﻣﺨﺼﻮﺻﻲ ﻧﻴﺰ وﺟﻮد دارد ﻛﻪ ﻣﻲﺗﻮان ﺑﺎ ﻛﻤﻚ آﻧﻬﺎ ﻣﻴﺰان ﺣﺴﺎﺳﻴﺖ ﺑﻪ‬

‫‪ ESD‬را اﻧﺪازهﮔﻴﺮي ﻛﺮد ﻛﻪ از ﺣﻮﺻﻠﻪ اﻳﻦ ﺑﺨﺶ ﺧﺎرج اﺳﺖ‪" .‬ﻣﺪل ﺑﺪن اﻧﺴﺎن‪" ," 43‬ﻣﺪل ﻣﺎﺷﻴﻦ‪"44‬و "ﻣﺪل‬

‫ﻗﻄﻌﻪ ﺷﺎرژ ﺷﺪه‪ "45‬از اﻳﻦ دﺳﺖ روشﻫﺎ ﻫﺴﺘﻨﺪ ﻛﻪ ﺑﻪ ﻃﻮر ﻣﻔﺼﻞ ﺗﺮ در ﻛﺘﺎب ﻫﺎ و ﻣﻘﺎﻻت ﻣﺮﺑﻮﻃﻪ ﺷﺮح داده‬

‫ﺷﺪه اﻧﺪ ]‪.[2‬‬

‫‪43‬‬
‫)‪Human Body Model (HBM‬‬
‫‪44‬‬
‫)‪Machine Model (MM‬‬
‫‪45‬‬
‫)‪Charged Device Model (CDM‬‬

‫‪93‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺷﻜﻞ ‪ 1-3‬ﺳﺎﺧﺘﺎر ‪ ESD‬ﻣﺘﺪاول‬

‫آﺛﺎر‪ :‬ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن آﺛﺎر ﺗﺨﺮﻳﺒﻲ اﻟﻜﺘﺮﻳﻜﻲ زﻳﺎدي ﻣﻲﺷﻮد ﻛﻪ از آن ﺟﻤﻠﻪ ﻣﻲﺗﻮان‬

‫ﺑﻪ ﻗﻄﻊ ﺷﺪن اﻛﺴﻴﺪ ﮔﻴﺖ و ﻛﻮﭼﻚ ﻛﺮدن آن اﺷﺎره ﻛﺮد‪ .‬در ﺑﺮﺧﻲ ﺷﺮاﻳﻂ ﺗﺨﻠﻴﻪ ﺑﺎر ﻣﻨﺠﺮ ﺑﻪ ﺑﺨﺎر ﺷﺪن‬

‫ﻣﺘﺎﻟﻴﺰﻳﺸﻦ‪ 46‬ﺷﺪه و ﻳﺎ ﺳﻴﻠﻴﻜﻮن ﺑﺪﻧﻪ را ﻣﻲﺷﻜﻨﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ‪ ESD‬ﺑﺎﻋﺚ آب ﺷﺪن اﺗﺼﺎل ﺳﻮرس‪-‬درﻳﻦ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻧﻴﺰ ﻣﻲﺷﻮد‪.‬‬

‫ﺧﺎزنﻫﺎﻳﻲ ﻛﻪ از دياﻟﻜﺘﺮﻳﻚﻫﺎي اﻛﺴﻴﺪ ﻳﺎ ﻧﻴﺘﺮﻳﺪ اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﻧﻴﺰ ﻧﺴﺒﺖ ﺑﻪ اﻳﻦ ﻣﻜﺎﻧﻴﺰم ﺣﺴﺎس ﻣﻲﺑﺎﺷﻨﺪ‪.‬‬

‫ﺗﺨﻠﻴﻪ ﺑﺎر در ﭘﻴﻦﻫﺎﻳﻲ ﻛﻪ ﻓﻘﻂ ﺑﻪ ﮔﻴﺖ ﻳﺎ ﺧﺎزن ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ ﺑﺎﻋﺚ ﻗﻄﻊ ﺷﺪن اﻛﺴﻴﺪ در اﻳﻦ ﻗﻄﻌﺎت ﻣﻲﺷﻮد‪.‬‬

‫ﻳﻚ اﻛﺴﻴﺪ ﺿﻌﻴﻒ در ﻫﺮ زﻣﺎن ﺣﺘﻲ ﺑﻌﺪ از ﺻﺪﻫﺎ ﺳﺎﻋﺖ ﻛﺎر ﺑﻲﻋﻴﺐ و ﻧﻘﺺ ﻣﻤﻜﻦ اﺳﺖ از ﻛﺎر ﺑﻴﻔﺘﺪ‪ .‬ﮔﺎﻫﻲ‬

‫اوﻗﺎت ﺧﻄﺎ ﺗﺎ زﻣﺎﻧﻲ ﻛﻪ ﻣﺤﺼﻮل ﺑﻪ دﺳﺖ ﻣﺸﺘﺮي ﻧﺮﺳﻴﺪه اﺳﺖ ﺧﻮد را ﻧﺸﺎن ﻧﻤﻲدﻫﺪ‪ .‬ﺑﺎ ﺗﺴﺖ ﻛﺮدن ﻧﻤﻲ ﺗﻮان‬

‫اﻳﻦ ﺧﻄﺎﻫﺎي ﺑﺎ ﺗﺎﺧﻴﺮ ‪ ESD‬را رﻓﻊ ﻛﺮد‪ .‬ﺑﻪ ﻫﻤﻴﻦ دﻟﻴﻞ اﺳﺖ ﻛﻪ ﻫﻤﻪ دياﻟﻜﺘﺮﻳﻚﻫﺎي آﺳﻴﺐ ﭘﺬﻳﺮ ﺑﺎﻳﺪ در ﻣﻘﺎﺑﻞ‬

‫اﻳﻦ ﺧﻄﺎ ﺣﻔﺎﻇﺖ ﺷﻮﻧﺪ‪.‬‬

‫‪metallization‬‬
‫‪46‬‬

‫‪94‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫راﻫﻜﺎرﻫﺎي ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﺧﻄﺎ‪ :‬ﺗﻤﺎﻣﻲ ﭘﻴﻦﻫﺎ )ﭼﻪ ﭘﻴﻦﻫﺎي آﺳﻴﺐﭘﺬﻳﺮ و ﭼﻪ ﭘﻴﻦﻫﺎي آﺳﻴﺐ ﻧﺎﭘﺬﻳﺮ( ﻣﺠﻬﺰ ﺑﻪ ﻣﺪار‬

‫ﺣﻔﺎﻇﺖ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﭘﻴﻦﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺑﺴﺘﺮ و ﻳﺎ ﺑﻪ ‪ diffusion‬ﻫﺎي ﺑﺰرگ )ﻛﺎﻟﻜﺘﻮر ﻗﺪرت ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪(NPN‬‬

‫ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ ﺟﺰو ﭘﻴﻦﻫﺎي آﺳﻴﺐ ﻧﺎﭘﺬﻳﺮ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﻳﻦ اﺗﺼﺎﻻت ﺑﺰرگ اﻧﺮژي ‪ ESD‬را ﻗﺒﻞ از اﻳﻨﻜﻪ ﺑﻪ ﺑﻘﻴﻪ ﻣﺪار‬

‫ﺿﺮﺑﻪ وارد ﻛﻨﺪ ﺟﺬب ﻣﻲﻛﻨﻨﺪ‪ .‬ﭘﻴﻦﻫﺎي ﻣﻨﺒﻊ ﺗﻐﺬﻳﻪ ﺑﻴﺸﺘﺮ ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ ﺑﻪ ﺗﻌﺪاد زﻳﺎدي ‪diffusion‬‬

‫ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ و در ﻧﺘﻴﺠﻪ ﺑﻪ اﻧﺪازه ﻛﺎﻓﻲ ﻗﻮي ﻣﻲﺑﺎﺷﻨﺪ‪.‬‬

‫ﭘﻴﻦﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ‪ diffusion‬ﻫﺎي ﻛﻮﭼﻚ ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ ﻣﺨﺼﻮﺻﺎ آﻧﻬﺎﻳﻲ ﻛﻪ ﺑﻪ ﺑﺎﻟﻚ ﻳﺎ اﻣﻴﺘﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي‬

‫‪ NPN‬ﻣﺘﺼﻞ ﺷﺪه اﻧﺪ ﻧﺴﺒﺖ ﺑﻪ ‪ ESD‬ﺣﺴﺎس ﻫﺴﺘﻨﺪ‪.‬‬

‫ﭘﺮوﺳﻪﻫﺎﻳﻲ ﻛﻪ از اﻛﺴﻴﺪ اﻣﻴﺘﺮ ﺑﺎرﻳﻚ اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﻧﻴﺰ ﺑﻪ ﺷﺪت ﺑﻪ ‪ ESD‬ﺣﺴﺎس ﻫﺴﺘﻨﺪ‪ .‬در ﻧﺴﺨﻪﻫﺎي‬

‫ﻣﺪرن و ﺟﺪﻳﺪ اﺳﺘﺎﻧﺪارد دو ﻗﻄﺒﻲ از اﻛﺴﻴﺪ اﻣﻴﺘﺮ ﺿﺨﻴﻢ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫ﻋﻤﻮﻣﺎ در ﭘﺮوﺳﻪﻫﺎي ﺟﺪﻳﺪ ﺳﺎﺧﺖ ‪ IC‬ﻣﺪارات ‪ ESD‬در ﺗﻤﺎﻣﻲ ﭘﺪﻫﺎ ﻗﺮار داده ﺷﺪه اﺳﺖ ﺗﺎ اﺣﺘﻤﺎل وﻗﻮع اﻳﻦ‬

‫ﭘﺪﻳﺪه را ﻣﻴﻨﻴﻤﻮم ﻛﻨﻨﺪ ﺑﺎ اﻳﻦ وﺟﻮد در ﺷﺮوع ﻫﺮ ﻃﺮاﺣﻲ و ﻛﺎر ﺑﺎ ﺗﻜﻨﻮﻟﻮژي از اﻳﻦ ﻋﻤﻞ ﻣﻄﻤﺌﻦ ﺷﻮﻳﺪ‪ .‬ﺑﺮاي اﻳﻦ‬

‫ﻛﺎر ﻛﺎﻓﻲ اﺳﺖ ﺑﻪ راﻫﻨﻤﺎ و ﻣﺴﺘﻨﺪات ﻣﺮﺑﻮط ﺑﻪ ﻓﺎﻳﻠﻬﺎي ﺗﻜﻨﻮﻟﻮژي ﻣﺮاﺟﻌﻪ ﻧﻤﺎﻳﻴﺪ‪.‬‬

‫وﺟﻮد ﻣﺪارات ﺣﻔﺎﻇﺖ دﻳﻮدي در ﻣﻘﺎﺑﻞ ‪ ESD‬ﺧﻮد ﻣﻲﺗﻮاﻧﺪ در ﻣﺪار اﺷﻜﺎﻻﺗﻲ را ﻣﺎﻧﻨﺪ آﻧﭽﻪ در زﻳﺮ آورده ﺷﺪه‬

‫اﺳﺖ را اﻳﺠﺎد ﻛﻨﻨﺪ ‪:‬‬

‫‪ ‬ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ درﺳﺖ ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ ﺧﺎزنﻫﺎ ﺳﺮﻋﺖ ﺳﻴﮕﻨﺎل را ﻛﺎﻫﺶ داده و از ﻃﺮف دﻳﮕﺮ ﻧﻮﻳﺰ را‬

‫در ﻣﺴﻴﺮ ‪ VDD‬ﻛﻮﭘﻞ ﻣﻲﻛﻨﻨﺪ‪.‬‬

‫‪ ‬اﮔﺮ ﺑﺪ ﻃﺮاﺣﻲ ﺷﻮﻧﺪ ﺑﺎﻋﺚ ﭘﺪﻳﺪه ‪ latchup‬ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪95‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫‪ 2-1-3‬ﻣﻬﺎﺟﺮت اﻟﻜﺘﺮوﻧﻲ‬

‫اﻳﻦ ﺧﻄﺎ ﺑﻪ دﻟﻴﻞ ﭼﮕﺎﻟﻲﻫﺎي ﺟﺮﻳﺎن ﺑﺴﻴﺎر ﺑﺎﻻ اﻳﺠﺎد ﻣﻲﺷﻮد‪ .‬ﺣﺮﻛﺖ ﺣﺎﻣﻞﻫﺎ ﺗﻮﺳﻂ اﺗﻢﻫﺎي ﺛﺎﺑﺖ ﻓﻠﺰ ﺑﺎﻋﺚ‬

‫ﺟﺎﺑﻪﺟﺎﻳﻲ ﺗﺪرﻳﺠﻲ ﻓﻠﺰ ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﭘﺪﻳﺪه در آﻟﻮﻣﻴﻨﻴﻮم وﻗﺘﻲ اﺗﻔﺎق ﻣﻲاﻓﺘﺪ ﻛﻪ ﭼﮕﺎﻟﻲ ﺟﺮﻳﺎن ﺑﻪ ‪5-10 A/cm2‬‬

‫ﻧﺰدﻳﻚ ﻣﻲﺷﻮد‪ .‬ﻧﻮارﻫﺎي ﺑﺎ ﻋﺮض ﻣﻴﻨﻴﻤﻮم در ﭘﺮوﺳﻪﻫﺎي ﺑﺴﻴﺎر ﻛﻮﭼﻚ‪ 47‬در ﺟﺮﻳﺎنﻫﺎي ﭼﻨﺪ ﻣﻴﻠﻲآﻣﭙﺮي دﭼﺎر‬

‫ﭼﻨﻴﻦ ﭘﺪﻳﺪهاي ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫آﺛﺎر‪ :‬اﻳﻦ ﭘﺪﻳﺪه ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻛﻪ اﺗﻢﻫﺎي ﻓﻠﺰ ﺑﻪ ﺗﺪرﻳﺞ از ﻣﺮزﻫﺎي ﻛﺮﻳﺴﺘﺎل ﻓﺎﺻﻠﻪ ﮔﺮﻓﺘﻪ و ﻓﻀﺎﻳﻲ ﺧﺎﻟﻲ ﺑﻴﻦ دو‬

‫ﻛﺮﻳﺴﺘﺎل ﻣﺠﺎور ﺑﻪ وﺟﻮد آﻳﺪ‪ .‬اﻳﻦ ﭘﺪﻳﺪه ﺑﺎﻋﺚ ﻛﺎﻫﺶ ﺳﻄﺢ ﻣﻮﺛﺮ ﻧﻮارﻫﺎ ﺷﺪه و در ﻧﺘﻴﺠﻪ ﭼﮕﺎﻟﻲ ﺟﺮﻳﺎن را در‬

‫ﺳﻄﺢ ﺑﺎﻗﻴﻤﺎﻧﺪه ﻧﻮار اﻓﺰاﻳﺶ ﻣﻲدﻫﺪ‪ .‬ﺑﻪ ﺗﺪرﻳﺞ ﻓﻀﺎﻫﺎي ﺧﺎﻟﻲ ﺑﻴﺸﺘﺮي ﺑﻮﺟﻮد آﻣﺪه ﻛﻪ در ﻧﻬﺎﻳﺖ ﻛﻞ ﻧﻮار را از ﺑﻴﻦ‬

‫ﻣﻲﺑﺮﻧﺪ‪.‬‬

‫راﻫﻜﺎرﻫﺎي ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﺧﻄﺎ‪ :‬اوﻟﻴﻦ ﻗﺪم ﺑﺮاي ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﭘﺪﻳﺪه ارﺗﻘﺎي ﭘﺮوﺳﻪ ﻣﻲﺑﺎﺷﺪ‪ .‬در ﭘﺮوﺳﻪﻫﺎي ﻛﻨﻮﻧﻲ‪,‬‬

‫آﻟﻮﻣﻴﻨﻴﻮﻣﻲ ﻛﻪ ﺑﺮاي ﻣﺘﺎﻟﻴﺰﻳﺸﻦ اﺳﺘﻔﺎده ﻣﻲﺷﻮد ‪ 0.5_4%‬ﺑﺎ ﻓﻠﺰ ﻣﺲ داپ ﺷﺪه اﺳﺖ ﺗﺎ در ﻣﻘﺎﺑﻞ اﻳﻦ ﭘﺪﻳﺪه‬

‫ﻣﻘﺎوﻣﺖ ﻛﻨﺪ‪ .‬ﺗﻜﻨﻴﻚ ارﺗﻘﺎي ﭘﺮوﺳﻪ اﻳﻦ ﭘﺪﻳﺪه را ﻛﺎﻫﺶ ﻣﻲدﻫﺪ وﻟﻲ آن را ﺑﻪ ﻃﻮر ﻛﺎﻣﻞ ﺣﺬف ﻧﻤﻲﻛﻨﺪ‪.‬‬

‫ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺑﺮاي ﻫﺮ ﭘﺮوﺳﻪ ﻣﺎﻛﺰﻳﻤﻮم ﺟﺮﻳﺎن ﻋﺒﻮري از ﻫﺮ ﺳﻄﺢ ﻣﻘﻄﻊ را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ ﻛﻪ ﻣﻌﻤﻮﻻ ﻣﻄﺎﺑﻖ‬

‫دﺳﺘﻮر زﻳﺮ اﺳﺖ‪:‬‬

‫ﺑﺮاي ﻣﺘﺎلﻫﺎﻳﻲ ﻛﻪ از اﻛﺴﻴﺪ ﻋﺒﻮر ﻧﻤﻲﻛﻨﻨﺪ ‪ 2mA/um‬و ﺑﺮاي ﻣﺘﺎلﻫﺎﻳﻲ ﻛﻪ از اﻛﺴﻴﺪ ﻋﺒﻮر ﻣﻲﻛﻨﻨﺪ ‪1mA/um‬‬

‫ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪47‬‬
‫‪submicron‬‬

‫‪96‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ ﻳﻚ ﻧﻮار ﺑﺎﻳﺪ ﺟﺮﻳﺎن ‪ 50mA‬را از ﺧﻮد ﻋﺒﻮر دﻫﺪ‪ .‬اﮔﺮ اﻳﻦ ﻧﻮار از اﻛﺴﻴﺪ ﻋﺒﻮر ﻧﻜﻨﺪ ﺑﺎﻳﺪ‬

‫داراي ﺿﺨﺎﻣﺖ ﺣﺪاﻗﻠﻲ ‪ 25um‬و اﮔﺮ اﻳﻦ ﻧﻮار از اﻛﺴﻴﺪ ﻋﺒﻮر ﻛﻨﺪ ﺑﺎﻳﺪ داراي ﺿﺨﺎﻣﺖ ﺣﺪاﻗﻠﻲ ‪ 50um‬ﺑﺎﺷﺪ‪.‬‬

‫دﻗﺖ ﺷﻮد ﻛﻪ ﺿﺨﺎﻣﺖ ﻧﻮار را ﻧﺒﺎﻳﺪ ﺑﻪ ﻃﻮر ﻧﺎﮔﻬﺎﻧﻲ زﻳﺎد ﻛﺮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 2-3‬زﻳﺮا ﺟﺮﻳﺎن ﺑﻪ ﺻﻮرت ﻧﺎﮔﻬﺎﻧﻲ از‬

‫ﻳﻚ ﻋﺮض ﻛﻢ وارد ﻳﻚ ﻋﺮض زﻳﺎد ﻣﻲﺷﻮد‪ .‬ﻋﺮض ﻧﻮار را ﺑﺎﻳﺪ ﺑﻪ ﺗﺪرﻳﺞ زﻳﺎد ﻛﺮد ﺗﺎ ﻧﻮار ﻧﻬﺎﻳﻲ ﺷﻜﻠﻲ ﺧﺮﻃﻮﻣﻲ‬

‫داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬در ﺷﻜﻞ ‪ 2-3‬ﻫﺮﭼﻪ ‪ L‬ﺑﺰرﮔﺘﺮ و ‪ S‬ﻛﻮﭼﻜﺘﺮ ﺑﺎﺷﺪ ﻗﻮاﻋﺪ ‪ Layout‬ﺑﻬﺘﺮ رﻋﺎﻳﺖ ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 2-3‬ﺿﺨﺎﻣﺖ ﻫﺮﮔﻮﻧﻪ ﻧﻮار ﺣﺎﻣﻞ ﺟﺮﻳﺎن را ﻧﺒﺎﻳﺪ ﺑﻪ ﺻﻮرت ﻧﺎﮔﻬﺎﻧﻲ زﻳﺎد ﻳﺎ ﻛﻢ ﻛﺮد‬

‫‪ 3-1-3‬اﺛﺮ آﻧﺘﻦ‬

‫در ﺣﻴﻦ ﭘﺮوﺳﻪي ﺧﻮردﮔﻲ ﺧﺸﻚ‪ 48‬ﻣﻴﺪانﻫﺎي اﻟﻜﺘﺮﻳﻜﻲ ﻗﻮي ﺑﺮاي ﺗﻮﻟﻴﺪ ﭘﻼﺳﻤﺎي ﻳﻮﻧﻴﺰه اﺳﺘﻔﺎده ﻣﻲﺷﻮد در‬

‫ﻧﺘﻴﺠﻪ در ﺣﻴﻦ ﺧﻮردﮔﻲ ﭘﻠﻲ ﮔﻴﺖﻫﺎ و دﻳﻮارهﻫﺎي اﻛﺴﻴﺪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ روي ﭘﻠﻲ ﮔﻴﺖﻫﺎ ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬اﻳﻦ‬

‫ﺑﺎرﻫﺎ ﻣﻤﻜﻦ اﺳﺖ ﮔﺎﻫﻲ آﻧﻘﺪر ﺑﺰرگ ﺑﺎﺷﻨﺪ ﻛﻪ ﺑﺎﻋﺚ ﺟﺎري ﺷﺪن ﺟﺮﻳﺎن در ﻃﻮل اﻛﺴﻴﺪ ﮔﻴﺖ ﺷﻮﻧﺪ‪ .‬اﮔﺮﭼﻪ ﻣﻘﺪار‬

‫اﻧﺮژي ﻣﻮﺟﻮد ﻣﻌﻤﻮﻻ ﺑﺮاي ﺗﺨﺮﻳﺐ اﻛﺴﻴﺪ ﮔﻴﺖﻫﺎ ﻛﺎﻓﻲ ﻧﻴﺴﺖ وﻟﻲ ﻗﺪرت و اﺳﺘﺤﻜﺎم دياﻟﻜﺘﺮﻳﻚ آن را ﻛﺎﻫﺶ‬

‫ﻣﻲدﻫﺪ‪ .‬ﻣﻴﺰان ﻛﺎﻫﺶ ﻣﻘﺎوﻣﺖ دياﻟﻜﺘﺮﻳﻚ ﻣﺘﻨﺎﺳﺐ اﺳﺖ ﺑﺎ ﻛﻞ ﺑﺎر ﻋﺒﻮري از اﻛﺴﻴﺪ ﮔﻴﺖ ﺗﻘﺴﻴﻢ ﺑﺮ ﺳﻄﺢ ﻛﻞ‬

‫‪48‬‬
‫‪Dry etching‬‬

‫‪97‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫اﻛﺴﻴﺪ ﮔﻴﺖ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 3-3‬ﺑﻪ ﮔﻮﻧﻪ اي ﻛﻪ ﻫﺮ ﭼﻪ اﻳﻦ ﻧﺴﺒﺖ ﺑﻴﺸﺘﺮ ﺑﺎﺷﺪ آﺳﻴﺐ ﭘﺬﻳﺮي اﻛﺴﻴﺪ ﮔﻴﺖ ﻧﻴﺰ‬

‫ﺑﻴﺸﺘﺮ ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 3-3‬ﭘﺪﻳﺪه آﻧﺘﻦ‬

‫اﮔﺮ ﻳﻚ اﻛﺴﻴﺪ ﮔﻴﺖ ﻛﻮﭼﻚ ﺑﻪ ﻳﻚ ﺑﺨﺶ ﭘﻠﻲﺳﻴﻠﻴﻜﻮن ﺑﻠﻨﺪ ﻣﺘﺼﻞ ﺑﺎﺷﺪ ﻧﻮﻋﻲ ﺗﺨﺮﻳﺐ ﺑﻪ وﺟﻮد ﻣﻲآﻳﺪ)ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪ .( 4-3‬اﻳﻦ ﭘﺪﻳﺪه را اﺛﺮ آﻧﺘﻦ ﻣﻲﻧﺎﻣﻨﺪ ﭼﺮا ﻛﻪ ﻧﺎﺣﻴﻪ ﭘﻠﻲ ﺑﺰرگ ﺑﻪﻋﻨﻮان ﻳﻚ آﻧﺘﻦ ﻋﻤﻞ ﻛﺮده و ﺑﺎر را ﺟﻤﻊ‬

‫ﻣﻲﻛﻨﺪ ﻛﻪ در ﻧﺘﻴﺠﻪ آن ﺟﺮﻳﺎﻧﻲ در ﮔﻴﺖ آﺳﻴﺐ ﭘﺬﻳﺮ ﺑﻪ وﺟﻮد ﻣﻲآﻳﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ اﻳﻦ ﭘﺪﻳﺪه ﻣﻤﻜﻦ اﺳﺖ در‬

‫اﺛﺮ اﺗﺼﺎل ﻳﻚ ﻣﺘﺎل ﺑﻠﻨﺪ ﺑﻪ ﮔﻴﺖ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻧﻴﺰ ﺑﻮﺟﻮد آﻳﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 5-3‬‬

‫در ﺷﻜﻞ ‪ 4-3‬ﻗﺴﻤﺖ )‪ (A‬ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﻣﻮﺳﻮم ﺑﻪ ‪ M1‬اﻣﺘﺪاد داده ﺷﺪه اﺳﺖ ﺗﺎ ﺑﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪M2‬‬

‫ﻣﺘﺼﻞ ﺷﻮد‪ .‬اﻳﻦ ﮔﻴﺖ اﻣﺘﺪاد داده ﺷﺪه ﻣﻲﺗﻮاﻧﺪ اﻛﺴﻴﺪ ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ M1‬را ﻧﺎﺑﻮد ﻛﻨﺪ‪.‬‬

‫اﻳﻦ آﺳﻴﺐ ﭘﺬﻳﺮي را ﻣﻲﺗﻮان ﺑﺎ اﺿﺎﻓﻪ ﻛﺮدن ﻳﻚ ‪ via‬ﺑﻪ ﭘﻠﻲ در ﻧﺰدﻳﻜﻲ ‪ M1‬ﺑﺮﻃﺮف ﻛﺮد)ﺷﻜﻞ ‪ 4-3‬ﻗﺴﻤﺖ‬

‫)‪ .((B‬اﻳﻦ ‪ via‬ﺑﻪ ﻃﻮر ﻣﻮﺛﺮي ﺳﻄﺢ ﻣﺘﺼﻞ ﺑﻪ اﻛﺴﻴﺪ ﮔﻴﺖ ‪ M1‬را ﻛﺎﻫﺶ ﻣﻲدﻫﺪ‪.‬‬

‫‪98‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺷﻜﻞ ‪ 4-3‬اﺛﺮ آﻧﺘﻦ در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫ﻣﺘﺎلﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ‪ diffusion‬ﻣﺘﺼﻞ ﻣﻲﺷﻮﻧﺪ ﺑﻪ ﻧﺪرت ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن اﻳﻦ ﭘﺪﻳﺪه ﻣﻲﺷﻮﻧﺪ ﭼﺮا ﻛﻪ ‪diffusion‬‬

‫ﻫﺎ ﻣﺴﻴﺮي را ﺑﺮاي ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ ﺑﻮﺟﻮد ﻣﻲآورﻧﺪ‪.‬‬

‫ﺑﺎﻻﺗﺮﻳﻦ ﻣﺘﺎل ﻣﻮﺟﻮد در ﺗﻜﻨﻮﻟﻮژي اﻳﻤﻦﺗﺮﻳﻦ ﻣﺘﺎل در ﻣﻘﺎﺑﻞ اﺛﺮ آﻧﺘﻦ ﻣﻲﺑﺎﺷﺪ ﭼﺮا ﻛﻪ اﻳﻦ ﻣﺘﺎل ﺟﺎﻳﻲ روي ‪die‬‬

‫ﺑﻪ ‪ diffusion‬ﻣﺘﺼﻞ ﺷﺪه اﺳﺖ در ﺣﺎﻟﻲ ﻛﻪ ﻣﺘﺎلﻫﺎي ﭘﺎﻳﻴﻦ اﻟﺰاﻣﺎ ﺑﻪ ‪ diffusion‬ﻣﺘﺼﻞ ﻧﺸﺪهاﻧﺪ‪.‬‬

‫ﺑﺮاي ﺣﺬف اﺛﺮ آﻧﺘﻦ در ﻣﺘﺎلﻫﺎي ﭘﺎﻳﻴﻦ ﻣﻲﺗﻮان از ‪ via‬ﻫﺎي ﻛﻮﭼﻚ اﺳﺘﻔﺎده ﻛﺮده و ﺑﺎ ﺗﻐﻴﻴﺮ ﻣﺘﺎل ﻧﻮار اﻧﺘﻘﺎل را‬

‫ﺑﻪ ﺳﻄﺢﻫﺎي ﻛﻮﭼﻜﺘﺮي ﺗﺒﺪﻳﻞ ﻛﺮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 5-3‬‬

‫ﺷﻜﻞ ‪ 5-3‬ﺑﺮ ﻃﺮف ﻛﺮدن اﺛﺮ آﻧﺘﻦ ﺑﺎ ﺗﻜﻪ ﺗﻜﻪ ﻛﺮدن ﻧﻮار ﻣﺘﺼﻞ ﺑﻪ ﮔﻴﺖ‬

‫‪99‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ ﺧﻄﺎﻫﺎي ﻧﺎﺷﻲ از اﺛﺮ آﻧﺘﻦ در ﺧﻄﺎﻫﺎي ‪ DRC‬ﺧﻮد را ﻧﺸﺎن ﺧﻮاﻫﻨﺪ داد و ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ‬

‫راﺣﺘﻲ ﺑﺮ ﻃﺮف ﻛﺮد] ‪ [٢‬و]‪. [٣‬‬

‫‪ 2-3‬ﭘﺪﻳﺪه ‪Latchup‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 6-3‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﭘﺪﻳﺪه ‪ latchup‬ﺑﺎﻋﺚ اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﺪن ‪ VDD‬و ‪ GND‬ﻣﻲ‪-‬‬

‫ﺷﻮد‪ .‬اﻳﻦ ﭘﺪﻳﺪه زﻣﺎﻧﻲ اﺗﻔﺎق ﻣﻲاﻓﺘﺪ ﻛﻪ ﻣﻘﺎوﻣﺖﻫﺎي ‪ rn‬ﻳﺎ ‪ rp‬ﺑﺰرگ ﺑﺎﺷﻨﺪ و ﻳﺎ ﺟﺮﻳﺎن ﻧﺸﺘﻲ زﻳﺎدﺗﺮ از ﺣﺪ ﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 6-3‬ﭘﺪﻳﺪه ‪ latchup‬و ﻣﺪار ﻣﻌﺎدل آن‬

‫در ﺑﻴﺸﺘﺮ ‪ Layout‬ﻫﺎ ﺑﺮاي ﺟﻠﻮﮔﻴﺮي از ﺑﻮﺟﻮد آﻣﺪن ﭘﺪﻳﺪه ‪ Latchup‬ﺑﺮاي ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻳﻚ ﺑﺪﻧﻪ در ﻧﻈﺮ ﮔﺮﻓﺘﻪ‬

‫ﻣﻲﺷﻮد ﻛﻪ ﺑﻪ آن ﭼﺴﺒﻴﺪه اﺳﺖ وﻟﻲ اﻟﺰاﻣﻲ در آن ﻧﻴﺴﺖ و در ﺣﺪي ﻛﻪ ﻗﻮاﻧﻴﻦ و ﻗﻮاﻋﺪ ‪ Latchup‬رﻋﺎﻳﺖ ﺷﻮد‬

‫ﻛﺎﻓﻲ اﺳﺖ‪ .‬در ﺷﻜﻞ ‪ 7-3‬ﺑﻪ دﻟﻴﻞ زﻳﺎد ﺑﻮدن ﻓﺎﺻﻠﻪ ﺑﺪﻧﻪ ﺑﺎ ﭘﻠﻲ ﻣﻴﺎﻧﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﺸﻜﻞ ‪ Latchup‬ﺑﻮﺟﻮد آﻣﺪه‬

‫اﺳﺖ‪.‬‬

‫‪100‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺷﻜﻞ ‪ 7-3‬اﺣﺘﻤﺎل وﻗﻮع ﭘﺪﻳﺪه ‪ Latchup‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺑﺎ ﺗﻌﺪاد ﻓﻴﻨﮕﺮ ﺑﺎﻻ‬

‫ﺑﺮاي ﺣﻞ اﻳﻦ ﻣﺸﻜﻞ ﻣﻲﺗﻮان ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ را ﺑﻪ ﻓﺮم ﻣﺪلﻫﺎي ﻧﺸﺎن داده ﺷﺪه در ﺷﻜﻞ ‪ 8-3‬ﻳﺎ ﺷﻜﻞ ‪ 9-3‬ﻳﺎ‬

‫ﺷﻜﻞ ‪ 10-3‬ﺑﻪ ﺗﺮﺗﻴﺐ در ﻣﻴﺎن ﻳﺎ در ﺑﺎﻻ و ﻳﺎ دور ﺗﺎ دور ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار داد ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﻓﺎﺻﻠﻪ ﻣﻨﺎﺳﺐ‬

‫ﻛﺎﻧﺘﻜﺖﻫﺎي ﺑﺪﻧﻪ از ﭘﻠﻲﻫﺎي ﻣﻴﺎﻧﻲ رﻋﺎﻳﺖ ﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 8-3‬ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در ﻣﻴﺎن ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 9-3‬ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در ﺑﺎﻻي ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ‪.‬‬

‫‪101‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﺷﻜﻞ ‪ 10-3‬ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در اﻃﺮاف ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ‪.‬‬

‫‪CMP (Chemical Mechanical Polishing) 3-3‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﻓﺼﻞ ‪ 2‬و در ﺑﺨﺶ آﺷﻨﺎﻳﻲ ﺑﺎ ﻣﺎﺳﻚ ﻫﺎ و ﻧﺤﻮه ي ﺳﺎﺧﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﮔﻔﺘﻪ ﺷﺪ ﻓﺮاﻳﻨﺪ ‪CMP‬‬

‫ﻧﺎﻫﻤﻮاريﻫﺎي ﻧﺎﺷﻲ از ﻣﻜﺎن ﻧﮕﺎري‪ 49‬را از ﺑﻴﻦ ﻣﻲﺑﺮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 11-3‬‬

‫ﺷﻜﻞ ‪ 11-3‬ﺻﺎف ﻛﺮدن ﻧﺎﻫﻤﻮاري ﻫﺎي ﻧﺎﺷﻲ از ﻣﻜﺎن ﻧﮕﺎري‬

‫اﮔﺮ ﭼﮕﺎﻟﻲ واﺣﺪ ﺳﻄﺢ ﺑﺮاي ﻫﺮ ﻳﻚ از ﻣﺘﺎل ﻫﺎ از ﺣﺪي ﻛﻤﺘﺮ ﺑﺎﺷﺪ اﻳﻦ ﭘﺪﻳﺪه ﻣﻨﺠﺮ ﺑﻪ ﺧﻄﺎ ﻣﻲﺷﻮد‪ .‬ﺑﺮاي ﻣﺜﺎل‬

‫در ﺷﻜﻞ ‪ 12-3‬ﻣﻴﺰان ﭼﮕﺎﻟﻲ ﻣﺘﺎل در ﺳﻄﺢ ﻳﻜﻨﻮاﺧﺖ ﻧﻴﺴﺖ‪ .‬در اﺛﺮ ‪ CMP‬ﺧﻮردﮔﻲ اﻛﺴﻴﺪ در ﺑﺨﺶﻫﺎي ﺑﺎ‬

‫‪49‬‬
‫‪topography‬‬

‫‪102‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﭼﮕﺎﻟﻲ ﺑﻴﺸﺘﺮ ﻧﺴﺒﺖ ﺑﻪ ﺑﺨﺶﻫﺎي ﺑﺎ ﭼﮕﺎﻟﻲ ﻛﻤﺘﺮ‪ ,‬ﻛﻤﺘﺮ اﺳﺖ‪ .‬اﻳﻦ ﭘﺪﻳﺪه ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻛﻪ ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ‬

‫ﻣﻮﺟﻮد ﺑﻴﻦ ﻻﻳﻪﻫﺎي ﻣﺨﺘﻠﻒ ﺑﻪ ﻋﻠﺖ ﺗﻔﺎوت در ﺿﺨﺎﻣﺖ اﻛﺴﻴﺪ ﺑﻴﻦ آﻧﻬﺎ ﻣﺘﻔﺎوت ﺷﺪه و ﺑﺎﻋﺚ ﺧﻄﺎ ﺷﻮد‪.‬‬

‫‪Oxide‬‬
‫ﻗﺒﻞ از ‪CMP‬‬ ‫ﻣﺘﺎل‬

‫ﺑﻌﺪ از ‪CMP‬‬
‫ﻧﺎﺣﻴﻪ ﺑﺎ ﭼﮕﺎﻟﻲ زﻳﺎد‬ ‫ﻧﺎﺣﻴﻪ ﺑﺎ ﭼﮕﺎﻟﻲ ﻛﻢ‬

‫ﺷﻜﻞ ‪ 12-3‬ﻧﺎﻫﻤﻮاري اﻳﺠﺎد ﺷﺪه در اﺛﺮ ‪ CMP‬ﺑﻪ دﻟﻴﻞ ﺗﻔﺎوت در ﻣﻴﺰان ﭼﮕﺎﻟﻲ ﻣﺘﺎل در ﺳﻄﺢ‬

‫ﺟﻬﺖ ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﭘﺪﻳﺪه دو روﻳﻜﺮد ﻣﺘﺪاول وﺟﻮد دارد‪:‬‬

‫‪ -1‬اﺳﺘﻔﺎده از ‪ dummy fill‬ﻫﺎ ‪ :‬در اﻳﻦ روش ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 13-3‬در ﻓﻀﺎﻫﺎي ﺧﺎﻟﻲ ﺑﻴﻦ ﺑﻼكﻫﺎي اﺻﻠﻲ از‬

‫ﺑﻼكﻫﺎﻳﻲ ﺑﻪ ﻧﺎم ‪ dummy fill‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﺑﻼك ﻫﺎ از ﻧﻮارﻫﺎﻳﻲ از ﺟﻨﺲ ﻣﺘﺎلﻫﺎ و ﭘﻠﻲ )ﭘﻠﻲ‪-‬‬

‫ﻫﺎي( ﻣﺨﺘﻠﻒ در ﭘﺮوﺳﻪ ﺗﺸﻜﻴﻞ ﺷﺪهاﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 13-3‬اﺳﺘﻔﺎده از ‪ dummy fill‬ﻫﺎ‬

‫‪103‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 14-3‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ اﻳﻦ ﻧﻮارﻫﺎ ﺑﻪ ﺻﻮرت ﻳﻚ در ﻣﻴﺎن ﻋﻤﻮد ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﻣﻲ‪-‬‬

‫ﮔﻴﺮﻧﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﻧﻮارﻫﺎي از ﺟﻨﺲ ﺑﺎﻻﺗﺮﻳﻦ ﻣﺘﺎل ﻣﻮﺟﻮد در ﭘﺮوﺳﻪ ﺑﺎﻳﺪ داراي ﺿﺨﺎﻣﺖ ﺑﻴﺸﺘﺮي ﻧﻴﺰ ﺑﺎﺷﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 14-3‬ﻧﺤﻮه ﻗﺮار ﮔﻴﺮي ﻣﺘﺎل ﻫﺎ در ﺑﻼك ﻫﺎي ‪ dummy fill‬در ﭘﺮوﺳﻪ ﭼﻬﺎر ﻣﺘﺎﻟﻪ‬

‫اﻳﻦ ﺑﻼكﻫﺎي ‪ dummy fill‬ﺧﻮد ﺑﺎﻋﺚ اﻳﺠﺎد ﺧﻄﺎﻫﺎي ﻛﻮﭼﻜﻲ ﺑﻪ ﺻﻮرت ﭘﺎرازﻳﺘﻴﻚ در ﻧﻮارﻫﺎي اﻃﺮاف ﺧﻮد ﻣﻲ‪-‬‬

‫ﺷﻮﻧﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 15-3‬وﻟﻲ اﻳﻦ آﺛﺎر در ﻣﻘﺎﺑﻞ ﻣﺤﺎﻓﻈﺖ ﻣﻨﺎﺳﺐ آﻧﻬﺎ در ﻣﻘﺎﺑﻞ ‪ CMP‬ﻗﺎﺑﻞ ﺻﺮﻓﻪ ﻧﻈﺮ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 15-3‬آﺛﺎر ﭘﺎرازﻳﺘﻴﻚ ﻧﺎﻣﻄﻠﻮب ﻧﺎﺷﻲ از ‪ dummy fill‬ﻫﺎ‬

‫‪104‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫‪ -2‬روش ‪ : Etchback‬در اﻳﻦ روش از ﻳﻚ ﻣﺎﺳﻚ اﺿﺎﻓﻪ اﺳﺘﻔﺎده ﺷﺪه و در ﻧﺘﻴﺠﻪ ﺗﻌﺪاد ﻣﺮاﺣﻞ ﭘﺮوﺳﻪ ﻳﻚ‬

‫واﺣﺪ اﻓﺰوده ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﻣﺎﺳﻚ ﺑﺎﻋﺚ ﻣﻲﺷﻮد در ﻣﺤﻞ ﻫﺎي ﺑﺎ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﺑﻴﺸﺘﺮ ﺧﻮردﮔﻲ ﻣﺠﺪدا‬

‫اﻧﺠﺎم ﺷﻮد در ﻧﺘﻴﺠﻪ ﺳﻄﺢ ﺗﻘﺮﻳﺒﺎ ﻳﻜﻨﻮاﺧﺖ ﺧﻮاﻫﺪ ﺷﺪ‪ .‬اﻳﻦ روش ﺑﻪ دﻟﻴﻞ زﻳﺎد ﻛﺮدن ﺗﻌﺪاد ﻣﺎﺳﻚﻫﺎ و‬

‫ﺗﻌﺪاد ﻣﺮاﺣﻞ ﭘﺮوﺳﻪ ﮔﺮان ﻗﻴﻤﺖ ﺑﻮده و ﻣﻌﻤﻮﻻ اﺳﺘﻔﺎده ﻧﻤﻲﺷﻮد‪.‬‬

‫در ﭘﺎﻳﺎن اﻳﻦ ﺑﺨﺶ ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ ﻛﻤﺒﻮد ‪ dummy fill‬ﻫﺎ در ﺳﻄﺢ ‪ IC‬ﻛﻪ ﻣﻨﺠﺮ ﺑﻪ ﺧﻄﺎ ﻣﻲﺷﻮد ﺗﻮﺳﻂ‬

‫ﺧﻄﺎي ‪ density‬در ‪ DRC‬ﻣﺸﺨﺺ ﺧﻮاﻫﺪ ﺷﺪ ﻛﻪ ﺑﻪ ﺗﻔﺼﻴﻞ در ﺑﺨﺶ ﻧﺮم اﻓﺰار اﻳﻦ ﺧﻮد آﻣﻮز ﺷﺮح داده ﺧﻮاﻫﺪ‬

‫ﺷﺪ‪.‬‬

‫‪ 4-3‬آﻟﻮدﮔﻲ‬

‫ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ ﻧﺴﺒﺖ ﺑﻪ آﻟﻮدﮔﻲﻫﺎي ﺧﺎﺻﻲ آﺳﻴﺐ ﭘﺬﻳﺮ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﺣﺘﻲ اﮔﺮ ﻓﺮض ﺷﻮد ﻛﻪ ﻗﻄﻌﻪ در‬

‫ﺑﻬﺘﺮﻳﻦ و ﻋﺎﻟﻲﺗﺮﻳﻦ ﺷﺮاﻳﻂ ﺑﺴﺘﻪﺑﻨﺪي ﺷﺪه اﺳﺖ ﺑﺎز ﻫﻢ آﻟﻮدﮔﻲﻫﺎي ﺑﺴﻴﺎر ﺳﻄﺢ ﭘﺎﻳﻴﻨﻲ در ﺑﺴﺘﻪﺑﻨﺪي آن وﺟﻮد‬

‫ﺧﻮاﻫﺪ داﺷﺖ‪ .‬اﮔﺮﭼﻪ ﺑﺴﺘﻪ ﺑﻨﺪيﻫﺎي ﭘﻼﺳﺘﻴﻜﻲ ﺗﺤﺖ ﺷﺮاﻳﻂ و ﺿﻮاﺑﻂ ﺧﺎﺻﻲ ﺗﻬﻴﻪ ﻣﻲﺷﻮﻧﺪ ﺗﺎ از اﻧﻮاع آﻟﻮدﮔﻲﻫﺎ‬

‫ﻣﺼﻮن ﺑﺎﺷﻨﺪ وﻟﻲ ﻫﻴﭻ ﭘﻼﺳﺘﻴﻜﻲ در ﻣﻘﺎﺑﻞ آﻟﻮدﮔﻲ رﺳﻮخ ﻧﺎﭘﺬﻳﺮ ﻧﻴﺴﺖ‪ .‬آﻟﻮدﮔﻲﻫﺎ ﻫﻢ در ﻓﺼﻞﻣﺸﺘﺮك ﭘﻴﻦﻫﺎ ﺑﺎ‬

‫ﭘﻼﺳﺘﻴﻚ و ﻫﻢ ﺑﻪ ﻃﻮر ﻣﺴﺘﻘﻴﻢ ﺑﻪ ﺑﺪﻧﻪ ﭘﻼﺳﺘﻴﻜﻲ ﻧﻔﻮذ ﻣﻲﻛﻨﻨﺪ‪ .‬در ﺻﻨﻌﺖ ﻣﺪرن ﺑﺴﺘﻪﺑﻨﺪيﺳﺎزي ﭘﻼﺳﺘﻴﻜﻲ دو‬

‫ﻧﻮع آﻟﻮدﮔﻲ ﻣﺘﺪاول اﺳﺖ ‪:‬‬

‫آﻟﻮدﮔﻲﻫﺎي "‪ "Dry Corrosion‬و "‪."Mobile Ion‬‬

‫‪105‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫‪50‬‬
‫‪ 1-4-3‬آﻟﻮدﮔﻲ زﻧﮓ زدﮔﻲ ﺧﺸﻚ‬

‫اﮔﺮ ﻓﻠﺰ آﻟﻮﻣﻴﻨﻴﻮم در ﻓﻀﺎﻳﻲ ﻣﺮﻃﻮب در ﻣﺠﺎورت آﻟﻮدﮔﻲﻫﺎي ﻳﻮﻧﻲ ﻗﺮار ﺑﮕﻴﺮد زﻧﮓ ﻣﻲزﻧﺪ‪ .‬ﺣﺘﻲ اﺛﺮي از رﻃﻮﺑﺖ‬

‫ﻧﻴﺰ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﭘﺪﻳﺪه زﻧﮓ زدﮔﻲ ﺧﺸﻚ ﻣﻲﺷﻮد‪ .‬از آﻧﺠﺎ ﻛﻪ رﻃﻮﺑﺖ و آﻟﻮدﮔﻲ ﻳﻮﻧﻲ در ﻫﻤﻪ ﺟﺎ وﺟﻮد‬

‫دارد اﻳﻤﻦ ﺑﻮدن ﻗﻄﻌﻪ در ﻣﻘﺎﺑﻞ اﻳﻦ آﻟﻮدﮔﻲﻫﺎ ﻛﺎﻣﻼ ﺑﻪ ﻧﻮع ﺑﺴﺘﻪﺑﻨﺪي آﻧﻬﺎ واﺑﺴﺘﻪ اﺳﺖ‪ .‬ﺗﺮﻛﻴﺒﺎت ﺟﺪﻳﺪ ﻧﺴﺒﺖ ﺑﻪ‬

‫ﺗﺮﻛﻴﺒﺎت ﻗﺪﻳﻤﻲﺗﺮ اﻳﻤﻦﺗﺮ ﻫﺴﺘﻨﺪ وﻟﻲ در ﻧﻬﺎﻳﺖ رﻃﻮﺑﺖ ﺑﻪ داﺧﻞ آﻧﻬﺎ ﻧﻴﺰ رﺳﻮخ ﺧﻮاﻫﺪ ﻛﺮد‪ .‬ﺗﻤﺎﻣﻲ ﻣﺪارات‬

‫ﻣﺠﺘﻤﻊﺧﻄﻲ ﻣﺪرن از ﻳﻚ ﭘﻮﺷﺶ داﺧﻠﻲ اﺿﺎﻓﻲ ﺑﺮاي ﺣﻔﺎﻇﺖ ﺑﻴﺸﺘﺮ در ﻣﻘﺎﺑﻞ رﻃﻮﺑﺖ ﺑﺮﺧﻮردار ﻣﻲﺑﺎﺷﻨﺪ وﻟﻲ‬

‫ﻣﺘﺎﺳﻔﺎﻧﻪ ﺑﺮاي اﺗﺼﺎل ‪ bondwire‬ﻫﺎ ﺑﻪ ﺳﻄﺢ ‪ die‬ﺳﻮراخﻫﺎﻳﻲ در داﺧﻞ اﻳﻦ ﭘﻮﺷﺶﻫﺎي ﺛﺎﻧﻮﻳﻪ اﻳﺠﺎد ﻣﻲﺷﻮد ﻛﻪ‬

‫ﺗﻤﺎﻣﻲ اﻳﻦ ﻣﺤﻔﻆﻫﺎ ﻣﻲﺗﻮاﻧﻨﺪ ﺑﺎﻋﺚ اﻧﺘﻘﺎل آﻟﻮدﮔﻲ ﺑﻪ ﺳﻄﺢ ‪ die‬ﺑﺸﻮﻧﺪ‪.‬‬

‫آﺛﺎر‪ :‬آب ﺧﺎﻟﺺ ﺑﻪ ﺗﻨﻬﺎﻳﻲ ﻧﻤﻲﺗﻮاﻧﺪ ﺑﺎﻋﺚ زﻧﮓ زدﮔﻲ آﻟﻮﻣﻴﻨﻴﻮم ﺷﻮد وﻟﻲ در اﻏﻠﺐ آﺑﻬﺎ ﺗﺮﻛﻴﺒﺎت ﻳﻮﻧﻲ وﺟﻮد دارد‬

‫ﻛﻪ ﺑﺎﻋﺚ زﻧﮓ زدﮔﻲ ﻣﻲﺷﻮﻧﺪ‪ .‬ﺷﻴﺸﻪﻫﺎﻳﻲ ﻛﻪ از ﺗﺮﻛﻴﺐ ﻓﺴﻔﺮ و ﺳﻴﻠﻴﺲ ﺗﺸﻜﻴﻞ ﺷﺪهاﻧﺪ ﺣﺎوي ‪ 5%‬ﻓﺴﻔﺮ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﻨﺪ‪ .‬رﻃﻮﺑﺖ ﻣﻲﺗﻮاﻧﺪ اﻳﻦ ﻓﺴﻔﺮ را ﺟﺬب ﻛﺮده و اﺳﻴﺪ ﻓﺴﻔﺮﻳﻚ ﺗﻮﻟﻴﺪ ﺑﻜﻨﺪ‪ .‬اﻳﻦ اﺳﻴﺪ ﺑﻪ ﺳﺮﻋﺖ آﻟﻮﻣﻴﻨﻴﻮم را در‬

‫ﺧﻮد ﺣﻞ ﻛﺮده و ﺑﺎﻋﺚ ﻣﺪار ﺑﺎز ﺷﺪن ﻣﻲﺷﻮد‪.‬‬

‫در ﭘﺮوﺳﻪﻫﺎي ﺟﺪﻳﺪ از ﻻﻳﻪﻫﺎي ﻧﻴﺘﺮﻳﺪدار و اﻛﺴﻴﺪ ﻧﻴﺘﺮﻳﺪدار ﺑﻪﻋﻨﻮان ﭘﻮﺷﺶ ﺛﺎﻧﻮﻳﻪ اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺗﺎ رﻃﻮﺑﺖ‬

‫ﻧﺘﻮاﻧﺪ ﺑﻪ ﻻﻳﻪ ﺷﻴﺸﻪاي ﻓﺴﻔﺮ‪-‬ﺳﻴﻠﻴﻜﻮﻧﻲ ﻛﻪ در زﻳﺮ ﻗﻄﻌﻪ ﻗﺮار ﮔﺮﻓﺘﻪ اﺳﺖ ﺗﺮﻛﻴﺐ ﺷﻮد‪ .‬ﻋﻼوه ﺑﺮ اﻳﻦ در اﻳﻦ‬

‫ﭘﺮوﺳﻪﻫﺎ ﺑﻪ ﺟﺎي ﺷﻴﺸﻪﻫﺎي ﻓﺴﻔﺮ‪-‬ﺳﻴﻠﻴﻜﻮﻧﻲ از ﺷﻴﺸﻪﻫﺎي ﻓﺴﻔﺮ‪-‬ﺳﻴﻠﻴﻜﻮن‪-‬ﺑﻮر )‪ (BPSG‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬در‬

‫اﻳﻦ ﺷﻴﺸﻪﻫﺎ ﺗﻌﺪاد اﺗﻢﻫﺎي ﻓﺴﻔﺮ ﻛﻤﺘﺮي وﺟﻮد دارد ﻛﻪ ﺑﻪ ﻧﻮﺑﻪ ﺧﻮد ﺑﺎﻋﺚ ﻛﺎﻫﺶ ﻓﺮاﻳﻨﺪ آﻟﻮدﮔﻲ ﻣﻲﺷﻮد‪ .‬ﻧﻤﻚ‬

‫ﻳﻚ ﻣﻨﺒﻊ ﺑﺰرگ در ﺑﻮﺟﻮد آﻣﺪن ﻳﻮنﻫﺎي ﻛﻠﺮﻳﺪ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻧﻔﻮذ ﺑﺨﺎر آب ﺑﻪ داﺧﻞ ﺑﺴﺘﻪﺑﻨﺪيﻫﺎ ﺑﺎﻋﺚ اﻧﺘﻘﺎل ﻛﻠﺮ‬

‫ﺑﻪ ﺳﻄﺢ ‪ die‬ﺷﺪه و ﻣﺘﺎل آﻟﻮﻣﻴﻨﻴﻮم را ﺗﺨﺮﻳﺐ ﻣﻲﻛﻨﺪ‪.‬‬

‫‪50‬‬
‫‪Dry Corrosion‬‬

‫‪106‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫راﻫﻜﺎرﻫﺎي ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﭘﺪﻳﺪه‪ :‬اﮔﺮﭼﻪ ﺑﻪ ﻧﻈﺮ ﻣﻲرﺳﺪ ﻛﻪ اﻳﻦ ﻧﻮع آﻟﻮدﮔﻲ از ﻛﻨﺘﺮل ﻃﺮاح ‪ Layout‬ﺧﺎرج اﺳﺖ‬

‫وﻟﻲ ﺗﻤﻬﻴﺪاﺗﻲ وﺟﻮد دارد ﻛﻪ ﺑﺎﻋﺚ ﻛﺎﻫﺶ اﻳﻦ آﺳﻴﺐ ﭘﺬﻳﺮي ﻣﻲﺷﻮد‪ .‬ﻃﺮاح ﺑﺎﻳﺪ ﺗﻌﺪاد و اﻧﺪازه ﻣﺤﻔﻆﻫﺎي روي‬

‫ﻻﻳﻪ ﺣﻔﺎﻇﺘﻲ ﺛﺎﻧﻮﻳﻪ را ﻛﻢ ﻛﻨﺪ‪ .‬ﺳﻄﺢ ‪ die‬ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺧﺎﻟﻲ از روزﻧﻪ ﺑﺎﻳﺪ ﺑﺎﺷﺪ‪ .‬ﮔﺎﻫﻲ اوﻗﺎت ﻃﺮاح‬

‫ﻣﺠﺒﻮر ﻣﻲ ﺷﻮد از ﭘﺪﻫﺎي ﺗﺴﺖ اﺳﺘﻔﺎده ﻛﻨﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﺑﺎﻳﺪ ﻗﺒﻞ از ﺳﺎﺧﺖ اﻳﻦ ﭘﺪﻫﺎ ﻧﻴﺰ زﻳﺮ ﭘﻮﺷﺶ ﺣﻔﺎﻇﺘﻲ‬

‫ﺛﺎﻧﻮﻳﻪ ﻗﺮار ﮔﻴﺮﻧﺪ‪.‬‬

‫در ﻗﺴﻤﺖﻫﺎي ﺑﺎز ‪ bondpad‬ﻫﺎ ﺑﺎﻳﺪ ﺑﺎ ﻫﺮ ﺿﺨﺎﻣﺘﻲ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﻣﺘﺎل ﻋﺒﻮر داده ﺷﻮد ﺗﺎ ﻣﺎﻧﻊ رﺳﻴﺪن رﻃﻮﺑﺖ‬

‫و ﺳﺎﻳﺮ آﻟﻮدﮔﻲﻫﺎ ﺑﻪ ﺳﻄﺢ اﻛﺴﻴﺪ زﻳﺮﻳﻦ ﺷﻮد‪ .‬ﻣﻮﺛﺮﺗﺮﻳﻦ ﻛﺎر آن اﺳﺖ ﻛﻪ ﻃﺮاح ‪ Layout‬ﺑﻪ ﻫﻨﮕﺎم رﻓﻊ ﻛﺮدن‬

‫ﺧﻄﺎي ﭼﮕﺎﻟﻲ ﻓﻠﺰ‪ 51‬در ‪ DRC‬ﺑﻴﻦ ﭘﺪﻫﺎ و روي واﺣﺪﻫﺎي ﭘﺮﻛﻨﻨﺪه‪ 52‬را ﺑﺎ ﻣﺘﺎلﻫﺎﻳﻲ ﻛﻪ ﭘﺮوﺳﻪ اﺟﺎزه ﻣﻲدﻫﺪ ﭘﺮ‬

‫ﻛﻨﺪ ﺗﺎ از اﻳﻦ ﻃﺮﻳﻖ ﻫﻢ ﺧﻄﺎﻫﺎي ‪ DRC‬از ﺑﻴﻦ ﺑﺮوﻧﺪ و ﻫﻢ از ﺑﺴﺘﺮ در ﻣﻘﺎﺑﻞ اﻳﻦ آﻟﻮدﮔﻲ ﺗﺎ ﺣﺪ ﺧﻮﺑﻲ ﻣﺤﺎﻓﻈﺖ‬

‫ﻛﺮد‪.‬‬

‫‪ 2-4-3‬آﻟﻮدﮔﻲ ﻳﻮن ﻣﺘﺤﺮك‬

‫آﻟﻮدﮔﻲﻫﺎي زﻳﺎدي در دياﻛﺴﻴﺪ ﺳﻴﻠﻴﻜﻮن ﻗﺎﺑﻞ ﺣﻞ ﻣﻲﺑﺎﺷﻨﺪ وﻟﻲ اﻛﺜﺮ آﻧﻬﺎ در دﻣﺎي ﻋﺎدي ﺟﻨﺒﺶ ﺧﻮد را از‬

‫دﺳﺖ ﻣﻲدﻫﻨﺪ وﻟﻲ ﻓﻠﺰﻫﺎي ﻗﻠﻴﺎﻳﻲ از اﻳﻦ ﻗﺎﻋﺪه ﻣﺴﺘﺜﻨﻲ ﺑﻮده و ﺣﺘﻲ در دﻣﺎي اﺗﺎق در دياﻛﺴﻴﺪ ﺳﻴﻠﻴﻜﻮن ﻓﻌﺎل‬

‫ﻣﻲﻣﺎﻧﻨﺪ‪ .‬در ﻣﻴﺎن اﻳﻦ ﻓﻠﺰ ﻓﻌﺎل ﺳﺪﻳﻢ ﻣﻬﻤﺘﺮﻳﻦ و ﻣﺸﻜﻞ ﺳﺎزﺗﺮﻳﻦ ﻓﻠﺰ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫آﺛﺎر‪ :‬اﻳﻦ ﭘﺪﻳﺪه ﺑﺎﻋﺚ ﻛﺎﻫﺶ وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻣﻲﺷﻮد ﻛﻪ در ﻧﺘﻴﺠﻪ ﺑﺮ ﻋﻤﻠﻜﺮد ﻣﺪار آﺛﺎر ﻧﺎﻣﻄﻠﻮﺑﻲ ﺧﻮاﻫﺪ‬

‫ﮔﺬاﺷﺖ‪.‬‬

‫‪51‬‬
‫‪Metal Density‬‬
‫‪52‬‬
‫‪Filler Cell‬‬

‫‪107‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﺳﻮم‪ :‬ﺧﻄﺎﻫﺎي ﻣﺘﺪاول در ﻟﻲ اوت ‪ IC‬و ﻣﻜﺎﻧﻴﺰم ﻫﺎي رﻓﻊ آﻧﻬﺎ‬

‫راﻫﻜﺎرﻫﺎي ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﭘﺪﻳﺪه‪ :‬ﺑﺎ اﺳﺘﻔﺎده از ﺑﺴﺘﻪ ﺑﻨﺪيﻫﺎي ﺑﻪ روز و ﭘﻮﺷﺶﻫﺎي ﺛﺎﻧﻮﻳﻪ اﻳﻦ ﭘﺪﻳﺪه را ﻣﻲﺗﻮان ﺗﺎ‬

‫ﺣﺪ ﻣﻄﻠﻮﺑﻲ ﻛﻨﺘﺮل ﻛﺮد‪.‬‬

‫ﻏﻴﺮ از ﻣﻮارد ذﻛﺮ ﺷﺪه ﺧﻄﺎﻫﻲ ﻣﺘﺪاول دﻳﮕﺮي وﺟﻮد دارﻧﺪ ﻛﻪ ﻃﺮاح در ﺣﻴﻦ ﻃﺮاﺣﻲ ﻣﻠﺰم ﺑﻪ رﻋﺎﻳﺖ آﻧﻬﺎ ﻣﻲﺑﺎﺷﺪ‬

‫از ﺟﻤﻠﻪ آﺛﺎر ﭘﺎرازﻳﺘﻴﻜﻲ ﻛﻪ در ﻧﻜﺎت ﻃﺮاﺣﻲ ‪ Layout‬ﺑﻪ آﻧﻬﺎ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫‪108‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ 4‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫در اﺑﺘﺪاي اﻳﻦ ﺑﺨﺶ ﺑﻪ ﺑﻴﺎن دﻻﻳﻠﻲ ﻣﻲﭘﺮدازﻳﻢ ﻛﻪ ﺑﺎﻋﺚ اﻧﺤﺮاف ﻃﺮح ‪ Layout‬از ﻃﺮح اﺻﻠﻲ ﻣﺪار ﺷﺪه و در‬

‫ﻧﺘﻴﺠﻪ ﺑﺎﻋﺚ اﻳﺠﺎد ﺧﻄﺎ ﺑﻴﻦ ﻧﺘﺎﻳﺞ ﺣﺎﺻﻞ از اﻳﻦ دو ﻣﻲﺷﻮﻧﺪ و در اداﻣﻪ ﺑﻪ ﻧﻜﺎت ﻇﺮﻳﻔﻲ اﺷﺎره ﻣﻲﺷﻮد ﻛﻪ در‬

‫ﻃﺮاﺣﻲ ‪ Layout‬و در ﻧﺘﻴﺠﻪ رﺳﻴﺪن ﺑﻪ ﭘﺎراﻣﺘﺮﻫﺎي ﻣﻄﻠﻮب در ‪ IC‬ﺑﺴﻴﺎر ﻣﻮﺛﺮ ﻣﻲﺑﺎﺷﻨﺪ‪.‬‬

‫‪ 1-4‬ﺗﻔﺎوت ﺑﻴﻦ ﻃﺮح ‪ Layout‬و ﻃﺮح ﻣﺪار‬

‫از ﻣﺸﺨﺼﻪ ﻫﺎي ﻳﻚ ﻃﺮح ‪ Layout‬ﻣﻨﺎﺳﺐ آن اﺳﺖ ﻛﻪ ﺑﻪ راﺣﺘﻲ ﻗﺎﺑﻞ ﺳﺎﺧﺖ ﺑﻮده و ﻧﺴﺒﺖ ﺑﻪ اﻧﻮاع ﺗﻐﻴﻴﺮات‬

‫ﻣﻘﺎوم ﺑﺎﺷﺪ‪ .‬در اداﻣﻪ دﻻﻳﻞ راﻳﺠﻲ ﻛﻪ ﻣﻨﺠﺮ ﺑﻪ ﺗﻔﺎوت ﺑﻴﻦ ﻃﺮح ‪ Layout‬و ﻃﺮح ﻣﺪار ﻣﻲﺷﻮﻧﺪ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ 1-1-4‬ﻣﺤﺪودﻳﺖﻫﺎي ﭘﺮوﺳﻪ ﺳﺎﺧﺖ‬

‫از آﻧﺠﺎ ﻛﻪ ﺳﺎﺧﺖ ﻗﻄﻌﺎت ﺑﺮ روي ‪ die‬ﺑﻪ ﺻﻮرت ﻓﺮاﻳﻨﺪﻫﺎي ﺷﻴﻤﻴﺎﻳﻲ اﻧﺠﺎم ﻣﻲﺷﻮد ﻟﺬا ﺗﻌﻴﻴﻦ ﺣﺎﺷﻴﻪﻫﺎ ﺟﻬﺖ‬

‫ﻣﺸﺎﻫﺪه‬ ‫ﺷﻜﻞ ‪1-4‬‬ ‫ﺧﻮردﮔﻲ ﻳﺎ ﻓﺮاﻳﻨﺪﻫﺎي دﻳﮕﺮ ﺑﻪ ﺻﻮرت ﻣﻄﻠﻖ اﻣﻜﺎن ﭘﺬﻳﺮ ﻧﻤﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻫﻤﺎﻧﻄﻮر ﻛﻪ در‬

‫ﻣﻲﺷﻮد ﺧﻮردﮔﻲ در ﺑﺨﺶﻫﺎي زﻳﺮ ﻻﻳﻪﻫﺎي ﻣﺤﺎﻓﻆ ﻳﺎ در ﺑﺨﺶﻫﺎي زﻳﺮ ﻧﻮاﺣﻲ ﻛﻪ داراي ﻳﻚ ﻣﺮز ﺑﺎز ﻫﺴﺘﻨﺪ و ﻳﺎ‬

‫در ﻧﻮاﺣﻲ ﺟﺎﻧﺒﻲ ﻻﻳﻪ ‪ Diffusion‬ﺑﻴﺸﺘﺮ از ﺣﺪ اﻳﺪه آل اﺗﻔﺎق ﻣﻲاﻓﺘﺪ ﻛﻪ در ﻧﻬﺎﻳﺖ ﻣﻨﺠﺮ ﺑﻪ ﺧﻄﺎ ﻣﻲﺷﻮد‪.‬‬

‫‪109‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 1-4‬ﺗﻔﺎوت در ﻣﻴﺰان ﺧﻮردﮔﻲ ﻧﺴﺒﺖ ﺑﻪ ﺣﺎﻟﺖ اﻳﺪه آل‬

‫از ﻃﺮف دﻳﮕﺮ ﺑﻪ دﻟﻴﻞ ﻣﺎﻫﻴﺖ ﻓﻴﺰﻳﻜﻲ ﺷﻴﻤﻴﺎﻳﻲ ﺳﻴﻠﻴﻜﻮن و ﻳﺎ آﻟﻮﻣﻴﻨﻴﻮم )ﻣﺲ( و ﻳﺎ ﺗﻐﻴﻴﺮات ذاﺗﻲ در ﺑﺎﻓﺖ آﻧﻬﺎ‬

‫ﺿﺨﺎﻣﺖ ﻧﻬﺎﻳﻲ ﻧﻮارﻫﺎ و ﻳﺎ ﻓﺎﺻﻠﻪ ﺑﻴﺖ ﻣﺘﺎلﻫﺎ ﺑﺎ آﻧﭽﻪ در ﻃﺮح ‪ Layout‬در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﺪه اﺳﺖ ﻣﺘﻔﺎوت ﺧﻮاﻫﺪ‬

‫ﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 2-4‬‬

‫ﺷﻜﻞ ‪ 2-4‬ﺗﻔﺎوت در ﺿﺨﺎﻣﺖ ﻧﻮارﻫﺎ و ﻓﺎﺻﻠﻪ ﺑﻴﻦ ﻣﺘﺎل ﻫﺎ‬

‫‪110‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ 2-1-4‬ﺗﻔﺎوت در اﻧﺪازه دﻗﻴﻖ ﭘﺎراﻣﺘﺮﻫﺎ‬

‫ﺑﺮاي ﺑﻴﺎن اﻳﻦ ﭘﺪﻳﺪه از ﻳﻚ ﻣﺜﺎل اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ‪ .‬ﻳﻚ ﺧﺎزن ‪ MIMCAP‬را در ﻧﻈﺮ ﺑﮕﻴﺮﻳﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 3-4‬‬

‫ﺿﺮﻳﺐ دي اﻟﻜﺘﺮﻳﻚ اﻳﻦ ﺧﺎزن ﺑﻪ ﻣﻮاردي ﻧﻈﻴﺮ ﻧﺎﺧﺎﻟﺼﻲﻫﺎ‪ ,‬دﻣﺎ‪ ,‬ﻓﺸﺎر و ﻳﺎ ﺷﺮاﻳﻂ ﺑﺎﻳﺎس واﺑﺴﺘﻪ اﺳﺖ‪ .‬از ﻃﺮف‬

‫دﻳﮕﺮ ﻓﺎﺻﻠﻪ ﺑﻴﻦ ﺻﻔﺤﺎت اﻳﻦ ﺧﺎزن ﻧﻴﺰ ﺑﻪ ﺳﺮﻋﺖ رﺷﺪ ﻣﺘﺎل و ﻳﺎ اﻧﺪازه ﺑﺎﻓﺖ واﺑﺴﺘﻪ اﺳﺖ‪ .‬در ﻧﻬﺎﻳﺖ ﻃﻮل و ﻋﺮض‬

‫اﻳﻦ ﺧﺎزن ﻧﻴﺰ ﺑﻪ ﻣﻮاردي ﻧﻈﻴﺮ دﻗﺖ ﺧﻮردﮔﻲ و ﻳﺎ دﻗﺖ در ﺗﻄﺎﺑﻖ ﻣﺎﺳﻚﻫﺎ واﺑﺴﺘﻪ اﺳﺖ‪ .‬ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﺗﻤﺎﻣﻲ‬

‫اﻳﻦ ﻣﻮارد اﻧﺪازه ﻣﻄﻠﻖ اﻳﻦ ﺧﺎزن در ﺣﺎﻟﺖ اﻳﺪهآل ﺑﺎ اﻧﺪازه ﻣﻄﻠﻖ آن ﭘﺲ از ﺳﺎﺧﺖ ﺗﻔﺎوتﻫﺎﻳﻲ ﺧﻮاﻫﺪ داﺷﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 3-4‬ﺗﻔﺎوت در اﻧﺪازه ﻣﻄﻠﻖ ﻗﻄﻌﺎت‬

‫‪ 3-1-4‬ﻋﺪم دﻗﺖ ﻧﺴﺒﻲ در ﭘﺎراﻣﺘﺮﻫﺎ‬

‫ﺑﻪ دﻟﻴﻞ ﺗﻔﺎوت ﻓﺸﺎر و دﻣﺎ در ﺳﻄﺢ ‪) die‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 4-4‬ﻣﻴﺰان ﺗﻔﺎوت ﭘﺎراﻣﺘﺮﻫﺎ ﺑﻴﻦ ﻗﻄﻌﺎت ﻣﺸﺎﺑﻬﻲ ﻛﻪ در‬

‫ﻗﺴﻤﺖﻫﺎ ﻣﺨﺘﻠﻒ ‪ die‬ﻗﺮار ﮔﺮﻓﺘﻪاﻧﺪ ﻳﻜﺴﺎن ﻧﺨﻮاﻫﺪ ﺑﻮد‪ .‬ﻟﺬا ﻧﻤﻲﺗﻮان ﺧﻄﺎي ﻣﻮﺟﻮد در ﻗﻄﻌﺎت را ﺑﻪ ﺻﻮرت ﻋﺪد‬

‫ﺛﺎﺑﺘﻲ در ﻧﻈﺮ ﮔﺮﻓﺖ‪ .‬ﺗﻮﺿﻴﺤﺎت ﺑﻴﺸﺘﺮ در اﻳﻦ زﻣﻴﻨﻪ در ﺑﺨﺶ ‪ matching‬در ﻫﻤﻴﻦ ﻓﺼﻞ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪111‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 4-4‬ﻋﺪم دﻗﺖ ﻧﺴﺒﻲ در ﭘﺎراﻣﺘﺮﻫﺎ‬

‫‪ 4-1-4‬آﺛﺎر ﭘﺎرازﻳﺘﻴﻚ‬

‫ﻣﻨﻈﻮر از آﺛﺎر ﭘﺎرازﻳﺘﻴﻚ آﺛﺎر ﻧﺎﻣﻄﻠﻮﺑﻲ اﺳﺖ ﻛﻪ ﺑﻪ دﻟﻴﻞ ﺑﻮﺟﻮد آﻣﺪن ﺧﺎزنﻫﺎ و ﻳﺎ ﻣﻘﺎوﻣﺖﻫﺎي ﻧﺎﺧﻮاﺳﺘﻪ در ﻣﺪار‬

‫ﺑﻮﺟﻮد ﻣﻲآﻳﻨﺪ‪.‬‬

‫ﻣﻮارد زﻳﺎدي ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﻣﻲﺷﻮﻧﺪ ﻛﻪ از آن ﺟﻤﻠﻪ ﻣﻲﺗﻮان ﺑﻪ ﻣﻮارد زﻳﺮ اﺷﺎره ﻛﺮد‪:‬‬

‫‪ ‬ﺑﻴﻦ دو ﻧﻮار ﻣﺠﺎور‬

‫‪ ‬ﺑﻴﻦ دو ﻧﻮار ﻣﻮازي‬

‫‪ ‬ﺑﻴﻦ ﻧﻮارﻫﺎ و ﺑﺴﺘﺮ‬

‫‪ ‬ﺑﻴﻦ ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ‬

‫ﺑﻪ ﻃﻮر ﻣﺸﺎﺑﻪ ﻣﻮارد زﻳﺎدي ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﻣﻘﺎوﻣﺖﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﻣﻲﺷﻮﻧﺪ ﻛﻪ از آن ﺟﻤﻠﻪ ﻣﻲﺗﻮان‬

‫ﺑﻪ ﻣﻮارد زﻳﺮ اﺷﺎره ﻛﺮد‪:‬‬

‫‪112‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ ‬ﻛﺎﻧﺘﻜﺖﻫﺎ ﻳﺎ ‪Via‬ﻫﺎ‬

‫‪ ‬ﻧﻮارﻫﺎي اﺗﺼﺎل‬

‫ﺗﻤﺎﻣﻲ ﻣﻮاردي ﻛﻪ در ﺑﺎﻻ ذﻛﺮ ﺷﺪ ﻣﻨﺠﺮ ﺑﻪ ﺗﻔﺎوت در ﭘﺎراﻣﺘﺮﻫﺎ و ﻧﺘﺎﻳﺞ ﺣﺎﺻﻞ از ﺷﺒﻴﻪ ﺳﺎزي ﺑﺎ ﻧﺘﺎﻳﺞ ﺣﺎﺻﻞ از‬

‫ﺗﺴﺖ ‪ IC‬ﺳﺎﺧﺘﻪ ﺷﺪه ﻣﻲﺷﻮﻧﺪ‪ .‬ﺗﻜﻨﻴﻚﻫﺎﻳﻲ ﻛﻪ در اداﻣﻪ ﺗﻮﺿﻴﺢ داده ﻣﻲﺷﻮﻧﺪ ﻃﺮاﺣﻲ ‪ Layout‬را ﻗﺎدر ﻣﻲﺳﺎزد‬

‫ﺗﺎ ﺣﺪ ﺧﻮﺑﻲ ﺑﺮ اﻳﻦ ﺧﻄﺎﻫﺎ ﻏﻠﺒﻪ ﻛﻨﺪ‪.‬‬

‫‪ 2-4‬ﭼﮕﻮﻧﻪ ﻃﺮاﺣﻲ ‪ Layout‬را آﻏﺎز ﻛﻨﻴﻢ؟‬

‫اوﻟﻴﻦ ﻗﺪم در ﻃﺮاﺣﻲ ‪ Layout‬ﺑﺮرﺳﻲ دﻗﻴﻖ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻳﻚ ﻃﺮاح ‪ Layout‬ﺑﺎﻳﺪ اﻳﻦ ﺗﻮاﻧﺎﻳﻲ را داﺷﺘﻪ‬

‫ﺑﺎﺷﺪ ﺗﺎ ﻣﺪار را ﺗﺎ ﺣﺪودي ﺗﺤﻠﻴﻞ ﻛﺮده و ﻧﻮع ﺳﻴﮕﻨﺎﻟﻬﺎ‪ ,‬ﻧﺤﻮه و ﻣﺴﻴﺮ ﻋﺒﻮر ﺳﻴﮕﻨﺎلﻫﺎ‪ , 53‬اﻫﻤﻴﺖ ﻫﺮ ﻳﻚ از‬

‫ﻗﻄﻌﺎت ﻣﻮﺟﻮد در ﻃﺮح و از ﻫﻤﻪ ﻣﻬﻤﺘﺮ ﻣﻴﺰان ﺟﺮﻳﺎن ﻋﺒﻮري از ﻫﺮ ﻳﻚ از ﻣﺴﻴﺮﻫﺎي ﻣﻮﺟﻮد در ﻃﺮح را ﺗﺸﺨﻴﺺ‬

‫دﻫﺪ‪ .‬ﭘﺲ از ﻃﻲ اﻳﻦ ﻣﺮﺣﻠﻪ ﻃﺮاح ‪ Layout‬آﮔﺎﻫﻲ ﺟﺎﻣﻌﻲ از ﻃﺮح ﭘﻴﺪا ﻛﺮده اﺳﺖ‪ .‬در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﻃﺮاح ‪Layout‬‬

‫ﻣﻲﺑﺎﻳﺴﺖ اﻳﻦ ﻃﺮح ﺟﺎﻣﻊ را ﺑﻪ ﻃﻮر ﺗﻘﺮﻳﺒﻲ ﭘﻴﺎدهﺳﺎزي ﻛﺮده و ﺣﺪود ﺗﻘﺮﻳﺒﻲ اﻧﺪازهي ‪ Layout‬را در اﺧﺘﻴﺎر‬

‫ﻃﺮاح ﻣﺪار ﻗﺮار دﻫﺪ‪ .‬ﺑﻪ اﻳﻦ ﻃﺮح ﺗﻘﺮﻳﺒﻲ ﭼﻴﺪﻣﺎن اوﻟﻴﻪ‪ 54‬ﮔﻔﺘﻪ ﻣﻲﺷﻮد‪ .‬در ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﻃﺮاح ‪ Layout‬ﻣﻲ‪-‬‬

‫ﺑﺎﻳﺴﺖ ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎت ﻣﻮﺟﻮد در ﻃﺮح را ﻗﺮار داده و ﻓﻀﺎي ﺗﺨﻤﻴﻨﻲ ﺧﻮد را ﺑﺮاي وﺻﻞ ﻛﺮدن‪ 55‬ﻣﺘﺎلﻫﺎ در ﻧﻈﺮ‬

‫ﺑﮕﻴﺮد‪ .‬ﺑﺎﻳﺪ دﻗﺖ ﺷﻮد ﻛﻪ در اﻳﻦ ﻣﺮﺣﻠﻪ ﻃﺮاح ‪ Layout‬ﻣﻲ ﺑﺎﻳﺴﺖ ﺗﻤﺎﻣﻲ ﻓﻀﺎﻫﺎي ﻣﺼﺮﻓﻲ از ﺟﻤﻠﻪ ﻓﻀﺎﻫﺎﻳﻲ ﻛﻪ‬

‫ﺑﺮاي ‪ Matching‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ ﻣﻤﻜﻦ اﺳﺖ ﺻﺮف ﺷﻮد را در ﻧﻈﺮ ﺑﮕﻴﺮد ﺗﺎ در ﻧﻬﺎﻳﺖ ﺑﺎ‬

‫ﻣﺸﻜﻞ ﻛﻤﺒﻮد ﻓﻀﺎ ﻣﻮاﺟﻪ ﻧﺸﻮد‪ .‬ﭘﺲ از ﺗﺒﺎدل اﻃﻼﻋﺎت ﻣﺎ ﺑﻴﻦ ﻃﺮاح ﻣﺪار و ﻃﺮاح ‪ Layout‬اﻧﺪازه دﻗﻴﻘﺘﺮي از‬

‫ﻃﺮح در اﺧﺘﻴﺎر ﻃﺮاﺣﺎن ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ ﻛﻪ ﻃﺮاح ‪ Layout‬ﻣﻮﻇﻒ اﺳﺖ ﺑﺎ ﻧﻴﻢ ﻧﮕﺎﻫﻲ ﺑﻪ ﻛﻞ‬

‫‪53‬‬
‫‪Signal Flow‬‬
‫‪54‬‬
‫‪Floor plan‬‬
‫‪55‬‬
‫‪routing‬‬

‫‪113‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺑﻼكﻫﺎي ﻣﻮﺟﻮد در ‪ IC‬و ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﺗﺠﺮﺑﻴﺎت ﺧﻮد ﭼﻴﺪﻣﺎن اواﻳﻪ ﻫﺮ ﺑﻼك را ﺑﻪ ﮔﻮﻧﻪاي ﻃﺮاﺣﻲ ﻛﻨﺪ ﻛﻪ‬

‫در ﻧﻬﺎﻳﺖ ﺗﻤﺎﻣﻲ آﻧﻬﺎ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻫﻤﺎﻫﻨﮓ ﺑﺎﺷﻨﺪ‪.‬‬

‫ﻫﻤﺎﻫﻨﮓ ﺑﻮدن ﺑﻼكﻫﺎ ﺑﺪﻳﻦ ﻣﻌﻨﺎﺳﺖ ﻛﻪ ﺑﺎﻳﺪ ﺗﻤﺎﻣﻲ ﺳﻴﮕﻨﺎلﻫﺎي ورودي و ﺧﺮوﺟﻲ ‪ ,‬ﺳﻴﮕﻨﺎلﻫﺎي ﺑﺎ اﻫﻤﻴﺖ ﺑﺎﻻ‬

‫ﻣﺎﻧﻨﺪ ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ‪ ,‬ﺗﻌﺪاد ﺗﻘﺮﻳﺒﻲ ﺳﻴﮕﻨﺎلﻫﺎي ﻛﻨﺘﺮﻟﻲ ‪ ,‬ﺗﺮﺗﻴﺐ ﻗﺮار ﮔﺮﻓﺘﻦ ﺑﻼكﻫﺎ و ﺑﺴﻴﺎري ﻣﻮارد‬

‫دﻳﮕﺮ ﺑﺎ دﻗﺖ ﺑﺮرﺳﻲ و در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﻮﻧﺪ‪ .‬اﮔﺮ ﻃﺮاح ‪ Layout‬ﺑﺪون ﻣﺸﻮرت ﺑﺎ ﻃﺮاح ﻣﺪار و ﺑﺪون در ﻧﻈﺮ ﮔﺮﻓﺘﻦ‬

‫ﻣﺴﻴﺮ ﺳﻴﮕﻨﺎل اﻗﺪام ﺑﻪ ﻃﺮاﺣﻲ ﺑﻨﻤﺎﻳﺪ ﺑﺎ اﺣﺘﻤﺎل ﺑﺎﻻﻳﻲ ﻧﺎﻫﻤﺎﻫﻨﮕﻲﻫﺎي زﻳﺎدي ﺑﻪ وﺟﻮد ﺧﻮاﻫﺪ آﻣﺪ‪ .‬اﻳﻦ‬

‫ﻧﺎﻫﻤﺎﻫﻨﮕﻲﻫﺎ ﻣﻨﺠﺮ ﺑﻪ ﭘﻴﭻ و ﺗﺎب ﺧﻮردن ﺑﻲ ﻣﻮرد ﺳﻴﮕﻨﺎلﻫﺎ ‪ ,‬ﻛﻤﺒﻮد ﻓﻀﺎ در ﺑﻼكﻫﺎي ﺑﺎﻻﺗﺮ ‪ ,‬ﻋﺒﻮر ﺳﻴﮕﻨﺎل‪-‬‬

‫ﻫﺎي ﻧﺎﻣﺘﻨﺎﺳﺐ از ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ‪ ,‬ﻋﺪم ﺗﻮاﻧﺎﻳﻲ در اﺟﺮاي ﺑﺮﺧﻲ ﻧﻜﺎت ﻃﺮاﺣﻲ ‪ Layout‬و ‪ ...‬ﻣﻲﺷﻮﻧﺪ‪ .‬اﻳﻦ آﺛﺎر‬

‫ﻣﺨﺼﻮﺻﺎ در ﺑﻼكﻫﺎﻳﻲ ﻛﻪ داراي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻣﻲﺑﺎﺷﻨﺪ ﻧﻈﻴﺮ ‪ LNA ,Mixer ,Synthesizer‬ﭘﻴﺎﻣﺪﻫﺎي ﺑﺴﻴﺎر‬

‫ﻧﺎﻣﻄﻠﻮﺑﻲ ﺧﻮاﻫﻨﺪ داﺷﺖ ﻛﻪ در اداﻣﻪ ﻣﻄﺎﻟﺐ اﻳﻦ ﻓﺼﻞ ﺑﻪ ﺗﻤﺎﻣﻲ اﻳﻦ ﻣﻮارد ﺑﻪ ﻃﻮر ﻣﻔﺼﻞ ﭘﺮداﺧﺘﻪ ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد ﻛﻪ ﻃﺮاﺣﺎن ‪ Layout‬در ﻃﺮاﺣﻲ ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﺧﻮد از ﺑﺮﭼﺴﺐ ﻣﺘﻨﻲ‪ 56‬اﺳﺘﻔﺎده ﻛﺮده و ﺑﺎ ﻛﻤﻚ‬

‫ﭘﻴﻜﺎنﻫﺎﻳﻲ ﻣﺴﻴﺮ ﺗﻤﺎﻣﻲ ﺳﻴﮕﻨﺎلﻫﺎ را در اﺑﺘﺪا ﻣﺸﺨﺺ ﻛﻨﻨﺪ‪ .‬اﻳﻦ ﻛﺎر ﺳﺮﻋﺖ آﻧﻬﺎ را ﺣﺪاﻗﻞ ﺗﺎ دو ﺑﺮاﺑﺮ اﻓﺰاﻳﺶ‬

‫ﺧﻮاﻫﺪ داد ﻋﻼوه ﺑﺮ آﻧﻜﻪ از ﺗﻤﺎﻣﻲ ﺧﻄﺎﻫﺎﻳﻲ ﻛﻪ در ﺑﺎﻻ ذﻛﺮ ﺷﺪ ﺟﻠﻮﮔﻴﺮي ﺧﻮاﻫﺪ ﻛﺮد‪.‬‬

‫ﻋﻼوه ﺑﺮ اﻳﻦ ﻧﺎم ﺗﻤﺎﻣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ و ﺳﺎﻳﺮ اﻟﻤﺎنﻫﺎ را ﻧﻴﺰ ﺑﺎ ﻛﻤﻚ ﻫﻤﻴﻦ ﺑﺮﭼﺴﺐ‬

‫ﻣﺸﺨﺺ ﻛﺮده ﺗﺎ ﻫﻢ اﺗﺼﺎل آﻧﻬﺎ ﺳﺎدهﺗﺮ ﺷﻮد و ﻫﻢ اﮔﺮ در ﺿﻤﻦ ﻃﺮاﺣﻲ ‪ Layout‬و ﻳﺎ ﭘﺲ از آن در ﻃﺮح ﺗﻮﺳﻂ‬

‫ﻃﺮاح ﻣﺪار ﺗﻐﻴﻴﺮاﺗﻲ داده ﺷﺪ راﺣﺖﺗﺮ و ﺳﺮﻳﻌﺘﺮ ﺑﺘﻮان آﻧﻬﺎ را ﭘﻴﺪا و رﻓﻊ ﻛﺮد‪ .‬اﻟﺒﺘﻪ ﻣﻌﻤﻮﻻ ﭘﺲ از ﺛﺎﺑﺖ‪ 57‬ﺷﺪن‬

‫ﻃﺮح ﻣﺪار ﻃﺮاح ‪ Layout‬اﻗﺪام ﺑﻪ ﻃﺮاﺣﻲ ﺧﻮاﻫﺪ ﻛﺮد وﻟﻲ در اﻛﺜﺮ ﻣﻮارد ﺑﻪ دﻟﻴﻞ ﺳﺮﻋﺖ و اﺳﺘﺮس زﻳﺎد ﺧﻄﺎﻫﺎي‬

‫‪56‬‬
‫‪txt label‬‬
‫‪57‬‬
‫‪freeze‬‬

‫‪114‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻛﻮﭼﻜﻲ در ﻃﺮح وﺟﻮد دارد ﻛﻪ ﻃﺮاح را وادار ﺑﻪ ﺗﻐﻴﻴﺮ ﻃﺮح ﺧﻮد ﻣﻲﻛﻨﺪ‪ .‬ﻟﺬا اﻳﻦ روش در ﻣﻮارد ﺑﺴﻴﺎري ﻣﻔﻴﺪ‬

‫ﺧﻮاﻫﺪ ﺑﻮد‪.‬‬

‫ﮔﺎﻫﻲ اوﻗﺎت ﻃﺮاﺣﺎن ﻣﺪار دﻳﺪ روﺷﻨﻲ از ﻓﻀﺎﻳﻲ ﻛﻪ ﻫﺮ اﻟﻤﺎن اﺷﻐﺎل ﻣﻲﻛﻨﺪ ﻧﺪارﻧﺪ و ﻫﻤﻴﻦ ﻣﻮﺿﻮع ﺑﺎﻋﺚ ﻣﻲﺷﻮد‬

‫ﻛﻪ در ﻃﺮاﺣﻲ ﺧﻮد از ﻓﻀﺎﻳﻲ ﻛﻪ ﺑﻪ آﻧﻬﺎ اﺧﺘﺼﺎص داده ﺷﺪه اﺳﺖ ﻓﺮاﺗﺮ روﻧﺪ‪.‬‬

‫ﭼﻴﺪﻣﺎن ﻛﺮدن و ﺟﺎﺑﺠﺎﻳﻲ آن ﺑﻴﻦ ﻃﺮاﺣﺎن ‪ Layout‬و ﻃﺮاﺣﺎن ﻣﺪار اﻳﻦ اﻣﻜﺎن را ﺑﻪ اﻳﻦ دﺳﺘﻪ از ﻃﺮاﺣﺎن ﻣﻲ‪-‬‬

‫دﻫﺪ ﻛﻪ ﻗﺒﻞ از آﻧﻜﻪ ﻃﺮاﺣﺎن ‪ Layout‬زﻣﺎن را ﺻﺮف رﺳﻢ اﺗﺼﺎﻻت ﻛﻨﻨﺪ ﺗﻤﺎﻣﻲ ﺟﻮاﻧﺐ ﻛﺎر ﺧﻮد را در ﻧﻈﺮ ﺑﮕﻴﺮﻧﺪ‬

‫و ﺗﻤﺎﻣﻲ ﺗﻐﻴﻴﺮات ﻻزم در ﻃﺮح را ﻗﺒﻞ از ﺷﺮوع ﺑﻪ رﺳﻢ اﺗﺼﺎﻻت در ﻣﺪار ﺧﻮد اﻋﻤﺎل ﻛﻨﻨﺪ‪.‬‬

‫ﺑﻪ ﻋﻨﻮان آﺧﺮﻳﻦ ﺗﺬﻛﺮ ﺑﺎﻳﺪ ﮔﻔﺘﻪ ﺷﻮد ﻛﻪ رﻋﺎﻳﺖ ﺟﺰﻳﻴﺎت ﻃﺮاﺣﻲ ‪ Layout‬در زﻣﺎﻧﻲ ﻛﻪ ‪ Layout‬ﺑﺮاي اوﻟﻴﻦ ﺑﺎر‬

‫ﻃﺮاﺣﻲ ﻣﻲﺷﻮد ﺑﺴﻴﺎر ﺳﺎدهﺗﺮ و ﺑﻬﺘﺮ ﻧﺴﺒﺖ ﺑﻪ زﻣﺎﻧﻲ اﻧﺠﺎم ﻣﻲﺷﻮد ﻛﻪ ﻃﺮح آن ﺑﺎ ﺗﻤﺎﻣﻲ ﺟﺰﻳﻴﺎت ﺑﻪ ﭘﺎﻳﺎن رﺳﻴﺪه‬
‫‪58‬‬
‫آن ﺑﻨﻤﺎﻳﺪ زﻳﺮا در اﻳﻦ زﻣﺎن ﻃﺮاح ‪ Layout‬ﻫﻢ از ﻧﻈﺮ زﻣﺎﻧﻲ و ﻫﻢ از‬ ‫ﺑﺎﺷﺪ و ﻃﺮاح اﻗﺪام ﺑﻪ ﺑﻬﺒﻮد ﺑﺨﺸﻴﺪن‬

‫ﻧﻈﺮ ﻓﻀﺎ در ﻣﻀﻴﻘﻪ ﻣﻲﺑﺎﺷﺪ و اﺣﺘﻤﺎل ﺑﻲ ﻋﻴﺐ و ﻧﻘﺺ ﺑﻮدن ﻃﺮح ‪ Layout‬ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﭘﺲ از آﻧﻜﻪ ﻃﺮح‬

‫اوﻟﻴﻪ و ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﻃﺮح ﺛﺎﺑﺖ ﺷﺪ ﻃﺮاح ﻣﺪار ﻣﻲﺑﺎﻳﺴﺖ ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﻧﻜﺎﺗﻲ ﻛﻪ در اداﻣﻪ آورده ﺷﺪه اﺳﺖ‬

‫اﻗﺪام ﺑﻪ رﺳﻢ اﺗﺼﺎﻻت در ﻃﺮح ﺧﻮد ﺑﻨﻤﺎﻳﺪ‪.‬‬

‫‪ Matching 3-4‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‪ ,‬ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ‬

‫ﺑﻴﺸﺘﺮ ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎي ﻣﻮﺟﻮد در ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ داراي داﻣﻨﻪ ﺗﻐﻴﻴﺮات ﺣﺪاﻗﻞ ‪ ± 2%‬ﺗﺎ ‪ 30%‬ﻣﻲ‪-‬‬

‫ﺑﺎﺷﻨﺪ‪ .‬ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎت در ﻣﺪاراتﻣﺠﺘﻤﻊ روي ﻳﻚ ﻗﻄﻌﻪ ﺳﻴﻠﻴﻜﻮن ﻣﺸﺎﺑﻪ ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮﻧﺪ و ﻫﻤﻪ ﺗﺤﺖ ﻳﻚ ﻧﻮع‬

‫ﺷﺮاﻳﻂ ﺳﺎﺧﺖ ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ‪ .‬در ﺣﺎﻟﺖ اﻳﺪهآل اﮔﺮ ﻣﻘﺪار ﻳﻜﻲ از اﺟﺰا ‪ 10%‬اﻓﺰاﻳﺶ ﻳﺎﺑﺪ آﻧﮕﺎه ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎت‬

‫‪58‬‬
‫‪Modification‬‬

‫‪115‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻣﺸﺎﺑﻪ ﻧﻴﺰ ﻫﻤﻴﻦ اﻧﺪازه اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﻨﺪ‪ .‬ﻣﻌﻴﺎر ﺗﺸﺎﺑﻪ ﻣﻴﺎن دو ﻗﻄﻌﻪ ﻣﺸﺎﺑﻪ در ﻳﻚ ﻣﺪار ﻣﺠﺘﻤﻊ ﺑﺎﻳﺪ ﺑﻬﺘﺮ از ‪0.1%‬‬

‫ﺑﺎﺷﺪ‪ .‬ﭘﺲ ﺑﻬﺘﺮ اﺳﺖ ﺗﻤﻬﻴﺪاﺗﻲ اﻧﺪﻳﺸﻴﺪه ﺷﻮد ﺗﺎ ﺗﺸﺎﺑﻪ ﻗﻄﻌﺎت را ﺗﺎ اﻳﻦ ﻧﺮخ اﻓﺰاﻳﺶ دﻫﺪ ﻛﻪ در اﻳﻦ ﺣﺎﻟﺖ دو‬

‫ﻗﻄﻌﻪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Matching‬دارﻧﺪ‪.‬‬

‫ﻋﻤﻠﻜﺮد و دﻗﺖ ﻣﺪارات ﻣﺠﺘﻤﻊ آﻧﺎﻟﻮگ ﺑﻴﺸﺘﺮ از ﺳﺎﻳﺮ ﻣﺪارات ﺑﻪ ﻓﺎﻛﺘﻮر ‪ Matching‬واﺑﺴﺘﻪ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻣﻜﺎﻧﻴﺰمﻫﺎﻳﻲ‬

‫وﺟﻮد دارد ﻛﻪ ﺑﺎ ﻛﻤﻚ آﻧﻬﺎ ﻃﺮاح ‪ Layout‬ﻗﺎدر ﺧﻮاﻫﺪ ﺑﻮد ‪ Mismatching‬ﻣﻴﺎن ﻗﻄﻌﺎت را ﺗﺎ ﺣﺪ ﻣﻄﻠﻮﺑﻲ ﻛﺎﻫﺶ‬

‫دﻫﺪ‪.‬‬

‫در اﻳﻦ ﺑﺨﺶ اﺑﺘﺪا در ﻣﻮرد ‪ Matching‬ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ ﺑﺤﺚ ﻣﻲﺷﻮد]‪ . [2‬اﻳﻦ ﺑﺤﺚ را ﻣﻲﺗﻮان ﺑﻪ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ )‪ (MOS & Bipolar‬و دﻳﻮدﻫﺎ ﻧﻴﺰﺗﻌﻤﻴﻢ داده ﻛﻪ در اداﻣﻪ ﺑﻪ ﻃﻮر ﻣﻔﺼﻞ ﺷﺮح داده ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪ 1-3-4‬اﻧﺪازه ﮔﻴﺮي ﻣﻴﺰان ‪: MISMATCH‬‬

‫‪ Mismatch‬ﻣﻴﺎن دو ﺟﺰء ﻣﺪار ﻋﺒﺎرت اﺳﺖ از ﻣﻴﺰان اﻧﺤﺮاف ﭘﺎراﻣﺘﺮﻫﺎي اﻧﺪازه ﮔﺮﻓﺘﻪ ﺷﺪه آن ﺟﺰء از ﻣﻘﺪار واﻗﻌﻲ‬

‫آن ﭘﺎراﻣﺘﺮﻫﺎ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ ﻳﻚ ﻃﺮاح ﻳﻚ ﺟﻔﺖ ﻣﻘﺎوﻣﺖ ‪ 10kΩ‬را در ﻃﺮح ‪ Layout‬ﺧﻮد ﻗﺮار داده‬

‫اﺳﺖ‪ .‬ﭘﺲ از ﺳﺎﺧﺖ ﻳﻚ ﻣﻘﺎوﻣﺖ داري ﻣﻘﺪار ‪ 12.47kΩ‬و دﻳﮕﺮي داراي ﻣﻘﺪار ‪ 12.34kΩ‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻧﺴﺒﺖ اﻳﻦ‬

‫دو ﻣﻘﺪار ﺑﺮاﺑﺮ ﺑﺎ ‪ 1.0105‬ﻣﻴﺒﺎﺷﺪ ﻛﻪ ﺗﻘﺮﻳﺒﺎ ‪ %1‬از ﻣﻘﺪار واﻗﻌﻲ آﻧﻬﺎ ﻛﻪ ‪ 10000‬اﺳﺖ ﻓﺎﺻﻠﻪ دارد‪ .‬اﻳﻦ ﺟﻔﺖ‬

‫ﻣﻘﺎوﻣﺖ ﺑﺎﻋﺚ اﻳﺠﺎد ‪ Mismatch‬ي ﻣﻌﺎدل ‪ %1‬ﻣﻲﺷﻮﻧﺪ‪ .‬ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ ﺗﻌﺮﻳﻔﻲ ﻛﻪ از ﻧﺮخ ‪ Mismatch‬اراﺋﻪ ﺷﺪ‬

‫ﻃﺮاﺣﺎن ﻣﺪار ﺑﺎﻳﺪ ﻃﺮحﻫﺎي ﺧﻮد را ﺑﺮ اﺳﺎس ﻧﺴﺒﺖﻫﺎي ﻣﻘﺎوﻣﺘﻲ ﻳﺎ ﺧﺎزﻧﻲ ﻃﺮاﺣﻲ ﻛﻨﻨﺪ‪ .‬در واﻗﻊ ﺑﺮاي آﻧﻜﻪ‬

‫ﭘﺪﻳﺪه ‪ Mismatch‬اﺗﻔﺎق ﻧﻴﻔﺘﺪ ﺑﺎﻳﺪ ﺗﻐﻴﻴﺮاﺗﻲ ﻛﻪ در ﻫﺮ ﻳﻚ از ﭘﺎراﻣﺘﺮﻫﺎي ﻗﻄﻌﺎت ﻣﺸﺎﺑﻪ در اﺛﺮ ﭘﺮوﺳﻪ ﺳﺎﺧﺖ‬

‫ﺑﻮﺟﻮد ﻣﻲآﻳﺪ ﻳﻜﺴﺎن ﺑﺎﺷﺪ‪ .‬اﻳﻦ ﻣﻔﻬﻮم ﺣﺘﻲ ﺑﺮاي ﻗﻄﻌﺎﺗﻲ ﻛﻪ ﺗﻨﺎﻇﺮ ﻳﻚ ﺑﻪ ﻳﻚ ﻧﺪارﻧﺪ ﻧﻴﺰ ﺻﺎدق اﺳﺖ‪.‬‬

‫‪ Mismatch‬ﻣﻴﺎن دو ﻗﻄﻌﻪ ﺑﺮاﺑﺮ اﺳﺖ ﺑﺎ ﺗﻔﺎﺿﻞ ﻧﺴﺒﺖ ﻣﻘﺎدﻳﺮ اﻧﺪازهﮔﻴﺮي ﺷﺪه آﻧﻬﺎ از ﻧﺴﺒﺖ ﻣﻘﺎدﻳﺮ واﻗﻌﻴﺸﺎن ﻛﻪ‬

‫در ﻧﻬﺎﻳﺖ ﺑﺮ ﻧﺴﺒﺖ ﻣﻘﺎدﻳﺮ واﻗﻌﻴﺸﺎن ﺗﻘﺴﻴﻢ ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﺗﻘﺴﻴﻢ ﺑﺎﻋﺚ ﻧﺮﻣﺎل ﺷﺪن اﻳﻦ ﻧﺮخ ﻣﻲﺷﻮد‪ .‬اﮔﺮ ﻣﻘﺎدﻳﺮ‬

‫‪116‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫واﻗﻌﻲ را ﺑﺎ ‪ X1‬و ‪ X2‬ﻧﺸﺎن داده و ﻣﻘﺎدﻳﺮ اﻧﺪازهﮔﻴﺮي ﺷﺪه را ﺑﺎ ‪ x1‬و ‪ x2‬و ﻣﻘﺪار ‪ Mismatch‬را ﺑﺎ ‪ δ‬ﻧﺸﺎن دﻫﻴﻢ‬

‫آﻧﮕﺎه دارﻳﻢ‪:‬‬

‫‪x2‬‬ ‫‪ X2 ‬‬

‫‪‬‬ ‫‪‬‬ ‫‪‬‬
‫‪  1‬‬ ‫‪ X1 ‬‬
‫‪x‬‬
‫)‪(1‬‬
‫‪X2‬‬
‫‪X1‬‬

‫ﻣﻌﺎدﻟﻪ ) ‪ ( 1‬ﻣﻴﺰان ‪ Mismatch‬ﺑﻴﻦ ﻳﻚ ﺟﻔﺖ ﻗﻄﻌﻪ ﺧﺎص را ﻧﺸﺎن ﻣﻲدﻫﺪ‪ .‬اﻧﺠﺎم ﻣﺤﺎﺳﺒﺎت ﻣﺸﺎﺑﻪ روي ﻳﻚ‬

‫ﺟﻔﺖ دﻳﮕﺮ ﻣﻴﺰان ‪ Mismatch‬دﻳﮕﺮي را ﺑﺪﺳﺖ ﺧﻮاﻫﺪ داد‪ .‬اﮔﺮ اﻳﻦ اﻧﺪازهﮔﻴﺮيﻫﺎ را ﺑﺮاي ﺗﻌﺪاد ﺟﻔﺖﻫﺎي زﻳﺎدي‬

‫اﻧﺠﺎم دﻫﻴﻢ ﺑﻪ اﻳﻦ ﻧﺘﻴﺠﻪ ﻣﻲرﺳﻴﻢ ﻛﻪ اﻳﻦ ﻧﺮخ ﺑﻪ ﺻﻮرت ﺗﺼﺎدﻓﻲ در ﻳﻚ ﻗﻄﻌﻪ وﺟﻮد دارد‪ .‬آﻧﺎﻟﻴﺰ ﺗﻮزﻳﻊ‬

‫‪ Mismatch‬درﺗﻌﺪاد ﻧﻤﻮﻧﻪﻫﺎي ﻛﻮﭼﻜﻲ از ﻗﻄﻌﺎت ﻃﺮاح را ﻗﺎدر ﻣﻲﺳﺎزد ﻛﻪ ﻗﻄﻌﺎت آﺳﻴﺐ ﭘﺬﻳﺮﺗﺮ را ﺷﻨﺎﺳﺎﻳﻲ‬

‫ﻛﺮده و ﺑﺮاي آﻧﻬﺎ ﺗﺪﺑﻴﺮي ﺑﻴﻨﺪﻳﺸﺪ‪ .‬ﺑﺮاي آﻧﻜﻪ ﻧﺘﺎﻳﺞ اﻳﻦ آﻧﺎﻟﻴﺰ ﻣﻌﺘﺒﺮ ﺑﺎﺷﺪ ﻧﻤﻮﻧﻪ ﮔﺮﻓﺘﻪ ﺷﺪه ﺑﺎﻳﺪ ﺗﻮاﻧﺎﻳﻲﻫﺎي‬

‫ﭘﺮوﺳﻪ را ﺗﺎ ﺣﺪ ﺧﻮﺑﻲ ﻧﺸﺎن دﻫﺪ‪ .‬در ﺣﺎﻟﺖ اﻳﺪهآل ﺑﺮاي اﻳﻦ ﻛﺎر ﺑﺎﻳﺪ ‪ 50‬ﺗﺎ ‪ 100‬ﻧﻤﻮﻧﻪ ﻗﻄﻌﻪ ﺑﻪ ﻃﻮر راﻧﺪوم از‬

‫ﺳﺮﺗﺎﺳﺮ ﺳﻄﺢ ﺣﺪاﻗﻞ ‪ 10‬وﻳﻔﺮ اﻧﺘﺨﺎب ﺷﻮد‪ .‬در ﻋﻤﻞ ﻧﻤﻮﻧﻪﻫﺎ از ﺳﻄﺢ ﺳﻪ وﻳﻔﺮ اﻧﺘﺨﺎب ﻣﻲﺷﻮﻧﺪ‪ .‬در ﻫﻨﮕﺎم ﻧﻤﻮﻧﻪ‬

‫ﺑﺮداري ﺑﺎﻳﺪ ﺑﻪ ﻧﻜﺎت زﻳﺮ دﻗﺖ ﻛﺮد‪:‬‬

‫‪-1‬اﻳﻦ ﻧﻤﻮﻧﻪ ﻧﺒﺎﻳﺪ ﻛﻤﺘﺮ از ‪ 20‬ﻗﻄﻌﻪ ﺑﺎﺷﺪ‪.‬‬

‫‪-2‬ﻗﻄﻌﺎت ﻧﻤﻮﻧﻪ ﺑﺎﻳﺪ ﺑﻪ ﻃﻮر راﻧﺪوم و از ﻫﻤﻪ ﺟﺎي وﻳﻔﺮﻫﺎ اﻧﺘﺨﺎب ﺷﻮﻧﺪ‪.‬‬

‫ﭘﺲ از آﻧﻜﻪ ‪ Mismatch‬ﻧﻤﻮﻧﻪﻫﺎ اﻧﺪازهﮔﻴﺮي ﺷﺪ ﻣﻴﺎﻧﮕﻴﻦ )‪ (M‬اﻳﻦ ﻧﺮخﻫﺎ ﻣﺤﺎﺳﺒﻪ ﺷﺪه و ﺳﭙﺲ اﻧﺤﺮاف‬

‫ﻣﻌﻴﺎر)‪ (S‬آﻧﻬﺎ ﺣﺴﺎب ﻣﻲﺷﻮد‪ .‬در ﺷﻜﻞ ‪ 5-4‬ﻧﻤﻮدار ﻫﻴﺴﺘﻮﮔﺮام ﻣﺮﺑﻮط ﺑﻪ ‪ 30‬واﺣﺪ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻛﻪ در‬

‫آن ‪ M‬ﻧﺸﺎن دﻫﻨﺪه ﻣﻴﺎﻧﮕﻴﻦ و ‪ S‬ﻧﺸﺎن دﻫﻨﺪه اﻧﺤﺮاف ﻣﻌﻴﺎر ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ اﻧﺪازهﮔﻴﺮيﻫﺎ ﻣﻌﻤﻮﻻ ﭘﺲ از ﺳﺎﺧﺖ‬

‫‪117‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻗﻄﻌﺎت اﻧﺠﺎم ﻣﻲﺷﻮد اﻟﺒﺘﻪ ﺑﺎ ﻛﻤﻚ ﻧﺮماﻓﺰار ‪ Cadence‬ﻣﻲﺗﻮان اﻳﻦ ﻧﻤﻮدار را ﺑﺮاي ﻫﺮ دو ﺟﻔﺖ ﻗﻄﻌﻪ و ﻳﺎ ﺑﻴﺸﺘﺮ‬

‫ﻗﺒﻞ از ﺳﺎﺧﺖ رﺳﻢ ﻛﺮد و از ﻣﻴﺰان ﺗﺎﺛﻴﺮ ‪ Mismatch‬ﺑﻴﻦ ﻗﻄﻌﺎت ﺑﺮ روي ﻋﻤﻠﻜﺮد ‪ IC‬ﻣﻄﻠﻊ ﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 5-4‬ﻧﻤﻮدار ﻫﻴﺴﺘﻮﮔﺮام ﻛﻪ ﻣﻴﺰان ‪ Matching‬را ﻧﺸﺎن ﻣﻲ دﻫﺪ‪.‬‬

‫‪ M‬ﺑﻪ ﻋﻠﺖ ﻣﻜﺎﻧﻴﺰﻫﺎﻳﻲ ﺑﻪ وﺟﻮد ﻣﻲآﻳﺪ ﻛﻪ ﻛﻞ ﻧﻤﻮﻧﻪﻫﺎ را ﺗﺤﺖ ﺗﺎﺛﻴﺮ ﻗﺮار ﻣﻲدﻫﺪ در ﺣﺎﻟﻲ ﻛﻪ ‪ S‬ﻧﺎﺷﻲ از‬

‫ﻧﻮﺳﺎﻧﺎت اﺳﺘﺎﺗﻴﻚ در ﺷﺮاﻳﻂ ﭘﺮوﺳﻪ و ﻳﺎ ﺧﻮاص ﻣﻮاد ﻣﻲﺑﺎﺷﺪ ﻛﻪ اﻳﻦ ﻧﻮﺳﺎﻧﺎت ﺟﺰو ﻻﻳﻨﻔﻚ در ﺳﺎﺧﺖ ﻧﻴﻤﻪ‬

‫ﻫﺎديﻫﺎ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪ 2-3-4‬ﻋﻠﻞ ﺑﻪ وﺟﻮد آﻣﺪن ‪: Mismatch‬‬

‫‪ Mismatch‬ﻫﺎي راﻧﺪوم از ﻧﻮﺳﺎﻧﺎت ﻣﻴﻜﺮوﺳﻜﻮﭘﻴﻚ در دﻳﻤﺎﻧﺴﻴﻮن‪ ,‬دوﭘﻴﻨﮓﻫﺎ‪ ,‬ﺿﺨﺎﻣﺖ اﻛﺴﻴﺪﻫﺎ‪ ,‬ﻧﺤﻮهي ﺗﻮزﻳﻊ‬

‫ﺣﺮارت و ﺳﺎﻳﺮ ﭘﺎراﻣﺘﺮﻫﺎﻳﻲ ﻛﻪ ﺑﺮ ﻣﻘﺎدﻳﺮ اﺟﺰا و ﻗﻄﻌﺎت اﺛﺮ ﻣﻲﮔﺬارﻧﺪ ﻧﺎﺷﻲ ﻣﻲﺷﻮﻧﺪ‪ .‬اﮔﺮ ﭼﻪ اﻳﻦ ﻧﻮﺳﺎﻧﺎت ﺑﻪ ﻃﻮر‬

‫ﻛﺎﻣﻞ ﻗﺎﺑﻞ ﺣﺬف ﻧﻴﺴﺘﻨﺪ وﻟﻲ ﺑﺎ اﻧﺘﺨﺎب ﻣﻨﺎﺳﺐ ﻣﻘﺎدﻳﺮ و اﺑﻌﺎد ﻗﻄﻌﺎت ﻣﻲﺗﻮان آﻧﻬﺎ را ﺗﺎ ﺣﺪ ﻣﻄﻠﻮﺑﻲ ﻛﺎﻫﺶ داد‪.‬‬

‫‪118‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻣﻴﺎﻧﮕﻴﻦ ‪ Mismatch‬از ﭘﺮوﺳﻪي ﺳﺎﺧﺖ‪ ,‬ﻣﻘﺎوﻣﺖ ﻛﺎﻧﺘﻜﺖﻫﺎ ‪,‬ﻓﻠﻮي ﺟﺮﻳﺎن ﻏﻴﺮ ﻳﻜﻨﻮاﺧﺖ‪ ,‬ﺗﺪاﺧﻞ ‪ diffusion‬ﻫﺎ‪,‬‬

‫اﺳﺘﺮسﻫﺎي ﻣﻜﺎﻧﻴﻜﻲ‪ ,‬ﮔﺮادﻳﺎنﻫﺎي ﮔﺮﻣﺎﻳﺸﻲ و ﺑﺴﻴﺎري ﻣﻮارد دﻳﮕﺮ ﻧﺎﺷﻲ ﻣﻲﺷﻮد‪ .‬ﻫﺪف اﺻﻠﻲ در ﻃﺮاﺣﻲ ﻳﻚ‬

‫ﺗﺮﻛﻴﺐ ‪ match‬ﺷﺪه آن اﺳﺖ ﻛﻪ ﺗﺮﻛﻴﺐ را در ﻣﻘﺎﺑﻞ اﻳﻦ ﻣﻨﺎﺑﻊ ﺧﻄﺎي ﺳﻴﺴﺘﻤﺎﺗﻴﻜﻲ در اﻣﺎن ﻧﮕﺎه دارد‪ .‬در اداﻣﻪ‬

‫ﭼﻨﺪ ﻣﻨﺒﻊ ﻣﻌﺮوف اﻳﺠﺎد ﻛﻨﻨﺪه ‪ Mismatch‬و ﺗﻜﻨﻴﻚﻫﺎي ﻏﻠﺒﻪ ﺑﺮ آﻧﻬﺎ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﻧﻮﺳﺎﻧﺎت اﺳﺘﺎﺗﻴﻚ راﻧﺪوم‬

‫ﺗﻘﺮﻳﺒﺎ ﺗﻤﺎﻣﻲ ﺗﺮﻛﻴﺒﺎت ﻧﻮﺳﺎﻧﺎت و ﺑﻲ ﻧﻈﻤﻲﻫﺎي ﻣﻴﻜﺮوﺳﻜﻮﭘﻴﻚ از ﺧﻮد ﻧﺸﺎن ﻣﻲدﻫﻨﺪ‪ .‬در ﻣﻮرد ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ‬

‫ﺳﻴﻠﻴﻜﻮﻧﻲ ﻟﺒﻪﻫﺎي ﭘﻠﻲ ﺑﻲﻧﻈﻤﻲﻫﺎي ﻣﻴﻜﺮوﺳﻜﻮﭘﻴﻚ از ﺧﻮد ﻧﺸﺎن ﻣﻲدﻫﻨﺪ ﻛﻪ ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻇﺎﻫﺮي دﻧﺪاﻧﻪ اره‪-‬‬

‫اي داﺷﺘﻪ ﺑﺎﺷﻨﺪ‪.‬‬

‫ﺑﻌﻀﻲ از اﻳﻦ ﺑﻲﻧﻈﻤﻲﻫﺎ از داﻧﻪ داﻧﻪ ﺑﻮدن ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن ﻧﺎﺷﻲ ﻣﻲﺷﻮد و ﺑﻌﻀﻲ دﻳﮕﺮ از درﺳﺖ اﻧﺠﺎم ﻧﺸﺪن و ﻳﺎ‬

‫ﺧﻄﺎ در ﻻﻳﻪي ﻣﻘﺎوم ﺑﻪ ﻧﻮر ﻧﺸﺎت ﻣﻲﮔﻴﺮد‪ .‬داﻧﻪ داﻧﻪ ﺑﻮدن ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن ﻫﻤﭽﻨﻴﻦ ﺑﺎﻋﺚ ﺗﻐﻴﻴﺮ در ﺿﺨﺎﻣﺖ ﭘﻠﻲ و‬

‫ﻣﻘﺎوﻣﺖ آن ﻣﻲﺷﻮد‪ .‬ﻗﻄﻌﺎت دﻳﮕﺮ ﻧﻴﺰ ﺑﻪ ﻧﺤﻮي اﻧﻮاع دﻳﮕﺮ ﻧﻮﺳﺎن را از ﺧﻮد ﻧﺸﺎن ﻣﻲدﻫﻨﺪ وﻟﻲ در ﺣﺎﻟﺖ ﻛﻠﻲ‬

‫ﻣﻲﺗﻮان اﻳﻦ ﻧﻮﺳﺎﻧﺎت را در دو دﺳﺘﻪ ﻗﺮار داد ‪ :‬ﻧﻮﺳﺎﻧﺎﺗﻲ ﻛﻪ ﺑﺮ ﻟﺒﻪﻫﺎي ﻗﻄﻌﺎت اﺛﺮ ﻣﻲﮔﺬارﻧﺪ و ﻧﻮﺳﺎﻧﺎﺗﻲ ﻛﻪ در‬

‫داﺧﻞ ﻗﻄﻌﺎت اﺛﺮ ﻣﻲﮔﺬارﻧﺪ‪ .‬ﺑﻪ دﺳﺘﻪ اول ﻧﻮﺳﺎﻧﺎت ﺟﺎﻧﺒﻲ ﮔﻔﺘﻪ ﻣﻲﺷﻮد ﭼﺮا ﻛﻪ اﻧﺪازه ﺟﺎﻧﺒﻲ ﻗﻄﻌﻪ را ﺗﻐﻴﻴﺮ ﻣﻲ‪-‬‬

‫دﻫﻨﺪ و ﺑﻪ دﺳﺘﻪ دوم ﻧﻮﺳﺎﻧﺎت ﻧﺎﺣﻴﻪاي ﮔﻔﺘﻪ ﻣﻲﺷﻮد ﭼﺮا ﻛﻪ ﺳﻄﺢ ﻗﻄﻌﻪ را ﺗﻐﻴﻴﺮ ﻣﻲدﻫﻨﺪ‪ .‬ﺑﺎ ﺑﺰرگ ﺷﺪن ﺳﻄﺢ‬

‫ﺧﺎزنﻫﺎ ﻧﻘﺶ ﻧﻮﺳﺎﻧﺎت ﺟﺎﻧﺒﻲ ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﺑﺮاي ﺧﺎزنﻫﺎي ﺑﺰرگ ﻧﻘﺶ ﻧﻮﺳﺎﻧﺎت ﻧﺎﺣﻴﻪاي ﺑﺴﻴﺎر ﻣﻮﺛﺮﺗﺮ ﻣﻲﺑﺎﺷﺪ‬

‫و ﻃﺒﻖ ﻓﺮﻣﻮل )‪ (2‬ﻣﻘﺪار ‪ Mismatch‬ﺑﺎ ﻋﻜﺲ رﻳﺸﻪ دوم ﻣﻘﺪار ﺧﺎزن راﺑﻄﻪ ﺧﻮاﻫﺪ داﺷﺖ ﺑﻨﺎﺑﺮاﻳﻦ ﺑﺎ دو ﺑﺮاﺑﺮ‬

‫ﻛﺮدن اﻧﺪازه ﻳﻚ ﺟﻔﺖ ﺧﺎزن ﻣﻘﺪار ‪ Mismatch‬راﻧﺪوم آن را ﺗﺎ ‪ 30%‬ﻛﺎﻫﺶ ﻣﻲدﻫﺪ‪.‬‬

‫‪119‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫در ﻣﻌﺎدﻟﻪ )‪ ka (2‬و ‪ kp‬ﺑﻪ ﺗﺮﺗﻴﺐ اﺛﺮ ﻧﻮﺳﺎﻧﺎت ﺳﻄﺤﻲ و ﻧﻮﺳﺎﻧﺎت ﺟﺎﻧﺒﻲ را ﺑﺮ ﻣﻴﺰان ‪ Mismatch‬ﻧﺸﺎن ﻣﻲدﻫﻨﺪ‪.‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻗﺒﻼ ﮔﻔﺘﻪ ﺷﺪ ﻫﺮ ﭼﻪ ﺳﻄﺢ ﺧﺎزن ﺑﺰرﮔﺘﺮ ﺑﺎﺷﺪ ﻧﻮﺳﺎﻧﺎت ﺟﺎﻧﺒﻲ ﻛﻤﺘﺮ ﻣﻲﺷﻮد و در ﻧﺘﻴﺠﻪ اﻧﺪازه ‪kp‬‬

‫ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ ﻟﺬا ﻣﻴﺰان ‪ Mismatch‬ﺑﺎ ﻣﺠﺬور ﻋﻜﺲ اﻧﺪازه ﺧﺎزن ﻣﺘﻨﺎﺳﺐ اﺳﺖ‪.‬‬

‫‪1‬‬ ‫‪kp‬‬
‫‪sC ‬‬ ‫‪ka ‬‬ ‫)‪(2‬‬
‫‪C‬‬ ‫‪C‬‬

‫ﺣﺎل ﻳﻚ ﺟﻔﺖ ﻣﻘﺎوﻣﺖ ‪ Match‬ﺷﺪه را در ﻧﻈﺮ ﺑﮕﻴﺮﻳﺪ ﻛﻪ داراي ﻋﺮض ‪ W‬و ﻣﻘﺎوﻣﺖ‪ R‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻣﻘﺪار‬

‫‪ Mismatch‬راﻧﺪوم ﺑﻴﻦ ﻣﻘﺎوﻣﺖﻫﺎ ﻃﺒﻖ راﺑﻄﻪ )‪ (3‬ﺑﺪﺳﺖ ﻣﻲآﻳﺪ‪ .‬در اﻳﻦ ﻣﻌﺎدﻟﻪ ‪ ka‬و ‪ kp‬ﺑﻪ ﺗﺮﺗﻴﺐ اﺛﺮ ﻧﻮﺳﺎﻧﺎت‬

‫ﺳﻄﺤﻲ و ﻧﻮﺳﺎﻧﺎت ﺟﺎﻧﺒﻲ را ﺑﺮ ﻣﻴﺰان ‪ Mismatch‬ﻧﺸﺎن ﻣﻲدﻫﻨﺪ‪.‬‬

‫‪1‬‬ ‫‪kp‬‬
‫‪sR ‬‬ ‫‪ka ‬‬ ‫)‪(3‬‬
‫‪W‬‬ ‫‪R‬‬ ‫‪W‬‬

‫اﻳﻦ راﺑﻄﻪ ﻧﺸﺎن ﻣﻲدﻫﺪ ﻛﻪ ﻣﻘﺪار ‪ Mismatch‬راﻧﺪوم ﺑﺎ ﻋﻜﺲ ﻋﺮض ﻣﻘﺎوﻣﺖ ﻣﺘﻨﺎﺳﺐ اﺳﺖ ﻋﻼوه ﺑﺮ اﻳﻦ ﺑﺎ ﻋﻜﺲ‬

‫ﻣﺠﺬور ﻣﻘﺪار ﻣﻘﺎوﻣﺖ ﻧﻴﺰ ﻣﺘﻨﺎﺳﺐ اﺳﺖ‪ .‬ﻟﺬا ﻣﻘﺎوﻣﺖﻫﺎي ﺑﺰرﮔﺘﺮ راﺣﺖﺗﺮ از ﻣﻘﺎوﻣﺖﻫﺎي ﻛﻮﭼﻚ ﺑﺎ ﻳﻜﺪﻳﮕﺮ‬

‫‪ Match‬ﻣﻲﺷﻮﻧﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ ﻧﻮع ‪ N‬ﻧﺴﺒﺖ ﺑﻪ ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ ﻧﻮع ‪ Mismatch P‬ﺑﺰرﮔﺘﺮي‬

‫از ﺧﻮد ﻧﺸﺎن ﻣﻲدﻫﻨﺪ‪.‬‬

‫در آراﻳﻪﻫﺎي ﺧﺎزﻧﻲ ﻛﻪ داراي اﻧﺪازهﻫﺎي ﻣﺘﻔﺎوﺗﻲ ﻫﺴﺘﻨﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 6-4‬ﻧﻮار ﺳﻴﮕﻨﺎل را ﺑﻪ ﺧﺎزن ﺑﺎ اﻧﺪازهي‬

‫ﻛﻮﭼﻜﺘﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻨﺪ زﻳﺮا در اﻳﻦ ﺣﺎﻟﺖ ‪ Matching‬ﺑﻬﺘﺮ رﻋﺎﻳﺖ ﻣﻲﺷﻮد‪ .‬ﻋﻠﺖ اﻳﻦ ﭘﺪﻳﺪه آن اﺳﺖ ﻛﻪ‬

‫ﻛﻮﭼﻜﺘﺮﻳﻦ ﺧﺎزن ﺑﻬﺘﺮ ﺑﺎ ﺧﺎزنﻫﺎي ﺑﺰرﮔﺘﺮ از ﺧﻮد ‪ Match‬ﻣﻲﺷﻮد ﺑﺮاي ﻣﺜﺎل ﻳﻚ ﺧﺎزن ‪ 5pf‬را ﻣﻲﺗﻮان ﻫﻢ ﺑﺎ‬

‫ﻳﻚ ﺧﺎزن ‪ 5pf‬دﻳﮕﺮ و ﻫﻢ ﺑﺎ ﻳﻚ ﺧﺎزن ‪ 50pf‬دﻳﮕﺮ ‪ Match‬ﻛﺮد‪.‬‬

‫‪120‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪i‬‬
‫ﺷﻜﻞ ‪ 6-4‬آراﻳﻪ ي ﺧﺎزﻧﻲ ﺑﺎ اﻧﺪازه ﻫﺎي ﻣﺨﺘﻠﻒ‬

‫ﺗﻔﺎوت در ﻧﺮخ ﺧﻮردﮔﻲ ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن‬

‫ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ از ﺧﻮردﮔﻲ ﻓﻴﻠﻢ ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن دوپ ﺷﺪه ﺣﺎﺻﻞ ﻣﻲﺷﻮﻧﺪ‪ .‬ﻧﺮخ ﺧﻮردﮔﻲ ﺗﺎ ﺣﺪ زﻳﺎدي ﺑﻪ‬

‫ﺳﻄﻮح آزاد و ﺑﺎز ﭘﻠﻲ ﺑﺴﺘﮕﻲ دارد‪ .‬ﻫﺮ ﭼﻪ اﻳﻦ ﺳﻄﻮح ﺑﻴﺸﺘﺮ ﺑﺎﺷﻨﺪ ﺧﻮردﮔﻲ ﻧﻴﺰ ﺑﻴﺸﺘﺮ اﺳﺖ‪ .‬ﺑﺮاي ﻣﺜﺎل ﺳﻪ ﭘﻠﻲ‬

‫ﺳﻴﻠﻴﻜﻮن ﻧﺸﺎن داده ﺷﺪه در ﺷﻜﻞ ‪ 7-4‬را در ﻧﻈﺮ ﺑﮕﻴﺮﻳﺪ‪ .‬ﻟﺒﻪﻫﺎي ﻣﻘﺎوﻣﺖﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺳﻤﺖ ﺧﺎرج ﻫﺴﺘﻨﺪ‬

‫دﻳﻮارهﻫﺎي ﻳﻚ ﺳﻄﺢ ﺑﺎز ﺑﺰرگ را ﺗﺸﻜﻴﻞ ﻣﻲدﻫﻨﺪ ﻛﻪ در ﻧﺘﻴﺠﻪ اﻳﻦ ﻟﺒﻪﻫﺎ ﺑﻪ ﺳﺮﻋﺖ ﺧﻮرده ﻣﻲﺷﻮﻧﺪ در ﺣﺎﻟﻲ ﻛﻪ‬

‫ﻟﺒﻪﻫﺎي داﺧﻠﻲ دﻳﻮارهﻫﺎي ﻳﻚ ﻧﻮار ﺑﺎرﻳﻚ را ﺗﺸﻜﻴﻞ ﻣﻲدﻫﻨﺪ ﻛﻪ ﺑﻪ ﻛﻨﺪي ﺧﻮرده ﻣﻲﺷﻮﻧﺪ‪ .‬از آﻧﺠﺎ ﻛﻪ ﻣﻘﺎوﻣﺖ‬

‫ﻣﻴﺎﻧﻲ ﻟﺒﻪي ﺧﺎرﺟﻲ ﻧﺪارد ﻧﺴﺒﺖ ﺑﻪ دو ﻣﻘﺎوﻣﺖ ﻛﻨﺎري ﻋﺮض ﺑﻴﺸﺘﺮي ﺧﻮاﻫﺪ داﺷﺖ‪ .‬اﮔﺮﭼﻪ اﻳﻦ ﺗﻔﺎوت ﻛﻮﭼﻚ ﺑﻪ‬

‫ﻧﻈﺮ ﻣﻲرﺳﺪ وﻟﻲ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ‪ Mismatch‬ﻫﺎي زﻳﺎدي ﻣﻲﺷﻮد‪.‬‬

‫‪59‬‬
‫ﻗﺮار‬ ‫ﺑﺮاي ﺣﻞ اﻳﻦ ﻣﺸﻜﻞ ﻫﺮ وﻗﺖ ﺗﻌﺪادي ﻣﻘﺎوﻣﺖ ‪ Match‬ﺷﺪه داﺷﺘﻴﻢ در دو ﻃﺮف آنﻫﺎ ﻣﻘﺎوﻣﺖ ﻣﺠﺎزي‬

‫ﻣﻲدﻫﻴﻢ زﻳﺮا ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﮔﻔﺘﻪ ﺷﺪ ﻟﺒﻪﻫﺎي ﺧﺎرﺟﻲ ﻣﻘﺎوﻣﺖﻫﺎي ﺧﺎرﺟﻲ ﺑﺴﻴﺎر آﺳﻴﺐ ﭘﺬﻳﺮ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﻪ ﺳﻪ‬

‫روش ﻣﻲﺗﻮان ﻣﻘﺎوﻣﺖﻫﺎي ﻓﺮﻳﺒﻨﺪه را در دو ﻃﺮف آراﻳﻪ ﻣﻘﺎوﻣﺘﻲ ﻗﺮار داد‪ .‬اول آﻧﻜﻪ ‪ dummy‬ﻫﺎ را ﺑﻪ ﺻﻮرت‬

‫‪59‬‬
‫‪dummy‬‬

‫‪121‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻣﺘﺼﻞ ﻧﺸﺪه )ﻃﺒﻖ ﺷﻜﻞ ‪ 7-4‬ﻗﺴﻤﺖ )‪ ((A‬و ﺑﻪ ﺷﻜﻞ ﻧﻮارﻫﺎي ﺑﺎرﻳﻜﻲ از ﺟﻨﺲ ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن در دو ﻃﺮف آراﻳﻪ‪-‬‬

‫ي ﻣﻘﺎوﻣﺘﻲ ﻗﺮار داد‪ .‬ﻓﺎﺻﻠﻪي ﻧﻮار ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮﻧﻲ از ﻣﻘﺎوﻣﺖ ﺧﺎرﺟﻲ ﺑﺎﻳﺪ ﺑﺮاﺑﺮ ﺑﺎ ﻓﺎﺻﻠﻪي ﻣﻴﺎن ﻣﻘﺎوﻣﺖﻫﺎي‬

‫داﺧﻠﻲ ﺑﺎﺷﺪ‪ .‬ﺿﺨﺎﻣﺖ ‪ dummy‬اﺛﺮ ﻛﻤﻲ روي ﻧﺮخ ﺧﻮردﮔﻲ دارد ﻟﺬا ‪ dummy‬را ﻣﻲﺗﻮان ﺑﺴﻴﺎر ﺑﺎرﻳﻜﺘﺮ از‬

‫ﻣﻘﺎوﻣﺖﻫﺎ ﻗﺮار داد‪ .‬در ﺣﺎﻟﺘﻲ ﻛﻪ اﻳﻦ ﻧﻮارﻫﺎي ﭘﻠﻲ ﺑﻪ ﺟﺎﻳﻲ وﺻﻞ ﻧﺸﺪهاﻧﺪ ﻣﻲﺗﻮاﻧﻨﺪ ﻣﻜﺎﻧﻲ ﺑﺎﺷﻨﺪ ﺑﺮاي ﺗﺠﻤﻊ‬

‫ﺑﺎرﻫﺎي اﻟﻜﺘﺮﻳﻜﻲ ﻟﺬا از روش دوم اﺳﺘﻔﺎده ﻣﻲﺷﻮد و آن ﻣﺘﺼﻞ ﻛﺮدن اﻳﻦ ‪ dummy‬ﻫﺎ ﺑﻪ ﻧﺰدﻳﻜﺘﺮﻳﻦ زﻣﻴﻦ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ )ﻃﺒﻖ ﺷﻜﻞ ‪ 7-4‬ﻗﺴﻤﺖ )‪.((B‬‬

‫ﺷﻜﻞ ‪ 7-4‬ﻗﺮار دادن ﻣﻘﺎوﻣﺖ ‪ dummy‬در دو ﻃﺮف آراﻳﻪ ﻣﻘﺎوﻣﺘﻲ‬

‫ﻳﻚ روش دﻳﮕﺮ ﻧﻴﺰ ﺑﺮاي ﻗﺮار دادن ‪ dummy‬ﻫﺎ وﺟﻮد دارد و آن ﻗﺮار دادن ﻳﻚ ﺣﻠﻘﻪ از ﺟﻨﺲ ﭘﻠﻲ در اﻃﺮاف‬

‫آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬اﻟﺒﺘﻪ اﻳﻦ روش ﻛﻤﺘﺮ اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﭼﺮا ﻛﻪ ﭘﺪﻳﺪه ﺧﻮردﮔﻲ ﺧﺸﻚ از ﻣﻴﺪانﻫﺎي‬

‫اﻟﻜﺘﺮوﻣﻐﻨﺎﻃﻴﺴﻲ ﺑﺰرﮔﻲ ﺑﺮاي ﺗﻮﻟﻴﺪ و ﻫﺪاﻳﺖ ﻳﻮنﻫﺎ اﺳﺘﻔﺎده ﻣﻲﻛﻨﺪ‪ .‬اﻳﻦ ﻣﻴﺪانﻫﺎ ﻣﻲﺗﻮاﻧﻨﺪ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن‬

‫ﺟﺮﻳﺎنﻫﺎي ﮔﺮداﺑﻲ در اﻳﻦ ﺣﻠﻘﻪﻫﺎي ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮﻧﻲ ﺷﻮﻧﺪ و ﺑﺮ ﻋﻤﻠﻜﺮد ﻣﺪار اﺛﺮ ﻣﺨﺮﺑﻲ ﮔﺬارﻧﺪ‪ .‬ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد‬

‫اﮔﺮ از ﻣﺪل ﺣﻠﻘﻮي اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺣﺘﻤﺎ از ﺣﻠﻘﻪ ﺑﺎز اﺳﺘﻔﺎده ﺷﻮد ﺗﺎ از اﻳﻦ دﺳﺖ آﺛﺎر ﻣﺨﺮب ﺟﻠﻮﮔﻴﺮي ﺷﻮد‪.‬‬

‫‪122‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺧﺎزنﻫﺎي ﻧﻴﺰ دﭼﺎر اﻳﻦ ﭘﺪﻳﺪه ﻣﻲﺷﻮﻧﺪ‪ .‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ از آراﻳﻪي ﺧﺎزنﻫﺎي ‪ match‬ﺷﺪه اﺳﺘﻔﺎده ﻣﻲﺷﻮد در اﻃﺮاف‬

‫آن ﺧﺎزنﻫﺎي ‪ dummy‬ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬در ﺷﻜﻞ ‪ 8-4‬ﻧﻤﻮﻧﻪاي آورده ﺷﺪه اﺳﺖ ﻛﻪ در آن ﺷﺶ ﺧﺎزن در ﻣﻴﺎن‬

‫ﭼﻬﺎرده ﺧﺎزن ‪ dummy‬ﻣﺸﺎﺑﻪ ﻗﺮار ﮔﺮﻓﺘﻪاﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 8-4‬ﻗﺮار دادن ﺧﺎزن ‪ dummy‬در اﻃﺮاف آراﻳﻪ ﺧﺎزﻧﻲ‬

‫در اﻳﻦ ﺣﺎﻟﺖ ﻧﻴﺰ اﻳﻦ ‪ dummy‬ﻫﺎ ﺑﻪ ﻧﺰدﻳﻚﺗﺮﻳﻦ زﻣﻴﻦ ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ‪ .‬اﮔﺮﭼﻪ اﻧﺪازه اﻳﻦ ﺧﺎزنﻫﺎ ﻧﻴﺰ ﺗﺎﺛﻴﺮي در‬

‫ﻣﺤﺎﻓﻈﺖ از ﺧﺎزنﻫﺎي داﺧﻠﻲ ﻧﺪارد وﻟﻲ ﺑﺮاي ﺣﻔﻆ ‪ Matching‬ﻣﻌﻤﻮﻻ از ﺧﺎزنﻫﺎﻳﻲ ﺑﻪ اﻧﺪازهي ﺧﺎزنﻫﺎي اﺻﻠﻲ‬

‫ﺑﻪ ﻋﻨﻮان ‪ dummy‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫ﮔﺮادﻳﺎن ﻫﺎي ﻓﺸﺎر و ﺟﺎﺑﺠﺎﻳﻲ ﺷﻌﺎﻋﻲ ﺑﺴﺘﻪ ﺑﻨﺪي‬

‫در ﺣﺎﻟﺖ ﻛﻠﻲ ﺳﻴﻠﻴﻜﻮن ﻣﻲﺗﻮاﻧﺪ ﻣﺎﻧﻨﺪ ﻳﻚ ﭘﻴﺰواﻟﻜﺘﺮﻳﻚ ﻋﻤﻞ ﻧﻤﺎﻳﺪ و در ﻧﺘﻴﺠﻪ در ﻓﺸﺎر ﻣﻘﺎوﻣﺘﺶ ﺗﻐﻴﻴﺮ ﻣﻲﻛﻨﺪ‪.‬‬

‫ﺗﻔﺎوت و ﺗﻐﻴﻴﺮ ﻓﺸﺎر در ﺳﻄﺢ ‪ die‬ﺑﺎﻋﺚ ﺗﻐﻴﻴﺮ در ‪ Matching‬ﻣﻘﺎوﻣﺘﻲ ﻣﻲﺷﻮد‪ .‬ﺧﺎزنﻫﺎ ﻣﻌﻤﻮﻻ در ﻣﻘﺎﺑﻞ ﻓﺸﺎر‬

‫ﺑﻲﺗﻐﻴﻴﺮ ﻣﻲﻣﺎﻧﻨﺪ ﭼﺮا ﻛﻪ دياﻟﻜﺘﺮﻳﻚ آﻧﻬﺎ در ﻣﻘﺎﺑﻞ ﻓﺸﺎر ﻣﻜﺎﻧﻴﻜﻲ ﻏﻴﺮ ﺣﺴﺎس ﻣﻲﺑﺎﺷﺪ‪ .‬ﺧﺎزنﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺧﻮﺑﻲ‬

‫‪ match‬ﺷﺪهاﻧﺪ در ﻣﻘﺎﺑﻞ ﻣﻘﺎوﻣﺖﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺧﻮﺑﻲ ‪ match‬ﺷﺪهاﻧﺪ ‪ Mismatching‬ﻛﻤﺘﺮي از ﺧﻮد ﻧﺸﺎن ﻣﻲ‪-‬‬

‫‪123‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫دﻫﻨﺪ‪ .‬ﺗﻜﻨﻴﻚﻫﺎي ‪ Layout‬ي ﺑﻮﺟﻮد آﻣﺪهاﻧﺪ ﺗﺎ ﺣﺴﺎﺳﻴﺖ ﺑﻪ ﻓﺸﺎر را در ﻣﻘﺎوﻣﺖﻫﺎ ﻛﺎﻫﺶ دﻫﻨﺪ‪ .‬اﻫﻤﻴﺖ اﻳﻦ‬

‫‪run-to-run-‬‬ ‫ﻣﻮﺿﻮع از ﻳﻚ ﻃﺮح ﺗﺎ ﻃﺮح دﻳﮕﺮ ﻣﺘﻔﺎوت اﺳﺖ زﻳﺮا ﺑﺴﺘﻪ ﺑﻨﺪي و ﺷﺮاﻳﻂ ﺳﺎﺧﺖ ﻧﻈﻴﺮ‬

‫‪variation‬و ﻳﺎ ﻣﺤﻞ ﻗﺮار ﮔﻴﺮي ﻃﺮح در ﺳﻄﺢ ‪ die‬ﻧﻴﺰ در اﻳﻦ ﻣﻮرد اﺛﺮ دارد‪.‬‬

‫در اﺑﺘﺪا از ﻗﻮﻃﻲﻫﺎي ﻓﻠﺰي ﺑﺮاي ﺑﺴﺘﻪ ﺑﻨﺪي ﻧﻴﻤﻪ ﻫﺎديﻫﺎ اﺳﺘﻔﺎده ﻣﻲﺷﺪ‪ .‬اﮔﺮﭼﻪ اﻳﻦ ﺑﺴﺘﻪ ﺑﻨﺪي ﻫﺎ ﮔﺮان ﻗﻴﻤﺖ‬

‫ﺑﻮدﻧﺪ وﻟﻲ ﻣﺤﺎﻓﻈﺎن ﺧﻮﺑﻲ از ﻗﻄﻌﺎت در ﻣﻘﺎﺑﻞ ﻓﺸﺎر ﺑﻪ ﺷﻤﺎر ﻣﻲرﻓﺘﻨﺪ‪ .‬ﻣﺪارات ﻣﺠﺘﻤﻌﻲ ﻛﻪ ﺑﻪ ‪ matching‬ﺑﺎﻻ‬

‫ﻧﻴﺎز دارﻧﺪ ﺑﺎﻳﺪ در ﻗﻮﻃﻲﻫﺎي ﻓﻠﺰي و ﻳﺎ ﺳﺮاﻣﻴﻜﻲ ﺑﺴﺘﻪ ﺑﻨﺪي ﺷﻮﻧﺪ‪.‬‬

‫ﺑﺴﺘﻪ ﺑﻨﺪيﻫﺎي ﭘﻼﺳﺘﻴﻜﻲ ﺑﻪ ﻃﻮر ﮔﺴﺘﺮدهﺗﺮي ﻧﺴﺒﺖ ﺑﻪ ﺑﺴﺘﻪ ﺑﻨﺪيﻫﺎي ﻓﻠﺰي و ﻳﺎ ﺣﺘﻲ ﺳﺮاﻣﻴﻜﻲ اﺳﺘﻔﺎده ﻣﻲ‪-‬‬

‫ﺷﻮﻧﺪ‪ .‬ﺿﺮﻳﺐ اﻧﺒﺴﺎط ﺣﺮارﺗﻲ در ﭘﻼﺳﺘﻴﻚ ده ﺑﺮاﺑﺮ ﺿﺮﻳﺐ اﻧﺒﺴﺎط ﺣﺮارﺗﻲ در ﺳﻴﻠﻴﻜﻮن ﻣﻲﺑﺎﺷﺪ‪ .‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ‬

‫ﻗﻄﻌﻪ ﺳﺮد ﻣﻲﺷﻮد ﺗﻔﺎوت ﺑﻴﻦ ﺿﺮﻳﺐ اﻧﺒﺴﺎط ﭘﻼﺳﺘﻴﻚ و ﺳﻴﻠﻴﻜﻮن ﺑﺎﻋﺚ اﻳﺠﺎد ﻓﺸﺎر در ﺑﺴﺘﻪ ﺑﻨﺪي ﻣﻲﺷﻮد‪.‬‬

‫اﻧﺪازهﮔﻴﺮي ﭘﺎراﻣﺘﺮﻫﺎي اﻟﻜﺘﺮﻳﻜﻲ ﻗﺒﻞ و ﺑﻌﺪ از ﺑﺴﺘﻪ ﺑﻨﺪي ﺑﺎﻋﺚ اﻳﺠﺎد ﺗﻔﺎوتﻫﺎﻳﻲ ﻣﻲﺷﻮد ﻛﻪ ﺑﻪ آن ﺟﺎﺑﻪﺟﺎﻳﻲ‬

‫ﺷﻌﺎﻋﻲ ﺑﺴﺘﻪ ﺑﻨﺪي ﻣﻲﮔﻮﻳﻨﺪ‪.‬‬

‫ﻳﻚ ﻃﺮاﺣﻲ ﻣﻨﺎﺳﺐ ‪ Layout‬ﺣﺴﺎﺳﻴﺖ ﻣﺪار را ﻧﺴﺒﺖ ﺑﻪ ﻓﺸﺎرﻫﺎي ﻣﻜﺎﻧﻴﻜﻲ ﻛﺎﻫﺶ ﻣﻲدﻫﺪ‪ .‬ﭼﻨﺪﻳﻦ راه ﺑﺮاي‬

‫ﻛﺎﻫﺶ ﻓﺸﺎر ﺑﺴﺘﻪ ﺑﻨﺪي وﺟﻮد دارد‪ .‬اﮔﺮﭼﻪ ﻗﺎﻟﺐﻫﺎي ﻛﻢ ﻓﺸﺎري ﺑﺮاي ﻣﻴﻨﻴﻤﻮم ﻛﺮدن ﻓﺸﺎر وﺟﻮد دارد وﻟﻲ ﺑﻪ‬

‫ﻧﻈﺮ ﻣﻲرﺳﺪ ﻛﻪ ﺑﻪ ﺗﻨﻬﺎﻳﻲ ﺑﺮاي ﻛﺎﻫﺶ ﻓﺸﺎر ﻣﻮﺛﺮ ﻧﻴﺴﺘﻨﺪ‪ .‬راه ﺣﻞ ﺑﻬﺘﺮ آن اﺳﺖ ﻛﻪ ‪ IC‬را ﺑﺎ ﭘﻮﺷﺶﻫﺎﻳﻲ از‬

‫ﺟﻨﺲ ﭘﻠﻲ آﻣﻴﺪ ﺑﭙﻮﺷﺎﻧﻨﺪ‪.‬‬

‫ﮔﺮادﻳﺎن ﻫﺎ و ﻣﺮﻛﺰ ﺟﺮم ﻫﺎ‪:‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 9-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﺗﻮزﻳﻊ ﻓﺸﺎر ﺑﺮ ﺳﻄﺢ ‪ die‬ﺑﻪ ﮔﻮﻧﻪاي اﺳﺖ ﻛﻪ در ﻣﺮﻛﺰ آن ﺣﺪاﻗﻞ‬

‫ﻓﺸﺎر و در اﻃﺮاف ﺑﻴﺸﺘﺮﻳﻦ ﻓﺸﺎر وﺟﻮد دارد‪ .‬ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه ﺑﺎﻳﺪ آﻧﻘﺪر ﺑﻪ ﻫﻢ ﻧﺰدﻳﻚ ﺷﻮﻧﺪ ﻛﻪ ﺗﻔﺎوت ﻓﺸﺎر‬

‫‪124‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫روي ﺧﻮد را ﻣﻴﻨﻴﻤﻮم ﻛﻨﻨﺪ‪ .‬ﺑﻬﺘﺮﻳﻦ راه ﺣﻞ ﺑﺮاي ﻣﻘﺎﺑﻠﻪ ﺑﺎ اﻳﻦ ﺗﻐﻴﻴﺮ ﻓﺸﺎرﻫﺎ آن اﺳﺖ ﻛﻪ ‪ Layout‬ﺑﻪ ﺻﻮرت ﻛﺎﻣﻼ‬

‫ﻣﺘﻘﺎرن ﻛﺸﻴﺪه ﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 9-4‬ﻧﺤﻮه ﺗﻮزﻳﻊ ﻓﺸﺎر در ﺳﻄﺢ ‪die‬‬

‫‪ Layout‬ﻧﺎﻣﺘﻘﺎرن‬

‫ﺗﺼﻮر ﻛﻨﻴﺪ ﻛﻪ ﻳﻚ ﻗﻄﻌﻪ ‪ match‬ﺷﺪه ﺑﻪ ﻗﺴﻤﺖﻫﺎﻳﻲ ﺗﻘﺴﻴﻢ ﺷﻮد‪ .‬اﮔﺮ ﺗﻤﺎﻣﻲ اﻳﻦ ﺑﺨﺶﻫﺎ ﻣﺠﺰا ﺑﻮده و ﺑﻪ ﮔﻮﻧﻪ‪-‬‬

‫اي ﻣﺮﺗﺐ ﺷﺪه ﺑﺎﺷﻨﺪ ﻛﻪ ﻳﻚ اﻟﮕﻮي ﻣﺘﻘﺎرن را ﺑﻮﺟﻮد ﺑﻴﺎورﻧﺪ آﻧﮕﺎه ﻣﺮﻛﺰ ﺗﻘﺎرن ﻗﻄﻌﻪ در ﻣﺤﻞ ﺗﻼﻗﻲ ﻣﺤﻮرﻫﺎي‬

‫ﺗﻘﺎرن اﻳﻦ ﺑﺨﺶﻫﺎ واﻗﻊ ﺧﻮاﻫﺪ ﺷﺪ‪ .‬ﻣﻲﺗﻮان دو آراﻳﻪ از ﻗﻄﻌﺎت را ﺑﻪ ﮔﻮﻧﻪاي ﻗﺮار داد ﻛﻪ ﻣﺮﻛﺰ ﺗﻘﺎرنﻫﺎﻳﺸﺎن ﺑﺎ‬

‫ﻫﻢ ﻣﺸﺘﺮك ﺑﺎﺷﺪ‪ .‬ﻣﺜﺎﻟﻲ ﻛﻪ در ﺷﻜﻞ ‪ 10-4‬آورده ﺷﺪه اﺳﺖ ﭼﻨﻴﻦ ﺗﻘﺎرﻧﻲ را ﻧﺸﺎن ﻣﻲدﻫﺪ‪ .‬دو ﻗﻄﻌﻪ ﺑﺎ ﻧﺎمﻫﺎي‬

‫‪ A‬و‪ B‬ﻛﻪ ﻣﺤﻮرﻫﺎي ﺗﻘﺎرﻧﺸﺎن ﺑﺎ ﺧﻂ ﭼﻴﻦ و ﻣﺤﻞ ﺗﻼﻗﻲ ﻣﺤﻮرﻫﺎي ﺗﻘﺎرن ﺑﺎ ‪ X‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪125‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 10-4‬ﺗﻘﺎرن در ‪Layout‬‬

‫اﮔﺮﭼﻪ ﻣﺘﻘﺎرنﺳﺎزي ﻣﺸﻜﻞ ﻓﺸﺎر را ﻛﺎﻣﻼ از ﺑﻴﻦ ﻧﻤﻲ ﺑﺮد وﻟﻲ در ﺣﺎل ﺣﺎﻇﺮ ﻗﺪرﺗﻤﻨﺪﺗﺮﻳﻦ روﺷﻲ اﺳﺖ ﻛﻪ ﻣﻲ‪-‬‬

‫ﺗﻮان از آن اﺳﺘﻔﺎده ﻛﺮد‪.‬‬

‫در ﺷﻜﻞ ‪ 10-4‬ﺳﻪ ﻣﺜﺎل از ﻳﻚ ‪ Layout‬ﻛﻪ در ﻳﻚ ﺟﻬﺖ ﻣﺘﻘﺎرن اﺳﺖ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﺑﻪ اﻳﻦ ﻧﻮع ﺗﺮﻛﻴﺐ‬

‫آراﻳﻪﻫﺎي ﻣﺘﺪاﺧﻞ ﻣﻲﮔﻮﻳﻨﺪ ﭼﺮا ﻛﻪ ﺑﺨﺶﻫﺎي ﻳﻚ ﻗﻄﻌﻪ وارد ﺑﺨﺶﻫﺎي ﻳﻚ ﻗﻄﻌﻪ دﻳﮕﺮ ﻣﻲﺷﻮد ﻣﺎﻧﻨﺪ اﻧﮕﺸﺘﺎن‬

‫ﻳﻚ دﺳﺖ ﻛﻪ ﻳﻚ در ﻣﻴﺎن در ﻛﻨﺎر ﻫﻢ ﻗﺮار ﮔﺮﻓﺘﻪاﻧﺪ‪ .‬در ﺑﺨﺶ)‪ (A‬ﺷﻜﻞ ‪ 10-4‬آراﻳﻪاي ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻛﻪ‬

‫از دو ﻗﻄﻌﻪ ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ ﻛﻪ ﻫﺮ ﻗﻄﻌﻪ داراي دو ﺑﺨﺶ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ ﻧﺎمﻫﺎﻳﻲ ﻛﻪ ﺑﺮاي ﻗﻄﻌﺎت اﺳﺘﻔﺎده‬

‫ﺷﺪه اﺳﺖ ﺗﺮﻛﻴﺐ ‪ ABBA‬را ﺗﺸﻜﻴﻞ دادهاﻧﺪ‪ .‬اﻳﻦ ﺗﺮﻛﻴﺐ ﻣﺤﻮر ﺗﻘﺎرﻧﻲ دارد ﻛﻪ آراﻳﻪ را ﺑﻪ دو ﺑﺨﺶ ﻣﺘﻘﺎرن آﻳﻨﻪ‪-‬‬

‫اي )‪ AB‬و‪( BA‬ﺗﻘﺴﻴﻢ ﻣﻲﻛﻨﺪ‪ .‬دوﻣﻴﻦ ﻣﺤﻮر ﺗﻘﺎرن ﻛﻪ ﻣﺤﻮر ﺗﻘﺎرن ﻫﺮ ﺑﺨﺶ ﺑﻪ ﺗﻨﻬﺎﻳﻲ اﺳﺖ ﺑﻪ ﺻﻮرت اﻓﻘﻲ از‬

‫داﺧﻞ آراﻳﻪ ﻋﺒﻮر ﻣﻲﻛﻨﺪ‪.‬‬

‫آراﻳﻪﻫﺎﻳﻲ ﻛﻪ از اﻟﮕﻮي ‪ ABBA‬اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﺣﺘﻤﺎ ﺑﺎﻳﺪ در دو ﻃﺮف آراﻳﻪ از ‪ dummy‬ﻧﻴﺰ اﺳﺘﻔﺎده ﻛﻨﻨﺪ زﻳﺮا‬

‫در دو اﻧﺘﻬﺎي آراﻳﻪ ﺑﺨﺶﻫﺎي ﻳﻚ ﻗﻄﻌﻪ ﻗﺮار دارد‪.‬‬

‫‪126‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺑﺮﺧﻲ ﻃﺮاﺣﺎن ﺗﺮﺟﻴﺢ ﻣﻲدﻫﻨﺪ ﻛﻪ از ﺗﺮﻛﻴﺐ ‪ ABAB‬ﻛﻪ در ﻗﺴﻤﺖ )‪ (B‬ﺷﻜﻞ ‪ 10-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‬

‫اﺳﺘﻔﺎده ﻛﻨﻨﺪ ﭼﺮا ﻛﻪ اﺷﺘﺒﺎﻫﺎ ﻓﺮض ﻣﻲﻛﻨﻨﺪ ﻛﻪ در اﻳﻦ ﺗﺮﻛﻴﺐ ﻧﻴﺎزي ﺑﻪ اﺳﺘﻔﺎده از ‪ dummy‬ﻧﻴﺴﺖ‪ .‬اﻳﻦ دﺳﺘﻪ از‬

‫ﻃﺮاﺣﺎن ﺑﻪ ﺧﻮﺑﻲ ﻣﺘﻮﺟﻪ ﻋﻠﺖ وﺟﻮد ‪ dummy‬ﻧﺸﺪه اﻧﺪ‪ Dummy .‬ﻫﺎ ﺑﺮ ﻃﺮف ﺷﺪن ﺧﻮردﮔﻲ در ﻗﻄﻌﺎت ﺟﺎﻧﺒﻲ‬

‫اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬ﻟﺬا در اﻳﻦ ﻃﺮح ﻧﻴﺰ ﺑﺎﻳﺪ از ‪ dummy‬اﺳﺘﻔﺎده ﻛﺮد‪ .‬اﻟﺒﺘﻪ ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد ﻛﻪ از اﻳﻦ ﻃﺮح اﺳﺘﻔﺎده‬

‫ﻧﺸﻮد زﻳﺮا در اﻳﻦ ﺗﺮﻛﻴﺐ ﻣﺮاﻛﺰ ﺗﻘﺎرن ﻗﻄﻌﺎت ﺑﻪ ﻃﻮر ﻛﺎﻣﻞ روي ﻳﻜﺪﻳﮕﺮ ﻣﻨﻄﺒﻖ ﻧﺸﺪه اﺳﺖ‪.‬‬

‫‪ Layout‬ﻫﺎي ﻣﺘﻘﺎرن ﻣﻤﻜﻦ اﺳﺖ از ﻗﻄﻌﺎﺗﻲ ﺑﺎ اﻧﺪازهﻫﺎي ﻣﺘﻔﺎوت ﺗﺸﻜﻴﻞ ﺷﺪه ﺑﺎﺷﻨﺪ ﻣﺎﻧﻨﺪ اﻧﭽﻪ در ﻗﺴﻤﺖ )‪(C‬‬

‫ﺷﻜﻞ ‪ 10-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﺷﻜﻞ ﻗﻄﻌﺎت ﺑﺎ ﻧﺴﺒﺖ ‪ 2‬ﺑﻪ ‪ 1‬ﺑﺎ ﺗﺮﻛﻴﺐ ‪ ABA‬ﻗﺮار داده ﺷﺪهاﻧﺪ‪ .‬اﮔﺮ‬

‫ﻗﻄﻌﺎﺗﻲ ﻛﻪ در دو ﻃﺮف اﻳﻦ ﺗﺮﻛﻴﺐ ﻗﺮار دارﻧﺪ ﻣﻘﺎوﻣﺖ ﺑﺎﺷﻨﺪ ﻫﻢ ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ ﺻﻮرت ﺳﺮي و ﻫﻢ ﺑﻪ ﺻﻮرت‬

‫ﻣﻮازي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﺮد وﻟﻲ اﮔﺮ ﺧﺎزن ﺑﺎﺷﻨﺪ ﺗﻨﻬﺎ ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ ﺻﻮرت ﻣﻮازي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﺮد‬

‫زﻳﺮا اﮔﺮ ﺑﻪ ﺻﻮرت ﺳﺮي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﻮﻧﺪ ﺗﻔﺎوت اﻧﺪازه ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ ﻛﻪ ﺑﻴﻦ دو ﺻﻔﺤﻪي اﻳﻦ ﺧﺎزنﻫﺎ‬

‫وﺟﻮد دارد ﺑﺎﻋﺚ ﻋﺪم ﺗﻘﺎرن ﻣﻲﺷﻮد‪ .‬ﺗﺮﻛﻴﺒﺎت دﻳﮕﺮي از آراﻳﻪﻫﺎ ﻧﻴﺰ ﻣﻮﺟﻮد ﻣﻲﺑﺎﺷﺪ ﻛﻪ در ﺟﺪول)‪ (1‬ﻧﺸﺎن داده‬

‫ﺷﺪه اﺳﺖ‪ .‬ﺗﺮﻛﻴﺒﺎﺗﻲ ﻛﻪ ﺑﺎ * ﻧﺸﺎن داده ﺷﺪه اﻧﺪ داراي ﺗﻘﺎرن ﻛﺎﻣﻞ ﻧﻤﻲﺑﺎﺷﻨﺪ‪.‬‬

‫‪A‬‬ ‫‪AA‬‬ ‫‪AAA‬‬ ‫‪AAAA‬‬

‫*‪AB‬‬ ‫‪ABBA‬‬ ‫*‪ABBAAB‬‬ ‫‪ABABBABA‬‬

‫*‪ABC‬‬ ‫‪ABCCBA‬‬ ‫*‪ABCBACBCA‬‬ ‫‪ABCABCCBACBA‬‬

‫*‪ABCD‬‬ ‫‪ABCDDCBA‬‬ ‫*‪ABCDBCADBCDA‬‬ ‫‪ABCDDCBAABCDDCBA‬‬

‫‪ABA‬‬ ‫‪ABAABA‬‬ ‫‪ABAABAABA‬‬ ‫‪ABAABAABAABA‬‬

‫‪ABABA‬‬ ‫‪ABABAABABA‬‬ ‫‪ABABAABABAABABA‬‬ ‫‪ABABAABABAABABAABABA‬‬

‫*‪AABA‬‬ ‫‪AABAABAA‬‬ ‫*‪AABAAABAAABA‬‬ ‫‪AABAABAAAABAABAA‬‬

‫‪AABAA‬‬ ‫‪AABAAAABAA‬‬ ‫‪AABAAAABAAAABAA‬‬ ‫‪AABAAAABAAAABAAAABAA‬‬

‫ﺟﺪول)‪ (1‬آراﻳﻪ ﻫﺎي ‪ Matching‬ﺗﻚ ﺑﻌﺪي‬

‫‪127‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺑﺮاي ﻃﺮاﺣﻲ ﻳﻚ ﻣﺪار ﻣﺠﺘﻤﻊ ﺑﻪ ﺻﻮرت آراﻳﻪ اي ﻳﻌﻨﻲ ﺑﻪ ﺻﻮرﺗﻲ ﻛﻪ ‪ Matching‬ﻫﺎ در آن رﻋﺎﻳﺖ ﺷﺪه ﺑﺎﺷﻨﺪ‬

‫ﺑﺎﻳﺪ ﻃﺮاح اﺟﺰاي ﺗﺸﻜﻴﻞ دﻫﻨﺪه آراﻳﻪ را ﺑﻪ ﻃﻮر ﻛﺎﻣﻞ ﺑﺸﻨﺎﺳﺪ‪ .‬ﻫﺮ ﻳﻚ از ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه ﺗﺸﻜﻴﻞ ﻳﻚ ﮔﺮوه‬

‫ﻣﻲدﻫﻨﺪ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎﺗﻲ ﻛﻪ در ﻳﻚ ﮔﺮوه ﻗﺮار دارﻧﺪ ﺑﺎﻳﺪ در ﻫﻤﺎن آراﻳﻪ ﺑﺎﻗﻲ ﺑﻤﺎﻧﻨﺪ‪ .‬ﻳﻚ ﻃﺮاح‬

‫‪ Layout‬ﺑﺪون اﻃﻼع ﻛﺎﻣﻞ از ﻧﺤﻮهي ﻛﺎرﻛﺮد ﻣﺪار ﻧﻤﻲﺗﻮاﻧﺪ ﮔﺮوهﻫﺎي ﻣﺘﺸﻜﻞ از ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه در ﻣﺪار را‬

‫ﺗﺸﺨﻴﺺ دﻫﺪ‪ .‬در ﻧﺘﻴﺠﻪ ﻃﺮاح ﻣﺪار ﻣﻲﺑﺎﻳﺴﺖ ﺑﺎ ﻣﺸﺨﺺ ﻛﺮدن ﻗﻄﻌﺎﺗﻲ ﻛﻪ ﺑﺎﻳﺪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺷﻮﻧﺪ اﻳﻦ راه‬

‫را ﺑﺮاي ﻃﺮاح ‪ Layout‬ﻫﻤﻮار ﺳﺎزد‪ .‬ﺑﺮاي ﻣﺜﺎل در ﻃﺒﻖ ورودي ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﺗﻔﺎﺿﻠﻲ زوجﻫﺎي ﺗﻔﺎﺿﻠﻲ ﺑﺎﻳﺪ ﺑﺎ‬

‫ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺑﺎﺷﻨﺪ ﻟﺬا ﻃﺮاح ﻣﺪار ﺑﺎﻳﺪ اﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را ﻣﺸﺨﺺ و ﺑﻪ ﻃﺮاح ‪ Layout‬ﻣﻌﺮﻓﻲ ﻛﻨﺪ‪.‬‬

‫ﭘﺲ از آﻧﻜﻪ ﻗﻄﻌﺎت ﺗﺸﻜﻴﻞ دﻫﻨﺪه ﻳﻚ آراﻳﻪ ﻣﺸﺨﺺ ﺷﺪ ﺑﺎﻳﺪ اﻳﻦ ﻗﻄﻌﺎت را ﺑﻪ ﺑﺨﺶﻫﺎﻳﻲ ﺗﻘﺴﻴﻢ ﻛﺮد‪ .‬اﻳﻦ‬

‫ﻓﺮاﻳﻨﺪ ﻫﻤﻴﺸﻪ ﻓﺮاﻳﻨﺪ ﺳﺎده اي ﻧﻴﺴﺖ‪ .‬ﻃﺮاح ﺑﺎﻳﺪ در اﺑﺘﺪا ﺑﺮرﺳﻲ ﻛﻨﺪ ﻛﻪ آﻳﺎ ﺗﻤﺎﻣﻲ ﻣﻘﺎدﻳﺮ داراي ﺑﺰرﮔﺘﺮﻳﻦ ﻋﺎﻣﻞ‬

‫ﻣﺸﺘﺮك ﻫﺴﺘﻨﺪ ﻳﺎ ﺧﻴﺮ‪ .‬ﺑﺮاي ﻣﺜﺎل دو ﻣﻘﺎوﻣﺖ ‪ 10kΩ‬و‪ 25kΩ‬داراي ﺑﺰرﮔﺘﺮﻳﻦ ﻋﺎﻣﻞ ﻣﺸﺘﺮﻛﻲ)ب‪.‬م‪.‬م( ﺑﺮاﺑﺮ ﺑﺎ‬

‫‪ 5kΩ‬ﻣﻲ ﺑﺎﺷﻨﺪ‪ .‬در ﻧﺘﻴﺠﻪ آراﻳﻪ ﺣﺎﺻﻞ از ﻗﻄﻌﺎت ﺑﺎ اﻧﺪازهاي ﺑﺮاﺑﺮ ﺑﺎ ‪ 5kΩ‬ﻛﻪ ﻫﻤﺎن ب‪.‬م‪.‬م دو ﻋﺪد ‪ 10kΩ‬و‬

‫‪25kΩ‬اﺳﺖ ﺗﺸﻜﻴﻞ ﻣﻲ ﺷﻮد‪ .‬در اﻳﻦ ﻣﺜﺎل آراﻳﻪ از ﻫﻔﺖ ﻋﺪد ﻣﻘﺎوﻣﺖ ‪ 5kΩ‬ﺗﺸﻜﻴﻞ ﻣﻲ ﺷﻮد‪ .‬اﻳﻦ ﻣﻮﺿﻮع ﺑﺮاي‬

‫‪ Matching‬ﺧﺎزنﻫﺎ ﻧﻴﺰ ﺑﺎﻳﺪ رﻋﺎﻳﺖ ﺷﻮد‪.‬‬

‫در ﻣﻮاﻗﻌﻲ ﻛﻪ ب‪.‬م‪.‬م وﺟﻮد ﻧﺪاﺷﺘﻪ ﺑﺎﺷﺪ از ﻛﻮﭼﻜﺘﺮﻳﻦ ﻣﻘﺪار ﻋﺪدي ﺑﻴﻦ ﻗﻄﻌﺎت آراﻳﻪ ﺑﻪ ﻋﻨﻮان ﻣﻘﺪار ﻫﺮ ﺑﺨﺶ‬

‫اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ و ﺑﺮ ﻣﺒﻨﺎي اﻳﻦ ﻣﻘﺪار ﺗﻌﺪادﺑﺨﺶﻫﺎ در ﻗﻄﻌﺎت دﻳﮕﺮ را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫اﮔﺮ ﻗﻄﻌﻪاي ﺑﺮاي ﻛﺎﻣﻞ ﺷﺪن ﻣﻘﺪارش ﺑﻪ ﻗﺴﻤﺘﻲ از ﺑﺨﺶ ﻣﺸﺨﺺ ﺷﺪه ﻧﻴﺎز داﺷﺖ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ اﻳﻦ ﻗﺴﻤﺖ‬

‫ﻛﻤﺘﺮ از ‪ 70%‬اﻧﺪازهي ﻳﻚ ﺑﺨﺶ ﻛﺎﻣﻞ ﺑﻮد آﻧﮕﺎه ﺑﺎﻳﺪ اﻧﺪازه ﻛﻮﭼﻜﺘﺮﻳﻦ ﻗﻄﻌﻪ را ﺑﺎ ﺗﻘﺴﻴﻢ ﺑﻪ اﻋﺪادﺻﺤﻴﺢ ﺑﻪ‬

‫ﻣﻘﺎدﻳﺮ ﻛﻮﭼﻜﺘﺮي ﺗﻘﺴﻴﻢ ﻛﻨﻴﻢ ﻛﻪ اﻳﻦ اﺗﻔﺎق ﻧﻴﻔﺘﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ ﻣﻲ ﺧﻮاﻫﻴﻢ آراﻳﻪاي از ﻣﻘﺎوﻣﺖﻫﺎي‬

‫‪128‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ 39.7kΩ‬و ‪ 144.5kΩ‬اﻳﺠﺎد ﺑﻜﻨﻴﻢ‪ .‬اﮔﺮ اﻧﺪازه ﻫﺮ ﺑﺨﺶ را ‪ 39.7kΩ‬در ﻧﻈﺮ ﺑﮕﻴﺮﻳﻢ آﻧﮕﺎه ﻣﻘﺎوﻣﺖ ‪ 144.5kΩ‬ﺑﻪ‬

‫‪ 3.638‬ﺑﺨﺶ ﻧﻴﺎز ﺧﻮاﻫﺪ داﺷﺖ‪.‬‬

‫اﻳﻦ ﺑﺪان ﻣﻌﻨﺎﺳﺖ ﻛﻪ ﺑﻪ ﻳﻚ ﻗﺴﻤﺖ ‪ 63.8%‬از ﻳﻚ ﺑﺨﺶ ﻧﻴﺎز دارﻳﻢ‪ .‬ﭼﻮن اﻳﻦ ﻣﻘﺪار از ‪ 70%‬ﻛﻮﭼﻜﺘﺮ اﺳﺖ ﻣﻘﺪار‬

‫ﻛﻮﭼﻜﺘﺮﻳﻦ ﻣﻘﺎوﻣﺖ را ﺑﺮ دو ﺗﻘﺴﻴﻢ ﻣﻲﻛﻨﻴﻢ ﻛﻪ ﺑﻪ ﻣﻘﺪار ‪ 19.85kΩ‬ﻣﻲرﺳﻴﻢ‪ .‬اﮔﺮ اﻧﺪازه ﻫﺮ ﺑﺨﺶ را ‪19.85kΩ‬‬

‫در ﻧﻈﺮ ﺑﮕﻴﺮﻳﻢ ﻣﻘﺎوﻣﺖ ﺑﺰرﮔﺘﺮ ﺑﻪ ‪ 7.28‬ﺑﺨﺶ ﻧﻴﺎز ﺧﻮاﻫﺪ داﺷﺖ و اﻳﻦ ﺑﺪان ﻣﻌﻨﺎﺳﺖ ﻛﻪ ﺑﻪ ﻳﻚ ﻗﺴﻤﺖ ‪28.0%‬‬

‫از ﻳﻚ ﺑﺨﺶ ﻧﻴﺎز دارﻳﻢ‪ .‬ﺑﺎ ﺗﻘﺴﻴﻢ ﻣﻘﺪار ﻣﻘﺎوﻣﺖ ﻛﻮﭼﻜﺘﺮ ﺑﺮ ﻋﺪد ‪ 3‬ﻣﻘﺪار ﻫﺮ ﺑﺨﺶ ‪ 13.233kΩ‬ﺧﻮاﻫﺪ ﺷﺪ‪ .‬در‬

‫اﻳﻦ ﺣﺎﻟﺖ ﻣﻘﺎوﻣﺖ ﺑﺰرﮔﺘﺮ ﺑﻪ ‪ 10.92‬ﺑﺨﺶ ﻧﻴﺎز ﺧﻮاﻫﺪ داﺷﺖ ﻛﻪ در ﻧﺘﻴﺠﻪ آراﻳﻪ ﺑﻪ ﻫﻴﭻ ﻗﺴﻤﺘﻲ ﻛﻪ ﻛﻤﺘﺮ از ‪70%‬‬

‫اﻧﺪازه ﻳﻚ آراﻳﻪ ﻛﺎﻣﻞ ﺑﺎﺷﺪ ﻧﻴﺎز ﻧﺪارد‪ .‬در اﻳﻦ ﺣﺎﻟﺖ آراﻳﻪ از ‪ 13‬ﺑﺨﺶ ‪ 13.233kΩ‬و ﻳﻚ ﺑﺨﺶ‬

‫‪12.174kΩ‬ﺗﺸﻜﻴﻞ ﻣﻲﺷﻮد‪.‬‬

‫ﺟﺰ در ﻣﻮارد ﺧﺎﺻﻲ اﻳﻦ روﻳﻪ ﻣﻨﺠﺮ ﺑﻪ ﺗﻮﻟﻴﺪ ﺑﺨﺶﻫﺎي ﻛﻮﭼﻚ ﻣﻲﺷﻮد‪ .‬ﻃﺮاح ﺑﺎﻳﺪ اﺑﺘﺪا اﻧﺪازه ﺑﺨﺶﻫﺎي ﺑﺰرﮔﺘﺮ‬

‫را اﻣﺘﺤﺎن ﻛﻨﺪ و اﮔﺮ در ﺷﺮط ‪ 70%‬ﺻﺪق ﻧﻜﺮد از اﻧﺪازه ﺑﺨﺶﻫﺎي ﻛﻮﭼﻜﺘﺮ اﺳﺘﻔﺎده ﻛﻨﺪ‪ .‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ اﻧﺪازه ﺑﺨﺶ‬

‫ﺑﺪﺳﺖ آﻣﺪ ﺑﻪ اﻳﻦ ﻧﻜﺘﻪ ﺣﺘﻤﺎ دﻗﺖ ﺷﻮد ﻛﻪ اﻳﻦ اﻧﺪازه زﻳﺎد ﻛﻮﭼﻚ ﻧﺒﺎﺷﺪ ﭼﺮا ﻛﻪ ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻗﺒﻼ ﮔﻔﺘﻪ ﺷﺪ ﻣﺎﻧﻊ‬

‫‪ Matching‬ﻣﻌﻘﻮل ﻣﻲﺷﻮد‪ .‬ﻣﺴﺎﺣﺖ ﺑﺨﺶﻫﺎي ﻳﻚ ﻣﻘﺎوﻣﺖ ‪ Match‬ﺷﺪه ﻧﺒﺎﻳﺪ از ‪ 5um2‬ﻛﻮﭼﻜﺘﺮ ﺑﺎﺷﺪ ﻋﻼوه‬

‫ﺑﺮ اﻳﻦ ﺗﺮﺟﻴﺤﺎ ﻛﻤﺘﺮ از‪ 10‬ﺑﺨﺶ ﺗﺸﻜﻴﻞ ﺷﺪه ﺑﺎﺷﺪ‪ .‬اﮔﺮ ﺗﺮﻛﻴﺐ آراﻳﻪ ﺑﻪ ﮔﻮﻧﻪاي ﺑﺎﺷﺪ ﻛﻪ ﺑﻪ ﺑﺨﺶﻫﺎي ﻛﻮﭼﻜﺘﺮي‬

‫ﻧﻴﺎز داﺷﺘﻪ ﺑﺎﺷﺪ آﻧﮕﺎه ﺑﻪ ﺟﺎي اﺳﺘﻔﺎده از ﻣﻘﺎوﻣﺖﻫﺎي ﺳﺮي از ﻣﻘﺎوﻣﺖﻫﺎي ﻣﻮازي و ﺑﻪ ﺟﺎي اﺳﺘﻔﺎده از ﺧﺎزنﻫﺎي‬

‫ﻣﻮازي از ﺧﺎزنﻫﺎي ﺳﺮي اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﻬﺘﺮ اﺳﺖ ﺧﺎزنﻫﺎ ﺑﻪ ﺻﻮرت ﻣﻮازي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﻮﻧﺪ زﻳﺮا‬

‫ﺧﺎزنﻫﺎي ﺳﺮي ﺗﻮﻟﻴﺪ ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ ﻣﻲﻛﻨﻨﺪ ﻛﻪ ‪ Matching‬را ﺑﺮ ﻫﻢ ﻣﻲزﻧﺪ‪ .‬ﻣﻮارد ﻛﻤﻲ وﺟﻮد دارد ﻛﻪ در‬

‫آﻧﻬﺎ از ﺧﺎزن ﺳﺮي ﺑﻪ ﻋﻨﻮان ﺑﺨﺸﻲ از آراﻳﻪ ‪ Match‬ﺷﺪه اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ ﻛﻪ آﻧﻬﺎ ﻧﻴﺰ ﺑﻪ ﺧﺎﻃﺮ ﻳﻜﺴﺮي ﺷﺮاﻳﻂ‬

‫اﺟﺒﺎري در ﻃﺮاﺣﻲ ﻣﺪار ﺑﻮﺟﻮد آﻣﺪهاﻧﺪ و ﺻﺮﻓﺎ ﺑﻪ اﻗﺘﻀﺎي ‪ Layout‬ﻧﻴﺴﺘﻨﺪ‪.‬‬

‫‪129‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﭘﺲ از آﻧﻜﻪ آراﻳﻪﻫﺎ ﺗﺸﻜﻴﻞ ﺷﺪﻧﺪ ﺑﺎﻳﺪ ﻳﻚ اﻟﮕﻮي ﻣﺠﺘﻤﻌﻲ ﻣﻨﺎﺳﺐ اﻧﺘﺨﺎب ﺷﻮد‪ .‬ﻳﻚ اﻟﮕﻮي ﻣﻨﺎﺳﺐ از ﭼﻬﺎر‬

‫ﻗﺎﻋﺪه زﻳﺮ ﺗﺒﻌﻴﺖ ﻣﻲﻛﻨﺪ‪:‬‬

‫‪-1‬ﻗﺎﻋﺪه اﻧﻄﺒﺎق‪ :‬اﻳﻦ ﻗﺎﻋﺪه ﺑﻴﺎن ﻣﻲﻛﻨﺪ ﻛﻪ ﻣﺮﻛﺰ ﺛﻘﻞ ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه ﺑﺎﻳﺪ ﺑﺮ روي ﻳﻜﺪﻳﮕﺮ اﻧﻄﺒﺎق‬

‫داﺷﺘﻪ ﺑﺎﺷﻨﺪ‪ .‬اﻟﮕﻮﻳﻲ ﻛﻪ از اﻳﻦ ﻗﺎﻋﺪه ﺗﺒﻌﻴﺖ ﻧﻜﻨﺪ ﻧﺴﺒﺖ ﺑﻪ ﺳﺎﻳﺮ اﻟﮕﻮﻫﺎ ﺣﺴﺎﺳﻴﺖ ﺑﻴﺸﺘﺮي ﻧﺴﺒﺖ ﺑﻪ ﻓﺸﺎرﻫﺎ از‬

‫ﺧﻮد ﻧﺸﺎن ﻣﻲدﻫﺪ‪.‬‬

‫‪-2‬ﻗﺎﻋﺪه ﺗﻘﺎرن‪ :‬اﻳﻦ ﻗﺎﻋﺪه ﺑﻴﺎن ﻣﻲﻛﻨﺪ ﻛﻪ ﺗﻤﺎﻣﻲ آراﻳﻪﻫﺎ ﺑﺎﻳﺪ ﻧﺴﺒﺖ ﺑﻪ ﻫﺮ دو ﻣﺤﻮر ﻣﺘﻘﺎرن ﺑﺎﺷﺪ‪ .‬در ﺣﺎﻟﺖ اﻳﺪه‪-‬‬

‫آل اﻳﻦ ﺗﻘﺎرن از ﻧﺤﻮه ﻗﺮارﮔﻴﺮي ﺑﺨﺶﻫﺎ در آراﻳﻪﻫﺎ ﻧﺎﺷﻲ ﻣﻲﺷﻮد و ﻧﻪ از ﺗﻘﺎرن ذاﺗﻲ ﻫﺮ ﺑﺨﺶ‪ .‬اﮔﺮ آراﻳﻪاي ﻳﻚ‬

‫ﺑﻌﺪي ﺑﺎﺷﺪ ﻳﻜﻲ از ﻣﺤﻮرﻫﺎي ﺗﻘﺎرﻧﺶ از ﺗﻘﺎرن ذاﺗﻲاش ﺑﺪﺳﺖ ﻣﻲآﻳﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل در آراﻳﻪاي ﻛﻪ داراي اﻟﮕﻮي‬

‫‪ ABBA‬اﺳﺖ ﻳﻚ ﻣﺤﻮر ﺗﻘﺎرن وﺟﻮد دارد ﻛﻪ آن را ﺑﻪ دو ﺑﺨﺶ ﻣﺘﻘﺎرن آﻳﻨﻪاي ﺗﻘﺴﻴﻢ ﻣﻲﻛﻨﺪ )‪. (AB & BA‬‬

‫در آراﻳﻪﻫﺎي ﻳﻚ ﺑﻌﺪي ﻣﺤﻮر ﺗﻘﺎرن دوم از ﺗﻘﺎرن ذاﺗﻲ ﻫﺮ ﺑﺨﺶ ﺑﺪﺳﺖ ﻣﻲآﻳﺪ‪ .‬در ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ ﻫﻴﭻ‬

‫ﻣﺸﻜﻠﻲ در اﻳﻦ زﻣﻴﻨﻪ وﺟﻮد ﻧﺪارد ﭼﺮا ﻛﻪ اﻳﻦ ﻗﻄﻌﺎت ﺑﻪ ﻃﻮر ذاﺗﻲ ﻣﺘﻘﺎرن ﻫﺴﺘﻨﺪ‪.‬‬

‫‪-3‬ﻗﺎﻋﺪه ﭘﺮاﻛﻨﺪﮔﻲ‪ :‬اﻳﻦ ﻗﺎﻋﺪه ﺑﻴﺎن ﻣﻲﻛﻨﺪ ﻛﻪ ﺑﺨﺶﻫﺎي ﻫﺮ ﻗﻄﻌﻪ ﺑﺎﻳﺪ ﺑﻪ ﺻﻮرت ﻳﻜﻨﻮاﺧﺖ در ﺳﻄﺢ آراﻳﻪ ﭘﺨﺶ‬

‫ﺷﻮﻧﺪ‪ .‬اﻳﻦ ﻣﻴﺰان ﭘﺨﺸﻲ ﻣﻌﻤﻮﻻ ﺑﺎ ﭼﺸﻢ ﻗﺎﺑﻞ ﺗﺸﺨﻴﺺ اﺳﺖ وﻟﻲ ﻣﻌﻤﻮﻻ ﺑﺎ ﺷﻤﺎرش ﺗﻌﺪاد ﺑﺨﺶﻫﺎي ﺗﻜﺮار ﺷﺪه‬

‫ﺣﺎﺻﻞ ﻣﻲﺷﻮد‪ .‬ﺑﺮاي ﻣﺜﺎل در اﻟﮕﻮي ‪ ABBAABBA‬ﺳﻪ ﻗﺴﻤﺖ دو ﺑﺨﺸﻲ وﺟﻮد دارد در ﺣﺎﻟﻲ ﻛﻪ در آراﻳﻪي‬

‫‪ ABABBABA‬ﺗﻨﻬﺎ ﺷﺎﻣﻞ ﻳﻚ ﻗﺴﻤﺖ دو ﺑﺨﺸﻲ اﺳﺖ‪ .‬آراﻳﻪ دوم ﺑﺴﻴﺎر ﭘﺨﺶﺗﺮ از آراﻳﻪ اول ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﻗﺎﻋﺪه‬

‫ﺑﺮاي آراﻳﻪﻫﺎﻳﻲ ﻛﻪ در ﺑﺮاﺑﺮ ﮔﺮادﻳﺎنﻫﺎي ﻓﺸﺎر ﺑﺰرگ ﺣﺴﺎس ﻫﺴﺘﻨﺪ ﺑﺴﻴﺎر ﻗﺎﺑﻞ اﻫﻤﻴﺖ اﺳﺖ‪.‬‬

‫‪ -4‬ﻗﺎﻋﺪه ﻓﺸﺮدﮔﻲ‪ :‬اﻳﻦ ﻗﺎﻋﺪه ﺑﻴﺎن ﻣﻲﻛﻨﺪ ﻛﻪ آراﻳﻪﻫﺎ ﺑﺎﻳﺪ ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﻓﺸﺮده ﺑﺎﺷﻨﺪ‪ .‬در ﺣﺎﻟﺖ اﻳﺪهآل‬

‫آراﻳﻪ ﻫﺎ ﺑﺎﻳﺪ ﻣﺮﺑﻌﻲ ﺑﺎﺷﻨﺪ وﻟﻲ در ﻋﻤﻞ آراﻳﻪﻫﺎﻳﻲ ﺑﺎ ﻧﺴﺒﺖ ‪ 2:1‬و ﻳﺎ ‪ 3:1‬ﻧﻴﺰ ﻗﺎﺑﻞ ﻗﺒﻮل ﻫﺴﺘﻨﺪ‪.‬‬

‫‪130‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫اﮔﺮ ﻧﺴﺒﺖ در آراﻳﻪاي از اﻳﻦ ﻣﻘﺎدﻳﺮ ﻓﺮاﺗﺮ رﻓﺖ ﻣﻲﺗﻮان ﺗﻌﺪاد ﺑﺨﺶﻫﺎ در آراﻳﻪ را ﻛﻤﺘﺮ ﻳﺎ زﻳﺎدﺗﺮ ﻛﺮد‪ .‬اﮔﺮ آراﻳﻪاي‬

‫از ﺗﻌﺪاد ﻛﻤﻲ ﺑﺨﺶ ﺑﺎ ﻃﻮل زﻳﺎد ﺗﺸﻜﻴﻞ ﺷﺪه ﺑﺎﺷﺪ ﻣﻲﺗﻮان ﺗﻌﺪاد ﺑﺨﺶﻫﺎ را دو ﺑﺮاﺑﺮ ﻛﺮده و در ﻣﻘﺎﺑﻞ ﻃﻮل ﻫﺮ‬

‫ﺑﺨﺶ را ﻧﺼﻒ ﻛﺮد‪ .‬آراﻳﻪﻫﺎﻳﻲ ﻛﻪ از ﺗﻌﺪاد زﻳﺎدي آراﻳﻪ ﺑﺎ اﻧﺪازه ﻛﻮﭼﻚ ﺗﺸﻜﻴﻞ ﺷﺪهاﻧﺪ را ﻣﻲﺗﻮان ﺑﻪ ﺻﻮرت‬

‫آراﻳﻪﻫﺎي دو ﺑﻌﺪي ﻛﻪ در اداﻣﻪ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﻨﺪ ﺷﺪ ﻗﺮار داد‪.‬‬

‫ﺗﻤﺎﻣﻲ ‪ Layout‬ﻫﺎي ﺑﺎ ﻣﺮﻛﺰ ﺛﻘﻞ ﻣﺸﺘﺮك ﻛﻪ ﺗﺎ ﻛﻨﻮن ﺑﻴﺎن ﺷﺪ ﺗﻚ ﺑﻌﺪي ﺑﻮدﻧﺪ‪ .‬در ﭼﻨﻴﻦ آراﻳﻪﻫﺎﻳﻲ ﻳﻚ ﻣﺤﻮر‬

‫ﺗﻘﺎرن از ﺗﻘﺎرن ذاﺗﻲ ﻫﺮ ﺑﺨﺶ ﻧﺎﺷﻲ ﻣﻲﺷﻮد و ﻣﺤﻮر ﺗﻘﺎرن دﻳﮕﺮ از ﻧﺤﻮه ﻗﺮارﮔﻴﺮي ﺑﺨﺶﻫﺎ در ﻫﺮ آراﻳﻪ ﺑﻮﺟﻮد‬

‫ﻣﻲآﻳﺪ‪ .‬ﻣﻲﺗﻮان ﺑﺨﺶﻫﺎ را در آراﻳﻪﻫﺎ ﺑﻪ ﮔﻮﻧﻪاي ﻗﺮار داد ﻛﻪ آراﻳﻪاي دو ﺑﻌﺪي ﺣﺎﺻﻞ ﺷﻮد‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﻫﺮ دو‬

‫ﻣﺤﻮر ﺗﻘﺎرن از ﺗﻘﺎرن ذاﺗﻲ ﻫﺮ ﺑﺨﺶ ﻧﺎﺷﻲ ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﻧﻮع آراﻳﻪ در ﻣﻘﺎﻳﺴﻪ ﺑﺎ آراﻳﻪي ﺗﻚ ﺑﻌﺪي ﻗﻮاﻋﺪ ﭘﺮاﻛﻨﺪﮔﻲ‬

‫و ﻓﺸﺮدﮔﻲ را ﺑﻬﺘﺮ ﭘﻮﺷﺶ ﻣﻲدﻫﺪ‪.‬‬

‫در ﺷﻜﻞ ‪ 11-4‬دو ﻗﻄﻌﻪ ‪ Match‬ﺷﺪه ﻧﺸﺎن داده ﺷﺪهاﻧﺪ ﻛﻪ ﻫﺮ ﻳﻚ از دو ﺑﺨﺶ ﺗﺸﻜﻴﻞ ﺷﺪهاﻧﺪ‪ .‬آراﻳﻪ ﺣﺎﺻﻠﻪ‬
‫‪60‬‬
‫داراي دو ردﻳﻒ و دو ﺳﺘﻮن ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﻪ اﻳﻦ ﺗﺮﻛﻴﺐ ‪ cross-coupled pair‬ﮔﻔﺘﻪ ﻣﻲﺷﻮد ﻛﻪ داراي ﺗﻘﺎرن ﻣﺮﻛﺰي‬

‫اﺳﺖ‪ .‬اﻳﻦ ﺗﺮﻛﻴﺐ ﺑﻴﺸﺘﺮ ﺑﺮاي ﺧﺎزنﻫﺎ و ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و دﻳﻮدﻫﺎ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬اﮔﺮ اﻧﺪازه ﻗﻄﻌﺎت ﺑﻪ ﮔﻮﻧﻪاي‬

‫ﺑﺎﺷﺪ ﻛﻪ ﺑﺘﻮان آﻧﻬﺎ را ﺑﻪ ﺑﺨﺶﻫﺎي ﺑﻴﺸﺘﺮي ﺗﻘﺴﻴﻢ ﻛﺮد آﻧﮕﺎه ﻣﻲﺗﻮان اﻳﻦ ﺗﺮﻛﻴﺐ را ﺑﻪ ﺻﻮرت ﻣﺘﻮاﻟﻲ ﻛﭙﻲ ﻛﺮد و‬

‫ﮔﺴﺘﺮش داد‪.‬‬

‫‪60‬‬
‫‪common-centriod‬‬

‫‪131‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 11-4‬ﻳﻚ آراﻳﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮري ﻣﺘﻘﺎرن ﺑﺎ روش ‪Cross-Coupled Pair‬‬

‫ﺗﻤﺎﻣﻲ ﻗﻮاﻋﺪي ﻛﻪ ﺑﺮاي آراﻳﻪﻫﺎي ﺗﻚ ﺑﻌﺪي ﺑﻴﺎن ﺷﺪ ﺑﺮاي آراﻳﻪﻫﺎي دو ﺑﻌﺪي ﻧﻴﺰ ﻗﺎﺑﻞ ﺗﻌﻤﻴﻢ اﺳﺖ‪ .‬ﺑﺨﺶﻫﺎ ﺑﺎﻳﺪ‬

‫ﺑﻪ ﮔﻮﻧﻪاي ﻗﺮار ﮔﻴﺮﻧﺪ ﻛﻪ در ﻛﻞ آراﻳﻪ داراي ﺣﺪاﻗﻞ دو ﻣﺤﻮر ﺗﻘﺎرن ﺑﺎﺷﺪ ﻛﻪ ﻳﻜﺪﻳﮕﺮ را در ﻣﺮﻛﺰ ﺛﻘﻞ ﻗﻄﻌﺎت‬

‫‪ Match‬ﺷﺪه ﻗﻄﻊ ﻛﻨﻨﺪ‪ .‬در ﺟﺪول )‪ (2‬ﭼﻨﺪ ﺗﺮﻛﻴﺐ ﻣﺘﺪاول دو ﺑﻌﺪي ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻫﺮ ردﻳﻒ ﺷﺎﻣﻞ‬

‫ﭼﻬﺎر ﻣﺜﺎل از اﻟﮕﻮي داده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﻣﺜﺎلﻫﺎ اﻟﮕﻮي داده ﺷﺪه در ﻳﻚ ﻳﺎ دو ﺟﻬﺖ ﮔﺴﺘﺮش داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ABBAABBA‬‬
‫‪ABBAABBA‬‬
‫‪ABBA‬‬ ‫‪ABBAABBA‬‬ ‫‪BAABBAAB‬‬
‫‪BAABBAAB‬‬
‫‪BAAB‬‬ ‫‪BAABBAAB‬‬ ‫‪BAABBAAB‬‬
‫‪ABBAABBA‬‬
‫‪ABBAABBA‬‬

‫‪ABAABAABA‬‬
‫‪ABAABA‬‬
‫‪ABA‬‬ ‫‪ABAABA‬‬ ‫‪BABBABBAB‬‬
‫‪BABBAB‬‬
‫‪BAB‬‬ ‫‪BABBAB‬‬ ‫‪BABBABBAB‬‬
‫‪ABAABA‬‬
‫‪ABAABAABA‬‬

‫‪ABCCBAABC‬‬
‫‪ABCCBAABC‬‬
‫‪ABCCBA‬‬ ‫‪ABCCBAABC‬‬ ‫‪CBAABCCBA‬‬
‫‪CBAABCCBA‬‬
‫‪CBAABC‬‬ ‫‪CBAABCCBA‬‬ ‫‪CBAABCCBA‬‬
‫‪ABCCBAABC‬‬
‫‪ABCCBAABC‬‬

‫‪AABBAA‬‬
‫‪AABBAA‬‬
‫‪AAB‬‬ ‫‪AABBAA‬‬ ‫‪BAAAAB‬‬
‫‪BAAAAB‬‬
‫‪BAA‬‬ ‫‪BAAAAB‬‬ ‫‪BAAAAB‬‬
‫‪AABBAA‬‬
‫‪AABBAA‬‬

‫ﺟﺪول )‪ (2‬آراﻳﻪ ﻫﺎي ‪ Matching‬دو ﺑﻌﺪي‬

‫‪132‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫روش دﻳﮕﺮي ﺑﺮاي اﻳﺠﺎد ﺗﻘﺎرن در آراﻳﻪﻫﺎي دو ﺑﻌﺪي اﺳﺘﻔﺎده از ﺗﻘﺎرن ﻣﺮﻛﺰي ﻣﻲﺑﺎﺷﺪ‪ .‬ﻧﻤﻮﻧﻪاي از ﻳﻚ آراﻳﻪ ﺑﺎ‬

‫ﺗﻘﺎرن ﻣﺮﻛﺰي در ﺷﻜﻞ ‪ 12-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ روش ﻛﻠﻴﻪ اﺟﺰاي آراﻳﻪ ﻧﺴﺒﺖ ﺑﻪ ﻳﻚ ﻧﻘﻄﻪ ﻣﺘﻘﺎرن‬

‫ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﺳﺘﻔﺎده از اﻳﻦ ﻧﻮع ﺗﻘﺎرن در ﻛﻠﻴﻪ آراﻳﻪﻫﺎي ﺧﺎزﻧﻲ و ﺗﺮاﻧﺰﻳﺴﺘﻮري ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 12-4‬ﻧﻤﻮﻧﻪ اي از ﺗﻘﺎرن ﻣﺮﻛﺰي در ﻳﻚ آراﻳﻪ دو ﺑﻌﺪي‬

‫ﻣﻜﺎن و ﺟﻬﺖ‬

‫ﺗﻤﺎﻣﻲ ﺣﺴﺎﺳﻴﺖﻫﺎي ﻣﻮﺟﻮد ﺑﻪ ﻓﺸﺎر ﺑﺎ وﺟﻮد ﻳﻚ ‪ Layout‬ﻛﺎﻣﻼ ﻣﺘﻘﺎرن ﺑﺮﻃﺮف ﻧﻤﻲﺷﻮد‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻗﺒﻼ ﺑﻴﺎن‬

‫ﺷﺪ ﻛﻤﺘﺮﻳﻦ ﻣﻴﺰان ﻓﺸﺎر در ﻣﺮﻛﺰ ‪ die‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﻟﺬا ﺑﻬﺘﺮﻳﻦ ﻣﻜﺎن ﺑﺮاي ﻗﺮار دادن ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه در ﻧﺰدﻳﻜﻲ ﻣﺮﻛﺰ ‪ die‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه‬

‫ﻫﻴﭽﮕﺎه ﻧﺒﺎﻳﺪ در ﮔﻮﺷﻪﻫﺎي ‪ die‬ﻗﺮار ﺑﮕﻴﺮﻧﺪ‪.‬‬

‫ﻣﻌﻤﻮﻻ ﺗﻮزﻳﻊ ﻓﺸﺎر در ﺳﻄﺢ ‪ die‬ﺑﻪ ﮔﻮﻧﻪاﻳﺴﺖ ﻛﻪ در اﻃﺮاف دو ﻣﺤﻮر اﻓﻘﻲ و ﻋﻤﻮدي ﻣﺘﻘﺎرن اﺳﺖ‪ .‬در آراﻳﻪﻫﺎي‬

‫ﻣﺘﻘﺎرن ﺑﻬﺘﺮﻳﻦ ﺣﺎﻟﺖ آن اﺳﺖ ﻛﻪ ﺟﻬﺖ آراﻳﻪ ﺑﻪ ﮔﻮﻧﻪاي ﺑﺎﺷﺪ ﻛﻪ ﻳﻜﻲ از ﻣﺤﻮرﻫﺎي ﺗﻘﺎرﻧﺶ ﻣﻨﻄﺒﻖ ﺑﺮ ﻳﻜﻲ از‬

‫ﻣﺤﻮرﻫﺎي اﻓﻘﻲ ﻳﺎ ﻋﻤﻮدي ‪ die‬ﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 13-4‬‬

‫‪133‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 13-4‬ﺟﻬﺖ ﻗﺮار دادن آراﻳﻪ ﻫﺎ در ﺳﻄﺢ ‪die‬‬

‫ﻗﺮار دادن آراﻳﻪﻫﺎ ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ اﻳﻦ ﻧﻜﺘﻪ ﺑﺎﻋﺚ ﻣﻴﻨﻴﻤﻮم ﻛﺮدن آﺛﺎر ﺑﺎﻗﻲﻣﺎﻧﺪه از ﻓﺸﺎر ﻣﻲﺷﻮد‪ .‬ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ‬

‫اﻳﻨﻜﻪ ﺧﻮد آراﻳﻪ ﻧﻴﺰ ﻣﺘﻘﺎرن اﺳﺖ آﺛﺎر ﻓﺸﺎر ﺑﺮ روي ﻧﺼﻒ آراﻳﻪ ﺑﻪ ﺻﻮرت اﺗﻮﻣﺎﺗﻴﻚ ﺑﺎ ﻓﺸﺎر وارده ﺑﺮ ﻧﺼﻒ دﻳﮕﺮ‬

‫ﺧﻨﺜﻲ ﻣﻲﺷﻮد‪.‬‬

‫ﺗﻮزﻳﻊ ﻓﺸﺎر ﺑﺮ روي ‪ die‬ﺑﻪ اﻧﺪازه و ﺷﻜﻞ ‪ die‬ﻧﻴﺰ واﺑﺴﺘﻪ اﺳﺖ‪ die .‬ﻫﺎي ﺑﺰرﮔﺘﺮ ﺗﺤﺖ ﻓﺸﺎر ﺑﻴﺸﺘﺮي ﻗﺮار ﻣﻲ‪-‬‬

‫ﮔﻴﺮﻧﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ‪ die‬ﻫﺎي ﻛﺸﻴﺪه ﻧﺴﺒﺖ ﺑﻪ ‪ die‬ﻫﺎي ﻣﺮﺑﻌﻲ ﺗﺤﺖ ﻓﺸﺎر ﺑﻴﺸﺘﺮي ﻫﺴﺘﻨﺪ‪.‬‬

‫ﻧﻮع ﺑﺴﺘﻪ ﺑﻨﺪي ﻧﻴﺰ در اﻳﻦ ﺗﻘﺴﻴﻢ ﻓﺸﺎر ﺑﺪون ﺗﺎﺛﻴﺮ ﻧﻴﺴﺖ ﻛﻪ ﺗﻮﺿﻴﺢ آن از ﺣﻮﺻﻠﻪي اﻳﻦ ﺑﺨﺶ ﺧﺎرج اﺳﺖ ]‪.[2‬‬

‫دﻣﺎ ‪ ,‬ﺗﺪاﺧﻠﻬﺎي اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ و ﺑﺮﺧﻲ ﻣﻮارد دﻳﮕﺮ ﻧﻴﺰ ﺑﺮ ﻋﻠﻞ ‪ Mismatch‬ﻣﻮﺛﺮ ﻫﺴﺘﻨﺪ ﻛﻪ از ذﻛﺮ آﻧﻬﺎ ﭘﺮﻫﻴﺰ‬

‫ﻣﻲﻛﻨﻴﻢ‪ .‬در اداﻣﻪ ﺑﻪ ﺻﻮرت ﺧﻼﺻﻪ ﺑﻪ ﺑﻴﺎن ﻗﻮاﻋﺪ ‪ Matching‬ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫‪ 3-3-4‬ﻗﻮاﻋﺪ ‪ Matching‬ﻗﻄﻌﺎت‬

‫در ﻗﺴﻤﺖ ﻗﺒﻞ ﻣﻜﺎﻧﻴﺰمﻫﺎي اﻳﺠﺎد ‪ Mismatch‬ﺑﻪ ﺻﻮرت ﺗﻔﺼﻴﻠﻲ ﺑﻴﺎن ﺷﺪ‪ .‬ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ اﻳﻦ ﻣﻜﺎﻧﻴﺰمﻫﺎ ﻳﻜﺴﺮي‬

‫ﻗﻮاﻋﺪ ﻗﺎﺑﻞ اﺳﺘﻨﺒﺎط ﻫﺴﺘﻨﺪ ﻛﻪ ﺑﻪ ﻛﻤﻚ آﻧﻬﺎ ﻗﺎدر ﺧﻮاﻫﻴﻢ ﺑﻮد ﻳﻚ ﻃﺮاﺣﻲ اﻳﺪهآل داﺷﺘﻪ ﺑﺎﺷﻴﻢ‪ .‬ﻃﺮاح ‪ Layout‬ﺑﺎ‬

‫‪134‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻛﻤﻚ اﻳﻦ ﻗﻮاﻋﺪ ﻗﺎدر ﺧﻮاﻫﺪ ﺑﻮد ﻃﺮﺣﻲ ﺑﺎ ﻫﺮ درﺟﻪ دﻗﺘﻲ ﻛﻪ ﻣﻮرد ﻧﻴﺎز اﺳﺖ ﻃﺮاﺣﻲ ﻛﻨﺪ‪ .‬ﺑﺪون وﺟﻮد اﻃﻼﻋﺎت‬

‫دﻗﻴﻖﺗﺮي از ‪ Matching‬ﺑﺎ ﻛﻤﻚ اﻳﻦ ﻗﻮاﻋﺪ ﻗﺎدر ﺧﻮاﻫﻴﻢ ﺑﻮد ﻃﺮﺣﻲ ﺑﺎ درﺟﻪ دﻗﺖ ﻗﺎﺑﻞ ﻗﺒﻮﻟﻲ در اﺧﺘﻴﺎر داﺷﺘﻪ‬

‫ﺑﺎﺷﻴﻢ‪ .‬ﻣﻴﺰان دﻗﺖ اﻳﻦ ﻗﻮاﻧﻴﻦ ﺑﺮ اﺳﺎس ﺳﻪ ﺑﺨﺶ زﻳﺮاﺳﺖ‪:‬‬

‫ﻣﻴﻨﻴﻤﻮم ‪ : matching‬اﻳﻦ درﺟﻪ از دﻗﺖ ﻣﻌﺎدل ‪ ±%1‬ﻳﺎ ﻣﻌﺎدل دﻗﺖ ‪ 6‬ﻳﺎ ‪ 7‬ﺑﻴﺖ ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﻣﻴﺰان از دﻗﺖ ﺑﺮاي‬

‫ﻃﺮح ﻫﺎي ﻋﻤﻮﻣﻲ ﻣﺜﻞ آﻳﻨﻪ ﺟﺮﻳﺎنﻫﺎ و ﻳﺎ ﻣﺪارات ﺑﺎﻳﺎس ﻛﺎﻓﻲ اﺳﺖ‪.‬‬

‫ﻣﺘﻮﺳﻂ ‪ : matching‬اﻳﻦ درﺟﻪ از دﻗﺖ ﻣﻌﺎدل ‪ ±%0.1‬ﻳﺎ ﻣﻌﺎدل دﻗﺖ ‪ 9‬ﻳﺎ ‪ 10‬ﺑﻴﺖ ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﻣﻴﺰان دﻗﺖ ﺑﺮاي‬

‫ﻣﺮﺟﻊﻫﺎي ‪ , band gap‬ﻃﺒﻘﺎت ورودي آپاﻣﭗﻫﺎ ﻳﺎ ﻣﻘﺎﻳﺴﻪ ﻛﻨﻨﺪهﻫﺎ و ﺑﺴﻴﺎري ﻛﺎرﺑﺮدﻫﺎي آﻧﺎﻟﻮﮔﻲ دﻳﮕﺮ ﻛﺎﻓﻲ‬

‫ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﻣﺎﻛﺰﻳﻤﻮم ‪ :matching‬اﻳﻦ درﺟﻪ از دﻗﺖ ﻣﻌﺎدل ‪ ±%0.01‬ﻳﺎ ﻣﻌﺎدل دﻗﺖ ‪ 13‬ﻳﺎ‪ 14‬ﺑﻴﺖ ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﻣﻴﺰان از‬

‫دﻗﺖ ﺑﺮاي ‪ A/D‬وﻳﺎ ﻣﺒﺪلﻫﺎي ‪ D/A‬ﺑﺴﻴﺎر ﻣﻨﺎﺳﺐ اﺳﺖ‪ .‬ﺧﺎزنﻫﺎ ﺑﺴﻴﺎر راﺣﺖﺗﺮ از ﻣﻘﺎوﻣﺖﻫﺎ ﺑﻪ اﻳﻦ درﺟﻪ از‬

‫دﻗﺖ ﺧﻮاﻫﻨﺪ رﺳﻴﺪ‪.‬‬

‫ﻗﻮاﻋﺪ ‪ Matching‬ﻣﻘﺎوﻣﺖ ﻫﺎ‬

‫ﻣﻴﻨﻴﻤﻮم ‪ Matching‬را ﻣﻲﺗﻮان ﺑﺪون ﺳﺨﺘﻲ زﻳﺎدي ﺑﺪﺳﺖ آورد وﻟﻲ دو ﻣﻮرد دﻳﮕﺮ ﺑﺎ ﻣﺸﻜﻼﺗﻲ ﻫﻤﺮاه ﻫﺴﺘﻨﺪ‪.‬‬

‫اﺻﻮل زﻳﺮ ﻣﻬﻤﺘﺮﻳﻦ اﺻﻮل ﻃﺮاﺣﻲ ﻣﻘﺎوﻣﺖ را ﺑﻪ ﺻﻮرت ﺧﻼﺻﻪ ﺑﻴﺎن ﻣﻲﻛﻨﻨﺪ‪:‬‬

‫‪-1‬ﻣﻘﺎوﻣﺖﻫﺎ از ﻳﻚ ﺟﻨﺲ ﺑﺎﺷﻨﺪ‪ :‬ﻣﻘﺎوﻣﺖﻫﺎﻳﻲ ﻛﻪ از ﺟﻨﺲﻫﺎي ﻣﺨﺘﻠﻒ ﺳﺎﺧﺘﻪ ﺷﺪهاﻧﺪ ﺑﻪ دﻟﻴﻞ ﺗﻔﺎوت در ﺿﺮﻳﺐ‬

‫اﻧﺒﺴﺎﻃﺸﺎن ﺑﻪ ﺧﻮﺑﻲ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﻧﺨﻮاﻫﻨﺪ ﺷﺪ‪.‬‬

‫‪-2‬ﻋﺮض ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه را ﻳﻚ اﻧﺪازه ﻛﻨﻴﺪ‪ .‬اﮔﺮ ﺑﻨﺎ ﺑﻪ دﻻﻳﻠﻲ ﻳﻜﻲ از ﻣﻘﺎوﻣﺖﻫﺎ داراي ﻋﺮض ﺑﻴﺸﺘﺮي‬

‫ﺑﻮد اﻳﻦ ﻣﻘﺎوﻣﺖ را ﺑﻪ ﭼﻨﺪ ﻣﻘﺎوﻣﺖ ﺑﺎرﻳﻜﺘﺮ ﻛﻪ ﺑﻪ ﺻﻮرت ﻣﻮازي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪه اﻧﺪ ﺗﺒﺪﻳﻞ ﻛﻨﻴﺪ‪.‬‬

‫‪135‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪-3‬ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه ﺑﺎﻳﺪ داراي ﻋﺮض ﻛﺎﻓﻲ ﺑﺎﺷﻨﺪ‪ .‬در ‪ Matching‬ﻣﻴﻨﻴﻤﻮم ﻋﺮض ﻫﺮ ﻣﻘﺎوﻣﺖ ﺑﺎﻳﺪ‬

‫ﺣﺪاﻗﻞ ‪ 150%‬ﻣﻴﻨﻴﻤﻮم ﻋﺮض ﻣﺠﺎز ﺑﺮاي ‪ deposition‬ﻳﺎ ‪ diffusion‬ﺑﺎﺷﺪ‪ .‬ﺑﺮاي ‪ Matching‬ﻣﺘﻮﺳﻂ اﻳﻦ ﻧﺴﺒﺖ‬

‫‪ 200%‬و ﺑﺮاي ‪ Matching‬ﻣﺎﻛﺰﻳﻤﻮم اﻳﻦ ﻣﻘﺪار ‪ 400%‬اﺳﺖ‪ .‬ﺑﺮاي ﻣﺜﺎل اﮔﺮ ﻣﻴﻨﻴﻤﻮم ﺿﺨﺎﻣﺖ ﭘﻠﻲ ﺑﺮاﺑﺮ ﺑﺎ ‪2um‬‬

‫ﺑﺎﺷﺪ آﻧﮕﺎه ﺑﺮاي رﺳﻴﺪن ﺑﻪ ‪ Matching‬ﻣﻴﻨﻴﻤﻮم ﺑﺎﻳﺪ ﺿﺨﺎﻣﺖ ﻫﺮ ﻣﻘﺎوﻣﺖ ﺣﺪاﻗﻞ ‪ , 3um‬ﺑﺮاي رﺳﻴﺪن ﺑﻪ‬

‫‪ Matching‬ﻣﺘﻮﺳﻂ ‪ 4um‬و ﺑﺮاي رﺳﻴﺪن ﺑﻪ ‪ Matching‬ﻣﺎﻛﺰﻳﻤﻮم ‪ 8um‬ﺑﺎﻳﺪ ﺑﺎﺷﺪ‪.‬‬

‫‪-4‬ﻣﻘﺎوﻣﺖ ﻫﺎ داراي ﺷﻜﻞﻫﺎي ﻳﻜﺴﺎﻧﻲ ﺑﺎﺷﻨﺪ‪ .‬ﻣﻘﺎوﻣﺖﻫﺎﻳﻲ ﻛﻪ داراي ﺿﺨﺎﻣﺖ ﻳﻜﺴﺎﻧﻲ ﻫﺴﺘﻨﺪ وﻟﻲ ﻃﻮل‬

‫ﻣﺘﻔﺎوﺗﻲ دارﻧﺪ ﺑﻪ راﺣﺘﻲ دﭼﺎر ‪ 1% Mismatch‬و ﻳﺎ ﺑﻴﺸﺘﺮ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪-5‬ﺟﻬﺖ ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه را در ﻳﻚ ﺳﻤﺖ ﻗﺮار دﻫﻴﺪ‪ .‬ﻣﻘﺎوﻣﺖﻫﺎي ‪ Diffused‬ﻧﺴﺒﺖ ﺑﻪ ﺟﻬﺖ ﺑﺴﻴﺎر‬

‫ﺣﺴﺎس ﻫﺴﺘﻨﺪ وﻟﻲ ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮﻧﻲ ﻛﻤﺘﺮ ﺑﻪ ﺟﻬﺖ ﺣﺴﺎس ﻫﺴﺘﻨﺪ‪ .‬ﺑﻴﺸﺘﺮ ﻣﻘﺎوﻣﺖﻫﺎ ﺑﺎﻳﺪ ﺑﻪ ﺻﻮرت‬

‫اﻓﻘﻲ ﻳﺎ ﻋﻤﻮدي در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﮔﻴﺮﻧﺪ‪.‬‬

‫‪-6‬ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه را در ﻣﺠﺎورت ﻫﻢ ﻗﺮار دﻫﻴﺪ‪ .‬ﻫﺮ ﭼﻪ ﻓﺎﺻﻠﻪ ﺑﻴﻦ ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه ﺑﻴﺸﺘﺮ‬

‫ﺑﺎﺷﺪ ‪ Mismatch‬اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ‪.‬‬

‫‪-7‬آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ﺑﺎﻳﺪ ﺟﺎﻣﻊ و ﻣﻨﻈﻢ ﺑﺎﺷﺪ‪ .‬ﻧﺴﺒﺖ ﻃﻮل ﺑﻪ ﻋﺮض آراﻳﻪ ﺑﺎﻳﺪ ﻛﻤﺘﺮ از ‪ 3:1‬ﺑﻮده و ﻃﻮل ﻫﺮ ﺑﺨﺶ از‬

‫آراﻳﻪ ﺑﺎﻳﺪ ﺣﺪاﻗﻞ ‪ 5‬ﺑﺮاﺑﺮ ﻋﺮض آن ﺑﺎﺷﺪ)در ﺣﺎﻟﺖ اﻳﺪآل‪ 10‬ﺑﺮاﺑﺮ(‪ .‬اﻟﮕﻮي آراﻳﻪ ﺑﺎﻳﺪ از ﻗﻮاﻋﺪ ﺗﻘﺎرن ﺗﺒﻌﻴﺖ ﻛﻨﺪ‪.‬‬

‫ﺗﺮﻛﻴﺒﺎﺗﻲ ﻛﻪ در آﻧﻬﺎ ﺗﻌﺪاد ﺑﺨﺶﻫﺎي ﻫﺮ ﻣﻘﺎوﻣﺖ ﻋﺪدي زوج اﺳﺖ ﻧﺴﺒﺖ ﺑﻪ ﺗﺮﻛﻴﺒﺎﺗﻲ ﻛﻪ در آﻧﻬﺎ ﺗﻌﺪاد ﺑﺨﺶ‪-‬‬

‫ﻫﺎي ﻫﺮ ﻣﻘﺎوﻣﺖ ﻋﺪدي ﻓﺮد اﺳﺖ ارﺟﺤﻴﺖ دارﻧﺪ‪ .‬اﮔﺮ در ﻳﻚ آراﻳﻪ ﺑﻪ ﺑﺨﺶﻫﺎﻳﻲ ﺑﺎ ﻃﻮل زﻳﺎد ﻧﻴﺎز ﺑﻮد ﻣﻲﺗﻮان‬

‫اﻳﻦ ﺑﺨﺶﻫﺎ را ﺑﻪ ﺻﻮرت دﺳﺘﻪﻫﺎﻳﻲ ﺗﺒﺪﻳﻞ ﻛﺮده و ﺳﭙﺲ اﻳﻦ دﺳﺘﻪﻫﺎ را ﺑﻪ ﺻﻮرت آراﻳﻪﻫﺎي دو ﺑﻌﺪي در ﻛﻨﺎر‬

‫ﻳﻜﺪﻳﮕﺮ ﻗﺮار داد‪.‬‬

‫‪136‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪-8‬در دو ﻃﺮف ﻫﺮ آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ‪ dummy‬ﻗﺮار دﻫﻴﺪ‪ .‬در آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ﻛﻪ ﻣﻘﺎوﻣﺖﻫﺎ از ﺟﻨﺲ ﭘﻠﻲ ﻫﺴﺘﻨﺪ‬

‫ﻧﻴﺎزي ﻧﻴﺴﺖ ﻋﺮض ‪ dummy‬ﻫﺎ ﺑﺮاﺑﺮ ﺑﺎ ﻋﺮض ﻣﻘﺎوﻣﺖﻫﺎ ﺑﺎﺷﺪ وﻟﻲ در آراﻳﻪﻫﺎﻳﻲ ﻛﻪ ﺟﻨﺲ ﻣﻘﺎوﻣﺖﻫﺎ ‪diffused‬‬

‫ﻣﻲﺑﺎﺷﺪ ﺷﻜﻞ ﻫﻨﺪﺳﻲ ‪ dummy‬ﻫﺎ ﺑﺎﻳﺪ ﻣﻄﺎﺑﻖ ﻣﻘﺎوﻣﺖﻫﺎ ﺑﺎﺷﺪ‪ .‬ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ ﻓﺎﺻﻠﻪي ﺑﻴﻦ ﺑﺨﺶﻫﺎي ﻣﺠﺎور‬

‫ﺑﺎﻳﺪ ﺛﺎﺑﺖ و ﺑﺮاﺑﺮ ﺑﺎ ﻓﺎﺻﻠﻪي ﺑﻴﻦ ‪ dummy‬ﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎي ﻣﺠﺎورﺷﺎن ﺑﺎﺷﺪ‪ .‬ﻫﺮﺟﺎ ﻛﻪ ﻣﻤﻜﻦ ﺑﻮد ‪ dummy‬ﻫﺎ ﺑﻪ‬

‫ﮔﺮه ﺑﺎ اﻣﭙﺪاﻧﺲ ﭘﺎﻳﻴﻦ ﻣﺠﺎورﺷﺎن ﻣﺘﺼﻞ ﺷﻮﻧﺪ‪.‬‬

‫‪-9‬از ﻣﻘﺎوﻣﺖﻫﺎي ﺑﺎ ﺑﺨﺶﻫﺎي ﻛﻮﭼﻚ ﺑﭙﺮﻫﻴﺰﻳﺪ‪ .‬ﺑﺨﺶﻫﺎي ﻣﻘﺎوﻣﺘﻲ ﻛﻮﭼﻚ ﺑﻪ دﻟﻴﻞ ﻣﻘﺎوﻣﺖ ﻛﺎﻧﺘﻜﺘﺸﺎن ﺑﺴﻴﺎر‬

‫ﺗﻐﻴﻴﺮ ﭘﺬﻳﺮﻧﺪ‪ .‬در ‪ Matching‬ﻣﺘﻮﺳﻂ ﺳﻄﺢ ﻫﺮ ﺑﺨﺶ ﻧﺒﺎﻳﺪ ﻛﻤﺘﺮ از ‪ 5um2‬ﺷﻮد‪ .‬اﻳﻦ ﻣﻘﺪار ﺑﺮاي ‪Matching‬‬

‫ﻣﺎﻛﺰﻳﻤﻮم ﺑﺮاﺑﺮ ﺑﺎ ‪ 10um2‬اﺳﺖ‪ .‬در ‪ Matching‬ﻣﺎﻛﺰﻳﻤﻮم ﺑﺮاي ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ ﻛﻤﺘﺮ از ‪ 50um2‬ﻧﺒﺎﺷﺪ‪.‬‬

‫‪-10‬ﻣﻘﺎوﻣﺖﻫﺎي ‪ match‬ﺷﺪه را ﺑﻪ ﮔﻮﻧﻪ اي ﻗﺮار دﻫﻴﻢ ﺗﺎ اﺛﺮ ﺗﺮﻣﻮاﻟﻜﺘﺮﻳﻚ را ﺧﻨﺜﻲ ﻛﻨﻨﺪ‪ .‬آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ﺑﺎﻳﺪ ﺑﻪ‬

‫ﮔﻮﻧﻪاي ﻗﺮار ﮔﻴﺮد ﺗﺎ ﺗﻌﺪاد ﺑﺨﺸﻬﺎﻳﻲ ﻛﻪ در ﻫﺮ ﺟﻬﺖ ﻗﺮار ﮔﺮﻓﺘﻪاﻧﺪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﺑﺮاﺑﺮ ﺑﺎﺷﻨﺪ‪ .‬اﮔﺮ آراﻳﻪاي داراي ﺗﻌﺪاد‬

‫ﺑﺨﺶﻫﺎي ﻓﺮد ﺑﺎﺷﺪ آﻧﮕﺎه ﻳﻚ ﺑﺨﺶ ﺑﺪون ﺟﻔﺖ ﺑﺎﻗﻲ ﻣﻲﻣﺎﻧﺪ‪ .‬ﻳﻚ ﺑﺨﺶ ﺑﺪون ﺟﻔﺖ ﺑﺎﻋﺚ ‪ Mismatch‬زﻳﺎدي‬

‫ﻧﻤﻲﺷﻮد وﻟﻲ ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺳﻌﻲ ﺷﻮد آراﻳﻪﻫﺎ ﺑﺨﺶ ﺑﺪون ﺟﻔﺖ ﻧﺪاﺷﺘﻪ ﺑﺎﺷﻨﺪ‪.‬‬

‫‪-11‬اﮔﺮ ﻣﻤﻜﻦ اﺳﺖ آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ در ﺟﺎﻳﻲ ﻗﺮار ﮔﻴﺮد ﻛﻪ ﻛﻤﺘﺮﻳﻦ ﻓﺸﺎر روﻳﺶ ﺑﺎﺷﺪ‪ .‬ﻣﻴﺰان ﻓﺸﺎر در وﺳﻂ‬

‫ﺳﻄﺢ ‪ die‬ﻣﻴﻨﻴﻤﻮم اﺳﺖ‪.‬‬

‫‪-12‬ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه را ﺑﻪ اﻧﺪازه ﻛﺎﻓﻲ از ﻗﻄﻌﺎت ﻗﺪرت دور ﻧﮕﺎه دارﻳﺪ‪ .‬ﻫﺮ ﻗﻄﻌﻪاي ﻛﻪ ﺑﻴﺶ از ‪50mW‬‬

‫ﻣﺼﺮف ﻛﻨﺪ ﻳﻚ ﻗﻄﻌﻪ ﻗﺪرت ﻣﺤﺴﻮب ﻣﻲﺷﻮد و ﻫﺮ ﻗﻄﻌﻪاي ﻛﻪ ﺑﻴﺶ از ‪ 250mW‬ﻣﺼﺮف ﻛﻨﺪ ﻳﻚ ﻗﻄﻌﻪ ﺗﻮان‬

‫ﺑﺴﻴﺎر ﺑﺎﻻ ﻣﺤﺴﻮب ﻣﻲﺷﻮد‪.‬‬

‫‪137‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ -13‬ﻣﻘﺎوﻣﺖﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺻﻮرت ﻣﺎﻛﺰﻳﻤﻮم ‪ Match‬ﺷﺪهاﻧﺪ را روي ﻣﺤﻮرﻫﺎي ﺗﻘﺎرن ‪ die‬ﻗﺮار دﻫﻴﻢ‪ .‬ﻣﻘﺎوﻣﺖ ﻫﺎي‬

‫‪ Match‬ﺷﺪه ﺑﺎﻳﺪ ﺑﻪ ﮔﻮﻧﻪ اي ﻗﺮار ﮔﻴﺮﻧﺪ ﻛﻪ ﻣﺤﻮر ﺗﻘﺎرﻧﺸﺎن ﻣﻨﻄﺒﻖ ﺑﺮ ﻳﻜﻲ از ﻣﺤﻮرﻫﺎي ﺗﻘﺎرن ‪ die‬ﺑﺎﺷﺪ‪.‬‬

‫‪-14‬ﺑﻪ ﺟﺎي اﺳﺘﻔﺎده از ﻣﻘﺎوﻣﺖ ﻫﺎي ﻣﺎرﭘﻴﭽﻲ از ﻣﻘﺎوﻣﺖ ﻫﺎي ﺑﺨﺶ ﺑﺨﺶ ﺷﺪه اﺳﺘﻔﺎده ﺷﻮد‪.‬‬

‫‪-15‬ﺑﻪ ﺟﺎي ﻣﻘﺎوﻣﺖ ﻫﺎي ‪ diffused‬از ﻣﻘﺎوﻣﺖ ﻫﺎي ﭘﻠﻲ اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﻣﻘﺎوﻣﺖ ﻫﺎي ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮﻧﻲ ﺑﺴﻴﺎر‬

‫ﺑﺎرﻳﻜﺘﺮ از ﻣﻘﺎوﻣﺖ ﻫﺎي ‪ diffused‬ﻫﺴﺘﻨﺪ ﻋﻼوه ﺑﺮ اﻳﻦ ﺑﻪ اﻧﺪازه ﻛﺎﻓﻲ ﺑﻠﻨﺪ ﻣﻲ ﺑﺎﺷﻨﺪ‪.‬‬

‫‪-16‬اﺳﺘﻔﺎده از ﻣﻘﺎوﻣﺖ ﻫﺎي ﭘﻠﻲ ﻧﻮع ‪ P‬ﺑﻪ ﻣﻘﺎوﻣﺖ ﻫﺎي ﭘﻠﻲ ﻧﻮع ‪ N‬ارﺟﺤﻴﺖ دارد‪.‬‬

‫‪-17‬از ﻋﺒﻮر دادن ﻧﻮار از روي ﻣﻘﺎوﻣﺖ ﻫﺎي ‪ Match‬ﺷﺪه اﺟﺘﻨﺎب ﻛﻨﻴﺪ‪ .‬در ﺣﺎﻟﺖ ﻣﻴﻨﻴﻤﻮم ‪ Matching‬ﻧﻮارﻫﺎﻳﻲ ﺑﺎ‬

‫ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻛﻤﺘﺮ از ‪ 500‬ﻣﻲ ﺑﺎﺷﺪ‪.‬‬

‫در ‪ Matching‬ﻫﺎي ﻣﺘﻮﺳﻂ ﻧﻮارﻫﺎﻳﻲ ﺑﺎ ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻛﻤﺘﺮ از ‪ 100‬را ﻣﻲﺗﻮان از روي ﻣﻘﺎوﻣﺖﻫﺎي‬

‫‪ Match‬ﺷﺪه ﻋﺒﻮر داد وﻟﻲ ﻃﺮاح ﺑﺎﻳﺪ ﺗﻤﺎﻣﻲ ﻧﻮﻳﺰﻫﺎي ﻛﻮﭘﻠﻴﻨﮓ ﺣﺎﺻﻠﻪ و آﺛﺎرﺷﺎن را ﺑﻪ دﻗﺖ ﺑﺮرﺳﻲ ﻛﻨﺪ‪ .‬از ﻋﺒﻮر‬

‫دادن ﺳﻴﮕﻨﺎلﻫﺎي دﻳﺠﻴﺘﺎل ﺳﺮﻋﺖ ﺑﺎﻻ از روي ﻣﻘﺎوﻣﺖﻫﺎي ‪ Match‬ﺷﺪه ﺑﻪ ﺷﺪت ﭘﺮﻫﻴﺰ ﺷﻮد‪.‬‬

‫‪-18‬اﮔﺮ ﻧﻮاري از روي ﻳﻚ ﺑﺨﺶ آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ﻋﺒﻮر ﻛﻨﺪ ﺑﺎﻳﺪ از روي ﺗﻤﺎﻣﻲ ﺑﺨﺶﻫﺎي آن آراﻳﻪ و ﺑﻪ ﻫﻤﺎن‬

‫ﻧﺤﻮ ﻋﺒﻮر ﻛﻨﺪ‪ .‬ﺣﻀﻮر ﻳﻚ ﻧﻮار ﺑﺎﻻي ﻳﻚ ﻣﻘﺎوﻣﺖ ﻓﺸﺎر ﻣﻜﺎﻧﻴﻜﻲ اﻳﺠﺎد ﻛﺮده ﻛﻪ ﺑﺮ ﻣﻘﺪار آن ﻣﻘﺎوﻣﺖ اﺛﺮ ﻣﻲ‪-‬‬

‫ﮔﺬارد‪ .‬اﮔﺮ ﻧﺎﭼﺎر ﺑﻪ ﻋﺒﻮر دادن ﻧﻮاري از روي ﻣﻘﺎوﻣﺖﻫﺎ ﻫﺴﺘﻴﻢ ﺑﺎﻳﺪ ﺳﻌﻲ ﺷﻮد ﺑﻪ ﺻﻮرت ﻋﻤﻮدي اﻳﻦ ﻧﻮار را ﻋﺒﻮر‬

‫دﻫﻴﻢ و ﻫﻤﭽﻨﻴﻦ ﺳﻄﺢ ﻣﺸﺘﺮك اﻳﻦ ﻧﻮار ﺑﺎ ﺗﻤﺎﻣﻲ ﺑﺨﺶﻫﺎي آراﻳﻪي ﻣﻘﺎوﻣﺘﻲ ﻳﻜﺴﺎن ﺑﺎﺷﺪ‪.‬‬

‫‪138‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻗﻮاﻋﺪ ‪ Matching‬ﺧﺎزﻧﻬﺎ‬

‫ﺧﺎزنﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺧﻮﺑﻲ ﺳﺎﺧﺘﻪ ﺷﺪه ﺑﺎﺷﻨﺪ ﺗﺎ ﺣﺪ ﺑﺎﻻﻳﻲ ﻣﻲﺗﻮاﻧﻨﺪ ‪ Matching‬داﺷﺘﻪ ﺑﺎﺷﻨﺪ ﺗﺎ ﺣﺪي ﻛﻪ ﻫﻴﭻ‬

‫ﻗﻄﻌﻪي دﻳﮕﺮي ﺑﻪ اﻳﻦ ﺣﺪ از ‪ Matching‬ﻧﺨﻮاﻫﺪ رﺳﻴﺪ‪ .‬ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه اﺳﺎس ﺑﻼكﻫﺎﻳﻲ ﻧﻈﻴﺮ ﻣﺒﺪل‪-‬‬

‫ﻫﺎي آﻧﺎﻟﻮگ ﺑﻪ دﻳﺠﻴﺘﺎل )‪ (A/D‬و دﻳﺠﻴﺘﺎل ﺑﻪ آﻧﺎﻟﻮگ )‪ (D/A‬ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﺧﺎزنﻫﺎي ﻣﻌﻤﻮﻟﻲ اﻛﺴﻴﺪ – دياﻟﻜﺘﺮﻳﻚ‬

‫ﻛﻪ در ﺑﺴﺘﻪﺑﻨﺪيﻫﺎي ﭘﻼﺳﺘﻴﻜﻲ ﻗﺮار دارﻧﺪ در ﺣﺪود ‪ Matching ±0.01%‬دارﻧﺪ‪ .‬اﻳﻦ ﻣﻘﺪاردﻗﺘﻲ ﻣﻌﺎدل ﺑﺎ ‪ 14‬ﻳﺎ‬

‫ﺣﺘﻲ ‪ 15‬ﺑﻴﺖ در ﻣﺒﺪلﻫﺎ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻣﻮارد زﻳﺮ ﺑﻪ ﺻﻮرت ﺧﻼﺻﻪ ﻣﻬﻤﺘﺮﻳﻦ ﻗﻮاﻋﺪ ﻣﺮﺑﻮط ﺑﻪ ‪ Matching‬ﺧﺎزنﻫﺎ را‬

‫ﺑﻴﺎن ﻣﻲﻛﻨﺪ‪:‬‬

‫‪-1‬از ﺷﻜﻞ ﻫﻨﺪﺳﻲ ﻳﻜﺴﺎﻧﻲ ﺑﺮاي ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﺧﺎزنﻫﺎي ﺑﺎ ﺷﻜﻞﻫﺎ و اﻧﺪازهﻫﺎي ﻣﺘﻔﺎوت‬

‫ﺑﻪ ﻃﻮر ﺿﻌﻴﻔﻲ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﻣﻲﺷﻮﻧﺪ‪ .‬اﮔﺮ اﻧﺪازه ﺧﺎزنﻫﺎ ﻳﻜﺴﺎن ﻧﺒﺎﺷﺪ ﺑﺎﻳﺪ آﻧﻬﺎ را ﺑﻪ ﻗﻄﻌﺎت رﻳﺰﺗﺮ ﻳﻜﺴﺎن‬

‫ﺗﺒﺪﻳﻞ ﻛﺮد‪ .‬ﺧﺎزنﻫﺎي واﺣﺪ را ﻧﺒﺎﻳﺪ ﺑﻪ ﺻﻮرت ﺳﺮي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﺮد ﭼﺮا ﻛﻪ ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﺑﻴﻦ‬

‫ﺻﻔﺤﺎت ﺑﺎﻻﻳﻲ و ﭘﺎﻳﻴﻨﻲ آﻧﻬﺎ ﺑﺎﻋﺚ ‪ Mismatch‬ﻫﺎي ﺳﻴﺴﺘﻤﺎﺗﻴﻚ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪-2‬از ﺳﺎﺧﺘﺎرﻫﺎي ‪ Matching‬ﻣﺮﺑﻌﻲ ﺑﺮاي ‪ Matching‬ﺧﺎزن ﻫﺎ اﺳﺘﻔﺎده ﺷﻮد‪ .‬در ﺣﺎﻟﺖ ‪ Matching‬ﻣﺘﻮﺳﻂ ﻣﻲ‪-‬‬

‫ﺗﻮان از ﻧﺴﺒﺖﻫﺎي ‪ 2:1‬ﻳﺎ ‪ 3:1‬ﻧﻴﺰ اﺳﺘﻔﺎده ﻛﺮد وﻟﻲ در ﺣﺎﻟﺖ ‪ Matching‬ﻣﺎﻛﺰﻳﻤﻮم از ﺣﺎﻟﺖ ﻣﺮﺑﻌﻲ اﺳﺘﻔﺎده ﺷﻮد‪.‬‬

‫‪-3‬اﻧﺪازه ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه را ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺑﺰرگ در ﻧﻈﺮ ﺑﮕﻴﺮﻳﺪ‪ .‬ﺑﺎ ﺑﺰرگ ﺷﺪن اﻧﺪازهي ﺧﺎزنﻫﺎ‬

‫اﻧﺪازهي ‪ Mismatch‬راﻧﺪوم ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﺑﻬﻴﻨﻪﺗﺮﻳﻦ اﻧﺪازه ﺑﺮاي ﺧﺎزنﻫﺎ در ﭘﺮوﺳﻪي ‪ CMOS‬در رﻧﺞ‬

‫‪ 20*20um‬و ‪ 50*50um‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﺧﺎزنﻫﺎي ﺑﺰرﮔﺘﺮ از ‪ 1000um2‬ﺑﺎﻳﺪ ﺑﻪ واﺣﺪﻫﺎي ﻛﻮﭼﻜﺘﺮي ﺗﻘﺴﻴﻢ ﺷﻮﻧﺪ‪.‬‬

‫‪-4‬ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه را در ﻣﺠﺎورت ﻳﻜﺪﻳﮕﺮ ﻗﺮار دﻫﻴﺪ‪ .‬اﮔﺮ ﺗﻌﺪاد ﺧﺎزنﻫﺎي زﻳﺎدي ﺑﺎﻳﺪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪Match‬‬

‫ﺷﻮﻧﺪ آﻧﮕﺎه ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ ﺷﻜﻞ ﻣﺮﺑﻌﻲ و ﻳﺎ ﻣﺴﺘﻄﻴﻠﻲ ﺑﺎ ﻧﺴﺒﺖ ﮔﻔﺘﻪ ﺷﺪه در ﺑﻨﺪ ‪ 2‬ﻗﺮار داد‪ .‬ﺑﺮاي ﻣﺜﺎل اﮔﺮ‬

‫‪139‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ 32‬ﻋﺪد ﺧﺎزن را ﺑﺨﻮاﻫﻴﻢ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﻛﻨﻴﻢ ﻣﻲﺗﻮان از آراﻳﻪي ‪ 4*8‬اﺳﺘﻔﺎده ﻛﺮد ﻫﻤﭽﻨﻴﻦ ﻣﻲﺗﻮان آراﻳﻪي‬

‫‪ 5*7‬ﻧﻴﺰ ﺑﻜﺎر ﺑﺮد ﻛﻪ در اﻳﻦ ﺣﺎﻟﺖ ‪ 3‬ﻋﺪد از اﻳﻦ ﺧﺎزنﻫﺎ در ﺣﻜﻢ ‪ dummy‬ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﻓﺎﺻﻠﻪي ﺑﻴﻦ ﺧﺎزنﻫﺎ ﺑﺎﻳﺪ‬

‫ﻳﻜﺴﺎن ﺑﺎﺷﺪ‪ .‬ﻧﻮﻳﺰ ﺑﺴﺘﺮ ﻧﻴﺰ ﺑﻪ ﻃﻮر ﻣﻮﺛﺮﺗﺮي ﺑﺎ اﻟﻜﺘﺮود ﭘﺎﻳﻴﻨﻲ ﻛﻮﭘﻞ ﻣﻲﺷﻮد‪.‬‬

‫‪-5‬اﻟﻜﺘﺮود ﺑﺎﻻي ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه را ﺑﻪ ﮔﺮه ﺑﺎ ﺑﺎﻻﺗﺮﻳﻦ اﻣﭙﺪاﻧﺲ ﻣﺘﺼﻞ ﻛﻨﻴﺪ زﻳﺮا در اﻳﻦ ﺣﺎﻟﺖ ﺧﺎزن‬

‫ﭘﺎرازﻳﺘﻴﻚ ﻛﻮﭼﻜﺘﺮي ﺑﻮﺟﻮد ﻣﻲآﻳﺪ‪ .‬در ﺑﺮﺧﻲ آراﻳﻪﻫﺎ ﺷﺮاﻳﻂ اﻳﺠﺎب ﻣﻲﻛﻨﺪ ﻛﻪ اﻟﻜﺘﺮود ﭘﺎﻳﻴﻦ ﺑﻪ ﮔﺮه ﺑﺎ اﻣﭙﺪاﻧﺲ‬

‫ﺑﺎﻻ ﻣﺘﺼﻞ ﺷﻮد و در اﻳﻦ ﺣﺎﻟﺖ اﻟﻜﺘﺮود ﭘﺎﻳﻴﻨﻲ ﺗﻤﺎﻣﻲ ﺧﺎزنﻫﺎ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﺷﻮد‪ .‬اﮔﺮ ﻛﻮﭘﻠﻴﻨﮓ ﻧﻮﻳﺰ ﺑﺴﺘﺮ‬

‫در اﻳﻦ ﺣﺎﻟﺖ ﻣﻬﻢ ﺑﺎﺷﺪ ﺑﺎﻳﺪ در زﻳﺮ آراﻳﻪ ﻳﻚ ‪ Well‬ﻗﺮار داد و اﻳﻦ ‪ Well‬را ﺑﻪ ﻳﻚ وﻟﺘﺎژ ﻣﺮﺟﻊ ﺗﻤﻴﺰ آﻧﺎﻟﻮگ ﻣﺜﻞ‬

‫زﻣﻴﻦ آﻧﺎﻟﻮگ ﻣﺘﺼﻞ ﻛﺮد‪.‬‬

‫‪-6‬در ﻟﺒﻪﻫﺎي ﺑﻴﺮوﻧﻲ آراﻳﻪ ﺧﺎزﻧﻲ ﺧﺎزنﻫﺎي ‪ dummy‬ﻗﺮاردﻫﻴﺪ‪ .‬اﻳﻦ ﺧﺎزنﻫﺎي ‪ dummy‬ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه‬

‫داﺧﻠﻲ را از ﻣﻴﺪان ﻫﺎي اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ و ﺗﻐﻴﻴﺮات ﻣﻮﺟﻮد در ﻧﺮخ ﺧﻮردﮔﻲ در اﻣﺎن ﻧﮕﺎه ﻣﻲدارﻧﺪ‪ .‬در ‪Matching‬‬

‫ﻣﺘﻮﺳﻂ ﺑﻪ ﺣﻠﻘﻪاي از ﺧﺎزنﻫﺎي ‪ dummy‬ﺑﺎ ﺿﺨﺎﻣﺖ ﻣﻴﻨﻴﻤﻮم ﻧﻴﺎز اﺳﺖ ودر ﻣﻴﻨﻴﻤﻮم ‪ Matching‬اﺻﻼ ﻧﻴﺎزي ﺑﻪ‬

‫ﺧﺎزنﻫﺎي ‪ dummy‬ﻧﻴﺴﺖ‪ .‬ﻫﺮ دو اﻟﻜﺘﺮود ﺧﺎزنﻫﺎي ‪ dummy‬ﺑﻪ ﻧﺰدﻳﻜﺘﺮﻳﻦ زﻣﻴﻦ ﻣﺘﺼﻞ ﺷﻮﻧﺪ‪ .‬ﻓﺎﺻﻠﻪ ﺑﻴﻦ‬

‫ﺧﺎزنﻫﺎي ‪ dummy‬ﺑﺎﻳﺪ ﺑﺮاﺑﺮ ﺑﺎ ﻓﺎﺻﻠﻪ ﺑﻴﻦ ﺧﺎزنﻫﺎ در آراﻳﻪي ﺧﺎزﻧﻲ ﺑﺎﺷﺪ‪.‬‬

‫‪-7‬ﺧﺎزنﻫﺎي ‪ Match‬ﺷﺪه را از ﻧﻈﺮ اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ ﺷﻴﻠﺪ ﻛﻨﻴﺪ‪ .‬اﻳﻦ ﻋﻤﻞ ﭼﻨﺪﻳﻦ ﻣﺰﻳﺖ دارد‪ .‬اول آﻧﻜﻪ ﻣﻴﺪان‪-‬‬

‫ﻫﺎي ﭼﺮﺧﺸﻲ را در آراﻳﻪ ﺧﺎزﻧﻲ ﻧﮕﺎه ﻣﻲدارد و در ﻧﺘﻴﺠﻪ ﻧﻴﺎز ﺑﻪ ﺧﺎزنﻫﺎي ‪ dummy‬ﻓﻀﺎ ﮔﻴﺮ را از ﺑﻴﻦ ﻣﻲﺑﺮد‪.‬‬

‫دوم آﻧﻜﻪ ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﺗﺎ ﺑﺘﻮاﻧﻴﻢ ﻧﻮارﻫﺎﻳﻲ را از روي ﺧﺎزنﻫﺎ ﻋﺒﻮر دﻫﻴﻢ ﺑﺪون آﻧﻜﻪ ﺑﻪ ‪ Matching‬آﻧﻬﺎ ﺻﺪﻣﻪ اي‬

‫وارد ﻛﻨﺪ‪ .‬ﺳﻮم آﻧﻜﻪ ﻣﺎﻧﻊ ﻧﻔﻮذ ﻣﻴﺪانﻫﺎي اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ ﻣﺠﺎور ﺑﻪ داﺧﻞ آراﻳﻪي ﺧﺎزﻧﻲ ﻣﻲﺷﻮد‪ .‬ﭼﻬﺎرم آﻧﻜﻪ آﺛﺎر‬

‫ﻧﺎﺷﻲ از ﻓﺸﺎر ﺑﺴﺘﻪﺑﻨﺪي را روي ﺧﺎزنﻫﺎي زﻳﺮﻳﻦ ﻛﺎﻫﺶ ﻣﻲدﻫﺪ‪ .‬در ﻣﺎﻛﺰﻳﻤﻮم ‪ Matching‬اﻳﻦ ﺷﻴﻠﺪ در اﻃﺮاف‬

‫‪140‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺧﺎزنﻫﺎي ‪ dummy‬ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬در ﺣﺎﻟﺖ ﻣﻴﻨﻴﻤﻮم ‪ Matching‬ﺑﻪ دﻟﻴﻞ وﺟﻮد ﻧﺪاﺷﺘﻦ ‪ dummy‬اﻳﻦ ﺷﻴﻠﺪ ﺗﻨﻬﺎ‬

‫ﻋﺎﻣﻞ ﺣﻔﺎﻇﺖ آراﻳﻪي ﺧﺎزﻧﻲ از ﻣﻴﺪانﻫﺎي اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ ﺧﺎرﺟﻲ اﺳﺖ‪.‬‬

‫‪-8‬از ﺗﺮﻛﻴﺐ ‪ cross-coupled‬ﺑﺮاي آراﻳﻪ ﻫﺎي ﺧﺎزﻧﻲ اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﺣﺘﻲ در ﺣﺎﻟﺘﻲ ﻛﻪ دو ﺧﺎزن را ﺑﺎ ﻫﻢ ‪Match‬‬

‫ﻣﻲ ﻛﻨﻴﻢ ﺑﻬﺘﺮﻳﻦ ﺣﺎﻟﺖ آن اﺳﺖ ﻛﻪ ﻫﺮ ﻳﻚ از آﻧﻬﺎ را ﺑﻪ دو ﺑﺨﺶ ﺗﻘﺴﻴﻢ ﻛﺮده و ﺑﺨﺶ ﻫﺎ را ﺑﻪ ﺻﻮرت ‪cross-‬‬

‫‪ coupled‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار دﻫﻴﻢ‪.‬‬

‫‪-9‬ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ ﻧﻮارﻫﺎﻳﻲ ﻛﻪ ﺑﻪ ﺧﺎزن ﻫﺎ ﻣﺘﺼﻞ ﻣﻲ ﺷﻮﻧﺪ را در ﻧﻈﺮ ﺑﮕﻴﺮﻳﺪ‪ .‬ﻧﻮارﻫﺎﻳﻲ ﻛﻪ آراﻳﻪ ﺧﺎزﻧﻲ را ﺑﻪ‬

‫ﻣﺪار ﻣﺘﺼﻞ ﻣﻲ ﻛﻨﻨﺪ ﺧﻮد ﺗﺸﻜﻴﻞ ﺧﺎزن ﻣﻲ دﻫﻨﺪ‪ .‬اﻳﻦ ﻣﻮﺿﻮع در ﺣﺎﻻت ‪ Matching‬ﻣﺘﻮﺳﻂ و ‪Matching‬‬

‫ﻣﺎﻛﺰﻳﻤﻮم ﺣﺎﺋﺰ اﻫﻤﻴﺖ ﻣﻲ ﺑﺎﺷﻨﺪ‪ .‬ﺑﺮاي ﺣﻞ اﻳﻦ ﻣﻮﺿﻮع ﻧﻮار ﻣﻮرد ﻧﻈﺮ را ﺑﻪ ﺻﻮرت ﺳﺘﺎره اي ﺑﻪ آراﻳﻪ ﻣﺘﺼﻞ ﻛﻨﻴﺪ‬

‫ﺑﻪ اﻳﻦ ﻣﻌﻨﻲ ﻛﻪ ﻣﺤﻞ اﺗﺼﺎل اﻳﻦ ﻧﻮار ﺑﻪ آراﻳﻪ دﻗﻴﻘﺎ ﺑﺮ ﻣﺮﻛﺰ ﺗﻘﺎرن آراﻳﻪ ﻣﻨﻄﺒﻖ ﺑﺎﺷﺪ‪.‬‬

‫‪-10‬ﻫﻴﭻ ﻧﻮاري را از روي آراﻳﻪ ﻫﺎي ﺧﺎزﻧﻲ ﻋﺒﻮر ﻧﺪﻫﻴﺪ ﻣﮕﺮ آﻧﻜﻪ آن ﻧﻮار از ﻧﻈﺮ اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ ﺷﻴﻠﺪ ﺷﺪه ﺑﺎﺷﺪ‪.‬‬

‫ﺧﺎزن ﺑﻴﻦ ﻧﻮار ﺑﺎﻻﻳﻲ و ﺻﻔﺤﻪ ي ﺑﺎﻻﻳﻲ ﺧﺎزن ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ‪ Mismatch‬در آراﻳﻪ ي ﺧﺎزﻧﻲ ﻣﻲ ﺷﻮد ﻣﮕﺮ‬

‫آﻧﻜﻪ ﺳﻄﺢ ﻣﺸﺘﺮك اﻳﻦ ﻧﻮار ﺑﺎ ﺗﻤﺎﻣﻲ ﺧﺎزن ﻫﺎ ﻳﻜﺴﺎن ﺑﺎﺷﺪ‪ .‬اﮔﺮ اﻳﻦ ﺷﺮط ﻫﻢ رﻋﺎﻳﺖ ﺷﻮد ﻣﻴﺪان ﻫﺎي‬

‫اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ ﻣﻮﺟﻮد ﺑﺮ روي ﻧﻮار ﺑﺎﻋﺚ اﺧﺘﻼل در ‪ Matching‬ﺧﺎزن ﻫﺎ ﻣﻲ ﺷﻮﻧﺪ‪ .‬ﻟﺬا اﮔﺮ ﺑﻨﺎ ﺑﻪ دﻻﻳﻠﻲ ﻣﺠﺒﻮر‬

‫ﺑﻪ ﻋﺒﻮر دادن ﻧﻮار از روي آراﻳﻪ ﺧﺎزﻧﻲ ﺷﺪﻳﻢ ﺑﺎﻳﺪ ﺷﻴﻠﺪ اﻟﻜﺘﺮو اﺳﺘﺎﺗﻴﻜﻲ ﺑﻴﻦ اﻳﻦ ﻧﻮارﻫﺎ و آراﻳﻪ ﺧﺎزﻧﻲ ﻗﺮار دﻫﻴﻢ‪.‬‬

‫‪-11‬ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺧﺎزن ﻫﺎ را در ﻣﺤﻞ ﻫﺎﻳﻲ ﺑﺎ ﻓﺸﺎر ﭘﺎﻳﻴﻦ ﻗﺮار دﻫﻴﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﻣﻮرد ‪Matching‬‬

‫ﻣﻘﺎوﻣﺖ ﻫﺎ ﮔﻔﺘﻪ ﺷﺪ در ﻗﺴﻤﺖ ﻣﻴﺎﻧﻲ ‪ die‬اﻳﻦ ﻓﺸﺎر از ﻫﻤﻪ ﺟﺎي دﻳﮕﺮ ﻛﻤﺘﺮ اﺳﺖ‪.‬‬

‫‪-12‬ﺧﺎزن ﻫﺎي ‪ Match‬ﺷﺪه را ﺑﺎ ﻓﺎﺻﻠﻪ ي ﻧﺴﺒﺘﺎ ﺧﻮﺑﻲ ﻧﺴﺒﺖ ﺑﻪ ﻗﻄﻌﺎت ﻗﺪرت ﻗﺮار دﻫﻴﺪ‪.‬‬

‫‪-13‬ﺧﺎزن ﻫﺎي ﺑﺎ ‪ Matching‬ﻣﺎﻛﺰﻳﻤﻮم را روي ﻣﺤﻮرﻫﺎي ﺗﻘﺎرن ‪ die‬ﻗﺮار دﻫﻴﺪ‪.‬‬

‫‪141‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻗﻮاﻋﺪ ‪ Matching‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫در اﻳﻦ ﺑﺨﺶ ﻗﻮاﻋﺪ ﻣﺮﺑﻮط ‪ Matching‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻛﻪ ﻣﺸﺎﺑﻬﺖ زﻳﺎدي ﺑﺎ ‪ Matching‬ﻣﻘﺎوﻣﺖﻫﺎ وﺧﺎزنﻫﺎ دارد ﺑﻪ‬

‫ﻃﻮر ﻣﺨﺘﺼﺮ آورده ﺷﺪه اﺳﺖ‪:‬‬

‫‪-1‬ﺗﻤﺎﻣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ Match‬ﺷﺪه ﺑﺎﻳﺪ ﻓﻴﻨﮕﺮﻫﺎي ﻳﻜﺴﺎﻧﻲ داﺷﺘﻪ ﺑﺎﺷﻨﺪ‪ .‬ﺑﺪﻳﻦ ﻣﻌﻨﻲ ﻛﻪ ﺗﻤﺎﻣﻲ ﻓﻴﻨﮕﺮﻫﺎ ﺑﺎﻳﺪ‬

‫ﻃﻮل و ﻋﺮض ﻣﺸﺎﺑﻬﻲ داﺷﺘﻪ ﺑﺎﺷﻨﺪ‪.‬‬

‫‪-2‬از ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﺑﺰرگ اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ ﺻﻮرت ﺣﺎﺻﻠﻀﺮب ﻋﺮض ﻛﺎﻧﺎل‬

‫در ﻃﻮل ﻛﺎﻧﺎل ﺑﺪﺳﺖ ﻣﻲآﻳﺪ‪ .‬ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ آﻓﺴﺖ ﻧﺎﺷﻲ از ﻧﻮﺳﺎﻧﺎت راﻧﺪوم راﺑﻄﻪ ﻋﻜﺲ دارد‪.‬‬

‫ﻫﺮﭼﻪ اﻳﻦ ﻧﺎﺣﻴﻪ ﺑﺰرﮔﺘﺮ ﺑﺎﺷﺪ اﻧﺪازه آﻓﺴﺖ ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ‪.‬‬

‫‪-3‬ﺟﻬﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را در ﻳﻚ ﺟﻬﺖ ﻗﺮار دﻫﻴﺪ‪ .‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎﻳﻲ ﻛﻪ در ﻳﻚ ﺟﻬﺖ ﻗﺮار ﻧﺪاﺷﺘﻪ ﺑﺎﺷﻨﺪ ﺑﻪ ﺷﺪت‬

‫ﻧﺴﺒﺖ ﺑﻪ اﺳﺘﺮس آﺳﻴﺐ ﭘﺬﻳﺮ ﺑﻮده و ﻫﺪاﻳﺖ اﻧﺘﻘﺎﻟﻴﺸﺎن ﺗﻐﻴﻴﺮ ﺧﻮاﻫﺪ ﻛﺮد‪ .‬اﻳﻦ اﺛﺮ ﺗﺎ ﺣﺪي ﺟﺪي اﺳﺖ ﻛﻪ ﺣﺘﻲ‬

‫در ﻣﻮرد ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎﻳﻲ ﻛﻪ داراي ﻣﻴﻨﻴﻤﻮم ‪ Matching‬ﻫﺴﺘﻨﺪ ﻧﻴﺰ ﺑﺎﻳﺪ رﻋﺎﻳﺖ ﺷﻮد)ﺷﻜﻞ ‪.(14-4‬‬

‫‪142‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 14-4‬اﻫﻤﻴﺖ ﺟﻬﺖ ﻗﺮار ﮔﻴﺮي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ در آراﻳﻪ ﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮري‬

‫‪-4‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را در ﻓﺎﺻﻠﻪي ﻧﺰدﻳﻜﻲ ﻧﺴﺒﺖ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻗﺮار دﻫﻴﺪ‪ .‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ MOS‬ﺑﻪ ﺷﺪت ﻧﺴﺒﺖ ﺑﻪ‬

‫ﻓﺸﺎر و دﻣﺎ و ﺿﺨﺎﻣﺖ اﻛﺴﻴﺪ ﺣﺴﺎس ﻫﺴﺘﻨﺪ‪ .‬ﺣﺘﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺑﺎ ﻣﻴﻨﻴﻤﻮم ‪ Matching‬ﻧﻴﺰ ﺑﺎﻳﺪ ﻧﺰدﻳﻚ‬

‫ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﺑﮕﻴﺮﻧﺪ‪.‬‬

‫‪ Layout-5‬ﻣﺮﺑﻮط ﺑﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ Match‬ﺷﺪه را ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﻓﺸﺮده در ﻧﻈﺮ ﺑﮕﻴﺮﻳﺪ‪ .‬ﻫﺮ ﻗﻄﻌﻪ را‬

‫ﺑﻪ ﺗﻌﺪادي ﻓﻴﻨﮕﺮ ﺗﻘﺴﻴﻢ ﻛﻨﻴﺪ و ﺳﭙﺲ آﻧﻬﺎ را ﺑﻪ ﺻﻮرت ‪ Layout‬ﻣﺘﻘﺎرن در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار دﻫﻴﺪ‪ .‬ﻋﻼوه ﺑﺮ‬

‫ﺗﻘﺎرن ﻗﻄﻌﺎت ‪ Match‬ﺷﺪه ﻧﺴﺒﺖ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻧﻮاري ﻛﻪ اﻳﻦ آراﻳﻪ را ﺑﻪ ﻣﺎﺑﻘﻲ ﻣﺪار ﻣﺘﺼﻞ ﻣﻲﻛﻨﺪ ﺑﺎﻳﺪ ﺑﻪ ﻣﺮﻛﺰ‬

‫ﺗﻘﺎرن اﻳﻦ آراﻳﻪ ﻣﺘﺼﻞ ﺑﺎﺷﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 15-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻧﻮار ﻛﺸﻴﺪه ﺷﺪه در ﻗﺴﻤﺖ ﺑﺎﻻﻳﻲ‬

‫ﻣﺘﻘﺎرن ﻧﻴﺴﺖ وﻟﻲ ﻧﻮار ﻛﺸﻴﺪه ﺷﺪه در ﻗﺴﻤﺖ ﭘﺎﻳﻴﻨﻲ ﻛﺎﻣﻼ ﻣﺘﻘﺎرن اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 15-4‬اﻫﻤﻴﺖ ﺗﻘﺎرن در ﻧﻮارﻫﺎي ﻣﺘﺼﻞ ﺷﺪه ﺑﻪ آراﻳﻪ ﻫﺎ‬

‫‪-6‬در اﻃﺮاف آراﻳﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮري ‪ dummy‬ﻗﺮار دﻫﻴﺪ‪ .‬ﺟﻨﺲ و اﻧﺪازه ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ dummy‬ﺑﺎﻳﺪ ﻣﺸﺎﺑﻪ ﺑﺎ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي آراﻳﻪ ﺑﺎﺷﺪ‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(16-4‬‬

‫‪143‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 16-4‬ﻗﺮار دادن ‪ dummy‬در دو ﻃﺮف آراﻳﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮري‬

‫‪-7‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را در ﻧﺎﺣﻴﻪ ﺑﺎ ﻓﺸﺎر ﻛﻢ ﻗﺮار دﻫﻴﺪ‪ .‬ﻣﺸﺎﺑﻪ ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ ﺳﻌﻲ ﻛﻨﻴﺪ آراﻳﻪﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮري‬

‫را ﻧﻴﺰ در اﻃﺮاف ﻣﺮﻛﺰ ‪ die‬ﻗﺮار دﻫﻴﺪ‪.‬‬

‫‪-8‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ از ﻗﻄﻌﺎت ﺗﻮان دور ﻧﮕﺎه دارﻳﺪ‪.‬‬

‫‪-9‬از روي ﮔﻴﺖﻫﺎ ﻣﺘﺎﻟﻲ ﻋﺒﻮر ﻧﺪﻫﻴﺪ‪.‬‬

‫‪-10‬ﻣﺮﻛﺰ ﺗﻘﺎرن ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را روي ﻣﺤﻮر ﺗﻘﺎرن ‪ die‬ﻗﺮار دﻫﻴﺪ‪.‬‬

‫‪-11‬ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ Match‬ﺷﺪه را ﺑﺎ ﻣﺘﺎل ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﻨﻴﺪ ﻧﻪ ﺑﺎ ﭘﻠﻲ‪.‬‬

‫‪-12‬از ﻗﻄﻌﺎت ﺑﺎ اﻛﺴﻴﺪ ﺑﺎرﻳﻚ ﺑﻪ ﺟﺎي ﻗﻄﻌﺎت ﺑﺎ اﻛﺴﻴﺪ ﺿﺨﻴﻢ اﺳﺘﻔﺎده ﻛﻨﻴﺪ‪ .‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺑﺎ ﺿﺨﺎﻣﺖ اﻛﺴﻴﺪ‬

‫ﺑﺎرﻳﻜﺘﺮ در ﻣﻘﺎﻳﺴﻪ ﺑﺎ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺑﺎ ﺿﺨﺎﻣﺖ اﻛﺴﻴﺪ ﺿﺨﻴﻢﺗﺮ ﻣﺸﺨﺼﻪﻫﺎي ‪ Matching‬ﺑﻬﺘﺮي از ﺧﻮد ﻧﺸﺎن‬

‫ﻣﻲدﻫﻨﺪ‪.‬‬

‫‪-13‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬در ﻣﻘﺎﻳﺴﻪ ﺑﺎ ‪ PMOS‬ﺑﻬﺘﺮ ‪ Match‬ﻣﻲﺷﻮﻧﺪ‪ .‬ﻫﺮﮔﺎه ﻣﺸﺨﺼﻪﻫﺎ و وﻳﮋﮔﻲﻫﺎي ﻣﺪار‬

‫اﺟﺎزه داد از ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﺑﻪ ﺟﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬اﺳﺘﻔﺎده ﺷﻮد‪.‬‬

‫‪144‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪-14‬ﺳﻮرس و درﻳﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر در ﺣﺎﻟﺖ اﻳﺪهآل ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻓﺮﻗﻲ ﻧﺪارﻧﺪ وﻟﻲ در ﺷﺮاﻳﻂ واﻗﻌﻲ ﺑﻪ دﻟﻴﻞ ﺟﻬﺖ ﺗﺎﺑﺶ‬

‫در ﭘﺮوﺳﻪ ﺳﺎﺧﺖ ﻋﺮض ﻧﻮاﺣﻲ ﺳﻮرس و درﻳﻦ ﻣﺘﻔﺎوت ﻣﻲﺷﻮﻧﺪ‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(17-4‬‬

‫ﺷﻜﻞ ‪ 17-4‬در ﻋﻤﻞ ﻋﺮض دو ﻧﺎﺣﻴﻪ ﺳﻮرس و درﻳﻦ ﻳﻜﺴﺎن ﻧﻴﺴﺖ‬

‫ﻟﺬا ﺑﺮاي ﻫﻤﺎﻫﻨﮕﻲ ﺑﻴﺸﺘﺮ ﻣﻌﻤﻮﻻ ﻃﻲ ﻗﺮاردادي ﻧﺎﺣﻴﻪ ﻛﻨﺎري ﺑﺪﻧﻪ ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺳﻮرس آن در ﻧﻈﺮ ﻣﻲﮔﻴﺮﻳﻢ‪.‬‬

‫اﻳﻦ ﻗﺮاد داد دو ﻣﺰﻳﺖ ﻣﻬﻢ دارد ‪ :‬اول آﻧﻜﻪ در ﺗﻤﺎﻣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﻣﺸﺎﺑﻪ ﺗﻘﺮﻳﺒﺎ اﻧﺪازه ﻧﺎﺣﻴﻪ ﺳﻮرﺳﻬﺎ و ﻳﺎ‬

‫درﻳﻦﻫﺎ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﺑﺮاﺑﺮ اﺳﺖ و دوم آﻧﻜﻪ ﺧﻄﺎﻳﺎﺑﻲ ‪) LVS‬ﻛﻪ در ﺑﺨﺶ آﺷﻨﺎﻳﻲ ﺑﺎ ‪ Cadence‬ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ‬

‫داده ﺧﻮاﻫﺪ ﺷﺪ( ﺑﺎ رﻋﺎﻳﺖ اﻳﻦ ﻗﺮارداد راﺣﺖﺗﺮ ﻣﻲﺷﻮد‪.‬‬

‫‪ 4-4‬اﻧﻮاع ﺳﻴﮕﻨﺎل و ﻣﻴﺰان اﻫﻤﻴﺖ ﻫﺮ ﻳﻚ از آﻧﻬﺎ‬

‫در ﺣﺎﻟﺖ ﻛﻠﻲ ﻧﻮﻳﺰ اﻟﻜﺘﺮﻳﻜﻲ ﺧﻮاﺳﺘﻪ ﻳﺎ ﻧﺎﺧﻮاﺳﺘﻪ روي ﻫﺮ ﺳﻴﮕﻨﺎﻟﻲ وﺟﻮد دارد‪ .‬ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎت اﻟﻜﺘﺮﻳﻜﻲ ﻧﻮﻳﺰ‬

‫ﺗﻮﻟﻴﺪ ﻣﻲﻛﻨﻨﺪ اﻣﺎ ﺳﻄﺢ ﻧﻮﻳﺰ ﻗﻄﻌﺎت ﺑﺴﻴﺎر ﭘﺎﻳﻴﻦ ﻣﻲﺑﺎﺷﺪ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﺗﻨﻬﺎ ﻣﺪارات ﺣﺴﺎس را ﺗﺤﺖ ﺗﺎﺛﻴﺮ ﻗﺮار‬

‫ﻣﻲدﻫﺪ‪ .‬ﺑﻴﺸﺘﺮ ﻣﺸﻜﻼت ﻧﺎﺷﻲ از ﻧﻮﻳﺰ ﻛﻪ در ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ وﺟﻮد دارد ﻧﺎﺷﻲ از ﻛﻮﭘﻠﻴﻨﮓ ﺧﺎزﻧﻲ ﺑﻴﻦ ﻳﻚ‬

‫ﮔﺮه ﻣﺪار ﺑﺎ ﮔﺮه دﻳﮕﺮ ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﺧﺎزنﻫﺎ ﻫﻨﮕﺎﻣﻲ ﺑﻮﺟﻮد ﻣﻲآﻳﻨﺪ ﻛﻪ دو ﻧﻮار ﺑﻪ ﻣﻮازات ﻳﻜﺪﻳﮕﺮ ﻛﺸﻴﺪه ﺷﻮﻧﺪ‪.‬‬

‫اﮔﺮﭼﻪ اﻧﺪازه اﻳﻦ ﺧﺎزنﻫﺎ ﺑﺴﻴﺎر ﻛﻮﭼﻚ اﺳﺖ وﻟﻲ ﺑﺎ اﻓﺰاﻳﺶ ﻓﺮﻛﺎﻧﺲ ﻛﺎري ﻣﺪار ﻣﻴﺰان اﻧﺮژي ﻛﻮﭘﻞ ﺷﺪه ﺑﻴﻦ آﻧﻬﺎ‬

‫اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬در ﻣﺪارﺗﻲ ﻛﻪ داراي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻣﻲﺑﺎﺷﻨﺪ ﺣﺘﻲ ﻓﺼﻞ ﻣﺸﺘﺮكﻫﺎي ﻛﻮﭼﻜﻲ ﺑﻴﻦ ﻧﻮارﻫﺎي ﺑﺎ‬

‫‪145‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻣﻴﻨﻴﻤﻮم ﺿﺨﺎﻣﺖ ﻣﻲﺗﻮاﻧﺪ ﻣﻘﺪار اﻧﺮژي ﻧﻮﻳﺰ زﻳﺎدي را ﺑﻴﻦ دو ﻣﺪار ﻛﻮﭘﻞ ﻛﻨﺪ‪ .‬در ﻋﻤﻞ ﻫﻨﮕﺎﻣﻲ ﻛﻪ ﺣﺪاﻗﻞ ﻳﻜﻲ از‬

‫ﺳﻴﮕﻨﺎلﻫﺎ داراي ﻓﺮﻛﺎﻧﺴﻲ ﺑﺎﻻﺗﺮ از ‪ 1MHz‬ﺑﺎﺷﺪ اﻳﻦ ﻣﻮﺿﻮع اﻫﻤﻴﺖ ﭘﻴﺪا ﻣﻲﻛﻨﺪ‪ .‬در ﺑﻴﻦ ﺳﻴﮕﻨﺎلﻫﺎي آﻧﺎﻟﻮگ‬

‫ﺗﻌﺪاد ﻛﻤﻲ ﺳﻴﮕﻨﺎل ﺑﺎ ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ وﺟﻮد دارد در ﺣﺎﻟﻲ ﻛﻪ در ﺑﻴﻦ ﺳﻴﮕﻨﺎلﻫﺎي دﻳﺠﻴﺘﺎل اﻳﻦ ﺗﻌﺪاد ﺑﻴﺸﺘﺮ اﺳﺖ‪.‬‬
‫‪61‬‬
‫ﻫﺴﺘﻨﺪ ‪ ,‬ﺗﻤﺎﻣﻲ‬ ‫ﺗﻤﺎﻣﻲ ﺳﻴﮕﻨﺎلﻫﺎي دﻳﺠﻴﺘﺎﻟﻲ ﻛﻪ در ﺿﻤﻦ ﻋﻤﻠﻜﺮد ﻣﺪار داراي ﺗﺤﻮﻻت ﻣﺮﺗﺒﻪاي‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻮان و ﻫﻤﭽﻨﻴﻦ ﺳﻴﮕﻨﺎﻟﻬﺎي ﻣﺘﺼﻞ ﺑﻪ ﭘﻴﻦﻫﺎي ﺑﺎ ﺳﺮﻋﺖ ﺗﻐﻴﻴﺮ زﻳﺎد ﺟﺰو ﻣﻨﺎﺑﻊ ﻧﻮﻳﺰ ﻣﺤﺴﻮب ﻣﻲ‪-‬‬

‫ﺷﻮﻧﺪ‪.‬‬

‫ﺣﻀﻮر ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي ﺑﻪ ﺗﻨﻬﺎﻳﻲ ﻣﻀﺮ ﻧﻴﺴﺖ وﻟﻲ ﻫﻨﮕﺎﻣﻲ ﻛﻪ در ﻣﺪار ﺳﻴﮕﻨﺎلﻫﺎﻳﻲ وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﻨﺪ ﻛﻪ ﺑﻪ‬

‫ﻧﻮﻳﺰ ﻛﻮﭘﻞ ﺷﺪه ﺧﺎزﻧﻲ ﺣﺴﺎس ﺑﺎﺷﻨﺪ آﻧﮕﺎه وﺟﻮد ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي اﻫﻤﻴﺖ ﭘﻴﺪا ﻣﻲﻛﻨﺪ‪ .‬ﺳﻴﮕﻨﺎلﻫﺎي آﻧﺎﻟﻮگ‬

‫ﻧﺴﺒﺖ ﺑﻪ دﻳﺠﻴﺘﺎل ﺣﺴﺎﺳﻴﺖ ﺑﻴﺸﺘﺮي ﺑﻪ ﻧﻮﻳﺰ دارﻧﺪ وﻟﻲ ﻫﻤﻪ ﺳﻴﮕﻨﺎلﻫﺎي آﻧﺎﻟﻮگ ﺑﻪ ﻳﻚ اﻧﺪازه ﺑﻪ ﻧﻮﻳﺰ ﺣﺴﺎس‬

‫ﻧﻴﺴﺘﻨﺪ‪ .‬ﺣﺴﺎسﺗﺮﻳﻦ ﮔﺮهﻫﺎ آﻧﻬﺎﻳﻲ ﻫﺴﺘﻨﺪ ﻛﻪ ﺳﻴﮕﻨﺎلﻫﺎي ﺳﻄﺢ ﭘﺎﻳﻴﻦ)داﻣﻨﻪ ﻛﻢ( و ﺑﺎ ﺳﻄﺢ ﺑﺎﻻي اﻣﭙﺪاﻧﺴﻲ از‬

‫ﺧﻮد ﻋﺒﻮر ﻣﻲدﻫﻨﺪ‪.‬‬

‫ﺑﺮاي ﻣﺜﺎل ﺳﻴﮕﻨﺎلﻫﺎي ورودي ﻳﻚ ﺗﻘﻮﻳﺖﻛﻨﻨﺪه ﻧﺴﺒﺖ ﺑﻪ ﺳﻴﮕﻨﺎلﻫﺎي ﺧﺮوﺟﻲ آن ﺑﺴﻴﺎر ﺣﺴﺎسﺗﺮ ﻣﻲﺑﺎﺷﻨﺪ‬

‫ﭼﺮاﻛﻪ ﺳﻴﮕﻨﺎلﻫﺎي ﺧﺮوﺟﻲ ﺑﻪ اﻧﺪازه ﮔﻴﻦ ﺗﻘﻮﻳﺖﻛﻨﻨﺪه ﺗﻘﻮﻳﺖ ﺷﺪهاﻧﺪ و از ﻃﺮف دﻳﮕﺮ ﺳﻴﮕﻨﺎلﻫﺎي ﺧﺮوﺟﻲ ﻳﻚ‬

‫ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه داراي اﻣﭙﺪاﻧﺲ ﻛﻢ ﻣﻲﺑﺎﺷﻨﺪ وﻟﻲ ﺳﻴﮕﻨﺎلﻫﺎي ورودي داراي اﻣﭙﺪاﻧﺲ زﻳﺎد ﻫﺴﺘﻨﺪ‪ .‬ﺳﻴﮕﻨﺎلﻫﺎﻳﻲ‬

‫ﻛﻪ در زﻳﺮ آورده ﺷﺪه اﺳﺖ ﺟﺰو ﺣﺴﺎسﺗﺮﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ ﺑﻪ ﻧﻮﻳﺰ ﻣﻲﺑﺎﺷﻨﺪ ‪:‬‬

‫‪ ‬وروديﻫﺎي ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪهﻫﺎي ﺑﺎ ﮔﻴﻦ ﺑﺎﻻ و ﻣﻘﺎﻳﺴﻪ ﻛﻨﻨﺪهﻫﺎي دﻗﻴﻖ‬

‫‪ ‬وروديﻫﺎي ﻣﺒﺪلﻫﺎي آﻧﺎﻟﻮگ ﺑﻪ دﻳﺠﻴﺘﺎل‬

‫‪ ‬ﺧﺮوﺟﻲﻫﺎي ﻣﺮاﺟﻊ وﻟﺘﺎژ دﻗﻴﻖ‬

‫‪61‬‬
‫‪state transition‬‬

‫‪146‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ ‬ﺧﻄﻮط زﻣﻴﻦ آﻧﺎﻟﻮگ ﺑﻪ ﻣﺪارﻫﺎي ﺑﺴﻴﺎر دﻗﻴﻖ‬

‫‪ ‬ﺷﺒﻜﻪﻫﺎي ﻣﻘﺎوﻣﺘﻲ ﻣﻘﺪار ﺑﺎﻻي دﻗﻴﻖ‬

‫‪ ‬ﺳﻴﮕﻨﺎلﻫﺎي ﺑﺴﻴﺎر ﺿﻌﻴﻒ ﺑﺪون ﺗﻮﺟﻪ ﺑﻪ اﻣﭙﺪاﻧﺴﺸﺎن‬

‫‪ ‬ﻣﺪارﻫﺎي ﺑﺎ ﺟﺮﻳﺎن ﺑﺴﻴﺎر ﭘﺎﻳﻴﻦ از ﻫﺮ ﻧﻮع‬

‫ﺑﻴﺸﺘﺮ ﻃﺮاﺣﺎن ‪ Layout‬ﻋﻠﻢ وﺗﺠﺮﺑﻪ ﺻﺤﻴﺤﻲ از ﮔﺮهﻫﺎي ﻧﻮﻳﺰي و ﮔﺮهﻫﺎي ﺣﺴﺎس در ﻣﺪارات ﭘﻴﭽﻴﺪه آﻧﺎﻟﻮگ‬

‫ﻧﺪارﻧﺪ‪ .‬ﻟﺬا ﻃﺮاﺣﺎن ﻣﺪار ﻣﻮﻇﻔﻨﺪ اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ و ﮔﺮهﻫﺎ را ﺑﻪ ﻃﻮر دﻗﻴﻘﻲ در ﻣﺪار ﺧﻮد ﻣﺸﺨﺺ ﻛﻨﻨﺪ ﺗﺎ ﻃﺮاح‬

‫‪ Layout‬ﻗﺎدر ﺑﺎﺷﺪ آﻧﻬﺎ را ﺑﻪ ﻧﺤﻮ ﺻﺤﻴﺤﻲ رﺳﻢ ﻛﻨﺪ‪.‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي ﻧﺒﺎﻳﺪ از ﻛﻨﺎر ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎس ﻋﺒﻮر ﻛﻨﻨﺪ و ﻳﺎ ﺑﺮﻋﻜﺲ‪ .‬اﮔﺮ ﻧﺎﭼﺎر ﺑﻪ ﻋﺒﻮر ﺳﻴﮕﻨﺎل ﻧﻮﻳﺰي و‬

‫ﺳﻴﮕﻨﺎل ﺣﺴﺎس از روي ﻳﻜﺪﻳﮕﺮ ﺑﻮدﻳﻢ ﺑﺎﻳﺪ ﺳﻌﻲ ﺷﻮد ﺳﻄﺢ ﻣﺸﺘﺮك ﺑﻴﻦ اﻳﻦ دو ﺳﻴﮕﻨﺎل ﻣﻴﻨﻴﻤﻮم ﺷﻮد ﻳﻌﻨﻲ‬

‫اﻳﻦ دو ﺳﻴﮕﻨﺎل ﺑﻪ ﺻﻮرت ﻋﻤﻮدي از روي ﻳﻜﺪﻳﮕﺮ ﻋﺒﻮر ﻛﻨﻨﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ ﻃﺮاح ﻣﺪار ﺑﺎﻳﺪ ﺗﻌﻴﻴﻦ ﻛﻨﺪ ﻛﻪ آﻳﺎ‬

‫ﺳﻴﮕﻨﺎل ﺣﺴﺎس ﻧﻴﺎز ﺑﻪ ﺷﻴﻠﺪ دارد ﻳﺎ ﻧﻪ‪ .‬ﺑﺴﺘﻪ ﺑﻪ ﻣﻴﺰان ﺣﺴﺎﺳﻴﺖ ﺳﻴﮕﻨﺎل ﻣﻲﺗﻮان آن را ﺷﻴﻠﺪ ﻛﺮده ﻳﺎ در داﺧﻞ‬

‫ﺗﻮﻧﻞ ﻗﺮار دﻫﻴﻢ‪ .‬اﻳﻦ ﻣﻮارد در ﺑﺨﺶ ﺑﻌﺪي ﺑﻪ ﺻﻮرت ﻣﻔﺼﻞﺗﺮي ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﻨﺪ ﺷﺪ‪.‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي ﻧﺒﺎﻳﺪ در ﻣﺠﺎورت ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎس ﻗﺮار ﮔﻴﺮﻧﺪ‪ .‬اﮔﺮ ﻣﺠﺒﻮر ﺑﻮدﻳﻢ ﻛﻪ دو ﺳﻴﮕﻨﺎل ﻧﻮﻳﺰي و‬

‫ﺣﺴﺎس را از ﻛﻨﺎر ﻳﻜﺪﻳﮕﺪ ﻋﺒﻮر دﻫﻴﻢ ﺑﺎﻳﺪ در ﺑﻴﻦ اﻳﻦ دو ﺳﻴﮕﻨﺎل ﻳﻚ ﺳﻴﮕﻨﺎل دﻳﮕﺮ ﻗﺮار دﻫﻴﻢ‪.‬‬

‫ﻃﺮاح ﻣﺪار ﺑﺎﻳﺪ ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﻣﺪارﻫﺎي ﻧﻮﻳﺰي را از ﻣﺪارﻫﺎي ﺣﺴﺎس دور ﻛﻨﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ﺑﺎﻳﺪ در‬

‫ﺳﻄﺢ ‪ IC‬ﺑﺨﺸﻲ ﺑﺮاي ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي و ﺑﺨﺸﻲ ﺑﺮاي ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎس اﺧﺘﺼﺎص داده ﺷﻮد‪ .‬اﻳﻦ روش‬

‫ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻣﺪارﻫﺎي ﺣﺴﺎس از ﻗﻄﻌﺎت ﺗﻮان ﺑﺰرگ ﻓﺎﺻﻠﻪ ﺑﮕﻴﺮﻧﺪ‪.‬‬

‫‪147‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻃﻮل ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎس ﻧﺒﺎﻳﺪ ﺑﻴﺶ از ﺣﺪ زﻳﺎد ﺑﺎﺷﻨﺪ‪ .‬ﻫﺮ ﭼﻪ ﻃﻮل اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ اﺣﺘﻤﺎل‬

‫ﻛﻮﭘﻠﻴﻨﮓ ﻧﻮﻳﺰ ﺑﺎ آﻧﻬﺎ اﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﻳﻚ ﻃﺮاح ‪ Layout‬ﺑﺎﻳﺪ ﻣﺪارات آﻧﺎﻟﻮگ را ﺑﻪ ﻧﺤﻮي ﻗﺮار دﻫﺪ ﺗﺎ ﺳﻴﮕﻨﺎلﻫﺎي‬

‫ﺣﺴﺎﺳﻲ ﻛﻪ ﺑﻴﻦ آﻧﻬﺎ وﺟﻮد دارﻧﺪ از داﺧﻞ ﺑﻼكﻫﺎي دﻳﮕﺮ ﻋﺒﻮر ﻧﻜﻨﻨﺪ‪ .‬اﮔﺮﭼﻪ اﻳﻦ ﻛﺎر ﻫﻤﻴﺸﻪ اﻣﻜﺎن ﭘﺬﻳﺮ ﻧﻴﺴﺖ‬

‫وﻟﻲ ﻫﺮﭼﻪ ﻳﻚ ﻣﺪار ﻧﻮارﻫﺎي ﺳﻴﮕﻨﺎل ﺑﻠﻨﺪ ﺣﺴﺎس ﻛﻤﺘﺮي داﺷﺘﻪ ﺑﺎﺷﺪ راﺣﺖﺗﺮ ﻣﻲﺗﻮان آن را از آﺛﺎر ﻛﻮﭘﻠﻴﻨﮓ‬

‫ﺧﺎزﻧﻲ در اﻣﺎن ﻧﮕﺎه داﺷﺖ‪.‬‬

‫ﻃﺮاح ‪ Layout‬ﻧﺒﺎﻳﺪ ﺳﻴﮕﻨﺎلﻫﺎ را ﺑﺎ ﭘﻠﻲ رﺳﻢ ﻛﻨﺪ‪ .‬ﺣﺘﻲ ﭘﻠﻲ ﺑﺎ ﻣﻴﻨﻴﻤﻮم ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻧﺴﺒﺖ ﺑﻪ آﻟﻮﻣﻴﻨﻴﻮم‬

‫ﻣﻘﺎوﻣﺖ ﺑﻴﺸﺘﺮي دارد‪ .‬ﻟﺬا ﻃﺮاح ﺑﺎﻳﺪ ﺳﻌﻲ ﻛﻨﺪ ﻧﻮارﻫﺎي ﺑﺎ ﺟﺮﻳﺎن ﺑﺎﻻ ﻳﺎ ﻧﻮارﻫﺎي ﺑﺎ ﺳﺮﻋﺖ ﺑﺎﻻ را ﺑﺎ ﭘﻠﻲ رﺳﻢ‬

‫ﻧﻜﻨﺪ‪.‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي ﻧﺒﺎﻳﺪ از روي ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮﻧﻲ ﻋﺒﻮر ﻛﻨﻨﺪ‪ .‬اﻳﻦ ﻣﺤﺪودﻳﺖ ﺑﺮاي ﻃﺮاﺣﻲﻫﺎﻳﻲ ﻧﻈﻴﺮ‬

‫"ﻣﺮاﺟﻊ وﻟﺘﺎژ" و "ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪهﻫﺎي ﻛﻢ ﻧﻮﻳﺰ" داراي اﻫﻤﻴﺖ وﻳﮋه اﻳﺴﺖ‪.‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﺳﺮﻋﺖ ﺑﺎﻻ ﺣﺘﻲ اﮔﺮ داراي ﺷﻴﻠﺪ اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ ﺑﺎﺷﻨﺪ ﻧﺒﺎﻳﺪ از روي ﻣﺪارﻫﺎي ﺣﺴﺎس ﻋﺒﻮر ﻛﻨﻨﺪ‪.‬‬

‫ﻧﻮع دﻳﮕﺮي از دﺳﺘﻪ ﺑﻨﺪي ﺳﻴﮕﻨﺎلﻫﺎ دﺳﺘﻪ ﺑﻨﺪي ﺑﺮ اﺳﺎس ﻧﻮع ﺳﻴﮕﻨﺎل ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺣﺎﻟﺖ ﻛﻠﻲ ﺳﻴﮕﻨﺎلﻫﺎ ﺑﻪ دو‬

‫دﺳﺘﻪ ﺗﻘﺴﻴﻢ ﻣﻲﺷﻮﻧﺪ‪ ,‬ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﭘﺎﻳﻴﻦ و ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ‪.‬‬

‫ﻗﻮاﻋﺪي ﻛﻪ در ﺑﺎﻻ ذﻛﺮ ﺷﺪ درﺳﺘﻲ ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﭘﺎﻳﻴﻦ را ﺗﻀﻤﻴﻦ ﻣﻲﻛﻨﻨﺪ وﻟﻲ در ﻣﻮرد ﺳﻴﮕﻨﺎلﻫﺎي‬

‫ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻗﻮاﻋﺪ دﻳﮕﺮي ﻧﻴﺰ وﺟﻮد دارد ﻛﻪ ﺑﺎﻳﺪ ﻣﻮرد ﺗﻮﺟﻪ ﻗﺮار ﮔﻴﺮﻧﺪ‪.‬‬

‫‪ ‬ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ روي ﻣﺪارﻫﺎي ﺣﺴﺎس ﺑﻪ ﻧﻮﻳﺰ آﺛﺎر ﻧﺎﻣﻄﻠﻮﺑﻲ ﻣﻲﮔﺬارﻧﺪ‪ .‬ﻟﺬا اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ را‬

‫ﻧﺒﺎﻳﺪ از روي ﻣﺪارﻫﺎي ﺣﺴﺎس ﻋﺒﻮر داد و از ﻃﺮف دﻳﮕﺮ ﺧﻮد اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ ﺑﺴﻴﺎر ﺣﺴﺎس ﻫﺴﺘﻨﺪ و‬

‫ﻧﺒﺎﻳﺪ ﺳﻴﮕﻨﺎﻟﻲ از روي آﻧﻬﺎ ﻋﺒﻮر ﻛﻨﺪ‪ .‬ﺧﺼﻮﺻﺎ آﻧﻜﻪ ﻫﻴﭻ دو ﺳﻴﮕﻨﺎل ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻﻳﻲ ﻧﺒﺎﻳﺪ از روي ﻳﻜﺪﻳﮕﺮ‬

‫‪148‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻋﺒﻮر ﻛﻨﻨﺪ‪ .‬در ﺷﺮاﻳﻄﻲ ﻛﻪ ﻣﺠﺒﻮر ﺑﻪ ﻋﺒﻮر دادن دو ﺳﻴﮕﻨﺎل ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ از روي ﻳﻜﺪﻳﮕﺮ ﻫﺴﺘﻴﻢ ﺑﺎﻳﺪ‬

‫ﺳﻌﻲ ﺷﻮد ﺑﻪ ﺻﻮرت ﻋﻤﻮدي از روي ﻳﻜﺪﻳﮕﺮ ﻋﺒﻮر ﻛﻨﻨﺪ‪ .‬در اﻃﺮاف ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﺗﺎ ﻓﺎﺻﻠﻪ‬

‫ﻣﻄﻠﻮﺑﻲ ﻧﺒﺎﻳﺪ ﻫﻴﭽﮕﻮﻧﻪ ﺳﻴﮕﻨﺎل دﻳﮕﺮي ﻋﻠﻲ اﻟﺨﺼﻮص ﺳﻴﮕﻨﺎل ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻي دﻳﮕﺮي ﻋﺒﻮر داد‪.‬‬

‫‪ ‬در ﻣﺴﻴﺮﻫﺎﻳﻲ ﻛﻪ ﺳﻴﮕﻨﺎل ﻣﺠﺒﻮر ﺑﻪ ﭼﺮﺧﺶ ﺷﻮد ﻧﺒﺎﻳﺪ اﻳﻦ ﭼﺮﺧﺶ ‪ 90‬درﺟﻪ اي ﺑﺎﺷﺪ‪ .‬ﭼﺮﺧﺶ ‪90‬‬

‫درﺟﻪاي ﺑﺎﻋﺚ آﺳﻴﺐ رﺳﻴﺪن ﺑﻪ ﺳﻴﮕﻨﺎل ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻣﻲ ﺷﻮد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ﺑﺎﻳﺪ از ﭼﺮﺧﺶﻫﺎي ‪45‬‬

‫درﺟﻪاي اﺳﺘﻔﺎده ﻛﺮد ﻛﻪ در ﺑﺨﺶ ﻧﻜﺎت ﻃﺮاﺣﻲ و در ﻗﺴﻤﺖ ﺳﻠﻒﻫﺎ ﺑﻪ ﺻﻮرت ﻣﻔﺼﻞ ﺗﻮﺿﻴﺢ داده‬

‫ﺧﻮاﻫﻨﺪ ﺷﺪ‪.‬‬

‫‪ ‬ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﺑﺎﻳﺪ ﻛﻮﺗﺎﻫﺘﺮﻳﻦ ﻣﺴﻴﺮ ﻣﻤﻜﻨﻪ را ﻃﻲ ﻛﻨﻨﺪ و ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺑﻪ ﻃﻮر‬

‫ﻣﺴﺘﻘﻴﻢ و ﺑﺪون ﭘﻴﭻ و ﺗﺎب ﻫﺎي اﺿﺎﻓﻲ رﺳﻢ ﺷﻮﻧﺪ‪ .‬ﻳﻜﻲ از ﻣﻬﻤﺘﺮﻳﻦ ﻓﻠﻮﻫﺎي ﺳﻴﮕﻨﺎل ﻛﻪ در زﻣﺎن‬

‫ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﺑﺎﻳﺪ ﺑﻪ آن دﻗﺖ ﺷﻮد و ﻓﻀﺎي ﻻزم ﺑﺮاي آن در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﻮد ﻓﻠﻮي ﺳﻴﮕﻨﺎل ‪ RF‬ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ‪.‬‬

‫‪ ‬ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻﻳﻲ ﻛﻪ ﺑﻪ ﭘﺪﻫﺎ ﻣﺘﺼﻞ ﻣﻲﺷﻮﻧﺪ ﺑﺎﻳﺪ ﻛﻤﺘﺮﻳﻦ ﻓﺎﺻﻠﻪ ﻣﻤﻜﻨﻪ را ﻃﻲ ﻛﻨﻨﺪ ﻟﺬا در‬

‫ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﻃﺮحﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﺑﺎﻳﺪ ﺑﻬﻴﻨﻪ ﺗﺮﻳﻦ ﻣﻜﺎنﻫﺎ ﺑﺮاي اﺗﺼﺎل ﺑﻪ ﭘﺪﻫﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﻮد‪.‬‬

‫‪ ‬در ﻣﺪارﻫﺎﻳﻲ ﻛﻪ ﺳﻠﻒ وﺟﻮد دارد ﺑﺎﻳﺪ ﺑﻪ ﭼﻨﺪ ﻧﻜﺘﻪ ﺗﻮﺟﻪ ﻛﺮد‪.‬‬

‫اول آﻧﻜﻪ در اﻃﺮاف ﺳﻠﻒﻫﺎ ﺗﺎ ﻓﺎﺻﻠﻪي ﻣﺸﺨﺼﻲ ﻧﺒﺎﻳﺪ ﻫﻴﭽﮕﻮﻧﻪ ﻧﻮاري ﻋﺒﻮر داد ﻛﻪ اﻳﻦ ﻣﻌﻴﺎر ﺑﺴﺘﮕﻲ ﺑﻪ‬

‫ﻋﻮاﻣﻠﻲ دارد ﻛﻪ در ﺑﺨﺶ ﻣﺮﺑﻮط ﺑﻪ ﺳﻠﻒﻫﺎ ﺑﻪ ﺻﻮرت ﻣﻔﺼﻞ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﺪ ﺷﺪ‪ .‬دوم آﻧﻜﻪ در‬

‫اﻃﺮاف ﺳﻠﻒﻫﺎ ﺗﺎ ﻓﺎﺻﻠﻪي ﻣﺸﺨﺼﻲ ﻧﺒﺎﻳﺪ ﻫﻴﭽﮕﻮﻧﻪ ﻗﻄﻌﻪاي ﻣﺨﺼﻮﺻﺎ ﺧﺎزن ﻗﺮار داد‪ .‬ﺳﻮم آﻧﻜﻪ ﻧﻮاري ﻛﻪ‬

‫‪149‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺑﻪ ﺳﻠﻒ ﻣﺘﺼﻞ ﻣﻲﺷﻮد ﺑﺎﻳﺪ داراي ﻣﻴﻨﻴﻤﻮم ﻣﻘﺎوﻣﺖ ﺑﺎﺷﺪ ﭼﺮاﻛﻪ ﻣﻘﺎوﻣﺖ زﻳﺎد ﺑﺎﻋﺚ اﻓﺖ ‪ 62Q‬ﺳﻠﻒ ﻣﻲ‪-‬‬

‫ﺷﻮد‪.‬‬

‫‪ 5-4‬ﺗﻮﻧﻞ و ﺷﻴﻠﺪ ﻛﺮدن ‪ Track‬ﻫﺎ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﺑﺨﺶ ﻗﺒﻞ ﺑﻴﺎن ﺷﺪ ﺳﻴﮕﻨﺎلﻫﺎ از ﻧﻈﺮ ﻣﻴﺰان ﺣﺴﺎﺳﻴﺖ ﺑﻪ ﻧﻮﻳﺰ ﺑﻪ ﺳﻪ دﺳﺘﻪ ﺗﻘﺴﻴﻢ ﻣﻲ ﺷﻮﻧﺪ‪:‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻣﻌﻤﻮﻟﻲ‪ ,‬ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي و ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎس‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻣﻌﻤﻮﻟﻲ ﺳﻴﮕﻨﺎلﻫﺎﻳﻲ ﻫﺴﺘﻨﺪ ﻛﻪ ﺣﺴﺎﺳﻴﺘﺸﺎن ﺑﻪ ﻧﻮﻳﺰ ﻛﻢ اﺳﺖ و در ﻋﻴﻦ ﺣﺎل ﻣﻨﺒﻊ ﻧﻮﻳﺰ ﻧﻴﺰ ﺑﻪ‬

‫ﺣﺴﺎب ﻧﻤﻲآﻳﻨﺪ‪ .‬اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ را ﻣﻲﺗﻮان ﺑﺪون ﺷﻴﻠﺪ رﺳﻢ ﻛﺮد وﺣﺘﻲ ﻣﻲﺗﻮان آﻧﻬﺎ را در ﻣﺠﺎورت ﻳﻜﺪﻳﮕﺮ و ﻳﺎ‬

‫در ﻣﻮازات ﻳﻜﺪﻳﮕﺮ ﻗﺮار داد ﭼﺮا ﻛﻪ اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ ﻣﻌﻤﻮﻻ در ﻳﻚ زﻣﺎن ﻓﻌﺎل ﻧﻴﺴﺘﻨﺪ‪ .‬از اﻳﻦ دﺳﺖ ﺳﻴﮕﻨﺎلﻫﺎ ﻣﻲ‪-‬‬

‫ﺗﻮان ﺑﻪ ﺳﻴﮕﻨﺎلﻫﺎي ﻛﻨﺘﺮﻟﻲ اﺷﺎره ﻛﺮد‪.‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي در ﺑﺨﺶ ﻗﺒﻞ ﺑﻪ ﺻﻮرت ﻣﻔﺼﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪.‬‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎس ﺳﻴﮕﻨﺎلﻫﺎﻳﻲ ﻫﺴﺘﻨﺪ ﻛﻪ ﺑﻪ ﻧﻮﻳﺰ ﺑﺴﻴﺎر ﺣﺴﺎس ﺑﻮده و ﻋﻤﻠﻜﺮد ﻣﺪار را ﺗﺤﺖ ﺗﺎﺛﻴﺮ ﻗﺮار ﻣﻲ‪-‬‬

‫دﻫﻨﺪ‪ .‬از اﻳﻦ دﺳﺖ ﺳﻴﮕﻨﺎلﻫﺎ ﻣﻲﺗﻮان ﺑﻪ وﻟﺘﺎژﻫﺎي ﻛﻨﺘﺮﻟﻲ و وﻟﺘﺎژﻫﺎي ﺗﻨﻈﻴﻢ ﺑﺎﻳﺎس و ﺟﺮﻳﺎنﻫﺎي ﺑﺎﻳﺎس اﺷﺎره‬

‫ﻛﺮد‪ .‬ﻋﻼوه ﺑﺮ اﻳﻦ ﻛﻠﻴﻪ ﺳﻴﮕﻨﺎلﻫﺎي ﺣﺴﺎﺳﻲ ﻛﻪ ﺑﻪ ﭘﺪﻫﺎ ﻣﺘﺼﻞ ﻣﻲﺷﻮﻧﺪ )ﺑﻐﻴﺮ از ﺳﻴﮕﻨﺎلﻫﺎي ﺗﻐﺬﻳﻪ( ﺑﺎﻳﺪ ﺷﻴﻠﺪ‬

‫ﻳﺎ ﺗﻮﻧﻞ ﺷﻮﻧﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺑﺨﺶ ﻗﺒﻞ ﮔﻔﺘﻪ ﺷﺪ اﻳﻦ ﺳﻴﮕﻨﺎلﻫﺎ ﺑﺎﻳﺪ ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﺗﻤﻬﻴﺪاﺗﻲ در ﻛﻨﺎر‬

‫ﺳﻴﮕﻨﺎلﻫﺎي ﻧﻮﻳﺰي ﻗﺮار ﺑﮕﻴﺮﻧﺪ‪ .‬ﻳﻜﻲ از اﻳﻦ ﺗﻤﻬﻴﺪات ﻗﺮار دادن ﺷﻴﻠﺪ ﻳﺎ ﺗﻮﻧﻞ در اﻃﺮاف ﺳﻴﮕﻨﺎل ﺣﺴﺎس ﺑﻪ ﻧﻮﻳﺰ‬

‫ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪62‬‬
‫‪Quality Factor‬‬

‫‪150‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻴﻠﺪ ﻛﺮدن‪ :‬ﺑﺮاي ﺷﻴﻠﺪ ﻛﺮدن ﻳﻚ ﺳﻴﮕﻨﺎل ﺣﺴﺎس ﺑﻪ ﻧﻮﻳﺰ در دو ﻃﺮف آن ﻧﻮارﻫﺎﻳﻲ ﺑﺎ ﻋﺮض ﻣﻲﻧﻴﻤﻮم رﺳﻢ ﻣﻲ‪-‬‬

‫ﻛﻨﻴﻢ و اﻳﻦ ﻧﻮارﻫﺎ را ﺑﻪ زﻣﻴﻦ آﻧﺎﻟﻮگ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺎ اﻳﻦ روش ﻧﻮﻳﺰﻫﺎي ﻣﻮﺟﻮد در اﻃﺮاف ﺳﻴﮕﻨﺎل ﺣﺴﺎس‬

‫وارد زﻣﻴﻦ ﺷﺪه و آﺳﻴﺒﻲ ﺑﻪ ﺳﻴﮕﻨﺎل وارد ﻧﻤﻲﻛﻨﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 18-4‬‬

‫ﺷﻜﻞ ‪ 18-4‬اﻧﺘﻘﺎل ﻧﻮﻳﺰ ﺳﻴﮕﻨﺎل ﻧﻮﻳﺰي ﺑﻪ زﻣﻴﻦ‬

‫ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ ﻛﻪ ﺟﻨﺲ اﻳﻦ ﻧﻮارﻫﺎي ﺷﻴﻠﺪ ﺑﺎﻳﺪ ﺑﺎ ﺟﻨﺲ ﻧﻮار ﺳﻴﮕﻨﺎل ﻳﻜﺴﺎن ﺑﺎﺷﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل اﮔﺮ ﻧﻮار‬

‫ﺳﻴﮕﻨﺎل ﺑﺎ ﻣﺘﺎل ‪ 3‬رﺳﻢ ﺷﺪه اﺳﺖ ﺟﻨﺲ اﻳﻦ ﻧﻮارﻫﺎي ﺷﻴﻠﺪ ﻧﻴﺰ ﺑﺎﻳﺪ ﻣﺘﺎل ‪ 3‬ﺑﺎﺷﺪ‪ .‬ﺷﻴﻠﺪ ﻛﺮدن ﻣﻌﻤﻮﻻ ﺑﺮاي‬

‫ﺳﻴﮕﻨﺎلﻫﺎﻳﻲ ﺑﻜﺎر ﻣﻲ رود ﻛﻪ ﺣﺴﺎﺳﻴﺘﺸﺎن ﺑﻪ ﻧﻮﻳﺰ ﺑﻴﺸﺘﺮ اﺳﺖ ﻣﺜﻞ ﺟﺮﻳﺎنﻫﺎي ﺑﺎﻳﺎس‪ .‬ﻧﻤﻮﻧﻪ اي از اﻳﻨﮕﻮﻧﻪ ﺷﻴﻠﺪ‬

‫در ﺷﻜﻞ ‪ 19-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 19-4‬ﻧﻮار ﺷﻴﻠﺪ ﺷﺪه ﺑﺎ ﻛﻤﻚ دو ﻧﻮار از ﺟﻨﺲ ﻧﻮار اﺻﻠﻲ‬

‫‪151‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫در ﺷﻜﻞ ‪ 20-4‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﺗﻮان ﺷﻴﻠﺪ ﺷﺪه ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 20-4‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻧﻮار ﺷﻴﻠﺪ ﺷﺪه‬

‫ﻧﻮﻋﻲ ﺷﻴﻠﺪ ﻛﺮدن دﻳﮕﺮ ﻧﻴﺰ وﺟﻮد دارد و آن ﺷﻴﻠﺪ ﻛﺮدن ﻳﻚ ﺑﻼك ﻣﻲﺑﺎﺷﺪ‪ .‬اﮔﺮ ﺑﺴﺘﺮ را ﻣﺪلﺳﺎزي ﻛﻨﻴﻢ‬

‫ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﻛﻪ ﻣﺴﻴﺮﻫﺎي ﻣﻘﺎوﻣﺘﻲ ﺑﻴﻦ ﻛﺎﻧﺘﻜﺖﻫﺎي ‪ P+‬و ‪ P-Substrate‬وﺟﻮد دارد ﻟﺬا ﺗﻐﻴﻴﺮ وﻟﺘﺎژي در‬

‫ﻛﺎﻧﺘﻜﺖﻫﺎي ‪ P+‬ﺑﺎﻋﺚ ﺗﻐﻴﻴﺮ وﻟﺘﺎژ ﺑﺴﺘﺮ ﻣﻲﺷﻮد‪ .‬از ﻃﺮف دﻳﮕﺮ ﻣﺴﻴﺮﻫﺎي ﺧﺎزﻧﻲ ﺑﻴﻦ اﺗﺼﺎﻻت ‪, P+/n-well‬‬

‫‪ n+/p-sub‬و ﻫﻤﭽﻨﻴﻦ ‪ n-well/p-sub‬وﺟﻮد ﺧﻮاﻫﺪ داﺷﺖ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 21-4‬‬

‫ﺷﻜﻞ ‪ 21-4‬ﻣﺪل ﺑﺴﺘﺮ‬

‫‪152‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫از آﻧﺠﺎ ﻛﻪ ‪ R12 » R11, R22‬اﺳﺖ ) ‪ R12‬ﻣﻘﺎوﻣﺖ ﺑﻴﻦ ﻛﺎﻧﺘﻜﺖﻫﺎ‪ R11 ,‬و‪ R22‬ﻣﻘﺎوﻣﺖ ﺑﻴﺖ ﻛﺎﻧﺘﻜﺖﻫﺎ و‬

‫‪ backplate‬ﻣﻲﺑﺎﺷﻨﺪ( اﻛﺜﺮ ﻧﻮﻳﺰ ﺑﺴﺘﺮ ﺑﻪ ﺻﻮرت ﻋﻤﻮدي وارد ‪ backplate‬ﻣﻲﺷﻮد‪ .‬در ﻧﺘﻴﺠﻪ ‪ backplate‬ﺑﺎﻳﺪ ﺑﻪ‬

‫ﺧﻮﺑﻲ زﻣﻴﻦ ﺷﺪه ﺑﺎﺷﺪ ﺗﺎ ﻣﺎﻧﻊ اﻧﺘﺸﺎر ﻧﻮﻳﺰ ﺑﺴﺘﺮ ﺑﻪ ﻛﻞ ‪ IC‬ﺷﻮد]‪.[6‬‬

‫ﻣﻨﻈﻮر از ﺷﻴﻠﺪ ﻛﺮدن ﻳﻚ ﺑﻼك ﺟﺪا ﻛﺮدن ﻧﻮارﻫﺎي ‪ VDD‬و ‪ VSS‬آن از ﺳﺎﻳﺮ ﺑﻼك ﻫﺎ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در‬

‫ﺑﺨﺶ ﻗﺒﻞ ﮔﻔﺘﻪ ﺷﺪ ﻳﻜﻲ از روشﻫﺎي ﻣﻔﻴﺪ در ﻛﺎﻫﺶ اﺛﺮ ﻧﻮﻳﺰ ﺑﺮ ﺳﻴﮕﻨﺎل ﻫﺎي ﺣﺴﺎس آن اﺳﺖ ﻛﻪ ﺑﻼكﻫﺎي‬

‫ﺣﺴﺎس ﺑﻪ ﻧﻮﻳﺰ را از ﺑﻼكﻫﺎي ﻧﻮﻳﺰي ﺟﺪا ﻛﻨﻴﻢ‪ .‬ﺑﻼكﻫﺎﻳﻲ ﻣﺜﻞ ﺑﻼكﻫﺎي دﻳﺠﻴﺘﺎﻟﻲ ﻛﻪ داراي ﻛﻼك ﻓﺮﻛﺎﻧﺲ‬

‫ﺑﺎﻻ ﻫﺴﺘﻨﺪ ﺟﺰو ﺑﻼكﻫﺎي آﻟﻮده و ﻧﻮﻳﺰي ﺑﻪ ﺣﺴﺎب ﻣﻲآﻳﻨﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 22-4‬ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﻧﻮار‬

‫‪ VDD‬ﺑﻼك دﻳﺠﻴﺘﺎل داراي ﻧﻮﻳﺰ ﺑﻴﺸﺘﺮي ﻧﺴﺒﺖ ﺑﻪ ﻧﻮار ‪ VDD‬ﺑﻼك آﻧﺎﻟﻮگ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻟﺬا ﭘﺪ و ‪-bonding wire‬‬

‫ﻫﺎي ﻣﺮﺑﻮط ﺑﻪ ‪ VDD‬اﻳﻦ دو ﺑﻼك را از ﻳﻜﺪﻳﮕﺮ ﺟﺪا ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 22-4‬ﺟﺪا ﻛﺮدن ﻧﻮار ‪ VDD‬دو ﺑﻼك آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل‬

‫ﻫﻤﻴﻦ ﻣﻮﺿﻮع ﻣﻄﺎﺑﻖ ﺷﻜﻞ ﺷﻜﻞ ‪ 23-4‬ﺑﺮاي ﻧﻮارﻫﺎي ‪ VSS‬دو ﺑﻼك آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل ﻧﻴﺰ ﺻﺎدق اﺳﺖ‪.‬‬

‫‪153‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 23-4‬ﺟﺪا ﻛﺮدن ﻧﻮار ‪ VSS‬دو ﺑﻼك آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل‬

‫در ﺣﺎﻟﺖ ﻛﻠﻲ در ﻳﻚ ‪ IC‬ﻛﻪ ﺷﺎﻣﻞ ﺑﻼكﻫﺎي آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل ﻣﻲﺑﺎﺷﺪ ﻣﻌﻤﻮﻻ ﻧﻮار ‪ VDD‬ﺗﻤﺎم ﺑﻼكﻫﺎي‬

‫دﻳﺠﻴﺘﺎل را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﺮده و ﺑﻪ آن ‪ VDD‬ﻳﺎ ‪ DVDD‬ﻣﻲﮔﻮﻳﻨﺪ و در ﻧﻬﺎﻳﺖ آن را ﺑﻪ ﻳﻚ ﭘﺪ ﻣﺘﺼﻞ‬

‫ﻣﻲﻛﻨﻨﺪ‪ .‬ﻧﻮارﻫﺎي ‪ VDD‬ﻣﺮﺑﻮط ﺑﻪ ﺑﻼكﻫﺎي آﻧﺎﻟﻮگ را ﻧﻴﺰ ﺑﻪ ﺻﻮرت ﻣﺠﺰا ﺑﻪ ﭘﺪﻫﺎ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻨﺪ) اﻳﻦ‬

‫ﻧﻮارﻫﺎ ﻣﻌﻤﻮﻻ داراي اﺳﺎﻣﻲ ﻧﻈﻴﺮ ‪ AVDD-RF , AVDD-BB , AVDD-SYNTH , AVDD‬و ‪ ...‬ﻣﻲ‪-‬‬

‫ﺑﺎﺷﻨﺪ(‪.‬‬

‫دو روش ﺑﺮاي ﺟﺪا ﻛﺮدن زﻣﻴﻦﻫﺎي آﻧﺎﻟﻮگ و دﻳﺠﻴﺘﺎل وﺟﻮد دارد‪:‬‬

‫‪-1‬روش ﻏﻴﺮ ﻓﻌﺎل ﻳﺎ ‪ : Passive‬در اﻳﻦ روش ﺑﻼكﻫﺎ را ﺑﺎﻳﺪ ﺑﺎ ﻛﻤﻚ ﻛﺎﻧﺘﻜﺖﻫﺎي ‪ PSUB‬از ﻣﺎﺑﻘﻲ ﺑﺨﺶﻫﺎ ﺟﺪا و‬

‫ﺳﭙﺲ ﻛﺎﻧﺘﻜﺖﻫﺎ را ﺑﻪ زﻣﻴﻦ ﻣﺘﺼﻞ ﻛﺮد) ﺷﻜﻞ ‪ .( 24-4‬در اﻳﻦ روش ﺑﻪ ﻧﻜﺎت زﻳﺮ ﺑﺎﻳﺪ ﺗﻮﺟﻪ ﻛﺮد‪:‬‬

‫‪154‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ ‬ﻧﻮار ﺣﻔﺎﻇﺘﻲ‪ P+ 63‬از ﺟﻨﺲ ﻛﺎﻧﺘﻜﺖ دﻳﻔﻴﻮژن ‪ P+‬ﺑﻮده ﻛﻪ روي ﺑﺴﺘﺮ ‪ P‬ﻗﺮار ﻣﻲﮔﻴﺮد و ﺑﺮاي ﺟﻤﻊ ﻛﺮدن‬

‫ﺣﻔﺮهﻫﺎ ﺑﻜﺎر ﻣﻲرود‪ .‬ﻧﻮار ﺣﻔﺎﻇﺘﻲ ‪ N+‬از ﺟﻨﺲ ﻛﺎﻧﺘﻜﺖ دﻳﻔﻴﻮژن ‪ N+‬ﺑﻮده ﻛﻪ روي ‪ N-Well‬ﻗﺮار ﻣﻲ‪-‬‬

‫ﮔﻴﺮد و ﺑﺮاي ﺟﻤﻊ ﻛﺮدن اﻟﻜﺘﺮونﻫﺎ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫‪ ‬ﻣﻘﺎوﻣﺖ ﻧﻮار ﺣﻔﺎﻇﺘﻲ ﺑﺎﻳﺪ ﺗﺎ آﻧﺠﺎ ﻛﻪ اﻣﻜﺎن دارد ﻛﻮﭼﻚ ﺑﺎﺷﺪ ﻟﺬا اﻳﻦ ﻧﻮار ﺑﺎﻳﺪ ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ‬

‫ﺿﺨﻴﻢ رﺳﻢ ﺷﻮد‪.‬‬

‫‪ ‬ﻧﻮار ﺣﻔﺎﻇﺘﻲ ﺑﺎﻳﺪ در ﻧﺰدﻳﻜﺘﺮﻳﻦ ﻓﺎﺻﻠﻪ ﻣﻤﻜﻦ ﻧﺴﺒﺖ ﺑﻪ ﻣﻨﺒﻊ ﻧﻮﻳﺰ ﻗﺮار ﺑﮕﻴﺮد‪.‬‬

‫ﺷﻜﻞ ‪ 24-4‬ﻧﻤﻮﻧﻪ اي از ﻣﺪار ﺧﻔﺎﻇﺘﻲ از ﻧﻮع ‪P‬‬

‫‪-2‬روش ﻓﻌﺎل ﻳﺎ ‪ : Active‬در اﻳﻦ روش از ﻧﻮار ﺣﻔﺎﻇﺘﻲ ﻓﻌﺎل اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺗﺎ ﺑﻪ ﺻﻮرت ﻓﻌﺎل ﺑﻼكﻫﺎي‬

‫ﺣﺴﺎس را از ﺑﻼكﻫﺎي ﻏﻴﺮﺣﺴﺎس ﺟﺪا ﻛﻨﺪ)ﺷﻜﻞ ‪ .(25-4‬ﻧﻮار ﺣﻔﺎﻇﺘﻲ ﻓﻌﺎل ﺑﻬﺘﺮ از ﻧﻮار ﺣﻔﺎﻇﺘﻲ ﻏﻴﺮﻓﻌﺎل ﻋﻤﻞ‬

‫ﻣﻲﻛﻨﺪ‪ .‬در اﻳﻦ روش ‪ Inverting voltage buffer‬ﺑﺎﻳﺪ داراي ﭘﻬﻨﺎي ﺑﺎﻧﺪ ﺑﺰرﮔﻲ ﺑﺎﺷﺪ ﺗﺎ در ﺑﺘﻮاﻧﺪ در ﻣﻘﺎﺑﻞ اﻛﺜﺮ‬

‫ﻧﻮﻳﺰﻫﺎي ﺑﺴﺘﺮ ﻣﺜﻤﺮ ﺛﻤﺮ ﺑﺎﺷﺪ ﭼﺮا ﻛﻪ ‪ vn‬ﺷﺎﻣﻞ اﻟﻤﺎنﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻﻳﻲ ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺗﻤﺎﻣﻲ اﻳﻦ اﻟﻤﺎنﻫﺎ ﺑﺎﻳﺪ‬

‫ﺟﻬﺖ ﺣﺬف ﻧﻮﻳﺰ ﺑﺴﺘﺮ در ﺧﺮوﺟﻲ ‪ buffer‬ﻇﺎﻫﺮ ﺷﻮﻧﺪ‪ .‬ﺑﺮاي اﻃﻼﻋﺎت ﺑﻴﺸﺘﺮ در اﻳﻦ زﻣﻴﻨﻪ ﺑﻪ ﻣﻘﺎﻟﻪ ﻣﺮﺑﻮﻃﻪ‬

‫ﻣﺮاﺟﻌﻪ ﺷﻮد] ‪.[5‬‬

‫‪63‬‬
‫‪Guard Ring‬‬

‫‪155‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 25-4‬ﻧﻤﻮﻧﻪ اي از ﻣﺪار ﺣﻔﺎﻇﺘﻲ ‪Active‬‬

‫ﺗﻮﻧﻞ ﻛﺮدن‪ :‬ﺑﺮاي ﺗﻮﻧﻞ ﻛﺮدن ﺳﻴﮕﻨﺎل ﺣﺴﺎس ﺑﻪ ﻧﻮﻳﺰ در ﺑﺎﻻ و ﭘﺎﻳﻴﻦ ﻧﻮار ﺳﻴﮕﻨﺎل ﻧﻮارﻫﺎﻳﻲ ﻗﺮار ﻣﻲدﻫﻴﻢ و ﺳﭙﺲ‬

‫دو ﻃﺮف اﻳﻦ ﻧﻮارﻫﺎ را ﺑﺎ ﻛﻤﻚ ‪ via‬ﻫﺎ ﻣﻲدوزﻳﻢ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ ﻧﻮار ﺳﻴﮕﻨﺎل از ﺟﻨﺲ ﻣﺘﺎل ‪(n) 3‬‬

‫ﻣﻲﺑﺎﺷﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ دو ﻧﻮار ﺑﺎ ﻋﺮض ﺑﻴﺸﺘﺮ و از ﺟﻨﺲ ﻣﺘﺎل ‪ (n-1)2‬و ﻣﺘﺎل ‪ (n+1) 4‬ﺑﺮ روي اﻳﻦ ﻧﻮار رﺳﻢ‬

‫ﻣﻲﻛﻨﻴﻢ‪ .‬ﺳﭙﺲ اﻳﻦ دو ﻧﻮار ﻋﺮﻳﺾﺗﺮ را ﺑﺎ ﻛﻤﻚ ‪ via‬ﻫﺎي ‪ 2‬ﺑﻪ ‪ 3‬و ‪ 3‬ﺑﻪ ‪ 4‬ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ و آﻧﮕﺎه آﻧﻬﺎ‬

‫را ﺑﻪ زﻣﻴﻦ آﻧﺎﻟﻮگ وﺻﻞ ﻣﻲﻛﻨﻴﻢ‪ .‬ﻧﻤﻮﻧﻪاي از ﻳﻚ ﺳﻴﮕﻨﺎل ﺗﻮﻧﻞ ﺷﺪه در ﺷﻜﻞ ‪ 26-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 26-4‬ﻧﻮار ﺗﻮﻧﻞ ﺷﺪه‬

‫در ﺷﻜﻞ ‪ 27-4‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻧﻮار ﺳﻴﮕﻨﺎل از ﺟﻨﺲ ﻣﺘﺎل‪ 2‬ﻛﻪ ﺗﻮﺳﻂ دو ﻧﻮار از ﺟﻨﺲﻫﺎي ﻣﺘﺎل‪ 1‬و ﻣﺘﺎل‪3‬‬

‫ﺷﻴﻠﺪ ﺷﺪه اﺳﺖ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪156‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 27-4‬ﺳﻄﺢ ﻣﻘﻄﻊ ﻳﻚ ﻧﻮار ﺳﻴﮕﻨﺎل ﺗﻮﻧﻞ ﺷﺪه‬

‫اﻳﻦ روش ﺑﺮاي ﺳﻴﮕﻨﺎلﻫﺎﻳﻲ ﺑﻜﺎر ﻣﻲرود ﻛﻪ ﺣﺴﺎﺳﻴﺘﺸﺎن ﺑﻪ ﻧﻮﻳﺰ ﺑﺴﻴﺎر زﻳﺎد اﺳﺖ ﻣﺜﻞ ﺳﻴﮕﻨﺎلﻫﺎي ﻛﻨﺘﺮل‬

‫وﻟﺘﺎژ‪ .‬ﻣﺤﺪودﻳﺘﻲ ﻛﻪ اﻳﻦ روش دارد آن اﺳﺖ ﻛﻪ ﻗﻮاﻋﺪ زوج و ﻓﺮد ﺑﻮدن ﻣﺘﺎلﻫﺎ در آن رﻋﺎﻳﺖ ﻧﻤﻲﺷﻮد‪ .‬از ﻃﺮف‬

‫دﻳﮕﺮ ﻧﻮارﻫﺎي ﻋﺮﻳﻀﻲ ﻛﻪ در دو ﻃﺮف ﺳﻴﮕﻨﺎل رﺳﻢ ﻣﻲﺷﻮﻧﺪ ﺧﻮد ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ ﺑﻴﻦ‬

‫ﺳﻴﮕﻨﺎل و ﺧﻮدﺷﺎن ﻣﻲﺷﻮﻧﺪ ﻛﻪ ﻣﻄﻠﻮب ﻧﻴﺴﺖ‪ .‬ﻟﺬا ﺟﺰ در ﻣﻮارد ﺿﺮوري و در ﻣﺴﺎﻓﺖﻫﺎي ﻛﻮﺗﺎه از اﻳﻦ روش‬

‫اﺳﺘﻔﺎده ﻧﻤﻲﺷﻮد‪ .‬ﻣﻨﻈﻮر از ﻗﻮاﻋﺪ زوج و ﻓﺮد ﺑﻮدن ﻣﺘﺎلﻫﺎ آن اﺳﺖ ﻛﻪ ﺑﺮاي راﺣﺘﻲ ﻛﺎر ﻗﺮارداد ﻣﻲﺷﻮد ﻛﻠﻴﻪ‬

‫ﻣﺘﺎلﻫﺎي زوج ﺑﻪ ﺻﻮرت ﻋﻤﻮدي و ﻛﻠﻴﻪ ﻣﺘﺎلﻫﺎي ﻓﺮد ﺑﻪ ﺻﻮرت اﻓﻘﻲ رﺳﻢ ﺷﻮﻧﺪ‪ .‬اﻳﻦ ﻗﺮارداد در ﺑﻼكﻫﺎي ﺳﻄﺢ‬

‫ﺑﺎﻻ ﺑﺴﻴﺎر ﻣﻮﺛﺮ و ﻛﺎرآﻣﺪ اﺳﺖ و در ﻋﻴﻦ ﺣﺎل ﺳﺮﻋﺖ و دﻗﺖ در ﻃﺮاﺣﻲ ‪ Layout‬را اﻓﺰاﻳﺶ ﻣﻲدﻫﺪ‪.‬‬

‫‪ 6-4‬ﺗﻌﻴﻴﻦ ﺿﺨﺎﻣﺖ ‪ Track‬ﻫﺎ و ﻧﻮع آﻧﻬﺎ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺑﺨﺶ ﻫﺎي ﻗﺒﻞ ﺑﻴﺎن ﺷﺪ ﺿﺨﺎﻣﺖ و ﻧﻮع ﻧﻮارﻫﺎﻳﻲ ﻛﻪ ﺳﻴﮕﻨﺎلﻫﺎ را از ﺧﻮد ﻋﺒﻮر ﻣﻲدﻫﻨﺪ ﺑﺴﻴﺎر‬

‫ﻣﻬﻢ و داراي اﻫﻤﻴﺖ ﺧﺎﺻﻲ اﺳﺖ‪ .‬در اﻳﻦ ﺑﺨﺶ اﺑﺘﺪا ﺑﻪ ﺗﻌﻴﻴﻦ ﺿﺨﺎﻣﺖ ﻧﻮارﻫﺎ ﻣﻲﭘﺮدازﻳﻢ و ﺳﭙﺲ ﻧﻮع ﻫﺮ ﻳﻚ را‬

‫ﺗﻮﺿﻴﺢ ﻣﻲدﻫﻴﻢ‪.‬‬

‫اﻧﺪازه ﺿﺨﺎﻣﺖ ﻧﻮارﻫﺎ ﺑﻪ ﻣﻴﺰان ﺟﺮﻳﺎﻧﻲ ﻛﻪ از آﻧﻬﺎ ﻋﺒﻮر ﻣﻲﻛﻨﺪ ﺑﺴﺘﮕﻲ دارد‪ .‬ﻃﻲ ﻗﺮار دادي ﺑﻪ ﻃﻮر ﻣﺘﻮﺳﻂ ﺑﻪ‬

‫ازاي ﻫﺮ ‪ 1mA‬ﺟﺮﻳﺎن ﻋﺒﻮري از ﻫﺮ ﻧﻮار ﺿﺨﺎﻣﺘﻲ ﻣﻌﺎدل ‪ 1um‬در ﻧﻈﺮ ﻣﻲﮔﻴﺮﻳﻢ‪ .‬ﺑﺮاي ﻣﺜﺎل اﮔﺮ ﺷﺎﺧﻪاي داراي‬

‫ﺟﺮﻳﺎن ‪ 3mA‬ﺑﺎﺷﺪ ﺑﺎﻳﺪ ﻋﺮض ﻧﻮار ﺣﺎﻣﻞ آن ﺣﺪ اﻗﻞ ‪ 3um‬ﺑﺎﺷﺪ‪.‬‬

‫‪157‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫دو اﻳﺮاد اﺳﺎﺳﻲ ﺑﺮ اﻳﻦ ﺑﺨﺶ وﺟﻮد دارد ‪ :‬اول آﻧﻜﻪ ﻣﺤﺪودﻳﺖ ﺳﻄﺢ ﺑﻪ ﻣﺎ اﻳﻦ اﺟﺎزه را ﻧﻤﻲدﻫﺪ ﻛﻪ ﺿﺨﺎﻣﺖ‬

‫ﻧﻮارﻫﺎ از ﺣﺪي ﺑﻴﺸﺘﺮ ﺷﻮد و دوم آﻧﻜﻪ ﻫﺮ ﭼﻪ ﺿﺨﺎﻣﺖ ﻳﻚ ﻧﻮار ﺑﻴﺸﺘﺮ ﺷﻮد ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ آن ﻧﻴﺰ اﻓﺰاﻳﺶ ﻣﻲ‪-‬‬

‫ﻳﺎﺑﺪ‪ .‬ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ ﺑﻴﻦ ﺳﻄﺢ ﺑﺎ ﺳﻄﺢ و ﻳﺎ ﺳﻄﺢ ﺑﺎ ﻟﺒﻪ و ﻳﺎ ﻟﺒﻪ ﺑﺎ ﻟﺒﻪ ﺑﻮﺟﻮد ﻣﻲآﻳﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 28-4‬در‬

‫اداﻣﻪ ﺑﻪ ﺑﻴﺎن روش ﻫﺎﻳﻲ ﻣﻲﭘﺮدازﻳﻢ ﻛﻪ ﺗﺎ ﺣﺪودي اﻳﻦ اﻳﺮادات را ﻣﺮﺗﻔﻊ ﻛﻨﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 28-4‬ﺧﺎزن ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ‬

‫ﻫﺮﮔﺎه ﺿﺨﺎﻣﺖ ﻧﻮاري از ﺣﺪ ﻗﺎﺑﻞ ﻗﺒﻮﻟﻲ ﻛﻪ ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﺳﻄﺢ در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد ﻓﺮاﺗﺮ رﻓﺖ ﻣﻲﺗﻮان‬

‫ﻧﻮارﻫﺎ را ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﺳﺎﻧﺪوﻳﭻ ﻛﺮد‪ .‬در اﻳﻦ روش ﺿﺨﺎﻣﺖ ﻧﻮار را ﺑﺮ ﺗﻌﺪاد ﻻﻳﻪﻫﺎي ﺳﺎﻧﺪوﻳﭻ ﺗﻘﺴﻴﻢ ﻛﺮده و ﺑﻪ ﺗﻌﺪاد‬

‫آﻧﻬﺎ ﻧﻮار ﺑﺎ ﺿﺨﺎﻣﺖ ﻛﻤﺘﺮ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻣﻮازي ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻧﻮاري ﺑﺎ ﺿﺨﺎﻣﺖ ‪ 15um‬ﻧﻴﺎز دارﻳﻢ‬

‫در ﺣﺎﻟﻲ ﻛﻪ ﻓﻀﺎي ﻣﻮﺟﻮد در ‪ Layout‬ﺿﺨﺎﻣﺖ را ﺗﺎ ‪ 5um‬ﻣﺤﺪود ﻛﺮده اﺳﺖ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ‪ 3‬ﻧﻮار ﺑﺎ ﺟﻨﺲﻫﺎي‬

‫ﻣﺨﺘﻠﻒ وﻟﻲ ﺑﺎ ﺿﺨﺎﻣﺖﻫﺎي ﻳﻜﺴﺎن ‪ 5um‬ﺑﻪ ﺻﻮرت ﻣﻮازي و روي ﻳﻜﺪﻳﮕﺮ رﺳﻢ ﻣﻲﻛﻨﻴﻢ)ﻓﺮﺿﺎ ﺑﺎ ﻣﺘﺎلﻫﺎي‬

‫‪1‬و‪3‬و‪ ( 5‬و ﺳﭙﺲ ﺑﺎ ﻛﻤﻚ ‪ via‬ﻫﺎي ﻣﺮﺑﻮﻃﻪ اﻳﻦ ﻧﻮارﻫﺎ را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪158‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺑﻪ اﻳﻦ ﺻﻮرت ﺟﺮﻳﺎن در اﻳﻦ ﺳﻪ ﻻﻳﻪ ﺟﺎري ﺧﻮاﻫﺪ ﺷﺪ‪ .‬ﻧﻜﺘﻪ ﻣﻬﻢ و ﻗﺎﺑﻞ ﺗﻮﺟﻪ آن اﺳﺖ ﻛﻪ ﺣﺘﻤﺎ ‪ via‬ﻫﺎي‬

‫ﻣﺮﺑﻮﻃﻪ ﺑﻪ ﺻﻮرت ﻛﺎﻣﻞ و در دو ﻃﺮف ﻧﻮار ﻗﺮار داده ﺷﻮﻧﺪ‪ .‬اﮔﺮ اﻳﻦ ﻧﻜﺘﻪ ﻓﺮاﻣﻮش ﺷﻮد ﺿﺨﺎﻣﺖ ﻧﻮار ﻧﻬﺎﻳﻲ از‬

‫ﺿﺨﺎﻣﺖ واﻗﻌﻴﺶ ﺑﺴﻴﺎر ﻛﻮﭼﻜﺘﺮ ﺧﻮاﻫﺪ ﺷﺪ و آﺛﺎر ﺟﺒﺮان ﻧﺎﭘﺬﻳﺮي ﺑﺮ ﻋﻤﻠﻜﺮد ﻃﺮح ﺧﻮاﻫﺪ ﮔﺬاﺷﺖ‪ .‬روش‬

‫ﺳﺎﻧﺪوﻳﭻ ﻛﺮدن ﺗﻘﺮﻳﺒﺎ در ﺗﻤﺎﻣﻲ ﻧﻮارﻫﺎي ﺗﻐﺬﻳﻪ )‪ (VDD & VSS‬اﺟﺮا ﻣﻲﺷﻮد‪.‬‬

‫اﮔﺮ ﻃﻮل ﻧﻮارﻫﺎي ﺳﺎﻧﺪوﻳﭻ ﺷﺪه از ﺣﺪي ﻓﺮاﺗﺮ رود ﺑﺎﻳﺪ ﻋﻼوه ﺑﺮ دو ﻃﺮف ﻧﻮار ﺳﺎﻧﺪوﻳﭻ ﺷﺪه ‪ via‬ﻫﺎ را در اواﺳﻂ‬

‫ﻣﺴﻴﺮ ﻧﻴﺰ ﻗﺮار داد‪ .‬ﺗﻌﺪاد اﻳﻦ ‪ via‬ﻫﺎ ﺑﻪ ﺗﺠﺮﺑﻪ ﻃﺮاح ﺑﺴﺘﮕﻲ دارد‪ .‬ﺗﻌﺪاد ﻛﻢ اﻳﻦ ‪ via‬ﻫﺎ ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﺟﺮﻳﺎن‬

‫زﻳﺎدي ﺑﻪ ﻃﻮر ﻧﺎﮔﻬﺎﻧﻲ از داﺧﻞ آﻧﻬﺎ ﻋﺒﻮر ﻛﺮده و ﺑﺎﻋﺚ ﺳﻮﺧﺘﮕﻲ و ﺧﺮاﺑﻲ آﻧﻬﺎ ﺷﻮد ﻛﻪ اﻳﻦ ﻣﻮﺿﻮع ﻫﻤﺎﻧﻄﻮر ﻛﻪ‬

‫ﮔﻔﺘﻪ ﺷﺪ آﺛﺎر ﺟﺒﺮان ﻧﺎﭘﺬﻳﺮي دارد‪ .‬از ﻃﺮف دﻳﮕﺮ ﺗﻌﺪاد زﻳﺎد ‪ via‬ﺑﺎﻋﺚ اﻳﺠﺎد ﺣﻔﺮهﻫﺎي زﻳﺎدي در ﺳﻄﺢ ﻣﺘﺎلﻫﺎ‬

‫ﺷﺪه و ﺟﺮﻳﺎنﻫﺎي ﮔﺮداﺑﻲ و در ﻧﺘﻴﺠﻪ اﻓﺖ ﺷﺪﻳﺪ وﻟﺘﺎژ و اﻓﺰاﻳﺶ ﺗﻮان ﻣﺼﺮﻓﻲ را ﻧﺎﺷﻲ ﻣﻲﺷﻮﻧﺪ‪ .‬ﻟﺬا ﺗﻌﺪاد ‪ via‬ﻫﺎ‬

‫ﻧﻮﻋﻲ ﺳﺒﻚ ﺳﻨﮕﻴﻦ ﻛﺮدن‪ 64‬ﺑﻴﻦ اﻳﻤﻦ ﺑﻮدن ﻧﻮار و ﺗﻮان ﻣﺼﺮﻓﻲ آن ﻣﺤﺴﻮب ﻣﻲﺷﻮد‪.‬‬

‫ﺿﺨﺎﻣﺖ ﻧﻮار و اﻧﺪازه ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ از ﻃﺮف دﻳﮕﺮ داراي ﻧﻮﻋﻲ ﺳﺒﻚ ﺳﻨﮕﻴﻦ ﻛﺮدن ﻣﻲﺑﺎﺷﻨﺪ‪ .‬ﻫﺮﭼﻪ ﺿﺨﺎﻣﺖ‬

‫ﻧﻮار ﺑﻴﺸﺘﺮ ﺑﺎﺷﺪ ﻗﺪرت ﺟﺮﻳﺎندﻫﻲ آن ﻧﻴﺰ ﺑﻴﺸﺘﺮ اﺳﺖ وﻟﻲ از ﻃﺮف دﻳﮕﺮ اﻧﺪازه ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ آن ﻧﻴﺰ زﻳﺎدﺗﺮ‬

‫ﻣﻲﺷﻮد‪ .‬ﻃﺮاح ‪ Layout‬ﺑﺎ ﻛﻤﻚ ﻃﺮاح ﻣﺪار ﻣﻲ ﺑﺎﻳﺴﺖ ﺑﻬﻴﻨﻪﺗﺮﻳﻦ ﺿﺨﺎﻣﺖ را ﺑﺮاي ﻫﺮ ﻧﻮار ﭘﻴﺪا ﻛﻨﻨﺪ‪ .‬اﻟﺒﺘﻪ‬

‫ﺳﺎﻧﺪوﻳﭻ ﻛﺮدن ﺧﻮد در ﻛﺎﻫﺶ اﻳﻦ ﻣﺸﻜﻞ ﻣﻮﺛﺮ اﺳﺖ ﭼﺮا ﻛﻪ ﺿﺨﺎﻣﺖ را ﺗﺎ ﺣﺪ ﺧﻮﺑﻲ ﻛﺎﻫﺶ ﻣﻲدﻫﺪ‪.‬‬

‫ﻣﺰﻳﺖ ﻣﻬﻢ دﻳﮕﺮي ﻛﻪ ﺳﺎﻧﺪوﻳﭻ ﻛﺮدن ﻳﻚ ﻧﻮار دارد اﻳﻦ اﺳﺖ ﻛﻪ در ﻧﻮارﻫﺎﻳﻲ ﻛﻪ اﻓﺖ وﻟﺘﺎژ در آﻧﻬﺎ ﺑﺴﻴﺎر ﻣﻬﻢ‬

‫اﺳﺖ ﺣﺘﻲ اﮔﺮ ﺟﺮﻳﺎن ﻫﻢ زﻳﺎد ﻧﺒﺎﺷﺪ اﻳﻦ روش ﺑﺴﻴﺎر ﻛﺎرآﻣﺪ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺳﺎﻧﺪوﻳﭻ ﻛﺮدن اﻧﺪازه ﻣﻘﺎوﻣﺖ ﻣﻮﺟﻮد در‬

‫ﻣﺴﻴﺮ ﺳﻴﮕﻨﺎل را ﺗﺎ ﺣﺪ ﻗﺎﺑﻞ ﻗﺒﻮﻟﻲ ﻛﺎﻫﺶ ﻣﻲدﻫﺪ ﺑﻪ اﻳﻦ ﺻﻮرت ﻛﻪ ﺑﺎ ﺳﺎﻧﺪوﻳﭻ ﻛﺮدن ﺑﻪ ﺗﻌﺪاد ﻻﻳﻪﻫﺎي ﺳﺎﻧﺪوﻳﭻ‬

‫ﻣﻘﺎوﻣﺖ ﺗﻘﺮﻳﺒﺎ ﻣﺴﺎوي ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻣﻮازي ﻣﻲﺷﻮﻧﺪ ﻛﻪ ﻃﺒﻖ ﻗﺎﻧﻮن ﻣﻘﺎوﻣﺖﻫﺎي ﻣﻮازي ﺑﺎﻋﺚ ﻛﺎﻫﺶ ﻛﻞ ﻣﻘﺎوﻣﺖ‬

‫‪64‬‬
‫‪Trade off‬‬

‫‪159‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻣﻮﺟﻮد در ﻣﺴﻴﺮ ﺳﻴﮕﻨﺎل ﻣﻲﺷﻮد‪ .‬ﻟﺬا در ﻧﻮارﻫﺎﻳﻲ ﻛﻪ اﻓﺖ وﻟﺘﺎژ داراي اﻫﻤﻴﺖ زﻳﺎدي اﺳﺖ ﺻﺮف ﻧﻈﺮ از اﻧﺪازه‬

‫ﺟﺮﻳﺎن ﻋﺒﻮري از ﻧﻮار ‪ ,‬ﻧﻮار را ﺳﺎﻧﺪوﻳﭻ ﻧﻴﺰ ﻣﻲﻛﻨﻴﻢ‪ .‬ﻋﻠﺖ آﻧﻜﻪ ﮔﻔﺘﻪ ﺷﺪ ﻣﻘﺎوﻣﺖﻫﺎي ﺗﻘﺮﻳﺒﺎ ﻣﺴﺎوي ﺗﻔﺎوت در‬

‫ﺟﻨﺲ ﻧﻮارﻫﺎ ﻣﻲﺑﺎﺷﺪ ﻛﻪ در اداﻣﻪ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﻨﺪ ﺷﺪ‪.‬‬

‫ﻣﻨﻈﻮر از ﺟﻨﺲ ﻧﻮارﻫﺎ ﻫﻤﺎن ﻧﻮع ﻣﺘﺎﻟﻲ ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﻧﻮار ﺑﺎ آن رﺳﻢ ﺷﺪه اﺳﺖ‪ .‬اﻧﺪازه ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻣﺘﺎلﻫﺎ‬

‫ﺑﺎ ﻳﻜﺪﻳﮕﺮ ﻣﺘﻔﺎوت ﻣﻲﺑﺎﺷﺪ ﺑﻪ اﻳﻦ ﺻﻮرت ﻛﻪ ﻣﺘﺎل ‪ 1‬داراي ﺑﻴﺸﺘﺮﻳﻦ ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ و ﻣﺘﺎل ﺗﺎپ داراي‬

‫ﻛﻤﺘﺮﻳﻦ ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻣﻲﺑﺎﺷﺪ‪ .‬در واﻗﻊ ﻫﺮ ﭼﻪ ﺷﻤﺎره ﻣﺘﺎل ﺑﺎﻻﺗﺮ ﻣﻲرود ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻧﻴﺰ ﻛﻤﺘﺮ‬

‫ﻣﻲﺷﻮد‪ .‬اﻧﺪازه ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻣﺮﺑﻮط ﺑﻪ ﻫﺮ ﻣﺘﺎل در ﺗﻜﻨﻮﻟﻮژي ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ آورده ﺷﺪه اﺳﺖ و ﻃﺮاﺣﺎن‬

‫ﻣﻲﺗﻮاﻧﻨﺪ ﺑﺎ ﻛﻤﻚ آن اﻧﺪازه ﻣﻘﺎوﻣﺘﻲ ﻛﻪ در ﻣﺴﻴﺮ ﻫﺮ ﺳﻴﮕﻨﺎل ﻣﻮﺟﻮد اﺳﺖ را ﻣﺤﺎﺳﺒﻪ ﻛﻨﻨﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در‬

‫ﻓﺼﻞ ﺷﺶ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﺪ ﺷﺪ در ﻫﺮ ﺗﻜﻨﻮﻟﻮژي ﻓﺎﻳﻠﻲ ﺑﻪ ﻧﺎم ‪ rules‬وﺟﻮد دارد ﻛﻪ در آن ﻛﻠﻴﻪ اﻃﻼﻋﺎت‬

‫ﻣﺮﺑﻮط ﺑﻪ ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﻣﺘﺎل ﻫﺎ ﻣﻮﺟﻮد ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ آﻧﭽﻪ ﮔﻔﺘﻪ ﺷﺪ از ﻧﻈﺮ ﺗﺠﺮﺑﻲ رﺳﻢ ﻛﺮدن ﻧﻮارﻫﺎ ﺑﺎ ﻣﺘﺎل ﻳﻚ ﺟﺰ در ﻣﺴﻴﺮﻫﺎي ﻛﻮﺗﺎه ﻣﻨﺘﻬﻲ ﺑﻪ ﮔﻴﺖﻫﺎ‬

‫ﺗﻮﺻﻴﻪ ﻧﻤﻲﺷﻮد‪ .‬از ﻃﺮف دﻳﮕﺮ ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد ﺑﺮاي ﻧﻮارﻫﺎي ﺗﻐﺬﻳﻪ ﺣﺘﻤﺎ از ﻳﻚ ﻻﻳﻪ ﻣﺘﺎل ﺗﺎپ ﺑﻪ ﻋﻨﻮان ﺳﺎﻧﺪوﻳﭻ‬

‫اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﺗﻔﺎوت ﻣﻴﺎن ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ در ﻣﺘﺎلﻫﺎي ﻣﻴﺎﻧﻲ ﺑﺴﻴﺎر ﻛﻢ ﻣﻲﺑﺎﺷﺪ ﻛﻪ در ﻋﻤﻞ ﺑﺮاي ﻣﺤﺎﺳﺒﻪ‬

‫اﻧﺪازه ﺗﻘﺮﻳﺒﻲ و دﺳﺘﻲ ﻣﻘﺎوﻣﺖ ﻣﻮﺟﻮد در ﻣﺴﻴﺮ اﻳﻦ اﻧﺪازه را ﺑﺮاي ﻫﻤﻪي اﻳﻦ ﻣﺘﺎلﻫﺎ ﻳﻜﺴﺎن در ﻧﻈﺮ ﻣﻲﮔﻴﺮﻳﻢ‪.‬‬

‫‪ 7-4‬اﻧﺸﻌﺎﺑﺎت ‪VSS & VDD‬‬

‫در ﺑﻼكﻫﺎﻳﻲ ﻛﻪ از ﭼﻨﺪ زﻳﺮ ﺑﻼك ﺗﺸﻜﻴﻞ ﺷﺪهاﻧﺪ ﻧﻮارﻫﺎي ﺗﻐﺬﻳﻪ ﺑﺎﻳﺪ ﺑﻴﻦ ﺑﻼكﻫﺎ ﭘﺨﺶ ﺷﻮﻧﺪ‪ .‬ﺣﺘﻲ در ﺑﻼك‪-‬‬

‫ﻫﺎﻳﻲ ﻛﻪ داراي زﻳﺮ ﺑﻼك ﻧﻴﺴﺘﻨﺪ ﻧﻴﺰ ﻧﻮار ﺗﻐﺬﻳﻪ اﺻﻠﻲ ﺑﺎﻳﺪ ﺑﻪ ﺑﺨﺶﻫﺎي ﻣﺨﺘﻠﻒ ﺑﻼك از ﺟﻤﻠﻪ ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬

‫و ﺧﺎزنﻫﺎ و ﺑﺴﺘﺮ ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ ﻣﺘﺼﻞ ﺷﻮد‪.‬‬

‫‪160‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻫﻨﮕﺎﻣﻲ ﻛﻪ ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﻃﺮح ﺗﺮﺳﻴﻢ ﻣﻲﺷﻮد ﺑﻬﺘﺮ اﺳﺖ ﻧﻮارﻫﺎي اﺻﻠﻲ ﺗﻐﺬﻳﻪ ﺑﺎ ﺿﺨﺎﻣﺖ ﻣﻄﻠﻮب در ﻧﻈﺮ ﮔﺮﻓﺘﻪ‬

‫ﺷﻮﻧﺪ و ﭘﺲ از آن ﻃﺮاح ‪ Layout‬از اﻳﻦ ﻧﻮار اﺻﻠﻲ اﻧﺸﻌﺎﺑﺎت ﻻزﻣﻪ را ﺑﮕﻴﺮد‪ .‬ﮔﺮﻓﺘﻦ اﻧﺸﻌﺎب از ﻧﻮار اﺻﻠﻲ ﺑﺎﻳﺪ ﺑﻪ‬

‫ﺻﻮرت ﺳﺘﺎرهاي ﺑﺎﺷﺪ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﻫﺮ ﮔﺮه ﺗﻐﺬﻳﻪ ﺑﻪ ﺻﻮرت ﻣﺴﺘﻘﻞ ﺑﻪ ﻧﻮار اﺻﻠﻲ ﺗﻐﺬﻳﻪ ﻣﺘﺼﻞ ﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪.(29-4‬‬

‫ﺷﻜﻞ ‪ 29-4‬اﻧﺸﻌﺎﺑﺎت ﺳﺘﺎره اي‬

‫اﻳﻦ روش ﭼﻨﺪﻳﻦ ﻣﺰﻳﺖ دارد از ﺟﻤﻠﻪ ‪:‬‬

‫‪ ‬اﮔﺮ ﺑﻨﺎ ﺑﺎ دﻻﻳﻠﻲ ﻳﻜﻲ از ﮔﺮهﻫﺎي ﺗﻐﺬﻳﻪ دﭼﺎر ﻣﺸﻜﻞ ﺷﺪ ﻣﺎﺑﻘﻲ ﮔﺮهﻫﺎ از ﺗﻐﺬﻳﻪ ﻣﺤﺮوم ﻧﺨﻮاﻫﻨﺪ ﺑﻮد‪ .‬اﮔﺮ‬

‫ﮔﺮهﻫﺎي ﺗﻐﺬﻳﻪ ﺑﻪ ﺻﻮرت ﻗﻄﺎري ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﻮﻧﺪ و ﻳﻜﻲ از ﮔﺮهﻫﺎي ﻣﻴﺎﻧﻲ دﭼﺎر ﻣﺸﻜﻞ ﺷﻮد آﻧﮕﺎه‬

‫ﮔﺮهﻫﺎي ﺑﻌﺪ از آن ﻧﻴﺰ از ﺗﻐﺬﻳﻪ ﻣﺤﺮوم ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪ ‬اﮔﺮ ﮔﺮهﻫﺎي ﺗﻐﺬﻳﻪ ﺑﻪ ﺻﻮرت ﻗﻄﺎري ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﻮﻧﺪ اﺣﺘﻤﺎل اﻳﻦ وﺟﻮد دارد ﻛﻪ ﺣﻠﻘﻪﻫﺎي ﺑﺴﺘﻪ‪-‬‬

‫اي از ‪ VDD‬و ‪ VSS‬در ﻣﺪار ﺗﺸﻜﻴﻞ ﺷﻮد ﻛﻪ اﻳﻦ ﺣﻠﻘﻪﻫﺎ ﻧﻴﺰ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺟﺮﻳﺎنﻫﺎ و ﻣﻴﺪانﻫﺎي‬

‫ﮔﺮداﺑﻲ در ﻣﺪار ﺷﺪه و ﻋﻤﻠﻜﺮد آن را ﺗﺤﺖ ﺗﺎﺛﻴﺮ ﻗﺮار دﻫﻨﺪ‪ .‬اﻧﺸﻌﺎﺑﺎت ﺳﺘﺎرهاي اﻳﻦ ﺗﻀﻤﻴﻦ را ﻣﻲدﻫﻨﺪ‬

‫ﻛﻪ ﻫﻴﭽﻜﻮﻧﻪ ﺣﻠﻘﻪ ﺑﺴﺘﻪ ‪ VDD‬ﻳﺎ ‪ VSS‬در ﺳﻄﺢ ﻣﺪار وﺟﻮد ﻧﺨﻮاﻫﺪ داﺷﺖ‪.‬‬

‫‪ ‬اﺗﺼﺎل ﺳﺘﺎرهاي اﻳﺮادﻳﺎﺑﻲ ﺧﻄﺎﻫﺎي ‪ LVS‬را ﺑﺴﻴﺎر راﺣﺖﺗﺮ و ﺳﺮﻳﻌﺘﺮ ﻣﻲﻛﻨﺪ‪ .‬اﮔﺮ ﮔﺮهﻫﺎي ﺗﻐﺬﻳﻪ ﺑﻪ‬

‫ﺻﻮرت ﻗﻄﺎري ﻣﺘﺼﻞ ﺷﺪه ﺑﺎﺷﻨﺪ و ﻃﺮاح ‪ Layout‬ﺳﻬﻮا ﻳﻜﻲ از ﺣﻠﻘﻪﻫﺎي اﺗﺼﺎل را ﻗﺮار ﻧﺪاده ﺑﺎﺷﺪ ﺗﻌﺪاد‬

‫‪161‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺧﻄﺎﻫﺎ ﺑﺴﻴﺎر ﺑﻴﺸﺘﺮ از ﺣﺎﻟﺘﻲ ﺧﻮاﻫﺪ ﺑﻮد ﻛﻪ اﻳﻦ ﮔﺮهﻫﺎ ﺑﻪ ﺻﻮرت ﺳﺘﺎرهاي ﺑﻪ ﻧﻮار ﺗﻐﺬﻳﻪ اﺻﻠﻲ ﻣﺘﺼﻞ‬

‫ﺷﺪه ﺑﺎﺷﻨﺪ‪.‬‬

‫‪ ‬در اﺗﺼﺎل ﺳﺘﺎرهاي ﺗﻘﺎرن ﻃﺮح ﻧﺴﺒﺖ ﺑﻪ اﺗﺼﺎل ﻗﻄﺎري ﺑﻬﺘﺮ و ﺻﺤﻴﺢﺗﺮ رﻋﺎﻳﺖ ﻣﻲﺷﻮد‪ .‬در ﻃﺮحﻫﺎﻳﻲ ﻛﻪ‬

‫ﺗﻘﺎرن ﻣﻬﻢ ﻣﻲﺑﺎﺷﺪ اﮔﺮ اﺗﺼﺎل ﺳﺘﺎرهاي ﻧﺒﺎﺷﺪ ‪ Mismatch‬ﺑﻴﻦ ﺳﻴﮕﻨﺎلﻫﺎي ﺧﺮوﺟﻲ ﺑﻮﺟﻮد ﻣﻲآﻳﺪ ﻛﻪ‬

‫ﻧﺎﺷﻲ از ﻋﺪم ﺗﻘﺎرن در اﻧﺸﻌﺎﺑﺎت ‪ VDD‬و‪ VSS‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪ ‬در اﺗﺼﺎل ﻗﻄﺎري ﺟﺮﻳﺎنﻛﺸﻲ ﺑﻼكﻫﺎي ﻣﺘﺼﻠﻪ ﺑﺎﻋﺚ اﻓﺖ ﺷﺪﻳﺪ در وﻟﺘﺎژ ﺗﻐﺬﻳﻪ ﻣﻲﺷﻮد ﻟﺬا ﻣﻤﻜﻦ اﺳﺖ‬

‫ﺑﻼكﻫﺎي اﻧﺘﻬﺎﻳﻲ در اﻳﻦ زﻧﺠﻴﺮه ﻗﻄﺎري وﻟﺘﺎژ ﻻزم ﺑﺮاي ﻋﻤﻠﻜﺮد ﻣﻄﻠﻮب ﺧﻮد را ﺑﺪﺳﺖ ﻧﻴﺎورﻧﺪ‪.‬‬

‫ﻧﻤﻮﻧﻪاي از ﻧﺤﻮه اﺗﺼﺎل ‪ VDD‬و‪ VSS‬ﺑﺮاي ﭼﻨﺪ ﺑﻼك در ﺷﻜﻞ ‪ 30-4‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 30-4‬ﻧﻤﻮﻧﻪ اي از اﻧﺸﻌﺎﺑﺎت ‪ VDD‬و ‪ VSS‬ﺑﻴﻦ ﭼﻨﺪ ﺑﻼك ﻣﺨﺘﻠﻒ‬

‫‪162‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫‪ 8-4‬ﺗﻌﻴﻴﻦ ‪ substrate‬ﻫﺎ و ﺗﻤﻴﺰ دادن آﻧﻬﺎ‬

‫از آﻧﺠﺎ ﻛﻪ ‪ diffusion‬ﻫﺎ واﺑﺴﺘﻪ ﺑﻪ ﺑﺴﺘﺮﻫﺎ ﻣﻲ ﺑﺎﺷﻨﺪ ﻟﺬا ﺑﻪ ازاي ﻫﺮ ‪ VSS‬ﻛﻪ در ‪ IC‬وﺟﻮد دارد ﺑﺎﻳﺪ ﻳﻚ ﺑﺴﺘﺮ‬

‫ﻣﺠﺰاي ﻣﺠﺎزي ﻧﻴﺰ وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬ﻋﻠﺖ ﻣﺠﺎزي ﺑﻮدن آن اﻳﻦ اﺳﺖ ﻛﻪ در ﻧﻬﺎﻳﺖ اﻛﺜﺮ ‪ VSS‬ﻫﺎ ﺑﻪ ﻳﻚ ﭘﻴﻦ‬
‫‪65‬‬
‫ﻣﻲ ﺷﻮﻧﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ ﻳﻚ ‪ IC‬داراي ‪SYNTH_AVSS & BB_AVSS & RF_AVSS‬‬ ‫وﺻﻞ‬

‫و‪ .....‬ﺑﺎﺷﺪ‪ .‬از آﻧﺠﺎ ﻛﻪ ‪ diffusion‬ﻫﺎي ﻫﺮ ﻳﻚ از اﻳﻦ ﺑﻼك ﻫﺎ ﻣﻮﻗﺘﺎ ﺑﻪ ‪ VSS‬ﻣﺘﻔﺎوﺗﻲ ﻣﺘﺼﻞ ﺷﺪه اﺳﺖ در ‪LVS‬‬

‫ﻧﻬﺎﻳﻲ ﺧﻄﺎﻫﺎي زﻳﺎدي ﺑﻮﺟﻮد ﻣﻲ آﻳﺪ‪ .‬ﺑﺮاي ﺣﻞ اﻳﻦ ﻣﺸﻜﻞ ﻻﻳﻪ اي در ﻧﺮم اﻓﺰار ‪ Cadence‬ﻗﺮار داده اﺳﺖ ﻛﻪ ﺑﺎ‬

‫ﻛﻤﻚ آن ﻣﻲﺗﻮان ﺑﻪ ﺻﻮرت ﻣﺠﺎزي ﺑﺴﺘﺮﻫﺎي ﻣﺘﻔﺎوﺗﻲ داﺷﺖ ﺑﺪون آﻧﻜﻪ ﺧﻄﺎي ‪ VSS‬وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬ﻧﺎم اﻳﻦ‬

‫ﻻﻳﻪ ‪ LVS_PSUB2‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﻃﺮاح ‪ Layout‬ﻣﻲﺑﺎﻳﺴﺖ ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﺗﻌﺪاد ‪ VSS‬ﻫﺎي ﻣﻮﺟﻮد در ‪ IC‬ﺑﻪ ﺗﻌﺪاد ﻻزم از اﻳﻦ ﻻﻳﻪ اﺳﺘﻔﺎده ﻛﻨﺪ‪.‬‬

‫ﺑﺮﺧﻲ ﻃﺮاﺣﺎن ‪ Layout‬ﺑﺴﺘﺮ اﺻﻠﻲ را ﻫﻢ در ﻧﻈﺮ ﻣﻲﮔﻴﺮﻧﺪ ﺑﻪ اﻳﻦ ﻣﻌﻨﻲ ﻛﻪ اﮔﺮ در ‪IC‬ي ‪ 7‬زﻣﻴﻦ ﻣﺘﻔﺎوت وﺟﻮد‬

‫داﺷﺘﻪ ﺑﺎﺷﺪ آﻧﻬﺎ از ‪ 6‬ﻻﻳﻪ ‪ LVS_PSUB2‬اﺳﺘﻔﺎده ﻛﺮده و ﺑﺴﺘﺮ اﺻﻠﻲ و زﻣﻴﻨﻪ را ﺑﻪ ﻋﻨﻮان ﺑﺴﺘﺮ ﻫﻔﺘﻢ در ﻧﻈﺮ‬

‫ﻣﻲﮔﻴﺮﻧﺪ‪ .‬اﻳﻦ روش ﻣﻲﺗﻮاﻧﺪ ﺑﺪون ﺧﻄﺎ ﺑﺎﺷﺪ وﻟﻲ ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد ﺑﺮاي ﺧﻄﺎ ﻳﺎﺑﻲ ﺑﻬﺘﺮ و ﺳﺮﻳﻌﺘﺮ در اﻃﺮاف ﻫﻤﻪي‬

‫زﻣﻴﻦﻫﺎ اﻳﻦ ﻻﻳﻪ ﻛﺸﻴﺪه ﺷﻮد ﻳﻌﻨﻲ در ﻣﺜﺎل ﻓﻮق از ‪ 7‬ﻻﻳﻪ ‪ LVS_PSUB2‬اﺳﺘﻔﺎده ﺷﻮد‪.‬‬

‫ﺗﻼﻗﻲ اﻳﻦ ﻻﻳﻪﻫﺎ ﺑﺎ ﻳﻜﺪﻳﮕﺮ و ﻳﺎ ﺗﺪاﺧﻞ اﻳﻦ ﻻﻳﻪ ﺑﺎ ‪ diffusion‬ﻣﺮﺑﻮط ﺑﻪ ﻻﻳﻪ دﻳﮕﺮ ﺑﺎﻋﺚ ﺑﻮﺟﻮد آﻣﺪن ﺧﻄﺎﻫﺎي‬

‫زﻳﺎدي در ‪ LVS‬ﻣﻲﺷﻮد‪ .‬ﻟﺬا ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد ﺑﺮاي اﻓﺰاﻳﺶ ﺳﺮﻋﺖ و ﻛﺎﻫﺶ ﺧﻄﺎ ﭘﺲ از رﺳﻢ ﻫﺮ ﺑﻼك ﻻﻳﻪي‬

‫‪ LVS_PSUB2‬ﻣﺮﺑﻮﻃﻪ در اﻃﺮاف ﻃﺮح رﺳﻢ ﺷﻮد ﺗﺎ در ﻧﻬﺎﻳﺖ ﺑﺎ ﻣﺸﻜﻼت ﭘﻴﭽﻴﺪه اي روﺑﺮو ﻧﺸﻮﻳﺪ‪.‬‬

‫ﻧﻜﺘﻪ ﻗﺎﺑﻞ ﺗﻮﺟﻪ در اﻳﻦ ﺑﺤﺚ اﺗﺼﺎﻻت ﻣﺮﺑﻮط ﺑﻪ ﺷﻴﻠﺪﻫﺎي ﻫﺮ ﺑﻼك اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺑﺨﺶ ﻣﺮﺑﻮط ﺑﻪ‬

‫ﺷﻴﻠﺪﻫﺎ ﻣﻄﺮح ﺷﺪ ﺑﺮاي ﺣﻔﺎﻇﺖ ﺑﻼكﻫﺎي آﺳﻴﺐﭘﺬﻳﺮ در ﺑﺮاﺑﺮ ﺑﻼكﻫﺎي ﻧﻮﻳﺰي در اﻃﺮاف اﻳﻦ ﺑﻼكﻫﺎ ﺷﻴﻠﺪي از‬

‫‪65‬‬
‫‪bond‬‬

‫‪163‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺟﻨﺲ ‪ SUB‬ﻗﺮار ﻣﻲدﻫﻴﻢ و آن را ﺑﻪ ‪ VSS‬ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﺑﺨﺶ اﻫﻤﻴﺖ زﻳﺎدي وﺟﻮد ﻧﺪارد ﻛﻪ ﺷﻴﻠﺪ ﺑﻪ‬

‫ﻛﺪام ‪ VSS‬ﻣﺘﺼﻞ ﺷﻮد‪ .‬وﻟﻲ ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ آﻧﭽﻪ در ﺑﺎﻻ ﮔﻔﺘﻪ ﺷﺪ ﺑﻬﺘﺮ اﺳﺖ ﺑﺮاي ﺟﻠﻮﮔﻴﺮي از ﺧﻄﺎﻫﺎي اﺣﺘﻤﺎﻟﻲ‬

‫ﺷﻴﻠﺪ ﻫﺮ ﺑﻼك ﺑﻪ ‪ VSS‬ﻣﺮﺑﻮط ﺑﻪ ﺧﻮد آن ﺑﻼك ﻣﺘﺼﻞ ﺷﻮد‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ در اﻃﺮاف ﺑﻼكﻫﺎي‬

‫دﻳﺠﻴﺘﺎل ﺷﻴﻠﺪي ﻗﺮار دادهاﻳﻢ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﺑﻬﺘﺮ اﺳﺖ اﻳﻦ ﺷﻴﻠﺪ را ﺑﻪ ‪ VSS‬ﻣﺮﺑﻮط ﺑﻪ ﺑﻼك دﻳﺠﻴﺘﺎل ﻣﺘﺼﻞ‬

‫ﻛﻨﻴﻢ و ﻻﻳﻪ ‪ LVS_PSUB2‬را در اﻃﺮاف آن ﻧﻴﺰ ﻗﺮار دﻫﻴﻢ‪.‬‬

‫‪66‬‬
‫‪ Layout 9-4‬ﻣﺮﺗﺒﻪ اي‬

‫ﻃﺮحﻫﺎي ‪ Layout‬ﻣﺪارات ﭘﻴﭽﻴﺪه را ﺑﺎﻳﺪ ﺑﻪ ﺻﻮرت ﻣﺮﺗﺒﻪاي رﺳﻢ ﻛﺮد‪ .‬ﺑﻪ اﻳﻦ ﻣﻌﻨﻲ ﻛﻪ اﺑﺘﺪا ﺑﻼكﻫﺎي ﭘﺎﻳﻪاي‬

‫ﻛﻪ در ﻃﺮحﻫﺎي ‪ Layout‬ﻣﺮﺗﺒﻪ ﺑﺎﻻﺗﺮ اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ را رﺳﻢ ﻛﺮده و در آن ﺑﻼكﻫﺎي ﻣﺮﺗﺒﻪ ﺑﺎﻻﺗﺮ ﺑﻪ ﻋﻨﻮان ﻳﻚ‬

‫ﺑﻼك ﺟﺰﻳﻲ ﻗﺮار داد‪ .‬دﻗﺖ ﺷﻮد در ﺣﺎﻟﺘﻲ ﻛﻪ از ‪ Layout‬ﻣﺮﺗﺒﻪاي اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺳﻌﻲ ﺷﻮد ﺑﺮاي ﺑﻬﻴﻨﻪ ﻛﺮدن‬

‫ﻓﻀﺎي ﻣﺼﺮﻓﻲ ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺷﻜﻞ ﺑﻼكﻫﺎي ﻣﺮﺗﺒﻪ ﭘﺎﻳﻴﻦ را ﺑﻪ ﺻﻮرت ﻣﺴﺘﻄﻴﻠﻲ ﺗﺮﺳﻴﻢ ﻛﻨﻴﻢ‪ .‬ﺑﺮاي‬

‫ﻣﺜﺎل در ﺷﻜﻞ ‪ 31-4‬ﻗﺴﻤﺖ )‪ (A‬وﺟﻮد دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻠﻨﺪ ﺑﺎﻋﺚ ﻫﺪر رﻓﺘﻦ ﻓﻀﺎ از دو ﻃﺮف ﻣﻲﺷﻮد‪ .‬در ﻫﻤﻴﻦ‬

‫ﺷﻜﻞ ﻗﺴﻤﺖ )‪ (B‬اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻠﻨﺪ ﺑﻪ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ‪ m=3‬ﺗﺒﺪﻳﻞ ﺷﺪهاﻧﺪ و در ﻧﺘﻴﺠﻪ ﻓﻀﺎي اﺷﻐﺎﻟﻲ ﻳﻚ‬

‫ﻣﺴﺘﻄﻴﻞ اﺳﺖ ﻛﻪ ﺑﻬﻴﻨﻪ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪66‬‬
‫‪Hierarchical‬‬

‫‪164‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 31-4‬ﻃﺮح ﻫﺎي ‪ Layout‬ﻣﺴﺘﻄﻴﻠﻲ ﺷﻜﻞ ﺑﻬﻴﻨﻪ ﻣﻲ ﺑﺎﺷﻨﺪ‬

‫ﺑﺮاي دﻳﺪن ﻣﺤﺘﻮﻳﺎت داﺧﻞ ﺑﻼكﻫﺎي ﻣﺮﺗﺒﻪ ﭘﺎﻳﻴﻦﺗﺮ ﻣﻲﺗﻮان روي آﻧﻬﺎ ﻛﻠﻴﻚ ﻛﺮده ‪ Shift + x‬را ﻓﺸﺎر دﻫﻴﻢ ‪.‬‬

‫ﻫﻤﭽﻨﻴﻦ ﺑﺮاي ﺧﺎرج ﺷﺪن از ﺑﻼك ﺳﻄﺢ ﭘﺎﻳﻴﻦ و رﻓﺘﻦ ﺑﻪ ﺑﻼك ﺳﻄﺢ ﺑﺎﻻﺗﺮ ﻛﻠﻴﺪ ‪ Shift + b‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫در اﻳﻦ ﺣﺎﻟﺖ ﭘﻨﺠﺮه ‪ Layout‬ﺗﻨﻬﺎ ﺑﻼك ﺳﻄﺢ ﭘﺎﻳﻴﻦﺗﺮ را ﻧﺸﺎن ﻣﻲدﻫﺪ‪.‬‬

‫اﻣﻜﺎن ﻗﺎﺑﻞ ﺗﻮﺟﻬﻲ ﻛﻪ اﻳﻦ ﻧﺮم اﻓﺰار دارد اﻳﻦ اﺳﺖ ﻛﻪ ﻣﻲﺗﻮان ﺑﺎ ﻣﺸﺎﻫﺪه ﻃﺮح ‪ Layout‬ﻛﻞ‪ ,‬اﺟﺰاي ﻳﻚ ﺑﻼك‬

‫ﺳﻄﺢ ﭘﺎﻳﻴﻦﺗﺮ را ﺗﻐﻴﻴﺮ داد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر روي ﺑﻼك ﻣﻮرد ﻧﻈﺮ ﻛﻠﻴﻚ ﻛﺮده ﻛﻠﻴﺪ ‪ x‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪ .‬ﺑﺮاي‬

‫ﺧﺎرج ﺷﺪن از اﻳﻦ وﺿﻌﻴﺖ ﻛﻠﻴﺪ ‪ Shift + b‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪ .‬ﻟﻴﺴﺖ ﻛﺎﻣﻠﻲ از ﻛﻠﻴﺪﻫﺎي ﺗﺮﻛﻴﺒﻲ در ﺑﺨﺶ ﺿﻤﻴﻤﻪ‬

‫آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ 10-4‬ﻧﻜﺎت ﻣﺮﺑﻮط ﺑﻪ ﺳﻠﻒ‬

‫از ﺑﺨﺶ ﺗﺌﻮريﻫﺎي اﻟﻜﺘﺮوﻧﻴﻚ ﻣﻲداﻧﻴﻢ ﻛﻪ ﺧﺎزن اﺟﺎزه ﻋﺒﻮر ﺳﻴﮕﻨﺎلﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ را ﻣﻲدﻫﺪ وﻟﻲ ﺳﻠﻒ اﻳﻦ‬

‫ﺳﻴﮕﻨﺎلﻫﺎ را ﻣﺴﺪود ﻣﻲﻛﻨﺪ‪ .‬در ﻓﺮﻛﺎﻧﺲﻫﺎي ﭘﺎﻳﻴﻦ ﻋﺒﻮر ﻳﻚ ﺳﻴﮕﻨﺎل از ﻧﻮار ﺗﻨﻬﺎ ﺑﺎﻋﺚ اﻓﺖ داﻣﻨﻪ ﺳﻴﮕﻨﺎل ﻣﻲ‪-‬‬

‫ﺷﻮد وﻟﻲ ﻓﺮﻛﺎﻧﺲ آن را ﻋﻮض ﻧﻤﻲﻛﻨﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 32-4‬‬

‫‪165‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 32-4‬ﺗﻀﻌﻴﻒ ﺳﻴﮕﻨﺎل در اﺛﺮ ﻣﻘﺎوﻣﺖ ﺧﻂ اﻧﺘﻘﺎل‬

‫وﻟﻲ اﮔﺮ از ﻧﻮار ﺳﻴﮕﻨﺎل ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻋﺒﻮر ﻛﻨﺪ ﻣﻴﺰان اﻳﻦ اﻓﺖ ﺑﻴﺸﺘﺮ ﺷﺪه و از ﻃﺮﻓﻲ اﻳﻦ اﻓﺖ ﺑﻪ ﻓﺮﻛﺎﻧﺲ ﺳﻴﮕﻨﺎل‬

‫واﺑﺴﺘﻪ ﻣﻲﺷﻮد‪ .‬ﻋﻠﺖ اﻳﻦ اﻣﺮ وﺟﻮد ﺳﻠﻒﻫﺎ و ﺧﺎزنﻫﺎ در ﺧﻂ اﻧﺘﻘﺎل ﻣﻲﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 33-4‬‬

‫ﺷﻜﻞ ‪ 33-4‬ﻣﺪل ﻣﺪاري ﺧﻄﻮط اﻧﺘﻘﺎل‬

‫ﺧﻄﻮط اﻧﺘﻘﺎل ﻣﻌﻤﻮﻻ ﭘﻬﻦﺗﺮ از ﻣﻴﻨﻴﻤﻮم ﺿﺨﺎﻣﺖ و ﺑﺎ ﻻﻳﻪاي ﻛﻪ ﻛﻤﺘﺮﻳﻦ ﺧﺎزن را درﺳﺖ ﻣﻲﻛﻨﺪ ﻳﻌﻨﻲ آﺧﺮﻳﻦ‬

‫ﻻﻳﻪ ﻛﺸﻴﺪه ﻣﻲﺷﻮد‪.‬‬

‫ﻧﻮارﻫﺎي ﺣﺎﻣﻞ ﺳﻴﮕﻨﺎل ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻫﻤﻴﺸﻪ ﻣﺴﺘﻘﻴﻢ ﺣﺮﻛﺖ ﻧﻤﻲﻛﻨﻨﺪ و ﮔﺎﻫﻲ اوﻗﺎت ﭘﻴﭻ ﻣﻲﺧﻮرﻧﺪ‪ .‬اﻳﻦ‬

‫ﺧﻤﻴﺪﮔﻲ ﻣﺪل ﺧﻄﻮط اﻧﺘﻘﺎل را ﺑﺮ ﻫﻢ ﻣﻲزﻧﺪ‪ .‬از ﻃﺮف دﻳﮕﺮ اﻳﻦ ﺧﻄﻮط اﻧﺘﻘﺎل دﻫﻨﺪه اﻧﺮژي ﻫﺴﺘﻨﺪ‪ .‬ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪ 34-4‬اﮔﺮ اﻳﻦ ﺧﻤﻴﺪﮔﻲﻫﺎ ‪ 90‬درﺟﻪ ﺑﺎﺷﻨﺪ ﻣﻘﺪاري از اﻳﻦ اﻧﺮژي ﻣﺜﻞ آﻳﻨﻪ ﺑﺎزﺗﺎب ﺷﺪه و ﺑﻪ ﻫﺪر ﻣﻲرود‪.‬‬

‫ﺷﻜﻞ ‪ 34-4‬ﺑﺎزﺗﺎب اﻧﺮژي در ﻣﺴﻴﺮﻫﺎي ﺑﺎ زاوﻳﻪ ‪ 90‬درﺟﻪ‬

‫‪166‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺑﺮاي ﺣﻞ اﻳﻦ ﻣﺸﻜﻞ ﻣﻲﺗﻮان از اﻳﺪه ﺷﻜﻞ ‪ 35-4‬ﺗﺒﻌﻴﺖ ﻛﺮد‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﺑﺎزﺗﺎب ﺑﺎﻋﺚ اﺗﻼف ﻧﻤﻲﺷﻮد‪ .‬زاوﻳﻪ‬

‫‪ 45‬درﺟﻪ ﺑﺎﻋﺚ ﻣﻲﺷﻮد ﻛﻪ اﻳﻦ ﺑﺎزﺗﺎب وارد ﻧﻮار ﺑﻌﺪي ﺷﻮد‪.‬‬

‫ﺑﺮﺧﻲ ﻃﺮاﺣﺎن ﻓﺮاﺗﺮ رﻓﺘﻪ و از ﻣﺪل ﻣﺪاري ﺧﻤﻴﺪﮔﻲ ﺑﺮاي ﻧﻮاﺣﻲ ﺧﻤﻴﺪه اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﻛﻪ ﻧﺘﻴﺠﻪ دﻗﻴﻖﺗﺮي‬

‫در اﺧﺘﻴﺎرﺷﺎن ﻗﺮار ﻣﻲدﻫﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 35-4‬ﻋﺪم ﺑﺎزﺗﺎب اﻧﺮژي در ﻧﻮارﻫﺎي ﺑﺎ زاوﻳﻪ ‪ 45‬درﺟﻪ‬

‫ﺑﺮاي داﺷﺘﻦ ﺳﻠﻒ ﺑﻪ ﻋﻨﻮان ﻳﻚ ﺟﺰو در ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ ﺑﻪ ﻧﻮاري ﺑﺎ ﻃﻮل زﻳﺎد ﻧﻴﺎز دارﻳﻢ‪ .‬ﺑﺮاي آﻧﻜﻪ ﻓﻀﺎي‬

‫اﺷﻐﺎﻟﻲ ﺗﻮﺳﻂ اﻳﻦ ﻧﻮار زﻳﺎد ﻧﺸﻮد از ﻣﺪل ﻣﺎرﭘﻴﭽﻲ اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 36-4‬‬

‫ﺷﻜﻞ ‪ 36-4‬ﻣﺪل ﻣﺎرﭘﻴﭽﻲ ﺳﻠﻒ‬

‫‪167‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫اﻳﻦ ﺷﻜﻞ ﻣﺎرﭘﻴﭽﻲ ﻳﻚ ﻣﺰﻳﺖ دﻳﮕﺮ ﻧﻴﺰ دارد و آن اﻳﻨﻜﻪ ﻣﻴﺪانﻫﺎي ﻣﻐﻨﺎﻃﻴﺴﻲ ﻧﺎﺷﻲ از ﻫﺮ ﺧﻤﻴﺪﮔﻲ ﺑﺮ‬

‫ﺧﻤﻴﺪﮔﻲﻫﺎي دﻳﮕﺮ اﺛﺮ ﮔﺬاﺷﺘﻪ و در ﻧﻬﺎﻳﺖ اﻧﺪازه ﺳﻠﻒ از اﻧﺪازه ﺳﻠﻒ راﺳﺖ ﺑﻴﺸﺘﺮ ﻣﻲﺷﻮد‪ .‬از آﻧﺠﺎ ﻛﻪ ﻣﺪار‬

‫ﻣﻌﺎدل ﺧﻄﻮط اﻧﺘﻘﺎل ﻣﺎرﭘﻴﭽﻲ ﺑﺴﻴﺎر ﭘﻴﭽﻴﺪه اﺳﺖ و از ﻃﺮف دﻳﮕﺮ ﺧﻤﻴﺪﮔﻲﻫﺎي ﻣﻮﺟﻮد ﺧﻮد ﺑﺎﻋﺚ ﺗﻘﻮﻳﺖ اﻧﺪازه‬

‫ﺳﻠﻒ ﻣﻲﺷﻮﻧﺪ ﻧﻤﻲﺗﻮان اﻧﺪازه ﺳﻠﻒ را ﺑﻪ ﺻﻮرت دﻗﻴﻘﻲ ﺑﺮ اﺳﺎس ﻃﻮل آن ﻣﺤﺎﺳﺒﻪ ﻛﺮد وﻟﻲ ﻣﻲﺗﻮان ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ‬

‫ﻣﻮاردي ﻛﻪ در اداﻣﻪ ﺗﻮﺿﻴﺢ داده ﻣﻲﺷﻮﻧﺪ ﺗﺨﻤﻴﻦ ﻧﺴﺒﺘﺎ ﺧﻮﺑﻲ از اﻧﺪازه ﺳﻠﻒ ﺑﺮ اﺳﺎس ﺷﻌﺎع ﻣﺎرﭘﻴﭻ آن ﺑﺪﺳﺖ‬

‫آورد‪.‬‬

‫ﺷﻌﺎع ﻣﺎرﭘﻴﭻ ﺳﻠﻒ را ﻣﻘﺪار ﺛﺎﺑﺖ ‪ r‬ﻓﺮض ﻛﻨﻴﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﻃﻮل ﺗﻘﺮﻳﺒﻲ ﻳﻚ دور از اﻳﻦ ﺳﻠﻒ ﺑﺮاﺑﺮ ﺧﻮاﻫﺪ ﺑﻮد‬

‫ﺑﺎ ‪ . L=2πr‬از ﻃﺮف دﻳﮕﺮ ﺳﻠﻒﻫﺎ ﺑﺎ ﺿﺨﺎﻣﺖﻫﺎي ﻣﺨﺘﻠﻔﻲ ﻧﻈﻴﺮ ‪W=6u‬ﻳﺎ ‪ 9u‬ﻳﺎ ‪ 15u‬ﻳﺎ ‪ ...‬ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫ﺑﺎ ﺗﻘﺴﻴﻢ ‪ L‬ﺑﺮ ‪ W‬ﺗﻌﺪاد واﺣﺪﻫﺎي ﺳﻄﺤﻲ ﺳﻠﻒ در ﻫﺮ ﺣﻠﻘﻪ ﺳﻠﻒ ﺑﻪ دﺳﺖ ﻣﻲآﻳﺪ‪ .‬اﮔﺮ اﻳﻦ ﻣﻘﺪار را در ﻣﻘﺪار‬

‫ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ ﺿﺮب ﻛﻨﻴﻢ اﻧﺪازه ﺗﻘﺮﻳﺒﻲ ﺳﻠﻒ ﺑﺮ ﺣﺴﺐ ‪ pH‬ﺑﺪﺳﺖ ﻣﻲآﻳﺪ‪ .‬ﻣﻮارد ﮔﻔﺘﻪ ﺷﺪه ﺑﺮاي ﺣﺎﻟﺘﻲ اﺳﺖ‬

‫ﻛﻪ ﺳﻠﻒ داراي ﻳﻚ ﺣﻠﻘﻪ ﺑﺎﺷﺪ‪ .‬ﺑﺪﻳﻬﻲ اﺳﺖ ﻛﻪ اﮔﺮ ﺳﻠﻒ از ‪ n‬ﺣﻠﻘﻪ ﺗﺸﻜﻴﻞ ﺷﺪه ﺑﺎﺷﺪ اﻳﻦ ﻣﻘﺪار را در ‪ n‬ﻧﻴﺰ‬

‫ﺿﺮب ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ ﺳﻠﻔﻲ داراي ‪ 3‬ﺣﻠﻘﻪ ﺑﺎ ﺷﻌﺎع ‪ 30u‬ﺑﻮده و ﺿﺨﺎﻣﺖ اﻳﻦ ﺣﻠﻘﻪﻫﺎ ﺑﺮاﺑﺮ ﺑﺎ‬

‫‪ 9u‬ﺑﺎﺷﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ‪ .L=2πr=١٨٨u‬ﺑﺎ ﺗﻘﺴﻴﻢ ﻃﻮل ﻳﻚ ﺣﻠﻘﻪ ﺑﺮ ﺿﺨﺎﻣﺖ دارﻳﻢ ‪ . L/W=20.88‬ﻋﺪد ﺑﺪﺳﺖ‬

‫آﻣﺪه ﺗﻌﺪاد واﺣﺪﻫﺎي ﺳﻄﺤﻲ ﻳﻚ ﺣﻠﻘﻪ از اﻳﻦ ﺳﻠﻒ ﻣﻲﺑﺎﺷﺪ‪ .‬ﭼﻮن اﻳﻦ ﺳﻠﻒ از ﺳﻪ ﺣﻠﻘﻪ ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ اﻳﻦ‬

‫ﻋﺪد را در ﺳﻪ ﺿﺮب ﻣﻲﻛﻨﻴﻢ‪. 3*20.88=62.64 :‬‬

‫ﺣﺎل ﺑﺎﻳﺪ اﻳﻦ ﻋﺪد را در اﻧﺪازه ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ ﺿﺮب ﺑﻜﻨﻴﻢ‪ .‬ﻣﻘﺪار ﻋﺪدي اﻧﺪازه ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ ﺑﺮاي‬

‫ﺿﺨﺎﻣﺖﻫﺎي ﻣﺨﺘﻠﻒ ﻣﺘﻔﺎوت ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺟﺪول )‪ (3‬ﻣﻘﺎدﻳﺮ ﻋﺪدي ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ ﺑﺮاي ﺿﺨﺎﻣﺖﻫﺎي ﻣﺨﺘﻠﻒ‬

‫آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪168‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺿﺨﺎﻣﺖ‬ ‫ﻣﻘﺪار ﻋﺪدي ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ‬

‫‪6u‬‬ ‫‪9.8‬‬

‫‪9u‬‬ ‫‪13.8‬‬

‫‪15u‬‬ ‫‪23‬‬

‫‪30u‬‬ ‫‪53‬‬

‫ﺟﺪول )‪ (3‬ﻣﻘﺪار ﺳﻠﻒ واﺣﺪ ﺳﻄﺢ ﺑﺮاي ﺿﺨﺎﻣﺖ ﻫﺎي ﻣﺨﺘﻠﻒ‬

‫در ﻣﺜﺎل ﻓﻮق از آﻧﺠﺎ ﻛﻪ ﺿﺨﺎﻣﺖ ﻧﻮار ﺳﻠﻒ ‪ 9u‬ﻣﻲﺑﺎﺷﺪ ﻣﻘﺪار ‪ 62.64‬را در ‪ 13.8‬ﺿﺮب ﻣﻲﻛﻨﻴﻢ‪ .‬در ﻧﺘﻴﺠﻪ ﻣﻴﺰان‬

‫ﺗﻘﺮﻳﺒﻲ ﺳﻠﻒ ﺑﺮاﺑﺮ ﺧﻮاﻫﺪ ﺑﻮد ﺑﺎ ‪. 62.64*13.8=864 pH‬‬

‫ﻻﻳﻪﻫﺎي ﻣﺘﺎل ﻣﺘﺼﻞ ﺑﻪ ﻳﻚ ﺳﻠﻒ ﻣﺎرﭘﻴﭽﻲ ﺑﻪ ﺷﺪت ﺑﺮ روي ﻋﻤﻠﻜﺮد آن اﺛﺮ ﻣﻲﮔﺬارد‪ .‬ﻣﻘﺎوﻣﺖ ﭘﺎرازﻳﺘﻴﻚ ﻳﻚ‬

‫ﺳﻠﻒ ﺑﺎﻋﺚ اﻓﺖ ‪ Q‬ﺳﻠﻒ ﻣﻲﺷﻮد‪ .‬ﺑﺮاي ﺟﻠﻮﮔﻴﺮي از اﻳﻦ ﻣﻮﺿﻮع از ﻣﻮارد زﻳﺮ ﺗﺒﻌﻴﺖ ﻣﻲﻛﻨﻴﻢ‪:‬‬

‫‪-1‬ﻣﺘﺎﻟﻲ ﻛﻪ ﺑﺎ آن ﻣﺎرﭘﻴﭻ ﺳﻠﻒ ﻛﺸﻴﺪه ﻣﻲﺷﻮد ﺑﺎﻳﺪ ﺿﺨﻴﻢ و از ﺟﻨﺴﻲ ﺑﺎﺷﺪ ﻛﻪ ﻛﻤﺘﺮﻳﻦ ﻣﻘﺎوﻣﺖ را داﺷﺘﻪ ﺑﺎﺷﺪ‪.‬‬

‫‪-2‬ﻧﻮاري ﻛﻪ ﺑﻪ ﺳﻠﻒ ﻣﺘﺼﻞ ﻣﻲﺷﻮد ﺿﺨﻴﻢ ﺑﺎﺷﺪ وﻟﻲ از ﻃﺮف دﻳﮕﺮ ﻧﻮار ﺿﺨﻴﻢ ﺧﺎزن ﭘﺎرازﻳﺘﻴﻚ را زﻳﺎد ﻣﻲﻛﻨﺪ‪.‬‬

‫‪-3‬ﺑﺮ اﺳﺎس ﭘﺮوﺳﻪاي ﻛﻪ اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﺳﺎﺧﺘﺎرﻫﺎﻳﻲ وﺟﻮد دارد ﻛﻪ زﻳﺮ ﺳﻠﻒ ﻛﺸﻴﺪه ﻣﻲﺷﻮﻧﺪ ﺗﺎ ﺧﺎزن‬

‫ﭘﺎرازﻳﺘﻴﻚ آن را ﻛﺎﻫﺶ دﻫﺪ‪.‬‬

‫در ﻫﻨﮕﺎم اﺳﺘﻔﺎده از ﺳﻠﻒ ﺑﻪ ﻧﻜﺎت زﻳﺮ دﻗﺖ ﻛﻨﻴﺪ‪:‬‬

‫‪-1‬در اﻃﺮاف ﺳﻠﻒ ﺣﺎﺷﻴﻪاي ﺑﺎﻳﺪ ﻗﺮار داده ﺷﻮد ﻛﻪ در آن ﺣﺎﺷﻴﻪ ﻫﻴﭽﮕﻮﻧﻪ ﻧﻮاري ﻋﺒﻮر ﻧﻜﻨﺪ‪ .‬ﻗﺮار داد ﻣﻲﺷﻮد ﻛﻪ‬

‫ﺗﺎ ﻓﺎﺻﻠﻪ ‪ 5‬ﺑﺮاﺑﺮي ﺿﺨﺎﻣﺖ ﻧﻮارﻫﺎي ﺳﻠﻒ ﻧﻮاري ﻧﺒﺎﻳﺪ ﻋﺒﻮر ﻛﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 37-4‬ﻣﺜﻼ اﮔﺮ ﻓﺮض ﺷﻮد ﻛﻪ‬

‫ﺿﺨﺎﻣﺖ ﻧﻮار ﺳﻠﻔﻲ ‪ 10um‬اﺳﺖ ﺗﺎ ﻓﺎﺻﻠﻪ ‪ 50um‬از ﺳﻠﻒ ﻧﺒﺎﻳﺪ ﻫﻴﭻ ﻧﻮاري ﻋﺒﻮر داد‪.‬‬

‫‪169‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 37-4‬رﻋﺎﻳﺖ ﻓﺎﺻﻠﻪ ﻣﻨﺎﺳﺐ ﺑﻴﻦ ﺳﻠﻒ و ﺑﻘﻴﻪ اﺟﺰاي ﻣﺪار‬

‫‪-2‬ﺳﻠﻒ ﭘﺎرازﻳﺘﻴﻚ ﺗﻘﺮﻳﺒﺎ در ﺗﻤﺎﻣﻲ ﺳﻴﻢﻫﺎ وﺟﻮد دارد وﻟﻲ در ﻧﻮارﻫﺎي ﺗﻐﺬﻳﻪ ﺑﻪ دﻟﻴﻞ وﺟﻮد ﺟﺮﻳﺎن زﻳﺎد در آﻧﻬﺎ‬

‫اﻳﻦ ﻣﻮﺿﻮع اﻫﻤﻴﺖ ﺑﺴﻴﺎري ﭘﻴﺪا ﻣﻲﻛﻨﺪ‪.‬‬

‫‪-3‬ﻧﻮارﻫﺎي ﻣﺘﺼﻞ ﺑﻪ ﺳﻠﻒ را ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ ﺑﺪون ﭘﻴﭻ و ﺗﺎب ﻗﺮار دﻫﻴﺪ‪.‬‬

‫‪67‬‬
‫‪ 11-4‬ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺑﺮ اﺳﺎس ‪(λ) Lambda‬‬

‫ﻃﺮح ‪ Layout‬ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﻗﻮاﻋﺪ ﺗﻜﻨﻮﻟﻮژي ﻣﻮرد اﺳﺘﻔﺎده رﺳﻢ ﻣﻲﺷﻮﻧﺪ‪ .‬ﺑﻪ ﻣﺠﻤﻮﻋﻪ اﻳﻦ ﻗﻮاﻋﺪ در اﺻﻄﻼح‬

‫‪ Design Rules‬ﮔﻔﺘﻪ ﻣﻲﺷﻮد ﻛﻪ در ﺑﺨﺶ ﺑﺎزﺑﻴﻨﻲ‪ 68‬ﻃﺮح ‪ Layout‬ﺑﺎ اﺟﺮاي ‪ DRC‬ﺗﺎﻳﻴﺪ ﻣﻲﺷﻮﻧﺪ‪ .‬در اﻳﻦ‬

‫ﻣﺠﻤﻮﻋﻪ ﻗﻮاﻋﺪ ﻓﺎﺻﻠﻪﻫﺎ‪ ,‬ﺿﺨﺎﻣﺖﻫﺎ و در ﺣﺎﻟﺖ ﻛﻠﻲ ﻧﺤﻮه ﻗﺮارﮔﻴﺮي ﻻﻳﻪﻫﺎي ﻣﺨﺘﻠﻒ ﻧﺴﺒﺖ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺸﺨﺺ‬

‫ﻣﻲ ﺷﻮﻧﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﻓﺼﻞ اول ﮔﻔﺘﻪ ﺷﺪ اﻳﻦ ﻗﻮاﻋﺪ ﺗﻮﺳﻂ ﻛﺎرﺧﺎﻧﻪﻫﺎي ﺳﺎزﻧﺪه ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮﻧﺪ و اﮔﺮ ﻃﺮاح‬

‫آﻧﻬﺎ را رﻋﺎﻳﺖ ﻧﻜﻨﺪ ‪ IC‬ﺳﺎﺧﺘﻪ ﻧﺨﻮاﻫﺪ ﺷﺪ‪ .‬ﺑﺎ ﭘﻴﺸﺮﻓﺖ ﺗﻜﻨﻮﻟﻮژي ﻣﺠﻤﻮﻋﻪ ﻗﻮاﻋﺪ در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﺪه ﺑﺮاي ﻃﺮح‬

‫‪ Layout‬ﺗﻐﻴﻴﺮ ﺧﻮاﻫﻨﺪ ﻛﺮد‪ .‬ﺑﺮاي ﻣﺜﺎل در ﺗﻜﻨﻮﻟﻮژي ‪ 0.18um‬ﻓﺎﺻﻠﻪ دو ﻣﺘﺎل ‪ 2‬از ﻳﻜﺪﻳﮕﺮ ‪ 0.28um‬اﺳﺖ در‬

‫‪67‬‬
‫‪Lambda-base‬‬
‫‪68‬‬
‫‪Verification‬‬

‫‪170‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺣﺎﻟﻲ ﻛﻪ در ﺗﻜﻨﻮﻟﻮژي ‪ 0.13um‬اﻳﻦ ﻓﺎﺻﻠﻪ ﺑﻪ ‪ 0.21um‬ﻛﺎﻫﺶ ﻣﻲﻳﺎﺑﺪ‪ .‬ﻣﺠﻤﻮﻋﻪ ﻛﺎﻣﻠﻲ از ﻗﻮاﻋﺪ ﻫﺮ ﺗﻜﻨﻮﻟﻮژي‬

‫ﺑﻪ ﻫﻤﺮاه آن ﺗﻜﻨﻮﻟﻮژي در اﺧﺘﻴﺎر ﻃﺮاﺣﺎن ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬ﻧﻜﺘﻪ ﻗﺎﺑﻞ ﺗﻮﺟﻪ آن اﺳﺖ ﻛﻪ اﮔﺮﭼﻪ اﻧﺪازه ﻋﺪدي اﻳﻦ‬

‫ﻗﻮاﻋﺪ در ﺗﻜﻨﻮﻟﻮژيﻫﺎي ﻣﺨﺘﻠﻒ ﻣﺘﻔﺎوت اﺳﺖ وﻟﻲ ﺗﻘﺮﻳﺒﺎ ﺗﻤﺎﻣﻲ آﻧﻬﺎ از ﻳﻚ ﻗﺎﻋﺪه ﻛﻠﻲ ﺗﺒﻌﻴﺖ ﻣﻲﻛﻨﻨﺪ‪ .‬در اداﻣﻪ‬

‫ﺑﻪ ﺑﺮرﺳﻲ اﻳﻦ ﻗﺎﻋﺪه ﻛﻠﻲ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫در ﺣﺎﻟﺖ ﻛﻠﻲ ﺑﺮاي ﻫﺮ ﭘﺮوﺳﻪ ﻋﺪدي ﺑﻪ ﻧﺎم ‪ (λ) Lambda‬ﺗﻌﺮﻳﻒ ﻣﻲﺷﻮد‪ .‬ﻳﻚ ‪ Lambda‬ﺑﺮاﺑﺮ اﺳﺖ ﺑﺎ ﻧﺼﻒ‬

‫ﻣﻴﻨﻴﻤﻮم ﺑﻌﺪ ﻣﺎﺳﻚ‪ 69‬ﻛﻪ اﻳﻦ ﻣﻘﺪار ﻣﻌﻤﻮﻻ ﺑﺮاﺑﺮ اﺳﺖ ﺑﺎ ﻃﻮل ﻛﺎﻧﺎل ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر‪ .‬ﺑﺎ ﺗﻌﺮﻳﻒ اﻳﻦ ﻋﺪد ﺑﺮاي ﻫﺮ‬

‫ﺗﻜﻨﻮﻟﻮژي ﻣﻲﺗﻮان ﻛﻠﻴﻪ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ را ﺑﻪ ﺻﻮرت ﺿﺮﻳﺒﻲ از اﻳﻦ ﻋﺪد ﺗﻌﻴﻴﻦ ﻛﺮد‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ ﻣﻘﺪار ﻋﺪدي‬

‫ﺣﺎﺻﻞ از اﻳﻦ روش ﻣﻤﻜﻦ اﺳﺖ ﺑﺎ اﻧﺪازه ﻋﺪدي واﻗﻌﻲ آن ﻛﻤﻲ ﻣﺘﻔﺎوت ﺑﺎﺷﺪ وﻟﻲ ﻧﻜﺘﻪ ﻗﻮت آن اﻳﻦ اﺳﺖ ﻛﻪ اﻳﻦ‬

‫ﻋﺪد ﺣﺴﺎب ﺷﺪه ﻫﻤﻴﺸﻪ ﺑﺎ ﺣﺎﺷﻴﻪ اﻣﻨﻴﺘﻲ ﻣﻨﺎﺳﺒﻲ ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد و ﻟﺬا ﺑﺎﻋﺚ ﺧﻄﺎي ‪ DRC‬ﻧﺨﻮاﻫﺪ ﺷﺪ‪ .‬در اﻳﻦ‬

‫ﻧﻮع ﻃﺮاﺣﻲ ﺗﻤﺎﻣﻲ ﮔﻮﺷﻪﻫﺎ "‪ "on grid‬رﺳﻢ ﻣﻲﺷﻮﻧﺪ ﺑﺪﻳﻦ ﻣﻌﻨﻲ ﻛﻪ ﺗﻤﺎﻣﻲ ﮔﻮﺷﻪﻫﺎ در ﻣﺨﺘﺼﺎت ‪Lambda‬‬

‫ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ‪ .‬در ﺷﻜﻞ ‪ 38-4‬ﻧﻤﻮﻧﻪاي از اﻳﻦ ﻧﻮع ﻃﺮح آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪Lambda base‬‬ ‫ﺷﻜﻞ ‪ 38-4‬ﻧﻤﻮﻧﻪ اي از ﻃﺮح ‪ Layout‬رﺳﻢ ﺷﺪه ﺑﻪ روش‬

‫‪69‬‬
‫‪Minimum Feature size‬‬

‫‪171‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﻃﺮاﺣﻲ ﺑﺮ اﺳﺎس ‪ λ‬داراي ﻣﺰاﻳﺎ و ﻣﻌﺎﻳﺒﻲ ﻣﻲﺑﺎﺷﺪ وﻟﻲ از آﻧﺠﺎ ﻛﻪ اﻳﻦ ﻃﺮاﺣﻲ ﻫﻤﺮاه ﺑﺎ ‪ stick diagram‬ﻫﺎ ﻏﺎﻟﺒﺎ‬

‫در ﻃﺮاﺣﻲﻫﺎي دﻳﺠﻴﺘﺎل اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ از اﺷﺎره ﺑﻪ آﻧﻬﺎ در ﺑﺨﺶ آﻧﺎﻟﻮگ ﺻﺮف ﻧﻈﺮ ﻣﻲﺷﻮد و ﺗﻨﻬﺎ ﺑﻪ ذﻛﺮ‬

‫ﻛﺎرﺑﺮد آن در ﻧﺤﻮه ﻣﺤﺎﺳﺒﻪ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫ﻋﺪد ‪ λ‬ﺑﺮاي ﭘﺮوﺳﻪﻫﺎي ﻣﺨﺘﻠﻒ در ﺟﺪول)‪ (4‬آورده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﺟﺪول ﺗﻨﻬﺎ ﻣﻘﺎدﻳﺮ ‪ λ‬ﻣﺮﺑﻮط ﺑﻪ ﻛﺎرﺧﺎﻧﻪ‬

‫‪ TSMC‬ﻗﺮار داده ﺷﺪه اﺳﺖ‪ .‬ﺑﺮاي دﺳﺘﺮﺳﻲ ﺑﻪ ﻣﻘﺎدﻳﺮ ﻣﺮﺑﻮط ﺑﻪ ﻛﺎرﺧﺎﻧﻪﻫﺎي دﻳﮕﺮ ﻧﻈﻴﺮ ‪ Charter‬ﻣﻲﺗﻮان ﺑﻪ‬

‫ﺳﺎﻳﺖ ﻣﺮﺑﻮط ﺑﻪ آﻧﻬﺎ ﻣﺮاﺟﻌﻪ ﻛﺮد‪.‬‬

‫‪Lambda‬‬
‫‪Foundry‬‬ ‫‪Process‬‬ ‫‪Compatibility‬‬
‫)‪(um‬‬

‫‪٠.٣٥ micron ٢P٤M (٤ Metal Polycided, ٣.٣‬‬

‫‪TSMC‬‬ ‫‪٠.٢٥‬‬ ‫‪SCMOS-Compatible‬‬
‫)‪V/٥V‬‬

‫‪٠.٣٥ micron ١P٤M (٤ Metal Silicided, ٣.٣‬‬

‫‪TSMC‬‬ ‫‪٠.٢٥‬‬ ‫‪SCMOS-Compatible‬‬
‫)‪V/٥ V‬‬

‫‪٠.٣٥ micron ٢P٤M (٤ Metal Polycided, ٣.٣‬‬ ‫‪SCMOS_SUBM-‬‬

‫‪TSMC‬‬ ‫‪٠.٢٠‬‬
‫)‪V/٥V‬‬ ‫‪Compatible‬‬

‫‪٠.٣٥ micron ١P٤M (٤ Metal Silicided, ٣.٣‬‬ ‫‪SCMOS_SUBM-‬‬

‫‪TSMC‬‬ ‫‪٠.٢٠‬‬
‫)‪V/٥ V‬‬ ‫‪Compatible‬‬

‫‪SCMOS_SUBM-‬‬
‫‪TSMC‬‬ ‫)‪٠.٢٥ micron ٥ Metal ١ Poly (٢.٥ V/٣.٣ V‬‬ ‫‪٠.١٥‬‬
‫‪Compatible‬‬
‫‪SCMOS_SUBM-‬‬
‫‪TSMC‬‬ ‫)‪٠.١٨ micron ٦ Metal ١ Poly (١.٨ V/٣.٣ V‬‬ ‫‪٠.١٠‬‬
‫‪Compatible‬‬
‫‪SCMOS_DEEP-‬‬
‫‪TSMC‬‬ ‫)‪٠.٢٥ micron ٥ Metal ١ Poly (٢.٥ V/٣.٣ V‬‬ ‫‪٠.١٢‬‬
‫‪Compatible‬‬
‫‪SCMOS_DEEP-‬‬
‫‪TSMC‬‬ ‫)‪٠.١٨ micron ٦ Metal ١ Poly (١.٨ V/٣.٣ V‬‬ ‫‪٠.٠٩‬‬
‫‪Compatible‬‬

‫ﺟﺪول)‪ (4‬ﻋﺪد ‪ λ‬در ﭘﺮوﺳﻪ ﻫﺎي ﻣﺨﺘﻠﻒ‬

‫‪172‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

.‫ ﻣﻲﭘﺮدازﻳﻢ‬λ ‫در اداﻣﻪ ﺑﻪ ﺑﻴﺎن ﻗﻮاﻋﺪ ﻛﻠﻲ ﺑﺮ اﺳﺎس‬

Well ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬1-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
1.1 Minimum width 10 12 12

Minimum spacing between wells at different

1.2 9 18 18
potential
Minimum spacing between wells at same
1.3 6 6 6
potential
Minimum spacing between wells of different
1.4 0 0 0
type (if both are drawn)
Well ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬5)‫ﺟﺪول‬

Well ‫ ﺑﺮاي‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬39-4 ‫ﺷﻜﻞ‬

173
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Active ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬2-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
2.1 Minimum width 3 3 3

2.2 Minimum spacing 3 3 3

2.3 Source/drain active to well edge 5 6 6

2.4 Substrate/well contact active to well edge 3 3 3

Minimum spacing between active of different

2.5 4 4 4
implant
Active ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬6)‫ﺟﺪول‬

Active ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬40-4 ‫ﺷﻜﻞ‬

174
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Poly ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬3-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
3.1 Minimum width 2 2 2

3.2 Minimum spacing over field 2 3 3

3.2a Minimum spacing over active 2 3 4

3.3 Minimum gate extension of active 2 2 2.5

3.4 Minimum active extension of poly 3 3 4

3.5 Minimum field poly to active 1 1 1

Poly ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬7)‫ﺟﺪول‬

Poly ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬41-4 ‫ﺷﻜﻞ‬

175
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Select ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬4-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
Minimum select spacing to channel of transistor
4.1 3 3 3
to ensure adequate source/drain width
4.2 Minimum select overlap of active 2 2 2

4.3 Minimum select overlap of contact 1 1 1.5

Minimum select width and spacing

4.4 (Note: P-select and N-select may be coincident, 2 2 4
but must not overlap) (not illustrated)
Select ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬8)‫ﺟﺪول‬

Select ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬42-4 ‫ﺷﻜﻞ‬

176
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ ﺑﺮاي ﺧﺎزن ﻫﺎ‬Poly2 ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬5-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
11.1 Minimum width 3 7 n/a

11.2 Minimum spacing 3 3 n/a

11.3 Minimum poly overlap 2 5 n/a

Minimum spacing to active or well edge

11.4 2 2 n/a
(not illustrated)
11.5 Minimum spacing to poly contact 3 6 n/a

11.6 Minimum spacing to unrelated metal 2 2 n/a

‫ ﺑﺮاي ﺧﺎزن ﻫﺎ‬Poly2 ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬9)‫ﺟﺪول‬

‫ در ﺧﺎزن ﻫﺎ‬Poly2 ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬43-4 ‫ﺷﻜﻞ‬

177
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬Poly2 ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬6-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
12.1 Minimum width 2 2 n/a

12.2 Minimum spacing 3 3 n/a

12.3 Minimum electrode gate overlap of active 2 2 n/a

Minimum spacing to active

12.4 1 1 n/a
(not illustrated)
12.5 Minimum spacing or overlap of poly 2 2 n/a

12.6 Minimum spacing to poly or active contact 3 3 n/a

‫ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬Poly2 ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬10)‫ﺟﺪول‬

‫ در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ‬Poly2 ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬44-4 ‫ﺷﻜﻞ‬

178
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ‬Poly2 ‫ ﻧﺎﺣﻴﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬7-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
13.1 Minimum contact size 2x2 2x2 n/a

13.2 Minimum contact spacing 2 3 n/a

13.3 Minimum electrode overlap (on capacitor) 3 3 n/a

13.4 Minimum electrode overlap (not on capacitor) 2 2 n/a

13.5 Minimum spacing to poly or active 3 3 n/a

‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ‬Poly2 ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬11)‫ﺟﺪول‬

‫ در ﻛﺎﻧﺘﻜﺖ ﻫﺎ‬Poly2 ‫ ﺑﺮاي ﻧﺎﺣﻴﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬45-4 ‫ﺷﻜﻞ‬

179
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Poly ‫ ﻛﺎﻧﺘﻜﺖ ﺑﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬8-11-4

‫ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ﭘﻠﻲ‬

Lambda
Rule Description
SCMOS SUBM DEEP
5.1 Exact contact size 2x2 2x2 2x2

5.2 Minimum poly overlap 1.5 1.5 1.5

5.3 Minimum contact spacing 2 3 4

5.4 Minimum spacing to gate of transistor 2 2 2

‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ﭘﻠﻲ‬λ ‫( ﻣﻘﺎدﻳﺮ‬12)‫ﺟﺪول‬

‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ ﭘﻠﻲ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬46-4 ‫ﺷﻜﻞ‬

180
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ﭘﻠﻲ‬

Lambda
Rule Description
SCMOS SUBM DEEP
5.2.b Minimum poly overlap 1 1 1

5.5.b Minimum spacing to other poly 4 5 5

5.5.b Minimum spacing to active (one contact) 2 2 2

5.7.b Minimum spacing to active (many contacts) 3 3 3

‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ﭘﻠﻲ‬λ ‫( ﻣﻘﺎدﻳﺮ‬13)‫ﺟﺪول‬

‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ ﭘﻠﻲ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬47-4 ‫ﺷﻜﻞ‬

181
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Active ‫ ﻛﺎﻧﺘﻜﺖ ﺑﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬9-11-4

Active ‫ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ‬

Lambda
Rule Description
SCMOS SUBM DEEP
6.1 Exact contact size 2x2 2x2 2x2

6.2 Minimum active overlap 1.5 1.5 1.5

6.3 Minimum contact spacing 2 3 4

6.4 Minimum spacing to gate of transistor 2 2 3

Active ‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬14)‫ﺟﺪول‬

Active ‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺗﻚ ﺑﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬48-4 ‫ﺷﻜﻞ‬

182
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Active ‫ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ‬

Lambda
Rule Description
SCMOS SUBM DEEP
6.2.b Minimum active overlap 1 1 1

6.5.b Minimum spacing to diffusion active 5 5 5

6.6.b Minimum spacing to field poly (one contact) 2 2 2

6.7.b Minimum spacing to field poly (many contacts) 3 3 3

6.8.b Minimum spacing to poly contact 4 4 4

Active ‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬15)‫ﺟﺪول‬

Active ‫ ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﭼﻨﺪﺗﺎﻳﻲ ﺑﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬49-4 ‫ﺷﻜﻞ‬

183
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ ﻣﺘﺎل ﻳﻚ‬Layout ‫ ﻗﻮاﻋﺪ‬10-11-4

Lambda
Rule Description
SCMOS SUBM DEEP
7.1 Minimum width 3 3 3

7.2 Minimum spacing 2 3 3

7.3 Minimum overlap of any contact 1 1 1

Minimum spacing when metal line is wider than

7.4 4 6 6
10 lambda

‫ ﺑﺮاي ﻣﺘﺎل ﻳﻚ‬λ ‫( ﻣﻘﺎدﻳﺮ‬16)‫ﺟﺪول‬

‫ ﺑﺮاي ﻣﺘﺎل ﻳﻚ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬50-4 ‫ﺷﻜﻞ‬

184
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

Via ‫ ﻣﺮﺑﻮط ﺑﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬11-11-4

Lambda

Rule Description 2 Metal Process 3+ Metal Process

SCMOS SUBM DEEP SCMOS SUBM DEEP

8.1 Exact size 2x2 n/a n/a 2x2 2x2 3x3

Minimum Via1
8.2 3 n/a n/a 3 3 3
spacing
Minimum overlap
8.3 1 n/a n/a 1 1 n/a
by metal1

Minimum spacing
to contact for
8.4 technology codes 2 n/a n/a 2 2 n/a
that do not allow
stacked vias
Minimum spacing
8.5 to poly or active 2 n/a n/a 2 2 n/a
edge
via ‫ ﺑﺮاي‬λ ‫( ﻣﻘﺎدﻳﺮ‬17)‫ﺟﺪول‬

185
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

via ‫ ﺑﺮاي‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬51-4 ‫ﺷﻜﻞ‬

‫ ﻣﺘﺎل دو‬Layout ‫ ﻗﻮاﻋﺪ‬12-11-4

Lambda

Rule Description 2 Metal Process 3+ Metal Process

SCMOS SUBM DEEP SCMOS SUBM DEEP

9.1 Minimum width 3 n/a n/a 3 3 3

9.2 Minimum spacing 3 n/a n/a 3 3 4

Minimum overlap
9.3 1 n/a n/a 1 1 1
of via1

Minimum spacing
when metal line
9.4 6 n/a n/a 6 6 8
wider than 10

lambda
‫ ﺑﺮاي ﻣﺘﺎل دو‬λ ‫( ﻣﻘﺎدﻳﺮ‬18)‫ﺟﺪول‬

186
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ ﺑﺮاي ﻣﺘﺎل دو‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬52-4 ‫ﺷﻜﻞ‬

Via2 ‫ ﻣﺮﺑﻮط ﺑﻪ‬Layout ‫ﻗﻮاﻋﺪ‬ 13-11-4

Lambda

Rule Description 2 Metal Process 3+ Metal Process

SCMOS SUBM DEEP SCMOS SUBM DEEP

14.1 Exact size 2x2 2x2 n/a 2x2 2x2 3x3

14.2 Minimum spacing 3 3 n/a 3 3 3

Minimum overlap
14.3 1 1 n/a 1 1 n/a
by metal2

Minimum spacing
to via1 for
14.4 technology codes 2 2 n/a 2 2 n/a
that do not allow
stacked vias
14.5 Via2 may be placed over contact

via2 ‫ ﺑﺮاي‬λ ‫( ﻣﻘﺎدﻳﺮ‬19)‫ﺟﺪول‬

187
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

via2 ‫ ﺑﺮاي‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬53-4 ‫ﺷﻜﻞ‬

‫ ﻣﺘﺎل ﺳﻪ‬Layout ‫ ﻗﻮاﻋﺪ‬14-11-4

Lambda

Rule Description 2 Metal Process 3+ Metal Process

SCMOS SUBM DEEP SCMOS SUBM DEEP

15.1 Minimum width 6 5 n/a 3 3 3

Minimum spacing
15.2 4 3 n/a 3 3 4
to metal3

Minimum overlap
15.3 2 2 n/a 1 1 1
of via2

Minimum spacing
when metal line
15.4 8 6 n/a 6 6 8
wider than 10

lambda
‫ ﺑﺮاي ﻣﺘﺎل ﺳﻪ‬λ ‫( ﻣﻘﺎدﻳﺮ‬20)‫ﺟﺪول‬

188
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

‫ ﺑﺮاي ﻣﺘﺎل ﺳﻪ‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬54-4 ‫ﺷﻜﻞ‬

Via3 ‫ ﻣﺮﺑﻮط ﺑﻪ‬Layout ‫ﻗﻮاﻋﺪ‬15-11-4

Lambda

Rule Description 2 Metal Process 3+ Metal Process

SCMOS SUBM DEEP SCMOS SUBM DEEP

21.1 Exact size 2x2 2x2 n/a n/a 2x2 3x3

21.2 Minimum spacing 3 3 n/a n/a 3 3

Minimum overlap
21.3 1 1 n/a n/a 1 1
by metal3

via3 ‫ ﺑﺮاي‬λ ‫( ﻣﻘﺎدﻳﺮ‬21)‫ﺟﺪول‬

189
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 Layout ‫ ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ‬:‫ﻓﺼﻞ ﭼﻬﺎرم‬

via3 ‫ ﺑﺮاي‬λ ‫ ﺑﺮ اﺳﺎس‬Layout ‫ ﻗﻮاﻋﺪ‬55-4 ‫ﺷﻜﻞ‬

‫ ﻣﺘﺎل ﭼﻬﺎر‬Layout ‫ ﻗﻮاﻋﺪ‬16-11-4

Lambda

Rule Description 2 Metal Process 3+ Metal Process

SCMOS SUBM DEEP SCMOS SUBM DEEP

22.1 Minimum width 6 6 n/a n/a 3 3

22.2 Metal4 space 6 6 n/a n/a 3 4

Minimum overlap
22.3 2 2 n/a n/a 1 1
of via3

Minimum spacing
when metal line
22.4 12 12 n/a n/a 6 8
wider than 10

lambda
‫ ﺑﺮاي ﻣﺘﺎل ﭼﻬﺎر‬λ ‫( ﻣﻘﺎدﻳﺮ‬22)‫ﺟﺪول‬

190
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬ ©
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 56-4‬ﻗﻮاﻋﺪ ‪ Layout‬ﺑﺮ اﺳﺎس ‪ λ‬ﺑﺮاي ﻣﺘﺎل ﭼﻬﺎر‬

‫در ﭘﺎﻳﺎن ﻧﻤﻮﻧﻪاي از ﻃﺮح ‪ Layout‬ﻛﺎﻣﻞ آورده ﺷﺪه اﺳﺖ)ﺷﻜﻞ ‪ .(57-4‬دﻗﺖ ﺷﻮد ﻛﻪ در اﻳﻦ ﻃﺮح ﺳﻌﻲ ﺷﺪه‬

‫اﺳﺖ ﻣﺘﺎلﻫﺎي ‪ 2‬ﺑﻪ ﺻﻮرت ﻋﻤﻮدي و ﻣﺘﺎلﻫﺎي‪ 3‬ﺑﻪ ﺻﻮرت اﻓﻘﻲ ﻛﺸﻴﺪه ﺷﻮﻧﺪ ﺗﺎ ﺑﻪ اﻳﻦ ﺗﺮﺗﻴﺐ ﺑﺘﻮان در ﺣﺪاﻗﻞ‬

‫ﻓﻀﺎ و ﺑﺎ ﻛﻤﺘﺮﻳﻦ ﺗﻌﺪاد ‪ via‬ﻃﺮح را ﺗﺮﺳﻴﻢ ﻛﺮد ﺑﺪون آﻧﻜﻪ ﻫﻴﭻ دو ﻣﺘﺎﻟﻲ ﺑﺎ ﻳﻜﺪﻳﮕﺮ اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﻮﻧﺪ‪.‬‬

‫ﻧﻜﺘﻪ ﻗﺎﺑﻞ ﺗﻮﺟﻪ دﻳﮕﺮ در اﻳﻦ ﻃﺮح آن اﺳﺖ ﻛﻪ ﻃﺮاح ‪ Layout‬ﺳﻌﻲ ﻛﺮده اﺳﺖ ﺗﻤﺎﻣﻲ ﭘﻴﻦﻫﺎ را در ﺣﻮاﺷﻲ ﻃﺮح‬

‫ﻗﺮار دﻫﺪ ﺗﺎ اﮔﺮ از اﻳﻦ ﻃﺮح ﺑﻪ ﺻﻮرت ﺳﻠﺴﻠﻪ ﻣﺮاﺗﺒﻲ در ﻃﺮح دﻳﮕﺮي اﺳﺘﻔﺎده ﺷﺪ راﺣﺖﺗﺮ ﺑﺘﻮان اﺗﺼﺎﻻت ﻣﺮﺑﻮﻃﻪ‬

‫را ﺑﺮﻗﺮار ﻛﺮد‪.‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در اﻳﻦ ﻃﺮح ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﻃﺮاح ‪ Layout‬ﺑﺎﻳﺪ ﺳﻌﻲ ﻛﻨﺪ ﻃﺮح ﺧﻮد را ﺗﺎ آﻧﺠﺎ ﻛﻪ اﻣﻜﺎن دارد‬

‫ﻓﺸﺮده رﺳﻢ ﻛﻨﺪ ﺗﺎ ﻫﻴﭻ ﻓﻀﺎﻳﻲ ﺗﻠﻒ ﻧﺸﻮد‪.‬‬

‫‪191‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 57-4‬ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻃﺮح ‪ Layout‬ﻛﺎﻣﻞ ﺷﺪه‬

‫در ﭘﺎﻳﺎن ﻧﻤﻮﻧﻪ اي از ‪ Pad Ring‬ﻧﻤﺎﻳﺶ داده ﺷﺪه اﺳﺖ)ﺷﻜﻞ ‪ .(58-4‬در ﻫﺮ ﻳﻚ از ﭘﺪ ﻫﺎ ﻣﺪار ‪ ESD‬ﻗﺮار داده‬

‫ﺷﺪه اﺳﺖ ﺗﺎ ‪ IC‬را از ﺑﺎرﻫﺎي اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ در اﻣﺎن ﻧﮕﺎه دارد‪ .‬اﻳﻦ ﻣﺪارﻫﺎي ‪ ESD‬ﻣﺎﻧﻨﺪ ﻫﺮ ﻣﺪار دﻳﮕﺮي ﺑﻪ‬

‫ﻣﻨﺒﻊ ﺗﻐﺬﻳﻪ ﻧﻴﺎز دارﻧﺪ ﻟﺬا ﺣﻠﻘﻪاي از ‪ VDD‬و ‪ VSS‬در داﺧﻞ ‪ Pad Ring‬ﺑﺎﻳﺪ وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر‬

‫و ﺑﺮاي ﺣﻔﻆ ﭘﻴﻮﺳﺘﮕﻲ ﺑﻴﻦ ﭘﺪﻫﺎ از اﺟﺰاﻳﻲ ﺑﻪ ﻧﺎم واﺣﺪﻫﺎي ﭘﺮﻛﻨﻨﺪه‪ 70‬در ﺑﻴﻦ ﭘﺪﻫﺎ اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪70‬‬
‫‪Filler Cell‬‬

‫‪192‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭼﻬﺎرم‪ :‬ﻧﻜﺎت ﭘﻴﺸﺮﻓﺘﻪ در ﻣﻮرد ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺷﻜﻞ ‪ 58-4‬ﻧﻤﻮﻧﻪ اي از ‪Padring‬‬

‫‪193‬‬
‫ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬ ‫©‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ 5‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫در اﻳﻦ ﻓﺼﻞ اﺑﺘﺪا ﺑﻪ ﺑﺮرﺳﻲ و ﺗﻮﺿﻴﺢ ﻧﺤﻮهي اﺳﺘﻔﺎده از ﻧﺮماﻓﺰار ‪ Cadence‬و اﻣﻜﺎﻧﺎت ﻣﻮﺟﻮد در آن ﺑﺮاي ﻃﺮاﺣﻲ‬

‫‪ symbol, Schematic‬و ‪ Layout‬ﻣﻲﭘﺮدازﻳﻢ‪ .‬در اﻳﻦ ﺧﻮدآﻣﻮز از ﻧﺮماﻓﺰار ‪ Cadence IC5033‬و ﺗﻜﻨﻮﻟﻮژي ﻓﺎﻳﻞ‬

‫‪ tsmc18‬اﺳﺘﻔﺎده ﺷﺪه ﻛﻪ ﻧﺤﻮه ﻧﺼﺐ و راهاﻧﺪازي آن در ﺑﺨﺶ ﺿﻤﺎﻳﻢ آورده ﺷﺪه اﺳﺖ‪ .‬ﻣﺤﺪودﻳﺖﻫﺎي ﻣﻮﺟﻮد در‬

‫ﺟﻬﺖﮔﻴﺮيﻫﺎي ﻣﻤﻜﻦ اﺟﺰا ﺑﺎﻋﺚ اﻳﺠﺎد ﻣﺤﺪودﻳﺖﻫﺎﻳﻲ در ﻃﺮاﺣﻲﻫﺎي ‪ VLSI‬ﻣﻲﺷﻮﻧﺪ‪ .‬از آﻧﺠﺎ ﻛﻪ دﺳﺘﺮﺳﻲ ﺑﻪ‬

‫ﺟﻬﺖﻫﺎي دﻟﺨﻮاه ﻧﻴﺎز ﺑﻪ رﻳﺎﺿﻴﺎت ﭘﻴﺸﺮﻓﺘﻪ دارد ﺳﻴﺴﺘﻢﻫﺎﻳﻲ ﻛﻪ از اﻳﻦ ﻣﺪل اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﻧﺴﺒﺖ ﺑﻪ ﺳﻴﺴﺘﻢ‪-‬‬

‫ﻫﺎﻳﻲ ﻛﻪ از ﻣﺪلﻫﺎي داراي ﭼﻨﺪ ﺟﻬﺖ ﺧﺎص اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ ﺑﺴﻴﺎر ﭘﻴﭽﻴﺪهﺗﺮ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬در ﺑﺮﺧﻲ ﻃﺮاﺣﻲﻫﺎي‬

‫‪ VLSI Layout‬ﺗﻤﺎﻣﻲ ﻓﻀﺎي ﻫﻨﺪﺳﻲ ﺑﺎﻳﺪ ‪ Manhattan‬ﺑﺎﺷﺪ ﺑﺪﻳﻦ ﻣﻌﻨﻲ ﻛﻪ ﺗﻤﺎﻣﻲ ﻟﺒﻪﻫﺎ ﺑﻪ ﺻﻮرت ﻣﻮازي ﺑﺎ‬

‫ﻣﺤﻮرﻫﺎي ﻣﺨﺘﺼﺎت ‪ x‬و ‪ y‬رﺳﻢ ﻣﻲﺷﻮﻧﺪ و ﺗﻤﺎﻣﻲ اﺷﻜﺎل ﺑﻪ ﺻﻮرت ﻣﺴﺘﻄﻴﻞ و ﺑﻪ ﺣﺎﻟﺖ ﻳﻜﻲ از ﻫﺸﺖ ﺣﺎﻟﺖ‬

‫ﻧﺸﺎن داده ﺷﺪه در ﺷﻜﻞ ‪ 1-5‬ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 1-5‬ﺟﻬﺖ ﻫﺎي ﻣﺠﺎز در ﻣﺪل ‪manhattan‬‬

‫‪194‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫در ﺑﺮﺧﻲ ﻃﺮاﺣﻲﻫﺎي ‪ VLSI‬ﻧﻴﺎز ﺑﻪ زاوﻳﻪ ‪ 45‬درﺟﻪ وﺟﻮد دارد‪ .‬در اﻳﻦ ﻃﺮاﺣﻲﻫﺎ ﺗﻌﺪاد ﺣﺎﻻت ﻣﺠﺎز ﺑﺮاي ﺟﻬﺖ‪-‬‬

‫دﻫﻲ اﺟﺰا دو ﺑﺮاﺑﺮ ﻣﻲﺷﻮد‪ .‬اﮔﺮﭼﻪ اﺑﺰارﻫﺎﻳﻲ وﺟﻮد دارد ﻛﻪ ﻣﻲﺗﻮاﻧﻨﺪ اﺟﺰا را ﺑﺎ ﻫﺮ زاوﻳﻪاي رﺳﻢ ﻛﻨﻨﺪ)ﻣﺜﻞ ﻧﺮم‪-‬‬

‫اﻓﺰار ‪ (L-Edite‬وﻟﻲ ﻃﺮاﺣﺎن ﺑﻪ ﻧﺪرت از آﻧﻬﺎ اﺳﺘﻔﺎده ﻣﻲﻛﻨﻨﺪ زﻳﺮا در ﺑﺴﻴﺎري از ﭘﺮوﺳﻪﻫﺎي ﺳﺎﺧﺖ ‪ IC‬ﻗﻮاﻋﺪ‬

‫ﻃﺮاﺣﻲ ﺑﺎ زاوﻳﻪ دﻟﺨﻮاه وﺟﻮد ﻧﺪارد و اﮔﺮ ﻫﻢ وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﺪ رﺳﻢ ﻳﻚ ‪ Layout‬ﺑﺪون ﺧﻄﺎ ﺗﻮﺳﻂ ﻳﻚ‬

‫ﻛﺎﻣﭙﻴﻮﺗﺮ ﺗﻘﺮﻳﺒﺎ ﻏﻴﺮ ﻣﻤﻜﻦ اﺳﺖ‪ .‬از ﻃﺮف دﻳﮕﺮ ﻗﻮاﻋﺪ ‪ Manhattan‬ﺑﻪ دﻟﻴﻞ آﻧﻜﻪ ﺑﺎﻋﺚ ﺗﻤﻴﺰ ﺑﻮدن ﻃﺮح ﻣﻲﺷﻮﻧﺪ‬

‫ﺗﺮﺟﻴﺢ داده ﻣﻲﺷﻮﻧﺪ‪ .‬در ﻧﺮماﻓﺰار ‪ Cadence‬ﻃﺮاﺣﻲ ﺑﻪ روش ‪ Manhattan‬اﻧﺠﺎم ﻣﻲﮔﻴﺮد و ﺗﻌﺪاد ﺣﺎﻻت ﻣﺠﺎز در‬

‫اﻳﻦ ﻧﺮماﻓﺰار ‪ 16‬ﻣﻲﺑﺎﺷﺪ زﻳﺮا ﻗﺎدر ﺑﻪ رﺳﻢ زواﻳﺎي ‪ 45‬درﺟﻪ ﺑﺪون ﺧﻄﺎ ﻧﻴﺰ ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺷﻜﻞ ‪ 2-5‬ﻧﻤﻮﻧﻪ اي از‬

‫ﻳﻚ ﻃﺮح ‪ Manhattan‬در ﻗﺴﻤﺖ )‪ (b‬و ﻧﻤﻮﻧﻪاي از ﻃﺮح ‪ non-manhattan‬در ﻗﺴﻤﺖ )‪ (a‬آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 2-5‬ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻃﺮح ‪ Manhattan‬در ﻗﺴﻤﺖ )‪ (b‬و ﻧﻤﻮﻧﻪ اي از ﻳﻚ ﻣﺪل ‪ Non-Manhattan‬در ﻗﺴﻤﺖ )‪(a‬‬

‫در اداﻣﻪ ﺑﻪ ﺻﻮرت ﺗﻔﺼﻴﻠﻲ ﻧﺤﻮه ﻃﺮاﺣﻲ ﻳﻚ ‪ Inverter‬و ﺳﭙﺲ ﻃﺮاﺣﻲ ﻳﻚ ‪ op amp‬ﺑﺮرﺳﻲ ﺧﻮاﻫﺪ ﺷﺪ‪ .‬در‬

‫ﺷﻜﻞ ‪ 3-5‬ﻓﻠﻮي ﻃﺮاﺣﻲ ‪ IC‬ﺑﺮ اﺳﺎس ﻣﺮاﺣﻞ اﺳﺘﻔﺎده از ﻧﺮم اﻓﺰار ‪ Cadence‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ از‬

‫ﺷﻜﻞ ﭘﻴﺪاﺳﺖ در اﻳﻦ ﭘﺮوﺳﻪ ﻓﻴﺪﺑﻚﻫﺎي زﻳﺎدي وﺟﻮد دارد ﻛﻪ رﻋﺎﻳﺖ ﻫﺮ ﻳﻚ از آﻧﻬﺎ در ﻋﻤﻠﻜﺮد ‪ IC‬ﺗﻮﻟﻴﺪ ﺷﺪه‬

‫ﻧﻘﺶ ﺑﺴﺰاﻳﻲ دارد‪.‬‬

‫‪195‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 3-5‬ﻓﻠﻮي ﻧﺮم اﻓﺰار ‪ Cadence‬در ﻃﺮاﺣﻲ ‪IC‬‬

‫‪196‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ 1-5‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻃﺮاﺣﻲ ‪ Schematic‬و ‪ Simulation‬و ‪Layout‬‬

‫اﺑﺘﺪا ﻋﺒﺎرت & ‪ icfb‬را در ﭘﻨﺠﺮه ﻛﻨﺴﻮل ﺗﺎﻳﭗ ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮه ‪ 71CIW‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 4-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در ﻗﺴﻤﺖ‬

‫ﭘﺎﻳﻴﻨﻲ اﻳﻦ ﭘﻨﺠﺮه ﻛﻠﻴﻪ ﭘﻴﻐﺎمﻫﺎ ﺷﺎﻣﻞ اﻃﻼﻋﺎت و ﺧﻄﺎﻫﺎ و اﺧﻄﺎرﻫﺎ و ﻏﻴﺮه ﻧﻤﺎﻳﺶ داده ﻣﻲﺷﻮد‪ .‬ﺗﻤﺎﻣﻲ ﻓﺮاﻳﻨﺪﻫﺎ‬

‫در ‪ Cadence‬ﺑﺎ اﺳﺘﻔﺎده از ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎ اداره ﻣﻲﺷﻮﻧﺪ‪ .‬ﻫﺮ ﻛﺘﺎﺑﺨﺎﻧﻪ از ﭼﻨﺪﻳﻦ واﺣﺪ‪ 72‬ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ‪ .‬ﻫﺮ واﺣﺪ‬

‫ﻣﻲﺗﻮاﻧﺪ ﻧﻤﻮد‪ 73‬ﻫﺎي ﻣﺨﺘﻠﻔﻲ داﺷﺘﻪ ﺑﺎﺷﺪ‪.‬‬

‫ﺑﺮاي ﻧﻈﻢ ﺑﺨﺸﻴﺪن ﺑﻪ ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎ ﻣﻌﻤﻮﻻ ﺗﻤﺎﻣﻲ ﺑﻼكﻫﺎي زﻳﺮﻳﻦ ﺑﻼك اﺻﻠﻲ را در ﻳﻚ ﻛﺘﺎﺑﺨﺎﻧﻪ ﺑﻪ ﻫﻤﺮاه ﻫﻤﺎن‬

‫ﺑﻼك اﺻﻠﻲ ﻗﺮار ﻣﻲدﻫﻨﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل اﮔﺮ ﻫﺪف ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ‪ ADC‬اﺳﺖ اﻳﻦ ﺑﻼك را در ﻳﻚ ﻛﺘﺎﺑﺨﺎﻧﻪ‬

‫ﻗﺮار داده و ﺗﻤﺎﻣﻲ ﺑﻼكﻫﺎي زﻳﺮﻳﻦ آن ﻛﻪ ﺷﺎﻣﻞ ﻣﻘﺎﻳﺴﻪ ﻛﻨﻨﺪهﻫﺎ و آراﻳﻪﻫﺎي ﻣﻘﺎوﻣﺘﻲ و ‪ ...‬ﻣﻲﺑﺎﺷﺪ را ﻧﻴﺰ در‬

‫ﻫﻤﺎن ﻛﺘﺎﺑﺨﺎﻧﻪ ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬ﻫﺮ ﺑﻼك ﻳﺎ واﺣﺪ در اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﻲﺗﻮاﻧﺪ ﻧﻤﻮدﻫﺎي ﻣﺘﻔﺎوﺗﻲ ﻧﻈﻴﺮ ‪ Layout‬ﻳﺎ‬

‫‪ Schematic‬ﻳﺎ ‪ Symbol‬داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬ﻣﻌﻤﻮﻻ ﺳﻪ ﻧﻮع ﻛﺘﺎﺑﺨﺎﻧﻪ وﺟﻮد دارد‪:‬‬

‫‪ ‬ﻣﺠﻤﻮﻋﻪ ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎي ﻣﺸﺘﺮك ‪ Cadence‬ﻛﻪ در ﺧﻮد ﻧﺮماﻓﺰار وﺟﻮد دارﻧﺪ‪ .‬اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎ ﺷﺎﻣﻞ اﺟﺰاي‬

‫ﭘﺎﻳﻪ ﻣﺎﻧﻨﺪ ﻣﻨﺎﺑﻊ وﻟﺘﺎژ و ﺟﺮﻳﺎن و ‪ R‬و‪ L‬و‪C‬و ‪ ...‬ﻣﻲﺑﺎﺷﻨﺪ‪.‬‬

‫‪ ‬ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎﻳﻲ ﻛﻪ ﺗﻌﻠﻖ ﺑﻪ ﻛﻴﺖ ﻃﺮاﺣﻲ ﺧﺎﺻﻲ دارﻧﺪ و ﺑﻪ ﺗﻜﻨﻮﻟﻮژي واﺑﺴﺘﻪ ﻫﺴﺘﻨﺪ ﺑﺮاي ﻣﺜﺎل‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﺎ ﻣﺪل ﺧﺎﺻﻲ ﻛﻪ ﺿﻤﻴﻤﻪ ﻣﻲﺷﻮﻧﺪ در اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻫﺎ ﻗﺮار دارﻧﺪ‪.‬‬

‫‪ ‬ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎي ﻛﺎرﺑﺮ ﻛﻪ در آﻧﻬﺎ ﻃﺮحﻫﺎي ﻛﺎرﺑﺮان ذﺧﻴﺮه ﻣﻲﺷﻮﻧﺪ‪ .‬در اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎ ﻗﻄﻌﺎت از دو‬

‫ﻛﺘﺎﺑﺨﺎﻧﻪ ﻛﻪ در ﺑﺎﻻ ﺗﻮﺿﻴﺢ داده ﺷﺪﻧﺪ ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ‪.‬‬

‫‪71‬‬
‫‪Common Interface Window‬‬
‫‪72‬‬
‫‪Cell‬‬
‫‪73‬‬
‫‪view‬‬

‫‪197‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 4-5‬ﭘﻨﺠﺮه ‪CIW‬‬

‫ﺗﻤﺎﻣﻲ ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎ از ﻃﺮﻳﻖ ﭘﻨﺠﺮه ﻣﺪﻳﺮﻳﺖ ﻛﺘﺎﺑﺨﺎﻧﻪ‪ 74‬ﻛﻨﺘﺮل ﻣﻲﺷﻮﻧﺪ‪ .‬ﺑﺮاي دﺳﺘﺮﺳﻲ ﺑﻪ اﻳﻦ ﭘﻨﺠﺮه ﻣﻲﺗﻮان‬

‫ﮔﺰﻳﻨﻪ ‪ Tools‬را در ﭘﻨﺠﺮه ‪ CIW‬اﻧﺘﺨﺎب ﻛﺮده و ﺳﭙﺲ ﮔﺰﻳﻨﻪ ‪ Library Manager‬را ﻛﻠﻴﻚ ﻛﺮد)ﺷﻜﻞ ‪.(5-5‬‬

‫ﺷﻜﻞ ‪ 5-5‬ﭘﻨﺠﺮه ﻛﺘﺎﺑﺨﺎﻧﻪ ﻫﺎ‬

‫‪ : basic ‬در اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ ﺗﻤﺎﻣﻲ ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ ﻻزم ﺑﺮاي ﻃﺮاﺣﻲ ﻳﻚ ﺷﻤﺎﺗﻴﻚ آﻧﺎﻟﻮگ آورده ﺷﺪه اﺳﺖ ﻛﻪ‬

‫ﺷﺎﻣﻞ ﺗﺮﻣﻴﻨﺎل ﻫﺎي ‪ VDD‬و ‪ VSS‬و ‪ ...‬ﻣﻲﺑﺎﺷﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 6-5‬‬

‫‪74‬‬
‫‪Library Manager‬‬

‫‪198‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 6-5‬ﭘﻨﺠﺮه ﻛﺘﺎﺑﺨﺎﻧﻪ ‪basic‬‬

‫‪ :Tsmc18rf ‬در اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻛﻠﻴﻪ ﻗﻄﻌﺎت ﻣﻮرد ﻧﻴﺎز ﺑﺮاي ﻃﺮاﺣﻲ ﻳﻚ ﻣﺪار ﻣﺠﺘﻤﻊ آﻧﺎﻟﻮگ از ﻗﺒﻴﻞ اﻧﻮاع‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ و ‪ ...‬ﻣﻮﺟﻮد ﻣﻲﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 7-5‬‬

‫ﺷﻜﻞ ‪ 7-5‬ﭘﻨﺠﺮه ﻛﺘﺎﺑﺨﺎﻧﻪ ‪tsmc18rf‬‬

‫در ﭘﻨﺠﺮه ‪ icfb‬ﻳﻚ ﻛﺘﺎﺑﺨﺎﻧﻪ ﺑﺎ اﺳﻢ ﻣﻮرد ﻧﻈﺮ ﺑﺎ ﻃﻲ ﻛﺮدن ﻣﺮاﺣﻞ زﻳﺮ ﻣﻲﺳﺎزﻳﻢ‪:‬‬

‫‪199‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ File -> New ->Library‬و ﻣﺴﻴﺮ دﻗﻴﻖ ﻣﺤﻞ ﻗﺮارﮔﻴﺮي اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ را ﻧﻴﺰ در ﻗﺴﻤﺖ ﻣﺮﺑﻮﻃﻪ ﺗﺎﻳﭗ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺳﭙﺲ اﻳﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 8-5‬ﺑﻪ ﺗﻜﻨﻮﻟﻮژي ﺿﻤﻴﻤﻪ ﻣﻲﻛﻨﻴﻢ‪ .‬اﻳﻦ ﺗﻜﻨﻮﻟﻮژي ﻫﻤﺎن ﺗﻜﻨﻮﻟﻮژي اﺳﺖ ﻛﻪ‬

‫در ﻧﻬﺎﻳﺖ ‪ IC‬در آن ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 8-5‬ﭘﻨﺠﺮه ﺿﻤﻴﻤﻪ ﻛﺮدن ﻛﺘﺎﺑﺨﺎﻧﻪ‬

‫اﺟﺮاي ﻣﺮاﺣﻞ ﺑﺎﻻ ﺑﺮاي ﺳﺎﺧﺖ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻫﻢ ﺑﺮاي ﻃﺮاح ﻣﺪار و ﻫﻢ ﺑﺮاي ﻃﺮاح ‪ Layout‬ﻻزم اﺳﺖ‪ .‬ﺣﺎل در‬

‫ﻛﺘﺎﺑﺨﺎﻧﻪ ﺳﺎﺧﺘﻪ ﺷﺪه ﻳﻚ ‪ Cell view‬اﻳﺠﺎد ﻣﻲﻛﻨﻴﻢ‪ .‬اﻳﻦ ﻛﺎر را ﻣﻲﺗﻮان ﺑﺎ ﻃﻲ ﻛﺮدن ﻣﺮاﺣﻞ زﻳﺮ اﻧﺠﺎم داد‪:‬‬

‫‪File ->New ->Cell view‬‬

‫در ﭘﻨﺠﺮه ﻣﺨﺼﻮص ﺳﺎﺧﺖ ‪ Cell view‬ﻣﻲﺗﻮان ﺑﺎ اﻧﺘﺨﺎب ‪ Virtuoso‬ﭘﻨﺠﺮه ‪ Layout‬را ﺑﺎز ﻛﺮد و ﺑﺎ اﻧﺘﺨﺎب‬

‫ﺷﻤﺎﺗﻴﻚ ﭘﻨﺠﺮه ﻃﺮح را ﺑﺎز ﻛﺮد‪ .‬در اداﻣﻪي ﻣﻄﺎﻟﺐ اﻳﻦ ﺑﺨﺶ ﺑﻪ ﺗﻔﺼﻴﻞ در اﻳﻦ ﻣﻮرد ﺑﺤﺚ ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫‪ 1-1-5‬ﻃﺮاﺣﻲ ‪Schematic‬‬

‫ﺻﻔﺤﻪي ‪ Schematic Editor‬ﺑﻪ ﻣﺎ اﻳﻦ اﻣﻜﺎن را ﻣﻲدﻫﺪ ﻛﻪ ﺑﻪ ﺳﺎدﮔﻲ ﻗﻄﻌﺎت و اﺟﺰاي ﻣﺠﺰاﻳﻲ ﻛﻪ ﻃﺮح ﻧﻬﺎﻳﻲ‬

‫را ﺗﺸﻜﻴﻞ ﻣﻲدﻫﻨﺪ در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار داده و اﺗﺼﺎﻻت ﻻزم را ﺑﺮﻗﺮار ﻛﻨﻴﻢ‪ .‬ﻃﺮح ﻧﻬﺎﻳﻲ ﺷﻤﺎﺗﻴﻚ ﺑﺎﻳﺪ ﺑﻪ ﻃﻮر‬

‫دﻗﻴﻖ وﻳﮋﮔﻲﻫﺎي اﻟﻜﺘﺮﻳﻜﻲ ﻗﻄﻌﺎت و اﺗﺼﺎﻻﺗﺸﺎن را ﺗﻮﺻﻴﻒ ﻛﻨﺪ‪ .‬ﺑﺮاي اﺟﺮاي ﺷﺒﻴﻪﺳﺎزي از روي ﻳﻚ ﻃﺮح‬

‫‪200‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻤﺎﺗﻴﻚ ﻃﺮاح ﺑﺎﻳﺪ در ﻃﺮح ﺧﻮد ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ را ﻧﻴﺰ وارد ﻛﻨﺪ وﻟﻲ ﺑﺮاي رﺳﻢ ﻃﺮح ‪ Layout‬از روي ﺷﻤﺎﺗﻴﻚ‬

‫ﻧﻴﺎزي ﺑﻪ ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ ﻧﻤﻲﺑﺎﺷﺪ و ﺗﻨﻬﺎ ﻛﺎﻓﻲ اﺳﺖ ﻃﺮاح ﭘﺮتﻫﺎي ﻻزم را ﻗﺮار دﻫﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 10-5‬‬

‫اﻳﻦ اﻃﻼﻋﺎت در ﺗﻬﻴﻪ ﻓﺎﻳﻞ ‪ netlist‬ﻛﻪ در ﻣﺮاﺣﻞ ﺑﻌﺪي ﻃﺮاﺣﻲ اﺳﺘﻔﺎده ﻣﻲﺷﻮد ﻣﻔﻴﺪ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﻳﺠﺎد ﻳﻚ ﻃﺮح‬

‫ﺷﻤﺎﺗﻴﻚ ﻛﺎﻣﻞ و ﺻﺤﻴﺢ اوﻟﻴﻦ ﻗﺪم در ﻓﻠﻮي ﻃﺮاﺣﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻣﻌﻤﻮﻻ ﺑﺮﺧﻲ وﻳﮋﮔﻲﻫﺎي ﻗﻄﻌﺎت ﻣﺎﻧﻨﺪ اﺑﻌﺎد‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و اﺗﺼﺎﻻت ﺑﻴﻦ ﻗﻄﻌﺎت در ﺣﻴﻦ ﻣﺮاﺣﻞ اﺻﻼح ﺳﺎزي ﺗﻐﻴﻴﺮ ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ اﺻﻼﺣﺎت در ﺳﺎﺧﺘﺎر ﻣﺪار‬

‫ﺑﺎﻳﺪ اﺛﺮ ﺧﻮد را در ﺗﻤﺎﻣﻲ ﻧﺴﺦ ﺷﻤﺎﺗﻴﻚ ﻣﺮﺑﻮﻃﻪ ﻧﺸﺎن دﻫﺪ‪.‬‬

‫ﻓﺮض ﻛﻨﻴﺪ در اﻳﻦ ﻗﺴﻤﺖ ﻣﻲﺧﻮاﻫﻴﻢ ﻃﺮح ﻳﻚ ‪ inverter‬را داﺷﺘﻪ ﺑﺎﺷﻴﻢ‪ .‬ﻣﺮاﺣﻞ ﺑﻮﺟﻮد آوردن اﻳﻦ ﻃﺮح ﺑﻪ ﺷﺮح‬

‫زﻳﺮ اﺳﺖ ‪:‬‬

‫‪ -1‬اﺳﻢ ﻛﺘﺎﺑﺨﺎﻧﻪاي ﻛﻪ درﺳﺖ ﻛﺮدهاﻳﻢ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ )ﻣﺜﻼ ‪.(inverter‬‬

‫‪ -2‬ﻓﻠﻮي ﻣﻘﺎﺑﻞ را ﻃﻲ ﻣﻲﻛﻨﻴﻢ ‪File -> New -> Cellview‬‬

‫‪ -3‬اﺳﻢ ‪ Cell‬ﻣﻮرد ﻧﻈﺮ را وارد ﻣﻲﻛﻨﻴﻢ )ﻣﺜﻼ ‪(inverter‬‬

‫‪ Composer-Schematic -4‬را ﺑﻪﻋﻨﻮان اﺑﺰار اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ OK -5‬را ﻛﻠﻴﻚ ﻣﻲﻛﻨﻴﻢ‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(9-5‬‬

‫ﺷﻜﻞ ‪ 9-5‬ﺳﺎﺧﺖ ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ‬

‫‪201‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻳﻚ ﺻﻔﺤﻪ ﺧﺎﻟﻲ ‪ Composer_Schematic‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﺻﻔﺤﻪ ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﻃﺮح ﺧﻮد را ﭘﻴﺎده ﻛﻨﺪ‪.‬‬

‫در ﺷﻜﻞ ‪ 10-5‬ﻃﺮح ﻛﺎﻣﻞ ﺷﺪه ﺑﺮاي ‪ inverter‬ﺑﻪ ﻫﻤﺮاه راﻫﻨﻤﺎي آﻳﻜﻮنﻫﺎي ﻧﻮار ﻛﻨﺎري آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪Check and save‬‬

‫‪Save‬‬

‫‪Zoom In by ٢‬‬
‫‪Zoom Out by ٢‬‬
‫‪Stretch‬‬
‫‪Copy‬‬

‫‪Delete‬‬
‫‪Undo‬‬

‫‪Property‬‬
‫‪Instance‬‬
‫)‪Wire (narrow‬‬

‫)‪Wire (wide‬‬
‫‪Label‬‬

‫ﺷﻜﻞ ‪ 10-5‬راﻫﻨﻤﺎي آﻳﻜﻮن ﻫﺎي ﻧﻮار ﻛﻨﺎري در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ‬

‫ﺑﺮاي اﻃﻼع از ﻧﺤﻮه دﻗﻴﻖ ﺗﺮ ﻛﺎرﻛﺮد اﻳﻦ آﻳﻜﻮنﻫﺎ ﻣﻲﺗﻮان از ﻣﻨﻮي ‪ Help‬اﺳﺘﻔﺎده ﻛﺮد وﻟﻲ در اداﻣﻪ ﺑﻪ ﺑﺮﺧﻲ‬

‫ﻧﻜﺎت ﭘﺮ ﻛﺎرﺑﺮد اﺷﺎره ﻣﻲﺷﻮد‪.‬‬

‫‪ ‬ﺑﻮﺟﻮد آوردن ﻗﻄﻌﺎت‪ :‬ﺑﺎ اﻧﺘﺨﺎب آﻳﻜﻮن ‪ Instance‬و ﺑﺎ ﺟﺴﺘﺠﻮ در ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎي ﻣﻮﺟﻮد ﻣﻲﺗﻮان ﻗﻄﻌﺎت را‬

‫ﭘﻴﺪا ﻛﺮد‪.‬‬

‫‪202‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺑﻴﺸﺘﺮ ﻗﻄﻌﺎت ﺷﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ و ﻣﻨﺎﺑﻊ و ﻏﻴﺮه در ﻛﺘﺎﺑﺨﺎﻧﻪ ‪ tsmc18rf‬وﺟﻮد‬

‫دارﻧﺪ‪ .‬دﻗﺖ ﺷﻮد در ﻫﻨﮕﺎم اﻧﺘﺨﺎب ﻗﻄﻌﻪ از ﭘﻨﺠﺮه ‪ Library Manager‬و در ﻗﺴﻤﺖ ‪ view‬ﮔﺰﻳﻨﻪ‬

‫‪ symbol‬اﻧﺘﺨﺎب ﺷﻮد‪ .‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ ﻳﻚ ﻗﻄﻌﻪ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﺪ ﻳﻚ ﭘﻨﺠﺮه ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ ﻣﻲﺗﻮاﻧﻴﺪ در‬

‫آن وﻳﮋﮔﻲﻫﺎي آن ﻗﻄﻌﻪ را ﺗﻐﻴﻴﺮ دﻫﻴﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ ﻣﺪل ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﺮ اﺳﺎس ﺗﻜﻨﻮﻟﻮژي ﺑﻪ ﻃﻮر‬

‫ﺧﻮدﻛﺎر اﻧﺘﺨﺎب ﺷﺪه و ﺣﺘﻲ ﺑﺮﺧﻲ ﭘﺎراﻣﺘﺮﻫﺎ از ﺟﻤﻠﻪ ﺳﻮرس و درﻳﻦ ﻣﺤﺎﺳﺒﻪ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪ ‬ﻣﺘﺼﻞ ﻛﺮدن ﻗﻄﻌﺎت ‪ :‬ﮔﺰﻳﻨﻪ )‪ Wire (narrow‬را اﻧﺘﺨﺎب ﻛﺮده و روي ﭘﺎﻳﺎﻧﻪ اول ﻛﻠﻴﻚ ﻣﻲﻛﻨﻴﻢ و ﻣﻲ‪-‬‬

‫ﻛﺸﻴﻢ ﺗﺎ روي ﭘﺎﻳﺎﻧﻪ دﻳﮕﺮ و ﺳﭙﺲ دوﺑﺎره ﻛﻠﻴﻚ ﻣﻲﻛﻨﻴﻢ‪ .‬در ﻃﺮحﻫﺎي ﭘﻴﭽﻴﺪه ﺑﺮاي اﺟﺘﻨﺎب از ﺳﻴﻢ‪-‬‬

‫ﻛﺸﻲ ﻫﺎي زﻳﺎد ﻣﻲﺗﻮان از ﺑﺮﭼﺴﺐ اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﻫﻨﮕﺎﻣﻲ ﻛﻪ دو ﺳﻴﻢ داراي ﺑﺮﭼﺴﺐﻫﺎي ﻳﻜﺴﺎﻧﻲ ﺑﺎﺷﻨﺪ‬

‫در واﻗﻊ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ‪ .‬ﺑﺮﭼﺴﺐﻫﺎ را ﻣﻲﺗﻮان ﺑﺎ ﻛﻤﻚ آﻳﻜﻮن ‪ Label‬اﻳﺠﺎد ﻛﺮد‪.‬‬

‫‪ ‬ﺗﻨﻈﻴﻢ ﭘﺎراﻣﺘﺮﻫﺎي ﻗﻄﻌﺎت ‪ :‬ﻃﺮاح در ﻫﺮ زﻣﺎن ﻣﻲﺗﻮاﻧﺪ وﻳﮋﮔﻲﻫﺎي ﻗﻄﻌﺎت را ﺗﻐﻴﻴﺮ دﻫﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻛﺎر‬

‫ﻛﺎﻓﻲ اﺳﺖ روي ﻗﻄﻌﻪ ﻣﻮرد ﻧﻈﺮ ﻛﻠﻴﻚ ﻛﺮده و آﻳﻜﻮن ‪ Properties‬را اﻧﺘﺨﺎب ﻛﻨﺪ‪ .‬ﻫﻤﭽﻨﻴﻦ ﻃﺮاح ﻣﻲ‪-‬‬

‫ﺗﻮاﻧﺪ ﺑﻪ ﺻﻮرت ﮔﺮوﻫﻲ ﺗﻌﺪادي از ﻗﻄﻌﺎت ﻣﺸﺎﺑﻪ را ﻫﻤﺰﻣﺎن ﺗﻐﻴﻴﺮ دﻫﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻛﺎر اول ﮔﺮوه ﻗﻄﻌﺎت‬

‫اﻧﺘﺨﺎب ﻣﻲﺷﻮﻧﺪ و ﺳﭙﺲ ﺑﺎ ﻛﻠﻴﻚ روي آﻳﻜﻮن ‪ Properties‬در ﻣﻘﺎﺑﻞ ﻋﺒﺎرت ‪ Apply to‬ﮔﺰﻳﻨﻪ ‪All‬‬

‫‪ selected‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺑﻴﺸﺘﺮ دﺳﺘﻮرات ﺑﺎﻋﺚ اﻋﻤﺎل ﺷﺪن ﻳﻚ ﺣﺎﻟﺖ ﻣﻲﺷﻮﻧﺪ و ﺗﺎ زﻣﺎﻧﻲ ﻛﻪ آﻳﻜﻮن دﻳﮕﺮي اﻧﺘﺨﺎب ﻧﺸﻮد روي ﻫﻤﺎن‬

‫ﺣﺎﻟﺖ ﻣﻲﻣﺎﻧﺪ‪ .‬ﺑﺮاي رﻫﺎﻳﻲ از ﻳﻚ ﺣﺎﻟﺖ ﻣﻲ ﺗﻮان ﻛﻠﻴﺪ ‪ Esc‬را ﻓﺸﺮد‪.‬‬

‫در ﻋﻤﻞ دو روش ﺑﺮاي ﺳﺎﺧﺖ ﻳﻚ ﺷﻤﺎﺗﻴﻚ وﺟﻮد دارد‪:‬‬

‫‪ : Non-Hierarchical schematic-1‬در اﻳﻦ روش ﺗﻤﺎﻣﻲ ﻃﺮح در ﻳﻚ ﺳﻄﺢ )‪ (transistor-level‬ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ‬

‫روش ﺗﻨﻬﺎ ﺑﺮاي ﻃﺮحﻫﺎي ﻛﻮﭼﻚ ﻛﺎرﺑﺮد دارد‪.‬‬

‫‪203‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ : Hierarchical schematic-2‬اﮔﺮ ﻃﺮح ﺑﺰرگ ﺑﺎﺷﺪ و ﻳﺎ اﮔﺮ ﻃﺮاح اﻣﻜﺎن ﻣﻲدﻫﺪ ﻛﻪ ﻃﺮﺣﺶ در ﺑﻼكﻫﺎي دﻳﮕﺮ‬

‫ﻧﻴﺰ اﺳﺘﻔﺎده ﺷﻮد ) ﺑﺮاي ﻣﺜﺎل ﻳﻚ ‪ inverter‬ﻛﻪ در ﻣﺪارات دﻳﮕﺮ ﻧﻴﺰ ﻣﻤﻜﻦ اﺳﺖ اﺳﺘﻔﺎده ﺷﻮد ( ﺑﺎﻳﺪ ﻳﻚ ﺑﻼك‬

‫ﭘﺎﻳﻪ درﺳﺖ ﺷﺪه و ﺳﭙﺲ ﺑﺮاي آن ﻳﻚ ‪ symbol‬درﺳﺖ ﺷﻮد‪ .‬در اﻳﻦ ﺻﻮرت اﻳﻦ ‪ symbol‬ﺑﻪ ﻋﻨﻮان ﻳﻚ ﻗﻄﻌﻪ‬

‫ﭘﺎﻳﻪاي در ﻳﻚ ﻃﺮح دﻳﮕﺮ در ﺳﻄﺢ ﺑﺎﻻﺗﺮ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﻣﻔﻬﻮم ﻣﻌﺎدل ﻣﻔﻬﻮم دﺳﺘﻮر ‪ .SUBCKT‬در‬

‫‪ SPICE‬ﻣﻲﺑﺎﺷﺪ‪ .‬در ﻣﻮاﻗﻌﻲ ﻛﻪ ﻳﻚ ﻃﺮح داراي اﺟﺰاي ﻛﻮﭼﻜﺘﺮ اﺳﺖ اﻳﻦ روش ﺑﺴﻴﺎر ﻣﻔﻴﺪ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺷﻜﻞ‬

‫‪ symbol‬ﻫﺎ ﻣﻌﻤﻮﻻ ﻳﻚ ﻣﺴﺘﻄﻴﻞ اﺳﺖ ﻛﻪ داراي ورودي و ﺧﺮوﺟﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ اﻳﻦ ‪ symbol‬ﻣﻲﺗﻮاﻧﺪ‬

‫ﺑﻪ ﻋﻨﻮان ﺟﺰو ﺳﺎزﻧﺪه ﻳﻚ ﺑﻼك دﻳﮕﺮ اﺳﺘﻔﺎده ﺷﻮد‪ .‬در اداﻣﻪ ﺑﻪ ﺑﻴﺎن روش ﺳﺎﺧﺖ ‪ symbol‬ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫‪ 2-1-5‬ﻃﺮاﺣﻲ ‪Symbol‬‬

‫‪ -1‬در اﺑﺘﺪا ﻃﺮاح ﺑﺎﻳﺪ ﭘﻴﻦﻫﺎي ﻣﻮرد ﻧﻈﺮ را ﻛﻪ در ﺳﻄﻮح ﺑﺎﻻﺗﺮ ﻣﻮرد ﻧﻴﺎز ﺧﻮاﻫﻨﺪ ﺑﻮد را اﻳﺠﺎد ﻛﻨﺪ‪ .‬ﺑﺮاي اﻳﻦ‬

‫ﻣﻨﻈﻮر آﻳﻜﻮن ‪ Create Pin‬را در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬اﺳﻢ ﭘﻴﻦ و ﻧﻮع آن را ﻛﻪ ورودي ﻳﺎ‬

‫ﺧﺮوﺟﻲ اﺳﺖ ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ و ﺳﭙﺲ در اﻧﺘﻬﺎي ﺳﻴﻤﻲ ﻛﻪ آن ﭘﻴﻦ ﺑﺎﻳﺪ روﻳﺶ ﻗﺮار ﮔﻴﺮد ﻛﻠﻴﻚ ﻣﻲ‪-‬‬

‫ﻛﻨﻴﻢ‪ .‬در ﻣﺜﺎل ‪ inverter‬ﭼﻬﺎر ﭘﻴﻦ ﺑﺎ اﺳﺎﻣﻲ ‪ VDD, VSS, IN, OUT‬وﺟﻮد دارد‪.‬‬

‫‪ -2‬ﻓﻠﻮي ﻣﻘﺎﺑﻞ را دﻧﺒﺎل ﻣﻲﻛﻨﻴﻢ ‪ . Design > Create Cellview > From cellview‬ﻳﻚ ﭘﻨﺠﺮه ﺑﺎز ﻣﻲﺷﻮد‬

‫ﻛﻪ ﺑﻪ ﻃﻮر ﺧﻮدﻛﺎر از ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻳﻚ ‪ symbol‬ﻣﻲﺳﺎزد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 11-5‬ﺗﻨﻬﺎ ﻛﺎﻓﻲ اﺳﺖ ﻛﻠﻴﺪ‬

‫‪ OK‬راﻓﺸﺎر دﻫﻴﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 11-5‬ﭘﻨﺠﺮه ﺳﺎﺧﺖ ‪symbole‬‬

‫‪204‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫اﻳﻦ ‪ symbol‬را ﻣﻲﺗﻮان ﺗﻐﻴﻴﺮ داد )ﻣﻲﺗﻮان ﺷﻜﻞ و ﻳﺎ ﻧﺤﻮهي ﻗﺮارﮔﻴﺮي ﭘﻴﻦﻫﺎ را ﺗﻐﻴﻴﺮ داد ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 12-5‬‬

‫ﺷﻜﻞ ‪ 12-5‬ﭘﻨﺠﺮه ﺗﻐﻴﻴﺮ ‪symbole‬‬

‫ﻳﻚ ﭘﻨﺠﺮه ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ در آن ‪ symbol‬ﻣﻮرد ﻧﻈﺮ ﻗﺮار دارد‪ .‬در ﺷﻜﻞ ‪ symbol 13-5‬ﻣﺮﺑﻮط ﺑﻪ ﻣﺜﺎل ‪inverter‬‬

‫ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪Save‬‬

‫‪Zoom In by ٢‬‬
‫‪Zoom Out by ٢‬‬

‫‪Stretch‬‬
‫‪Copy‬‬

‫‪Move‬‬

‫‪Delete‬‬

‫‪Undo‬‬

‫‪ii‬‬
‫ﺷﻜﻞ ‪ 13-5‬راﻫﻨﻤﺎي آﻳﻜﻮن ﻫﺎي ﻧﻮار ﻛﻨﺎري در ﭘﻨﺠﺮه ‪Symbole‬‬

‫‪205‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺣﺎل اﻳﻦ اﻣﻜﺎن وﺟﻮد دارد ﻛﻪ ﻃﺮح در ﺳﻄﻮح ﺑﺎﻻﺗﺮ اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﺑﺮاي ﻣﺜﺎل در ﺷﻜﻞ ‪ 14-5‬ﻳﻚ ﻃﺮح‬

‫ﺷﻤﺎﺗﻴﻚ ﺟﺪﻳﺪ ﺑﺎ ﻛﻤﻚ ‪ inverter symbol‬ﺳﺎﺧﺘﻪ ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﻃﺮح ‪ symbol‬ﻣﺮﺑﻮط ﺑﻪ ‪inverter‬‬

‫ﺑﻪ ﻃﻮر ﻣﺴﺘﻘﻞ ﻗﺮار داده ﺷﺪه اﺳﺖ و ﺳﭙﺲ ﻣﻨﺎﺑﻊ ﺑﻪ آن اﺿﺎﻓﻪ ﺷﺪه اﺳﺖ‪ .‬ﺑﺮاي ﻗﺮار دادن ‪inverter‬‬

‫ﻣﻲﺗﻮان روي آﻳﻜﻮن ‪ Instance‬ﻛﻠﻴﻚ ﻛﺮده و از ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺑﻮﻃﻪ )در اﻳﻦ ﻣﺜﺎل ‪ inverter (inverter‬را‬

‫اﻧﺘﺨﺎب ﻛﻨﻴﺪ‪.‬‬

‫ﻣﻲﺗﻮان ﺑﺎ ﻛﻤﻚ ﻓﺸﺮدن ‪ X‬وارد ﻫﺮ ‪ symbol‬ﺷﺪ و ﺑﺎ ﻓﺸﺮدن ‪ b‬از آن ﺧﺎرج ﺷﺪ‪ .‬ﭘﺎراﻣﺘﺮﻫﺎي ﻣﻨﺎﺑﻊ وﻟﺘﺎژ‬

‫و ﺟﺮﻳﺎن را ﻣﻲﺗﻮان ﻣﺸﺎﺑﻪ ﭘﺎراﻣﺘﺮﻫﺎي ﺳﺎﻳﺮ ﻗﻄﻌﺎت ﺗﻐﻴﻴﺮ داد‪.‬‬

‫ﺷﻜﻞ ‪ 14-5‬ﻃﺮاﺣﻲ ﺷﻤﺎﺗﻴﻚ ﺑﻪ ﺻﻮرت ﻣﺮﺗﺒﻪ اي‬

‫ﺷﻤﺎي ‪ symbol‬را ﻣﻲﺗﻮان ﺑﺎ ﺷﻜﻞﻫﺎي ﻣﺨﺘﻠﻒ ذﺧﻴﺮه ﻛﺮد‪ .‬در اﻛﺜﺮ ﻛﺎرﺑﺮدﻫﺎي دﻳﺠﻴﺘﺎل ‪ symbol‬ﻳﻚ ‪Inverter‬‬

‫را ﺑﻪ ﺻﻮرت ﻣﺜﻠﺜﻲ ﻛﻪ در ﻳﻚ راس آن داﻳﺮهاي وﺟﻮد دارد رﺳﻢ ﻣﻲﻛﻨﻨﺪ‪ .‬در ﻧﺘﻴﺠﻪ ﻣﻲﺗﻮان ﺑﺮاي ﺳﺎدﮔﻲ و‬

‫‪206‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﮔﻴﺮاﻳﻲ ﺑﻴﺸﺘﺮ ﻃﺮح ﺷﻤﺎﺗﻴﻚ از اﻳﻦ ﻣﺪل اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در ﭘﻨﺠﺮه ‪ Virtuoso Symbol Editing‬و‬

‫در ﻗﺴﻤﺖ ‪ Add‬ﺑﺎ ﻛﻤﻚ ﮔﺰﻳﻨﻪﻫﺎي ‪ Shape > Line‬ﻳﺎ ‪ Shape > Circle‬اﻳﻦ ﻃﺮح را رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪ .‬اﻳﻦ ﻃﺮح در‬

‫ﺷﻜﻞ ‪ 15-5‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 15-5‬ﺷﻤﺎي ﺟﺪﻳﺪي از ﻳﻚ ‪Inverter‬‬

‫‪75‬‬
‫از اﻳﻦ ﻧﻤﺎد ﻣﻲﺗﻮان در ﺳﻄﻮح ﺑﺎﻻﺗﺮ ﺑﻪ راﺣﺘﻲ اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﺑﺮاي ﻣﺜﺎل در ﻧﻤﻮﻧﻪاي از ﻳﻚ ﻧﻮﺳﺎنﮔﺮ ﺣﻠﻘﻪاي‬

‫ﻛﻪ درﺷﻜﻞ ‪ 19-5‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ از ﭘﺎﻧﺰده ﻋﺪد ‪ INVX1‬اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺑﺮاي رﺳﻢ اﻳﻦ ﻧﻮﺳﺎنﮔﺮ ﺣﻠﻘﻪاي ﻛﺎﻓﻲ اﺳﺖ ﮔﺰﻳﻨﻪ ‪ Instance‬را از ﻣﻨﻮي ﻛﻨﺎري ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ ﻣﺮﺑﻮﻃﻪ)ﻳﺎ‬

‫ﻓﺸﺮدن ﻛﻠﻴﺪ ‪ (i‬اﻧﺘﺨﺎب ﻛﻨﻴﻢ‪ .‬در ﭘﻨﺠﺮهاي ﻛﻪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 16-5‬ﺑﺎز ﻣﻲﺷﻮد ‪ symbol‬ﺟﺪﻳﺪ ﻣﺮﺑﻮط ﺑﻪ ‪INVX1‬‬

‫را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬از آﻧﺠﺎ ﻛﻪ ﺑﺮاي ﺗﺸﻜﻴﻞ ﻧﻮﺳﺎﻧﮕﺮ ﺣﻠﻘﻪاي ﺑﻪ ‪ 15‬ﻋﺪد ‪ INVX1‬ﻧﻴﺎز دارﻳﻢ در ﻗﺴﻤﺖ‬

‫‪ columns‬در ﻫﻤﻴﻦ ﭘﻨﺠﺮه ﻋﺪد ‪ 5‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ ‪.‬‬

‫‪75‬‬
‫‪Ring Oscillator‬‬

‫‪207‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 16-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت ‪Instance‬‬

‫در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ ﻣﺮﺑﻮﻃﻪ ‪ 5‬ﻋﺪد ‪ INVX1‬ﺑﻮﺟﻮد ﻣﻲآﻳﺪ‪ .‬ﻣﻲﺗﻮان اﻧﺪازه ﻓﺎﺻﻠﻪ ﺑﻴﻦ اﻳﻦ ‪ INVX1‬ﻫﺎ را ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪17-5‬ﺑﻪ ﺻﻮرت دﺳﺘﻲ اﻧﺠﺎم داد‪.‬‬

‫ﺷﻜﻞ ‪ 17-5‬ﻗﺮار دادن ﭼﻨﺪ ‪ INVX1‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ و ﺑﻪ ﺻﻮرت ﮔﺮوﻫﻲ‬

‫ﭘﺲ از آﻧﻜﻪ ﻳﻚ ردﻳﻒ از اﻳﻦ آراﻳﻪ را ﻗﺮار دادﻳﻢ ﻧﻮﺑﺖ ﺑﻪ ردﻳﻒ دوم ﻣﻲرﺳﺪ‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﻧﻴﺰ ﻣﻄﺎﺑﻖ ردﻳﻒ اول‬

‫اﺳﺖ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ ﮔﺰﻳﻨﻪﻫﺎي ‪ Side Way‬و ‪ Upside down‬را ﻧﻴﺰ در ﭘﻨﺠﺮه ﺷﻜﻞ ‪ 16-5‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫در ﻣﻮرد ردﻳﻒ ﺳﻮم ﻧﻴﺰ از ﻫﻤﻴﻦ روش اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(18-5‬‬

‫‪208‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 18-5‬ﻗﺮار دادن ﭘﺎﻧﺰده ﻋﺪد ‪ INVX1‬در ﺳﻪ ردﻳﻒ ﭘﻨﺞ ﺳﺘﻮﻧﻲ‬

‫در ﻧﻬﺎﻳﺖ اﻳﻦ ﻗﻄﻌﺎت ﺑﻪ ﺻﻮرت ﻗﻄﺎري و ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 19-5‬ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 19-5‬ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ﻻزم ﺑﺮاي ﺗﺸﻜﻴﻞ ﻧﻮﺳﺎﻧﮕﺮ ﺣﻠﻘﻪ اي‬

‫‪209‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺧﻄﺎي ﻣﺘﺪاوﻟﻲ ﻛﻪ در ﻣﻮرد ‪ symbol‬ﻫﺎ ﭘﻴﺶ ﻣﻲ آﻳﺪ اﻳﻦ اﺳﺖ ﻛﻪ ﮔﺎﻫﻲ اوﻗﺎت در ﺿﻤﻦ ﻛﭙﻲ ﻛﺮدن ﻳﺎ اﻧﺘﻘﺎل‬

‫ﻛﺘﺎﺑﺨﺎﻧﻪاي ﺧﺎص ﺑﻴﻦ دو ﻛﺎرﺑﺮ ‪ symbol‬ﺑﻼكﻫﺎي زﻳﺮﻳﻦ ﻣﻨﺘﻘﻞ ﻧﻤﻲﺷﻮد ‪ .‬ﺑﺮاي ﻣﺜﺎل در ﻧﻮﺳﺎﻧﮕﺮ ﺣﻠﻘﻪاي ذﻛﺮ‬

‫ﺷﺪه در ﺑﺎﻻ اﮔﺮ ﻛﺘﺎﺑﺨﺎﻧﻪاي ﻛﻪ ﺷﺎﻣﻞ ‪ symbol‬ﺑﻼك ‪ INVX1‬اﺳﺖ ﻫﻤﺮاه ﺑﺎ ﻛﺘﺎﺑﺨﺎﻧﻪاي ﻛﻪ ﺷﺎﻣﻞ ﺧﻮد ﺑﻼك‬

‫‪ Ring-OSC‬اﺳﺖ ﻣﻨﺘﻘﻞ ﻧﺸﻮد ﺑﻼكﻫﺎي ‪ INVX1‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 20-5‬ﭼﺸﻤﻚ ﻣﻲزﻧﻨﺪ‪ .‬اﻳﻦ ﺑﺪان ﻣﻌﻨﻲ اﺳﺖ‬

‫ﻛﻪ ﻣﺮﺟﻊ ‪ sumbol‬ﻫﺎي ‪ INVX1‬ﻛﺘﺎﺑﺨﺎﻧﻪاي ﻏﻴﺮ از ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﻨﺘﻘﻞ ﺷﺪه ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 20-5‬ﺷﻨﺎﺧﺘﻪ ﻧﺸﺪن ﻣﺮﺟﻊ ﻛﺘﺎﺑﺨﺎﻧﻪ ﺑﻼك ﻫﺎ‬

‫ﺑﺮاي رﻓﻊ اﻳﻦ ﻣﺸﻜﻞ ﻛﺎﻓﻲ اﺳﺖ ﺑﺎ اﻧﺘﺨﺎب ﻫﺮ ﻳﻚ از ﺑﻼكﻫﺎ و ﻓﺸﺮدن ﻛﻠﻴﺪ ‪ q‬و ﻇﺎﻫﺮ ﺷﺪن ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪ 21-5‬اﺳﻢ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ را ﻋﻮض ﻛﻨﻴﻢ واﺳﻢ ﻛﺘﺎﺑﺨﺎﻧﻪاي ﻛﻪ ‪ sumbol‬ﻫﺎي ‪ INVX1‬ﻗﺮار دارد در ﻗﺴﻤﺖ‬

‫اﺳﻢ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻗﺮار دﻫﻴﻢ ) در اﻳﻦ ﻣﺜﺎل ‪.(test‬‬

‫‪210‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 21-5‬ﺗﻐﻴﻴﺮ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ ﺑﻼك‬

‫ﺑﺎ اﻧﺘﺨﺎب ﮔﺰﻳﻨﻪ ‪ ok‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 22-5‬ﺑﻼك اﻧﺘﺨﺎﺑﻲ روﺷﻦ ﻣﻲﺷﻮد‪ .‬ﻫﻤﻴﻦ ﻓﺮاﻳﻨﺪ را ﻣﻲﺗﻮان ﺑﺮاي ﺗﻚ ﺗﻚ‬

‫ﺑﻼكﻫﺎي اﻳﻦ ﻃﺮح اﻧﺠﺎم داد وﻟﻲ ﺑﺮاي اﻓﺰاﻳﺶ ﺳﺮﻋﺖ ﻛﺎﻓﻲ اﺳﺖ ﻛﻠﻴﻪ ﺑﻼكﻫﺎ را اﻧﺘﺨﺎب ﻛﺮده و ﭘﺲ از ﺗﻐﻴﻴﺮ‬

‫ﻧﺎم ﻛﺘﺎﺑﺨﺎﻧﻪ در ﭘﻨﺠﺮه ﺷﻜﻞ ‪ 21-5‬در ﺑﺨﺶ ‪ Apply to‬در ﻫﻤﻴﻦ ﭘﻨﺠﺮه ﮔﺰﻳﻨﻪ ‪ all selected‬را اﻧﺘﺨﺎب ﻛﺮد‪ .‬در‬

‫اﻳﻦ ﺣﺎﻟﺖ ﺗﻐﻴﻴﺮات داده ﺷﺪه ﺑﻪ ﺗﻤﺎﻣﻲ ﺑﻼكﻫﺎي اﻧﺘﺨﺎﺑﻲ ﺗﻌﻤﻴﻢ داده ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 22-5‬آﺷﻜﺎر ﺷﺪن ﺑﻼك ﭘﺲ از ﺗﻐﻴﻴﺮ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ آن ﺑﻪ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺮﺟﻊ واﻗﻌﻲ اش‬

‫‪211‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ 3-1-5‬اﺟﺮاي ‪Simulation‬‬

‫ﭘﺲ از آﻧﻜﻪ ﻃﺮح ﺣﺎوي ﺗﺮاﻧﺰﻳﺴﺘﻮر‪ 76‬ﺑﻪ اﺗﻤﺎم رﺳﻴﺪ ﻋﻤﻠﻜﺮد اﻟﻜﺘﺮﻳﻜﻲ و ﻛﺎراﻳﻲ ﻣﺪار ﺑﺎﻳﺪ ﺑﺎ ﻛﻤﻚ اﺑﺰار ﺷﺒﻴﻪ‬

‫ﺳﺎزي ﺗﺎﻳﻴﺪ ﺷﻮد‪ .‬ﻗﺒﻞ از آﻧﻜﻪ وارد ﻣﺮاﺣﻞ ﺑﻬﻴﻨﻪ ﺳﺎزي ﺷﻮﻳﻢ ﻃﺮاح ﺑﺎﻳﺪ از ﻧﺤﻮه ﻋﻤﻠﻜﺮد اوﻟﻴﻪ ﻣﺪار اﻃﻤﻴﻨﺎن‬

‫ﻛﺎﻣﻞ ﺣﺎﺻﻞ ﻛﻨﺪ‪ .‬ﺑﺮ اﺳﺎس ﻧﺘﺎﻳﺞ ﺷﺒﻴﻪ ﺳﺎزي ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﺑﺮﺧﻲ وﻳﮋﮔﻲﻫﺎي ﻗﻄﻌﺎت ﻧﻈﻴﺮ ﻧﺴﺒﺖ ‪ W‬ﺑﻪ ‪L‬‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﻏﻴﺮه را ﺗﻐﻴﻴﺮ دﻫﺪ ﺗﺎ ﺑﻪ ﻋﻤﻠﻜﺮد ﺑﻬﻴﻨﻪاي ﺑﺮﺳﺪ‪.‬‬

‫ﻫﻤﭽﻨﻴﻦ در ﺷﺒﻴﻪﺳﺎزي اوﻟﻴﻪ ﻃﺮاح ﺑﺎ ﺧﻄﺎﻫﺎي اﺣﺘﻤﺎﻟﻲ در ﺷﻤﺎﺗﻴﻚ ﻧﻈﻴﺮ از ﻗﻠﻢ اﻓﺘﺎدﮔﻲ ﻳﻚ اﺗﺼﺎل‪ 77‬آﺷﻨﺎ ﻣﻲ‪-‬‬

‫ﺷﻮد‪ .‬ﺑﺮﺧﻲ از اﻳﻦ ﺧﻄﺎﻫﺎ ﻗﺒﻞ از ﻣﺮﺣﻠﻪ ﺷﺒﻴﻪ ﺳﺎزي ﺑﺎ ﻓﺸﺮدن ‪ Check and Save‬در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ آﺷﻜﺎر ﻣﻲ‪-‬‬

‫ﺷﻮﻧﺪ‪.‬‬

‫ﺷﺒﻴﻪ ﺳﺎزي دوم زﻣﺎﻧﻲ اﻧﺠﺎم ﻣﻲﺷﻮد ﻛﻪ ﻃﺮح ‪ Layout‬ﺑﻪ اﺗﻤﺎم رﺳﻴﺪه ﺑﺎﺷﺪ‪ .‬ﺑﻪ اﻳﻦ ﺷﺒﻴﻪﺳﺎزي ‪post-layout‬‬

‫‪ simulation‬ﮔﻮﻳﻨﺪ‪ .‬اﻳﻦ ﺷﺒﻴﻪﺳﺎزي ﻛﻤﻚ ﻣﻲﻛﻨﺪ ﻃﺮاح ﻋﻤﻠﻜﺮد ﻧﻬﺎﻳﻲ ﻃﺮح را ارزﻳﺎﺑﻲ ﻛﻨﺪ‪.‬‬

‫ﻣﺎﻧﻨﺪ ﺳﺎﻳﺮ ﻓﻀﺎﻫﺎي ﺷﺒﻴﻪﺳﺎزي ﻳﻚ ﻓﺎﻳﻞ ﻣﺘﻨﻲ از ﻃﺮح ﺷﻤﺎﺗﻴﻚ ) ﻳﺎ ‪ extract (Layout‬ﻣﻲﺷﻮد ﻛﻪ در واﻗﻊ اﻳﻦ‬

‫ﻓﺎﻳﻞ اﺳﺖ ﻛﻪ ﺷﺒﻴﻪﺳﺎزي ﻣﻲﺷﻮد‪.‬‬

‫ﺑﺮاي ﺷﺮوع ﺷﺒﻴﻪﺳﺎزي در ﭘﻨﺠﺮهاي ﻛﻪ ﻃﺮح ﺷﻤﺎﺗﻴﻚ وﺟﻮد دارد ﻓﻠﻮي زﻳﺮ را دﻧﺒﺎل ﻣﻲﻛﻨﻴﻢ ‪:‬‬

‫‪ . Tools > Analog Environment‬ﭘﻨﺠﺮه ﺷﺒﻴﻪﺳﺎزي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 23-5‬ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫‪76‬‬
‫‪Transistor level‬‬
‫‪77‬‬
‫‪missing connection‬‬

‫‪212‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪Circuit to be‬‬
‫‪simulated‬‬ ‫‪Choose design‬‬
‫‪Choose analysis‬‬
‫‪List of analyses to be performed‬‬ ‫‪Set variables‬‬
‫‪Choose outputs‬‬
‫‪Delete‬‬
‫‪Run simulation‬‬
‫‪Stop simulation‬‬
‫‪Design‬‬
‫‪variables‬‬ ‫‪Plot output‬‬

‫ﺷﻜﻞ ‪ 23-5‬ﭘﻨﺠﺮه ﺷﺒﻴﻪﺳﺎزي و راﻫﻨﻤﺎي آﻳﻜﻮنﻫﺎي ﻧﻮار ﻛﻨﺎري آن‬

‫ﺑﻪ ﺻﻮرت ﭘﻴﺶ ﻓﺮض ﻃﺮح ﺑﺎ اﺳﺘﻔﺎده از ﺷﺒﻴﻪﺳﺎز ‪ Spectre‬ﺷﺒﻴﻪﺳﺎزي ﻣﻲﺷﻮد‪ .‬اﻟﺒﺘﻪ ﻣﻲﺗﻮان ﺷﺒﻴﻪﺳﺎزي را ﺑﺎ‬

‫ﻃﻲ ﻛﺮدن ﻓﻠﻮي ﻣﻘﺎﺑﻞ ﺗﻐﻴﻴﺮ داد ‪ Setup -> Simulator/directory/Host :‬وﺑﺮاي ﻣﺜﺎل ‪ HSPICE‬را اﻧﺘﺨﺎب ﻛﺮد‪.‬‬

‫واﺿﺢ اﺳﺖ ﻛﻪ ﺷﺒﻴﻪﺳﺎز اﻧﺘﺨﺎﺑﻲ ﺑﺎﻳﺪ ﻧﺼﺐ ﺷﺪه و ﺟﻮاز‪ 78‬داده ﺷﻮد‪.‬‬

‫ﺑﻪ ﻃﻮر ﭘﻴﺶ ﻓﺮض ﻣﺪلﻫﺎي اﺟﺰا از ﻛﺘﺎﺑﺨﺎﻧﻪ ﺗﻜﻨﻮﻟﻮژي اﻧﺘﺨﺎب ﻣﻲﺷﻮﻧﺪ‪ .‬اﮔﺮ ﻛﺎرﺑﺮ ﺑﺨﻮاﻫﺪ ﻣﺪل دﻳﮕﺮي اﻧﺘﺨﺎب‬

‫ﻛﻨﺪ ﻛﻪ در ﻣﺴﻴﺮ دﻳﮕﺮي ذﺧﻴﺮه ﺷﺪه اﺳﺖ ﻣﻲﺗﻮاﻧﺪ ﺑﺎ اﻧﺘﺨﺎب ‪ Setup -> Model Path‬و ﺗﺎﻳﭗ ﻛﺮدن ﻣﺴﻴﺮ ﻛﺎﻣﻞ‬

‫ﻣﺤﻞ ﻗﺮارﮔﻴﺮي ﻣﺪل ﻣﻮرد ﻧﻈﺮ آن را ﺑﻪ ﻃﺮح ﺧﻮد اﻋﻤﺎل ﻛﻨﺪ‪ .‬در اﻳﻦ روش ﻓﺮض ﻣﻲﺷﻮد ﻛﻪ ﻣﺪلﻫﺎي اﻧﺘﺨﺎﺑﻲ‬

‫ﺷﻤﺎ اﺳﻤﻲ ﻣﺸﺎﺑﻪ ﺑﺎ ﻣﺪلﻫﺎي ﭘﻴﺶ ﻓﺮض دارﻧﺪ‪.‬‬

‫‪78‬‬
‫‪license‬‬

‫‪213‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺗﻌﻴﻴﻦ ﻣﺘﻐﻴﺮﻫﺎي ﻃﺮح‬

‫ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ در ﺷﻤﺎﺗﻴﻚ ﺑﻪ ﺟﺎي ﭘﺎراﻣﺘﺮﻫﺎي اﺟﺰا و ﻗﻄﻌﺎت ﻣﺘﻐﻴﺮ ﺗﻌﺮﻳﻒ ﻛﻨﺪ و ﻗﺒﻞ از ﺷﺒﻴﻪﺳﺎزي آﻧﻬﺎ را‬

‫ﻣﻘﺪاردﻫﻲ ﻧﻤﺎﻳﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﻃﻮل ﺑﺮﺧﻲ ﻳﺎ ﻫﻤﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ را "‪ "L‬ﺗﻌﺮﻳﻒ ﻛﻨﺪ‪ .‬ﺳﭙﺲ در ﭘﻨﺠﺮه‬

‫ﺷﺒﻴﻪﺳﺎزي ﻣﻘﺪار ﻣﻮرد ﻧﻈﺮ را ﺑﻪ اﻳﻦ ﻣﺘﻐﻴﺮ ﺗﺨﺼﻴﺺ ﻣﻲدﻫﻴﻢ‪ .‬ﺑﺎ اﻳﻦ روش ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﺗﻨﻬﺎ ﺑﺎ ﺗﻐﻴﻴﺮ دادن ﻳﻚ‬

‫ﻳﺎ ﭼﻨﺪ ﭘﺎراﻣﺘﺮ ﺑﺪون آﻧﻜﻪ ﺑﻪ ﻃﺮح ﺷﻤﺎﺗﻴﻚ دﺳﺖ ﺑﺰﻧﺪ ﺷﺒﻴﻪﺳﺎزيﻫﺎي ﻣﺘﻔﺎوﺗﻲ اﻧﺠﺎم دﻫﺪ‪ .‬ﺑﺮاي ﺗﻐﻴﻴﺮ ﻣﺘﻐﻴﺮﻫﺎي‬

‫ﻃﺮح از ﻓﻠﻮي زﻳﺮ ﺗﺒﻌﻴﺖ ﻣﻲﻛﻨﻴﻢ ‪ Variable > Edit :‬و ﻳﺎ آﻳﻜﻮن ﻣﺮﺑﻮﻃﻪ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺗﻌﻴﻴﻦ ﻧﻮع آﻧﺎﻟﻴﺰ‬

‫آﻧﺎﻟﻴﺰﻫﺎي ﻣﺘﻔﺎوﺗﻲ ﻧﻈﻴﺮ ‪ AC‬ﻳﺎ ‪ DC‬ﻳﺎ ‪ transient‬و ‪ ...‬وﺟﻮد دارد‪ .‬ﺑﺮاي اﻧﺘﺨﺎب ﻧﻮع آﻧﺎﻟﻴﺰ از ﻓﻠﻮي‬

‫‪ Analysis>Choose‬و ﻳﺎ از آﻳﻜﻮن ﻣﺮﺑﻮﻃﻪ اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ و ﺳﭙﺲ در ﭘﻨﺠﺮهاي ﻛﻪ ﻇﺎﻫﺮ ﻣﻲﺷﻮد ﺗﻨﻈﻴﻤﺎت‬

‫ﻻزﻣﻪ را اﻧﺠﺎم ﻣﻲدﻫﻴﻢ‪.‬‬

‫ﻣﺜﺎل ‪ :‬ﺑﺮاي آﻧﺎﻟﻴﺰ ‪ transient‬ﮔﺰﻳﻨﻪ ‪ tran‬و‪ conservative‬را اﻧﺘﺨﺎب ﻛﺮده و ﺳﭙﺲ ﻛﻞ زﻣﺎن ﻣﻮرد ﻧﻈﺮ ﺑﺮاي‬

‫اﺟﺮاي ﺷﺒﻴﻪﺳﺎزي را ﺗﺎﻳﭗ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺟﺮﻳﺎنﻫﺎ ﺑﻪ ﻃﻮر ﭘﻴﺶ ﻓﺮض ﻗﺎﺑﻞ ﻧﺸﺎن دادن ﻧﻴﺴﺘﻨﺪ‪ .‬اﮔﺮ ﻃﺮاح ﻣﺎﻳﻞ ﺑﻪ رﺳﻢ ﻧﻤﻮدار ﺟﺮﻳﺎﻧﻲ ﺑﺎﺷﺪ ﺑﺎﻳﺪ از ﻓﻠﻮﻫﺎي‬

‫ﻣﻘﺎﺑﻞ ﺗﺒﻌﻴﺖ ﻛﻨﺪ ‪) Output > Save all… > Select all DC/Transient terminal currents :‬ﺑﺮاي آﻧﺎﻟﻴﺰﻫﺎي‬

‫‪ DC‬و ‪ ( transient‬و ‪ ) Select all AC terminal currents‬ﺑﺮاي آﻧﺎﻟﻴﺰﻫﺎي ‪(AC‬‬

‫اﺟﺮاي ﺷﺒﻴﻪ ﺳﺎزي‬

‫ﭘﺲ از ﻃﻲ ﺷﺪن ﻣﺮاﺣﻞ ﺑﺎﻻ ﺷﺒﻴﻪﺳﺎزي آﻣﺎده اﺟﺮا ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي ﺷﺮوع ﺷﺒﻴﻪﺳﺎزي ﭼﺮاغ راﻫﻨﻤﺎي ﺳﺒﺰ رﻧﮓ در‬

‫ﺻﻔﺤﻪ ﺷﺒﻴﻪ ﺳﺎزي را ﻛﻠﻴﻚ ﻛﺮده و ﻳﺎ ﺑﺎ ﻛﻤﻚ ﻓﻠﻮي ﻣﻘﺎﺑﻞ آن را اﺟﺮا ﻣﻲﻛﻨﻴﻢ ‪ . Run > Simulation :‬اﮔﺮ در‬

‫‪214‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻫﺮ زﻣﺎﻧﻲ ﻃﺮاح ﻣﺎﻳﻞ ﺑﻪ ﺗﻮﻗﻒ ﺷﺒﻴﻪﺳﺎزي ﺑﻮد ﻣﻲﺗﻮاﻧﺪ ﺑﺎ ﻛﻠﻴﻚ ﻛﺮدن روي ﭼﺮاغ راﻫﻨﻤﺎي ﻗﺮﻣﺰ رﻧﮓ و ﻳﺎ ﺑﺎ‬

‫ﻛﻤﻚ ﻓﻠﻮي ﻣﻘﺎﺑﻞ آن را اﺟﺮا ﻛﻨﺪ ‪. Run > Interrupt :‬‬

‫رﺳﻢ ﻧﺘﺎﻳﺞ ﺷﺒﻴﻪ ﺳﺎزي‬

‫روشﻫﺎي زﻳﺎدي ﺑﺮاي رﺳﻢ ﻧﻤﻮدار ﺣﺎﺻﻞ از ﺷﺒﻴﻪﺳﺎزي وﺟﻮد دارد‪ .‬در اﻳﻦ ﻗﺴﻤﺖ از اﺑﺰار ‪ Calculator‬اﺳﺘﻔﺎده‬

‫ﻣﻲﺷﻮد‪ .‬ﭘﺲ از اﺟﺮاي ﺷﺒﻴﻪﺳﺎزي ‪ Tools > Calculator‬را اﻧﺘﺨﺎب ﻛﻨﻴﺪ‪ .‬ﭘﻨﺠﺮه ﻣﺎﺷﻴﻦ ﺣﺴﺎب ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ 24-5‬ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 24-5‬ﭘﻨﺠﺮه ﻣﺎﺷﻴﻦ ﺣﺴﺎب‬

‫ﺑﺎ ﻛﻤﻚ اﻳﻦ اﺑﺰار ﻗﺎدر ﺧﻮاﻫﻴﻢ ﺑﻮد ﻓﺮاﻳﻨﺪﻫﺎي زﻳﺮ را اﻧﺠﺎم دﻫﻴﻢ ‪:‬‬

‫‪ ‬ﻧﻤﻮدار ﺟﺮﻳﺎنﻫﺎ و وﻟﺘﺎژﻫﺎي ﻣﺨﺘﻠﻒ را رﺳﻢ ﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﺷﻜﻞ ﻣﻮجﻫﺎي اﻧﺘﺨﺎب ﺷﺪه را ﭘﺮﻳﻨﺖ ﺑﮕﻴﺮﻳﻢ‪.‬‬

‫‪ ‬ﻋﻤﻠﻴﺎتﻫﺎي ﻣﺨﺘﻠﻔﻲ ﻧﻈﻴﺮ ﺿﺮب و ﺗﻘﺴﻴﻢ و ﻣﺤﺎﺳﺒﺎت ‪ dB‬و ‪ DFT‬و ‪ THD‬و ﭘﻬﻨﺎي ﺑﺎﻧﺪ و ﻏﻴﺮه اﻧﺠﺎم‬

‫دﻫﻴﻢ‪.‬‬

‫‪215‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺑﻪﻋﻨﻮان ﻳﻚ ﻣﺎﺷﻴﻦ ﺣﺴﺎب ﻣﻌﻤﻮﻟﻲ از آن ﺑﺮاي اﻧﺠﺎم ﻣﺤﺎﺳﺒﺎت اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬ﺑﺎ ﻛﻤﻚ ﮔﺰﻳﻨﻪ ‪Help‬‬ ‫‪‬‬

‫ﻣﻲﺗﻮان ﺑﺎ ﺟﺰﻳﻴﺎت ﻣﻮارد ﻓﻮق آﺷﻨﺎ ﺷﺪ‪.‬‬

‫ﻫﻨﮕﺎﻣﻲ ﻛﻪ ﻣﻲﺧﻮاﻫﻴﻢ ﺷﻜﻞ ﻣﻮجﻫﺎي ﺧﺎﺻﻲ را ﻧﻤﺎﻳﺶ دﻫﻴﻢ ﺑﺎﻳﺪ اﺑﺘﺪا ﻧﻮع ﺷﻜﻞ ﻣﻮج را ﺗﻌﻴﻴﻦ ﻛﻨﻴﻢ ﻛﻪ‬

‫ﻣﻌﺮوفﺗﺮﻳﻦ آﻧﻬﺎ ﻋﺒﺎرﺗﻨﺪ از ‪:‬‬

‫‪ :Vt‬وﻟﺘﺎژ ﮔﺮه )در آﻧﺎﻟﻴﺰ ‪(transient‬‬

‫‪ :It‬ﺟﺮﻳﺎن ﭘﺎﻳﺎﻧﻪ )در آﻧﺎﻟﻴﺰ ‪(transient‬‬

‫‪ :Vf‬وﻟﺘﺎژ ﮔﺮه )در آﻧﺎﻟﻴﺰ ‪(AC‬‬

‫‪ :If‬ﺟﺮﻳﺎن ﭘﺎﻳﺎﻧﻪ )در آﻧﺎﻟﻴﺰ ‪(AC‬‬

‫‪ :Vs‬وﻟﺘﺎژ ﮔﺮه )در ‪(DC Sweep‬‬

‫‪ :Is‬ﺟﺮﻳﺎن ﺗﺮﻣﻴﻨﺎل )در ‪(DC sweep‬‬

‫‪ :Vdc‬وﻟﺘﺎژ ﮔﺮه )ﻣﻘﺪار ﺳﺎﻛﻦ(‬

‫‪ :Idc‬ﺟﺮﻳﺎن ﺗﺮﻣﻴﻨﺎل )ﻣﻘﺪار ﺳﺎﻛﻦ(‬

‫ﺳﭙﺲ ﺗﻨﻬﺎ ﻛﺎﻓﻲ اﺳﺖ روي ﺳﻴﻢ وﻟﺘﺎژ ﻣﻮرد ﻧﻈﺮ و ﻳﺎ ﺗﺮﻣﻴﻨﺎل ﺟﺮﻳﺎن ﻣﻮرد ﻧﻈﺮ در ﺷﻤﺎﺗﻴﻚ ﻛﻠﻴﻚ ﻛﻨﻴﺪ‪ .‬در‬

‫ﻧﻬﺎﻳﺖ در ﻣﺎﺷﻴﻦ ﺣﺴﺎب ﻣﻮارد زﻳﺮ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ ‪:‬‬

‫‪ :Plot‬ﻧﻤﻮدار را ﺑﺪون ﭘﺎك ﻛﺮدن ﻧﻤﻮدار ﻗﺒﻠﻲ ﻧﺸﺎن ﻣﻲدﻫﺪ‪.‬‬

‫‪ :Erplot‬ﻧﻤﻮدار ﻗﺒﻠﻲ را ﭘﺎك ﻛﺮده و ﻧﻤﻮدار ﺟﺪﻳﺪ را ﺟﺎﻳﮕﺰﻳﻦ ﻣﻲﻛﻨﺪ‪.‬‬

‫‪216‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻧﻤﻮدارﻫﺎ در ﭘﻨﺠﺮهي ﺷﻜﻞ ﻣﻮج‪ 79‬رﺳﻢ ﻣﻲﺷﻮﻧﺪ‪ .‬در ﻧﻬﺎﻳﺖ ﺑﺮاي ﺧﺎرج ﺷﺪن از اﻳﻦ ﻗﺴﻤﺖ ﻣﻲﺗﻮان ﻛﻠﻴﺪ‬

‫‪Es‬را ﻓﺸﺮد‪ .‬در ﺷﻜﻞ ‪ 25-5‬ﭘﻨﺠﺮه ﻧﻤﺎﻳﺶ ﺷﻜﻞ ﻣﻮجﻫﺎي اﻧﺘﺨﺎﺑﻲ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﺑﺮاي اﻃﻼع ﺑﻴﺸﺘﺮ‬

‫ﻣﻲﺗﻮان از ﮔﺰﻳﻨﻪ ‪ Help‬اﺳﺘﻔﺎده ﻛﺮد‪.‬‬

‫اﮔﺮ ﻣﻲﺧﻮاﻫﻴﺪ ﻣﺪار ﺧﻮد را اﺻﻼح ﻛﻨﻴﺪ و ﻳﺎ ﻣﺠﺪدا ﺷﺒﻴﻪﺳﺎزي ﻛﻨﻴﺪ ﺗﻨﻬﺎ ﻛﺎﻓﻲ اﺳﺖ ﺷﻤﺎﺗﻴﻚ ﻳﺎ ﻣﺘﻐﻴﺮﻫﺎي‬

‫ﻃﺮاﺣﻲ و ﻳﺎ ﻓﺮاﻣﻴﻦ ﺷﺒﻴﻪﺳﺎزي را ﺗﻐﻴﻴﺮ داده و دوﺑﺎره ﺷﺒﻴﻪﺳﺎزي را اﺟﺮا ﻛﻨﻴﺪ و در ﭘﻨﺠﺮه ﺷﻜﻞ ﻣﻮج ﻓﻠﻮي‬

‫زﻳﺮ را ﻃﻲ ﻛﻨﻴﺪ ‪. Window > Update results :‬‬

‫ﺷﻜﻞ ‪ 25-5‬ﭘﻨﺠﺮه ﺷﻜﻞ ﻣﻮجﻫﺎي ﺣﺎﺻﻞ از ﺷﺒﻴﻪ ﺳﺎزي‬

‫در اداﻣﻪ ﻧﻤﻮﻧﻪاي از ﻳﻚ ﺷﺒﻴﻪﺳﺎزي در ‪ Cadence‬ﺑﻪ ﺻﻮرت ﻣﺮﺣﻠﻪ ﺑﻪ ﻣﺮﺣﻠﻪ آورده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﺷﺒﻴﻪ‪-‬‬

‫ﺳﺎزي ﻫﺪف رﺳﻢ ﻧﻤﻮدار ‪ IV‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬و ‪ PMOS‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮردو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪NMOS‬‬

‫و ‪ PMOS‬را ﻣﻄﺎﺑﻖ آﻧﭽﻪ در ﺑﺨﺶ ﺷﻤﺎﺗﻴﻚ ﮔﻔﺘﻪ ﺷﺪ ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬ﺑﺮاي اﻧﺠﺎم ﺷﺒﻴﻪﺳﺎزي ﺑﻪ ﻣﻨﺎﺑﻊ وﻟﺘﺎژ ﻧﻴﺎز‬

‫دارﻳﻢ‪ .‬ﭼﻮن در اﻳﻦ ﻣﺜﺎل ﻫﺪف ﺗﺤﻠﻴﻞ ‪ dc‬اﺳﺖ از ﻣﻨﺎﺑﻊ ‪ dc‬اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ‪ .‬در ﺷﻜﻞ ‪ 26-5‬ﻣﺴﻴﺮ اﻧﺘﺨﺎب ﻣﻨﺒﻊ‬

‫‪79‬‬
‫‪Waveform‬‬

‫‪217‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻃﺮاح ﺑﺎ اﺳﺘﻔﺎده از ﻛﺘﺎﺑﺨﺎﻧﻪ ‪ analogLib‬ﻗﺎدر ﺧﻮاﻫﺪ ﺑﻮد از ﻣﻨﺎﺑﻊ ﻣﺨﺘﻠﻒ ﻧﻈﻴﺮ ﻣﻨﺎﺑﻊ‬

‫واﺑﺴﺘﻪ ﻳﺎ ﻣﻨﺎﺑﻊ ﻣﺴﺘﻘﻞ و ‪ ...‬اﺳﺘﻔﺎده ﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 26-5‬ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ‬

‫ﭘﺲ از آﻧﻜﻪ ﻣﻨﺒﻊ ‪ dc‬اﻧﺘﺨﺎب ﺷﺪ ﻧﻮﺑﺖ ﺑﻪ ﻣﻘﺪاردﻫﻲ اﻳﻦ ﻣﻨﺒﻊ ﻣﻲرﺳﺪ‪ .‬ﭘﺲ از اﻧﺘﺨﺎب ﻣﻨﺒﻊ و ﻓﺸﺮدن ﻛﻠﻴﺪ ‪q‬‬

‫ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 27-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﻣﺜﺎل ﭼﻮن ﻫﺪف آن اﺳﺖ ﻛﻪ ‪ VGS‬ﺗﻐﻴﻴﺮ ﺑﻜﻨﺪ و در واﻗﻊ‬

‫ﻣﺘﻐﻴﺮ‪ 80‬اﺳﺖ ﻟﺬا در ﻗﺴﻤﺖ اﻧﺪازه وﻟﺘﺎژ ﻋﺒﺎرت ‪ VGS‬را ﺗﺎﻳﭗ ﻣﻲﻛﻨﻴﻢ‪ .‬ﻫﻤﻴﻦ ﻓﺮاﻳﻨﺪ را ﺑﺮاي ‪ VDS‬ﻧﻴﺰ اﻧﺠﺎم‬

‫ﻣﻲدﻫﻴﻢ‪ .‬از ﻃﺮف دﻳﮕﺮ ﺑﺮاي اﻧﺪازهﮔﻴﺮي ﺟﺮﻳﺎن ﻧﻴﺰ ﻣﻨﺎﺑﻊ وﻟﺘﺎژ ‪ dc‬ﺑﺎ ﻣﻘﺪار ﻋﺪدي ﺻﻔﺮ ﻗﺮار ﻣﻲدﻫﻴﻢ)‪ V1‬و‬

‫‪.(V3‬‬

‫‪80‬‬
‫‪Variable‬‬

‫‪218‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 27-5‬ﺗﻌﻴﻴﻦ ﭘﺎراﻣﺘﺮﻫﺎي ﻳﻚ ﻣﻨﺒﻊ ﺗﻐﺬﻳﻪ‬

‫در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ ‪ tools‬و ﺳﭙﺲ ‪ Analog Environment‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮه ‪Analog Environment‬‬

‫ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 28-5‬ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 28-5‬ﭘﻨﺠﺮه ‪Analog Environment‬‬

‫‪219‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻗﺒﻞ از اﻧﺠﺎم ﺷﺒﻴﻪﺳﺎزي دو ﻣﻮرد ﺑﺎﻳﺪ ﺗﻨﻈﻴﻢ ﺷﻮﻧﺪ‪ .‬اول آﻧﻜﻪ ﻧﻮع ﺷﺒﻴﻪﺳﺎز ﺑﺎﻳﺪ ﺗﻌﻴﻴﻦ ﺷﻮد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در‬

‫ﭘﻨﺠﺮه ‪ Analog Environment‬ﮔﺰﻳﻨﻪ ‪ Setup‬و ﺳﭙﺲ …‪ Simulator/Directory/Host‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 29-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﻧﻮع ﺷﺒﻴﻪ ﺳﺎز ‪ spectre‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 29-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻧﻮع ﺷﺒﻴﻪﺳﺎز‬

‫دوﻣﻴﻦ ﻣﻮردي ﻛﻪ ﺑﺎﻳﺪ ﺗﻌﻴﻴﻦ ﺷﻮد ﻣﺪل ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در ﭘﻨﺠﺮه ‪Analog Environment‬‬

‫ﮔﺰﻳﻨﻪ ‪ Setup‬و ﺳﭙﺲ …‪ Model Libraries‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 30-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در اﻳﻦ‬

‫ﭘﻨﺠﺮه ﻣﻄﺎﺑﻖ ﺷﻜﻞ در ﺑﺨﺶ ‪ Section‬از ‪ tt‬اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 30-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻛﺘﺎﺑﺨﺎﻧﻪ ﻣﺪل‬

‫‪220‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﮔﻔﺘﻪ ﺷﺪ ‪ VDS‬و ‪ VGS‬ﻣﺘﻐﻴﺮ ﻫﺴﺘﻨﺪ و ﺑﺎﻳﺪ در ﻗﺴﻤﺖ ﻣﺘﻐﻴﺮﻫﺎ ﺗﻌﺮﻳﻒ ﺷﻮﻧﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در‬

‫ﭘﻨﺠﺮه ‪ Analog Environment‬و در ﻗﺴﻤﺖ ‪ Variables‬ﮔﺰﻳﻨﻪ ‪ Edite‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ 31-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در ﻗﺴﻤﺖ ‪ Name‬ﻧﺎم ﻣﺘﻐﻴﺮ )در اﻳﻦ ﻣﺜﺎل ‪ VDS‬و ‪ ( VGS‬و در ﻗﺴﻤﺖ ‪ Value‬ﻳﻚ ﻣﻘﺪار‬

‫دﻟﺨﻮاه ﺑﻪ آﻧﻬﺎ ﻧﺴﺒﺖ ﻣﻲدﻫﻴﻢ‪ .‬ﺑﺎ اﻧﺘﺨﺎب ﮔﺰﻳﻨﻪ ‪ Add‬اﻳﻦ ﻣﺘﻐﻴﺮﻫﺎ وارد ﺑﺨﺶ ﺳﻤﺖ راﺳﺖ اﻳﻦ ﭘﻨﺠﺮه ﺑﻪ ﻧﺎم‬

‫‪ Table of Design Variables‬ﻣﻲﺷﻮﻧﺪ‪ .‬در ﻧﻬﺎﻳﺖ ﮔﺰﻳﻨﻪ ‪ OK‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 31-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻣﺘﻐﻴﺮﻫﺎي ﻃﺮاﺣﻲ‬

‫ﭘﺲ اﻧﺠﺎم ﻓﺮاﻳﻨﺪ ﺑﺎﻻ ﭘﻨﺠﺮه ‪ Analog Environment‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 32-5‬ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 32-5‬ﻧﻤﺎﻳﺶ ﻣﺘﻐﻴﺮﻫﺎي ﻃﺮاﺣﻲ در ﭘﻨﺠﺮه ‪Analog Environment‬‬

‫‪221‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﭘﺲ از ﺗﻌﻴﻴﻦ ﻣﺘﻐﻴﺮﻫﺎ ﻧﻮﺑﺖ ﺑﻪ ﺗﻌﻴﻴﻦ ﻧﻮع آﻧﺎﻟﻴﺰ ﻣﻲرﺳﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در ﭘﻨﺠﺮه ‪ Analog Environment‬و‬

‫در ﺑﺨﺶ ‪ Analyses‬ﮔﺰﻳﻨﻪ ‪ choose‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 33-5‬ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 33-5‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻧﻮع آﻧﺎﻟﻴﺰ‬

‫ﭘﺲ از ﺗﻌﻴﻴﻦ ﻧﻮع آﻧﺎﻟﻴﺰ ﭘﻨﺠﺮه ‪ Analog Environment‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 34-5‬ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫‪222‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 34-5‬ﻧﻤﺎﻳﺶ ﻧﻮع آﻧﺎﻟﻴﺰ در ﭘﻨﺠﺮه ‪Analog environment‬‬

‫ﭘﺲ از اﻧﺠﺎم اﻳﻦ ﻣﺮﺣﻠﻪ ﻧﻮﺑﺖ ﺑﻪ ﺗﻌﻴﻴﻦ ﭘﺎراﻣﺘﺮﻫﺎي ﺧﺮوﺟﻲ ﻣﻲرﺳﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در ﭘﻨﺠﺮه ‪analog‬‬

‫‪ environment‬و در ﺑﺨﺶ ‪ outputs‬ﻓﻠﻮي ﻣﻘﺎﺑﻞ را ﻃﻲ ﻣﻲﻛﻨﻴﻢ ‪To Be Plotted > Select On Schematic .. :‬‬

‫ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ در اﻳﻦ ﻣﺮﺣﻠﻪ ﺑﺎﻻ ﻣﻲآﻳﺪ و ﻃﺮاح ﺑﺎﻳﺪ ﮔﺮهﻫﺎي ﺧﺮوﺟﻲ را ﺗﻌﻴﻴﻦ ﻛﻨﺪ‪ .‬ﭼﻮن در اﻳﻦ ﻣﺜﺎل ﮔﺮه‬

‫‪ VDS‬ﻣﻄﻠﻮب اﺳﺖ ﻗﺴﻤﺖ ﻣﺜﺒﺖ دو ﻣﻨﺒﻊ ‪ V1‬و ‪ V3‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 35-5‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ‬

‫ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد داﻳﺮهﻫﺎﻳﻲ در اﻃﺮاف ﮔﺮه ﻣﻮرد ﻧﻈﺮ ﻛﺸﻴﺪه ﻣﻲﺷﻮد‪.‬‬

‫‪223‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 35-5‬ﺗﻌﻴﻴﻦ ﮔﺮه ﻫﺎي ﻣﻮرد ﻧﻈﺮ ﺑﺮاي رﺳﻢ ﻧﻤﻮدار‬

‫در ﻧﻬﺎﻳﺖ ﭘﻨﺠﺮه ‪ Analog Environment‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 36-5‬ﺧﻮاﻫﺪ ﺑﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 36-5‬ﻧﻤﺎﻳﺶ ﺧﺮوﺟﻲ ﻫﺎ در ﭘﻨﺠﺮه ‪Analog Environment‬‬

‫‪224‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻗﺒﻞ از اداﻣﻪ ﻛﺎر ﻣﻄﻠﻮب اﺳﺖ ﺣﺎﻟﺖ ﺗﻨﻈﻴﻢ ﺷﺪه ﺑﺮاي اﺟﺮاي ﺷﺒﻴﻪﺳﺎزي ﺑﺮاي اﺳﺘﻔﺎدهﻫﺎي ﺑﻌﺪي ذﺧﻴﺮه ﺷﻮد‪.‬‬

‫ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در ﭘﻨﺠﺮه ‪ Analog Environment‬و در ﺑﺨﺶ ‪ Session‬ﮔﺰﻳﻨﻪ ‪ Save State‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 37-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد اﺳﻢ ﺣﺎﻟﺖ را ‪ state_MOS_IV‬ﻗﺮار ﻣﻲ‪-‬‬

‫دﻫﻴﻢ و ﺗﻤﺎﻣﻲ ﮔﺰﻳﻨﻪﻫﺎي ﺑﺨﺶ ﭘﺎﻳﻴﻨﻲ ﭘﻨﺠﺮه را ﺑﺮاي ذﺧﻴﺮه ﺷﺪن اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 37-5‬ذﺧﻴﺮه ﺳﺎزي ﺣﺎﻟﺖ ﺗﻨﻈﻴﻢ ﺷﺪه ﺑﺮاي ﺷﺒﻴﻪ ﺳﺎزي‬

‫اﮔﺮ در اﻳﻦ ﻣﺮﺣﻠﻪ ﺷﺒﻴﻪﺳﺎزي را آﻏﺎز ﻛﻨﻴﻢ ﺗﻨﻬﺎ ﻧﻤﻮدار ‪ VDS‬ﺑﺮا اﺳﺎس ﻳﻚ ﻣﻘﺪار ﺛﺎﺑﺖ ‪ VGS=0.5‬رﺳﻢ ﻣﻲﺷﻮد‪.‬‬

‫اﮔﺮ ﻃﺮاح ﺑﺨﻮاﻫﺪ ﺑﻪ ازاي ‪ VGS‬ﻫﺎي ﻣﺨﺘﻠﻒ ‪ VDS‬را رﺳﻢ ﻛﻨﺪ ﺑﺎﻳﺪ از ﺷﺒﻴﻪﺳﺎزي ﭘﺎراﻣﺘﺮي اﺳﺘﻔﺎده ﻛﻨﺪ‪.‬‬

‫ﺑﺮاي ﺷﺒﻴﻪﺳﺎزي ﭘﺎراﻣﺘﺮي در ﭘﻨﺠﺮه ‪ Analog Environment‬ﮔﺰﻳﻨﻪ ‪ Tools‬و ﺳﭙﺲ ‪ Parametric Analysis‬را‬

‫اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﭘﺎراﻣﺘﺮﻫﺎ را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 38-5‬ﺗﻨﻈﻴﻢ ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﭘﻨﺠﺮه ﻧﺎم ﻣﺘﻐﻴﺮ )‪ (VGS‬و داﻣﻨﻪ‬

‫ﺗﻐﻴﻴﺮات آن و ﻫﻤﭽﻨﻴﻦ ﺗﻌﺪاد ﻗﺪم‪ 81‬ﻫﺎ ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪81‬‬
‫‪Step‬‬

‫‪225‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 38-5‬ﭘﻨﺠﺮه آﻧﺎﻟﻴﺰ ﭘﺎراﻣﺘﺮي‬

‫ﺑﺮاي ذﺧﻴﺮه ﻛﺮدن ﭘﺎراﻣﺘﺮﻫﺎي ﺗﻌﻴﻴﻦ ﺷﺪه ﻣﻲﺗﻮان در ﻫﻤﺎن ﭘﻨﺠﺮه ‪ Parametric Analysis‬ﮔﺰﻳﻨﻪ ‪ Tools‬و‬

‫ﺳﭙﺲ ‪ Save‬را اﻧﺘﺨﺎب ﻛﺮد‪ .‬در ﭘﻨﺠﺮه ‪ Parametric Analysis‬ﮔﺰﻳﻨﻪ ‪ Analysis‬و ﺳﭙﺲ ‪ Start_Selected‬را‬

‫اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﻣﺮﺣﻠﻪ ﺷﺒﻴﻪﺳﺎزي آﻏﺎز ﻣﻲ ﺷﻮد و ﺷﻜﻞ ﻣﻮجﻫﺎ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 39-5‬در ﭘﻨﺠﺮه ﺷﻜﻞ ﻣﻮج‬

‫رﺳﻢ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 39-5‬ﭘﻨﺠﺮه ﻧﻤﺎﻳﺶ ﻧﻤﻮدارﻫﺎ و ﺷﻜﻞ ﻣﻮجﻫﺎ‬

‫‪226‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 39-5‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻧﻤﻮدارﻫﺎي ‪ IV‬ﻫﺮ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر در ﻳﻚ ﺻﻔﺤﻪ ﻧﺸﺎن داده‬

‫ﺷﺪهاﻧﺪ‪ .‬ﺑﺮاي ﺟﺪا ﻛﺮدن اﻳﻦ دو ﺷﻜﻞ ﻣﻮج ﮔﺰﻳﻨﻪ ‪ window‬و ﺳﭙﺲ ‪ Subwindow‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ‬

‫ﺣﺎﻟﺖ ﭘﻨﺠﺮه ﺷﻜﻞ ﻣﻮج ﺑﻪ دو ﻗﺴﻤﺖ ﺗﺒﺪﻳﻞ ﻣﻲﺷﻮد و در ﻫﺮ ﻗﺴﻤﺖ ﻳﻚ ﻣﺤﻮر ﻣﺨﺘﺼﺎت ﻗﺮار ﻣﻲﮔﻴﺮد‪ .‬ﺑﺎ ‪drag‬‬

‫ﻛﺮدن ﻣﻲﺗﻮان ﻧﻤﻮدارﻫﺎ را ﺑﻴﻦ اﻳﻦ دو ﭘﻨﺠﺮه ﺟﺎﺑﻪﺟﺎ ﻛﺮد‪ .‬در ﻧﻬﺎﻳﺖ دو ﻧﻤﻮدار ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 40-5‬ﺑﻮﺟﻮد ﻣﻲآﻳﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 40-5‬ﻧﻤﺎﻳﺶ دو ﻧﻤﻮدار در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ و ﺑﻪ ﺻﻮرت ﻣﺠﺰا‬

‫ﺑﺮاي ﮔﻴﺮاﻳﻲ ﺑﻴﺸﺘﺮ ﻧﻤﻮدارﻫﺎ ﻣﻲﺗﻮان اﺳﻢ ﻣﺤﻮرﻫﺎي ﻣﺨﺘﺼﺎت را ﻧﻴﺰ ﺗﻐﻴﻴﺮ داد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر در ﻗﺴﻤﺖ ‪Axes‬‬

‫ﻣﺤﻮرﻫﺎي ‪ X‬ﻳﺎ ‪ Y‬را اﻧﺘﺨﺎب ﻛﺮده و اﺳﻢ ﻣﻮرد ﻧﻈﺮ را ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬ﺗﺼﻮﻳﺮ ﻧﻬﺎﻳﻲ ﻧﻤﻮدارﻫﺎي ‪ IV‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ 41-5‬ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪227‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 41-5‬ﺗﻐﻴﻴﺮ در ﻧﺎم ﻣﺤﻮرﻫﺎي ﻣﺨﺘﺼﺎت‬

‫‪ 4-1-5‬ﻃﺮاﺣﻲ ‪Layout‬‬

‫ﺗﻮﻟﻴﺪ ﻣﺎﺳﻚ ‪ Layout‬ﻳﻜﻲ از ﻣﻬﻤﺘﺮﻳﻦ ﻣﺮاﺣﻞ در ﻓﻠﻮي ﻃﺮاﺣﻲ ﻣﻲﺑﺎﺷﺪ ﭼﺮاﻛﻪ ﻃﺮاح ﺑﺎ ﻛﻤﻚ آن ﻣﺸﺨﺼﺎت‬

‫دﻗﻴﻖ ﻫﺮ ﻻﻳﻪ از ﻣﺎﺳﻚ را ﻛﻪ در ﺳﺎﺧﺖ ﻧﻬﺎﻳﻲ اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﺗﻮﺳﻂ ‪Layout‬‬

‫‪ Editor‬ﺻﻮرت ﻣﻲﮔﻴﺮد‪ .‬ﻃﺮاﺣﻲ ‪ Layout‬ﻓﻴﺰﻳﻜﻲ راﺑﻄﻪ ﺗﻨﮕﺎﺗﻨﮕﻲ ﺑﺎ ﻋﻤﻠﻜﺮد ﻣﺪار )ﺳﻄﺢ و ﺳﺮﻋﺖ و ﻣﺼﺮف‬

‫ﺗﻮان( دارد ﭼﺮاﻛﻪ ﺳﺎﺧﺘﺎر ﻓﻴﺰﻳﻜﻲ اﻧﺪازه ﻫﺪاﻳﺖ اﻧﺘﻘﺎﻟﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎي ﭘﺎرازﻳﺘﻴﻚ و ﺣﺘﻲ‬

‫ﺳﻄﺢ ﺳﻴﻠﻴﻜﻮن ﻣﻮرد ﻧﻴﺎز را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ‪.‬‬

‫ﻳﻚ ﻃﺮح ﻓﻴﺰﻳﻜﻲ ﻳﺎ ﻫﻤﺎن ﻣﺎﺳﻚ ‪ Layout‬ﻳﻚ ﭘﺮوﺳﻪ ﺗﻜﺮار ﺷﻮﻧﺪه اﺳﺖ ﻛﻪ ﺑﺎ ﺗﻮﭘﻮﻟﻮژي ﻣﺪار و اﻧﺪازهﻫﺎي اوﻟﻴﻪ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ آﻏﺎز ﻣﻲﺷﻮد‪ .‬ﻧﻜﺘﻪ ﺑﺴﻴﺎر ﻣﻬﻢ در ﻃﺮاﺣﻲ ‪ Layout‬آن اﺳﺖ ﻛﻪ اﻳﻦ ﻃﺮح ﻧﺒﺎﻳﺪ از ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ‬

‫‪228‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ Layout‬ﺳﺮﭘﻴﭽﻲ ﻛﻨﺪ ﺗﺎ ﺑﺎ ﺗﻘﺮﻳﺐ ﺧﻮﺑﻲ ﺑﺘﻮان ﺑﻪ وﻳﮋﮔﻲﻫﺎﻳﻲ ﻛﻪ در ﻣﺎﺳﻚ ‪ Layout‬ﺗﻮﺳﻂ ﻛﺎرﺧﺎﻧﻪ ﺗﻌﻴﻴﻦ ﺷﺪه‬

‫اﺳﺖ دﺳﺖ ﻳﺎﻓﺖ ﻋﻼوه ﺑﺮ اﻳﻦ ﺑﺎﻳﺪ ﻓﺎﻳﻠﻲ از ‪ Layout‬ﺗﻬﻴﻪ ﺷﻮد ﺗﺎ ‪:‬‬

‫‪-1‬ﺑﺘﻮان ‪ layout‬را ﺑﺎ ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﺷﻤﺎﺗﻴﻚ ﺑﻪ ﻧﺎم ‪ netlist‬ﻣﻘﺎﻳﺴﻪ ﻛﺮد‪ .‬ﻣﻘﺎﻳﺴﻪ ‪ Layout‬در ﻣﻘﺎﺑﻞ ﺷﻤﺎﺗﻴﻚ ﻛﻪ در‬

‫اﺧﺘﺼﺎر ‪ LVS‬ﮔﻔﺘﻪ ﻣﻲﺷﻮد ﺑﻪ ﻣﺎ اﻳﻦ اﻃﻤﻴﻨﺎن را ﻣﻲدﻫﺪ ﻛﻪ ﻃﺮح ‪ Layout‬ﺑﺎ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﺗﻄﺒﻴﻖ دارد‪ .‬ﻓﺎﻳﻠﻲ‬

‫ﻛﻪ از ‪ Layout‬ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮد ‪ gds‬ﻧﺎم دارد‪.‬‬

‫‪-2‬ﺑﺘﻮان ﺑﺎ اﻧﺠﺎم ﺷﺒﻴﻪﺳﺎزي ﭘﺲ از ‪ Layout‬ﺑﺎ ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﻧﺎﺷﻲ از ‪ Layout‬آﺷﻨﺎ ﺷﺪ‪.‬‬

‫ﻃﺮاﺣﻲ ﺟﺰﻳﻲ ﻣﺎﺳﻚ ‪ Layout‬ﻛﺎري ﺳﺨﺖ و زﻣﺎن ﺑﺮ ﻣﻲﺑﺎﺷﺪ ﻟﺬا اﺑﺰارﻫﺎي اﺗﻮﻣﺎﺗﻴﻚ ﺗﺎ آﻧﺠﺎ ﻛﻪ ﻣﻤﻜﻦ اﺳﺖ‬

‫اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬ﻃﺮاﺣﻲ ﻣﺪارات دﻳﺠﻴﺘﺎل ﺗﻚ ﻛﻼﻛﻪ ﺑﻪ ﻃﻮر ﺧﻮدﻛﺎر اﻧﺠﺎم ﻣﻲﺷﻮد‪ .‬اﺑﺘﺪا ﺑﺮﻧﺎﻣﻪاي ﻛﻪ ﺑﻪ زﺑﺎن‬

‫‪ VHDL‬ﻳﺎ ‪ Verilog‬ﻧﻮﺷﺘﻪ ﺷﺪه اﺳﺖ ﺑﻪ ﺻﻮرت ﺗﻮﺻﻴﻒ ‪ gate-level‬ﺗﺒﺪﻳﻞ ﻣﻲﺷﻮد‪ .‬ﺑﺎ ﻛﻤﻚ اﻳﻦ ‪ netlist‬ﻛﻪ ﺑﻪ‬

‫ﺻﻮرت ‪ gate-level‬اﺳﺖ ﺑﺮﻧﺎﻣﻪﻫﺎي ‪ Place & Route‬ﺑﻪ ﺻﻮرت ﻛﺎﻣﻼ اﺗﻮﻣﺎﺗﻴﻚ ﻃﺮح ‪ Layout‬را آﻣﺎده ﻣﻲﻛﻨﻨﺪ‪.‬‬

‫ﻣﺘﺎﺳﻔﺎﻧﻪ ﻣﺪارات آﻧﺎﻟﻮگ ﺑﻪ ﺷﻴﻮه ﻃﺮاﺣﻲ ‪ Layout‬ﺑﺴﻴﺎر ﺣﺴﺎس ﻣﻲﺑﺎﺷﻨﺪ ﻟﺬا اﻣﻜﺎن اﻧﺠﺎم اﺗﻮﻣﺎﺗﻴﻚ آن ﺑﺴﻴﺎر‬

‫ﻛﻢ اﺳﺖ‪ .‬ﻣﻌﻤﻮﻻ ﻃﻲ ﻳﻚ ﻓﺮاﻳﻨﺪ ﻛﺴﻞ ﻛﻨﻨﺪه ﻃﺮاح ﺑﻪ ﺻﻮرت دﺳﺘﻲ ﻻﻳﻪ ﺑﻪ ﻻﻳﻪ ‪ Layout‬را رﺳﻢ ﻣﻲﻛﻨﺪ‪ .‬اﻟﺒﺘﻪ‬

‫ﺗﺪاﺑﻴﺮي اﻧﺪﻳﺸﻴﺪه ﺷﺪه اﺳﺖ ﻛﻪ ﻓﺮﺳﺎﻳﺶ اﻳﻦ ﻛﺎر را ﻛﺎﻫﺶ دﻫﻨﺪ‪:‬‬

‫‪ ‬واﺣﺪﻫﺎي از ﭘﻴﺶ ﺗﻌﻴﻴﻦ ﺷﺪه‪ :‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ‪ Layout‬ﻫﺎي ﺑﺮﺧﻲ واﺣﺪﻫﺎ ﻣﺎﻧﻨﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و‬

‫ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ و ﻛﺎﻧﺘﻜﺖﻫﺎ و ‪ ...‬ﺑﻪ ﺻﻮرت ﻛﺎﻣﻞ ﻗﺮار داده ﺷﺪهاﻧﺪ‪ .‬در اﻳﻦ ‪ Layout‬ﻫﺎ ﺗﻤﺎﻣﻲ ﻻﻳﻪ‪-‬‬

‫ﻫﺎي ﻣﻮرد ﻧﻴﺎز ﻗﺮار داده ﺷﺪه اﺳﺖ و ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﻣﺸﺨﺼﺎﺗﻲ ﻧﻈﻴﺮ ﻃﻮل و ﻋﺮض ﺗﺮاﻧﺰﻳﺴﺘﻮر را در آﻧﻬﺎ‬

‫ﺗﻐﻴﻴﺮ دﻫﺪ‪.‬‬

‫‪229‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ Layout ‬ﻧﻴﻤﻪ ﺧﻮدﻛﺎر‪ Layout :‬اﺟﺰاي ﻣﻮﺟﻮد در ﺷﻤﺎﺗﻴﻚ ﺑﻪ ﻃﻮر ﺧﻮدﻛﺎر از ﺷﻤﺎﺗﻴﻚ و ﺑﺎ ﻫﻤﺎن ﺳﺎﻳﺰ‬

‫و ﭘﺎراﻣﺘﺮﻫﺎ اﻟﮕﻮﺳﺎزي ﻣﻲﺷﻮد‪ .‬اﮔﺮ ﻃﺮاح ﻗﻄﻌﻪاي را در ﺷﻤﺎﺗﻴﻚ اﻧﺘﺨﺎب ﻛﻨﺪ و ﻛﻠﻴﺪ ‪ Q‬را ﻓﺸﺎر دﻫﺪ و‬

‫ﺑﻼﻓﺎﺻﻠﻪ در ﺻﻔﺤﻪ ‪ Layout‬آن ﻗﻄﻌﻪ را ﻗﺮار دﻫﺪ ﺗﻤﺎﻣﻲ ﭘﺎراﻣﺘﺮﻫﺎ ﻣﻄﺎﺑﻖ ﭘﺎراﻣﺘﺮﻫﺎي آن ﻗﻄﻌﻪ در‬

‫ﺷﻤﺎﺗﻴﻚ ﺧﻮاﻫﺪ ﺑﻮد و ﻧﻴﺎزي ﺑﻪ ﺗﻨﻈﻴﻢ ﻣﺠﺪد ﻧﻤﻲﺑﺎﺷﺪ‪.‬‬

‫‪LSW‬‬
‫ﭘﻨﺠﺮه اﻧﺘﺨﺎب ﻻﻳﻪ )‪ (LSW‬اﻳﻦ اﻣﻜﺎن را ﺑﻪ ﻃﺮاح ﻣﻲدﻫﺪ ﻛﻪ ﻻﻳﻪﻫﺎي ﻣﺨﺘﻠﻒ از ﻣﺎﺳﻚ ‪ Layout‬را‬

‫اﻧﺘﺨﺎب ﻛﻨﺪ‪ Virtuoso .‬ﻫﻤﻴﺸﻪ ﺑﻪ ﺻﻮرت ﭘﻴﺶ ﻓﺮض از ﻻﻳﻪاي ﻛﻪ ﺑﺮاي آﺧﺮﻳﻦ ﺑﺎر اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ‬

‫اﺳﺘﻔﺎده ﻣﻲﻛﻨﺪ‪ .‬ﻫﻤﭽﻨﻴﻦ ﻣﻲﺗﻮان از اﻳﻦ ﭘﻨﺠﺮه ﺑﺮاي ﻣﺤﺪود ﻛﺮدن ﺗﻌﺪاد ﻻﻳﻪﻫﺎي ﻗﺎﺑﻞ ﻧﻤﺎﻳﺶ و ﻳﺎ‬

‫ﻗﺎﺑﻞ اﻧﺘﺨﺎب اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﺑﺮاي اﻧﺘﺨﺎب ﻳﻚ ﻻﻳﻪ ﻛﺎﻓﻲ اﺳﺖ روي آن ﻻﻳﻪ در اﻳﻦ ﭘﻨﺠﺮه ﻛﻠﻴﻚ ﺷﻮد‪.‬‬

‫ﻫﻤﭽﻨﻴﻦ ﻣﻲﺗﻮان ﺑﺎ اﻧﺘﺨﺎب ﮔﺰﻳﻨﻪ ‪ Edite‬در ﻗﺴﻤﺖ ﺑﺎﻻﻳﻲ اﻳﻦ ﭘﻨﺠﺮه و ﺳﭙﺲ اﻧﺘﺨﺎب ﮔﺰﻳﻨﻪ ‪Set‬‬

‫‪ Valid Layers‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 42-5‬ﺑﺎز ﻛﺮد و در آن ﻻﻳﻪﻫﺎﻳﻲ را ﻓﻌﺎل و ﻳﺎ ﻏﻴﺮﻓﻌﺎل ﻛﺮد‪.‬‬

‫اﻣﻜﺎن دﻳﮕﺮي ﻛﻪ اﻳﻦ ﭘﻨﺠﺮه در اﺧﺘﻴﺎر ﻃﺮاﺣﺎن ‪ Layout‬ﻗﺮار ﻣﻲدﻫﺪ اﻳﻦ اﺳﺖ ﻛﻪ ﻣﻲﺗﻮان ﺑﺎ اﻧﺘﺨﺎب‬

‫ﻳﻚ ﻻﻳﻪ و ﺳﭙﺲ ﻛﻠﻴﻚ ﺑﺮ روي ﮔﺰﻳﻨﻪ ‪ NV‬در ﺑﺎﻻي اﻳﻦ ﻧﻮار ﺗﻨﻬﺎ آن ﻻﻳﻪ اﻧﺘﺨﺎﺑﻲ را ﻧﻤﺎﻳﺶ داد‪ .‬ﺑﺮاي‬

‫ﺑﺮﮔﺸﺘﻦ ﺑﻪ ﺣﺎﻟﺖ اوﻟﻴﻪ ﻣﻲﺗﻮان در ﻫﻤﺎن ﻗﺴﻤﺖ ﮔﺰﻳﻨﻪ ‪ AV‬را اﻧﺘﺨﺎب ﻛﺮد‪.‬‬

‫‪230‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 42-5‬ﺗﻨﻈﻴﻢ ﻻﻳﻪ ﻫﺎ در ﭘﻨﺠﺮه ‪LSW‬‬

‫ﻫﺸﺪار‪:‬ﺗﻨﻬﺎ ﻻﻳﻪﻫﺎﻳﻲ ﺑﺎ ﻣﺸﺨﺼﻪ ‪ dg‬ﻗﺎﺑﻞ ﺳﺎﺧﺖ ﻫﺴﺘﻨﺪ و ﺑﻘﻴﻪ ﻻﻳﻪﻫﺎ ﺗﻨﻬﺎ ﺑﺮاي ﺑﺮﭼﺴﺐ زدن ﻳﺎ ﺗﺎﻛﻴﺪ ﻛﺮدن و ﻳﺎ‬

‫ﻣﺴﺘﻨﺪﺳﺎزي اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫در ﺟﺪول )‪ (23‬ﺗﻌﺪادي از ﻻﻳﻪﻫﺎي ﻣﺘﺪاول آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪Stream‬‬
‫‪CIF layer‬‬
‫‪layer name‬‬ ‫‪Description‬‬ ‫‪layer‬‬
‫‪abbreviation‬‬
‫‪number‬‬
‫‪nwell‬‬ ‫‪N-well‬‬ ‫‪٤٢‬‬ ‫‪CWN‬‬

‫‪pwell‬‬ ‫‪P-well‬‬ ‫‪41‬‬ ‫‪CWP‬‬

‫‪active‬‬ ‫)‪active (diffusion‬‬ ‫‪43‬‬ ‫‪CAA‬‬

‫*‪nactive‬‬ ‫‪N-active‬‬ ‫‪43‬‬ ‫‪CAA‬‬

‫*‪pactive‬‬ ‫‪P-active‬‬ ‫‪43‬‬ ‫‪CAA‬‬

‫‪nselect‬‬ ‫)‪N-select (ion implant‬‬ ‫‪٤٥‬‬ ‫‪CSN‬‬

‫‪231‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪pselect‬‬ ‫)‪P-select (ion implant‬‬ ‫‪44‬‬ ‫‪CSP‬‬

‫‪poly‬‬ ‫‪Polysilicon‬‬ ‫‪46‬‬ ‫‪CPG‬‬

‫‪metal١‬‬ ‫‪first-layer metal‬‬ ‫‪49‬‬ ‫‪CMF‬‬

‫‪ca‬‬ ‫)‪metal١-active contact (obsolete; use cc instead‬‬ ‫‪48‬‬ ‫‪CCA‬‬

‫‪metal١-polysilicon contact (obsolete; use cc‬‬

‫‪cp‬‬ ‫‪٤٧‬‬ ‫‪CCP‬‬
‫)‪instead‬‬
‫‪cc‬‬ ‫)‪generic contact (metal١ to active or polysilicon‬‬ ‫‪٢٥‬‬ ‫‪CCC‬‬
‫‪via‬‬ ‫‪metal١-metal٢ contact‬‬ ‫‪٥٠‬‬ ‫‪CVA‬‬
‫‪metal٢‬‬ ‫‪second-layer metal‬‬ ‫‪٥١‬‬ ‫‪CMS‬‬
‫‪pad‬‬ ‫‪wirebond pad marker‬‬ ‫‪٢٦‬‬ ‫‪XP‬‬
‫‪glass‬‬ ‫‪overglass cut‬‬ ‫‪٥٢‬‬ ‫‪COG‬‬
‫ﺟﺪول )‪ (23‬ﻻﻳﻪ ﻫﺎي ﭘﺮ ﻛﺎرﺑﺮد در ﭘﻨﺠﺮه ‪LSW‬‬

‫اﻟﺒﺘﻪ ﻳﻜﺴﺮي ﻻﻳﻪﻫﺎي دﻳﮕﺮ ﻧﻴﺰ وﺟﻮد دارﻧﺪ ﻛﻪ ﺑﺮاي ﻫﺮ ﺗﻜﻨﻮﻟﻮژي ﺗﻔﺎوت دارﻧﺪ‪.‬‬

‫‪Virtuoso‬‬
‫ﭘﻨﺠﺮه ‪ Virtuoso‬ﻳﻜﻲ از ﻣﻬﻤﺘﺮﻳﻦ اﺑﺰارﻫﺎ در ‪ Cadence‬ﺑﺮاي ﻃﺮاﺣﻲ ‪ Layout‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻳﻚ ﻧﻮار از آﻳﻜﻮن در‬

‫ﺳﻤﺖ ﭼﭗ اﻳﻦ ﭘﻨﺠﺮه وﺟﻮد دارد‪ .‬ﺑﻴﺸﺘﺮ ﺗﺎﺑﻊﻫﺎي ﻣﺘﺪاول در اﻳﻦ ﻧﻮار ﻗﺮار دارﻧﺪ‪ .‬ﻳﻚ ﻧﻮار اﻃﻼﻋﺎﺗﻲ ﻧﻴﺰ در ﺑﺎﻻي‬

‫اﻳﻦ ﭘﻨﺠﺮه ﻗﺮار دارد‪ .‬اﻃﻼﻋﺎت اﻳﻦ ﻧﻮار از ﭼﭗ ﺑﻪ راﺳﺖ ﻋﺒﺎرﺗﻨﺪ از‪ :‬ﻣﺨﺘﺼﺎت ‪ X‬و ‪ Y‬ﻣﺮﺑﻮط ﺑﻪ ﻛﺮﺳﺮ‪ ,‬ﺗﻌﺪاد‬

‫اﺟﺰاي اﻧﺘﺨﺎﺑﻲ‪ ,‬ﻣﺴﺎﻓﺖ ﻃﻲ ﺷﺪه در ‪ X‬و‪, Y‬ﻛﻞ ﻣﺴﺎﻓﺖ و ﻓﺮﻣﺎﻧﻲ ﻛﻪ در ﺣﺎل اﺟﺮاﺳﺖ‪ .‬اﻳﻦ اﻃﻼﻋﺎت در زﻣﺎن‬

‫ﻃﺮاﺣﻲ ﺑﺴﻴﺎر ﻣﻔﻴﺪ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬در ﻗﺴﻤﺖ ﭘﺎﻳﻴﻨﻲ ﻧﻴﺰ ﻧﻮاري وﺟﻮد دارد ﻛﻪ در آن ﻧﺸﺎن ﻣﻲدﻫﺪ در ﻫﺮ ﻟﺤﻈﻪ‬

‫دﻛﻤﻪﻫﺎي ﻣﻮس ﭼﻪ ﺗﺎﺑﻌﻲ را اﺟﺮا ﻣﻲﻛﻨﻨﺪ‪.‬‬

‫دﻗﺖ ﺷﻮد ﻛﻪ اﻳﻦ ﺗﺎﺑﻊﻫﺎ ﻣﺘﻨﺎﺳﺐ ﺑﺎ دﺳﺘﻮراﺗﻲ ﻛﻪ اﺟﺮا ﻣﻲﻛﻨﻴﺪ ﺗﻐﻴﻴﺮ ﻣﻲﻛﻨﻨﺪ‪ .‬در ﺷﻜﻞ ‪ 43-5‬ﻧﻤﻮﻧﻪاي از اﻳﻦ‬

‫دو ﭘﻨﺠﺮه ﺑﻪ ﻫﻤﺮاه راﻫﻨﻤﺎي آﻳﻜﻮنﻫﺎي ﻛﻨﺎري آن آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪232‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻣﺎﻧﻨﺪ ﻃﺮح ﺷﻤﺎﺗﻴﻚ در ‪ Virtuoso‬ﻧﻴﺰ ﻫﺮﮔﺎه ﺣﺎﻟﺘﻲ اﻧﺘﺨﺎب ﻣﻲﺷﻮد ﺗﺎ اﻧﺘﺨﺎب ﺣﺎﻟﺖ ﺑﻌﺪي آن ﺣﺎﻟﺖ اﺟﺮا ﻣﻲ‪-‬‬

‫ﺷﻮد‪ .‬ﺑﺮاي رﻫﺎﻳﻲ از ﻳﻚ ﺣﺎﻟﺖ ﻣﻲﺗﻮان از ﻛﻠﻴﺪ ‪ Esc‬اﺳﺘﻔﺎده ﻛﺮد‪.‬‬

‫در اداﻣﻪ اﻳﻦ ﻓﺼﻞ ﺑﻪ ﺷﺮح ﺗﻔﺼﻴﻠﻲ ﻧﻜﺎت ﻃﺮاﺣﻲ ‪ Layout‬ﻛﻪ در ﻓﺼﻞ ﻗﺒﻞ ﺑﻴﺎن ﺷﺪ در ﺑﻼكﻫﺎي ﻣﺨﺘﻠﻒ ﻣﻲ‪-‬‬

‫ﭘﺮدازﻳﻢ‪.‬‬

‫‪Info Line‬‬
‫‪Save‬‬
‫‪Fit Edit‬‬
‫‪Zoom in by٢‬‬
‫‪Zoom out by٢‬‬
‫‪Stretch‬‬
‫‪Copy‬‬
‫‪Move‬‬
‫‪Delete‬‬
‫‪Undo‬‬
‫‪Property‬‬
‫‪Instance‬‬
‫‪Path‬‬
‫‪Polygon‬‬
‫‪Label‬‬
‫‪Rectangle‬‬
‫‪Ruler‬‬

‫‪Mous function‬‬
‫‪Next action‬‬ ‫ﺷﻜﻞ ‪ 43-5‬ﭘﻨﺠﺮه ‪ LSW‬و ‪Virtuoso‬‬

‫اﺳﺘﻔﺎده از ﻛﺎﻧﺘﻜﺖ ﻫﺎ‬

‫ﺑﺮاي اﺳﺘﻔﺎده از ﻛﺎﻧﺘﻜﺖﻫﺎ ﻓﻠﻮي ﻣﻘﺎﺑﻞ را دﻧﺒﺎل ﻣﻲﻛﻨﻴﻢ ‪ . Create > Contact :‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 44-5‬ﺑﺎز‬

‫ﻣﻲﺷﻮد ‪:‬‬

‫‪233‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 44-5‬ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ ﻛﺎﻧﺘﻜﺖ ﻫﺎ‬

‫در اﻳﻦ ﭘﻨﺠﺮه ﻧﻮع وﺗﻌﺪاد ﺳﻄﺮﻫﺎ و ﺳﺘﻮنﻫﺎي ﻛﺎﻧﺘﻜﺖﻫﺎي ﻣﻮرد ﻧﻴﺎز را ﻣﻲﺗﻮان ﺗﻨﻈﻴﻢ ﻛﺮد‪ .‬ﻛﺎﻧﺘﻜﺖﻫﺎي زﻳﺎدي‬

‫ﻣﻮﺟﻮد ﻣﻲﺑﺎﺷﺪ ﻛﻪ از آن ﺟﻤﻠﻪ ﻣﻲﺗﻮان ﺑﻪ ﻛﺎﻧﺘﻜﺖﻫﺎي زﻳﺮ اﺷﺎره ﻛﺮد‪:‬‬

‫‪ :M1-POLY‬اﻳﻦ ﻛﺎﻧﺘﻜﺖ ﺑﺮاي اﺗﺼﺎل ﻣﺘﺎل ﻳﻚ ﺑﻪ ﭘﻠﻲ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪ :M1-M2‬اﻳﻦ ﻛﺎﻧﺘﻜﺖ ﺑﺮاي اﺗﺼﺎل ﻣﺘﺎل ﻳﻚ ﺑﻪ ﻣﺘﺎل دو ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪ :M2-M3‬اﻳﻦ ﻛﺎﻧﺘﻜﺖ ﺑﺮاي اﺗﺼﺎل ﻣﺘﺎل دو ﺑﻪ ﻣﺘﺎل ﺳﻪ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫دﻗﺖ‪ :‬واﺿﺢ اﺳﺖ ﻛﻪ ﺑﺮاي اﺗﺼﺎل ﻣﺘﺎل ﻳﻚ ﺑﻪ ﻣﺘﺎل ﺳﻪ ﺑﺎﻳﺪ دو ‪ via‬ي ‪ M1-M2‬و ‪ M2-M3‬را روي ﻫﻢ ﻣﻨﻄﺒﻖ‬

‫ﻛﺮد‪.‬‬

‫‪ 5.1.4.1‬ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ﺑﻴﻦ ﻗﻄﻌﺎت)‪(Routing‬‬

‫ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎل دو را وﺟﻮد دارد ‪ :‬اول آﻧﻜﻪ از ﻣﺴﻴﺮ ‪ Create > Rectangle‬ﭘﻴﺶ رﻓﺖ و دوم آﻧﻜﻪ از آﻳﻜﻮن‬

‫‪ Path‬اﺳﺘﻔﺎده ﻛﺮد)ﻳﺎ ‪ Create Path‬ﻳﺎ ﻛﻠﻴﺪ ‪ .(p‬ﻣﺰﻳﺖ اﺳﺘﻔﺎده از آﻳﻜﻮن ‪ path‬آن اﺳﺖ ﻛﻪ ﻣﻲﺗﻮان ﺑﺎ ﻓﺸﺮدن‬

‫ﻛﻠﻴﺪ ‪ F3‬وﻳﮋﮔﻲﻫﺎي آن ﻳﻌﻨﻲ ﺿﺨﺎﻣﺖ و ﺟﻨﺲ ﻧﻮار و ﺣﺘﻲ ﻋﻤﻮدي ﻳﺎ زاوﻳﻪدار رﺳﻢ ﺷﺪن آن را ﺗﻨﻈﻴﻢ ﻛﺮد‬

‫)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(45-5‬‬

‫‪234‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 45-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻢ وﻳﮋﮔﻲ ﻫﺎي ‪path‬‬

‫ﻋﻼوه ﺑﺮ اﻳﻦ ﻣﻲﺗﻮان ﺑﺪون ﻗﻄﻊ ﻛﺮدن ﻣﺴﻴﺮ ﻧﻮع ﻣﺘﺎل را ﻋﻮض ﻛﺮد و در اﻳﻦ ﺣﺎﻟﺖ ﺑﻪ ﻃﻮر ﺧﻮدﻛﺎر ‪ via‬ﻫﺎي‬

‫ﻣﻮرد ﻧﻴﺎز در ﻣﺴﻴﺮ ﻧﻮار ﻗﺮار ﻣﻲﮔﻴﺮﻧﺪ ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ﻣﻲﺗﻮان از ﮔﺰﻳﻨﻪ ‪ Change to layer ..‬در ﭘﻨﺠﺮهي ‪Create‬‬

‫‪ Path‬اﺳﺘﻔﺎده ﻛﺮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 46-5‬و ﺷﻜﻞ ‪.(47-5‬‬

‫ﺷﻜﻞ ‪ 46-5‬ﺗﻐﻴﻴﺮ ﺟﻨﺲ ﻣﺘﺎل در ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ ‪Path‬‬

‫‪235‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 47-5‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻧﻮار ﻛﻪ ﺗﻮﺳﻂ ‪ Path‬ﻛﺸﻴﺪه ﺷﺪه و ﺟﻨﺲ ﻣﺘﺎل در آن ﻋﻮض ﺷﺪه اﺳﺖ‪.‬‬

‫ﻣﺰﻳﺖ دﻳﮕﺮي ﻛﻪ ﮔﺰﻳﻨﻪ ‪ Path‬دارد آن اﺳﺖ ﻛﻪ ﻣﻲﺗﻮان ﺑﺎ ﻛﻤﻚ آن ﻧﻮارﻫﺎﻳﻲ ﺑﺎ زواﻳﺎي ‪ 45‬درﺟﻪ و ﻳﺎ ﻫﺮ زاوﻳﻪ‬

‫دﻳﮕﺮي رﺳﻢ ﻛﺮد‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ﻛﺎﻓﻲ اﺳﺖ در ﻗﺴﻤﺖ ‪ snap mode‬در ﭘﻨﺠﺮه ﺷﻜﻞ ‪ 46-5‬ﮔﺰﻳﻨﻪ ‪diagonal‬‬

‫)ﺑﺮاي رﺳﻢ زواﻳﺎي ‪ 45‬درﺟﻪ( ﻳﺎ ‪ ) any angle‬ﺑﺮاي رﺳﻢ زواﻳﺎي دﻟﺨﻮاه دﻳﮕﺮ( را اﻧﺘﺨﺎب ﻛﻨﻴﻢ‪ .‬در ﺷﻜﻞ ‪48-5‬‬

‫ﻃﺮح ‪ Layout‬ﻳﻚ زاوﻳﻪ ‪ 45‬درﺟﻪ ﻛﻪ ﺑﺎ اﻧﺘﺨﺎب ‪ diagonal‬رﺳﻢ ﺷﺪه ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪236‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 48-5‬رﺳﻢ ﻧﻮار ﺑﺎ زاوﻳﻪ ‪ 45‬درﺟﻪ‬

‫‪ 2-5‬ﻣﻌﺮﻓﻲ ‪:(Schematic-Driven Layout) Virtuoso XL Layout Editor‬‬

‫اﺑﺰار ‪ Virtuoso XL Layout Editor‬اﺑﺰاري ﺑﺮاي وﻳﺮاﻳﺶ ﺑﺮ اﺳﺎس اﺗﺼﺎﻻت ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﻣﺮاﺣﻞ ﻃﺮاﺣﻲ را از‬

‫ﺗﻮﻟﻴﺪ ﻛﺮدن ﻗﻄﻌﺎت ﺗﺎ ﺑﺮ ﻗﺮاري اﺗﺼﺎﻻت را ﺑﻪ ﺻﻮرت ﺧﻮدﻛﺎر اﻧﺠﺎم ﻣﻲدﻫﺪ‪ .‬اﻳﻦ اﺑﺰار ﻃﺮاح را ﻗﺎدر ﻣﻲﺳﺎزد ﺗﺎ‬

‫ﻃﺮح ‪ Layout‬ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﺷﻤﺎﺗﻴﻚ ﻳﺎ ‪ netlist‬ﺗﻮﻟﻴﺪ ﻛﻨﺪ و ﻳﺎ ‪ Layout‬ﻫﺎﻳﻲ ﻛﻪ اﺗﺼﺎﻻت ﺗﻌﺮﻳﻒ ﺷﺪه دارﻧﺪ را‬

‫وﻳﺮاﻳﺶ ﻛﻨﺪ‪ .‬اﻳﻦ اﺑﺰار ﺑﻪ ﺻﻮرت ﭘﻴﻮﺳﺘﻪ اﺗﺼﺎﻻت ﻗﻄﻌﺎت در ‪ Layout‬را ﭼﻚ ﻛﺮده و ﺑﺎ اﺗﺼﺎﻻت ﻧﻈﻴﺮﺷﺎن در‬

‫ﺷﻤﺎﺗﻴﻚ ﻣﻘﺎﻳﺴﻪ ﻣﻲﻛﻨﺪ ﻟﺬا از اﻳﻦ اﺑﺰار ﻣﻲﺗﻮان ﺑﺮاي ﻣﺸﺎﻫﺪه و ﭘﻴﺪا ﻛﺮدن ﻧﻮارﻫﺎ و ﻳﺎ ﺷﺒﻜﻪﻫﺎي ﻛﺎﻣﻞ ﻧﺸﺪه‪,‬‬

‫اﺗﺼﺎل ﻛﻮﺗﺎه‪ ,‬اﺗﺼﺎﻻت اﺷﺘﺒﺎه و ‪ overlap‬ﻫﺎ اﺳﺘﻔﺎده ﻛﺮد و اﺗﺼﺎﻻت ﻃﺮح را ﺑﺮﻗﺮار ﻛﺮد‪.‬‬

‫اﻳﻦ اﺑﺰار ﺑﻪ ﻃﺮاح ﻛﻤﻚ ﻣﻲﻛﻨﺪ ﻫﻢ ﺳﺮﻋﺖ ﭘﺮوﺳﻪ ‪ Layout‬را ﺑﺎﻻ ﺑﺒﺮد و ﻫﻢ آن را ‪ customize‬ﻛﻨﺪ‪.‬‬

‫‪237‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﻣﺴﻴﺮ‬ ‫در‬ ‫ﻛﻪ‬ ‫‪mpu.tf‬‬ ‫ﻓﺎﻳﻞ‬ ‫ﺑﻪ‬ ‫ﺑﺎﻳﺪ‬ ‫ﻃﺮاح‬ ‫اﺑﺰار‬ ‫اﻳﻦ‬ ‫داﺷﺘﻦ‬ ‫اﺧﺘﻴﺎر‬ ‫در‬ ‫ﺑﺮاي‬

‫‪ your install directory /tools /dfII /samples /techfile‬وﺟﻮد دارد دﺳﺘﺮﺳﻲ داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬در اﻳﻦ ﻓﺎﻳﻞ‬

‫اﻃﻼﻋﺎﺗﻲ ﻧﻈﻴﺮ آﻧﭽﻪ در ﻗﺴﻤﺖ زﻳﺮ آورده ﺷﺪه اﺳﺖ وﺟﻮد دارد‪.‬‬

‫‪ ‬ﺗﻔﺎوت ﻫﺎي ﺑﻴﻦ ﻧﺴﺨﻪ ﻗﺒﻠﻲ و ﻧﺴﺨﻪ ﺟﺪﻳﺪ ﺗﻜﻨﻮﻟﻮژي‬

‫‪ ‬ﺗﻌﺮﻳﻒ و ﺑﻴﺎن وﻳﮋﮔﻲﻫﺎي ﻻﻳﻪﻫﺎ )ﺷﻤﺎره ﻻﻳﻪﻫﺎ‪ ,‬ﻣﺰﻳﺖ ﻫﺮ ﻻﻳﻪ‪ ,‬اوﻟﻮﻳﺖ ﻫﺮ ﻻﻳﻪ‪ ,‬اﺗﺼﺎﻻت(‬

‫‪ ‬ﻗﻄﻌﺎت ﻧﻤﺎدي)ﺷﺎﻣﻞ ﻛﺎﻧﺘﻜﺖﻫﺎي ﻧﻤﺎدي(‬

‫‪ ‬ﻗﻮاﻋﺪ ﻓﻴﺰﻳﻜﻲ ﻧﻈﻴﺮ ﻗﻮاﻋﺪ ﻓﺎﺻﻠﻪﻫﺎ ) ﺷﺎﻣﻞ ‪ minwidth‬و ﺳﺎﻳﺮ ﻗﻮاﻋﺪ ﻣﺮﺑﻮط ﺑﻪ ﻓﺎﺻﻠﻪﻫﺎ(‬

‫‪ ‬ﻗﻮاﻋﺪ اﻟﻜﺘﺮﻳﻜﻲ‬

‫ﻗﻮاﻋﺪ ﺧﺎص ‪Virtuoso XL‬‬ ‫‪‬‬

‫‪ ‬ﺳﺎﻳﺮ ﻗﻮاﻋﺪ ﺑﺎ ﻛﺎرﺑﺮد ﺧﺎص‬

‫ﺑﺮاي اﻃﻼﻋﺎت ﺑﻴﺸﺘﺮ در ﻣﻮرد ﺗﻜﻨﻮﻟﻮژي ﻓﺎﻳﻞ و ﻧﻴﺎزﻣﻨﺪيﻫﺎي آن ﺑﻪ ﺑﺨﺶ ‪ help‬در ‪ Cadence‬ﻣﺮاﺟﻌﻪ ﺷﻮد‬

‫)در ﺗﺮﻣﻴﻨﺎل ﺗﺎﻳﭗ ﺷﻮد & ‪.( cdsdoc‬‬

‫‪ 1-2-5‬آﻣﺎده ﺳﺎزي ﻣﻨﺒﻊ اﺗﺼﺎﻻت ﺑﺮاي ‪: Virtuoso XL‬‬

‫در اﻳﻦ ﻗﺴﻤﺖ ﭼﮕﻮﻧﮕﻲ آﻣﺎدهﺳﺎزي ﻣﻨﺒﻊ اﺗﺼﺎﻻت ﻃﺮح )ﺷﻤﺎﺗﻴﻚ ﻳﺎ ‪ ( netlist‬را ﺑﺮاي ﺗﻮﻟﻴﺪ‪ ,‬ﺟﺎﻳﺎﺑﻲ و ﺑﺮﻗﺮاري‬

‫اﺗﺼﺎﻻت ﻃﺮح ‪ Layout‬ﺗﻮﺳﻂ اﺑﺰار ‪ Virtuoso XL‬ﺑﻴﺎن ﻣﻲﺷﻮد‪ .‬از ﻫﺮ ﺷﻤﺎﺗﻴﻜﻲ ﻣﻲﺗﻮان ﺑﺮاي ﺗﻮﻟﻴﺪ ﻃﺮح‬

‫‪ Layout‬ﺗﻮﺳﻂ ‪ VXL‬اﺳﺘﻔﺎده ﻛﺮد وﻟﻲ ﺗﻮﺟﻪ ﺑﻪ ﻧﻜﺘﻪ زﻳﺮ اﻳﻦ ﻓﺮاﻳﻨﺪ را ﺳﺎده ﺗﺮ ﻣﻲﻛﻨﺪ‪.‬‬

‫ﻧﻤﺎد ﻗﻄﻌﺎت و ﭘﻴﻦﻫﺎ را در ﺷﻤﺎﺗﻴﻚ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﻣﻲﺧﻮاﻫﻴﻢ در ‪ Layout‬ﺑﺎﺷﻨﺪ ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﮔﻔﺘﻪ ﺧﻮاﻫﺪ ﺷﺪ ﻗﻄﻌﺎت در ﻃﺮح ‪ Layout‬ﻣﺸﺎﺑﻪ ﺑﺎ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻗﺮار ﺧﻮاﻫﻨﺪ ﮔﺮﻓﺖ‪.‬‬

‫‪238‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ 2-2-5‬ﺗﻮﻟﻴﺪ ﻃﺮح ‪ Layout‬ﺑﺎ ﻛﻤﻚ اﺑﺰار ‪VXL‬‬

‫ﺑﺮاي ﺳﺎﺧﺖ و ﺗﻮﻟﻴﺪ ﻃﺮح ‪ Layout‬ﺑﺎ ﻛﻤﻚ اﺑﺰار ‪ VXL‬ﻛﺎﻓﻲ اﺳﺖ ﻣﺮاﺣﻞ زﻳﺮ را ﻃﻲ ﻛﻨﻴﺪ‪:‬‬

‫‪ ‬ﺷﻤﺎﺗﻴﻚ ﻣﻮرد ﻧﻈﺮ را ﺑﺎز ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 49-5‬‬

‫ﺷﻜﻞ ‪ 49-5‬ﻧﻤﻮﻧﻪ ﻳﻚ ﻃﺮح ﺷﻤﺎﺗﻴﻚ‬

‫‪ ‬در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ ﮔﺰﻳﻨﻪ ‪ Tools‬و ﺳﭙﺲ ‪ Design Synthesis > Layout XL‬را اﺟﺮا ﻣﻲﻛﻨﻴﻢ‪) .‬ﺷﻜﻞ‬

‫ﺷﻜﻞ ‪(50-5‬‬

‫‪239‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 50-5‬ﻧﺤﻮه ﺳﺎﺧﺖ ‪Layout XL‬‬

‫ﭘﻨﺠﺮه ‪ Start up Options‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 51-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﭘﻨﺠﺮه ﺑﺴﺘﻪ ﺑﻪ آﻧﻜﻪ ﺑﺨﻮاﻫﻴﻢ ﻳﻚ‬

‫‪ Layout Cellview‬ﺟﺪﻳﺪ داﺷﺘﻪ ﺑﺎﺷﻴﻢ ﻳﺎ اﻳﻨﻜﻪ از ﻫﻤﺎن ﻗﺒﻠﻲ اﺳﺘﻔﺎده ﺷﻮد ﮔﺰﻳﻨﻪ ﻣﻮرد ﻧﻈﺮ را اﻧﺘﺨﺎب‬

‫ﻛﺮده و ‪ OK‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪ .‬در اﻳﻦ ﻣﺮﺣﻠﻪ ﻃﺮح ‪ Layout‬ﺑﻪ ﻫﻤﺮاه ﺷﻤﺎﺗﻴﻚ ﻣﻮرد ﻧﻈﺮ در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ‬

‫ﻗﺮار ﺧﻮاﻫﻨﺪ ﮔﺮﻓﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 51-5‬ﭘﻨﺠﺮه ‪Startup Option‬‬

‫‪ ‬در ﭘﻨﺠﺮه ‪ Layout VXL‬ﮔﺰﻳﻨﻪ ‪ Design‬و ﺳﭙﺲ ‪ Gen From Source‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ (52-5‬و ﺗﻨﻈﻴﻤﺎت را در ‪ Boundry Section‬اﻧﺠﺎم ﻣﻲدﻫﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 53-5‬‬

‫‪240‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 52-5‬اﻧﺘﻘﺎل ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎ ﺑﻪ ﭘﻨﺠﺮه ‪Virtuoso XL‬‬

‫در اﻳﻦ ﭘﻨﺠﺮه ﻫﻤﭽﻨﻴﻦ ﻣﻲﺗﻮان ﺟﻨﺲ ﻣﺘﺎل ﭘﻴﻦ ﻫﺎ و اﻧﺪازه آﻧﻬﺎ را ﻧﻴﺰ ﺗﻌﻴﻴﻦ ﻛﺮد‪.‬‬

‫‪241‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 53-5‬ﭘﻨﺠﺮه ‪ Layout Generation Options‬ﺑﺮاي ﺗﻨﻈﻴﻤﺎت ‪VXL‬‬

‫ﭘﺲ از اﻧﺠﺎم ﺗﻨﻈﻴﻤﺎت در ﭘﻨﺠﺮه ‪ Layout Generation Options‬ﮔﺰﻳﻨﻪ ‪ ok‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ‬

‫ﻣﺮﺣﻠﻪ ﻛﻠﻴﻪ ﻗﻄﻌﺎت ﻣﻮﺟﻮد در ﻃﺮح ﺷﻤﺎﺗﻴﻚ و ﭘﻴﻦﻫﺎ وارد ﭘﻨﺠﺮه ‪ Virtuoso XL‬ﺧﻮاﻫﻨﺪ ﺷﺪ )ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪.( 54-5‬‬

‫‪242‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 54-5‬ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎي اﻧﺘﻘﺎل ﻳﺎﻓﺘﻪ ﺑﻪ ﭘﻨﺠﺮه ‪VXL‬‬

‫‪ ‬در ﭘﻨﺠﺮه ‪ Virtuoso XL‬ﮔﺰﻳﻨﻪ ‪ Edit‬و ﺳﭙﺲ ‪ Place As in schematic‬را ﻣﻲزﻧﻴﻢ‪) .‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪(55-5‬‬

‫ﺷﻜﻞ ‪ 55-5‬اﻧﺘﻘﺎل ﻛﻠﻴﻪ ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎ ﺑﻪ داﺧﻞ ‪Boundry‬‬

‫‪243‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺑﻪ اﻳﻦ ﺗﺮﺗﻴﺐ ﻗﻄﻌﺎت در ﻃﺮح ‪ Layout‬ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﺟﺎﻳﮕﺎﻫﺸﺎن در ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻗﺮار ﺧﻮاﻫﻨﺪ ﮔﺮﻓﺖ‬

‫)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 56-5‬‬

‫ﺷﻜﻞ ‪ 56-5‬ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎي اﻧﺘﻘﺎل ﻳﺎﻓﺘﻪ ﺑﻪ داﺧﻞ ‪Boundry‬‬

‫‪ ‬ﺑﺮاي ﻣﺸﺎﻫﺪه ﻧﻮارﻫﺎ و اﺗﺼﺎﻻت ﻛﺎﻣﻞ ﻧﺸﺪه در ‪ Virtuoso XL‬ﻛﺎﻓﻲ اﺳﺖ ﮔﺰﻳﻨﻪ ‪ Connectivity‬و ﺳﭙﺲ‬

‫‪ show inconnected‬را اﻧﺘﺨﺎب ﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 57-5‬ﻧﺤﻮه ﻧﻤﺎﻳﺶ اﺗﺼﺎﻻت ﻣﻤﻜﻨﻪ‬

‫‪244‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺣﺘﻲ ﻣﻲﺗﻮان ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 58-5‬ﻛﻠﻴﻪ اﺗﺼﺎﻻت ﺑﺮﻗﺮار ﻧﺸﺪه را ﻧﻴﺰ ﻣﺸﺎﻫﺪه ﻛﺮد‪.‬‬

‫ﺷﻜﻞ ‪ 58-5‬ﻧﻤﺎﻳﺶ ﻛﻠﻴﻪ اﺗﺼﺎﻻت ﻣﻤﻜﻨﻪ‬

‫‪ ‬ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ﺑﻴﻦ ﻗﻄﻌﺎت ﻣﻲﺗﻮان از ﻫﺮ دو ﮔﺰﻳﻨﻪ ‪ Rectangle‬و ‪ Path‬اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﻣﺰﻳﺖ‬

‫ﮔﺰﻳﻨﻪ ‪ Path‬آن اﺳﺖ ﻛﻪ ﺑﺎ ﻛﻠﻴﻚ ﺑﺮ روي ﻳﻚ اﺗﺼﺎل ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 59-5‬ﺑﺎز ﻣﻲﺷﻮد و ﻃﺮاح‬

‫ﻗﺎدر ﺧﻮاﻫﺪ ﺑﻮد ﻧﻘﻄﻪ اﺗﺼﺎل ﺑﻌﺪي ﺑﻪ ﻫﻤﺮاه ﺟﻨﺲ ﻧﻮار اﺗﺼﺎل را ﺗﻌﻴﻴﻦ ﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 59-5‬ﭘﻨﺠﺮه اﻧﺘﺨﺎب ﮔﺮه دوم ﻳﻚ ﻧﻮار و ﺟﻨﺲ آن‬

‫ﻋﻼوه ﺑﺮ اﻳﻦ اﮔﺮ اﺗﺼﺎﻟﻲ ﺑﺎ ﻛﻤﻚ ﮔﺰﻳﻨﻪ ‪ Path‬رﺳﻢ ﺷﻮد ﺑﺎ ﻛﻠﻴﻚ ﺑﺮ روي ﻳﻚ ﭘﺎﻳﺎﻧﻪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 60-5‬در‬

‫ﺷﻤﺎﺗﻴﻚ ﻧﻮار ﻣﺮﺑﻮط ﺑﻪ آن ﭘﺎﻳﺎﻧﻪ رﻧﮕﻴﻦ ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫‪245‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 60-5‬ﻧﺤﻮه رﺳﻢ ﻳﻚ ﻧﻮار ﺑﺎ ﻛﻤﻚ ‪ Path‬و رﻧﮕﻴﻦ ﺷﺪن ﻧﻮار ﻣﺸﺎﺑﻪ آن در ﺷﻤﺎﺗﻴﻚ‬

‫‪ 3-5‬ﭼﺎپ ﻛﺮدن در ‪Cadence‬‬

‫ﺑﺮاي ﭼﺎپ ﻛﺮدن ﻃﺮحﻫﺎي ﺷﻤﺎﺗﻴﻚ ﻳﺎ ‪ Layout‬و ﻳﺎ ﻧﺘﺎﻳﺞ ﺷﺒﻴﻪﺳﺎزي ﻣﻲﺗﻮان ﻣﻄﺎﺑﻖ دﺳﺘﻮرات زﻳﺮ ﻋﻤﻞ ﻛﺮد‪.‬‬

‫‪ ‬ﭼﺎپ ﻛﺮدن ﺷﻤﺎﺗﻴﻚ در ﻳﻚ ﻓﺎﻳﻞ‬

‫در ﭘﻨﺠﺮه ﺣﺎوي ﺷﻤﺎﺗﻴﻜﻲ ﻛﻪ ﻣﻲﺧﻮاﻫﻴﺪ ﭼﺎپ ﺷﻮد ﻓﻠﻮي زﻳﺮ را دﻧﺒﺎل ﻛﻨﻴﺪ ‪:‬‬

‫…‪ .Design > Plot > Submit‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 61-5‬ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫‪246‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 61-5‬ﭘﻨﺠﺮه رﺳﻢ ﺷﻜﻞ‬

‫ﮔﺰﻳﻨﻪ ‪ Plot Options‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮه ﺟﺪﻳﺪي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 62-5‬ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 62-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت رﺳﻢ ﺷﻜﻞ‬

‫ﻧﻮع ﭘﺮﻳﻨﺘﺮ را ﺗﻌﻴﻴﻦ ﻛﺮده و ﺳﭙﺲ ‪ Send Plot only to File‬را اﻧﺘﺨﺎب و اﺳﻢ ﻓﺎﻳﻞ را وارد ﻣﻲﻛﻨﻴﻢ‪ .‬روي ‪OK‬‬

‫ﻛﻠﻴﻚ ﻣﻲﻛﻨﻴﻢ و ﭘﻨﺠﺮه ﻣﺤﻮ ﻣﻲﺷﻮد‪ .‬ﺳﭙﺲ ‪ OK‬را در ﭘﻨﺠﺮه ‪ Create Plot‬ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪ .‬در ﻧﻬﺎﻳﺖ ﻓﺎﻳﻠﻲ از‬

‫ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﺧﻮد ﺧﻮاﻫﻴﺪ داﺷﺖ‪.‬‬

‫‪247‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫‪ ‬ﭼﺎپ ﻛﺮدن ‪ Layout‬در ﻳﻚ ﻓﺎﻳﻞ‬

‫ﻣﺸﺎﺑﻪ ﺣﺎﻟﺖ ﻗﺒﻞ ﻋﻤﻞ ﻣﻲﻛﻨﻴﻢ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ اﻳﻦ ﻣﺮاﺣﻞ در ﭘﻨﺠﺮه ‪ Virtuoso Layout‬اﺟﺮا ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫‪ ‬ﭼﺎپ ﻛﺮدن ﻳﻚ ﺷﻜﻞ ﻣﻮج‬

‫ﺑﺮاي ذﺧﻴﺮه ﻛﺮدن ﻧﺘﺎﻳﺞ ﺷﺒﻴﻪﺳﺎزي دو راه وﺟﻮد دارد‪:‬‬

‫‪-1‬ذﺧﻴﺮه ﻛﺮدن ﺷﻜﻞ ﻣﻮجﻫﺎي ﻧﻤﺎﻳﺶ داده ﺷﺪه در ﭘﻨﺠﺮه ‪ Waveform‬در ﻳﻚ ﻓﺎﻳﻞ ﮔﺮاﻓﻴﻜﻲ‪ .‬در‬

‫ﭘﻨﺠﺮه ‪ Waveform‬ﻓﻠﻮي ﻣﻘﺎﺑﻞ را دﻧﺒﺎل ﻛﻨﻴﺪ‪ . Window > Hardcopy :‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪63-5‬‬

‫ﺑﺎز ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 63-5‬ﭘﻨﺠﺮه رﺳﻢ ﺷﻜﻞ ﻣﻮج‬

‫ﮔﺰﻳﻨﻪﻫﺎي ‪ Plot with Header‬و … ‪ Mail Log to‬را ﻏﻴﺮ ﻓﻌﺎل ﻛﻨﻴﺪ‪ .‬ﺑﺎ ﻛﻤﻚ ‪ Plotter Name‬ﻧﻮع‬

‫ﻓﺮﻣﺖ ﮔﺮاﻓﻴﻜﻲ را اﻧﺘﺨﺎب ﻛﻨﻴﺪ‪.‬‬

‫ﮔﺰﻳﻨﻪ ‪ Send Plot only to File‬را اﻧﺘﺨﺎب ﻛﺮده و ﭘﺲ از وارد ﻛﺮدن اﺳﻢ ﻓﺎﻳﻞ ﻛﻠﻴﺪ ‪ OK‬را ﻓﺸﺎر دﻫﻴﺪ‪.‬‬

‫‪-2‬ذﺧﻴﺮه ﻛﺮدن اﻃﻼﻋﺎت ﻳﻚ ﺷﻜﻞ ﻣﻮج در ﻳﻚ ﻓﺎﻳﻞ ﻣﺘﻨﻲ‪ .‬ﮔﺎﻫﻲ اوﻗﺎت ﻛﺎرﺑﺮ ﺗﺮﺟﻴﺢ ﻣﻲدﻫﺪ اﻃﻼﻋﺎت‬

‫ﺧﻮد را در ﻳﻚ ﻓﺎﻳﻞ ﻣﺘﻨﻲ ذﺧﻴﺮه ﻛﻨﺪ ) اﻃﻼﻋﺎت ﻣﺤﻮر ‪ x‬در ﺳﺘﻮن اول و اﻃﻼﻋﺎت ﻣﺤﻮر ‪ y‬در ﺳﺘﻮن‬

‫دوم ﻗﺮار ﮔﻴﺮد ( ﺗﺎ ﺑﺘﻮاﻧﺪ از آﻧﻬﺎ را ﺑﻪ راﺣﺘﻲ در ‪ Matlab‬ﻳﺎ ‪ excel‬اﺳﺘﻔﺎده ﻛﻨﺪ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر از‬

‫‪248‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﭘﻨﺠﺮه ﻣﺎﺷﻴﻦ ﺣﺴﺎب ﮔﺰﻳﻨﻪ ‪ printvs‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 64-5‬ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ‬

‫ﺷﻤﺎ ﻣﻲﺗﻮاﻧﻴﺪ در آن رﻧﺞ اﻃﻼﻋﺎﺗﻲ ﻛﻪ ﻣﻲﺧﻮاﻫﻴﺪ ذﺧﻴﺮه ﻛﻨﻴﺪ را ﺗﻌﻴﻴﻦ ﻛﻨﻴﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 64-5‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت ﺑﺮاي ذﺧﻴﺮه ﻓﺎﻳﻞ ﻣﺘﻨﻲ‬

‫ﺻﻔﺤﻪ ﻧﺘﺎﻳﺠﻲ ﻣﺸﺎﺑﻪ ﺷﻜﻞ ‪ 65-5‬ﺑﺎز ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 65-5‬ﭘﻨﺠﺮه ﻧﺘﺎﻳﺞ ﻓﺎﻳﻞ ذﺧﻴﺮه ﻣﺘﻨﻲ‬

‫ﻃﺮاﺣﺎن ﻣﻌﻤﻮﻻ ﺗﺮﺟﻴﺢ ﻣﻲدﻫﻨﺪ اﻃﻼﻋﺎﺗﺸﺎن را ﺑﺎ ﺑﻴﺎن رﻳﺎﺿﻲ ذﺧﻴﺮه ﻛﻨﻨﺪ‪ .‬ﻣﻲﺗﻮان اﻳﻦ ﺑﻴﺎن را ﻋﻮض‬

‫ﻛﺮد و ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ‪ Expression > Display Option‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ 66-5‬ﺑﺎز ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫‪249‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﭘﻨﺠﻢ‪ :‬آﺷﻨﺎﻳﻲ ﺑﺎ ﻧﺮم اﻓﺰار ﻃﺮاﺣﻲ ‪IC‬‬

‫ﺷﻜﻞ ‪ 66-5‬ﭘﻨﺠﺮه ذﺧﻴﺮه ﻧﺘﺎﻳﺞ رﻳﺎﺿﻲ‬

‫ﺑﺎ اﻧﺘﺨﺎب ‪ Window > Print‬اﻃﻼﻋﺎت را ذﺧﻴﺮه ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 67-5‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬ﺑﺎ‬

‫اﻧﺘﺨﺎب ‪ Print to File‬و ﻧﻮﺷﺘﻦ اﺳﻢ ﻓﺎﻳﻞ ﻛﺎر ﺗﻤﺎم ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 67-5‬ﭘﻨﺠﺮه ﭼﺎپ و ذﺧﻴﺮه ﻓﺎﻳﻞ ﻣﺘﻨﻲ‬

‫‪250‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪Case Studies 6‬‬

‫در اﻳﻦ ﻓﺼﻞ ﻧﻤﻮﻧﻪﻫﺎﻳﻲ ﻋﻤﻠﻲ از ﻧﺤﻮه ﻛﺎر ﺑﺎ ﻧﺮماﻓﺰار ‪ Cadence‬آورده ﺷﺪه اﺳﺖ‪ .‬در اﺑﺘﺪا ﻃﺮح ﺳﺎدهي ﻳﻚ‬

‫‪ Inverter‬ﻣﻄﺮح ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﻃﺮح ﻓﺮاﻳﻨﺪﻫﺎي ﻻزم در ﺳﺎﺧﺖ ﻓﺎﻳﻞﻫﺎي ‪ gds‬و ‪ cdl‬ﺑﻪ ﺻﻮرت ﻛﺎﻣﻼ ﻣﺼﻮر‬

‫ﻧﻤﺎﻳﺶ داده ﺷﺪه اﺳﺖ‪ .‬در اداﻣﻪ ﻧﺤﻮه اﺟﺮاي ‪ LVS‬و ‪ DRC‬ﺑﻪ ﺻﻮرت ﻣﻔﺼﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪه اﺳﺖ‪ .‬از آﻧﺠﺎ ﻛﻪ‬

‫اﻳﻦ ﻓﺮاﻳﻨﺪﻫﺎ در ﺑﻴﻦ ﺗﻤﺎﻣﻲ ﻃﺮحﻫﺎ ﻣﺸﺘﺮك ﻫﺴﺘﻨﺪ از ﺗﻜﺮار آن در ﺑﺨﺶﻫﺎي ﺑﻌﺪي اﺟﺘﻨﺎب ﻣﻲﺷﻮد‪.‬‬

‫ﭘﺲ از آن ﻃﺮح ‪ Op-Amp‬ﻛﻪ ﻣﻘﺪاري ﭘﻴﭽﻴﺪهﺗﺮ اﺳﺖ ﻣﻄﺮح ﻣﻲﺷﻮد‪ .‬ﻧﻜﺎت ﻣﺮﺑﻮط ﺑﻪ ‪ Matching‬ﻫﺎ ﺑﻪ ﺻﻮرت‬

‫دﻗﻴﻖ در اﻳﻦ ﺑﺨﺶ ﻣﻄﺮح ﺷﺪهاﻧﺪ‪ .‬ﻋﻼوه ﺑﺮ اﻳﻦ ﻧﺤﻮه اﺟﺮاي ‪ PEX‬ﻧﻴﺰ ﺑﻪ ﺻﻮرت ﻣﺼﻮر ﺗﻮﺿﻴﺢ داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ 1-6‬ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ‪Inverter‬‬

‫ﻫﺪف از اﻳﻦ ﺑﺨﺶ آﺷﻨﺎﻳﻲ ﺑﺎ ‪ Virtuoso Layout Editor‬و ﻃﺮاﺣﻲ ﻳﻚ ‪ Inverter‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻋﻼوه ﺑﺮ اﻳﻦ در اﻳﻦ‬

‫ﻗﺴﻤﺖ دﺳﺘﻮراﻟﻌﻤﻞ ﻫﺎﻳﻲ ﺑﺮاي ﺑﺮرﺳﻲ ‪ DRC‬و ‪ LVS‬ﻣﺮﺑﻮط ﺑﻪ ‪ Layout‬آن آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ 1-1-6‬ﻃﺮاﺣﻲ ‪Virtuoso Layout‬‬

‫ﺑﺮاي ﻃﺮاﺣﻲ ﻳﻚ ﻣﺎﺳﻚ ‪ Layout‬دو ﭼﻴﺰ ﻻزم اﺳﺖ‪:‬‬

‫‪-1‬ﻃﺮح ﻣﺪار ﻳﺎ ﺷﻤﺎﺗﻴﻚ‪ :‬ﻫﺮ ‪ Layout‬ﺑﺮ ﻣﺒﻨﺎي ﻳﻚ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻃﺮاﺣﻲ ﻣﻲﺷﻮد‪ .‬وﺟﻮد ﻳﻚ ﻃﺮح ﺷﻤﺎﺗﻴﻚ‬

‫ﺻﺤﻴﺢ ﺑﺮاي ﻃﺮاﺣﻲ ﻛﺮدن ‪ Layout‬ﻻزم ﻣﻲﺑﺎﺷﺪ‪ .‬در ﻫﺮ ﺷﻤﺎﺗﻴﻚ وﻳﮋﮔﻲﻫﺎي ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎت و ﻧﺤﻮه اﺗﺼﺎل آﻧﻬﺎ‬

‫ﻧﻤﺎﻳﺶ داده ﺷﺪه اﺳﺖ‪ .‬در ﺷﻜﻞ ‪ 1-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ‪.‬‬

‫‪251‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪iii‬‬
‫ﺷﻜﻞ ‪ 1-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻳﻚ ‪Inverter‬‬

‫‪-2‬دﻳﺎﮔﺮام ﻓﻠﻮي ﺟﺮﻳﺎن‪ :‬ﻳﻚ ﻃﺮح ‪ Layout‬ﺑﻪ ﭼﻨﺪﻳﻦ ﺣﺎﻟﺖ و ﻓﺮم ﻣﺨﺘﻠﻒ ﻣﻲﺗﻮاﻧﺪ وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﺪ‪ .‬ﻣﻬﻤﺘﺮﻳﻦ‬

‫ﭼﻴﺰي ﻛﻪ ﻓﺮم ﻧﻬﺎﻳﻲ و ﺻﺤﻴﺢ ﺗﺮ را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ ﻓﻠﻮي ﺳﻴﮕﻨﺎل ﻣﻲﺑﺎﺷﺪ‪ .‬ﻳﻚ ‪ Layout‬ﻣﻌﻤﻮﻻ ﻳﺎ ﺟﺰوي از ﻳﻚ‬

‫ﺑﻼك ﺑﺰرﮔﺘﺮ اﺳﺖ و ﻳﺎ از ﭼﻨﺪﻳﻦ ﺑﻼك ﻛﻮﭼﻚ ﺳﺎﺧﺘﻪ ﺷﺪه اﺳﺖ‪ .‬در ﺗﻜﻨﻮﻟﻮژي ﺳﺎﺧﺖﻫﺎي ﺟﺪﻳﺪ ﺑﻴﺶ از ﻳﻚ‬

‫ﻻﻳﻪ ﻓﻴﺰﻳﻜﻲ ﺑﺮاي ﻋﺒﻮر ﺳﻴﮕﻨﺎل وﺟﻮد دارد‪ .‬ﺑﺮاي ﻣﺜﺎل ﭘﺮوﺳﻪﻫﺎي ‪4‬ﻣﺘﺎﻟﻪ )ﭘﻠﻲ – ﻣﺘﺎل‪ -1‬ﻣﺘﺎل‪ – 2‬ﻣﺘﺎل‪ ( 3‬ﻳﺎ‬

‫ﺣﺘﻲ ‪ 8‬ﻣﺘﺎﻟﻪ)ﭘﻠﻲ – ﻣﺘﺎل‪ -..... - 1‬ﻣﺘﺎل‪ (7‬وﺟﻮد دارد‪ .‬ﻓﻠﻮي ﻛﻠﻲ ﺳﻴﮕﻨﺎل و ﻫﻤﭽﻨﻴﻦ ﻻﻳﻪﻫﺎي ﻣﻮرد ﻧﻴﺎز ﺑﺮاي‬

‫ﻋﺒﻮر ﺳﻴﮕﻨﺎل ﺑﺎﻳﺪ اﺑﺘﺪا ﺗﻌﻴﻴﻦ ﺷﻮﻧﺪ‪ .‬ﺷﻜﻞ ‪ 2-6‬ﻧﻤﻮﻧﻪ ﺳﺎدهاي از ﻓﻠﻮي ﺳﻴﮕﻨﺎل ﻣﺮﺑﻮط ﺑﻪ ﻣﺜﺎل ‪ Inverter‬ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ‪.‬‬

‫‪252‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫)‪Iran’s Center for Integrated Circuits  (ICIC‬‬ ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 2-6‬ﻓﻠﻮي ﺳﻴﮕﻨﺎل ‪Inverter‬‬

‫اﻳﻦ دﻳﺎﮔﺮام ﻧﺸﺎن ﻣﻲدﻫﺪ ﻛﻪ ﺗﻤﺎﻣﻲ ﺳﻴﮕﻨﺎل ﺑﺎ ﻳﻚ ﻣﺘﺎل ﻋﺒﻮر داده ﻣﻲﺷﻮد )رﻧﮓ آﺑﻲ( و ﻫﻤﭽﻨﻴﻦ ﺳﻴﮕﻨﺎل ﺑﻪ‬

‫ﺻﻮرت اﻓﻘﻲ ﺣﺮﻛﺖ ﻣﻲﻛﻨﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ دﻳﺎﮔﺮام ﻓﻠﻮي ﺳﻴﮕﻨﺎل ﺗﻨﻬﺎ ﻳﻚ ﻃﺮح ﺳﺎده اﺳﺖ وﻟﻲ در ﻧﻬﺎﻳﺖ ﻣﺎﺳﻚ‬

‫ﻧﻬﺎﻳﻲ از آن ﺗﺒﻌﻴﺖ ﻣﻲﻛﻨﺪ‪.‬‬

‫در اﻳﻦ ﻣﺜﺎل در ﻛﺘﺎﺑﺨﺎﻧﻪ ﺳﺎﺧﺘﻪ ﺷﺪه ﻳﻚ ‪ Cell view‬اﻳﺠﺎد ﻣﻲﻛﻨﻴﻢ‪ .‬اﻳﻦ ﻛﺎر را ﻣﻲﺗﻮان ﺑﺎ ﻃﻲ ﻛﺮدن ﻣﺮاﺣﻞ زﻳﺮ‬

‫اﻧﺠﺎم داد‪:‬‬

‫‪ . File ->New ->Cell view‬در اﻳﻦ ﭘﻨﺠﺮه ﻛﻪ در ﺷﻜﻞ ‪ 3-6‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ در ﻗﺴﻤﺖ ‪Library Name‬‬

‫اﺳﻢ ﻛﺘﺎﺑﺨﺎﻧﻪ ﺳﺎﺧﺘﻪ ﺷﺪه در ﻣﺮﺣﻠﻪ ﻗﺒﻞ را ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬در ﻗﺴﻤﺖ ‪ Cell Name‬اﺳﻢ ﻃﺮح ‪ Layout‬ﻣﻮرد ﻧﻈﺮ‬

‫را ﺗﺎﻳﭗ ﻛﺮده و در ﻗﺴﻤﺖ ‪ Tool‬ﮔﺰﻳﻨﻪ ‪ Virtuoso‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ در اﻳﻦ ﻣﺮﺣﻠﻪ ﻋﺒﺎرت ﻣﻮﺟﻮد‬

‫در ﻗﺴﻤﺖ ‪ View Name‬ﺑﻪ ‪ layout‬ﺗﻐﻴﻴﺮ ﻛﻨﺪ‪ .‬ﺳﭙﺲ دﻛﻤﻪ ‪ OK‬را اﻧﺘﺨﺎب ﻛﺮده و ﭘﻨﺠﺮه ﻃﺮاﺣﻲ ‪ Layout‬ﺑﻪ‬

‫ﺑﺎز ﻣﻲﺷﻮﻧﺪ‪ .‬در ﭘﻨﺠﺮه ‪ LSW‬ﻛﻠﻴﻪ ﻻﻳﻪﻫﺎي ﻣﻮرد ﻧﻴﺎز در ﭘﺮوﺳﻪ ﻣﻮﺟﻮد ﻣﻲﺑﺎﺷﺪ‪.‬‬ ‫‪82‬‬
‫ﻫﻤﺮاه ﭘﻨﺠﺮه اﻧﺘﺨﺎب ﻻﻳﻪ‬

‫‪82‬‬
‫)‪Layer Select Window (LSW‬‬

‫‪253‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 3-6‬ﭘﻨﺠﺮه ﺳﺎﺧﺖ ﻓﺎﻳﻞ‬

‫آﻳﻜﻮنﻫﺎي ﻛﻨﺎري ﺻﻔﺤﻪ ‪ Virtuoso Layout Editing‬ﻣﺸﺎﺑﻪ آﻳﻜﻮنﻫﺎي ﻛﻨﺎري ﺻﻔﺤﻪ ‪Virtuoso Schematic‬‬

‫‪ Editing‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﻌﻀﻲ از اﻳﻦ آﻳﻜﻮنﻫﺎ ﻛﻪ در اﻳﻦ ﺑﺨﺶ ﺑﻪ ﻛﺮات اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ ﻋﺒﺎرﺗﻨﺪ از ‪ rectangle‬ﻛﻪ ﺑﺎ‬

‫ﻓﺸﺮدن ﻛﻠﻴﺪ ‪ r‬و ‪ ruler‬ﻛﻪ ﺑﻪ ﻓﺸﺮدن ﻛﻠﻴﺪ ‪ k‬اﺟﺮا ﻣﻲﺷﻮد‪ .‬ﻛﺎرﺑﺮد ﺑﻘﻴﻪ آﻳﻜﻮنﻫﺎ ﺑﻪ ﻧﺴﺒﺖ ﺳﺎدهﺗﺮ ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺑﻪ‬

‫ﺗﺪرﻳﺞ در ﻫﺮ ﺟﺎ ﻛﻪ ﻣﻮرد ﻧﻴﺎز ﺑﻮد ﻣﻄﺮح ﻣﻲﺷﻮﻧﺪ‪ .‬ﻓﻬﺮﺳﺖ ﻛﺎﻣﻠﻲ از ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ در ﺿﻤﻴﻤﻪ )‪ (C‬آورده ﺷﺪه‬

‫اﺳﺖ‪.‬‬

‫در اﺑﺘﺪا ﻗﻄﻌﺎت ‪ NMOS‬و‪ PMOS‬را ﻣﺸﺎﺑﻪ آﻧﭽﻪ در ﺷﻤﺎﺗﻴﻚ ﻣﻲﺑﺎﺷﺪ ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬ﺑﺮاي اﻳﻦ ﻣﻨﻈﻮر ﻛﻠﻴﺪ ‪ I‬را‬

‫ﻓﺸﺮده و ﻗﻄﻌﺎت ﻣﻮرد ﻧﻈﺮ را از ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎي ﻣﺮﺑﻮﻃﻪ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﺲ از آﻧﻜﻪ ﻫﺮ ﻗﻄﻌﻪ ﻗﺮار داده ﺷﺪ روي‬

‫آن ﻛﻠﻴﻚ ﻛﺮده ﻛﻠﻴﺪ ‪ Q‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪ .‬در اﻳﻦ ﻫﻨﮕﺎم ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ اﻃﻼﻋﺎت ﻫﺮ ﻗﻄﻌﻪ ﻧﻤﺎﻳﺶ داده ﻣﻲﺷﻮد‬

‫)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(4-6‬‬

‫‪254‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 4-6‬ﭘﻨﺠﺮه ﻣﺮﺑﻮط ﺑﻪ اﻃﻼﻋﺎت ﻗﻄﻌﺎت‬

‫ﻻزم اﺳﺖ ﻃﺮاﺣﺎن ‪ Layout‬ﺗﻤﺎﻣﻲ ﻣﻮاردي ﻛﻪ در اﻳﻦ ﺻﻔﺤﻪ وﺟﻮد دارد را ﺑﺎ ﻣﺸﺨﺼﺎت ﻫﻤﻴﻦ ﻗﻄﻌﻪ در ﺷﻤﺎﺗﻴﻚ‬

‫ﻣﻘﺎﻳﺴﻪ ﻛﺮده و آﻧﻬﺎ را در ﺻﻮرت ﻣﻐﺎﻳﺮت ﻳﻜﺴﺎن ﻛﻨﻨﺪ‪ .‬در ﺷﻜﻞ ‪ 5-6‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬و ‪ PMOS‬ﻗﺮار‬

‫داده ﺷﺪه اﻧﺪ‪ .‬ﮔﻴﺖ اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﺎ ﻛﻤﻚ ﻣﺘﺎل ﻳﻚ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 5-6‬اﺗﺼﺎل ﮔﻴﺖ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬و ‪PMOS‬‬

‫‪255‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﭘﺲ از آﻧﻜﻪ ﮔﻴﺖﻫﺎ را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﺮدﻳﻢ ﻧﻮﺑﺖ ﺑﻪ ﻗﺮار دادن ﻧﻮارﻫﺎي ﻗﺪرت‪ 83‬ﻣﻲرﺳﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ دو ﻧﻮار‬

‫ﺟﻨﺲ ﻣﺘﺎل ﺳﻪ در ﺑﺎﻻ و ﭘﺎﻳﻴﻦ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 6-6‬ﻗﺮار داده و ﺳﻮرس و ﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬را ﺑﻪ ﻧﻮار ﺑﺎﻻﻳﻲ‬

‫ﻳﻌﻨﻲ ﻧﻮار ‪ VDD‬و ﺳﻮرس وﺑﺪﻧﻪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﭘﺎﻳﻴﻨﻲ را ﺑﻪ ﻧﻮار ﭘﺎﻳﻴﻦ ﻳﻌﻨﻲ ‪ VSS‬ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪ .‬واﺿﺢ اﺳﺖ ﻛﻪ‬

‫از ‪ via‬ﺑﺮاي اﺗﺼﺎل درﻳﻦ و ﺳﻮرس ﺑﻪ ﻣﺘﺎل ‪ 3‬اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ‪ .‬ﺳﭙﺲ ﺑﺎ ﻛﻤﻚ ﻣﺘﺎل ﻳﻚ درﻳﻦ اﻳﻦ دو‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪ .‬در ﻣﺮﺣﻠﻪ ﺑﻌﺪ ﭘﻴﻦﻫﺎ را در ﻣﺤﻞﻫﺎي ﻣﺮﺑﻮﻃﻪ ﻗﺮار ﻣﻲدﻫﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 6-6‬ﻗﺮار دادن ﻧﻮارﻫﺎي ﻗﺪرت‬

‫در اﻳﻦ ﻃﺮح ﺳﻪ ﭘﻴﻦ ورودي )‪ (VDD & VSS & IN‬و ﻳﻚ ﭘﻴﻦ ﺧﺮوﺟﻲ )‪ (OUT‬وﺟﻮد دارد‪ .‬ﺑﺮاي ﻗﺮار دادن‬

‫ﭘﻴﻦﻫﺎ ﻛﺎﻓﻲ اﺳﺖ ﻛﻠﻴﺪ ‪ L‬را ﻓﺸﺎر دﻫﻴﺪ‪ .‬در اﻳﻦ ﻫﻨﮕﺎم ﭘﻨﺠﺮه ﺳﺎﺧﺖ ﺑﺮﭼﺴﺐ ﻇﺎﻫﺮ ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(7-6‬‬

‫‪83‬‬
‫‪Power‬‬

‫‪256‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 7-6‬ﭘﻨﺠﺮه ﻣﺨﺼﻮص ﺳﺎﺧﺖ ﺑﺮﭼﺴﺐ‬

‫در اﻳﻦ ﭘﻨﺠﺮه اﺳﻢ ﭘﻴﻦ را در ﻗﺴﻤﺖ ‪ Lable‬ﺗﺎﻳﭗ ﻣﻲﻛﻨﻴﻢ و ﭘﺲ از ﺗﻌﻴﻴﻦ ﻓﻨﺖ و اﻧﺪازه ﺑﺮﭼﺴﺐ ﮔﺰﻳﻨﻪ ‪ Hide‬را‬

‫اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺮ روي ﻧﻮارﻫﺎﻳﻲ ﻛﻪ ﺑﺮاي ‪ VDD‬و ‪ VSS‬و ‪ IN‬و ‪ OUT‬در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﺪه ﺑﻮد ﺑﺮﭼﺴﺐﻫﺎي‬

‫ﻣﺮﺑﻮﻃﻪ را ﻗﺮار ﻣﻲ دﻫﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(8-6‬در اﻳﻦ ﻣﺮﺣﻠﻪ ﻃﺮح ‪ Layout‬آﻣﺎده ﻣﻲ ﺑﺎﺷﺪ‪ .‬ﻗﺮار دادن ﺑﺮﭼﺴﺐ‬

‫ﺑﺮاي ﻣﻘﺎﻳﺴﻪ ‪ Layout‬ﺑﺎ ‪ netlist‬ﺳﺎﺧﺘﻪ ﺷﺪه از ﺷﻤﺎﺗﻴﻚ ﻻزم اﺳﺖ و ﺑﺎﻳﺪ دﻗﻴﻘﺎ ﻣﺜﻞ ﻫﻢ ﺑﺎﺷﻨﺪ‪ .‬ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ‬

‫اﺳﻢ ﭘﻴﻦ ﻫﺎ ﺑﻪ ﺣﺮوف ﺑﺰرگ و ﻛﻮﭼﻚ در اﻧﮕﻠﻴﺴﻲ ﺣﺴﺎس ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪iv‬‬
‫ﺷﻜﻞ ‪ 8-6‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪ Inverter‬ﺑﻪ ﻫﻤﺮاه ﭘﻴﻦ ﻫﺎي ﻣﺮﺑﻮﻃﻪ‬

‫‪257‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪ 2-1-6‬ﺑﺮرﺳﻲ ‪Design Rule Check‬‬

‫ﻃﺮح ‪ Layout‬ﺳﺎﺧﺘﻪ ﺷﺪه در ﻣﺮاﺣﻞ ﻗﺒﻞ ﺑﺎﻳﺪ از ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺗﺒﻌﻴﺖ ﻛﻨﺪ ﺗﺎ اﺣﺘﻤﺎل ﺧﻄﺎﻫﺎي ﻧﺎﺷﻲ از ﺳﺎﺧﺖ‬

‫ﻣﻴﻨﻴﻤﻮم ﺷﻮد‪ .‬ﭼﻨﺪ ﻣﻮرد از اﻳﻦ ﺧﻄﺎﻫﺎ ﻋﺒﺎرﺗﻨﺪ از‪:‬‬

‫ﺿﺨﺎﻣﺖ ﻧﻮار‪ :‬در ﻫﻨﮕﺎم ﺳﺎﺧﺖ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 9-6‬ﺗﻐﻴﻴﺮاﺗﻲ در ﺿﺨﺎﻣﺖ ﻧﻮار ﺑﻮﺟﻮد ﻣﻲآﻳﺪ ﻛﻪ اﮔﺮ از ﻳﻚ ﺣﺪي‬

‫ﺑﻴﺸﺘﺮ ﺷﻮﻧﺪ ﺑﺎﻋﺚ ﻗﻄﻊ ﺷﺪﮔﻲ ﻧﻮار ﻣﻲﺷﻮﻧﺪ ﻟﺬا ﻣﺤﺪودﻳﺘﻲ ﺗﻮﺳﻂ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺑﺮاي ﺿﺨﺎﻣﺖ ﻣﻴﻨﻴﻤﻮم ﻧﻮار‬

‫ﮔﺬاﺷﺘﻪ ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 9-6‬ﺗﻐﻴﻴﺮ در ﺿﺨﺎﻣﺖ واﻗﻌﻲ ﻧﻮارﻫﺎ در اﺛﺮ ﭘﺮوﺳﻪ ﺳﺎﺧﺖ‬

‫ﻓﺎﺻﻠﻪ دو ﻧﻮار ‪ :‬اﮔﺮ ﻓﺎﺻﻠﻪ دو ﻧﻮار از ﺣﺪي ﻛﻤﺘﺮ ﺷﻮد ﻣﻤﻜﻦ اﺳﺖ اﻳﻦ ﻧﺎﻫﻤﻮاريﻫﺎ ﺑﺎﻋﺚ اﺗﺼﺎﻟﻲ ﺷﺪن ﻧﻮارﻫﺎ‬

‫ﺷﻮد‪).‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(10-6‬‬

‫ﺷﻜﻞ ‪ 10-6‬اﺣﺘﻤﺎل اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﺪن دو ﻧﻮار ﻛﻪ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ در ﻣﻮرد ﻓﺎﺻﻠﻪ ﺑﻴﻨﺸﺎن رﻋﺎﻳﺖ ﻧﺸﺪه اﺳﺖ‬

‫‪258‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫اﻧﺪازه ﺑﻴﺮون آﻣﺪﮔﻲ ﭘﻠﻲ از ‪ : well‬اﻳﻦ ﻣﻘﺪار ﺑﺎﻳﺪ در ﺣﺪي ﺑﺎﺷﺪ ﻛﻪ ﺑﺘﻮان ﻋﻤﻠﻜﺮد ﺗﺮاﻧﺰﻳﺴﺘﻮر در ﻟﺒﻪ ‪ well‬را‬

‫ﺗﻀﻤﻴﻦ ﻛﺮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(11-6‬‬

‫ﺷﻜﻞ ‪ 11-6‬اﻧﺪازه ﺑﻴﺮون زدﮔﻲ ﭘﻠﻲ از ‪ WELL‬ﻛﻪ در ﻋﻤﻠﻜﺮد ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﻮﺛﺮ اﺳﺖ‪.‬‬

‫و ﺑﺴﻴﺎري از ﻗﻮاﻋﺪ دﻳﮕﺮ ﻛﻪ در ﻫﺮ ﭘﺮوﺳﻪ ﺑﻪ ﺻﻮرت ﻣﻨﺤﺼﺮ ﺑﻪ ﻓﺮدي ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد و در ﻳﻚ ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﻣﺮﺑﻮط‬

‫ﺑﻪ ﭘﺮوﺳﻪ ﻗﺎﺑﻞ دﺳﺘﺮﺳﻲ اﺳﺖ‪ .‬در ﺷﻜﻞ ‪ 12-6‬ﻧﻤﻮﻧﻪ اي از اﻳﻦ ﻗﻮاﻋﺪ آورده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﺷﻜﻞ ﻛﻠﻴﻪ ﻗﻮاﻋﺪي‬

‫ﻛﻪ ﺑﻴﻦ ﻓﻌﺎل و ‪ poly‬وﺟﻮد دارد ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 12-6‬ﻧﻤﻮﻧﻪ اي از ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ﺑﻴﻦ دو ﻻﻳﻪ ﻛﻪ در ‪ Manual‬ﻫﺮ ﭘﺮوﺳﻪ ﻗﻴﺪ ﻣﻲ ﺷﻮد‪.‬‬

‫ﺣﺎل ﻛﻪ ﻃﺮح ‪ Layout‬ﻣﺮﺑﻮط ﺑﻪ ‪ Inverter‬آﻣﺎده ﻣﻲﺑﺎﺷﺪ ﺑﺎﻳﺪ ﺑﺮرﺳﻲ ﺷﻮد ﻛﻪ آﻳﺎ اﻳﻦ ﻃﺮح ﺑﺎ ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ‬

‫ﻣﻄﺎﺑﻘﺖ دارد ﻳﺎ ﺧﻴﺮ‪ .‬در ﻫﺮ ﺗﻜﻨﻮﻟﻮژي ﻓﺎﺻﻠﻪ ﺑﻴﻦ ﻗﻄﻌﺎت و ﻻﻳﻪﻫﺎ داراي ﻗﻮاﻋﺪ ﺧﺎﺻﻲ اﺳﺖ ﻛﻪ ﺑﻪ اﻳﻦ ﻗﻮاﻋﺪ‬

‫‪259‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪ DRC‬ﻣﻲﮔﻮﻳﻨﺪ‪ .‬ﺑﺮاي اﺟﺮاي ‪ DRC‬ﺑﻪ ﻓﺎﻳﻞ ‪ gds‬ﺳﺎﺧﺘﻪ ﺷﺪه از روي ‪ Layout‬ﻧﻴﺎز دارﻳﻢ‪ .‬ﺑﺮاي ﺳﺎﺧﺖ ﻓﺎﻳﻞ ‪gds‬‬

‫در ﭘﻨﺠﺮه ‪ CIW‬ﻓﻠﻮي ﻣﻘﺎﺑﻞ را دﻧﺒﺎل ﻣﻲﻛﻨﻴﻢ ‪File > Export > Stream :‬‬

‫ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 13-6‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬ﭘﺲ از اﻧﺘﺨﺎب اﺳﻢ ﻛﺘﺎﺑﺨﺎﻧﻪ و ‪ Cell‬ﻣﺮﺑﻮط ﺑﻪ ‪ inverter‬ﺑﺎ ﺷﻤﺎي‬

‫‪ Layout‬و ﺗﻌﻴﻴﻦ ﻣﺴﻴﺮ ﺳﺎﺧﺖ ﻓﺎﻳﻞ ‪ gds‬ﮔﺰﻳﻨﻪ ‪ ok‬را ﻛﻠﻴﻚ ﻣﻲﻛﻨﻴﻢ‪.v‬‬

‫ﺷﻜﻞ ‪ 13-6‬ﺳﺎﺧﺖ ﻓﺎﻳﻞ ‪gds‬‬

‫در اﻳﻦ ﻣﺮﺣﻠﻪ در ﻣﻨﻮي ﺑﺎﻻي ﺻﻔﺤﻪ ‪ Layout‬در ﺑﺨﺶ ‪ Calibre‬ﮔﺰﻳﻨﻪ ‪ DRC‬را اﻧﺘﺨﺎب ﻛﺮده و ﺳﭙﺲ ﺗﻨﻈﻴﻤﺎت‬

‫ﻻزم ﺑﺮاي ‪ DRC‬را در ﭘﻨﺠﺮه ﻣﺮﺑﻮﻃﻪ اﻧﺠﺎم ﻣﻲدﻫﻴﻢ‪ .‬در ﻗﺴﻤﺖ ‪ Inputs‬ﻣﺴﻴﺮ ﻓﺎﻳﻞ ‪ gds‬ﺳﺎﺧﺘﻪ ﺷﺪه را ﻗﺮار ﻣﻲ‪-‬‬

‫دﻫﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 14-6‬‬

‫ﺷﻜﻞ ‪ 14-6‬ﺗﻌﻴﻴﻦ ﻣﺴﻴﺮ ﻓﺎﻳﻞ ‪gds‬‬

‫‪260‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺳﭙﺲ در ﻗﺴﻤﺖ ‪ Rules‬ﻓﺎﻳﻞ ‪ Calibre.drc‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 15-6‬دﻗﺖ ﺷﻮد در اﻳﻦ ﻣﺮﺣﻠﻪ‬

‫اﮔﺮ ﺗﻨﻈﻴﻤﺎت اﻧﺠﺎم ﺷﺪه ﺻﺤﻴﺢ ﺑﺎﺷﺪ آﻳﻜﻮنﻫﺎي ﻛﻨﺎري ﺳﺒﺰ رﻧﮓ ﻣﻲﺷﻮﻧﺪ‪ .‬در ﭘﺎﻳﺎن ﮔﺰﻳﻨﻪ ‪ Run DRC‬را‬

‫اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 15-6‬ﺗﻌﻴﻴﻦ ‪Rules‬‬

‫ﭘﺲ از آﻧﻜﻪ ‪ DRC‬اﺟﺮا ﺷﺪ در ‪ Calibre‬ﭘﻨﺠﺮهاي ﻣﻮﺳﻮم ﺑﻪ ﭘﻨﺠﺮه ﺧﻄﺎﻫﺎ ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ در آن ﺧﻄﺎﻫﺎي ‪DRC‬‬

‫ﻧﻮﺷﺘﻪ ﺷﺪه اﺳﺖ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(16-6‬‬

‫ﺷﻜﻞ ‪ 16-6‬ﺧﻄﺎ ﻫﺎي ‪DRC‬‬

‫‪261‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺑﺎ ﻛﻠﻴﻚ ﺑﺮ روي اﻳﻦ ﺧﻄﺎﻫﺎ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 17-6‬ﻣﺤﻞ دﻗﻴﻖ ﺧﻄﺎ ﻧﺸﺎن داده ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﺷﻜﻞ ﻋﻠﺖ ﺧﻄﺎ‬

‫ﻧﺰدﻳﻚ ﺑﻮدن ﺑﻴﺶ از ﺣﺪ ﻣﺘﺎل ﻫﺎي ‪ 3‬ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺗﻜﻨﻮﻟﻮژي ‪ 0.18um‬اﻳﻦ ﻓﺎﺻﻠﻪ ﺑﺎﻳﺪ ﺣﺪاﻗﻞ‬

‫‪ 0.26um‬ﺑﺎﺷﺪ‪ .‬اﻳﻦ ﺧﻄﺎ از راﻳﺞﺗﺮﻳﻦ ﺧﻄﺎﻫﺎي ‪ DRC‬ﻣﻲﺑﺎﺷﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻮﭼﻜﺘﺮﻳﻦ ﺿﺨﺎﻣﺘﻲ ﻛﻪ در ﻫﺮ ﭘﺮوﺳﻪ‬

‫ﻣﻲﺗﻮان داﺷﺖ ﺑﺮاﺑﺮ ﺑﺎ اﻧﺪازه ﭘﺮوﺳﻪ اﺳﺖ ﺑﺮاي ﻣﺜﺎل در ﭘﺮوﺳﻪ ‪ 0.18um‬ﻛﻮﭼﻜﺘﺮﻳﻦ ﺿﺨﺎﻣﺖ ﺑﺮاﺑﺮ ﺑﺎ ‪0.18um‬‬

‫ﻣﻲﺑﺎﺷﺪ ﻛﻪ اﻟﺒﺘﻪ اﻳﻦ ﺿﺨﺎﻣﺖ را ﺗﻨﻬﺎ در ﻧﻮار ﭘﻠﻲ‪ 1‬ﻣﻲﺗﻮان داﺷﺖ و ﺿﺨﺎﻣﺖ ﺑﻘﻴﻪ ﻧﻮارﻫﺎ از اﻳﻦ اﻧﺪازه ﺑﻴﺸﺘﺮ‬

‫اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 17-6‬ﻧﻤﻮﻧﻪ اي از ﺧﻄﺎي ‪ DRC‬ﻧﺸﺎن داده ﺷﺪه در ‪Layout‬‬

‫اﻟﺒﺘﻪ در ﻗﺴﻤﺖ ﭘﺎﻳﻨﻲ ﭘﻨﺠﺮه ﺧﻄﺎ ﺗﻮﺿﻴﺢ ﻣﺨﺘﺼﺮي در ﻣﻮرد ﻋﻠﺖ ﺧﻄﺎ داده ﻣﻲﺷﻮد‪ .‬در ﺷﻜﻞ ‪ 18-6‬ﻋﻠﺖ ﺧﻄﺎي‬

‫ﻓﻮق ﻛﻪ ﻫﻤﺎن ﻧﺰدﻳﻜﻲ ﺑﻴﺶ از ﺣﺪ دو ﻣﺘﺎل‪ 3‬ﻣﻲﺑﺎﺷﺪ در ﻗﺴﻤﺖ ﭘﺎﻳﻴﻦ ﭘﻨﺠﺮه آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪262‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 18-6‬ﻧﻤﻮﻧﻪ اي از ﺧﻄﺎي ‪DRC‬‬

‫ﻧﻮﻋﻲ دﻳﮕﺮ از ﺧﻄﺎ ‪ ,‬ﺧﻄﺎي ﭼﮕﺎﻟﻲ‪ 84‬ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﺧﻄﺎ ﻫﻨﮕﺎﻣﻲ ﻇﺎﻫﺮ ﻣﻲﺷﻮد ﻛﻪ ﭼﮕﺎﻟﻲ ﻣﺘﺎﻟﻲ در واﺣﺪ ﺳﻄﺢ‬

‫‪ Layout‬از ﺣﺪ ﻣﺠﺎزي ﻛﻤﺘﺮ ﺑﺎﺷﺪ‪ .‬اﻳﻦ ﺣﺪ ﻣﺠﺎز ﺗﻮﺳﻂ ﺗﻜﻨﻮﻟﻮژي ﻣﺸﺨﺺ ﻣﻲﺷﻮد‪.‬‬

‫در ﺗﻜﻨﻮﻟﻮژي ‪ 0.18um‬اﻳﻦ ﺣﺪ ﻣﺠﺎز ‪ 30%‬ﻣﻲﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 19-6‬ﻫﺮ ﭼﻪ ‪ Layout‬ﺑﻪ ﺳﻤﺖ ﻣﺮﺑﻌﻲ‬

‫ﺷﻜﻞ ﺑﻮدن ﭘﻴﺶ ﺑﺮود اﺣﺘﻤﺎل اﻳﻦ ﺧﻄﺎ ﻛﻤﺘﺮ اﺳﺖ‪.‬‬

‫‪84‬‬
‫‪Density‬‬

‫‪263‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 19-6‬ﺧﻄﺎي ‪Density‬‬

‫رﻓﻊ اﻳﻦ ﺧﻄﺎ در ﭘﺎﻳﺎن ﻛﺎر و ﻫﻨﮕﺎﻣﻲ ﻛﻪ ﻃﺮح ‪ Layout‬ﺗﻤﺎﻣﻲ ﺑﻼكﻫﺎ در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﮔﺮﻓﺖ اﻧﺠﺎم ﻣﻲﺷﻮد‪.‬‬

‫ﺑﺮاي ﻣﻄﻠﻊ ﺷﺪن از اﻧﺪازه درﺻﺪ ﻫﺮ ﻣﺘﺎل ﻣﻲﺗﻮان ﺑﻪ ﻓﺎﻳﻞ ﻣﺮﺑﻮط ﺑﻪ آن ﻣﺘﺎل در ﻣﺤﻞ ﻧﺼﺐ ﺗﻜﻨﻮﻟﻮژي ﻣﺮاﺟﻌﻪ‬

‫ﻛﺮد‪ .‬ﺑﺮاي ﻣﺜﺎل ﺑﺮاي دﻳﺪن درﺻﺪ ﻣﺘﺎل‪ 2‬ﻣﻲﺗﻮان ﺑﻪ ﻓﺎﻳﻞ ‪ M2-DENSITY.log‬ﻣﺮاﺟﻌﻪ ﻛﺮد‪.‬‬

‫‪ 3-1-6‬ﺑﺮرﺳﻲ ‪LVS‬‬

‫ﺑﺮاي اﺟﺮاي ‪ LVS‬ﻋﻼوه ﺑﺮ ﻓﺎﻳﻞ ‪ gds‬ﺑﻪ ﻓﺎﻳﻞ دﻳﮕﺮي ﺑﻪ ﻧﺎم ‪ cdl‬ﻛﻪ از روي ﺷﻤﺎﺗﻴﻚ ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮد ﻧﻴﺎز دارﻳﻢ‪.‬‬

‫‪File > Export > cdl‬‬ ‫ﺑﺮاي ﺳﺎﺧﺖ اﻳﻦ ﻓﺎﻳﻞ ﻓﻠﻮي ﻣﻘﺎﺑﻞ را در ﭘﻨﺠﺮه ‪ CIW‬ﻃﻲ ﻣﻲﻛﻨﻴﻢ ‪:‬‬

‫ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 20-6‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎﺗﻲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ﺑﺮاي ﻣﺴﻴﺮ ذﺧﻴﺮه ﻓﺎﻳﻞ و‪ ...‬اﻧﺠﺎم‬

‫ﻣﻲدﻫﻴﻢ و ﺳﭙﺲ روي ‪ Ok‬ﻛﻠﻴﻚ ﻣﻲﻛﻨﻴﻢ ‪.vi‬‬

‫‪264‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 20-6‬ﭘﻨﺠﺮه ﺳﺎﺧﺖ ﻓﺎﻳﻞ ‪cdl‬‬

‫درﻣﻨﻮي ﺑﺎﻻﻳﻲ ﭘﻨﺠﺮه ‪ virtuoso‬ﮔﺰﻳﻨﻪ ‪ Calibre‬و ﺳﭙﺲ ‪ Run LVS‬را اﺟﺮا ﻣﻲﻛﻨﻴﻢ‪ .‬در ﺑﺨﺶ ‪ Rule‬آدرس‬

‫ﻣﺤﻞ ﻗﺮارﮔﻴﺮي ‪ 265hehelc.lvs‬را وارد ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 21-6‬‬

‫ﺷﻜﻞ ‪ 21-6‬ﺗﻨﻈﻴﻢ ‪Rules‬‬

‫ﺳﭙﺲ در ﻗﺴﻤﺖ وروديﻫﺎ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 22-6‬ﻣﺴﻴﺮ ﻗﺮارﮔﻴﺮي ﻓﺎﻳﻞﻫﺎي ‪ gds‬و ‪ cdl‬را وارد ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪265‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 22-6‬ﺗﻨﻈﻴﻢ ﻣﺴﻴﺮ ورودي ﻫﺎ‬

‫در ﭘﺎﻳﺎن ﻛﻠﻴﺪ ‪ Run LVS‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 23-6‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬وﺟﻮد آدﻣﻚ ﺳﺒﺰ رﻧﻚ‬

‫ﻧﺸﺎن دﻫﻨﺪه ﺑﻲ ﺧﻄﺎ ﺑﻮدن ﻃﺮح ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 23-6‬ﭘﻨﺠﺮه ﺧﻄﺎ ﻫﺎي ‪LVS‬‬

‫در زﻳﺮ ﻧﻤﻮﻧﻪاي از ﻳﻚ ﻓﺎﻳﻞ ﺧﺮوﺟﻲ ‪ LVS‬ﻣﻮﻓﻖ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪266‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

##################################################
## ##
## C A L I B R E S Y S T E M ##
## ##
## L V S R E P O R T ##
## ##
##################################################

REPORT FILE NAME: OPAMP.lvs.report

LAYOUT NAME: OPAMP.lay.net (‘OPAMP’)
SOURCE NAME: /home/chehelcheraghi/tsmc١٨rf/netlist/OPAMP.cdl
(‘OPAMP’)
RULE FILE: /home/chehelcheraghi/tsmc١٨rf/_calibre.lvs_
CREATION TIME: Wed mar ١٣ ١١:٠٦:٢٥ ٢٠١٠
CURRENT DIRECTORY: /home/chehelcheraghi/tsmc١٨rf
USER NAME: chehelcheraghi
CALIBRE VERSION: v٢٠٠٤.٤_٨.١٤ Tue Dec ١٤ ١٥:٣٥:١٧ PST ٢٠٠٤

OVERALL COMPARISON RESULTS

# ################### _ _
# # # * *
# # # CORRECT # |
# # # # \___/
# ###################

CELL SUMMARY

Result Layout Source

----------- ----------- --------------
CORRECT OPAMP OPAMP

LVS PARAMETERS

o LVS Setup:

// LVS COMPONENT TYPE PROPERTY

// LVS COMPONENT SUBTYPE PROPERTY
// LVS PIN NAME PROPERTY

267
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

LVS POWER NAME “VD٣٣” “AVDDB” “AVD٣٣” “DVDD”

“AVD٣٣B” “VDDG” “AVDDG” “AVD٣٣G” “AVDDBG” “VDD٥V”
“TAVDDPST” “TAVD٣٣PST” “VDWELL”
“AVDWELL” “AVDDR” “VDDSA” “TAVDD” “AVD٣٣R” “VD٣٣WELL”
“TAVD٣٣” “VDDPST” “AVD٣٣WELL” “VDD”
“AVDD”
LVS GROUND NAME “DVSS” “AVS٣٣R” “VSSG” “AVSSG”
“AVSSBG” “TAVSSPST” “AVSSR” “VS٣٣” “AVS٣٣” “TAVSS”
“AVS٣٣B” “VSSPST” “VSSUB” “AVSSUB”
“AVS٣٣G” “GND” “VS٣٣SUB” “AGND” “AVS٣٣SUB” “VSS”
“AVSS” “AVSSB”
LVS RECOGNIZE GATES ALL
LVS IGNORE PORTS NO
LVS CHECK PORT NAMES YES
LVS BUILTIN DEVICE PIN SWAP YES
LVS ALL CAPACITOR PINS SWAPPABLE YES
LVS DISCARD PINS BY DEVICE NO
LVS SOFT SUBSTRATE PINS NO
LVS INJECT LOGIC NO
LVS EXPAND UNBALANCED CELLS YES
LVS EXPAND SEED PROMOTIONS NO
LVS PRESERVE PARAMETERIZED CELLS NO
LVS GLOBALS ARE PORTS YES
LVS REVERSE WL NO
LVS SPICE PREFER PINS YES
LVS SPICE SLASH IS SPACE YES
LVS SPICE ALLOW FLOATING PINS YES
LVS SPICE ALLOW UNQUOTED STRINGS NO
LVS SPICE CONDITIONAL LDD NO
LVS SPICE CULL PRIMITIVE SUBCIRCUITS NO
LVS SPICE IMPLIED MOS AREA NO
// LVS SPICE MULTIPLIER NAME
LVS SPICE OVERRIDE GLOBALS NO
LVS SPICE REDEFINE PARAM NO
LVS SPICE REPLICATE DEVICES NO
LVS SPICE STRICT WL NO
// LVS SPICE OPTION
LVS STRICT SUBTYPES NO
LAYOUT CASE NO
SOURCE CASE NO
LVS COMPARE CASE NO
LVS DOWNCASE DEVICE NO
LVS REPORT MAXIMUM ٥٠
LVS PROPERTY RESOLUTION MAXIMUM ٣٢
// LVS SIGNATURE MAXIMUM
LVS FILTER UNUSED OPTION AB RC RE RG
// LVS REPORT OPTION
LVS REPORT UNITS YES
// LVS NON USER NAME PORT
// LVS NON USER NAME NET
// LVS NON USER NAME INSTANCE

// Reduction

LVS REDUCE SERIES MOS NO

268
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

LVS REDUCE PARALLEL MOS YES

LVS REDUCE SEMI SERIES MOS NO
LVS REDUCE SPLIT GATES YES
LVS REDUCE PARALLEL BIPOLAR YES
LVS REDUCE SERIES CAPACITORS YES
LVS REDUCE PARALLEL CAPACITORS YES
LVS REDUCE SERIES RESISTORS YES
LVS REDUCE PARALLEL RESISTORS YES
LVS REDUCE PARALLEL DIODES YES

LVS REDUCE rpodrpo_m PARALLEL [ TOLERANCE L ٠ ]

LVS REDUCE rpodrpo_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnodrpo_m PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnodrpo_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rpodw_m PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rpodw_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnodw_m PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnodw_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnwod_m PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnwod_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rpod_m PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rpod_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnod_m PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnod_m SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnpo١rpo_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnpo١rpo_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rppo١rpo_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rppo١rpo_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnpo١w_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnpo١w_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rppo١w_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rppo١w_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rppo١_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rppo١_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rnpo١_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rnpo١_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]
LVS REDUCE rppolyhri_dis PARALLEL [ TOLERANCE L ٠ ]
LVS REDUCE rppolyhri_dis SERIES PLUS MINUS [ TOLERANCE W ٠ ]

// Trace Property

TRACE PROPERTY mn(n٢) l l ٠

TRACE PROPERTY mn(n٢) w w ٠
TRACE PROPERTY mn(nb) l l ٠
TRACE PROPERTY mn(nb) w w ٠
TRACE PROPERTY mn(nd) l l ٠
TRACE PROPERTY mn(nd) w w ٠
TRACE PROPERTY mn(nl) l l ٠
TRACE PROPERTY mn(nl) w w ٠
TRACE PROPERTY mn(nn) l l ٠
TRACE PROPERTY mn(nn) w w ٠
TRACE PROPERTY mn(n) l l ٠
TRACE PROPERTY mn(n) w w ٠
TRACE PROPERTY mn(n١) l l ٠
TRACE PROPERTY mn(n١) w w ٠

269
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

TRACE PROPERTY mn(na) l l ٠

TRACE PROPERTY mn(na) w w ٠
TRACE PROPERTY mp(p) l l ٠
TRACE PROPERTY mp(p) w w ٠
TRACE PROPERTY mp(pa) l l ٠
TRACE PROPERTY mp(pa) w w ٠
TRACE PROPERTY mp(pd) l l ٠
TRACE PROPERTY mp(pd) w w ٠
TRACE PROPERTY q(p١) a a ٠
TRACE PROPERTY q(pv) a a ٠
TRACE PROPERTY q(nv) a a ٠
TRACE PROPERTY d(dn) a a ٠
TRACE PROPERTY d(dw) a a ٠
TRACE PROPERTY d(dp) a a ٠
TRACE PROPERTY d(d١) a a ٠
TRACE PROPERTY d(d٢) a a ٠
TRACE PROPERTY d(d٣) a a ٠
TRACE PROPERTY r(nr) r r ٠
TRACE PROPERTY r(m٣) r r ٠
TRACE PROPERTY r(ns) r r ٠
TRACE PROPERTY r(mt) r r ٠
TRACE PROPERTY r(m٤) r r ٠
TRACE PROPERTY r(pr) r r ٠
TRACE PROPERTY r(m٥) r r ٠
TRACE PROPERTY r(ps) r r ٠
TRACE PROPERTY r(wr) r r ٠
TRACE PROPERTY r(m١) r r ٠
TRACE PROPERTY r(lr) r r ٠
TRACE PROPERTY r(m٢) r r ٠
TRACE PROPERTY c(m٣) c c ٠
TRACE PROPERTY c(m٤) c c ٠
TRACE PROPERTY c(m٥) c c ٠
TRACE PROPERTY rnpo١rpo_dis w w ٠
TRACE PROPERTY rnpo١rpo_dis l l ٠
TRACE PROPERTY rppolyhri_rf w w ٠
TRACE PROPERTY rppolyhri_rf l l ٠
TRACE PROPERTY moscap_rf٣٣ g g ٠
TRACE PROPERTY moscap_rf٣٣ b b ٠
TRACE PROPERTY pmos_rf٣٣_nw lr lr ٠
TRACE PROPERTY pmos_rf٣٣_nw wr wr ٠
TRACE PROPERTY pmos_rf٣٣_nw nr nr ٠
TRACE PROPERTY rpod_m w w ٠
TRACE PROPERTY rpod_m l l ٠
TRACE PROPERTY rppo١rpo_dis w w ٠
TRACE PROPERTY rppo١rpo_dis l l ٠
TRACE PROPERTY rppolyhri_dis w w ٠
TRACE PROPERTY rppolyhri_dis l l ٠
TRACE PROPERTY rppoly_rf w w ٠
TRACE PROPERTY rppoly_rf l l ٠
TRACE PROPERTY rppolywo_rf w w ٠
TRACE PROPERTY rppolywo_rf l l ٠
TRACE PROPERTY mimcap_shield lt lt ٠
TRACE PROPERTY mimcap_shield wt wt ٠
TRACE PROPERTY mimcap_wos lt lt ٠
TRACE PROPERTY mimcap_wos wt wt ٠

270
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

TRACE PROPERTY nmoscap lr lr ٠

TRACE PROPERTY nmoscap wr wr ٠
TRACE PROPERTY nmoscap mr mr ٠
TRACE PROPERTY rnodw_m w w ٠
TRACE PROPERTY rnodw_m l l ٠
TRACE PROPERTY nmoscap_٣٣ lr lr ٠
TRACE PROPERTY nmoscap_٣٣ wr wr ٠
TRACE PROPERTY nmoscap_٣٣ mr mr ٠
TRACE PROPERTY lincap lr lr ٠
TRACE PROPERTY lincap wr wr ٠
TRACE PROPERTY lincap mr mr ٠
TRACE PROPERTY rpodw_m w w ٠
TRACE PROPERTY rpodw_m l l ٠
TRACE PROPERTY spiral_s٢_sym_ct lay lay ٠
TRACE PROPERTY spiral_s٢_sym_ct w w ٠
TRACE PROPERTY spiral_s٢_sym_ct s s ٠
TRACE PROPERTY spiral_s٢_sym_ct nr nr ٠
TRACE PROPERTY spiral_s٢_sym_ct rad rad ٠
TRACE PROPERTY spiral_s٣_sym_ct lay lay ٠
TRACE PROPERTY spiral_s٣_sym_ct w w ٠
TRACE PROPERTY spiral_s٣_sym_ct s s ٠
TRACE PROPERTY spiral_s٣_sym_ct nr nr ٠
TRACE PROPERTY spiral_s٣_sym_ct rad rad ٠
TRACE PROPERTY spiral_s٢_sym lay lay ٠
TRACE PROPERTY spiral_s٢_sym w w ٠
TRACE PROPERTY spiral_s٢_sym s s ٠
TRACE PROPERTY spiral_s٢_sym nr nr ٠
TRACE PROPERTY spiral_s٢_sym rad rad ٠
TRACE PROPERTY spiral_s٣_sym lay lay ٠
TRACE PROPERTY spiral_s٣_sym w w ٠
TRACE PROPERTY spiral_s٣_sym s s ٠
TRACE PROPERTY spiral_s٣_sym nr nr ٠
TRACE PROPERTY spiral_s٣_sym rad rad ٠
TRACE PROPERTY xjvar_w٤٠ nr nr ٠
TRACE PROPERTY xjvar_w٤٠ w w ٠
TRACE PROPERTY rnpo١w_dis w w ٠
TRACE PROPERTY rnpo١w_dis l l ٠
TRACE PROPERTY rppo١w_dis w w ٠
TRACE PROPERTY rppo١w_dis l l ٠
TRACE PROPERTY rnpo١_dis w w ٠
TRACE PROPERTY rnpo١_dis l l ٠
TRACE PROPERTY rnodrpo_m w w ٠
TRACE PROPERTY rnodrpo_m l l ٠
TRACE PROPERTY rppo١_dis w w ٠
TRACE PROPERTY rppo١_dis l l ٠
TRACE PROPERTY rpodrpo_m w w ٠
TRACE PROPERTY rpodrpo_m l l ٠
TRACE PROPERTY xjvar_nr٣٦ nr nr ٠
TRACE PROPERTY xjvar_nr٣٦ w w ٠
TRACE PROPERTY nmos_rf lr lr ٠
TRACE PROPERTY nmos_rf wr wr ٠
TRACE PROPERTY nmos_rf nr nr ٠
TRACE PROPERTY spiral_s٢_std lay lay ٠
TRACE PROPERTY spiral_s٢_std w w ٠
TRACE PROPERTY spiral_s٢_std s s ٠

271
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

TRACE PROPERTY spiral_s٢_std nr nr ٠

TRACE PROPERTY spiral_s٢_std rad rad ٠
TRACE PROPERTY spiral_s٣_std lay lay ٠
TRACE PROPERTY spiral_s٣_std w w ٠
TRACE PROPERTY spiral_s٣_std s s ٠
TRACE PROPERTY spiral_s٣_std nr nr ٠
TRACE PROPERTY spiral_s٣_std rad rad ٠
TRACE PROPERTY pmos_rf lr lr ٠
TRACE PROPERTY pmos_rf wr wr ٠
TRACE PROPERTY pmos_rf nr nr ٠
TRACE PROPERTY rnwod_m w w ٠
TRACE PROPERTY rnwod_m l l ٠
TRACE PROPERTY pmos_rf_nw lr lr ٠
TRACE PROPERTY pmos_rf_nw wr wr ٠
TRACE PROPERTY pmos_rf_nw nr nr ٠
TRACE PROPERTY nmos_rf٣٣ lr lr ٠
TRACE PROPERTY nmos_rf٣٣ wr wr ٠
TRACE PROPERTY nmos_rf٣٣ nr nr ٠
TRACE PROPERTY moscap_rf g g ٠
TRACE PROPERTY moscap_rf b b ٠
TRACE PROPERTY pmos_rf٣٣ lr lr ٠
TRACE PROPERTY pmos_rf٣٣ wr wr ٠
TRACE PROPERTY pmos_rf٣٣ nr nr ٠
TRACE PROPERTY rnod_m w w ٠
TRACE PROPERTY rnod_m l l ٠

CELL COMPARISON RESULTS ( TOP LEVEL )

# ################### _ _
# # # * *
# # # CORRECT # |
# # # # \___/
# ###################

LAYOUT CELL NAME: OPAMP

SOURCE CELL NAME: OPAMP

INITIAL NUMBERS OF OBJECTS

Layout Source Component Type

------ ------ --------------
Ports: ٦ ٦

Nets: ١٠ ١٠

Instances: ٣٦ ٦ * MN (٤ pins)
٣٢ ٤ * MP (٤ pins)

272
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Case Studies :‫ﻓﺼﻞ ﺷﺸﻢ‬

------ ------
Total Inst: ٦٨ ١٠

NUMBERS OF OBJECTS AFTER TRANSFORMATION

Layout Source Component Type

------ ------ --------------
Ports: ٦ ٦

Nets: ١٠ ١٠

Instances: ٦ ٦ MN (٤ pins)
٤ ٤ MP (٤ pins)
------ ------
Total Inst: ١٠ ١٠

* = Number of objects in layout different from number in source.

INFORMATION AND WARNINGS

Matched Matched Unmatched Unmatched Component

Layout Source Layout Source Type
------- ------- --------- --------- ---------
Ports: ٦ ٦ ٠ ٠

Nets: ١٠ ١٠ ٠ ٠

Instances: ٦ ٦ ٠ ٠ MN(N)
٤ ٤ ٠ ٠ MP(P)
------- ------- --------- ---------
Total Inst: ١٠ ١٠ ٠ ٠

o Statistics:

٦٨ layout mos transistors were reduced to ١٠.

٥٨ mos transistors were deleted by parallel reduction.

O Initial Correspondence Points:

Ports: VDD VSS VINM VINP IBIAS VOUT

SUMMARY

Total CPU Time: ٠ sec

Total Elapsed Time: ٠ sec

273
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪85‬‬
‫‪ 2-6‬ﻃﺮاﺣﻲ ﺑﺎ ﻛﻤﻚ اﺑﺰار ‪VXL‬‬

‫در ﻗﺴﻤﺖ ﻗﺒﻞ روش ﻛﻠﻲ ﻃﺮاﺣﻲ ‪ Layout‬ﺑﻪ ﺻﻮرت دﺳﺘﻲ و ﻣﺮﺣﻠﻪ ﺑﻪ ﻣﺮﺣﻠﻪ ﺷﺮح داده ﺷﺪ ﻛﻪ اﻛﺜﺮ ﻗﺮﻳﺐ ﺑﻪ‬

‫اﺗﻔﺎق ﻃﺮحﻫﺎي ‪ Layout‬ﺑﺎ اﻳﻦ روش رﺳﻢ ﻣﻲﺷﻮﻧﺪ‪ .‬روش دﻳﮕﺮي ﻛﻪ در اﻳﻦ ﺑﺨﺶ ﺑﻪ آن ﭘﺮداﺧﺘﻪ ﻣﻲﺷﻮد‬

‫ﻃﺮاﺣﻲ ﻧﺴﺒﺘﺎ ﺧﻮدﻛﺎر ‪ Layout‬ﻣﻲﺑﺎﺷﺪ ﻛﻪ داراي ﻣﺰاﻳﺎ و ﻣﻌﺎﻳﺐ ﺧﺎص ﺧﻮد ﻣﻲﺑﺎﺷﺪ ﻛﻪ در ﺿﻤﻦ ﻣﻌﺮﻓﻲ اﻳﻦ‬

‫روش ﺑﻪ ذﻛﺮ آﻧﻬﺎ ﻣﻲﭘﺮدازﻳﻢ‪ .‬اﻳﻦ روش ﺑﻪ ﻃﺮاح ﻛﻤﻚ ﻣﻲﻛﻨﺪ ﺗﺎ ﻋﻼوه ﺑﺮ ﻃﺮحﻫﺎي آﻧﺎﻟﻮگ و ‪Mixed-signal‬‬

‫‪Virtuoso-XL‬‬ ‫ﺑﺘﻮاﻧﺪ ﻃﺮحﻫﺎي دﻳﺠﻴﺘﺎﻟﻲ را ﻧﻴﺰ در ﺣﺪ ﺧﻮﺑﻲ ﭘﻮﺷﺶ دﻫﺪ‪ .‬اﻳﻦ روش ﺑﻪ ﻛﻤﻚ اﺑﺰاري ﺑﻪ ﻧﺎم‬

‫)‪ (VXL‬اﻧﺠﺎم ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﻗﺴﻤﺖ ﻃﺮﻳﻘﻪ رﺳﻢ ﻃﺮح ‪ Layout‬ﻳﻚ ﮔﻴﺖ ‪ NAND‬دو ورودي را ﺑﺎ ﻛﻤﻚ اﻳﻦ‬

‫اﺑﺰار ﺑﺮرﺳﻲ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫اﺑﺘﺪا ﺑﺎ ﻛﻤﻚ آﻧﭽﻪ در ﻗﺴﻤﺖﻫﺎي ﻗﺒﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻳﻚ ﮔﻴﺖ ‪ NAND‬را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪24-6‬‬

‫رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 24-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ‪NAND2x1‬‬

‫‪85‬‬
‫‪Virtuoso XL‬‬

‫‪274‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺳﭙﺲ ﭘﻨﺠﺮه ‪ Layout‬ﻣﺮﺑﻮط ﺑﻪ اﻳﻦ ﺷﻤﺎﺗﻴﻚ را ﻣﻲﺳﺎزﻳﻢ ) ‪ . (File > New > Cell‬ﭘﻨﺠﺮه ‪Virtuoso Layout‬‬

‫‪ Editing‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 25-6‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬در اﻳﻦ ﭘﻨﺠﺮه ﮔﺰﻳﻨﻪ ‪ Tools‬و ﺳﭙﺲ ‪ Layout XL‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺑﻪ ﺗﻐﻴﻴﺮ ﻋﻨﻮان اﻳﻦ ﭘﻨﺠﺮه از ‪Virtuoso Layout Editing‬ﺑﻪ‪ Virtuoso XL Layout Editing‬دﻗﺖ ﻛﻨﻴﺪ)ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪.( 26-6‬‬

‫ﺷﻜﻞ ‪ 25-6‬ﺑﺎز ﻛﺮدن ﭘﻨﺠﺮه ‪Layout XL‬‬

‫‪275‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 26-6‬ﭘﻨﺠﺮه ‪Layout XL‬‬

‫در اﻳﻦ ﭘﻨﺠﺮه ﮔﺰﻳﻨﻪ ‪ Design‬و ﺳﭙﺲ …‪ Gen From Source‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 27-6‬‬

‫ﺷﻜﻞ ‪ 27-6‬اﻧﺘﻘﺎل ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎ از ﺷﻤﺎﺗﻴﻚ ﺑﻪ ‪Virtuoso XL‬‬

‫‪276‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﭘﻨﺠﺮه ‪ Layout Generation Options‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 28-6‬ﺑﺎز ﻣﻲﺷﻮد‪ .‬ﻃﺮاح در اﻳﻦ ﭘﻨﺠﺮه ﺟﻨﺲ ﭘﻴﻦﻫﺎي‬

‫ورودي و ﺧﺮوﺟﻲ را در ﻗﺴﻤﺖ ‪ I/O pins‬ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ‪ .‬اﻟﺒﺘﻪ اﮔﺮ از ‪ Calibre‬ﺑﺮاي اﺟﺮاي ‪ LVS‬و ‪ DRC‬اﺳﺘﻔﺎده‬

‫ﺷﻮد ﺟﻨﺲ ﭘﻴﻦﻫﺎي ورودي و ﺧﺮوﺟﻲ را از ﺟﻨﺲ ﻣﺘﺎل ‪ dg‬در ﻧﻈﺮ ﻣﻲﮔﻴﺮﻳﻢ‪ .‬اﮔﺮ ﺟﻨﺲ ﻫﻤﻪ ﭘﻴﻦﻫﺎ از ﻳﻚ ﻣﺘﺎل‬

‫ﻧﺒﻮد ﻣﺜﻼ ﭘﻴﻦ ‪ A‬و ‪ B‬در اﻳﻦ ﻣﺜﺎل از ﺟﻨﺲ ﻣﺘﺎل ‪ 2‬ﺑﻮد ﻣﻲﺗﻮان اﻳﻦ دو ﭘﻴﻦ را در اﻳﻦ ﭘﻨﺠﺮه اﻧﺘﺨﺎب ﻛﺮد )ﺑﺎ‬

‫ﻛﻤﻚ ﻛﻠﻴﺪ ‪ ctrl‬ﻣﻲﺗﻮان ﭼﻨﺪ ﭘﻴﻦ را ﺑﻪ ﺻﻮرت ﻫﻤﺰﻣﺎن اﻧﺘﺨﺎب ﻛﺮد( و ﺳﭙﺲ در ﻗﺴﻤﺖ ‪ update‬ﺟﻨﺲ آﻧﻬﺎ را‬

‫ﻣﺘﺎل ‪ 2‬اﻧﺘﺨﺎب ﻛﺮد‪ .‬ﻻﻳﻪ ‪ PrBound‬در ﻗﺴﻤﺖ اﻧﺘﻬﺎﻳﻲ اﻳﻦ ﭘﻨﺠﺮه ﺣﺎﺷﻴﻪ ﺗﻘﺮﻳﺒﻲ ﻃﺮح ‪ Layout‬را ﺗﺨﻤﻴﻦ ﻣﻲ‪-‬‬

‫زﻧﺪ‪.‬‬

‫‪277‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 28-6‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻤﺎت ‪VXL‬‬

‫ﭘﺲ از ﺗﻨﻈﻴﻤﺎت اﻧﺠﺎم ﺷﺪه در ﭘﻨﺠﺮه ‪ Layout Generation Options‬ﮔﺰﻳﻨﻪ ‪ OK‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ‬

‫ﻣﺮﺣﻠﻪ ﻛﻠﻴﻪ ﻗﻄﻌﺎت ﻣﻮﺟﻮد در ﺷﻤﺎﺗﻴﻚ ﻃﺮح ﺑﻪ ﺻﻮرت ﻛﺎﻣﻞ و ﺑﺎ ﻫﻤﺎن اﺑﻌﺎد ﻣﻮﺟﻮد در ﻃﺮح ﺷﻤﺎﺗﻴﻚ وارد‬

‫ﭘﻨﺠﺮه ‪ Virtuoso XL Layout Editing‬ﻣﻲﺷﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 29-6‬ﻋﻼوه ﺑﺮ ﻗﻄﻌﺎت ﺣﺎﺷﻴﻪاي از ﺟﻨﺲ‬

‫‪ prBoundry‬ﻛﻪ اﻧﺪازه ﺗﻘﺮﻳﺒﻲ ﻛﻞ ﻃﺮح ‪ Layout‬را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ و ﻫﻤﭽﻨﻴﻦ ﭘﻴﻦﻫﺎي ورودي و ﺧﺮوﺟﻲ ﻧﻴﺰ‬

‫آورده ﺷﺪهاﻧﺪ‪.‬‬

‫‪278‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 29-6‬ﻗﻄﻌﺎت و ﭘﻴﻦ ﻫﺎي اﻧﺘﻘﺎل ﻳﺎﻓﺘﻪ ﺑﻪ داﺧﻞ ‪VXL‬‬

‫در اﻳﻦ ﻃﺮح ﺑﺎ ﺟﺎﺑﻪﺟﺎ ﻛﺮدن ﻫﺮ ﻳﻚ از ﻗﻄﻌﺎت ﻛﻠﻴﻪ اﺗﺼﺎﻻت ﻣﺮﺑﻮط ﺑﻪ آن ﻗﻄﻌﻪ ﻧﻴﺰ ﻧﺸﺎن داده ﺷﺪه و ﻫﻤﺮاه آن‬

‫ﺟﺎﺑﻪﺟﺎ ﺧﻮاﻫﻨﺪ ﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 30-6‬‬

‫ﺷﻜﻞ ‪ 30-6‬ﻧﻤﺎﻳﺶ اﺗﺼﺎﻻت ﻣﻤﻜﻨﻪ ﺑﺎ ﺟﺎﺑﻪﺟﺎ ﻛﺮدت ﻗﻄﻌﺎت و ﭘﻴﻦﻫﺎ‬

‫‪279‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫اﻳﻦ اﺑﺰار اﻳﻦ اﻣﻜﺎن را ﺑﻪ ﻃﺮاﺣﺎن ﻣﻲدﻫﺪ ﻛﻪ ﺑﺘﻮاﻧﻨﺪ ﻗﻄﻌﺎﺗﻲ ﻛﻪ ﺳﻮرس و درﻳﻨﺸﺎن ﺑﻲواﺳﻄﻪ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ‬

‫ﻫﺴﺘﻨﺪ را ﺑﺪون ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖﻫﺎي اﺿﺎﻓﻲ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﻨﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل در ﻃﺮح ‪ NAND‬دو ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪ NMOS‬ﺑﻪﮔﻮﻧﻪاي ﻗﺮار داده ﺷﺪه اﻧﺪ ﻛﻪ ﺳﻮرس ﻳﻜﻲ ﺑﻪ درﻳﻦ دﻳﮕﺮي ﻣﺘﺼﻞ ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ اﺑﺰار ﻗﺎدر اﺳﺖ از ﻗﺮار‬

‫دادن ﻛﺎﻧﺘﻜﺖ اﺿﺎﻓﻪ ﺑﻴﻦ ﺳﻮرس و درﻳﻦ اﺟﺘﻨﺎب ﻛﻨﺪ و اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 31-6‬ﺑﺎ ﻳﻜﺪﻳﮕﺮ ادﻏﺎم‬

‫ﻛﻨﺪ‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﺑﻪ ﺻﻮرت ﺧﻮدﻛﺎر و ﺑﺎ ﻧﺰدﻳﻚ ﻛﺮدن دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻣﻮرد ﻧﻈﺮ ﺑﻪ ﻳﻜﺪﻳﮕﺮ اﺗﻔﺎق ﺧﻮاﻫﺪ اﻓﺘﺎد‪.‬‬

‫ﺷﻜﻞ ‪ 31-6‬روي ﻫﻢ ﻗﺮار دادن )‪ stack‬ﻛﺮدن( دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪NMOS‬‬

‫در ﻣﻮرد ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﭼﻮن دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ ﺻﻮرت ﻣﻮازي ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ اﻳﻦ ﻓﺮاﻳﻨﺪ اﻣﻜﺎن‬

‫ﭘﺬﻳﺮ ﻧﻴﺴﺖ‪ .‬ﺑﺎ آﻳﻨﻪ ﻛﺮدن ﻳﻜﻲ از ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﻣﻲﺗﻮان درﻳﻦ اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﺮ روي ﻳﻜﺪﻳﮕﺮ ﻣﻨﻄﺒﻖ ﻛﺮد‬

‫)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 32-6‬‬

‫‪280‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 32-6‬ﻣﻮازي ﻛﺮدن دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪PMOS‬‬

‫ﺣﺎل ﻣﻲﺗﻮان اﻳﻦ دو ﻗﺴﻤﺖ را ﺑﻪ داﺧﻞ ﺣﺎﺷﻴﻪ ‪ prBoundry‬ﻣﻨﺘﻘﻞ ﻛﺮد‪ .‬ﺑﺮاي ﺑﺮ ﻗﺮاري ﺳﺎﻳﺮ اﺗﺼﺎﻻت ﻛﺎﻓﻲ اﺳﺖ‬

‫ﮔﺰﻳﻨﻪ ‪ Path‬را اﻧﺘﺨﺎب ﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ P‬را ﻓﺸﺎر دﻫﻴﻢ و ﺳﭙﺲ ﺑﺮ روي ﻳﻜﻲ از ﮔﺮهﻫﺎ ﻛﻠﻴﻚ ﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﻣﺮﺣﻠﻪ‬

‫ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 33-6‬ﺑﺎز ﺧﻮاﻫﺪ ﺷﺪ ﻛﻪ در آن اﺳﻢ و ﺟﻨﺲ ﻧﻮارﻫﺎي ﻗﺎﺑﻞ اﺗﺼﺎل ﺑﻪ آن ﮔﺮه ﻣﺸﺨﺺ ﺷﺪه‬

‫اﻧﺪ‪ .‬ﻧﻮار و ﺟﻨﺲ آن را در اﻳﻦ ﭘﻨﺠﺮه اﻧﺘﺨﺎب ﻛﺮده و ‪ OK‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 33-6‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻛﻨﻨﺪه ﮔﺮه دوم ﻳﻚ اﺗﺼﺎل و ﺟﻨﺲ آن‬

‫‪281‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺳﭙﺲ ﭘﻴﻦﻫﺎ را ﺑﺮ روي ﻣﺤﻞﻫﺎي اﺗﺼﺎل ﻣﺸﺨﺺ ﺷﺪه ﻗﺮار ﻣﻲدﻫﻴﻢ و ﺑﺎ ﻛﻤﻚ ﮔﺰﻳﻨﻪ ‪ Lable‬اﺳﻢ ﭘﻴﻦﻫﺎ را از‬

‫ﺟﻨﺲ ‪ pn‬ﺑﺮ روي ﭘﻴﻦﻫﺎي ﻣﺮﺑﻮﻃﻪ ﻗﺮار ﻣﻲدﻫﻴﻢ‪ .‬ﻃﺮح ﻧﻬﺎﻳﻲ ‪ Layout‬ﺑﻪ ﺻﻮرت ﺷﻜﻞ ‪ 34-6‬ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 34-6‬ﻃﺮح ﻛﺎﻣﻞ ‪ Layout‬ﻣﺮﺑﻮط ﺑﻪ ‪NAND2x1‬‬

‫ﻣﻄﺎﺑﻖ آﻧﭽﻪ ﺑﺮاي ﻃﺮح ‪ Inverter‬ﮔﻔﺘﻪ ﺷﺪ ﺑﺮ روي اﻳﻦ ﻃﺮح ﻧﻴﺰ ‪ LVS‬و ‪ DRC‬را ﺑﻪ ﺻﻮرت ﻣﺸﺎﺑﻪ ﭼﻚ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪282‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪ 3-6‬ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ )‪(op amp‬‬

‫در اﻳﻦ ﺑﺨﺶ ﺑﻪ ﺑﺮرﺳﻲ اﺻﻮل و ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ و ﻫﻤﭽﻨﻴﻦ اﺻﻼح ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ ﻣﻲﭘﺮدازﻳﻢ‪ .‬ﺗﻘﻮﻳﺖ‬

‫ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ ﻳﻜﻲ از ﻣﻬﻤﺘﺮﻳﻦ ﺑﻼكﻫﺎ در ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ ﻣﻲﺑﺎﺷﺪ‪ .‬در اﻳﻦ ﺑﺨﺶ ﺗﻨﻬﺎ ﺑﻪ ﺑﻴﺎن اﺻﻮل‬

‫ﻃﺮاﺣﻲ ‪ Layout‬ﭘﺮداﺧﺘﻪ ﻣﻲﺷﻮد و اﺻﻮل ﻃﺮاﺣﻲ ﻣﺪار ﻣﺪ ﻧﻈﺮ ﻧﻤﻲﺑﺎﺷﺪ‪.‬‬

‫ﻣﻄﺎﺑﻖ ﻃﺮاﺣﻲ ‪ Layout‬در ﻳﻚ ‪ Inverter‬ﺑﺮاي ﻃﺮاﺣﻲ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ ﻧﻴﺰ ﻳﻚ ﻛﺘﺎﺑﺨﺎﻧﻪ در ﻧﻈﺮ ﻣﻲﮔﻴﺮﻳﻢ‬

‫و ﭘﺲ از آن ‪ Layout Virtuoso‬را ﺗﺸﻜﻴﻞ ﻣﻲدﻫﻴﻢ‪ .‬ﺣﺎل ﻓﺮض ﻛﻨﻴﺪ ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 35-6‬در‬

‫اﺧﺘﻴﺎر داﺷﺘﻪ ﺑﺎﺷﻴﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ در اﻳﻦ ﻃﺮح اﻧﺪازه ‪ L‬ﺑﺴﻴﺎر ﺑﺰرﮔﺘﺮ از اﻧﺪازه ﻣﻴﻨﻴﻤﻮم در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﺷﺪه اﺳﺖ‬

‫ﺗﺎ ﮔﻴﻦ را اﻓﺰاﻳﺶ داده و ‪ Matching‬ﺑﻴﻦ آﻧﻬﺎ را ﺑﻴﺸﺘﺮ ﻛﻨﺪ‪.‬‬

‫‪vi i‬‬
‫ﺷﻜﻞ ‪ 35-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه‬

‫‪283‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﭘﺲ از آﻧﻜﻪ ﻃﺮح ﻧﻬﺎﻳﻲ ﺛﺎﺑﺖ ﺷﺪ ﻃﺮاﺣﻲ ‪ Layout‬آﻏﺎز ﻣﻲﺷﻮد‪ .‬ﻗﺒﻞ از آﻏﺎز ﻃﺮاﺣﻲ ﺑﺎﻳﺪ ﺑﻪ ﻳﻚ ﻧﻜﺘﻪ ﺗﻮﺟﻪ ﺷﻮد‬

‫و آن اﻳﻨﻜﻪ ﺗﻤﺎﻣﻲ ﻗﻄﻌﺎﺗﻲ ﻛﻪ ﺑﺎﻳﺪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺑﺎﺷﻨﺪ ﺑﻪ ﺻﻮرت دﻗﻴﻘﻲ ﻣﺸﺨﺺ ﺷﻮد‪ .‬اﻳﻦ ﻛﺎر ﺗﻮﺳﻂ ﻃﺮاح‬

‫ﻣﺪار اﻧﺠﺎم ﻣﻲﺷﻮد ﺑﻪ اﻳﻦ ﺻﻮرت ﻛﻪ ﻃﺮاح ﺑﺎ ﻛﻤﻚ اﺷﻜﺎﻟﻲ ﻣﺜﻞ ﺑﻴﻀﻲ ﻛﻪ در ﻣﻨﻮي ﻛﻨﺎري ﺻﻔﺤﻪ ﻃﺮاﺣﻲ وﺟﻮد‬

‫دارد ﻗﻄﻌﺎﺗﻲ را ﻛﻪ ﺑﺎﻳﺪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺷﻮﻧﺪ را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 35-6‬‬

‫اﺗﺼﺎﻻت ﺳﻮرسﻫﺎ ﺑﻪ ﻳﻜﺪﻳﮕﺮ و درﻳﻦﻫﺎ ﺑﻪ ﻳﻜﺪﻳﮕﺮ را ﻣﻲﺗﻮان ﺑﻪ ﺻﻮرت اﺗﻮﻣﺎﺗﻴﻚ ﻧﻴﺰ اﻧﺠﺎم داد وﻟﻲ در ﺣﺎﻟﺖ‬

‫اﺗﻮﻣﺎﺗﻴﻚ ﻧﻮاري ﻛﻪ ﺳﻮرسﻫﺎ ﻳﺎ درﻳﻦﻫﺎ را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻣﻲﻛﻨﺪ داراي ﺿﺨﺎﻣﺖ ﻣﻴﻨﻴﻤﻮم اﺳﺖ و اﻳﻦ ﺿﺨﺎﻣﺖ‬

‫در اﻏﻠﺐ ﻣﻮارد ﻣﻮرد ﻗﺒﻮل ﻧﻴﺴﺖ ﻟﺬا ﺗﻮﺻﻴﻪ ﻣﻲﺷﻮد ﺑﻪ ﺻﻮرت دﺳﺘﻲ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﻮﻧﺪ‪.‬‬

‫در اﻳﻦ ﻣﺜﺎل ﻫﺮ ﻳﻚ از ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ N2,‬و ‪ N3‬داراي ‪ 2‬ﻓﻴﻨﮕﺮ ﻣﻲﺑﺎﺷﻨﺪ ﻛﻪ از ﻫﻢ ﺟﺪا ﺷﺪه و ﺗﺒﺪﻳﻞ ﺑﻪ ‪2‬‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻳﻚ ﻓﻴﻨﮕﺮه ﺷﺪهاﻧﺪ‪ .‬ﺑﻪ ﻋﻨﻮان ﻣﺜﺎﻟﻲ دﻳﮕﺮ ﻓﺮض ﻛﻨﻴﺪ ﻛﻪ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺎ ﺗﻌﺪاد ﻓﻴﻨﮕﺮ ‪ 32‬ﺑﺎﻳﺪ ﺑﺎ‬

‫ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺷﻮﻧﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﻣﻲﺗﻮان ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﻪ ﺻﻮرت ‪ 8‬ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ 4‬ﻓﻴﻨﮕﺮه ﺗﺒﺪﻳﻞ ﻛﺮد‪ .‬در‬

‫ﻣﺮﺣﻠﻪ ﺑﻌﺪ اﻳﻦ ‪ 8‬ﺗﺮاﻧﺰﻳﺴﺘﻮر را ﺑﺎ ‪ 8‬ﺗﺮاﻧﺰﻳﺴﺘﻮر دﻳﮕﺮ ﺑﻪ ﺻﻮرت اﻟﮕﻮي زﻳﺮ در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار داده و آراﻳﻪ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮري ﺑﺎ ‪ matching‬ﺑﺎﻻدر اﺧﺘﻴﺎر داﺷﺖ‪.‬‬

‫‪ABABABABBABABABA‬‬

‫‪ABABABABBABABABA‬‬

‫در ﻣﺜﺎل ﺑﺎﻻ ﻋﺪد ‪ 8‬ﻧﺸﺎن دﻫﻨﺪه ‪ (multiplier)m‬و ﻋﺪد ‪ 4‬ﻧﺸﺎن دﻫﻨﺪه ‪ (finger)f‬ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﭘﺎراﻣﺘﺮﻫﺎ ﻫﻢ‬

‫ﺷﻤﺎﺗﻴﻚ و ﻫﻢ در ‪ Layout‬ﻗﺎﺑﻞ ﺗﻨﻈﻴﻢ ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﻟﺒﺘﻪ ﺗﻨﻈﻴﻢ اﻳﻦ اﻋﺪاد ﺧﺎرج از ﺣﻴﻄﻪ ﻛﺎري ﻃﺮاح ‪Layout‬‬

‫اﺳﺖ و ﻃﺮاح ﻣﺪار ﺧﻮد ﺑﺎﻳﺪ اﻳﻦ اﺻﻮل را رﻋﺎﻳﺖ ﻛﻨﺪ‪ .‬اﻟﺒﺘﻪ ﮔﺎﻫﻲ اوﻗﺎت ﻃﺮاح ﻣﺪار ﺳﻬﻮا در ﺗﻌﺪاد اﻳﻦ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺧﻄﺎ ﻣﻲﻛﻨﺪ ﺑﺮاي ﻣﺜﺎل ﺑﺮﺧﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﺎ ﻓﻴﻨﮕﺮ ﻓﺮد ﻗﺎﺑﻞ ‪ Matching‬ﻧﻴﺴﺘﻨﺪ‪ .‬در اﻳﻦ ﻣﻮارد‬

‫ﻃﺮاح ‪ Layout‬ﺑﺎﻳﺪ ﻃﺮاح ﻣﺪار را ﻧﺴﺒﺖ ﺑﻪ اﻳﻦ ﺧﻄﺎ آﮔﺎه ﻛﻨﺪ‪.‬‬

‫‪284‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ از ﻃﺮح ﻣﺪار ﭘﻴﺪاﺳﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪M3‬و ‪ M0‬آﻳﻨﻪ ﺟﺮﻳﺎن ‪ PMOS‬ﻣﻲﺑﺎﺷﻨﺪ و ﺑﺎﻳﺪ ﺑﺎ ﻳﻜﺪﻳﮕﺮ‬

‫‪ Match‬ﺷﻮﻧﺪ‪ .‬در ﺷﻜﻞ ‪ 36-6‬اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﺮ اﺳﺎس ﻣﺪل ‪ ABBA‬ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺷﺪهاﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 36-6‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M3‬و ‪ M0‬ﺑﺎ ﻳﻜﺪﻳﮕﺮ ‪ Match‬ﺷﺪه اﻧﺪ‬

‫در ﺷﻜﻞ ‪ 37-6‬ﺑﻪ ﺻﻮرت دﻗﻴﻖﺗﺮي ﻣﺤﻞ ﻗﺮارﮔﻴﺮي ﺗﻤﺎﻣﻲ اﺟﺰا در اﻳﻦ آراﻳﻪ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 37-6‬ﻣﺤﻞ دﻗﻴﻖ ﻗﺮارﮔﻴﺮي اﺟﺰاي آراﻳﻪ ﺷﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M0‬و ‪M3‬‬

‫‪285‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﻫﻤﻴﻦ ﺣﺎﻟﺖ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي آﻳﻨﻪ ﺟﺮﻳﺎﻧﻲ ‪ M1‬و‪ M2‬ﻧﻴﺰ ﺑﺮﻗﺮار اﺳﺖ‪ .‬از آﻧﺠﺎ ﻛﻪ ﻫﺮ دو اﻳﻦ آراﻳﻪﻫﺎ از ﺟﻨﺲ‬

‫‪ PMOS‬ﻣﻲﺑﺎﺷﻨﺪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 38-6‬آﻧﻬﺎ را در ﻳﻚ ردﻳﻒ و در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﻣﻲدﻫﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 38-6‬آراﻳﻪ ﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮري از ﻳﻚ ﺟﻨﺲ را در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﻣﻲ دﻫﻴﻢ‬

‫در اﻳﻦ ﻣﺮﺣﻠﻪ ﻧﻮﺑﺖ زوج ﺗﻔﺎﺿﻠﻲ ﻣﻲرﺳﺪ‪ .‬زوج ﺗﻔﺎﺿﻠﻲ ‪ M4‬و‪ M5‬ﻧﻴﺰ ﻣﺸﺎﺑﻪ آﻳﻨﻪ ﺟﺮﻳﺎنﻫﺎ داراي ‪ Matching‬ﺑﺎ‬

‫ﺳﺎﺧﺘﺎر ‪ ABBA‬ﻣﻲﺑﺎﺷﻨﺪ ﻛﻪ در ﺷﻜﻞ ‪ 39-6‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﭼﻮن ﮔﻴﺖﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي‬

‫‪ M٤‬و ‪ M5‬ﺑﻪ دو ﮔﺮه ﻣﺨﺘﻠﻒ ﻣﺘﺼﻞ ﺷﺪه اﺳﺖ ﺑﺮاي ﺟﻠﻮﮔﻴﺮي از ﺧﻄﺎ ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ M5‬در ﺑﺎﻻ و ﮔﻴﺖ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ M4‬در ﭘﺎﻳﻴﻦ ﻗﺮار داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪286‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 39-6‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻔﺎﺿﻠﻲ در ﻃﺮح ‪op-amp‬‬

‫ﺣﺎل ﻧﻮﺑﺖ آﻳﻨﻪ ﺟﺮﻳﺎنﻫﺎي ‪ NMOS‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻳﻜﻲ از اﻳﻦ آﻳﻨﻪ ﺟﺮﻳﺎنﻫﺎ ﺷﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M6‬و ‪ M7‬ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ‪ .‬اﻳﻦ آراﻳﻪ را ﻧﻴﺰ ﺑﻪ ﺻﻮرت ‪ ABBA‬ﺗﺸﻜﻴﻞ ﻣﻲدﻫﻴﻢ) ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(40-6‬‬

‫ﺷﻜﻞ ‪ 40-6‬آﻳﻨﻪ ﺟﺮﻳﺎن ‪ NMOS‬ﺷﺎﻣﻞ ‪ M6‬و ‪M7‬‬

‫‪287‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺑﺮاي رﺳﻢ آﻳﻨﻪ ﺟﺮﻳﺎن ﺷﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M8‬و ‪ M9‬ﺑﺎﻳﺪ ﺑﻪ ﺗﻘﺎرن ﺑﻼك ﻧﻴﺰ ﻋﻼوه ﺑﺮ ‪ Matching‬ﺗﻮﺟﻪ ﺷﻮد‪.‬‬

‫از آﻧﺠﺎ ﻛﻪ در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M8‬و ‪ M9‬ﺗﻌﺪاد ‪ m=4‬ﻣﻲﺑﺎﺷﺪ اﻳﻦ ﺑﺎر از آراﻳﻪ ‪ ABABBABA‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد و‬

‫ﺑﺮاي ﺣﻔﻆ ﺗﻘﺎرن در ﻣﻴﺎن اﻳﻦ آراﻳﻪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 41-6‬آراﻳﻪ ﺷﺎﻣﻞ ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ M6‬و ‪ M7‬را ﻗﺮار ﻣﻲدﻫﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 41-6‬ﺗﺪاﺧﻞ دو آراﻳﻪ‬

‫ﺣﺎل اﻳﻦ ﺳﻪ ﺑﻼك را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 42-6‬ﺑﺮ روي ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﻣﻲدﻫﻴﻢ ﻛﻪ ﺑﻪ اﻳﻦ ﻃﺮح ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﮔﻔﺘﻪ ﻣﻲ‪-‬‬

‫ﺷﻮد‪ .‬اﻳﻦ ﻃﺮح ﻛﻤﻚ ﻣﻲﻛﻨﺪ ﻗﺒﻞ از اﺗﻤﺎم اﺗﺼﺎﻻت ﻃﺮاح ﺑﺎ ﺷﻤﺎي ﻛﻠﻲ ﻃﺮح ‪ Layout‬آﺷﻨﺎ ﺷﻮد و آن را در‬

‫اﺧﺘﻴﺎر ﻃﺮاﺣﺎن ﻣﺪار ﻗﺮار دﻫﺪ ﺗﺎ آﻧﻬﺎ ﻧﻴﺰ در ﺻﻮرت ﻧﻴﺎز ﺗﻐﻴﻴﺮاﺗﻲ در ﻃﺮح ﺧﻮد اﻋﻤﺎل ﻛﻨﻨﺪ‪.‬‬

‫‪288‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 42-6‬ﺳﻪ ﺑﻼك ﺷﺎﻣﻞ آﻳﻨﻪ ﺟﺮﻳﺎن ‪ PMOS‬و آﻳﻨﻪ ﺟﺮﻳﺎن ‪ NOMS‬و زوج ﺗﻔﺎﺿﻠﻲ‬

‫ﭘﺲ از ﺗﺎﻳﻴﺪ ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﻧﻮﺑﺖ ﺑﻪ ﻣﺮﺣﻠﻪ ﻧﻬﺎﻳﻲ رﺳﻢ ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺷﻜﻞ ‪ 43-6‬اﻳﻦ ﻗﺴﻤﺖ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﻧﻮارﻫﺎي اﺗﺼﺎل ﺑﻪ ﻛﻤﻚ ﻣﺘﺎل ‪ 2‬رﺳﻢ ﺷﺪهاﻧﺪ و در ﻧﺘﻴﺠﻪ ﻣﻲﺗﻮاﻧﻨﺪ از روي ﻣﺘﺎل ‪ 1‬و ﻣﺘﺎل ‪ 3‬ﻋﺒﻮر ﻛﻨﻨﺪ‪.‬‬

‫‪vi i i‬‬
‫ﺷﻜﻞ ‪ 43-6‬ﻃﺮح ‪ Layout‬ﻧﻬﺎﻳﻲ ﺑﺮاي ‪op-amp‬‬

‫‪289‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﭼﻨﺪ ﻧﻜﺘﻪ ﻣﻬﻢ در ﻣﻮرد ﻧﺤﻮه ﻗﺮار دادن ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ)‪:(Merging‬‬

‫‪ ‬ﻻﻳﻪ ‪) PIMP‬ﻛﻪ در اﻳﻦ ﭘﺮوﺳﻪ ﺑﻪ رﻧﮓ ﺳﺮخ آﺑﻲ اﺳﺖ( در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬را ﻣﻲﺗﻮان روي‬

‫ﻳﻜﺪﻳﮕﺮ ﻣﻨﻄﺒﻖ ﻛﺮد ﻣﺸﺮوط ﺑﺮ آﻧﻜﻪ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ اﻳﻦ دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ﺑﻪ ﻳﻚ ﭘﺘﺎﻧﺴﻴﻞ ﻣﺘﺼﻞ ﺷﺪه ﺑﺎﺷﺪ‬

‫)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 44-6‬‬

‫ﺷﻜﻞ ‪ 44-6‬ﻧﺤﻮه ﻗﺮار دادن دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ‬

‫‪ ‬ﻻﻳﻪ ‪) NIMP‬ﻛﻪ در اﻳﻦ ﺗﻜﻨﻮﻟﻮژي ﺳﻔﻴﺪ رﻧﮓ اﺳﺖ( دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬را ﻣﻲﺗﻮان روي ﻳﻜﺪﻳﮕﺮ‬

‫ﻣﻨﻄﺒﻖ ﻛﺮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(45-6‬‬

‫‪290‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 45-6‬ﻧﺤﻮه ﻗﺮارﮔﻴﺮي دو ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬در ﻛﻨﺎر ﻳﻜﺪﻳﮕﺮ‬

‫‪ ‬در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﺑﺮاي ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪﻫﺎ ﺑﺎﻳﺪ دﻗﺖ ﺷﻮد ﻛﻪ ﻓﺎﺻﻠﻪ ‪ 0.08um‬ﺑﻴﻦ ﻻﻳﻪ‬

‫‪ PIMP‬و ‪ PIMN‬وﺟﻮد داﺷﺘﻪ ﺑﺎﺷﺪ‪).‬در ﺗﻜﻨﻮﻟﻮژي ‪)(0.18‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(46-6‬‬

‫ﺷﻜﻞ ‪ 46-6‬ﻧﺤﻮه ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در ﻛﻨﺎر ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪291‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺑﺎ رﻋﺎﻳﺖ ﻧﻜﺎت ذﻛﺮ ﺷﺪه ﻃﺮاح ‪ Layout‬ﻗﺎدر ﺧﻮاﻫﺪ ﺑﻮد ﻃﺮﺣﻲ ﻛﺎﻣﻼ ﻓﺸﺮده و در ﺣﺪاﻗﻞ ﻓﻀﺎي ﻣﻤﻜﻦ داﺷﺘﻪ‬

‫ﺑﺎﺷﺪ‪.‬‬

‫ﭘﺲ از آﻧﻜﻪ ﻃﺮح ﻛﺎﻣﻞ ﺷﺪ ﺑﺎﻳﺪ ﻫﺮ دو ﻃﺮح را ‪ extract‬ﻛﺮد و ﺑﺎ اﺟﺮا ﻛﺮدن ‪ LVS‬و ‪ DRC‬از ﺻﺤﺖ ﻃﺮح‬

‫اﻃﻤﻴﻨﺎن ﺣﺎﺻﻞ ﻛﺮد‪ .‬ﭘﺲ از آﻧﻜﻪ ﺧﻄﺎﻫﺎي اﺣﺘﻤﺎﻟﻲ رﻓﻊ ﺷﺪ ﻧﻮﺑﺖ ﺑﻪ ‪ post Layout simulation‬ﻣﻲرﺳﺪ‪.‬‬

‫اﺟﺮاي ‪ LVS‬و ‪ DRC‬ﺑﺮاي ‪ Op-Amp‬ﻛﺎﻣﻼ ﻣﺸﺎﺑﻪ ‪ Inverter‬ﻣﻲﺑﺎﺷﺪ و از ذﻛﺮ آن ﭘﺮﻫﻴﺰ ﻣﻲﻛﻨﻴﻢ‪ .‬در اداﻣﻪ ﺑﻪ‬

‫ﺑﺮرﺳﻲ ﻓﺮاﻳﻨﺪ ‪ Post-Layout-Simulation‬ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫ﺑﺮرﺳﻲ ﻋﻤﻠﻜﺮد دﻗﻴﻖ ﻳﻚ ﻃﺮح ﺑﺎ اﺟﺮاي ‪ Post-Layout-Simulation‬روي ﻓﺎﻳﻞﻫﺎي ‪ extract‬ﻣﺪار اﻣﻜﺎن ﭘﺬﻳﺮ‬

‫اﺳﺖ‪ .‬ﺑﺮاي اﻳﻦ ﻣﺮﺣﻠﻪ ﺑﺎﻳﺪ ﻃﺮح ‪ Layout‬آﻣﺎده و ‪ LVS‬و ‪ DRC‬آن ﻗﺒﻮل ﺷﺪه ﺑﺎﺷﻨﺪ‪ .‬ﺑﺎ ﻛﻤﻚ اﻳﻦ اﺑﺰار ﻃﺮاح‬

‫ﻗﺎدر ﺧﻮاﻫﺪ ﺑﻮد ﺑﺎ ﺗﻘﺮﻳﺐ ﺧﻮﺑﻲ ﺳﺮﻋﺖ ﻣﺪار و ﻣﻴﺰان ﺗﺎﺛﻴﺮ ﭘﺎرازﻳﺘﻴﻚ ﻫﺎ ﺑﺮ ﻋﻤﻠﻜﺮد ﻣﺪار و ﻳﺎ ﺧﻄﺎ‪ 86‬ﻫﺎي اﺣﺘﻤﺎﻟﻲ‬

‫ﻛﻪ در اﺛﺮ ‪ Mismatch‬در ﻧﺮخ ﺗﺎﺧﻴﺮ ﺳﻴﮕﻨﺎلﻫﺎ ﺑﻮﺟﻮد ﻣﻲ آﻳﺪ را ﺗﺨﻤﻴﻦ ﺑﺰﻧﺪ‪ .‬واﺿﺢ اﺳﺖ ﻛﻪ اﻳﻦ اﺑﺰار ﺑﺮاي‬

‫ﻃﺮحﻫﺎي ﺣﺴﺎس ﺑﻪ ﭘﺎرازﻳﺘﻴﻚ ﻣﺜﻞ ﻣﺪارﻫﺎي ﻓﺮﻛﺎﻧﺲ ﺑﺎﻻ ﻳﺎ ﻣﺪارﻫﺎي ﺑﺎ ﭘﻬﻨﺎي ﺑﺎﻧﺪ ﺑﺎﻻ‪ 87‬ﺑﺴﻴﺎر ﻣﻔﻴﺪ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫اﮔﺮ ﻧﺘﺎﻳﺞ ﺣﺎﺻﻞ از ‪ Post-Layout Simulation‬ﻣﻄﻠﻮب ﻧﺒﺎﺷﺪ ﻃﺮاح ﺑﺎﻳﺪ اﺻﻼﺣﺎﺗﻲ در ﻃﺮح ﺧﻮد اﻳﺠﺎد ﻛﻨﺪ ﺗﺎ‬

‫ﺗﺤﺖ ﺷﺮاﻳﻂ واﻗﻌﻲ ﺑﺘﻮاﻧﺪ ﺑﻪ ﻋﻤﻠﻜﺮد ﻣﻄﻠﻮب ﺑﺮﺳﺪ‪ .‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﻣﻤﻜﻦ اﺳﺖ ﺑﻪ دﻓﻌﺎت ﺗﻜﺮار ﺷﻮد ﺗﺎ ﻧﺘﻴﺠﻪ ﺣﺎﺻﻞ‬

‫از ‪ Post-Layout simulation‬ﺑﺎ ﻣﻘﺎدﻳﺮ ﻣﻮرد اﻧﺘﻈﺎر ﺑﺎ ﻧﺮخ ﺧﻮﺑﻲ ﺑﺮاﺑﺮ ﺑﺎﺷﻨﺪ‪.‬‬

‫ﻻزم ﺑﻪ ذﻛﺮ اﺳﺖ ﻧﺘﺎﻳﺞ رﺿﺎﻳﺖ ﺑﺨﺶ در ‪ Post-Layout simulation‬ﺿﻤﺎﻧﺖ ﻛﺎﻣﻠﻲ ﺑﺮاي ﻣﻮﻓﻘﻴﺖ ﻛﺎﻣﻞ ﻣﺤﺼﻮل‬

‫ﻧﻴﺴﺖ‪ .‬ﻋﻤﻠﻜﺮد واﻗﻌﻲ ‪ IC‬ﺗﻨﻬﺎ ﺑﺎ ﺗﺴﺖ ﻛﺮدن ﻧﻤﻮﻧﻪ ﺳﺎﺧﺘﻪ ﺷﺪه ﺑﺪﺳﺖ ﻣﻲ آﻳﺪ‪ .‬اﮔﺮﭼﻪ ‪ parasitic extraction‬ﺑﻪ‬

‫‪86‬‬
‫‪glitch‬‬
‫‪87‬‬
‫‪Wideband‬‬

‫‪292‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﻃﺮاح ﻛﻤﻚ ﻣﻲﻛﻨﺪ ﺗﺎ ﺑﻪ ﻣﻴﺰان ﺧﻮﺑﻲ ﺷﺮاﻳﻂ واﻗﻌﻲ ‪ IC‬را ﺷﺒﻴﻪﺳﺎزي ﻛﻨﺪ وﻟﻲ ﺣﺘﻲ ﭘﻴﺸﺮﻓﺘﻪﺗﺮﻳﻦ اﺑﺰارﻫﺎ ﻧﻴﺰ‬

‫ﻣﺤﺪودﻳﺖﻫﺎي ﻏﻴﺮ ﻗﺎﺑﻞ اﺟﺘﻨﺎﺑﻲ دارﻧﺪ‪.‬‬

‫ﺑﻌﺪ از اﺟﺮاي ﻣﻮﻓﻖ ‪ LVS‬دو ‪ cell view‬اﺻﻠﻲ وﺟﻮد ﺧﻮاﻫﺪ داﺷﺖ‪ .‬اوﻟﻴﻦ آﻧﻬﺎ ‪ Schemati view‬اﺳﺖ ﻛﻪ در واﻗﻊ‬

‫ﻫﻤﺎن ﻃﺮح اوﻟﻴﻪ اﻳﺪهآل ﻣﻲﺑﺎﺷﺪ و دوﻣﻴﻦ آﻧﻬﺎ ‪ Extracted view‬اﺳﺖ ﻛﻪ ﺑﺮ اﺳﺎس ‪ Layout‬ﺳﺎﺧﺘﻪ ﻣﻲﺷﻮد‪.‬‬

‫‪ View‬دوم ﻋﻼوه ﺑﺮ داﺷﺘﻦ اﺻﻞ ﻣﺪار آﺛﺎر ﭘﺎرازﻳﺘﻴﻜﻲ را ﻧﻴﺰ ﺷﺎﻣﻞ ﻣﻲﺷﻮد‪ .‬در ﺣﺎﻟﺖ ﻛﻠﻲ ﻫﺮ دو اﻳﻦ ‪ view‬ﻫﺎ ﺑﻪ‬

‫ﻳﻚ ﻣﺪار ﻣﺮﺑﻮط ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫در اﻳﻦ ﻗﺴﻤﺖ ﻣﺸﺎﺑﻪ روﻧﺪ ‪ LVS‬ﻓﺎﻳﻞﻫﺎي ‪ i xgds‬و ‪ xcdl‬را آﻣﺎده ﻣﻲﻛﺮده و ﺳﭙﺲ ﻣﻄﺎﺑﻖ ﻓﻠﻮي زﻳﺮ رﻓﺘﺎر ﻣﻲ‪-‬‬

‫ﻛﻨﻴﻢ‬

‫‪Calibre > Run PEX‬‬

‫در اﻳﻦ ﺣﺎﻟﺖ ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﭘﻨﺠﺮه ﺷﻜﻞ ‪ 47-6‬ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ در آن ﺗﻨﻈﻴﻤﺎت ﻣﺮﺑﻮط ﺑﻪ وروديﻫﺎ را اﻧﺠﺎم‬

‫ﻣﻲدﻫﻴﻢ و ﻣﺴﻴﺮ ﻗﺮارﮔﻴﺮي ﻓﺎﻳﻞﻫﺎي ‪ gds‬و ‪ cdl‬را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 47-6‬ﭘﻨﺠﺮه ﺗﻨﻈﻴﻢ ورودي ﻫﺎ در ‪PEX‬‬

‫‪293‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺳﭙﺲ در ﻗﺴﻤﺖ ‪ Rules‬ﻣﺴﻴﺮ ﻗﺮارﮔﻴﺮي ﻓﺎﻳﻞ ‪ caliber.rcx‬را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 48-6‬‬

‫ﺷﻜﻞ ‪ 48-6‬ﺗﻌﻴﻴﻦ ﻣﺴﻴﺮ ‪caliber.rcx‬‬

‫در ﻗﺴﻤﺖ ﺧﺮوﺟﻲﻫﺎ ﻧﻮع ‪ extraction‬را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﻗﺴﻤﺖ ﮔﺰﻳﻨﻪ ﻫﺎي ‪ RCC‬و ‪ transistor-level‬را‬

‫اﻧﺘﺨﺎب ﻛﺮده و ﮔﺰﻳﻨﻪ ‪ Run PEX‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(49-6‬‬

‫ﺷﻜﻞ ‪ 49-6‬ﺗﻌﻴﻴﻦ ﺧﺮوﺟﻲ ﻫﺎي ‪PEX‬‬

‫‪294‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫در ﻣﻨﻮي ﺑﺎﻻي ﭘﻨﺠﺮه ‪ LVS-RVE‬ﻛﻪ ﺑﺎز ﻣﻲﺷﻮد ﮔﺰﻳﻨﻪ ‪ Layout‬و ﺳﭙﺲ ‪ Net Parasitics ..‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫در ﭘﻨﺠﺮهاي ﻛﻪ ﺑﺎز ﻣﻲﺷﻮد ﻣﻘﺪار ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﻫﺮ ﺷﺒﻜﻪ ﻧﺸﺎن داده ﻣﻲﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪ .( 50-6‬در ﺳﺘﻮن اول اﺳﻢ ‪ Layout‬ي ﻫﺮ ﺷﺒﻜﻪ و در ﺳﺘﻮن دوم اﺳﻢ ﺷﻤﺎﺗﻴﻚﻫﺎي ﻫﺮ ﺷﺒﻜﻪ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 50-6‬ﻣﻘﺎوﻣﺖ ﻫﺎ و ﺧﺎزن ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ‬

‫ﺑﺎ دو ﺑﺎر ﻛﻠﻴﻚ ﺑﺮ روي ﻫﺮ ﺷﺒﻜﻪ ﭘﻨﺠﺮه اﺧﺘﺼﺎﺻﻲ ﻣﺮﺑﻮط ﺑﻪ ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎي ﭘﺎرازﻳﺘﻴﻚ آن ﺷﺒﻜﻪ ﺧﺎص ﺑﻪ‬

‫ﺻﻮرت ﺟﺰﻳﻲ ﻧﺸﺎن داده ﻣﻲﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 51-6‬‬

‫‪295‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 51-6‬ﺧﺎزن ﻫﺎ و ﻣﻘﺎوﻣﺖ ﻫﺎي ﻳﻚ ﺷﺒﻜﻪ ﺧﺎص ﺑﻪ ﺻﻮرت ﺟﺰﻳﻲ‬

‫ﺑﺎ ﻛﻠﻴﻚ ﻛﺮدن ﺑﺮ روي ﻫﺮ ﻳﻚ از اﻳﻦ ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ ﻣﺤﻞ ﺷﺒﻜﻪ ﻣﻘﺎوﻣﺘﻲ ﻣﻮﺟﻮد ﺑﻪ ﺻﻮرت ﻛﺎﻣﻼ واﺿﺤﻲ‬

‫ﺑﺮ روي ﻃﺮح ‪ Layout‬ﻣﺸﺨﺺ ﻣﻲﺷﻮد)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .(52-6‬ﻃﺮاﺣﺎن ﻣﺪار ﺑﺎ ﻫﻤﻜﺎري ﻃﺮاﺣﺎن ‪ Layout‬ﻣﻲﺗﻮاﻧﻨﺪ‬

‫ﻣﺤﻞ دﻗﻴﻖ ﺷﺒﻜﻪﻫﺎي ﻣﻘﺎوﻣﺘﻲ و ﺧﺎزﻧﻲ ﺑﺰرگ را ﭘﻴﺪا ﻛﺮده و آﻧﻬﺎ را اﺻﻼح ﻛﻨﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 52-6‬ﺷﺒﻜﻪ ﻣﻘﺎوﻣﺘﻲ ﻣﺮﺑﻮط ﺑﻪ ﻳﻚ ﺷﺒﻜﻪ ﺧﺎص‬

‫‪296‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫در ﻫﺮ ﺗﻜﻨﻮﻟﻮژي ﻓﺎﻳﻠﻲ ﺑﻪ ﻧﺎم ‪ rules‬وﺟﻮد دارد ﻛﻪ در آن ﻣﻘﺎوﻣﺖﻫﺎي واﺣﺪ ﺳﻄﺢ ﺑﺮاي ﻛﻠﻴﻪ ﻣﺘﺎلﻫﺎ و ﻫﻤﭽﻨﻴﻦ‬

‫ﻣﻘﺎوﻣﺖ ﻫﻤﻪ ‪ via‬ﻫﺎ آورده ﺷﺪه اﺳﺖ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ .( 53-6‬ﻃﺮاﺣﺎن ﻣﻲﺗﻮاﻧﻨﺪ ﺑﺎ ﻛﻤﻚ اﻳﻦ ﻣﻘﺎدﻳﺮ ﺑﻪ ﺻﻮرت‬

‫ﺗﻘﺮﻳﺒﻲ ﻧﻴﺰ ﻣﻴﺰان ﻣﻘﺎوﻣﺖﻫﺎي ﭘﺎرازﻳﺘﻴﻚ را ﺣﺴﺎب ﻛﻨﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 53-6‬ﻓﺎﻳﻞ ‪ rules‬ﺷﺎﻣﻞ ﻣﻘﺎوﻣﺖ ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ﻣﺘﺎل ﻫﺎ و ‪via‬ﻫﺎ‬

‫‪ 4-6‬ﻃﺮاﺣﻲ ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ ﻫﻤﺮاه ﺑﺎ ﻗﻄﻌﺎت ﻣﻘﺎوﻣﺘﻲ و ﺧﺎزﻧﻲ‬

‫در اﻳﻦ ﺑﺨﺶ ﺑﻪ ﺑﺮرﺳﻲ ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ ﻛﻪ ﺷﺎﻣﻞ ﻗﻄﻌﺎﺗﻲ ﻧﻈﻴﺮ ﻣﻘﺎوﻣﺖ و ﺧﺎزن ﻧﻴﺰ‬

‫ﻣﻲﺑﺎﺷﺪ ﻣﻲﭘﺮدازﻳﻢ‪ .‬ﻫﺴﺘﻪ اﺻﻠﻲ اﻳﻦ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﺗﻘﺮﻳﺒﺎ ﻣﺸﺎﺑﻪ ﺑﺎ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﺑﺮرﺳﻲ ﺷﺪه در ﺑﺨﺶ ﻗﺒﻞ ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ ﻗﻄﻌﺎﺗﻲ ﻧﻈﻴﺮ ﺧﺎزن و ﻣﻘﺎوﻣﺖ ﺑﻪ آن اﺿﺎﻓﻪ ﺷﺪه اﺳﺖ‪ .‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻣﺮﺑﻮط ﺑﻪ اﻳﻦ ﻃﺮح‬

‫‪297‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫در ﺷﻜﻞ ‪ 54-6‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﻃﺮح ﺑﺎ ﻛﻤﻚ ﺑﻴﻀﻲﻫﺎﻳﻲ ﻗﻄﻌﺎت اﺿﺎﻓﻪ ﺷﺪه ﺑﻪ ﻃﺮح ﻣﺸﺨﺺ ﺷﺪه‪-‬‬

‫اﻧﺪ‪.‬‬

‫‪xi‬‬
‫ﺷﻜﻞ ‪ 54-6‬ﻃﺮح ﺷﻤﺎﺗﻴﻚ ﻣﺮﺑﻮط ﺑﻪ ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه‬

‫ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ اﻳﻨﻜﻪ ﻫﺴﺘﻪ اﻳﻦ ﻃﺮح ﻣﺸﺎﺑﻪ ﻫﺴﺘﻪ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ذﻛﺮ ﺷﺪه در ﻗﺴﻤﺖ ﻗﺒﻞ ﻣﻲﺑﺎﺷﺪ از ذﻛﺮ ﺟﺰﻳﻴﺎت‬

‫رﺳﻢ اﻳﻦ ﻫﺴﺘﻪ اﺟﺘﻨﺎب ﻣﻲﺷﻮد‪ .‬ﭘﺲ از ﺗﻌﻴﻴﻦ ﭼﻴﻨﺶ اوﻟﻴﻪ ﻃﺮح و رﺳﻢ اﺗﺼﺎﻻت ﻣﺮﺑﻮط ﺑﻪ ﻫﺴﺘﻪ اﺗﺼﺎﻻت‬

‫ﻣﺮﺑﻮط ﺑﻪ ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ را ﺑﺮﻗﺮار ﻣﻲﻛﻨﻴﻢ‪ .‬در ﻧﻬﺎﻳﺖ ﻃﺮح ‪ Layout‬ﻣﻄﺎﺑﻖ آﻣﺎده ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫‪298‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫‪xi i‬‬
‫ﺷﻜﻞ ‪ 55-6‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه‬

‫ﺟﺰﻳﻴﺎت ﻣﺮﺑﻮط ﺑﻪ رﺳﻢ ﻫﺴﺘﻪ اﺻﻠﻲ اﻳﻦ ﻃﺮح در ﻗﺴﻤﺖ ﻗﺒﻞ ﺑﻪ ﺗﻔﺼﻴﻞ آورده ﺷﺪه اﺳﺖ‪ .‬در اداﻣﻪ ﺑﻪ ﺑﺮرﺳﻲ‬

‫ﻧﻜﺎت ﻣﺮﺑﻮط ﺑﻪ رﺳﻢ اﺗﺼﺎﻻت ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫در اﺑﺘﺪا ﺑﻪ ﺑﻴﺎن ﻧﻜﺎت ﻣﺮﺑﻮط ﺑﻪ ‪ MOSCAP‬ﻣﻲﭘﺮدازﻳﻢ‪ .‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺧﺎزن ‪ MOSCAP‬ﻣﺸﺎﺑﻪ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ MOS‬ﻣﻲﺑﺎﺷﺪ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ داراي دو ﭘﺎﻳﺎﻧﻪ ﻣﻲﺑﺎﺷﺪ‪ .‬ﻳﻚ ﭘﺎﻳﺎﻧﻪ ﻫﻤﺎن ﮔﻴﺖ ﺗﺮاﻧﺰﻳﺴﺘﻮر و‬

‫ﭘﺎﻳﺎﻧﻪ دﻳﮕﺮ از اﺗﺼﺎل ﺳﻮرس و درﻳﻦ و ﺑﺪﻧﻪ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﺑﻮﺟﻮد ﻣﻲآﻳﺪ ﻟﺬا در ﭘﺎرهاي از ﻣﻮارد ﻛﻪ اﻧﺪازه دﻗﻴﻖ ﺧﺎزن‬

‫‪ MOSCAP‬اﻫﻤﻴﺖ زﻳﺎدي ﻧﺪارد ﻣﻲﺗﻮان ﺑﻪ ﺟﺎي آن از ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ MOS‬ﻛﻪ ﺳﻮرس و درﻳﻦ و ﺑﺪﻧﻪ آن ﺑﻪ‬

‫ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 56-6‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ در ﻃﺮح ‪ Layout‬ﻳﻚ‬

‫ﺧﺎزن ‪ MOSCAP‬ﻛﺎﻧﺘﻜﺖ ﮔﻴﺖ ﻗﺮار داده ﻧﺸﺪه اﺳﺖ ﻟﺬا ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎل ﺑﺎﻳﺪ اﻳﻦ ﻛﺎﻧﺘﻜﺖ را رﺳﻢ ﻛﺮد‪ .‬ﺑﺮاي‬

‫‪299‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫اﻳﻦ ﻣﻨﻈﻮر اﺑﺘﺪا ﻻﻳﻪ از ﺟﻨﺲ ‪ POLY1‬در ﻳﻚ ﺳﻤﺖ اﻳﻦ ﺧﺎزن ﺑﻪ ﺻﻮرت ﺳﺮﺗﺎﺳﺮي رﺳﻢ ﻣﻲﻛﻨﻴﻢ و ﺳﭙﺲ‬

‫آراﻳﻪاي از ﻛﺎﻧﺘﻜﺖﻫﺎ را از ﺟﻨﺲ ‪ CONT‬ﺑﺮ روي آن ﻗﺮار ﻣﻲدﻫﻴﻢ و در ﻧﻬﺎﻳﺖ ﻻﻳﻪاي از ﻣﺘﺎل ﻳﻚ روي آن رﺳﻢ‬

‫ﻣﻲﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﻃﺮح اﻳﻦ ﺧﺎزن داراي دو ﻓﻴﻨﮕﺮ ﻣﻲﺑﺎﺷﺪ وﻟﻲ ﻫﺮ ﺳﻪ ﭘﺎﻳﻪ ﺳﻮرس و درﻳﻦ و ﺑﺪﻧﻪ ﺑﻪ ﻳﻜﺪﻳﮕﺮ‬

‫ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ )دﻗﺖ ﺷﻮد ﻛﻪ ﺑﺮاي اﺗﺼﺎل ﺑﺪﻧﻪ ﺑﺎﻳﺪ از ﻛﺎﻧﺘﻜﺖ ‪ M1-PSUB‬اﺳﺘﻔﺎده ﻛﺮد( و ﻣﻄﺎﺑﻖ ﻃﺮح ﺷﻤﺎﺗﻴﻚ‬

‫ﻣﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ زﻣﻴﻦ ﻣﺘﺼﻞ ﻛﺮد‪ .‬دﻗﺖ ﺷﻮد در ﺣﺎﻟﺘﻲ ﻛﻪ ﺑﻪ ﺟﺎي ‪ MOSCAP‬از ﺗﺮاﻧﺰﻳﺴﺘﻮر اﺳﺘﻔﺎده ﻣﻲﺷﻮد‬

‫اﮔﺮ اﺗﺼﺎﻻت ﺳﻮرس و درﻳﻦ و ﺑﺪﻧﻪ ﺑﻪ ‪ VSS‬ﻣﺘﺼﻞ ﺷﺪه ﺑﻮدﻧﺪ از ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬و اﮔﺮ اﻳﻦ اﺗﺼﺎﻻت ﺑﻪ ‪VDD‬‬

‫ﻣﺘﺼﻞ ﺷﺪه ﺑﻮدﻧﺪ از ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬اﺳﺘﻔﺎده ﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 56-6‬ﻃﺮﻳﻘﻪ رﺳﻢ اﺗﺼﺎﻻت ﻳﻚ ‪MOSCAP‬‬

‫‪300‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺣﺎل ﺑﻪ ﺑﺮرﺳﻲ اﺗﺼﺎﻻت ﻣﻘﺎوﻣﺖﻫﺎ ﻣﻲﭘﺮدازﻳﻢ‪ .‬ﻣﻘﺎوﻣﺖ ﭘﻠﻲ داراي ﺳﻪ ﭘﺎﻳﺎﻧﻪ ﻣﻲﺑﺎﺷﺪ ‪ ,‬ﻳﻚ ﭘﺎﻳﺎﻧﻪ ﺑﺮاي ﺑﺮﻗﺮاري‬

‫اﺗﺼﺎل ﺑﺪﻧﻪ آن و دو اﺗﺼﺎل دﻳﮕﺮ ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎﻻت دو ﺳﺮ ﻣﻘﺎوﻣﺖ اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬دﻗﺖ ﺷﻮد ﻛﻪ ﻛﺎﻧﺘﻜﺖ‬

‫ﺑﺪﻧﻪ ﺑﻪ ﺻﻮرت ﭘﻴﺶ ﻓﺮض در ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ وﺟﻮد ﻧﺪارد ﻟﺬا ﺑﺮاي رﺳﻢ آن ﻃﺮاح ﺑﺎﻳﺪ ﻛﺎﻧﺘﻜﺘﻜﻲ از ﺟﻨﺲ ‪M1-‬‬

‫‪ NWELL‬را در ﻛﻨﺎر ﻫﺮ ﻣﻘﺎوﻣﺖ ﻗﺮار دﻫﺪ )ﺷﻜﻞ ‪ ( 57-6‬و ﺳﭙﺲ اﻳﻦ ﭘﺎﻳﻪ را ﺑﻪ ‪ VDD‬ﻣﺘﺼﻞ ﻛﻨﺪ‪ .‬دﻗﺖ ﺷﻮد‬

‫ﻗﺒﻞ از ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ در اﻃﺮاف ﻣﻘﺎوﻣﺖ ﭘﻠﻲ ﻻﻳﻪاي از ﺟﻨﺲ ‪ NWELL‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ و ﺳﭙﺲ اﻳﻦ‬

‫ﻛﺎﻧﺘﻜﺖ را در ﻣﺠﺎورت اﻳﻦ ﻻﻳﻪ ﻗﺮار ﻣﻲدﻫﻴﻢ ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ دو ﻻﻳﻪ ‪ NWELL‬آن روي ﻳﻜﺪﻳﮕﺮ ﻣﻨﻄﺒﻖ ﺷﻮﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 57-6‬رﺳﻢ اﺗﺼﺎﻻت ﻳﻚ ﻣﻘﺎوﻣﺖ ﭘﻠﻲ‬

‫در ﭘﺎﻳﺎن اﺗﺼﺎﻻت ‪ MIMCAP‬ﻫﺎ را ﺑﺮرﺳﻲ ﻣﻲﻛﻨﻴﻢ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 58-6‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ رﺳﻢ‬

‫اﺗﺼﺎﻻت ‪ MIMCAP‬ﻫﺎ ﺑﺴﻴﺎر ﺳﺎده ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﺮاي اﺗﺼﺎل ﺑﻪ ﺻﻔﺤﻪ ﺑﺎﻻﻳﻲ ﺧﺎزن از ﻣﺘﺎل ﺷﺶ و ﺑﺮاي رﺳﻢ اﺗﺼﺎل‬

‫ﺑﻪ ﺻﻔﺤﻪ ﭘﺎﻳﻴﻨﻲ از ﻣﺘﺎل ﭘﻨﺞ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬در اﺗﺼﺎل دو ﺧﺎزن ‪ MIMCAP‬ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﺑﺎﻳﺪ رﻋﺎﻳﺖ ﺷﻮد ﻛﻪ‬

‫‪301‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﻧﻮارﻫﺎي اﺗﺼﺎل دﻫﻨﺪه ﻧﻪ ﺧﻴﻠﻲ ﻇﺮﻳﻒ و ﻧﻪ ﺧﻴﻠﻲ ﺿﺨﻴﻢ ﺑﺎﺷﻨﺪ ﺗﺎ در ﻣﻘﺪار واﻗﻌﻲ ﺧﺎزنﻫﺎ ﺧﻄﺎي زﻳﺎدي رخ‬

‫ﻧﺪﻫﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 58-6‬رﺳﻢ اﺗﺼﺎﻻت ‪MIMCAP‬‬

‫ﻃﺮح ‪ Layout‬ﺗﻮﺿﻴﺢ داده ﺷﺪه در ﺑﺎﻻ از ﻧﻈﺮ ‪ LVS‬ﻣﻮرد ﺗﺎﻳﻴﺪ ﻣﻲﺑﺎﺷﺪ وﻟﻲ در ‪ DRC‬آن ﺧﻄﺎﻫﺎي ‪Density‬‬

‫ﻫﻨﻮز وﺟﻮد دارﻧﺪ‪ .‬ﻗﺒﻼ ﮔﻔﺘﻪ ﺷﺪ ﻛﻪ اﻳﻦ ﺧﻄﺎﻫﺎ را ﺗﺎ ﻣﺮﺣﻠﻪ ﻧﻬﺎﻳﻲ ﺳﺎﺧﺖ ‪ IC‬ﺑﺮﻃﺮف ﻧﻤﻲﻛﻨﻴﻢ و در ﻧﻬﺎﻳﺖ ﭘﺲ از‬

‫ﻗﺮار دادن ‪ PAD‬ﻫﺎ اﻳﻦ ﺧﻄﺎﻫﺎ را ﺑﺮاي ﻛﻞ ‪ IC‬رﻓﻊ ﻣﻲﻛﻨﻴﻢ‪ .‬از آﻧﺠﺎ ﻛﻪ رﻓﻊ ﺗﻤﺎﻣﻲ ﺧﻄﺎﻫﺎي ﭼﮕﺎﻟﻲ ﻣﺘﺎل واﺑﺴﺘﻪ‬

‫ﺑﻪ اﻧﺪازه ﻃﺮح و ﺗﻌﺪاد اﻟﻤﺎنﻫﺎي ﻣﻮﺟﻮد در آن ﻣﻲﺑﺎﺷﺪ و در اﻳﻦ ﻃﺮح ﻛﻮﭼﻚ ﻣﺤﺪودﻳﺖ ﻓﻀﺎﻳﻲ وﺟﻮد دارد ﺗﻨﻬﺎ‬

‫ﺑﻪ رﻓﻊ ﺧﻄﺎي ﭼﮕﺎﻟﻲ ﻣﺘﺎل ‪ 1‬ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺑﺨﺶ ﺧﻄﺎﻫﺎي ‪ DRC‬دﻳﺪه ﺷﺪ ﺧﻄﺎي ﭼﮕﺎﻟﻲ ﻣﺘﺎل زﻣﺎﻧﻲ اﺗﻔﺎق ﻣﻲاﻓﺘﺪ ﻛﻪ ﭼﮕﺎﻟﻲ آن ﻣﺘﺎل‬

‫ﻧﺴﺒﺖ ﺑﻪ ﻛﻞ ﺳﻄﺢ ﻃﺮح ﻛﻤﺘﺮ از ‪ 30%‬ﺑﺎﺷﺪ‪ .‬ﺑﺮاي رﻓﻊ اﻳﻦ ﺧﻄﺎ ﻃﺮاح ﺑﺎﻳﺪ در ﻓﻀﺎﻫﺎي ﺧﺎﻟﻲ و در ﻣﻜﺎنﻫﺎﻳﻲ ﻛﻪ‬

‫‪302‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫از ﻧﻈﺮ ﻧﻮﻳﺰ ﭘﺬﻳﺮي ﺣﺴﺎس ﻧﻴﺴﺘﻨﺪ ﻣﺘﺎل اﺿﺎﻓﻪ ﻛﻨﺪ‪ .‬ﺑﺮاي آﻧﻜﻪ ﻃﺮاح از ﻣﻴﺰان اﺧﺘﻼف درﺻﺪ ﻣﺘﺎل ﻣﻮﺟﻮد در‬

‫ﻃﺮح ﺑﺎ اﻧﺪازه ﻣﻄﻠﻮب )‪ (30%‬آﮔﺎه ﺷﻮد ﻛﺎﻓﻲ اﺳﺖ در ﻣﺴﻴﺮ ﻧﺼﺐ ﺗﻜﻨﻮﻟﻮژي ﻓﺎﻳﻞ ﺧﻮد )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪( 59-6‬‬

‫ﻓﺎﻳﻞ ‪ M1_DENSITY.log‬را ﺑﺎز ﻛﻨﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 59-6‬ﻣﺤﻞ ﻓﺎﻳﻞ ﻧﺸﺎن دﻫﻨﺪه اﻧﺪازه درﺻﺪ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ‬

‫در اﻳﻦ ﻫﻨﮕﺎم ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 60-6‬ﻓﺎﻳﻞ ﻧﺸﺎن دﻫﻨﺪه اﻧﺪازه درﺻﺪ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ در‬

‫آن درﺻﺪ آن ﻣﺘﺎل ﺧﺎص در آن ﺳﻄﺢ ‪ Layout‬آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 60-6‬ﻓﺎﻳﻞ ﻧﺸﺎن دﻫﻨﺪه اﻧﺪازه درﺻﺪ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ‬

‫‪303‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﻣﻄﺎﺑﻖ آﻧﭽﻪ در ﻧﺸﺎن داده ﺷﺪه اﺳﺖ درﺻﺪ ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ در اﻳﻦ ﻃﺮح ﺧﺎص ‪ 0.212‬ﻣﻲﺑﺎﺷﺪ و ﻃﺮاح ﺑﺮاي‬

‫رﻓﻊ اﻳﻦ ﺧﻄﺎ ﺑﺎﻳﺪ اﻳﻦ ﻋﺪد را ﺗﺎ ﺣﺪ ‪ 0.3‬ارﺗﻘﺎ دﻫﺪ‪ .‬ﻃﺮاح ﻣﻲﺗﻮاﻧﺪ ﺑﺎ ﺳﺎﻧﺪوﻳﭻ ﻛﺮدن ﻧﻮارﻫﺎي ﻣﻮﺟﻮد در ﻃﺮح ﺧﻮد‬

‫و ﻳﺎ ﻗﺮار دادن ﻧﻮارﻫﺎﻳﻲ در ﻓﻀﺎﻫﺎي ﺧﺎﻟﻲ اﻳﻦ ﻓﺮاﻳﻨﺪ را اﻧﺠﺎم دﻫﺪ ﻛﻪ ﺑﻪ اﻳﻦ ﻋﻤﻞ ‪ Fill Metal‬ﮔﻔﺘﻪ ﻣﻲﺷﻮد‪.‬‬

‫اﻟﺒﺘﻪ اﻳﻦ ﻧﻮارﻫﺎي اﺿﺎﻓﻲ ﺑﺎﻳﺪ در ﻧﻬﺎﻳﺖ ﺑﻪ ‪ VSS‬ﻣﺘﺼﻞ ﺷﻮﻧﺪ و ﻧﺒﺎﻳﺪ ﻣﻌﻠﻖ‪ 88‬ﺑﺎﻗﻲ ﺑﻤﺎﻧﻨﺪ‪.‬‬

‫ﺑﺮاي داﺷﺘﻦ دﻳﺪ ﺷﻬﻮدي از ﻧﺴﺒﺖ ﻳﻚ ﻣﺘﺎل ﺧﺎص ﺑﻪ ﻛﻞ ﺳﻄﺢ ‪ Layout‬ﻣﻲﺗﻮان از روش زﻳﺮ اﺳﺘﻔﺎده ﻛﺮد‪ .‬در‬

‫اﻳﻦ روش ﻣﺘﺎل ﻣﻮرد ﻧﻈﺮ )در اﻳﻦ ﻣﺜﺎل ﻣﺘﺎل ﻳﻚ( در ﭘﻨﺠﺮه ‪ LSW‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ ﺳﭙﺲ ﮔﺰﻳﻨﻪ ‪ NV‬را‬

‫اﻧﺘﺨﺎب ﻣﻲ ﻛﻨﻴﻢ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ ﻛﻠﻴﻪ ﻣﺘﺎلﻫﺎ ﻏﻴﺮ از ﻣﺘﺎل ﻣﻮرد ﻧﻈﺮ )ﻣﺘﺎل ﻳﻚ( ﻏﻴﺮ ﻗﺎﺑﻞ روﻳﺖ ﺷﺪه و ﺗﻨﻬﺎ ﻣﺘﺎل‬

‫ﻣﻮرد ﻧﻈﺮ)ﻣﺘﺎل ﻳﻚ( ﻗﺎﺑﻞ ﻣﺸﺎﻫﺪه ﻣﻲﺑﺎﺷﺪ‪ .‬در ﺷﻜﻞ ‪ 61-6‬و ﺷﻜﻞ ‪ 62-6‬اﻳﻦ ﻓﺮاﻳﻨﺪ ﻗﺒﻞ از ‪ Fill Metal‬و ﺑﻌﺪ‬

‫از آن ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 61-6‬ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ﻗﺒﻞ از ‪Fill Metal‬‬

‫‪88‬‬
‫‪float‬‬

‫‪304‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺷﻜﻞ ‪ 62-6‬ﭼﮕﺎﻟﻲ ﻣﺘﺎل ﻳﻚ ﺑﻌﺪ از ‪Fill Metal‬‬

‫در ﭘﺎﻳﺎن اﻳﻦ ﻣﺮﺣﻠﻪ ﺗﻌﺪاد ﺧﻄﺎﻫﺎي ‪ Density‬ﺑﻪ ‪ 5‬ﻋﺪد ﻣﻲرﺳﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 63-6‬‬

‫ﺷﻜﻞ ‪ 63-6‬ﻛﺎﻫﺶ ﺗﻌﺪاد ﺧﻄﺎﻫﺎي ﭼﮕﺎﻟﻲ ﻣﺘﺎل‬

‫‪305‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﺑﺮاي ﻣﺸﺎﻫﺪه ﻓﺎﻳﻞ ‪ SPICE‬ﻣﺮﺑﻮط ﺑﻪ ﻃﺮح ‪ Layout‬ﻣﻲﺗﻮان ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 64-6‬در ﭘﻨﺠﺮه ‪ LVS RVE‬ﮔﺰﻳﻨﻪ‬

‫‪ Layout Netlist‬را اﻧﺘﺨﺎب ﻛﺮد‪ .‬ﺑﺎ دو ﺑﺎر ﻛﻠﻴﻚ ﺑﺮ روي آن ﭘﻨﺠﺮهاي ﻣﻄﺎﺑﻖ ﺑﺎز ﻣﻲﺷﻮد ﻛﻪ در آن ﻓﺎﻳﻞ ‪SPICE‬‬

‫ﻣﺮﺑﻮط ﺑﻪ ﻃﺮح ‪ Layout‬در آن ﻗﺮار دارد‪.‬‬

‫ﺷﻜﻞ ‪ 64-6‬ﻣﺤﻞ ﻓﺎﻳﻞ ﻫﺎي ‪SPICE‬‬

‫ﺷﻜﻞ ‪ 65-6‬ﻓﺎﻳﻞ ‪ SPICE‬ﻣﺮﺑﻮط ﺑﻪ ‪Layout‬‬

‫‪306‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﺷﺸﻢ‪Case Studies :‬‬

‫ﻗﺎﺑﻞ ﻣﺸﺎﻫﺪه ﻣﻲﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ Source Netlist‬ﻣﺮﺑﻮط ﺑﻪ ﺷﻤﺎﺗﻴﻚ در ﻗﺴﻤﺖ ‪ SPICE‬ﺑﻪ ﻃﻮر ﻣﺸﺎﺑﻪ ﻓﺎﻳﻞ‬

‫‪.( 66-6‬‬

‫ﺷﻜﻞ ‪ 66-6‬ﻓﺎﻳﻞ ‪ SPICE‬ﻣﺮﺑﻮط ﺑﻪ ﺷﻤﺎﺗﻴﻚ‬

‫‪307‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ 7‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫در ﻓﺼﻞﻫﺎي ﻗﺒﻞ ﺑﺎ ﻧﺮماﻓﺰار ‪ Cadence‬و ﻧﺤﻮه ﻛﺎر ﺑﺎ آن ﺑﻪ ﺧﻮﺑﻲ آﺷﻨﺎ ﺷﺪﻳﺪ‪ .‬در اﻳﻦ ﻓﺼﻞ ﺑﺮاي آﺷﻨﺎﻳﻲ ﺑﻴﺸﺘﺮ ﺑﺎ‬

‫ﻗﻄﻌﺎت ﺑﻪ ﻃﻮر ﻣﻔﺼﻞ در ﻣﻮرد ﻻﻳﻪﻫﺎي ﺗﺸﻜﻴﻞ دﻫﻨﺪه ﻫﺮ ﻗﻄﻌﻪ ﺗﻮﺿﻴﺢ داده ﻣﻲﺷﻮد‪ .‬از آﻧﺠﺎ ﻛﻪ در ﺗﻜﻨﻮﻟﻮژي‪-‬‬

‫ﻫﺎي ﻛﻨﻮﻧﻲ ﻗﻄﻌﺎت ﺑﻪ ﺻﻮرت واﺣﺪﻫﺎي از ﭘﻴﺶ ﺗﻌﻴﻴﻦ ﺷﺪه در اﺧﺘﻴﺎر ﻫﺴﺘﻨﺪ )ﺑﺮاي ﻣﺜﺎل ﻗﻄﻌﺎﺗﻲ ﻧﻈﻴﺮ‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﻳﺎ ‪ PMOS‬ﺑﻪ ﺻﻮرت آﻣﺎده در ﻛﺘﺎﺑﺨﺎﻧﻪﻫﺎي ﻣﺮﺑﻮﻃﻪ ﻣﻮﺟﻮد ﻫﺴﺘﻨﺪ(‪ ,‬ﻧﻴﺎزي ﺑﻪ ﻓﺮاﮔﻴﺮي‬

‫دﻗﻴﻖ اﻳﻦ ﻻﻳﻪﻫﺎ ﻧﻴﺴﺖ وﻟﻲ اﻳﻦ ﻓﺼﻞ ﻣﻲﺗﻮاﻧﺪ ﺑﻪﻋﻨﻮان ﻣﺮﺟﻌﻲ ﺑﺮاي ﺑﺮﺧﻮرد ﺑﺎ ﺧﻄﺎﻫﺎي اﺣﺘﻤﺎﻟﻲ در ‪ LVS‬و ﻳﺎ‬

‫‪ DRC‬اﺳﺘﻔﺎده ﺷﻮد‪ .‬ﺑﺮاي ﺑﻬﺘﺮ ﻣﺘﻮﺟﻪ ﺷﺪن ﺗﺮﺗﻴﺐ و ﭼﮕﻮﻧﮕﻲ ﻗﺮار ﮔﺮﻓﺘﻦ ﻻﻳﻪﻫﺎ و ﻛﺎرﺑﺮد ﻫﺮ ﻳﻚ در اﻳﻦ ﻓﺼﻞ‬

‫ﺳﻌﻲ ﻣﻲﺷﻮد ﻗﻄﻌﺎت را ﺑﺎ ﻛﻤﻚ ﻻﻳﻪﻫﺎي ﻣﻮﺟﻮد در ‪ LSW‬و ﺑﺎ ﻛﻤﻚ آﻳﻜﻮن ‪ Rectangle‬ﺑﺴﺎزﻳﻢ‪.‬‬

‫در اداﻣﻪ ﻧﺤﻮه ‪ Layout‬ﻗﻄﻌﺎﺗﻲ ﻧﻈﻴﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬و ‪ PMOS‬و ﻣﻘﺎوﻣﺖﻫﺎ و ﺧﺎزنﻫﺎ ﺑﻴﺎن ﻣﻲﺷﻮد‪.‬‬

‫‪ 1-7‬ﻃﺮاﺣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪ 1-1-7‬ﻃﺮاﺣﻲ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪NMOS‬‬

‫ﻫﺮ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ MOS‬از ﻫﺮ ﻧﻮﻋﻲ از ﻋﺒﻮر دادن دو ﻻﻳﻪ ﻣﺴﺘﻄﻴﻠﻲ از روي ﻫﻢ ﺗﺸﻜﻴﻞ ﻣﻲﺷﻮد ﻛﻪ اﻳﻦ دو ﻻﻳﻪ‬

‫ﻋﺒﺎرﺗﻨﺪ از ﭘﻠﻲ و ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﻳﺎ ﻫﻤﺎن ‪ . diffusion‬در ﺷﻜﻞ ‪ 1-7‬اﻳﻦ دو ﻻﻳﻪ ﻧﺸﺎن داده ﺷﺪهاﻧﺪ‪.‬‬

‫‪308‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 1-7‬ﻻﻳﻪ ﻫﺎي اﺻﻠﻲ ﺗﺸﻜﻴﻞ دﻫﻨﺪه ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪MOS‬‬

‫ﻣﺮاﺣﻞ ﻛﺸﻴﺪن ﻟﻲاوت ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪: NMOS‬‬

‫رﺳﻢ ﻻﻳﻪ ‪ Diffusion‬ﻳﺎ ‪Active‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ‪ NPLUS‬ﺑﺮاي ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ‬ ‫‪.2‬‬

‫رﺳﻢ ﭘﻠﻲ‬ ‫‪.3‬‬

‫رﺳﻢ ﻻﻳﻪ ‪ PPLUS‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ‬ ‫‪.4‬‬

‫رﺳﻢ ﻻﻳﻪ ‪WELLBODY‬‬ ‫‪.5‬‬

‫ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ‬ ‫‪.6‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪:‬‬

‫‪ ‬ﻻﻳﻪ ‪ DIFF‬را ﻣﻲﻛﺸﻴﻢ ‪:‬‬

‫‪ -1‬ﻻﻳﻪ ‪ DIFF‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ -2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺎ ﻛﻤﻚ ﻣﻮس اﻳﻦ ﻻﻳﻪ را رﺳﻢ ﻣﻲ‪-‬‬

‫ﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 2-7‬‬

‫‪309‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 2-7‬رﺳﻢ ﻻﻳﻪ ‪DIFF‬‬

‫‪ ‬ﻻﻳﻪ ‪ NPLUS‬را ﻣﻲﻛﺸﻴﻢ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ NPLUS‬ﻛﻪ ﺑﺎ اﺳﻢ ‪ NIMP‬در ﭘﻨﺠﺮه ‪ LSW‬ﻣﺸﺨﺺ ﺷﺪه اﺳﺖ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻧﺎﺣﻴﻪ ‪ NPLUS‬را ﻣﻲﻛﺸﻴﻢ‪ .‬ﻋﺮض آن ﺑﺮاﺑﺮ ﺑﺎ ‪ W‬و ﻃﻮﻟﺶ ﺑﺮاي ﻣﻴﻨﻴﻤﻮم ﻛﺮدن آﺛﺎر‬

‫ﭘﺎرازﻳﺘﻴﻜﻲ ﺑﺎﻳﺪ ﻣﻴﻨﻴﻤﻮم ﺑﺎﺷﺪ‪) .‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(3-7‬‬

‫ﺷﻜﻞ ‪ 3-7‬رﺳﻢ ﻻﻳﻪ ‪ NPLUS‬ﺑﺮاي ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ‬

‫‪310‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﭘﻠﻲ را ﻣﻲﻛﺸﻴﻢ ‪:‬‬

‫‪ -1‬ﻻﻳﻪ ‪ poly1‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ -2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪ -3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﭘﻠﻲ را ﻣﻲﻛﺸﻴﻢ‪ .‬ﭘﻠﻲ ﺑﺎﻳﺪ در وﺳﻂ ﺟﺰﻳﺮه ‪ DIFF‬ﻗﺮار ﮔﻴﺮد ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﻃﻮﻟﺶ‬

‫ﺑﺮاﺑﺮ ﺑﺎ ‪ L‬ﺑﺎﺷﺪ و ﺑﺎﻳﺪ در دو ﻃﺮف ﺟﺰﻳﺮه ‪ DIFF‬ﺗﺎ آﻧﺠﺎ ﻛﻪ ‪ DRC‬اﺟﺎزه ﻣﻲدﻫﺪ ﭘﻴﺶ روي‬

‫ﻛﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪(4-7‬‬

‫ﺷﻜﻞ ‪ 4-7‬رﺳﻢ ﭘﻠﻲ‬

‫‪ ‬ﻻﻳﻪ ‪ PPLUS‬را ﻣﻲﻛﺸﻴﻢ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ PPLUS‬ﻛﻪ ﺑﺎ اﺳﻢ ‪ PIMP‬در ﭘﻨﺠﺮه ‪ LSW‬ﻣﺸﺨﺺ ﺷﺪه اﺳﺖ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲ ﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲ دﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻧﺎﺣﻴﻪ ‪ PPLUS‬را ﻣﻲﻛﺸﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(5-7‬‬

‫‪311‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 5-7‬رﺳﻢ ﻻﻳﻪ ‪ PPLUS‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ‬

‫‪ ‬ﻧﺎﺣﻴﻪ ‪ WELLBODY‬را ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻧﻮع ‪ n‬ﻣﻲﻛﺸﻴﻢ ‪:‬‬

‫‪-1‬از ﭘﻨﺠﺮه ‪ LSW‬ﻻﻳﻪ ‪ WELLBODY‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪ .‬ﻻﻳﻪ ‪ WELLBODY‬ﺑﻪ ﮔﻮﻧﻪاي رﺳﻢ ﻣﻲ‪-‬‬

‫ﺷﻮد ﻛﻪ ‪ DIFF‬را در ﺑﺮﮔﻴﺮد‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻻﻳﻪي ‪ WELLBODY‬را ﻣﻲﻛﺸﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(6-7‬‬

‫ﺷﻜﻞ ‪ 6-7‬رﺳﻢ ﻻﻳﻪ ‪WELLBODY‬‬

‫‪312‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻛﺎﻧﺘﻜﺖﻫﺎ را ﻗﺮار ﻣﻲدﻫﻴﻢ ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ CONT‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻛﺎﻧﺘﻜﺖﻫﺎ را ﻣﻲﻛﺸﻴﻢ‪ .‬اﻳﻦ ﻛﺎﻧﺘﻜﺖﻫﺎ ﺑﺎﻳﺪ در دو ﻃﺮف ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﻗﺮار ﮔﻴﺮﻧﺪ‪ .‬ﻣﻲﺗﻮان‬

‫ﻛﺎﻧﺘﻜﺖﻫﺎي ﻛﺸﻴﺪه ﺷﺪه ﺑﺮاي ﺳﻮرس را ﺑﺮاي درﻳﻦ ﻛﭙﻲ ﻛﺮد و ﻳﺎ ﺑﺮﻋﻜﺲ‪ .‬ﺗﻌﺪاد ﻛﺎﻧﺘﻜﺖﻫﺎ ﺑﺎﻳﺪ ﺗﺎ آﻧﺠﺎ‬

‫ﻛﻪ ﻣﻲﺷﻮد زﻳﺎد ﺑﺎﺷﺪ‪ .‬اﻧﺪازه ﻛﺎﻧﺘﻜﺖﻫﺎ و ﻓﺎﺻﻠﻪي ﺑﻴﻦ آﻧﻬﺎ از ﻃﺮﻳﻖ ﻗﻮاﻋﺪ ‪ DRC‬ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد ﺳﭙﺲ‬

‫ﻣﺘﺎل ﻳﻚ روي ﻛﺎﻧﺘﻜﺖﻫﺎ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 7-7‬ﻛﺸﻴﺪه ﻣﻲﺷﻮد ﺗﺎ اﺗﺼﺎل آن ﺑﻪ ﺳﺎﻳﺮ ﻻﻳﻪﻫﺎ راﺣﺖﺗﺮ ﺻﻮرت‬

‫ﮔﻴﺮد‪.‬‬

‫‪xi i i‬‬
‫ﺷﻜﻞ ‪ 7-7‬ﺑﺮﻗﺮاري اﺗﺼﺎل ﺑﺎ ﻗﺮار دادن ﻳﻚ ﻻﻳﻪ ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖ ﻫﺎ‬

‫آﻧﭽﻪ در ﺑﺎﻻ ﮔﻔﺘﻪ ﺷﺪ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﺑﺎ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ ﺟﺪا ﻣﻲﺑﺎﺷﺪ‪ .‬اﮔﺮ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ را ﺑﻪ ﺻﻮرت‬

‫ﭘﻴﻮﺳﺘﻪ در ﻧﻈﺮ ﺑﮕﻴﺮﻳﻢ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 8-7‬ﺗﻨﻬﺎ ﻛﺎﻓﻲ اﺳﺖ دو ﻧﺎﺣﻴﻪ ‪ DIFF‬ﻛﻪ در ﺷﻜﻞ ‪ 2-7‬ﻧﺸﺎن داده‬

‫‪313‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﺪه اﺳﺖ را ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﻛﻨﻴﻢ‪ .‬در واﻗﻊ ﺗﻨﻬﺎ ﺗﻔﺎوت ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ ﺑﺎ ﺑﺪﻧﻪ ﺟﺪا ﻳﺎ ﭘﻴﻮﺳﺘﻪ در ﻳﻜﭙﺎرﭼﻪ‬

‫ﻧﺒﻮدن ﻳﺎ ﺑﻮدن ﻧﺎﺣﻴﻪ ‪ DIFF‬آﻧﻬﺎ ﻣﻲﺑﺎﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 8-7‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﺑﺎ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ ﺟﺪا و ﭘﻴﻮﺳﺘﻪ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪ 9-7‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ وﺟﻮد ﻳﻚ ﻛﺎﻧﺘﻜﺖ ﻛﻮﭼﻚ ﺑﻪ دﻟﻴﻞ ﻣﻘﺎوﻣﺖ زﻳﺎدي ﻛﻪ‬

‫دارد ﺑﺎﻋﺚ ﻧﻘﻄﻪ ﺳﻮز ﺷﺪن آن ﺷﺪه و در ﻧﺘﻴﺠﻪ اﺗﺼﺎل ﻗﻄﻊ ﻣﻲﺷﻮد ﻟﺬا ﻣﻌﻤﻮﻻ از آراﻳﻪ ﻛﺎﻧﺘﻜﺖﻫﺎ ﻳﺎ ﻳﻚ‬

‫ﻛﺎﻧﺘﻜﺖ ﺑﺰرگ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬ﻛﺎﻧﺘﻜﺖ ﺑﺰرگ ﻣﺸﻜﻼت ﺧﺎص ﺧﻮد را دارد ﻛﻪ ﻣﻬﻤﺘﺮﻳﻦ آﻧﻬﺎ ﻗﻮاﻋﺪ‬

‫‪ DRC‬ﻣﻮﺟﻮد در ﻫﺮ ﺗﻜﻨﻮﻟﻮژي و ﻣﺤﺪودﻳﺖﻫﺎي ﻧﺎﺷﻲ از آن ﻣﻲﺑﺎﺷﺪ‪ .‬ﻟﺬا ﺑﻪ ﺻﻮرت ﻏﺎﻟﺐ از آراﻳﻪﻫﺎي‬

‫ﻛﺎﻧﺘﻜﺘﻲ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫ﺷﻜﻞ ‪ 9-7‬دﻟﻴﻞ ﻗﺮار دادن ﭼﻨﺪ ﻛﺎﻧﺘﻜﺖ ﻳﺎ ﻳﻚ ﻛﺎﻧﺘﻜﺖ ﺑﺰرگ در ﻣﺤﻞ اﺗﺼﺎل‬

‫‪314‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ 2-1-7‬ﻃﺮاﺣﻲ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪PMOS‬‬

‫از آﻧﺠﺎ ﻛﻪ از ﭘﺮوﺳﻪ ‪ N-WELL‬اﺳﺘﻔﺎده ﻣﻲﻛﻨﻴﻢ ﺑﺴﺘﺮ از ﻧﻮع ‪ p‬اﺳﺖ‪ .‬ﺑﺮاي ﺳﺎﺧﺖ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬ﺑﻪ‬

‫‪ N-WELL‬ﻧﻴﺎز دارﻳﻢ ﺗﺎ ﺗﺮاﻧﺰﻳﺴﺘﻮر را در آن ﻗﺮار دﻫﻴﻢ‪ .‬ﻃﺮاﺣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬ﻣﺸﺎﺑﻪ ﻃﺮاﺣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر‬

‫‪ NMOS‬ﻣﻲﺑﺎﺷﺪ ﻟﺬا در اﻳﻦ ﻗﺴﻤﺖ ﺑﻪ ﺗﻮﺿﻴﺢ اﺟﻤﺎﻟﻲ اﻳﻦ ﻓﺮاﻳﻨﺪ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫ﻣﺮاﺣﻞ ﻛﺸﻴﺪن ﻟﻲاوت ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪PMOS‬‬

‫رﺳﻢ ﻻﻳﻪ ‪ Diffusion‬ﻳﺎ ‪Active‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ‪NWell‬‬ ‫‪.2‬‬

‫رﺳﻢ ﭘﻠﻲ‬ ‫‪.3‬‬

‫رﺳﻢ ﻻﻳﻪ ‪ PPLUS‬ﺑﺮاي ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ‬ ‫‪.4‬‬

‫رﺳﻢ ﻻﻳﻪ ‪ NPLUS‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ‬ ‫‪.5‬‬

‫ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ‬ ‫‪.6‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪:‬‬

‫‪ ‬ﻧﺎﺣﻴﻪ ‪ Diffusion‬را ﻣﻲﻛﺸﻴﻢ ‪:‬‬

‫‪ -1‬ﻻﻳﻪ ‪ DIFF‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ -2‬از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ آﻳﻜﻮن ‪ Rectangle‬را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ -3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻣﺴﺘﻄﻴﻠﻲ از ﺟﻨﺲ ‪ DIFF‬ﺑﺎ رﻋﺎﻳﺖ اﺻﻮل ‪ DRC‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(10-7‬‬

‫‪315‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 10-7‬رﺳﻢ ﻻﻳﻪ ‪DIFF‬‬

‫‪ Well ‬را ﻣﻲﻛﺸﻴﻢ ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ NWELL‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻳﻚ ﻣﺴﺘﻄﻴﻞ ﺑﺎ اﺑﻌﺎد ﻣﻮرد ﻧﻈﺮ ﻣﻲﻛﺸﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(11-7‬‬

‫ﺷﻜﻞ ‪ 11-7‬رﺳﻢ ﻻﻳﻪ ‪NWELL‬‬

‫‪316‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﭘﻠﻲ را ﻣﻲﻛﺸﻴﻢ ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ poly1‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﭘﻠﻲ را ﻣﻲﻛﺸﻴﻢ‪ .‬ﭘﻠﻲ ﺑﺎﻳﺪ در وﺳﻂ ﺟﺰﻳﺮه ‪ DIFF‬ﻗﺮار ﮔﻴﺮد ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ ﻃﻮﻟﺶ‬

‫ﺑﺮاﺑﺮ ﺑﺎ ‪ L‬ﺑﺎﺷﺪ و ﺑﺎﻳﺪ در ﺟﺰﻳﺮه ‪ DIFF‬ﺗﺎ آﻧﺠﺎ ﻛﻪ ‪ DRC‬اﺟﺎزه ﻣﻲدﻫﺪ ﭘﻴﺶ روي ﻛﻨﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪.(12-7‬‬

‫ﺷﻜﻞ ‪ 12-7‬رﺳﻢ ﻻﻳﻪ ﭘﻠﻲ‬

‫‪ ‬ﻻﻳﻪ ‪ PPLUS‬را ﻣﻲﻛﺸﻴﻢ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ PPLUS‬را ﻛﻪ ﺑﺎ ﻧﺎم ‪ PIMP‬در ﭘﻨﺠﺮه ‪ LSW‬ﻣﺸﺨﺺ ﺷﺪه اﺳﺖ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪317‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻧﺎﺣﻴﻪ ‪ PPLUS‬را ﻣﻲﻛﺸﻴﻢ‪ .‬اﻳﻦ ﻧﺎﺣﻴﻪ ﺑﺎﻳﺪ ﺗﻮﺳﻂ ‪ n-well‬اﺣﺎﻃﻪ ﺷﻮد ﺑﻪ ﮔﻮﻧﻪاي ﻛﻪ‬

‫ﺑﺎ ﻗﻮاﻋﺪ ‪ DRC‬ﻣﻄﺎﺑﻘﺖ داﺷﺘﻪ ﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(13-7‬‬

‫ﺷﻜﻞ ‪ 13-7‬رﺳﻢ ﻻﻳﻪ ‪ PPLUS‬ﺑﺮاي ﺗﺸﻜﻴﻞ ﺳﻮرس و درﻳﻦ‬

‫‪ ‬ﻻﻳﻪ ‪ NPLUS‬را ﻣﻲﻛﺸﻴﻢ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ NPLUS‬را ﻛﻪ ﺑﺎ ﻧﺎم ‪ NIMP‬در ﭘﻨﺠﺮه ‪ LSW‬ﻣﺸﺨﺺ ﺷﺪه اﺳﺖ را اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻧﺎﺣﻴﻪ ‪ NPLUS‬را ﻣﻲﻛﺸﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(14-7‬‬

‫ﺷﻜﻞ ‪ 14-7‬رﺳﻢ ﻻﻳﻪ ‪ NPLUS‬ﺑﺮاي ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ‬

‫‪318‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻛﺎﻧﺘﻜﺖﻫﺎ را ﻗﺮار ﻣﻲدﻫﻴﻢ ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ CONT‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ -2‬آﻳﻜﻮن ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ راﺳﺖ اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻳﺎ ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻛﺎﻧﺘﻜﺖﻫﺎ را ﻣﻲﻛﺸﻴﻢ‪ .‬اﻳﻦ ﻛﺎﻧﺘﻜﺖﻫﺎ ﺑﺎﻳﺪ در دو ﻃﺮف ﻧﺎﺣﻴﻪ ﻓﻌﺎل ﻗﺮار ﮔﻴﺮﻧﺪ‪ .‬ﻣﻲﺗﻮان‬

‫ﻛﺎﻧﺘﻜﺖﻫﺎي ﻛﺸﻴﺪه ﺷﺪه ﺑﺮاي ﺳﻮرس را ﺑﺮاي درﻳﻦ ﻛﭙﻲ ﻛﺮد و ﻳﺎ ﺑﺮﻋﻜﺲ‪ .‬ﺗﻌﺪاد ﻛﺎﻧﺘﻜﺖﻫﺎ ﺑﺎﻳﺪ ﺗﺎ آﻧﺠﺎ‬

‫ﻛﻪ ﻣﻲﺷﻮد زﻳﺎد ﺑﺎﺷﺪ‪ .‬اﻧﺪازه ﻛﺎﻧﺘﻜﺖﻫﺎ و ﻓﺎﺻﻠﻪي ﺑﻴﻦ آﻧﻬﺎ از ﻃﺮﻳﻖ ﻗﻮاﻋﺪ ‪ DRC‬ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد ﺳﭙﺲ‬

‫روي ﻛﺎﻧﺘﻜﺖﻫﺎ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 15-7‬ﻻﻳﻪاي از ﻣﺘﺎل ﻳﻚ ﻗﺮار ﻣﻲدﻫﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 15-7‬ﻗﺮار دادن ﻣﺘﺎل ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎل‬

‫ﻣﺸﺎﺑﻪ آﻧﭽﻪ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS‬ﮔﻔﺘﻪ ﺷﺪ در ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﻧﻴﺰ ﺗﻨﻬﺎ ﺗﻔﺎوت ﺑﺪﻧﻪ ﺟﺪا‬

‫و ﭘﻴﻮﺳﺘﻪ در ﻋﺪم ﭘﻴﻮﺳﺘﮕﻲ ﻳﺎ ﭘﻴﻮﺳﺘﮕﻲ ﻻﻳﻪ ‪ DIFF‬ﻣﻲﺑﺎﺷﺪ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 16-7‬‬

‫‪319‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 16-7‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ PMOS‬ﺑﺎ ﻛﺎﻧﺘﻜﺖ ﺑﺪﻧﻪ ﺟﺪا و ﭘﻴﻮﺳﺘﻪ‬

‫ﺣﺎل ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ PMOS‬ﻛﺎﻣﻞ در اﺧﺘﻴﺎر دارﻳﻢ‪ .‬اﻟﺒﺘﻪ ﻣﻲﺗﻮان در ﻣﻮارد اﺑﻬﺎم از اﻟﮕﻮﻫﺎﻳﻲ ﻛﻪ در ﺧﻮد‬

‫ﺗﻜﻨﻮﻟﻮژي وﺟﻮد دارد اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﺑﺮاي ﻣﺜﺎل ﻣﻲﺗﻮان ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ﻛﺎﻣﻞ را ﻗﺮار داده و ﺳﭙﺲ روي‬

‫آن ﻛﻠﻴﻚ ﻛﻨﻴﻢ‪ .‬ﺑﺎ ﻓﺸﺮدن ‪ Shift + X‬ﻣﻲﺗﻮان ﺑﻪ داﺧﻞ ﻣﺪل رﻓﺖ و ﺑﺎ ﻻﻳﻪﻫﺎ و ﻗﻮاﻋﺪ ‪ DRC‬آﻧﻬﺎ آﺷﻨﺎ‬

‫ﺷﺪ‪.‬‬

‫دﻗﺖ ﺷﻮد ﻛﻪ ﻻﻳﻪﻫﺎي ﻳﻚ اﻟﮕﻮي آﻣﺎده ﻗﺎﺑﻞ ﺗﻐﻴﻴﺮ ﻧﻴﺴﺘﻨﺪ ﻳﻌﻨﻲ ﻧﻤﻲﺗﻮان ﺑﻪ داﺧﻞ ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر رﻓﺖ‬

‫و ﺑﻪ ﺻﻮرت دﺳﺘﻲ ﻻﻳﻪﻫﺎ را ﺗﻐﻴﻴﺮ داد‪ .‬وﻟﻲ ﻣﻲﺗﻮان ﺑﺎ ﻛﻤﻚ ‪ properties‬ﻫﺮ ﻗﻄﻌﻪ ﭘﺎراﻣﺘﺮﻫﺎي آن را‬

‫ﺗﻐﻴﻴﺮ داد‪.‬‬

‫‪ 3-1-7‬ﻃﺮاﺣﻲ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪bjt‬‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ bjt‬ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎﻳﻲ ﻫﺴﺘﻨﺪ ﻛﻪ در ﭘﺮوﺳﻪ ‪ CMOS‬ﺑﻪ ﻧﺪرت اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ و ﻣﻮارد‬

‫ﻛﺎرﺑﺮد آﻧﻬﺎ ﺑﻴﺸﺘﺮ در ‪ 89BG‬ﻣﻲﺑﺎﺷﺪ ﻟﺬا در اﻳﻦ ﺑﺨﺶ ﺗﻨﻬﺎ ﺑﻪ ذﻛﺮ ﻻﻳﻪﻫﺎي ﻣﻮﺟﻮد در آﻧﻬﺎ و ﻃﺮح‬

‫‪ Layout‬ﻛﻠﻲ آﻧﻬﺎ ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫‪89‬‬
‫‪Band Gap‬‬

‫‪320‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ npn2‬در ﺷﻜﻞ ‪ 17-7‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﺷﻜﻞ ‪17-7‬‬

‫ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻧﻮاﺣﻲ ﺑﻴﺲ و اﻣﻴﺘﺮ و ﻛﺎﻟﻜﺘﻮر ﺑﻪ وﺿﻮح در ﻃﺮح ‪ Layout‬ﻣﺸﺨﺺ ﺷﺪهاﻧﺪ‪.‬‬

‫‪xi v‬‬
‫ﺷﻜﻞ ‪ 17-7‬ﻃﺮح ‪ Layout‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪npn‬‬

‫ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ npn‬از ﻻﻳﻪﻫﺎي زﻳﺮ ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ‪:‬‬

‫‪ .1‬ﻳﻚ ﻻﻳﻪ ‪NWELL‬‬

‫‪ .2‬ﻳﻚ ﻻﻳﻪ ‪BJT DUMMY‬‬

‫‪ .3‬ﻳﻚ ﻻﻳﻪ ‪DNW‬‬

‫‪ .4‬ﻳﻚ ﻻﻳﻪ ‪PIMP‬‬

‫‪ .5‬دو ﻻﻳﻪ ‪NIMP‬‬

‫‪ .6‬ﺳﻪ ﻻﻳﻪ ‪DIFF‬‬

‫‪ .7‬ﺳﻪ ﻻﻳﻪ ‪Metal1‬‬

‫‪ .8‬آراﻳﻪﻫﺎﻳﻲ از ‪CONT‬‬

‫‪321‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ 2-7‬ﻃﺮاﺣﻲ ﻣﻘﺎوﻣﺖ ﻫﺎ‬

‫ﻣﻘﺎوﻣﺖﻫﺎي ﻣﺠﺘﻤﻊ را ﻣﻲﺗﻮان ﺑﺎ ﻻﻳﻪﻫﺎي ﻣﺨﺘﻠﻒ رﺳﻢ ﻛﺮد ﻣﺜﻞ ‪ . diffusion , poly , well‬از آﻧﺠﺎ ﻛﻪ در‬

‫ﻛﺎرﺑﺮدﻫﺎي آﻧﺎﻟﻮﮔﻲ ﺑﻪ ﻣﻘﺎوﻣﺖﻫﺎي ﺧﻄﻲ ﻧﻴﺎز اﺳﺖ ﻟﺬا اﻛﺜﺮ ﻣﻘﺎوﻣﺖﻫﺎ ﺑﺎ ﭘﻠﻲ رﺳﻢ ﻣﻲﺷﻮﻧﺪ و ﻳﺎ اﮔﺮ ﺗﻜﻨﻮﻟﻮژي‬

‫اﺟﺎزه دﻫﺪ از ﻻﻳﻪ ﺧﺎص ﭘﻠﻲ ﻣﻘﺎوﻣﺖ ﺑﺎﻻ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬ﺷﻴﻮه ﻃﺮاﺣﻲ ﻳﻚ ﻣﻘﺎوﻣﺖ ﺑﻪ ﺻﻮرت زﻳﺮ اﺳﺖ ‪:‬‬

‫‪-1‬اﺑﺘﺪا ﺗﻌﺪاد واﺣﺪﻫﺎي ﻣﻮرد ﻧﻴﺎز را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﺮاي اﻳﻦ ﻛﺎر اﻧﺪازه ﻣﻘﺎوﻣﺖ ﻣﻮرد ﻧﻴﺎز را ﺑﺮ ﺣﺴﺐ اﻫﻢ ﺑﺮ‬

‫اﻧﺪازه ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﺗﻘﺴﻴﻢ ﻣﻲﻛﻨﻴﻢ‪ .‬اﻧﺪازه ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ﺑﺮاي ﭘﻠﻲ ﻣﻌﻤﻮﻻ در ﺣﺪود ‪ 20-30 Ω‬ﻣﻲ‪-‬‬

‫ﺑﺎﺷﺪ‪.‬‬

‫‪ W-2‬ﻧﻮار ﻣﻘﺎوﻣﺘﻲ را ﺗﻌﻴﻴﻦ ﻣﻲﻛﻨﻴﻢ‪ .‬اﻳﻦ ﻣﻘﺪار ﺑﺎﻳﺪ از ﻣﻴﻨﻴﻤﻮم ﻋﺮﺿﻲ ﻛﻪ ﺗﻮﺳﻂ ‪ DRC‬ﺗﻌﻴﻴﻦ ﻣﻲﺷﻮد ﺑﺰرﮔﺘﺮ‬

‫ﺑﺎﺷﺪ‪.‬‬

‫‪-3‬ﺑﺎ ﺿﺮب اﻳﻦ ‪ W‬در ﺗﻌﺪاد واﺣﺪ ﻫﺎ ﻛﻪ در ﻣﺮﺣﻠﻪ اول ﺑﺪﺳﺖ آورده ﺷﺪ ﻣﻘﺪار ‪ L‬ﻣﻘﺎوﻣﺖ ﺣﺎﺻﻞ ﻣﻲﺷﻮد‪.‬‬

‫‪-4‬اﮔﺮ اﻧﺪازه ‪ L‬ﺑﺴﻴﺎر ﺑﺰرگ ﺷﺪ ﻣﻘﺎوﻣﺖ را ﺑﻪ ﺻﻮرت ﻣﺎرﭘﻴﭽﻲ ﺗﺒﺪﻳﻞ ﻣﻲﻛﻨﻴﻢ‪ .‬ﺑﻪ ازاي ﻫﺮ ﭘﻴﭻ ﺧﻮردﮔﻲ ﻧﺼﻒ‬

‫واﺣﺪ ﺑﻪ ﺗﻌﺪاد واﺣﺪﻫﺎ اﺿﺎﻓﻪ ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.(18-7‬‬

‫‪322‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 18-7‬ﻣﺤﺎﺳﺒﻪ اﻧﺪازه ﻳﻚ ﻣﻘﺎوﻣﺖ ﺑﺮ اﺳﺎس ﺗﻌﺪاد واﺣﺪﻫﺎي آن‬

‫ﻋﻠﺖ آﻧﻜﻪ ﮔﻮﺷﻪﻫﺎ ﻧﻴﻢ واﺣﺪ ﺣﺴﺎب ﻣﻲﺷﻮﻧﺪ اﻳﻦ اﺳﺖ ﻛﻪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 19-7‬ﻧﻴﻤﻪي دوم اﻳﻦ ﮔﻮﺷﻪﻫﺎ ﻋﻤﻼ در‬

‫اﻧﺘﻘﺎل ﺟﺮﻳﺎن ﻧﻘﺸﻲ ﻧﺪارﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 19-7‬ﻧﻴﻤﻲ از ﮔﻮﺷﻪ ﻣﻘﺎوﻣﺖﻫﺎ ﻋﻤﻼ در اﻧﺘﻘﺎل ﺟﺮﻳﺎن اﺛﺮي ﻧﺪارد‬

‫در ﻣﻮاردي ﻛﻪ دﻗﺖ ﻣﻘﺎوﻣﺖ ﺑﺴﻴﺎر ﻣﻬﻢ ﻧﻴﺴﺖ ﻣﻲﺗﻮان از ﻣﺪل اﺳﺘﺨﻮان ﺳﮓ اﺳﺘﻔﺎده ﻛﺮد وﻟﻲ در ﻣﻮاردي ﻛﻪ‬

‫دﻗﺖ و اﻧﺪازه ﻣﻘﺎوﻣﺖ ﺑﺴﻴﺎر ﻣﻬﻢ اﺳﺖ و ﻋﻼوه ﺑﺮ اﻳﻦ ﻓﻀﺎي اﺧﺘﺼﺎص داده ﺷﺪه ﻣﺤﺪود اﺳﺖ از ﻣﺪل ﻣﺎرﭘﻴﭽﻲ‬

‫اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫‪323‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫از ﻃﺮف دﻳﮕﺮ ﻋﺮض ﻧﻮار ﻣﻘﺎوﻣﺘﻲ ﺑﺎﻳﺪ ﺑﺎ ﺟﺮﻳﺎن ﻋﺒﻮري از آن ﻣﺘﻨﺎﺳﺐ ﺑﺎﺷﺪ‪ .‬ﺑﺮاي ﻣﺜﺎل ﻣﻤﻜﻦ اﺳﺖ ﻃﺮاح ﺑﺨﻮاﻫﺪ‬

‫ﺟﺮﻳﺎن ‪ 10mA‬را از ﻳﻚ ﻣﻘﺎوﻣﺖ ‪ 200Ω‬ﻋﺒﻮر دﻫﺪ‪ .‬اﮔﺮ ﻃﺮاح ‪ Layout‬دﻗﺖ ﻧﻜﻨﺪ و ﻣﻘﺎوﻣﺘﻲ ﺑﺎ ﻋﺮض ‪ 1um‬ﻗﺮار‬

‫دﻫﺪ اﻳﻦ ﻣﻘﺎوﻣﺖ ﺧﻮاﻫﺪ ﺳﻮﺧﺖ و ﻃﺮح ﻗﺎﺑﻞ اﻃﻤﻴﻨﺎن ﻧﺨﻮاﻫﺪ ﺑﻮد‪ .‬ﻗﺎﻋﺪهاي ﻛﻪ ﻣﻌﻤﻮﻻ در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﻣﻲﺷﻮد آن‬

‫اﺳﺖ ﻛﻪ ﺑﻪ ازاي ﻫﺮ ‪ 0.5mA‬ﻋﺮض ﻣﻘﺎوﻣﺖ ‪ 1um‬ﺑﺎﺷﺪ‪.‬‬

‫ﻣﻘﺎوﻣﺖ ‪rnhpoly‬‬

‫ﻣﺮاﺣﻞ ﻛﺸﻴﺪن ﻟﻲاوت ﻳﻚ ﻣﻘﺎوﻣﺖ ‪: rnhpoly‬‬

‫رﺳﻢ ﻻﻳﻪ ‪POLY1‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ‪DMN2V‬‬ ‫‪.2‬‬

‫رﺳﻢ ﻻﻳﻪ ‪RP0‬‬ ‫‪.3‬‬

‫رﺳﻢ ﻻﻳﻪ ‪NIMP‬‬ ‫‪.4‬‬

‫ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ‬ ‫‪.5‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪:‬‬

‫‪ ‬ﭘﻠﻲ را ﻣﻲﻛﺸﻴﻢ‪:‬‬

‫‪-1‬ﻻﻳﻪ ‪ POLY1‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻻﻳﻪ ‪ poly‬را ﺑﺎ ﻋﺮض ‪ W‬و ﺑﺎ ﻃﻮﻟﻲ ﻛﻤﻲ ﺑﻴﺸﺘﺮ از ‪ L‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 20-7‬ﻣﻲ‪-‬‬

‫ﻛﺸﻴﻢ‪).‬ﺑﺮاي ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ در دو اﻧﺘﻬﺎي ﻣﻘﺎوﻣﺖ(‪.‬‬

‫‪324‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 20-7‬رﺳﻢ ﻻﻳﻪ ‪POLY1‬‬

‫‪ ‬ﻻﻳﻪ ‪ DMN2V‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﻣﺴﺘﻄﻴﻠﻲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 21-7‬از ﺟﻨﺲ ‪ DMN2V‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 21-7‬رﺳﻢ ﻻﻳﻪ ‪DMN2V‬‬

‫‪ ‬ﻻﻳﻪ ‪ RPDUMMY‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 22-7‬ﻣﺴﺘﻄﻴﻠﻲ رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪325‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 22-7‬رﺳﻢ ﻻﻳﻪ ‪RPDUMMY‬‬

‫‪ ‬ﻻﻳﻪ ‪ RP0‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﺴﺘﻄﻴﻠﻲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 23-7‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 23-7‬رﺳﻢ ﻻﻳﻪ ‪RP0‬‬

‫‪ ‬ﻻﻳﻪ ‪ NIMP‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 24-7‬ﻣﺴﺘﻄﻴﻠﻲ ﺑﻪ ﮔﻮﻧﻪاي رﺳﻢ ﻣﻲﻛﻨﻴﻢ‬

‫ﻛﻪ ﭘﻠﻲ را در ﺑﺮﮔﻴﺮد‪.‬‬

‫‪326‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 24-7‬رﺳﻢ ﻻﻳﻪ ‪NIMP‬‬

‫‪ ‬ﻛﺎﻧﺘﻜﺖﻫﺎ را ﻗﺮار ﻣﻲدﻫﻴﻢ ‪:‬‬

‫‪-1‬ﻻﻳﻪ ﻛﺎﻧﺘﻜﺖ را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 25-7‬در دو اﻧﺘﻬﺎي ﭘﻠﻲ ﻛﺎﻧﺘﻜﺖ ﻣﻲ‪-‬‬

‫ﻛﺸﻴﻢ‪ .‬در ﭘﺎﻳﺎن ﻻﻳﻪاي از ﺟﻨﺲ ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖﻫﺎ ﻗﺮار ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪xv‬‬
‫ﺷﻜﻞ ‪ 25-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ‬

‫ﻣﻘﺎوﻣﺖ ‪rnwell‬‬

‫ﻣﺮاﺣﻞ ﻛﺸﻴﺪن ﻟﻲاوت ﻳﻚ ﻣﻘﺎوﻣﺖ ‪: rnwell‬‬

‫‪327‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫رﺳﻢ ﻻﻳﻪ ‪rwdummy‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ‪NWELL‬‬ ‫‪.2‬‬

‫رﺳﻢ ﻻﻳﻪ ‪NIMP‬‬ ‫‪.3‬‬

‫رﺳﻢ ﻻﻳﻪ ‪DIFF‬‬ ‫‪.4‬‬

‫ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ‬ ‫‪.5‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪:‬‬

‫‪ ‬ﻻﻳﻪ ‪ RWDUMMY‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﺴﺘﻄﻴﻠﻲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 26-7‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 26-7‬رﺳﻢ ﻻﻳﻪ ‪RWDUMMY‬‬

‫‪ ‬ﻻﻳﻪ ‪ NWELL‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 27-7‬ﻣﺴﺘﻄﻴﻠﻲ ﺑﻪ ﮔﻮﻧﻪاي رﺳﻢ ﻣﻲ‪-‬‬

‫ﻛﻨﻴﻢ ﻛﻪ ﻻﻳﻪ ‪ RWDUMMY‬را در ﺑﺮ ﮔﻴﺮد‪.‬‬

‫‪328‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 27-7‬رﺳﻢ ﻻﻳﻪ ‪NWELL‬‬

‫‪ ‬ﻻﻳﻪ ‪ NIMP‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﺴﺘﻄﻴﻞﻫﺎﻳﻲ در دو ﻃﺮف ﻣﻘﺎوﻣﺖ رﺳﻢ ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪.( 28-7‬‬

‫ﺷﻜﻞ ‪ 28-7‬رﺳﻢ ﻻﻳﻪ ‪ NIMP‬در دو ﻃﺮف ﻣﻘﺎوﻣﺖ‬

‫‪ ‬ﻻﻳﻪ ‪ DIFF‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و دو ﻣﺴﺘﻄﻴﻞ در داﺧﻞ ﻻﻳﻪ ‪ NIMP‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪.(29-7‬‬

‫‪329‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 29-7‬رﺳﻢ ﻻﻳﻪ ‪DIFF‬‬

‫‪ ‬ﻛﺎﻧﺘﻜﺖﻫﺎ را ﻗﺮار ﻣﻲدﻫﻴﻢ ‪:‬‬

‫‪-1‬ﻻﻳﻪ ﻛﺎﻧﺘﻜﺖ را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﺳﭙﺲ در دو اﻧﺘﻬﺎي ﻣﻘﺎوﻣﺖ ﻛﺎﻧﺘﻜﺖ ﻣﻲﻛﺸﻴﻢ‪ .‬در‬

‫اﻧﺘﻬﺎ ﻻﻳﻪاي از ﺟﻨﺲ ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖﻫﺎ ﻗﺮار ﻣﻲدﻫﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 30-7‬‬

‫‪xvi‬‬
‫ﺷﻜﻞ ‪ 30-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ و رﺳﻢ ﻣﺘﺎل ﻳﻚ‬

‫‪330‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ 1-2-7‬ﻣﻘﺎوﻣﺖ ﻫﺎي دﻳﮕﺮ‬

‫ﻣﻘﺎوﻣﺖﻫﺎ را ﻣﻲﺗﻮان ﺑﺎ ﻻﻳﻪﻫﺎي دﻳﮕﺮي ﻧﻈﻴﺮ ‪ diffusion‬ﻧﻴﺰ رﺳﻢ ﻛﺮد وﻟﻲ ﻣﻘﺎوﻣﺖ ﺣﺎﺻﻠﻪ ﺑﺴﻴﺎر ﻏﻴﺮ‬

‫ﺧﻄﻲ و ﺣﺴﺎس ﺑﻪ دﻣﺎ ﻣﻲﺑﺎﺷﺪ ﻟﺬا ﺑﻪ ﻧﺪرت در ﻃﺮاﺣﻲﻫﺎي آﻧﺎﻟﻮگ اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬در ﺣﺎﻟﺖ ﻛﻠﻲ‬

‫‪ Layout‬اﻳﻦ ﻣﻘﺎوﻣﺖﻫﺎ ﺑﺴﻴﺎر ﺷﺒﻴﻪ ﺑﻪ ﻣﻘﺎوﻣﺖﻫﺎي ﭘﻠﻲ اﺳﺖ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ ﺑﻪ ﺟﺎي ﻻﻳﻪ ﭘﻠﻲ از ﻻﻳﻪ‬

‫ﻣﺮﺑﻮﻃﻪ ﺑﺎﻳﺪ اﺳﺘﻔﺎده ﻛﺮد‪ .‬در ﺟﺪول زﻳﺮ ﻣﻘﺎﻳﺴﻪاي ﺑﻴﻦ اﻳﻦ دو ﻧﻮع ﻣﻘﺎوﻣﺖ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫‪POLY‬‬ ‫‪DIFFUSION‬‬
‫‪ionLow power dissipat‬‬ ‫‪High power dissipation‬‬
‫‪Low parasitics‬‬ ‫‪Higher parasitics‬‬
‫‪Good process control‬‬ ‫‪Worse process control‬‬
‫‪Typically low sheet rho‬‬ ‫‪High and low sheet rho‬‬
‫‪٢-terminal Device‬‬ ‫‪٣-terminal Device‬‬
‫ﺟﺪول)‪ (4‬ﻣﻘﺎﻳﺴﻪ دو ﻣﻘﺎوﻣﺖ ﭘﻠﻲ و ‪Diffusion‬‬

‫ﺗﻔﺎوت ﻇﺎﻫﺮي اﻳﻦ دو ﻣﻘﺎوﻣﺖ آن اﺳﺖ ﻛﻪ ﻣﻘﺎوﻣﺖﻫﺎي ‪ Diffusion‬داراي ﻳﻚ ﭘﺎﻳﺎﻧﻪ اﺿﺎﻓﻲ ﻫﺴﺘﻨﺪ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪.(31-7‬‬

‫ﺷﻜﻞ ‪ 31-7‬ﻣﻘﺎوت ‪Diffusion‬‬

‫در ﺷﻜﻞ ‪ 32-7‬ﻃﺮح ‪ Layout‬اﻧﻮاع ﻣﻘﺎوﻣﺖﻫﺎي ﻣﻮﺟﻮد آورده ﺷﺪه اﺳﺖ ‪.‬‬

‫‪331‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪xvi i‬‬
‫ﺷﻜﻞ ‪ 32-7‬ﻃﺮح ‪ Layout‬اﻧﻮاع ﻣﺨﺘﻠﻒ ﻣﻘﺎوﻣﺖ‬

‫در ﺟﺪول )‪ (24‬ﻣﻘﺎﻳﺴﻪاي ﺑﻴﻦ ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ ‪ ,‬ﻣﻴﺰان ﺧﻄﺎ ‪ ,‬ﺿﺮﻳﺐ ﺣﺮارﺗﻲ و ﺿﺮﻳﺐ وﻟﺘﺎژي در ﺑﻴﻦ اﻧﻮاع‬

‫ﻣﻘﺎوﻣﺖﻫﺎي ﻣﻮﺟﻮد اﻧﺠﺎم ﮔﺮﻓﺘﻪ اﺳﺖ‪.‬‬

‫‪Sheet‬‬ ‫‪Temperature‬‬ ‫‪Voltage‬‬

‫‪Type of layer‬‬ ‫‪Accuracy‬‬
‫‪resistance‬‬ ‫‪coefficient‬‬ ‫‪coefficient‬‬

‫□‪Ω/‬‬ ‫‪%‬‬ ‫‪ppm/°C‬‬ ‫‪ppm/V‬‬

‫‪n+diff‬‬ ‫‪30-50‬‬ ‫‪20-40‬‬ ‫‪200-1k‬‬ ‫‪50-300‬‬

‫‪P+diff‬‬ ‫‪50-150‬‬ ‫‪20-40‬‬ ‫‪200-1k‬‬ ‫‪50-300‬‬

‫‪n-well‬‬ ‫‪2k-4k‬‬ ‫‪15-30‬‬ ‫‪5k‬‬ ‫‪10k‬‬

‫‪p-well‬‬ ‫‪3k-6k‬‬ ‫‪15-30‬‬ ‫‪5k‬‬ ‫‪10k‬‬

‫‪Pinched n-well‬‬ ‫‪6k-10k‬‬ ‫‪25-40‬‬ ‫‪10k‬‬ ‫‪20k‬‬

‫‪Pinched p-well‬‬ ‫‪9k-13k‬‬ ‫‪25-40‬‬ ‫‪10k‬‬ ‫‪20k‬‬

‫‪Poly1‬‬ ‫‪20-40‬‬ ‫‪25-40‬‬ ‫‪500-1500‬‬ ‫‪20-200‬‬

‫‪Poly2‬‬ ‫‪15-40‬‬ ‫‪25-40‬‬ ‫‪500-1500‬‬ ‫‪20-200‬‬

‫ﺟﺪول )‪ (24‬ﻣﻘﺎﻳﺴﻪ اﻧﻮاع ﻣﻘﺎوﻣﺖ ﻫﺎي ﻣﻮﺟﻮد‬

‫‪332‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺑﺮاي ﻣﺤﺎﺳﺒﻪ اﻧﺪازه ﻫﺮ ﻣﻘﺎوﻣﺖ ﻣﻲﺗﻮان ﻣﻘﺎوﻣﺖ واﺣﺪ ﺳﻄﺢ آن ﻣﻘﺎوﻣﺖ را در ‪ L/W‬آن ﻣﻘﺎوﻣﺖ ﺿﺮب ﻛﺮد‪.‬‬

‫ﻣﻘﺎوﻣﺖﻫﺎي ﻧﻮع ‪ NWELL‬داراي اﻧﺪازه ﻣﻘﺎوﻣﺘﻲ ﺑﺰرﮔﻲ ﻫﺴﺘﻨﺪ وﻟﻲ داراي ﺿﺮﻳﺐ ﺣﺮارﺗﻲ ﺑﺎﻻﻳﻲ ﺑﻮده و از ﻃﺮف‬

‫دﻳﮕﺮ ﻧﻤﻲﺗﻮان آﻧﻬﺎ را ﺑﻪ ﺧﻮﺑﻲ از ﺑﺴﺘﺮ اﻳﺰوﻟﻪ ﻛﺮد‪.‬‬

‫‪ 3-7‬ﻃﺮاﺣﻲ ﺧﺎزن ﻫﺎ‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﻓﺼﻞ دو و در ﺑﺨﺶ ﺧﺎزنﻫﺎ ﮔﻔﺘﻪ ﺷﺪ دو ﻣﺪل ﺧﺎزن وﺟﻮد دارد ‪ MOSCAP :‬و ‪ . MIMCAP‬در‬

‫اﻳﻦ ﺑﺨﺶ اﺑﺘﺪا ﺑﻪ ﺑﺮرﺳﻲ ﻻﻳﻪﻫﺎي ﺧﺎزن ‪ MIMCAP‬ﻣﻲﭘﺮدازﻳﻢ‪.‬‬

‫‪ 1-3-7‬ﺧﺎزن ‪MIMCAP‬‬

‫ﻣﺮاﺣﻞ رﺳﻢ ﻟﻲاوت ﺧﺎزن ‪: MIMCAP‬‬

‫رﺳﻢ ﻻﻳﻪ ‪CTMDUMMY‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ﻣﺘﺎل ‪6‬‬ ‫‪.2‬‬

‫رﺳﻢ ﻻﻳﻪ ﻣﺘﺎل ‪5‬‬ ‫‪.3‬‬

‫رﺳﻢ ﻻﻳﻪ ‪CTM5‬‬ ‫‪.4‬‬

‫ﻗﺮار دادن ‪via56‬‬ ‫‪.5‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪:‬‬

‫‪ ‬اﺑﺘﺪا ﻻﻳﻪ ‪ CTMDUMMY‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﮔﺰﻳﻨﻪ ‪ Rectangle‬را از ﻣﻨﻮي ﺳﻤﺖ ﭼﭗ اﻧﺘﺨﺎب ﻛﺮده و ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻣﺴﺘﻄﻴﻠﻲ از ﺟﻨﺲ اﻳﻦ ﻻﻳﻪ‬

‫رﺳﻢ ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 33-7‬‬

‫‪333‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 33-7‬رﺳﻢ ﻻﻳﻪ ‪CTMDUMMY‬‬

‫‪ ‬ﻻﻳﻪ ﻣﺘﺎل ‪ 6‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺑﺎ اﻧﺘﺨﺎب ﮔﺰﻳﻨﻪ ‪ Rectangle‬از ﻣﻨﻮي ﺳﻤﺖ ﭼﭗ ﻣﺴﺘﻄﻴﻠﻲ ﺑﺎ اﺑﻌﺎد ﻣﻮرد ﻧﻈﺮ و ﺑﺎ ﺗﻮﺟﻪ ﺑﻪ ﻗﻮاﻋﺪ ‪DRC‬‬ ‫‪‬‬

‫رﺳﻢ ﻣﻲﻛﻨﻴﻢ) ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 34-7‬‬

‫ﺷﻜﻞ ‪ 34-7‬رﺳﻢ ﺻﻔﺤﻪ ﺑﺎﻻﻳﻲ ﺧﺎزن ﺑﺎ ﻣﺘﺎل ﺷﺶ‬

‫‪334‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻻﻳﻪ ﻣﺘﺎل ‪ 5‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﺑﺎ اﻧﺘﺨﺎب ﮔﺰﻳﻨﻪ ‪ Rectangle‬از ﻣﻨﻮي ﺳﻤﺖ ﭼﭗ ﻣﺴﺘﻄﻴﻠﻲ از ﺟﻨﺲ ﻣﺘﺎل ‪ 5‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ‬

‫ﺷﻜﻞ ‪.( 35-7‬‬

‫ﺷﻜﻞ ‪ 35-7‬رﺳﻢ ﺻﻔﺤﻪ ﭘﺎﻳﻴﻨﻲ ﺧﺎزن‬

‫‪ ‬ﻻﻳﻪ ‪ CTM5‬را ﻛﻪ ﻫﻤﺎن دياﻟﻜﺘﺮﻳﻚ ﺧﺎزن اﺳﺖ را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﮔﺰﻳﻨﻪ ‪ Rectangle‬را ﻣﻨﻮي ﺳﻤﺖ ﭼﭗ اﻧﺘﺨﺎب ﻛﺮده و ﻣﺴﺘﻄﻴﻠﻲ ﺑﻪ اﻧﺪازه ﺻﻔﺤﻪ ﭘﺎﻳﻴﻨﻲ ﺧﺎزن و روي‬

‫آن رﺳﻢ ﻣﻲﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 36-7‬‬

‫‪335‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 36-7‬ﻗﺮار دادن دي اﻟﻜﺘﺮﻳﻚ ﺑﻴﻦ دو ﺻﻔﺤﻪ ﺧﺎزن‬

‫‪ ‬ﺑﺮاي ﻣﻴﻨﻴﻤﻮم ﻛﺮدن ﻓﺎﺻﻠﻪ ﺑﻴﻦ دو ﺻﻔﺤﻪ ﺧﺎزن آراﻳﻪاي از ﻛﺎﻧﺘﻜﺖ ‪ VIA56‬در ﺳﻄﺢ ﺧﺎزن ﻗﺮار ﻣﻲ‪-‬‬

‫دﻫﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 37-7‬ﺗﺎ ﺻﻔﺤﻪ ﭘﺎﻳﻴﻨﻲ را ﺑﻪ ﻻﻳﻪ ‪ CTM6‬ﻣﺘﺼﻞ ﻛﻨﺪ و ﺑﻪ اﻳﻦ ﺗﺮﺗﻴﺐ ﺿﺮﻓﻴﺖ واﺣﺪ‬

‫ﺳﻄﺢ ﺧﺎزن اﻓﺰاﻳﺶ ﻳﺎﺑﺪ‪.‬‬

‫‪xvi i i‬‬
‫ﺷﻜﻞ ‪ 37-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ در ﺳﺮﺗﺎﺳﺮ ﺧﺎزن‬

‫‪ 2-3-7‬ﺧﺎزن ‪MOSCAP‬‬

‫‪336‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﻣﺮاﺣﻞ رﺳﻢ ﻟﻲاوت ﺧﺎزن ‪: MOSCAP‬‬

‫رﺳﻢ ﻻﻳﻪ ‪NIMP‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ‪WELLBODY‬‬ ‫‪.2‬‬

‫رﺳﻢ ﻻﻳﻪ ‪Diffusion‬‬ ‫‪.3‬‬

‫رﺳﻢ ﻻﻳﻪ ‪poly١‬‬ ‫‪.4‬‬

‫رﺳﻢ ﻻﻳﻪ ‪CDUMMY‬‬ ‫‪.5‬‬

‫رﺳﻢ ﻛﺎﻧﺘﻜﺖﻫﺎ‬ ‫‪.6‬‬

‫رﺳﻢ ﻣﺘﺎل ﻳﻚ ﺑﺮ روي ﻛﺎﻧﺘﻜﺖﻫﺎ‬ ‫‪.7‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪه اﻧﺪ‪:‬‬

‫در اﻳﻦ ﻧﻤﻮﻧﻪ از ﺧﺎزن ‪ NMOSCAP‬اﺳﺘﻔﺎده ﺷﺪه اﺳﺖ‪.‬‬

‫‪ ‬ﻻﻳﻪ ‪ NIMP‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﺑﺎ ﻛﻤﻚ ﮔﺰﻳﻨﻪ ‪ Rectangle‬ﻣﺴﺘﻄﻴﻠﻲ ﺑﺎ اﺑﻌﺎد ﻣﻮرد ﻧﻈﺮ رﺳﻢ ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 38-7‬‬

‫‪337‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 38-7‬رﺳﻢ ﻻﻳﻪ ‪NIMP‬‬

‫‪ ‬ﻻﻳﻪ ‪ WELLBODY‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ و ﻣﺴﺘﻄﻴﻠﻲ ﺑﺎ اﺑﻌﺎدي ﻣﻄﺎﺑﻖ ﻗﻮاﻋﺪ ‪ DRC‬رﺳﻢ‬

‫ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 39-7‬‬

‫ﺷﻜﻞ ‪ 39-7‬رﺳﻢ ﻻﻳﻪ ‪WELLBODY‬‬

‫‪338‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻻﻳﻪ ‪ DIFF‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﺴﺘﻄﻴﻠﻲ از ﺟﻨﺲ آن رﺳﻢ ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪.(40-7‬‬

‫ﺷﻜﻞ ‪ 40-7‬رﺳﻢ ﻻﻳﻪ ‪DIFF‬‬

‫‪ ‬ﻻﻳﻪ ‪ POLY1‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻛﺮده و ﻣﺴﺘﻄﻴﻠﻲ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 41-7‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 41-7‬رﺳﻢ ﻻﻳﻪ ‪POLY1‬‬

‫‪339‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻻﻳﻪ ‪ CDUMMY‬را اﻧﺘﺨﺎب ﻛﺮده و ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 42-7‬ﻣﺴﺘﻄﻴﻠﻲ رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 42-7‬رﺳﻢ ﻻﻳﻪ ‪CDUMMY‬‬

‫‪ ‬ﻻﻳﻪاي از ﺟﻨﺲ ‪ METAL1‬ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 43-7‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 43-7‬رﺳﻢ ﻻﻳﻪ ﻣﺘﺎل ﻳﻚ‬

‫‪ ‬در ﻧﻬﺎﻳﺖ ﺑﺎ اﻧﺘﺨﺎب ﻻﻳﻪ ‪ CONT‬ﻛﺎﻧﺘﻜﺖﻫﺎي ﻻزم را ﺑﺮﻗﺮار ﻣﻲﻛﻨﻴﻢ)ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 44-7‬‬

‫‪340‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪xi x‬‬
‫ﺷﻜﻞ ‪ 44-7‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻫﺎ‬

‫اﮔﺮ ﺧﺎزن ‪ NMOSCAP‬را ﺑﺎ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﻣﻘﺎﻳﺴﻪ ﻛﻨﻴﻢ ﻣﺘﻮﺟﻪ ﻣﻲﺷﻮﻳﻢ ﻛﻪ ﺗﻔﺎوت اﻳﻦ دو ﻗﻄﻌﻪ ﺗﻨﻬﺎ در‬

‫ﻻﻳﻪ ‪ CDUMMY‬ﻣﻲﺑﺎﺷﺪ‪ .‬اﻳﻦ ﻻﻳﻪ ﺑﺮاي ﺗﻤﻴﺰ دادن ﺑﻴﻦ ﺗﺮاﻧﺰﻳﺴﺘﻮر و ‪ NMOSCAP‬ﻗﺮار داده ﺷﺪه اﺳﺖ‪ .‬در‬

‫واﻗﻊ ‪ NMOSCAP‬ﻳﻚ ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪ NMOS‬ﻣﻲﺑﺎﺷﺪ ﻛﻪ ﺳﻮرس و درﻳﻦ و ﺑﺪﻧﻪ آن ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪه اﺳﺖ‪.‬‬

‫‪ 4-7‬ﻃﺮاﺣﻲ ﺳﻠﻒ ﻫﺎ ‪:‬‬

‫ﻣﺮاﺣﻞ رﺳﻢ ﻟﻲاوت ﺧﺎزن ‪: MOSCAP‬‬

‫رﺳﻢ ﻻﻳﻪ ﻣﺘﺎل ‪6‬‬ ‫‪.1‬‬

‫رﺳﻢ ﻻﻳﻪ ﻣﺘﺎل ‪ 5‬ﻫﻤﺮاه ﺑﺎ ‪via56‬‬ ‫‪.2‬‬

‫رﺳﻢ ﺷﻴﻠﺪ ‪ substrate‬در اﻃﺮاف ﺳﻠﻒ‬ ‫‪.3‬‬

‫ﻣﺮاﺣﻞ ﻓﻮق در زﻳﺮ ﺑﻪ ﺗﻔﺼﻴﻞ ﺗﻮﺿﻴﺢ داده ﺷﺪهاﻧﺪ‪:‬‬

‫‪341‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻻﻳﻪ ﻣﺘﺎل ‪ 6‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﺑﺎ ﻓﺸﺮدن ﻛﻠﻴﺪ ‪ P‬اﺑﺰار ‪ Path‬را اﻧﺘﺨﺎب ﻛﺮده و ﺳﭙﺲ ﻛﻠﻴﺪ ‪ F3‬را زده و ﮔﺰﻳﻨﻪ ‪ anyangle‬را اﻧﺘﺨﺎب ﻣﻲ‪-‬‬

‫ﻛﻨﻴﻢ‪.‬‬

‫‪ ‬ﻣﺎرﭘﻴﭽﻲ ﻣﺸﺎﺑﻪ ﺷﻜﻞ ‪ 45-7‬رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﺷﻜﻞ ‪ 45-7‬رﺳﻢ ﻻﻳﻪ ﻣﺎرﭘﻴﭽﻲ از ﺟﻨﺲ ﻣﺘﺎل ‪6‬‬

‫‪ ‬ﻻﻳﻪ ﻣﺘﺎل ‪ 5‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫ﻧﻮاري از ﺟﻨﺲ اﻳﻦ ﻻﻳﻪ و در اﻣﺘﺪاد ﻣﺎرﭘﻴﭻ رﺳﻢ ﻛﺮده )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ ( 46-7‬و ﺳﭙﺲ ﺑﺎ ﻛﻤﻚ ‪via56‬‬ ‫‪‬‬

‫اﻳﻦ ﻧﻮار را ﺑﻪ ﻣﺎرﭘﻴﭻ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪342‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫ﺷﻜﻞ ‪ 46-7‬رﺳﻢ ﻧﻮار از ﺟﻨﺲ ﻣﺘﺎل ‪5‬‬

‫‪ ‬ﺷﻴﻠﺪي از ﺟﻨﺲ ‪) substrate‬ﻛﻪ در ﺑﺨﺶ ﺑﻌﺪ ﺗﻮﺿﻴﺢ داده ﺧﻮاﻫﺪ ﺷﺪ( را ﺑﺎ ﻓﺎﺻﻠﻪ ﻣﺸﺨﺼﻲ در اﻃﺮاف‬

‫ﺳﻠﻒ ﻗﺮار ﻣﻲدﻫﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 47-7‬‬

‫‪xx‬‬
‫ﺷﻜﻞ ‪ 47-7‬رﺳﻢ ﻧﻮار ﺷﻴﻠﺪ ‪ substrate‬در اﻃﺮاف ﺳﻠﻒ‬

‫‪343‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ Layout 1-4-7‬ﻳﻜﺴﺮي اﺗﺼﺎﻻت ﺿﺮوري‬

‫‪ ‬ﻛﺸﻴﺪن ﻛﺎﻧﺘﻜﺖ ‪: well‬‬

‫‪-1‬ﻻﻳﻪ ‪ NIMP‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻳﻚ ﻣﺴﺘﻄﻴﻞ از اﻳﻦ ﻻﻳﻪ رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-4‬ﻻﻳﻪ ‪ DIFF‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-5‬ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-6‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻳﻚ ﻻﻳﻪ ‪ DIFF‬ﻣﻲﻛﺸﻴﻢ‪.‬‬

‫‪-7‬در داﺧﻞ ﺟﺰﻳﺮه ‪ well-contact‬ﻛﺎﻧﺘﻜﺖﻫﺎ و ﻻﻳﻪاي از ﻣﺘﺎل ﻳﻚ را اﺿﺎﻓﻪ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫در ﺷﻜﻞ ‪ 48-7‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻛﺎﻧﺘﻜﺖ ‪ M1-NWELL‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 48-7‬ﻛﺎﻧﺘﻜﺖ ‪ M1‬ﺑﻪ ‪NWELL‬‬

‫‪344‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬ﻛﺸﻴﺪن ﻛﺎﻧﺘﻜﺖ ‪: Substrate‬‬

‫‪-1‬ﻻﻳﻪ ‪ PIMP‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-3‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻳﻚ ﻣﺴﺘﻄﻴﻞ از اﻳﻦ ﻻﻳﻪ رﺳﻢ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-4‬ﻻﻳﻪ ‪ DIFF‬را از ﭘﻨﺠﺮه ‪ LSW‬اﻧﺘﺨﺎب ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-5‬ﻛﻠﻴﺪ ‪ R‬را ﻓﺸﺎر ﻣﻲدﻫﻴﻢ‪.‬‬

‫‪-6‬ﺑﺎ ﻛﻤﻚ ﻣﻮس ﻳﻚ ﺟﺰﻳﺮه ‪ p‬ﻣﻲﻛﺸﻴﻢ‪.‬‬

‫‪-7‬در داﺧﻞ ﺟﺰﻳﺮه ‪ substrate-contact‬ﻛﺎﻧﺘﻜﺖﻫﺎ و ﻳﻚ ﻻﻳﻪ از ﻣﺘﺎل ﻳﻚ را اﺿﺎﻓﻪ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫در ﺷﻜﻞ ‪ 49-7‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻛﺎﻧﺘﻜﺖ ‪ M1-SUB‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 49-7‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻛﺎﻧﺘﻜﺖ ‪ M1‬ﺑﻪ ‪SUB‬‬

‫‪345‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﻔﺘﻢ‪ :‬ﻟﻲ اوت ادوات ﻧﻴﻤﻪ ﻫﺎدي اﺻﻠﻲ در ‪Cadence‬‬

‫‪ ‬اﺗﺼﺎل ﻣﺘﺎلﻫﺎ‬

‫‪-1‬ﻛﺎﻧﺘﻜﺖﻫﺎي ﭘﺎﻳﺎﻧﻪﻫﺎي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎ و ﺧﺎزنﻫﺎ و ﻣﻘﺎوﻣﺖﻫﺎ را ﺑﺎ ﻛﻤﻚ ﻣﺘﺎل ﻳﻚ ﻣﺘﺼﻞ ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪-2‬ﺑﺮاي اﺗﺼﺎﻻت ﻣﻴﺎﻧﻲ از ﻫﺮ ﻻﻳﻪ ﻣﺘﺎﻟﻲ ﻛﻪ ﺗﻜﻨﻮﻟﻮژي اﺟﺎزه ﻣﻲدﻫﺪ )ﻣﺘﺎل‪ 1‬ﻳﺎ ﻣﺘﺎل ‪ 2‬ﻳﺎ ﻣﺘﺎل‪ 3‬ﻳﺎ ‪(...‬‬

‫ﻣﻲﺷﻮد اﺳﺘﻔﺎده ﻛﺮد‪ .‬ﺑﻪ اﻳﻦ ﺗﺮﺗﻴﺐ ﻣﻲﺗﻮان ﻣﺘﺎلﻫﺎ را از روي ﻫﻢ ﻋﺒﻮر داد ﺑﺪون آﻧﻜﻪ اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﻮﻧﺪ‪.‬‬

‫‪346‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫‪ 8‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﻫﺮ ‪ IC‬از ﻃﺮﻳﻖ ﺑﺮد ﻣﺪار ﭼﺎﭘﻲ ﺑﺎ دﻧﻴﺎي ﺑﻴﺮون در ارﺗﺒﺎط اﺳﺖ‪ .‬ﻣﺪارات ﻣﺠﺘﻤﻊﺧﻄﻲ از ﻃﺮﻳﻖ ﭘﻴﻦﻫﺎي‬

‫ﻣﻮﺟﻮد در ﺑﺴﺘﻪﺑﻨﺪي ﺧﻮد اﻳﻦ ارﺗﺒﺎط را ﺑﺮﻗﺮار ﻣﻲﻛﻨﻨﺪ‪ .‬اﻳﻦ ﭘﻴﻦﻫﺎ در داﺧﻞ ﺑﺴﺘﻪﺑﻨﺪي ‪ IC‬ﺑﻪ ﻓﻠﺰﻫﺎي‬

‫ﻫﺎدي ﺑﻪ ﻧﺎم ‪ lead‬ﻣﺘﺼﻞ ﻫﺴﺘﻨﺪ‪ .‬آﺧﺮﻳﻦ ﻣﺮﺣﻠﻪ ﺑﺮاي اﺗﺼﺎل ﺑﻪ ‪ IC‬آن اﺳﺖ ﻛﻪ اﻳﻦ ‪ lead‬ﻫﺎ از ﻃﺮﻳﻖ‬

‫رﺷﺘﻪﻫﺎﻳﻲ از ﺟﻨﺲ ﻃﻼ ﺑﻪ ﻧﻮاﺣﻲ ﺑﺎ ﻓﻠﺰ زﻳﺎد ﺑﻪ ﻧﺎم ﭘﺪﻫﺎ ﻣﺘﺼﻞ ﻣﻲﺷﻮﻧﺪ‪.‬‬

‫ﭘﺪﻫﺎ ﻗﻄﻌﺎت ‪ Layout‬ي ﻫﺴﺘﻨﺪ ﻛﻪ ﺑﺨﺶ زﻳﺎدي از آﻧﻬﺎ از ﻓﻠﺰ ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ‪ .‬ﭘﺪﻫﺎ ﻣﻌﻤﻮﻻ ﭼﻨﺪ‬

‫ﺳﺎﺧﺘﺎر را ﺑﺎ ﻳﻜﺪﻳﮕﺮ ادﻏﺎم ﻣﻲﻛﻨﻨﺪ‪ .‬ﻫﺪف از ﻗﺮار دادن ﭘﺪﻫﺎ اﻳﻦ اﺳﺖ ﻛﻪ ‪:‬‬

‫‪ ‬ﻣﻨﺎﻃﻖ اﻳﻤﻨﻲ را ﺑﺮاي اﺗﺼﺎل ﺳﻴﻢﻫﺎ ﺑﻮﺟﻮد آورد‬

‫‪ ‬داراي ﺳﺎﺧﺘﺎرﻫﺎي ﺣﻔﺎﻇﺘﻲ ‪ ESD‬ﺑﺎﺷﺪ‪.‬‬

‫‪ ‬ﺑﺎ ﻣﺪار داﺧﻠﻲ در ارﺗﺒﺎط ﺑﺎﺷﺪ‪.‬‬

‫‪ ‬ﺑﻪ ﺻﻮرت اﺧﺘﻴﺎري ﻋﻤﻠﻜﺮد ﻣﻨﻄﻘﻲ ﺑﻪ ﻃﻮر ﻣﺴﺘﻘﻴﻢ ﺑﺎ ﻋﻤﻠﻜﺮد ﭘﺪﻫﺎ ﺑﻪ ﻋﻨﻮان ﺑﺎﻓﺮﻫﺎي ورودي ﻳﺎ ﺧﺮوﺟﻲ‬

‫ﻣﺘﻨﺎﺳﺐ اﺳﺖ‪ .‬در ﺷﻜﻞ ‪ 1-8‬ﻳﻚ ‪ IC‬ﺑﻪ ﻫﻤﺮاه ﭘﺪﻫﺎ وﺳﻴﻢﻛﺸﻲﻫﺎ و ﺑﺴﺘﻪﺑﻨﺪياش ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 1-8‬ﺑﺴﺘﻪ ﺑﻨﺪي ﻳﻚ ‪IC‬‬

‫‪347‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫در ﺷﻜﻞ ‪ 2-8‬ﻧﻤﻮﻧﻪ دﻳﮕﺮي از ﺑﺴﺘﻪ ﺑﻨﺪي ﻳﻚ ‪ IC‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در اﻳﻦ ﺗﺮاﺷﻪ ﭘﺪﻫﺎ ﺗﻮﺳﻂ‬

‫ﺳﻴﻢﻫﺎي ﻃﻼ ﺑﻪ ﭘﺎﻳﻪﻫﺎي ﺑﺴﺘﻪﺑﻨﺪي ﻣﺘﺼﻞ ﺷﺪهاﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 2-8‬ﺑﺴﺘﻪ ﺑﻨﺪي ﻳﻚ ‪IC‬‬

‫در ﺷﻜﻞ ‪ 3-8‬ﺗﺼﻮﻳﺮ ﺣﻘﻴﻘﻲ ﻳﻚ ‪ IC‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﻛﻪ ﺑﻮﺳﻴﻠﻪ ﻧﻮارﻫﺎﻳﻲ از ﺟﻨﺲ ﻃﻼ ‪ wire bond‬ﺷﺪه‬

‫اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 3-8‬ﺗﺼﻮﻳﺮ ﻳﻚ ‪ IC‬ﻛﻪ ‪ wire bond‬ﺷﺪه اﺳﺖ‬

‫‪348‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﻃﺮح ‪ Layout‬ﻧﻬﺎﻳﻲ ﺷﺎﻣﻞ ﻳﻚ ﻫﺴﺘﻪ و ﻳﻚ ‪ Pad Ring‬ﻣﻲﺑﺎﺷﺪ‪ .‬ﻫﺴﺘﻪ در ﺣﻜﻢ روح ‪ IC‬و ‪Pad Ring‬‬

‫واﺳﻄﻪاي ﺑﻴﻦ اﻳﻦ روح و دﻧﻴﺎي ﺧﺎرج ﻣﻲﺑﺎﺷﺪ‪ .‬ﺑﻪ ﺗﻤﺎﻣﻲ آﻧﭽﻪ در داﺧﻞ ‪ Pad Ring‬ﻣﻲﺑﺎﺷﺪ ﻫﺴﺘﻪ ﮔﻔﺘﻪ‬

‫ﻣﻲﺷﻮد‪ .‬ﻫﻨﮕﺎم ﭼﻴﺪﻣﺎن اوﻟﻴﻪ ﺑﺎﻳﺪ اﻧﺪازه ﻧﻬﺎﻳﻲ ‪ Layout‬ﺑﺎ اﺣﺘﺴﺎب ‪ Pad Ring‬ﻫﺎ ﻣﺸﺨﺺ ﺷﻮد‪ .‬ﻃﺮاح‬

‫ﭘﺲ از ﻗﺮار دادن ‪ Pad Ring‬در ﺣﺎﺷﻴﻪ ﺳﺎﻳﺰ ﻣﻮرد ﻧﻈﺮ و ﺑﺎ در ﻧﻈﺮ ﮔﺮﻓﺘﻦ ﻓﻀﺎي ﻻزم ﺑﺮاي ﺑﺮﻗﺮاري‬

‫اﺗﺼﺎﻻت ﻫﺴﺘﻪ ‪ IC‬ﺑﻪ ‪ Pad Ring‬اﻧﺪازهي ﻧﻬﺎﻳﻲ ﻫﺴﺘﻪ ‪ IC‬را ﺑﺪﺳﺖ ﺧﻮاﻫﺪ آورد‪.‬‬

‫دﻗﺖ ﺷﻮد ﻛﻪ ﻫﺴﺘﻪ ‪ IC‬از ﻧﻈﺮ ‪ LVS‬و ‪ DRC‬ﻣﻮرد ﺑﺎﺷﺪ و ﻫﻤﭽﻨﻴﻦ ﺷﺒﻴﻪﺳﺎزيﻫﺎي ﻻزم ﭼﻪ ﻗﺒﻞ از‬

‫‪ Layout‬و ﭼﻪ ﺑﻌﺪ از آن ﺑﺮاي ﺑﺮرﺳﻲ ﻋﻤﻠﻜﺮد ‪ IC‬اﻧﺠﺎم ﺷﺪه ﺑﺎﺷﻨﺪ‪ .‬ﭘﺲ از ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ﻻزم ﺑﻴﻦ‬

‫ﻫﺴﺘﻪ و ‪ Pad Ring‬دوﺑﺎره ﺑﺎﻳﺪ ﻛﻞ ‪ IC‬را از ﻧﻈﺮ ‪ LVS‬و ‪ DRC‬ﭼﻚ ﻛﺮد‪.‬‬

‫در ﺷﻜﻞ ‪ 4-8‬ﻃﺮح ‪ Layout‬ﻳﻚ ﻫﺴﺘﻪ ‪ IC‬ﻛﻪ از ﻧﻈﺮ ‪ LVS‬و ‪ DRC‬ﻣﻮرد ﺗﺎﻳﻴﺪ ﻣﻲﺑﺎﺷﺪ ﻧﺸﺎن داده ﺷﺪه‬

‫اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 4-8‬ﻫﺴﺘﻪ ﻳﻚ ‪IC‬‬

‫از آﻧﺠﺎ ﻛﻪ ﺑﺮاي ﺑﺮﻗﺮاري ارﺗﺒﺎط ﺑﺎ دﻧﻴﺎي ﺧﺎرج ﻫﺴﺘﻪ ﻧﻴﺎز ﺑﻪ ﻳﻚ ‪ Pad Ring‬دارد ﻃﺮح ‪ Layout‬ﻳﻚ‬

‫‪ Pad Ring‬ﻛﻪ از ﻧﻈﺮ اﺑﻌﺎد ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﻫﺴﺘﻪ ﺷﻜﻞ ‪ 4-8‬ﻣﻲﺑﺎﺷﺪ در ﺷﻜﻞ ‪ 5-8‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬در‬

‫ﻧﻬﺎﻳﺖ ﻣﻄﺎﺑﻖ ﻫﺴﺘﻪ را در داﺧﻞ ‪ Pad Ring‬ﻗﺮار داده و اﺗﺼﺎﻻت ﻻزم را ﺑﺮﻗﺮار ﻣﻲﻛﻨﻴﻢ‪.‬‬

‫‪349‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﺷﻜﻞ ‪ 5-8‬ﻃﺮح ‪ Pad Ring‬ﻳﻚ ‪IC‬‬

‫ﺷﻜﻞ ‪ 6-8‬ﻃﺮح ﻧﻬﺎﻳﻲ ﻳﻚ ‪IC‬‬

‫در ﺷﻜﻞ ‪ 7-8‬ﻳﻚ ‪ IC‬آﻣﻮزﺷﻲ ﺑﺎ ﻫﺴﺘﻪ ﻛﻮﭼﻚ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ ﺗﺎ ﻧﻮارﻫﺎي اﺗﺼﺎل ﺑﻴﻦ ﻫﺴﺘﻪ و‬

‫‪ Pad Ring‬ﻗﺎﺑﻞ روﻳﺖ ﺑﺎﺷﻨﺪ‪.‬‬

‫‪350‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﺷﻜﻞ ‪ 7-8‬ﻃﺮح ‪ Layout‬ﻳﻚ ‪ IC‬ﺑﺎ ﻫﺴﺘﻪ ﻛﻮﭼﻚ‬

‫ﻋﻠﺖ اﺻﻠﻲ ﻗﺮار دادن ﭘﺪﻫﺎ ﺑﺮﻗﺮاري ﻳﻚ اﺗﺼﺎل اﻳﻤﻦ ﺑﻴﻦ ﺳﻴﻢﻫﺎ و ‪ die‬ﻣﻲﺑﺎﺷﺪ‪ .‬در زﻳﺮ ﺑﻪ ﺑﻴﺎن ﭼﻨﺪ ﻧﻜﺘﻪ‬

‫در ﻣﻮرد ﭘﺪﻫﺎ ﻣﻲﭘﺮدازﻳﻢ ‪:‬‬

‫اﻧﺪازه ﭘﺪﻫﺎ ‪ :‬اﻧﺪازه ﭘﺪﻫﺎ ﺑﺎﻳﺪ ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﺳﻴﻢ اﺗﺼﺎل دﻫﻨﺪه )‪ (wire bond‬ﺑﺎﺷﺪ‪ .‬اﮔﺮﭼﻪ اﻳﻦ ﻣﺤﺪودﻳﺖ‬

‫ﻣﺮﺑﻮط ﺑﻪ ﻣﺎﺷﻴﻦ اﺗﺼﺎل دﻫﻨﺪه اﺳﺖ اﻣﺎ ﺟﺰو ﻳﻜﻲ از ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ‪ Layout‬ﺑﻪ ﺣﺴﺎب ﻣﻲآﻳﺪ‪.‬‬

‫ﻓﺎﺻﻠﻪ ﭘﺪﻫﺎ ‪ :‬ﻧﻪ ﺗﻨﻬﺎ اﻧﺪازه ﭘﺪﻫﺎ ﺑﺎﻳﺪ ﻣﺸﺨﺺ ﺑﺎﺷﺪ ﺑﻠﻜﻪ ﺑﺎ ﻓﺎﺻﻠﻪ ﻣﻌﻴﻨﻲ ﻧﺴﺒﺖ ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻗﺮار ﮔﻴﺮﻧﺪ ﺗﺎ‬

‫ﻣﺎﻧﻊ اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﺪه ﺳﻴﻢﻫﺎي اﺗﺼﺎل دﻫﻨﺪه ﺷﻮﻧﺪ‪ .‬اﻳﻦ ﻗﺎﻋﺪه را ﻣﻲﺗﻮان ﺑﺮ اﺳﺎس ﻓﺎﺻﻠﻪ ﻣﺮﻛﺰ ﭘﺪﻫﺎ‬

‫ﺗﻌﺮﻳﻒ ﻛﺮد‪ .‬ﺑﻪ ﻃﻮر ﻣﺸﺎﺑﻪ اﮔﺮﭼﻪ اﻳﻦ ﻣﺤﺪودﻳﺖ ﻧﻴﺰ ﻧﺎﺷﻲ از ﻣﺎﺷﻴﻦﻫﺎي اﺗﺼﺎل دﻫﻨﺪه اﺳﺖ وﻟﻲ ﺑﻪ‬

‫ﻋﻨﻮان ﻗﻮاﻋﺪ ﻃﺮاﺣﻲ ‪ Layout‬در ﻧﻈﺮ ﮔﺮﻓﺘﻪ ﻣﻲﺷﻮد‪.‬‬

‫ﻓﺎﺻﻠﻪ ﭘﺪﻫﺎ ﺑﺎ ﺳﺎﻳﺮ ﺳﺎﺧﺘﺎرﻫﺎ ‪ :‬ﺑﺮاي اﺟﺘﻨﺎب از اﺗﺼﺎل ﻛﻮﺗﺎه ﺷﺪن ﺳﻴﻢﻫﺎي اﺗﺼﺎل دﻫﻨﺪه ﺑﺎ ﺳﺎﻳﺮ‬

‫ﺳﺎﺧﺘﺎرﻫﺎي ﻣﻮﺟﻮد در ﻣﺪار داﺧﻠﻲ اﻳﻦ ﻓﺎﺻﻠﻪ در ﻗﻮاﻋﺪ ﻣﺮﺑﻮط ﺑﻪ ﻓﻮاﺻﻞ آورده ﺷﺪه اﺳﺖ‪.‬‬

‫ﻓﺎﺻﻠﻪ ﭘﺪﻫﺎ ﺑﺎ ﻣﺤﻞ ﺣﻜﺎﻛﻲ ‪ :‬ﺑﺮاي ﺟﻠﻮﮔﻴﺮي از وارد ﺷﺪن ﺻﺪﻣﻪ ﺑﻪ ﺳﺎﺧﺘﺎر ﭘﺪﻫﺎ آﻧﻬﺎ را ﺑﺎ ﻓﺎﺻﻠﻪ‬

‫ﻣﺸﺨﺼﻲ از ﻟﺒﻪ ‪ IC‬ﻗﺮار ﻣﻲدﻫﻨﺪ‪.‬‬

‫‪351‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﻣﻨﺎﻃﻖ ﻣﻤﻨﻮﻋﻪ ﺑﺮاي ﭘﺪﻫﺎ ‪ :‬ﺑﻌﻀﻲ ﻣﻨﺎﻃﻖ ﻣﺜﻞ ﮔﻮﺷﻪﻫﺎي ‪ IC‬ﺑﺮاي ﻗﺮار دادن ﭘﺪﻫﺎ ﻣﻨﺎﺳﺐ ﻧﻴﺴﺘﻨﺪ‪.‬‬

‫اﺗﺼﺎل ﺑﺎ زاوﻳﻪ ‪ 45‬درﺟﻪ ﺑﻪ ﭘﺪﻫﺎ ‪ :‬از آﻧﺠﺎ ﻛﻪ ﭘﺪﻫﺎ در ارﺗﺒﺎط ﺑﺎ دﻧﻴﺎي ﺧﺎرج ﺑﺎ وﻟﺘﺎژﻫﺎ و ﺟﺮﻳﺎنﻫﺎي‬

‫ﺑﺎﻻﻳﻲ روﺑﺮو ﻫﺴﺘﻨﺪ ﺑﺮاي اﺟﺘﻨﺎب از ﮔﻮﺷﻪﻫﺎي ﺗﻴﺰ و ﺗﺠﻤﻊ ﺑﺎر اﺗﺼﺎﻻت ﺑﻪ ﭘﺪﻫﺎ ﺑﺎ زاوﻳﻪ ‪ 45‬درﺟﻪ اﻧﺠﺎم‬

‫ﻣﻲﺷﻮد‪.‬‬

‫از آﻧﺠﺎ ﻛﻪ ﭘﺪﻫﺎ ﭘﻞ ارﺗﺒﺎﻃﻲ ﺑﻴﻦ ‪ IC‬و دﻧﻴﺎي ﺧﺎرج ﻫﺴﺘﻨﺪ ﺑﺮاي ﺣﻔﺎﻇﺖ از ‪ IC‬در ﻣﻘﺎﺑﻞ ﺗﺨﻠﻴﻪ ﺑﺎرﻫﺎي‬

‫اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ )‪ (ESD‬ﺳﺎﺧﺘﺎرﻫﺎي ﺧﻔﺎﻇﺘﻲ در داﺧﻞ آﻧﻬﺎ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪.‬‬

‫در ﺷﻜﻞ ‪ 8-8‬ﻃﺮح ﻛﺎﻣﻞ ﺷﺪهاي از ﻳﻚ ‪ IC‬ﺑﻪ ﻫﻤﺮاه ‪ Pad Ring‬آن ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ‬

‫ﻗﺒﻼ ﻫﻢ ﺑﻪ آن اﺷﺎره ﺷﺪه اﺳﺖ ﺑﺮاي ﺣﻔﺎﻇﺖ ﺳﻴﮕﻨﺎلﻫﺎ و ﺳﺎﺧﺘﺎرﻫﺎي ﺣﺴﺎس ﺑﻪ ﻧﻮﻳﺰ ﻗﺴﻤﺖ دﻳﺠﻴﺘﺎل و‬

‫آﻧﺎﻟﻮگ از ﻳﻜﺪﻳﮕﺮ ﺟﺪا ﺷﺪهاﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 8-8‬ﻃﺮح ‪ Layout‬ﻛﺎﻣﻞ ﺷﺪه ﻳﻚ ‪IC‬‬

‫‪352‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫در ﺷﻜﻞ ‪ 9-8‬ﻻﻳﻪﻫﺎي ﺗﺸﻜﻴﻞ دﻫﻨﺪه ﻳﻚ ‪ Pad‬در ﻳﻚ ﭘﺮوﺳﻪ ﺳﻪ ﻣﺘﺎﻟﻪ ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 9-8‬ﻻﻳﻪ ﻫﺎي ﺗﺸﻜﻴﻞ دﻫﻨﺪه ‪ Pad‬ﻫﺎ‬

‫در ﺷﻜﻞ ‪ 10-8‬ﺳﺎﺧﺘﺎر ﻛﻠﻲ ﻳﻚ ‪ Pad‬ﻧﺸﺎن داده ﺷﺪه اﺳﺖ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد ﻫﺮ ‪ Pad‬از‬

‫ﭼﻬﺎر ﺑﺨﺶ ﺗﺸﻜﻴﻞ ﺷﺪه اﺳﺖ‪ .‬ﻳﻚ ﺑﺨﺶ ﺑﻪ ﻧﺎم ‪ BONDING PAD‬ﻛﻪ ﻧﻮارﻫﺎي اﺗﺼﺎل دﻫﻨﺪه ﻫﺴﺘﻪ ﺑﻪ‬

‫‪ Pad Ring‬ﺑﻪ اﻳﻦ ﺑﺨﺶ ﻣﺘﺼﻞ ﻣﻲﺷﻮﻧﺪ‪ ,‬دو ﺑﺨﺶ ﺑﺮاي ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ‪ NMOS ) ESD‬و ‪ (PMOS‬و‬

‫ﺑﺨﺸﻲ دﻳﮕﺮ ﺑﺮاي ﺑﺨﺶ ﻣﻨﻄﻘﻲ ‪. Pad‬‬

‫‪353‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﺷﻜﻞ ‪ 10-8‬ﺳﺎﺧﺘﺎر ﻛﻠﻲ ‪Pad‬ﻫﺎ‬

‫در ﭼﻬﺎر ﮔﻮﺷﻪ ‪ Pad Ring‬از ﻧﻮﻋﻲ ‪ Pad‬ﺑﻪ ﻧﺎم ‪ Corner Pad‬اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬اﻳﻦ ‪ Pad‬ﻫﺎ ﺑﺮاي‬

‫ﭘﻴﻮﺳﺘﮕﻲ ﺧﻄﻮط ‪ Vdd‬و ‪ Vss‬اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ .‬ﻧﻤﻮﻧﻪاي از اﻳﻦ ﻧﻮع ‪ Pad‬در ﺷﻜﻞ ‪ 11-8‬ﻧﺸﺎن داده‬

‫ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 11-8‬ﻧﻤﻮﻧﻪ اي از ‪Corner Pad‬‬

‫‪354‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﻫﻤﺎﻧﻄﻮر ﻛﻪ در ﻓﺼﻞ ﺧﻄﺎﻫﺎي ﻣﺘﺪاول و در ﺑﺨﺶ ﻣﺪارات ‪ ESD‬ذﻛﺮ ﺷﺪ ﻧﻮع ﻣﺘﺪاوﻟﻲ از ﺳﺎﺧﺘﺎر ‪ESD‬‬

‫اﺳﺘﻔﺎده از دو دﻳﻮد ﺑﻪ ﺻﻮرت ﻣﻌﻜﻮس ﻳﻜﺪﻳﮕﺮ ﻣﻲﺑﺎﺷﺪ‪ .‬در اﻳﻦ ﺣﺎﻟﺖ اﻳﻦ دﻳﻮدﻫﺎ ﺑﺎﻋﺚ ﻣﺤﺪود ﺷﺪن‬

‫ﺳﻴﮕﻨﺎل ﺑﻴﻦ دو وﻟﺘﺎژ ‪ Vdd‬و ‪ GND‬ﻣﻲﺷﻮﻧﺪ‪ .‬اﻳﻦ دﻳﻮدﻫﺎ را ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 12-8‬ﺑﺎ اﺳﺘﻔﺎده از‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي دﻳﻮد ﻛﺎﻧﺘﻜﺘﺪ‪ 90‬ﻣﻲﺳﺎزﻧﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 12-8‬ﺳﺎﺧﺘﺎر داﺧﻠﻲ ﻳﻚ ‪Pad‬‬

‫‪ 1-8‬اﻧﻮاع ‪Pad‬‬

‫ﭘﺪﻫﺎ ﻣﺘﻨﺎﺳﺐ ﺑﺎ ﻧﻮع ﺳﻴﮕﻨﺎﻟﻲ ﻛﻪ ﺑﻪ آﻧﻬﺎ ﻣﺘﺼﻞ ﻣﻲﺷﻮد داراي اﻧﻮاع ﻣﺨﺘﻠﻔﻲ ﻣﻲﺑﺎﺷﻨﺪ‪:‬‬

‫‪92‬‬
‫‪ ‬ﭘﺪ دو ﻃﺮﻓﻪ‪ : (bidir) 91‬ﭘﺪﻫﺎي دو ﻃﺮﻓﻪ ﺑﺎ ﻓﻌﺎل ﺳﺎز ﺑﺎﻻ‬

‫اﻳﻦ ﭘﺪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 13-8‬داراي ﭼﻬﺎر ﭘﺎﻳﺎﻧﻪ ﻣﻲﺑﺎﺷﺪ ) ‪ .( DI , OEN ,DO, YPAD‬اﮔﺮ ‪ OEN=1‬ﺑﺎﺷﺪ‬

‫آﻧﮕﺎه ‪ YPAD=DO‬و در ﻏﻴﺮ اﻳﻦ ﺻﻮرت ‪. YPAD=Z‬‬

‫‪90‬‬
‫‪Diod Connected‬‬
‫‪91‬‬
‫‪Bidirectional‬‬
‫‪92‬‬
‫‪High Enable‬‬

‫‪355‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﺷﻜﻞ ‪ 13-8‬ﺳﺎﺧﺘﺎر ﭘﺪ دو ﻃﺮﻓﻪ‬

‫‪ ‬ﭘﺪ ورودي ‪ :‬ﭘﺪ ورودي دﻳﺠﻴﺘﺎل‬

‫اﻳﻦ ﭘﺪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 14-8‬داراي دو ﭘﺎﻳﺎﻧﻪ ﻣﻲﺑﺎﺷﺪ )‪ .( YPAD, DI‬اﻳﻦ ﭘﺪ ﺗﻨﻬﺎ ﺑﺮاي ﺳﻴﮕﻨﺎلﻫﺎي‬

‫ورودي اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﭘﺪ ﻣﺸﺎﺑﻪ ﭘﺪ دو ﻃﺮﻓﻪ اﺳﺖ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ ﭘﺎﻳﺎﻧﻪ ‪ EN‬آن ﺑﻪ ﺻﻮرت ﭘﻴﺶ‬

‫ﻓﺮض در ﺳﻄﺢ ﭘﺎﻳﻴﻦ ﻗﺮار داده ﺷﺪه اﺳﺖ‪.‬‬

‫ﺷﻜﻞ ‪ 14-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ورودي دﻳﺠﻴﺘﺎل‬

‫‪ ‬ﭘﺪ ﺧﺮوﺟﻲ ‪ :‬ﭘﺪ ﺧﺮوﺟﻲ دﻳﺠﻴﺘﺎل‬

‫اﻳﻦ ﭘﺪ ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 15-8‬داراي دو ﭘﺎﻳﺎﻧﻪ ﻣﻲﺑﺎﺷﺪ ) ‪ .( YPAD ,DO‬اﻳﻦ ﭘﺪ ﺗﻨﻬﺎ ﺑﺮاي ﺳﻴﮕﻨﺎلﻫﺎي ﺧﺮوﺟﻲ‬

‫اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪ .‬اﻳﻦ ﭘﺪ ﻣﺸﺎﺑﻪ ﭘﺪ دو ﻃﺮﻓﻪ اﺳﺖ ﺑﺎ اﻳﻦ ﺗﻔﺎوت ﻛﻪ ﭘﺎﻳﺎﻧﻪ ‪ EN‬آن ﺑﻪ ﺻﻮرت ﭘﻴﺶ ﻓﺮض در ﺳﻄﺢ‬

‫ﺑﺎﻻ ﻗﺮار داده ﺷﺪه اﺳﺖ‪.‬‬

‫‪356‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﺷﻜﻞ ‪ 15-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ﺧﺮوﺟﻲ‬

‫‪ ‬ﭘﺪ ﻣﻨﺎﺑﻊ ‪ :‬ﭘﺪﻫﺎي ‪ Vdd‬و ‪Vss‬‬

‫اﻳﻦ ﭘﺪﻫﺎ ﺑﺮاي ﺑﺮﻗﺮاري اﺗﺼﺎﻻت ﻣﻨﺎﺑﻊ ﺗﻐﺬﻳﻪ ﺑﻪ ﻫﺴﺘﻪ ‪ IC‬و ‪ Pad Ring‬اﺳﺘﻔﺎده ﻣﻲﺷﻮﻧﺪ‪ ).‬ﺷﻜﻞ ‪16-8‬‬

‫وﺷﻜﻞ ‪( 17-8‬‬

‫ﺷﻜﻞ ‪ 16-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ‪Vdd‬‬

‫ﺷﻜﻞ ‪ 17-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ‪GND‬‬

‫‪ ‬ﭘﺪ ورودي ‪ -‬ﺧﺮوﺟﻲ )‪ : (IO‬ﭘﺪ آﻧﺎﻟﻮگ ﻛﻪ در دو ﻧﻮع ﻣﻮﺟﻮد اﺳﺖ ) ﺑﺎ ﻣﻘﺎوﻣﺖ ﺳﺮي و ﺑﺪون ﻣﻘﺎوﻣﺖ‬

‫ﺳﺮي(‬

‫‪ ‬ﭘﺪ ﻓﺎﺻﻠﻪدﻫﻨﺪه ‪ :‬ﭘﺪ ﺑﺪون اﺗﺼﺎل ﻛﻪ ﺗﻨﻬﺎ ﺑﺮاي ﻓﺎﺻﻠﻪ دادن ﺑﻴﻦ ﭘﺪﻫﺎي دﻳﮕﺮ اﺳﺘﻔﺎده ﻣﻲﺷﻮد‪) .‬ﺷﻜﻞ‬

‫‪( 18-8‬‬

‫‪357‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻓﺼﻞ ﻫﺸﺘﻢ‪ :‬ﻧﺤﻮه ﻗﺮار دادن و رﺳﻢ ‪Pad Ring‬‬

‫ﺷﻜﻞ ‪ 18-8‬ﺳﺎﺧﺘﺎر ﭘﺪ ﺑﺪون اﺗﺼﺎل‬

‫ﭘﺲ از آﻧﻜﻪ ‪ Pad Ring‬و ﻫﺴﺘﻪ ‪ IC‬ﺑﻪ ﻳﻜﺪﻳﮕﺮ ﻣﺘﺼﻞ ﺷﺪﻧﺪ ﺑﺎﻳﺪ ﻛﻞ ‪ IC‬را از ﻧﻈﺮ ‪ LVS‬و ‪ DRC‬ﭼﻚ ﻛﺮد‪.‬‬

‫ﻣﻬﻤﺘﺮﻳﻦ اﺗﺼﺎﻻﺗﻲ ﻛﻪ ﺑﺎﻳﺪ ﺣﺘﻤﺎ ﭼﻚ ﺷﻮﻧﺪ اﺗﺼﺎﻻت ‪ Vdd‬و ‪ GND‬ﻣﻲﺑﺎﺷﻨﺪ‪ .‬اﺗﺼﺎل ‪ Vdd‬در ﺷﻜﻞ ‪ 19-8‬و‬

‫اﺗﺼﺎل ‪ GND‬در ﺷﻜﻞ ‪ 20-8‬ﻣﺸﺨﺺ ﺷﺪه اﻧﺪ‪ .‬ﻫﻤﺎﻧﻄﻮر ﻛﻪ ﻣﺸﺎﻫﺪه ﻣﻲﺷﻮد اﺗﺼﺎﻻت ‪ Vdd‬و ‪ GND‬در ﺳﺮﺗﺎﺳﺮ‬

‫ﺣﻠﻘﻪ ‪ Pad Ring‬ﻛﺸﻴﺪه ﺷﺪهاﻧﺪ‪ .‬ﺑﺮاي آﺷﻨﺎﻳﻲ ﺑﻴﺸﺘﺮ ﺑﺎ اﻧﻮاع ﭘﺪﻫﺎ و ﺳﺎﺧﺘﺎرﻫﺎي ﻣﻮﺟﻮد در آﻧﻬﺎ ﺑﻪ ﻛﺘﺎبﻫﺎي‬

‫ﻣﺮﺑﻮﻃﻪ رﺟﻮع ﺷﻮد ]‪.[4‬‬

‫ﺷﻜﻞ ‪ 19-8‬اﺗﺼﺎل ‪Vdd‬‬

‫ﺷﻜﻞ ‪ 20-8‬اﺗﺼﺎل ‪GND‬‬

‫‪358‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﺿﻤﺎﻳﻢ‬

‫‪ 9‬ﺿﻤﺎﻳﻢ‬

‫)‪ (A‬ﻓﻬﺮﺳﺖ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ در ﭘﻨﺠﺮه ‪: Layout‬‬

‫‪ ‬ﻛﻠﻴﺪﻫﺎي ﺗﺮﻛﻴﺒﻲ‪:‬‬

‫‪ Shift + x ‬ورود ﺑﻪ ﻳﻚ ﺑﻼك زﻳﺮﻳﻦ در ﻃﺮﺣﻲ ﻛﻪ داراي ﭼﻨﺪ زﻳﺮ ﺑﻼك ﻣﻲ ﺑﺎﺷﺪ‪.‬‬

‫‪ Shift + b ‬ﺧﺮوج از ﻳﻚ ﺑﻼك زﻳﺮﻳﻦ در ﻃﺮﺣﻲ ﻛﻪ داراي ﭼﻨﺪ زﻳﺮ ﺑﻼك ﻣﻲ ﺑﺎﺷﺪ‪.‬‬

‫‪ Shift + m ‬ادﻏﺎم ﻛﺮدن دو ﻧﻮار از ﻳﻚ ﺟﻨﺲ و ﺗﺒﺪﻳﻞ آن ﺑﻪ ﻳﻚ ﻧﻮار واﺣﺪ‪.‬‬

‫‪ Shift + z ‬ﻛﻮﭼﻜﻨﻤﺎﻳﻲ در ﭘﻨﺠﺮه ‪(Zoom Out ) Virtuoso‬‬

‫‪ Ctrl + z ‬ﺑﺰرﮔﻨﻤﺎﻳﻲ در ﭘﻨﺠﺮه ‪(Zoom In) Virtuoso‬‬

‫‪ ‘]’ ‬ﻛﻮﭼﻜﻨﻤﺎﻳﻲ در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ )‪(Zoom Out‬‬

‫‪ ‘[‘ ‬ﺑﺰرﮔﻨﻤﺎﻳﻲ در ﭘﻨﺠﺮه ﺷﻤﺎﺗﻴﻚ )‪(Zoom In‬‬

‫‪ Shift + f ‬ﻧﺸﺎن دادن ﻣﺤﺘﻮاي داﺧﻠﻲ ﺑﻼك ﻫﺎ و ﻗﻄﻌﺎت در ‪Layout‬‬

‫‪ ‬ﻛﻠﻴﺪﻫﺎي ﻏﻴﺮ ﺗﺮﻛﻴﺒﻲ ‪:‬‬

‫‪ X ‬ﺗﻐﻴﻴﺮ در ﺑﻼك زﻳﺮﻳﻦ در ﺻﻔﺤﻪ ‪ Layout‬ﻃﺮح اﺻﻠﻲ‬

‫‪ O ‬ﻗﺮار دادن ﻛﺎﻧﺘﻜﺖ ﻳﺎ ‪via‬‬

‫‪ K ‬اﺳﺘﻔﺎده از ﺧﻂ ﻛﺶ‬

‫‪ L ‬ﻗﺮار دادن ﺑﺮﭼﺴﺐ )‪(Lable‬‬

‫‪ G ‬ﻓﻌﺎل ﻛﺮدن ‪gravity‬‬

‫‪ F ‬ﻧﺸﺎن دادن ﻛﻞ ﺻﻔﺤﻪ ﻃﺮح )‪(Full screen‬‬

‫‪ R ‬رﺳﻢ ﻣﺴﺘﻄﻴﻞ )‪(Rectangle‬‬

‫‪359‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﺿﻤﺎﻳﻢ‬

‫‪ C ‬ﻛﭙﻲ ﻛﺮدن ﻳﻚ ﻗﻄﻌﻪ ﻳﺎ ﺑﻼك )‪(Copy‬‬

‫‪ M ‬ﺟﺎﺑﻪ ﺟﺎ ﻛﺮدن ﻳﻚ ﻗﻄﻌﻪ ﻳﺎ ﺑﻼك )‪(Move‬‬

‫‪ S ‬ﻛﺸﻴﺪن و اﻣﺘﺪاد دادن ﻳﻚ ﻧﻮار )‪(Stretch‬‬

‫‪ D ‬ﺧﺎرج ﻛﺮدن ﻳﻚ ﻗﻄﻌﻪ از ﺣﺎﻟﺖ اﻧﺘﺨﺎب )‪(Deselect‬‬

‫‪ U ‬ﻟﻐﻮ ﻛﺮدن دﺳﺘﻮر ﭘﻴﺸﻴﻦ )‪(Undo‬‬

‫‪ P ‬رﺳﻢ ﻛﺮدن ﻧﻮار ﺑﺎ ﻗﺎﺑﻠﻴﺖ اﻧﺘﺨﺎب زاوﻳﻪ )‪(Path‬‬

‫‪ I ‬ﻗﺮار دادن ﻗﻄﻌﺎت ﻳﺎ ﺑﻼك ﻫﺎ در ﺻﻔﺤﻪ ‪(Instance) Layout‬‬

‫‪ E ‬ﺗﻨﻈﻴﻢ ﮔﺰﻳﻨﻪ ﻫﺎي ﻧﻤﺎﻳﺸﻲ )در اﻳﻦ ﭘﻨﺠﺮه ﻣﻮاردي ﻧﻈﻴﺮ ﻧﻤﺎﻳﺶ اﺳﻢ ﭘﻴﻦ ) ‪Display Pin‬‬

‫‪ (Name‬ﻳﺎ ﺗﻨﻈﻴﻢ ﻓﻮاﺻﻞ ﺷﻄﺮﻧﺠﻲ)‪ (X or Y snap spacing=0.005‬در ﺻﻔﺤﻪ ‪ Layout‬ﻗﺎﺑﻞ‬

‫اﻧﺠﺎم اﺳﺖ‪(.‬‬

‫ﺑﺮاي ﻣﺸﺎﻫﺪه ﻟﻴﺴﺖ ﻛﺎﻣﻞ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ ﻣﻲ ﺗﻮاﻧﻴﺪ ﻃﺒﻖ دﺳﺘﻮر زﻳﺮ رﻓﺘﺎر ﻛﻨﻴﺪ‪:‬‬

‫‪ ‬در ﭘﻨﺠﺮه ‪ CIW‬ﮔﺰﻳﻨﻪ ‪ Options‬و ﺳﭙﺲ …‪ Bindkey‬را اﻧﺘﺨﺎب ﻣﻲ ﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪.( 1-9‬‬

‫ﺷﻜﻞ ‪ 1-9‬ﻧﺤﻮه ﺑﺎز ﻛﺮدن ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ‬

‫‪360‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﺿﻤﺎﻳﻢ‬

‫در ﻗﺴﻤﺖ ‪ Application type prefix‬ﺑﺮاي دﻳﺪن ﻟﻴﺴﺖ ﻛﻠﻴﺪ ﻫﺎي ﻣﻴﺎن ﺑﺮ در ‪ Layout‬ﮔﺰﻳﻨﻪ ‪Layout‬‬ ‫‪‬‬

‫و ﺑﺮاي دﻳﺪن ﻟﻴﺴﺖ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ در ﺷﻤﺎﺗﻴﻚ ﮔﺰﻳﻨﻪ ‪ Schematic‬را اﻧﺘﺨﺎب ﻣﻲ ﻛﻨﻴﻢ )ﻣﻄﺎﺑﻖ ﺷﻜﻞ‬

‫‪.( 2-9‬‬

‫ﺷﻜﻞ ‪ 2-9‬ﭘﻨﺠﺮه ﺗﻌﻴﻴﻦ ﻛﻠﻴﺪﻫﺎي ﻣﻴﺎن ﺑﺮ ﺑﺮاي ‪ view‬ﻫﺎي ﻣﺘﻔﺎوت‬

‫‪ ‬ﮔﺰﻳﻨﻪ ‪ show Bindkeys‬را اﻧﺘﺨﺎب ﻣﻲ ﻛﻨﻴﻢ‪ .‬ﻳﻚ ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﺷﺎﻣﻞ ﻟﻴﺴﺖ ﻛﺎﻣﻞ اﻳﻦ ﻛﻠﻴﺪ ﻫﺎي ﻣﻴﺎن ﺑﺮ‬

‫ﻣﻄﺎﺑﻖ ﺷﻜﻞ ‪ 3-9‬ﻇﺎﻫﺮ ﺧﻮاﻫﺪ ﺷﺪ‪.‬‬

‫ﺷﻜﻞ ‪ 3-9‬ﻓﺎﻳﻞ ﻣﺘﻨﻲ ﻣﺮﺑﻮط ﺑﻪ ﻛﻠﻴﺪ ﻫﺎي ﻣﻴﺎن ﺑﺮ در ‪Layout‬‬

‫‪361‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﻣﺮاﺟﻊ‬

‫ ﻣﺮاﺟﻊ‬10
[1] “Silicon VLSI Technology : Fundamentals, Practices and Modeling, 1/e” by James D.Plummer, Michael D.Deal

and Peter B.Griffin ISBN 8131726045 ISBN-13: 9788131726044 ,978-8131726044

[2] “The Art of Analog Layout” by Alan Hastings 2001 PRENTICE HALL Publication ISBN 0-13-0s7061-7

[3] “IC Layout Basics” by Christopher Saint and Judy Saint 2001 McGraw Hill Publication ISBN 0-17-138625-4

[4] “CMOS IC Layout” by DAN Clein 2000 by Elsevier ISBN-13: 978-0-7506-7194-1 ISBN-10: 0-7506-7194-7

[5] K. Fukuda et al., “Substrate noise reduction using active grand band filter in mixed-signal integrated circuit”

IEICE Trans. Fundamentals of Electronics, Communications and Computer Science, Vol. E80-A, pp.313-320, Feb.

1997

[6] B. Owens et al., “Simulation and measurement of supply and substrate noise in mixed-signal ICs,” IEEE J. Solid-

State Circuits, Vol.40, No.2, pp. 382-391, Feb. 2005

[7] “Analog and Mixed Signal VLSI Circuit Design” by Dr.Navakanta Bhat 2008 by ECE Department ISBN 0-7695-

1868-0.

[8] “Analog CMOS Design” by Razavi, McGraw Hill Publication ISBN 0-07-238032-2

362
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Index

321 .............................................................. CTMDUMMY A

122.......................................................................................... A/D
D

122 ..........................................................................................D/A B

36 ..........................................................................design flow 88 .................................................................................... bipolar

241 ..................................................... Design Rule Check 85 ................................................................................ bondpad

72................................................................................ detached 93 .............................................................................. bondwire

92 ...............................................................................................die 94....................................................................................... BPSG

64 ............................................................................... Diffusion C
312 ..............................................................................V2DMN 28 ................................................................................. Cadence

75 .................................................................................... doping 245 ................................................................................ Calibre

31 ..........................................................................................DRC 234 ........................................................................................... cdl

90 .......................................................................... Dry etching 325 ...................................................................... CDUMMY

E 180 .......................................................................................... Cell

85 ..........................................................................................ESD 43 .................................................................................... CMOS

195................................................................................... extract 60 ......................................................................................... CMP

F 114 ......................................................... common-centriod

272............................................................................... (finger)f 35 ................................................................................ Compass

94 ............................................................................. Filler Cell 185 .............................................. Composer_Schematic

66...................................................................................... CONT
G
114 ........................................................ cross-coupled pair
234 ..........................................................................................gds
81 ...................................................................................... 5CTM
280 ..................................................................................... glitch

363
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Index
34 ......................................................................................... mask H

71 ............................................................................... Matching 196............................................................................... HSPICE

35 ............................................................... Mentor Graphic I

71 ...................................................................................... Merge 34 ........................................................................................... IBM
87 ..................................................................... metallization 28 ............................................................................................... IC

39................................................................................. metaltop 180 ..................................................................................... & icfb

79............................................................................. MIMCAP 72 ............................................................................. integrated

99 ..................................................................... MISMATCH 234 ............................................................................... Inverter

93........................................................................... Mobile Ion

L
98...................................................................... Modification
35 ................................................................................... L_Edite
79............................................................................. MOSCAP
69.................................................................................... latchup
34 ....................................................................................... Mylar
28 ..................................................................................... Layout

N 147 ................................................................ ‫ ﻣﺮﺗﺒﻪ اي‬Layout

41 ................................................................................................ +N 54 ......................................................................................... LDD

75 .........................................................................................NAT 196................................................................................... license

76..................................................................................... NatVT 46.................................................................................. LOCOS

282................................................................. Net Parasitics 53 ................................................................................. LPCVD

37 ....................................................................................... netlist 213 ...................................................................................... LSW

298 ,71 ........................................................................... NIMP 31 ........................................................................................... LVS

41 ..................................................................................... NMOS 146.................................................................... 2LVS_PSUB

71 ,65........................................................................... NPLUS
M
304 .............................................................................. NWELL
269 ..................................................................... (M(Multiply

364
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 Index
R 41 ............................................................................... N-WELL

105 .......................................................................................... ring

O
96 .................................................................................... routing 93 .................................................................. Dry Corrosion
312 ......................................................................................... 0RP
P
316 .......................................................................... rwdummy
41 ................................................................................................ +P
S 94............................................................................................. Pad
30 .............................................................................. schematic
336 ............................................................................ Pad Ring
96 .........................................................................Signal Flow
35 ........................................................................................... PCB
195......................................................................... Simulation 31 ........................................................................................... PEX
196 .................................................................................. Spectre 47 .......................................................................... Photo resist

129 ................................................................ state transition 71 ........................................................................................ PIMP

48 ................................................................................. steppers 41 ...................................................................................... PMOS

89............................................................................ submicron 299 ........................................................................................ poly

34 .......................................................................................... SUN 325 ..................................................................................... 1poly

187 ................................................................................ Symbol 38 .............................................. post Layout simulation

T 65 ................................................................................... PPLUS

59......................................................................................... 2TiSi 74 .................................................................................... pselect

37 .......................................................................................... track 41 ................................................................................ P-WELL

37 ................................................................................. trade off Q

37 .................................................................transistor_level 132 .................................................................................... ‫ ﺳﻠﻒ‬Q
97.................................................................................. txt label

365
.‫ ﻣﺤﻔﻮظ اﺳﺖ‬ICIC ‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي‬
 ‫‪Index‬‬
‫ب‬ ‫‪V‬‬

‫‪213 .................................................................... Valid Layers‬‬

‫ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻜﻲ ‪90 ......................................................................‬‬
‫‪39 ............................................................................................... via‬‬
‫ﺑﺪﻧﻪ‪69 ...............................................................................................‬‬
‫‪321 ...................................................................................... 56via‬‬
‫ﺑﺴﺘﺮ ‪41 ..............................................................................................‬‬
‫‪183.............................................................................. Virtuoso‬‬
‫ﺑﻤﺒﺎران ﻳﻮﻧﻲ ‪51................................................................................‬‬
‫‪W‬‬
‫پ‬
‫‪30 ........................................................................................ wafer‬‬
‫ﭘﻨﺠﺮه ‪180 ............................................................................ CIW‬‬
‫‪200 .......................................................................... Waveform‬‬
‫ﭘﻨﺠﺮه ‪181 ...............................................Library Manager‬‬
‫‪300 .................................................................. WELLBODY‬‬
‫ﭘﻨﺠﺮه ﺷﺒﻴﻪ ﺳﺎزي ‪195...................................................................‬‬
‫‪280 .......................................................................... Wideband‬‬
‫ﭘﻴﻮﺳﺘﻪ ‪72.........................................................................................‬‬
‫آ‬
‫ت‬
‫آرﺳﻨﻴﻚ ‪52 ......................................................................................‬‬
‫ﺗﺨﻠﻴﻪ ﺑﺎر اﻟﻜﺘﺮواﺳﺘﺎﺗﻴﻚ ‪85 .........................................................‬‬
‫ا‬
‫ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪41 ....................................................................................‬‬
‫اﻛﺴﻴﺪ ﮔﻴﺖ ‪58 ................................................................................‬‬
‫ﺗﺮاﻧﺰﻳﺴﺘﻮر ‪76................................................................... DNW‬‬

‫ﺗﺮاﻧﺰﻳﺴﺘﻮرﻫﺎي ﺗﻨﻈﻴﻤﻲ ‪75 ..........................................................‬‬ ‫آ‬

‫ﺗﻌﻴﻴﻦ ‪145.................................................................. substrate‬‬ ‫آﻧﺘﻦ ‪85 .............................................................................................‬‬

‫ﺗﻘﻮﻳﺖ ﻛﻨﻨﺪه ﻋﻤﻠﻴﺎﺗﻲ )‪265 .................................... (op amp‬‬
‫ا‬
‫ﺗﻜﻨﻮﻟﻮژي ‪28 ............................................................. 18TSMC‬‬
‫اﻧﻮاع ﺳﻴﮕﻨﺎل ‪128 ............................................................................‬‬
‫ﺗﻮزﻳﻊ ﺣﺮارت ‪101..............................................................................‬‬
‫اﻳﺰوﻻﺳﻴﻮن ‪46..................................................................................‬‬
‫ﺗﻮﻧﻞ ‪132 ...........................................................................................‬‬
‫اﻳﻤﭙﻠﻨﺖ ‪45 .......................................................................................‬‬
‫ﺗﻴﺘﺎﻧﻴﻮم ‪58 .......................................................................................‬‬

‫‪366‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫‪Index‬‬
‫س‬ ‫ج‬

‫ﺳﺎﻧﺪوﻳﭻ ‪142 .....................................................................................‬‬ ‫ﺟﺎﺑﺠﺎﻳﻲ ﺷﻌﺎﻋﻲ ‪106 .......................................................................‬‬

‫ﺳﻠﻒ ‪83 ............................................................................................‬‬ ‫ﺟﺪا ‪72 ..............................................................................................‬‬

‫ش‬ ‫ﺟﺮﻳﺎن ﻫﺎي ﮔﺮداﺑﻲ‪40 ....................................................................‬‬

‫ﺟﻬﺖ ﮔﻴﺮي ﻛﺮﻳﺴﺘﺎل ‪45 ..............................................................‬‬

‫ﺷﺒﻴﻪ ﺳﺎزي ‪197...............................................................................‬‬

‫ﺷﺒﻴﻪ ﺳﺎزي ﺳﻴﺴﺘﻤﻲ‪30 ...............................................................‬‬ ‫چ‬

‫ﺷﻴﻠﺪ ‪132 ..........................................................................................‬‬ ‫ﭼﺎپ ﻛﺮدن در ‪229 ................................................... Cadence‬‬

‫ف‬ ‫ﭼﺮﺧﺶ ‪ 90‬درﺟﻪ ‪132 ...................................................................‬‬

‫ﭼﺮﺧﺶ ﻫﺎي ‪ 45‬درﺟﻪ اي ‪132 ...................................................‬‬

‫ﻓﺴﻔﺮ ‪54.............................................................................................‬‬

‫ﻓﺸﺎر اﻟﻜﺘﺮﻳﻜﻲ ﺑﺴﻴﺎر زﻳﺎد ‪84 .......................................................‬‬ ‫خ‬

‫ﻓﻮﺗﻮرزﻳﺴﺖ ‪48 ................................................................................‬‬ ‫ﺧﺎزن‪79 ............................................................................................‬‬

‫ﻓﻴﻨﮕﺮ ‪125..........................................................................................‬‬ ‫ﺧﺎزن ﻫﺎي ‪82 ............................................................. fringing‬‬

‫ق‬ ‫ﺧﺎزن ﻫﺎي ﭘﺎرازﻳﺘﻴﻚ ‪39 ...............................................................‬‬

‫ﺧﻄﺎي ﭼﮕﺎﻟﻲ )‪247 ..................................................(Density‬‬

‫ﻗﺎﻋﺪه اﻧﻄﺒﺎق ‪113 .............................................................................‬‬
‫ﺧﻮردﮔﻲ ﺧﺸﻚ ‪48 .........................................................................‬‬
‫ﻗﺎﻋﺪه ﭘﺮاﻛﻨﺪﮔﻲ ‪113 .......................................................................‬‬

‫ﻗﺎﻋﺪه ﺗﻘﺎرن ‪113 ...............................................................................‬‬

‫د‬

‫ﻗﺎﻋﺪه ﻓﺸﺮدﮔﻲ ‪113 .........................................................................‬‬ ‫دوﭘﻴﻨﮓ ‪45 .......................................................................................‬‬

‫دﻳﻤﺎﻧﺴﻴﻮن‪101 ..................................................................................‬‬
‫ك‬

‫ﻛﺎﻧﺘﻜﺖ ‪69 ........................................................................................‬‬ ‫ر‬

‫ﻛﺎﻧﺘﻜﺖ ‪333............................................................ Substrate‬‬ ‫رﺳﻢ ﻧﺘﺎﻳﺞ ﺷﺒﻴﻪ ﺳﺎزي ‪198 ..........................................................‬‬

‫‪367‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫‪Index‬‬
‫ﻣﻘﺎوﻣﺖ ﭘﻠﻲ ‪77 ...............................................................................‬‬ ‫ﻛﺎﻧﺘﻜﺖ ‪332 ......................................................................... well‬‬

‫ﻣﻘﺎوﻣﺖ ﻫﺎي ‪78 ............................................................ diffuse‬‬ ‫ﻛﻮﭘﻠﻴﻨﮓ ﺧﺎزﻧﻲ ‪131 .......................................................................‬‬

‫ﻣﻬﺎﺟﺮت اﻟﻜﺘﺮوﻧﻲ ‪85 .....................................................................‬‬ ‫گ‬

‫ﻣﻴﺪان ﻫﺎي اﻟﻜﺘﺮوﻣﻐﻨﺎﻃﻴﺴﻲ ‪105 ................................................‬‬
‫ﮔﺮادﻳﺎن ﻫﺎي ﻓﺸﺎر ‪106 ...................................................................‬‬
‫ﻣﻴﻨﻴﻤﻮم ‪118 ............................................................. matching‬‬
‫ل‬
‫ن‬
‫ﻻﻳﻪ ‪39 ..............................................................................................‬‬
‫ﻧﺎﺣﻴﻪ ‪64 .......................................................................... Active‬‬
‫م‬
‫ﻧﺎﺧﺎﻟﺼﻲ ‪45 .......................................................................................‬‬

‫ﻧﺮخ ﺧﻮردﮔﻲ ﭘﻠﻲ ﺳﻴﻠﻴﻜﻮن‪104....................................................‬‬ ‫ﻣﺎﻛﺰﻳﻤﻮم ‪118 ............................................................matching‬‬

‫ﻧﻤﻮدار ﻫﻴﺴﺘﻮﮔﺮام ‪100 .....................................................................‬‬ ‫ﻣﺘﻐﻴﺮﻫﺎي ﻃﺮح‪197 ........................................................................‬‬

‫ﻧﻮﺳﺎﻧﺎت اﺳﺘﺎﺗﻴﻚ راﻧﺪوم ‪102.........................................................‬‬ ‫ﻣﺘﻘﺎرن ‪108 ........................................................................................‬‬

‫ﻧﻮﺳﺎﻧﺎت ﺟﺎﻧﺒﻲ ‪103 .........................................................................‬‬ ‫ﻣﺘﻮﺳﻂ ‪118 ............................................................... matching‬‬

‫ﻧﻮﺳﺎﻧﺎت ﺳﻄﺤﻲ ‪103 .......................................................................‬‬ ‫ﻣﺪارات ﻣﺠﺘﻤﻊ ﺧﻄﻲ‪28 ...............................................................‬‬

‫ﻧﻮﻳﺰ ‪128 ............................................................................................‬‬ ‫ﻣﺪل ﺑﺪن اﻧﺴﺎن)‪86 ........................................................ (HBM‬‬

‫ﻣﺪل ﻗﻄﻌﻪ ﺷﺎرژ ﺷﺪه)‪86 .............................................. (CDM‬‬

‫ه‬
‫ﻣﺪل ﻣﺎﺷﻴﻦ)‪86 ................................................................. (MM‬‬
‫ﻫﺪاﻳﺖ اﻧﺘﻘﺎﻟﻲ‪42 .............................................................................‬‬
‫ﻣﺮﻛﺰ ﺟﺮم ‪107 ..................................................................................‬‬
‫و‬
‫ﻣﻘﺎوم ﺑﻪ ﻧﻮر ‪47 .................................................................................‬‬

‫وان دو ﻗﻠﻮ ‪41 ....................................................................................‬‬ ‫ﻣﻘﺎوﻣﺖ ‪77 .......................................................................................‬‬

‫وﻟﺘﺎژ ‪79................................................................................VBG‬‬ ‫ﻣﻘﺎوﻣﺖ ‪312 .............................................................. rnhpoly‬‬

‫وﻟﺘﺎژ آﺳﺘﺎﻧﻪ ‪52.................................................................................‬‬ ‫ﻣﻘﺎوﻣﺖ ‪315 .................................................................. rnwell‬‬

‫‪368‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬
 ‫ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري‬

‫‪ i‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Other‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬

‫‪ ii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Inverter‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ iii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Inverter‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ iv‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Inverter‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ v‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Inverter‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ vi‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Inverter‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ vii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Op-Amp‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ viii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Op-Amp‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ ix‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Op-Amp‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ x‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Op-Amp‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xi‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ OPAMP_New‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ OPAMP_New‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xiii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xiv‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xv‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xvi‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xvii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Other‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xviii‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xix‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬
‫‪ xx‬ﻓﺎﻳﻞ ﻣﺮﺑﻮﻃﻪ در ﺑﺴﺘﻪ ﻧﺮم اﻓﺰاري ﺿﻤﻴﻤﻪ در ﻗﺴﻤﺖ ‪ Devices‬ﻣﻮﺟﻮد ﻣﻲ ﺑﺎﺷﺪ‪.‬‬

‫ﭘﺎﻳﺎن‬

‫‪369‬‬
‫©ﺣﻖ ﭼﺎپ و ﻛﭙﻲ ﺑﺮداري ﺑﺮاي ‪ ICIC‬ﻣﺤﻔﻮظ اﺳﺖ‪.‬‬