The ASCII (ISO 646) Character Set

Dec Hex Char Usage Dec Hex Char Usage

 00 00 NUL Null character.  32 20 Space.

 01 01 SOH Start of header.  33 21 ! Exclamation mark.
 02 02 STX Start of text.  34 22 " Double quote.
 03 03 ETX End of text.  35 23 # Hash.
 04 04 EOT End of transmission.  36 24 $ Currency sign.
 05 05 ENQ Enquiry.  37 25 % Percent sign.
 06 06 ACK Acknowledge.  38 26 & Ampersand.
 07 07 BEL Bell, beep.  39 27 ' Apostrophe, quote.
 08 08 BS Backspace.  40 28 ( Left parenthesis.
 09 09 HT Horizontal tab.  41 29 ) Right parenthesis.
 10 0A LF Line feed.  42 2A * Asterisk, star.
 11 0B VT Vertical tab.  43 2B + Plus.
 12 0C FF Form feed.  44 2C , Comma.
 13 0D CR Carriage return.  45 2D ­ Minus , hyphen.
 14 0E SO Shift in.  46 2E . Full stop.
 15 0F SI Shift out.  47 2F / Solidus, slash.

 16 10 DLE Data link escape.  48 30 0 Zero.

 17 11 DC1 Device Ctrl1, XON.  49 31 1 One.
 18 12 DC2 Device Ctrl2  50 32 2 Two.
 19 13 DC3 Device Ctrl3, XOFF.  51 33 3 Three.
 20 14 DC4 Device Ctrl4  52 34 4 Four.
 21 15 NAK Negative ack.  53 35 5 Five.
 22 16 SYN Synchronous idle.  54 36 6 Six.
 23 17 ETB End transmit block.  55 37 7 Seven.
 24 18 CAN Cancel.  56 38 8 Eight.
 25 19 EM End of medium.  57 39 9 Nine.
 26 1A SUB Substitute.  58 3A : Colon.
 27 1B ESC Escape.  59 3B ; Semicolon.
 28 1C FS Field separator.  60 3C < Less than.
 29 1D GS Group separator.  61 3D = Equals.
 30 1E RS Record separator.  62 3E > Greater than.
 31 1F US Unit separator.  63 3F ? Question mark.
Within the United Kingdom, the graphic symbol corresponding to 23 Hex (35 decimal) may 
be displayed as the Sterling currency symbol (ISO 646).
 The ASCII (ISO 646) Character Set

Dec Hex Char Usage Dec Hex Char Usage

 64 40 @ At sign.  96 60 ` Grave, left quote.

 65 41 A  97 61 a
 66 42 B  98 62 b
 67 43 C  99 63 c
 68 44 D 100 64 d
 69 45 E 101 65 e
 70 46 F Upper 102 66 f Lower
 71 47 G 103 67 g
 72 48 H case 104 68 h case
 73 49 I 105 69 i
 74 4A J letters. 106 6A j letters.
 75 4B K 107 6B k
 76 4C L 108 6C l
 77 4D M 109 6D m
 78 4E N 110 6E n
 79 4F O 111 6F o

 80 50 P 112 70 p
 81 51 Q 113 71 q
 82 52 R 114 72 r
 83 53 S 115 73 s
 84 54 T 116 74 t
 85 55 U 117 75 u
 86 56 V 118 76 v
 87 57 W 119 77 w
 88 58 X 120 78 x
 89 59 Y 121 79 y
 90 5A Z 122 7A z
 91 5B [ Left square bracket. 123 7B { Left brace.
 92 5C \ Backslash. 124 7C | Vertical bar.
 93 5D ] Right square bracket. 125 7D } Right brace.
 94 5E ^ Caret, up­arrow. 126 7E ~ Tilde.
 95 5F _ Underscore. 127 7F DEL Delete, rubout.

ISO 646 is a 7­bit character encoding. ISO 4874 is an 8­bit character code containing ISO 
646 as a subset in which the leading bit is zero.
 JASPer Operation Codes

Code Mnemonic Description

00 ADD #data,A Add an immediate operand into register A.
01 ADD #data,B Add an immediate operand into register B.
02 ADD adr,A Add from a direct address into register A.
03 ADD adr,B Add from a direct address. into register B.
04 ADD (adr),A Add from an indirect address into register A.
05 ADD (adr),B Add from an indirect address into register B.
06 ADD B,A Add from B register into A register.
07 ADD A,B Add from A register into B register.
08 ADD (B),A Add from a register indirect operand into A register.
09 ADD (A),B Add from a register indirect operand into B register.
0A ADD B+adr,A Add from an indexed address into register A.
0B ADD A+adr,B Add from an indexed address into register B.

10 ADC #data,A Add with carry an immediate operand into register A.
11 ADC #data,B Add with carry an immediate operand into register B.
12 ADC adr,A Add with carry from a direct address into register A.
13 ADC adr,B Add with carry from a direct address. into register B.
14 ADC (adr),A Add with carry from an indirect address into register A.
15 ADC (adr),B Add with carry from an indirect address into register B.
16 ADC B,A Add with carry fromB register into A register.
17 ADC A,B Add with carry from A register into B register.
18 ADC (B),A Add with carry from a register indirect operand into A register.
19 ADC (A),B Add with carry from a register indirect operand into B register.
1A ADC B+adr,A Add with carry from an indexed address into register A.
1B ADC A+adr,B Add with carry from an indexed address into register B.

20 SUB #data,A Subtract an immediate operand from A register.
21 SUB #data,B Subtract an immediate operand from B register.
22 SUB adr,A Subtract a direct operand from register A.
23 SUB adr,B Subtract a direct operand from register B.
24 SUB (adr),A Subtract an indirect operand from register A.
25 SUB (adr),B Subtract an indirect operand from register B.
26 SUB B,A Subtract register B from register A.
27 SUB A,B Subtract register A from register B.
28 SUB (B),A Subtract a register indirect operand from register A.
29 SUB (A),B Subtract a register indirect operand from register B.
2A SUB B+adr,A Subract from an indexed address from register A.
2B SUB A+adr,B Subract from an indexed address from register B.
Code Mnemonic Description

32 SHL adr Shift left a direct operand.
34 SHL (adr) Shift left a indirect operand.
36 SHL A Shift left register A.
37 SHL B Shift left register B.
38 SHL (A) Shift left from a register indirect operand, address in A.
39 SHL (B) Shift left from a register indirect operand, address in B.
3A SHL A+adr Shift left from an indexed address (index in A).
3B SHL B+adr Shift left from an indexed address (index in B).

42 SHR adr Shift right a direct operand.
44 SHR (adr) Shift right a indirect operand.
46 SHR A Shift right register A.
47 SHR B Shift right register B.
48 SHR (A) Shift right from a register indirect operand, address in A.
49 SHR (B) Shift right from a register indirect operand, address in B.
4A SHR A+adr Shift right from an indexed address (index in A).
4B SHR B+adr Shift right from an indexed address (index in B).

50 AND #data,A AND an immediate operand into A register.
51 AND #data,B AND an immediate operand into B register.
52 AND adr,A AND a direct operand into A register.
53 AND adr,B AND a direct operand into B register.
54 AND (adr),A AND an indirect operand into A register.
55 AND (adr),B AND an indirect operand into B register.
56 AND B,A AND B register into A register.
57 AND A,B AND A register into B register.
58 AND (B),A AND a register indirect operand into A.
59 AND (A),B AND a register indirect operand into B.
5A AND B+adr,A AND an indexed operand into A.
5B AND A+adr,B AND an indexed operand into B.

60 OR #data,A OR an immediate operand into A register.
61 OR #data,B OR an immediate operand into B register.
62 OR adr,A OR a direct operand into A register.
63 OR adr,B OR a direct operand into B register.
64 OR (adr),A OR an indirect operand into A register.
65 OR (adr),B OR an indirect operand into B register.
66 OR B,A OR B register into A register.
67 OR A,B OR A register into B register.
68 OR (B),A OR a register indirect operand into A.
69 OR (A),B OR a register indirect operand into B.
6A OR B+adr,A OR an indexed operand into A.
6B OR A+adr,B OR an indexed operand into B.
Code Mnemonic Description

72 NOT adr NOT operation on a direct operand.
74 NOT (adr) NOT operation on an indirect operand.
76 NOT A NOT operation on A register.
77 NOT B NOT operation on B register.
78 NOT (A) NOT on a register indirect operand (address in A).
79 NOT (B) NOT on a register indirect operand (address in B).
7A NOT A+adr NOT on an indexed operand (index in A).
7B NOT B+adr NOT on an indexed operand (index in B).

80 CMP #data,A Compare an immediate operand with A register.
81 CMP #data,B Compare an immediate operand with B register.
82 CMP adr,A Compare a direct operand with A register.
83 CMP adr,B Compare a direct operand with B register.
84 CMP (adr),A Compare an indirect operand with A register.
85 CMP (adr),B Compare an indirect operand with B register.
86 CMP B,A Compare A register with B register.
87 CMP A,B Compare B register with A register.
88 CMP (B),A Compare A with a register indirect operand.
89 CMP (A),B Compare B with a register indirect operand.
8A CMP B+adr,A Compare with A an indexed operand (index in A).
8B CMP A+adr,B Compare with B an indexed operand (index in B).

90 MOVE #data,A Move an immediate operand into register A.
91 MOVE #data,B Move an immediate operand into register B.
92 MOVE adr,A Move from a direct address into register A.
93 MOVE adr,B Move from a direct address into register B.
94 MOVE (adr),A Move from an indirect address into register A.
95 MOVE (adr),B Move from an indirect address into register B.
96 MOVE B,A Move from B register into A register.
97 MOVE A,B Move from A register into B register.
98 MOVE (B),A Move from a register indirect operand into A register.
99 MOVE (A),B Move from a register indirect operand into B register.
9A MOVE B+adr,A Move from an indexed address (index in B) into A register.
9B MOVE A+adr,B Move from an indexed address (index in A) into B register.

A2 MOVE A,adr Move from register A into a direct address.
A3 MOVE B,adr Move from register B into a direct address.
A4 MOVE A,(adr) Move from register A into an indirect address.
A5 MOVE B,(adr) Move from register B into an indirect address.
A6 MOVE A,B Move from A register into B register.
A7 MOVE B,A Move from B register into A register.
A8 MOVE A,(B) Move from A register into an address held in B register.
A9 MOVE B,(A) Move from B register into an address held in A register.
AA MOVE A,B+adr Move from A register into an indexed address (index in B).
AB MOVE B,A+adr Move from B register into an indexed address (index in A).
Code Mnemonic Description

B0 BCC #dis Branch on carry clear (C=0) to a PC relative address.
B1 BCS #dis Branch on carry set (C=1) to a PC relative address.
B2 BCC adr Branch to an address if carry clear (C=0).
B3 BCS adr Branch to an address if carry set (C=1).
B4 BCC (adr) Branch to an indirect address if carry clear (C=0).
B5 BCS (adr) Branch to an indirect address if carry set (C=1).
C0 BPL #dis Branch on negative clear (N=0) to a PC relative address.
C1 BMI #dis Branch on negative set (N=1) to a PC relative address.
C2 BPL adr Branch to an address if negative clear (N=0).
C3 BMI adr Branch to an address if negative set (N=1).
C4 BPL (adr) Branch to an indirect address if negative clear (N=0).
C5 BMI (adr) Branch to an indirect address if negative set (N=1).
D0 BNE #dis Branch on zero clear (Z=0) to a PC relative address.
D1 BEQ #dis Branch on zero set (Z=1) to a PC relative address.
D2 BNE adr Branch to a direct address if zero clear (Z=0).
D3 BEQ adr Branch to a direct address if zero set (Z=1).
D4 BNE (adr) Branch to an indirect address if zero clear (Z=0).
D5 BEQ (adr) Branch to an indirect address if zero set (Z=1).

E2 JMP adr Jump to a direct address.
E4 JMP (adr) Jump to an indirect address.
E6 JMP A Jump to an address held in the A register.
E7 JMP B Jump to an address held in the B register.
E8 JMP (A) Jump to a register indirect address held in A register.
E9 JMP (B) Jump to a register indirect address held in B register.
EA JMP A+adr Jump to an indexed address (index in A).
EB JMP B+adr Jump to an indexed address (index in B).

F0 HALT Halt processor.
F1 BSR addr Branch to subroutine at direct address.
F2 RTS Return from subroutine.
FE ADD (A)+addr Add from register indirect (post increment) to memory.
FF RTI Return from interrupt.