Computer Architecture Assignment
Computer Architecture Assignment
input [31:0] a;
input[4:0] b;
output [31:0] x;
output [31:0] y;
assign x=y;
endmodule
input[31:0] a;
output ans;
reg ans;
input [4:0] b;
alw ays @( b)
begin
if ( b==5' b00000)
ans = a[0];
else if ( b==5' b00001)
ans = a[1];
else if ( b==5' b00010)
ans = a[2];
else if ( b==5' b00011)
ans = a[3];
else if ( b==5' b00100)
Page | 1
ans = a[4];
ans = a[19];
else if ( b==5' b10100)
ans = a[20];
else if ( b==5' b10101)
ans = a[21];
else if ( b==5' b10110)
ans = a[22];
else if ( b==5' b10111)
ans = a[23];
else if ( b==5' b11000)
ans = a[24];
else if ( b==5' b11001)
ans = a[25];
else if ( b==5' b11010)
ans = a[26];
else if ( b==5' b11011)
ans = a[27];
else if ( b==5' b11100)
ans = a[28];
else if ( b==5' b11101)
ans = a[29];
else if ( b==5' b11110)
ans = a[30];
else if ( b==5' b11111)
ans = a[31];
end
endmodule
ans = a[18];
Page | 2
SCREENSHOT OUTPUT:
Input 1
Output 1
Input 2
Output 2