2023осень СхВопрПункт 1

ПЛАН ОТВЕТА НА ВОПРОСЫ
по курсу «Схемотехника»
1. Общее описание ОВМ х51

 Внутренняя структура ОВМ
 Процессорное ядро
 Внутренняя периферия
 Условное графическое обозначение
 Служебные выводы общего назначения
 Выводы для обслуживания внешней памяти
 Альтернативные функции порта Р3
2. Особенности портов ОВМ
 Выходные цепи порта Р0
 Выходные цепи портов Р1, Р2, Р3
 Особенности маловыводного варианта х51
 Подключение нагрузки (светодиода) к выводу порта
 Внешний ключ на n-p-n транзисторе
 Внешний ключ на p-n-p транзисторе
3. Работа ОВМ и структура памяти
 Общие сведения
 Структура памяти команд (ПЗУ)
 Способы занесения кодов во внутреннее ПЗУ
 Структура памяти данных
4. Регистры и биты системы прерывания
 Управление разрешениями и приоритетами
 Биты типа внешних прерываний
 Биты запросов прерываний
5. Оформление прерывающих процедур
 Объявление прерывающей процедуры
 Результат работы прерывающих процедур
 Инициализация прерываний
 Пример процедуры для счета внешних импульсов
 Измерение частоты внешних импульсов
6. Регистры, биты и режимы таймеров
 Регистр TCON и пуск-останов счета
 Формат регистра TMOD и задание режима
 Задание режима счета
 Изменение режима только одного из таймеров
 Загрузка 16-разрядных регистров данных таймеров
 Чтение регистров данных таймеров
7. Формирование интервалов времени при помощи таймеров
 Определение кода загрузки таймера
 Отсчет времени без механизма прерываний
 Пример инициализации таймера в режиме прерывания
 Отсчет времени с использования механизма прерываний
 Использование таймера для отсчета одной секунды
8. Дешифраторы
 Иллюстративная модель дешифратора
 Таблица и уравнения для простейшего дешифратора
 Схема линейного дешифратора
 УГО и микросхемы дешифраторов
 Каскадное соединение дешифраторов
 Прямоугольный (матричный) дешифратор
9. Применение микросхем дешифраторов
 Дешифратор в микропроцессорной системе
 Программная реализация дешифратора
 Реализация табличной функции
 Дешифратор для управления банками памяти
 Дешифратор адреса для внешних устройств
10. Дешифраторы для управления светодиодными индикаторами
 Семисегментные индикаторы
 Типы семисегментных светодиодных индикаторов
 Дешифратор К514ИД1
 Дешифратор КР514ИД2
 Обслуживание однодекадного индикатора
 Обслуживание двухдекадного индикатора
11. Программное управление сегментами одиночного индикатора
 Схема
 Таблицы для управления сегментами индикатора
 Программа управления сегментами индикатора
12. Дешифраторы в динамических индикаторах
 Схема динамического индикатора
 Временные диаграммы
 Реализация периодического обслуживания индикатора
 Подготовка данных для индикации
 Двоично-десятичное преобразование байта
 Процедура индикации знакоместа
2
13. Шифраторы
 Схема линейного шифратора на 8 входов
 Микросхема КР155ИВ1
 Программная реализация функции шифратора
14. Коммутаторы
 Аналоговый и логический ключи
 Реализация коммутатора
 Каскадное соединение коммутаторов
 Неявный коммутатор на основе элементов с открытым
коллектором
 Неявный коммутатор на основе элементов с третьим состоянием
 Реализация логической табличной функции
15. Сумматоры и узлы контроля
 Полусумматор (сумматор по модулю 2)
 «Исключающее ИЛИ», как управляемый инвертор
 Полный сумматор
 Многоразрядные сумматоры
 Арифметико-логическое устройство
 Цифровой компаратор
 УГО микросхемы цифрового компаратора
 Схемы контроля по четности
 Искатели старшей единицы
 Мажоритарный элемент
16. Триггеры RS, D, T и JK типов
 Асинхронный RS-триггер
 Тактируемый фронтом (перепадом) RS-триггер
 Тактируемый уровнем D-триггер
 Тактируемый фронтом триггер D-типа
 Асинхронный триггер Т-типа
 Синхронный счетный триггер
 JK-триггер
17. Регистры памяти
 Обозначение регистра памяти
 Управление приемом информации
 Управление выдачей информации
3
18. Регистры сдвига и интерфейс SPI
 Регистр сдвига вправо
 Реверсивный регистр сдвига
 Микросхема реверсивного регистра КР155ИР13
 Регистровая память типа очередь
 Приемник и передатчик интерфейса SPI
19. Двоичные счетчики
 Асинхронный двоичный счетчик
 Обозначение асинхронного счетчика
 Синхронный двоичный счетчик
 Асинхронный реверсивный счетчик
 Синхронный реверсивный счетчик
 УГО синхронного реверсивного счетчика
20. Счетчики с программируемым коэффициентом пересчета
 Счетчики с двоично-взвешенным коэффициентом пересчета
 Программируемый инкрементный счетчик с асинхронным
сбросом
 Программируемый инкрементный счетчик с предустановкой
 Программируемый декрементный счетчик с предустановкой
 Программируемый счетчик с цифровым компаратором
21. Двоично-десятичные и часовые счетчики
 Двоично-десятичные счетчики
 Микросхема асинхронного двоично-десятичного счетчика
КР155ИЕ2
 Микросхема синхронного двоично-десятичного счетчика
КР155ИЕ6
 Микросхема асинхронного часового счетчика КР155ИЕ4
 Схема счетчика секунд или минут
 Микросхема цифровых часов с параллельным интерфейсом
 Микросхема цифровых часов с последовательным интерфейсом
22. Применение счетчиков
 Принцип измерения длительности импульсов и частоты
 Распределитель тактов
 Командный аппарат
23. Микросхемы памяти
 Внутренняя структура микросхем памяти
 Разновидности запоминающих ячеек ПЗУ
 Ресурс работы программируемых ПЗУ
 Интерфейсы микросхем ППЗУ
 Разновидности ячеек ОЗУ
4
24. Аналоговые ключи и коммутаторы
 Проводящее состояние ключа
 Непроводящее состояние ключа
 Динамическая погрешность ключа
 Внутренняя структура аналогового коммутатора и УГО
 Назначение и схема выборки-хранения
25. Структура ЦАП и микросхемы
 Основные параметры ЦАП
 Структура ЦАП
 ЦАП на основе двоично-взвешенных резисторов
 ЦАП на основе резисторной матрицы R-2R
26. Основные сведения и параллельный АЦП
 Основные параметры АЦП
 Параллельный АЦП
 Последовательно-параллельный АЦП
27. АЦП на основе ЦАП и компаратора
 Развертывающий алгоритм
 Следящий алгоритм
 Алгоритм поразрядного уравновешивания
28. Время-импульсный АЦП развертывающего типа
 Основные сведения
 Схема простейшего время-импульсного АЦП
 Расчетные соотношения
 Уменьшение погрешности
29. АЦП двойного интегрирования
 Реализация АЦП двойного интегрирования
30. Частотные и сигма-дельта АЦП
 Преобразователь напряжения в частоту (ПНЧ)
 Структура сигма-дельта АЦП

2023осень СхВопрПункт 1

Загружено:

Авторское право:

Доступные форматы

2023осень СхВопрПункт 1

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

2023осень СхВопрПункт 1

Загружено:

Авторское право:

Доступные форматы

ПЛАН ОТВЕТА НА ВОПРОСЫ

1. Общее описание ОВМ х51

Вам также может понравиться