DIAGRAMAS ESQUEMÁTICOS
Utilizando uma porta lógica XOR e uma AND, foi feito um meio somador,
representado na Figura A:
FIGURA A – MEIO SOMADOR
Fonte: Autores
Através de uma das funções do software Quartus II, esse circuito do
meio somador foi usado para criar um símbolo de meio somador, de forma a
facilitar na montagem do diagrama esquemático do circuito multiplicador digital.
O símbolo do meio somador foi representado na Figura B:
FIGURA B – SIMBOLO DO MEIO SOMADOR NO QUARTUS II
Fonte: Autores
Esse símbolo, representa o circuito da FIGURA A, funcionando da
mesma maneira que o circuito em si.
Utilizando o meio somador da Figura B, registradores 74174 e portas
lógicas discretas, foi feito o diagrama esquemático de um multiplicador de 3 bits
x 3 bits, representado na Figura C:
FIGURA C – MULTIPLICADOR DULTIPLICADOR DIGITAL
Qual a faixa de valores que o multiplicador pode operar?
O circuito possui duas entradas de 3 bits A = (A 0, A1, A2) e B = (B0, B1, B2)
e uma saída de 6 bits (S0~S5), logo, cada entrada aceita um número na faixa de
valores de 0 à 7 (2 3 = 8 possibilidades), o que implica que o multiplicador pode
operar na faixa de valores entre 0 (0 x 0) até 49 (7 x 7). O circuito também
possui uma entrada de CLOCK e uma entrada RESET para o registrador do
resultado da multiplicação.
Como funciona o circuito?
Inserindo dois números de 3 bits nas entradas A e B, o 1º registrador
manda esses números para as portas lógicas quando CLK = 1, onde cada
parcela dos números é multiplicada pelas portas AND e somadas pelos meios
somadores, seguindo a mesma lógica da multiplicação decimal. O resultado é
mandando para o 2º registrador, que envia o resultado para a saída S quando
CLK = 0. Cada registrador trabalha em um nível lógico diferente do clock, para
que não tenha conflito de dados, permitindo que o circuito leia os valores e
escreva o resultado em momentos diferentes.
APRESENTAÇÃO DOS RESULTADOS / SIMULAÇÕES
Foi feito primeiramente a simulação do circuito da Figura A, para testar
seu funcionamento antes de realizar a montagem e simulação do circuito
multiplicador. A simulação do meio somador foi representada na Figura D:
FIGURA D – SIMULAÇÃO DO MEIO SOMADOR
A Figura E apresenta a simulação do circuito multiplicador da Figura C,
mostrando todas as possibilidades de multiplicação possíveis com dois
números de 3 bits, na entrada B e para o CLK foi inserido um clock de 15 ns e
para a entrada A foi inserido um clock de 120 ns (8 vezes maior que na entrada
B); a entrada RESET foi mantida em 1 (desativada):
CONCLUSÃO
No experimento realizado, foi construído um circuito multiplicador digital
de 3 bits x 3 bits usando meios somadores e portas lógicas discretas. Os meios
somadores utilizados foram feitos utilizando de forma manual e todo o circuito
multiplicador foi montado e simulado no software Quartus II.
Observou-se dificuldades em relação à montagem do diagrama
esquemático do multiplicador devido às ligações dos meios somadores,
principalmente por causa das atribuições dos “vai-um” de cada componente,
fazendo-se necessário analisar várias vezes a lógica da multiplicação binária e
da soma dos “vai-um”.
Após correções no circuito, foi possível realizar a simulação do
multiplicador; atribuindo intervalos de tempo corretos para cada entrada do
circuito durante a simulação, obteve-se assim todas as possibilidades de
multiplicação entre as entradas A e B, concluindo, assim, que o multiplicador
projetado apresenta a faixa de valores de 0 à 49.
ANEXO A – EXERCÍCIO COMPLEMENTAR
Q1 – Como ficaria o circuito de uma calculadora de 4 bits, usando o
sistema de representação em complemento de um. Fazer o projeto do circuito,
no MAX+PLUS II, compilar, simular e explicar o funcionamento. Qual a faixa de
valores que esta calculadora pode operar?
A Figura F apresenta o diagrama esquemático de uma calculadora de 4
bits que realiza soma e subtração usando o sistema de representação em
complemento de um:
FIGURA F – CALCULADORA DE 4 BITS
Um número de 4 bits é inserido na entrada A (A 0~A3) do 1º registrador,
então, quando CLK = 1, esse número ou seu complemento de um vai para o
circuito auxiliar feito a partir de portas AND e OR, que possui entradas de
controle C0 e C1, definindo se será feita soma ou subtração; no caso de soma,
C0 = 1 e C1 = 0, as 4 AND superiores são ativadas e o número permanece
igual, na subtração, C0 = 0 e C1 = 1, as 4 AND inferiores ativam e o
complemento de um do número é usado para realizar a soma pelo negativo do
número.
O número ou seu complemento de um vai para o somador completo,
onde é somado e mandado para o 2º registrador, que registra o resultado e o
envia para a saída S (S0~S3) quando CLK = 0.
A Figura G apresenta a simulação do circuito da Figura F, realizando as
operações, em decimal: 5+3, 2+2, 6+(-1) e 9+7
FIGURA G – SIMULAÇÃO DA CALCULADORA DE 4 BITS
Como a entrada e a saída possui 4 bits, ambas trabalham na faixa de
valores entre 0 à 15 (24 = 16 possibilidades), nota-se que ao realizar a
operação 9+7, obteve-se resultado incorreto pois o resultado ultrapassa a faixa
de valores da saída, causando OVERFLOW.
