Curso de Manuteno e

Suporte em Informtica
O PROCESSADOR
Organizao e Arquitetura

Professor Odair Soares

O PROCESSADOR: Organizao e Arquitetura

CPU - Central Processing Unit

chips responsveis pela execuo de clculos,
decises lgicas e instrues que resultam em todas
as tarefas que um computador pode fazer.
O PROCESSADOR: Organizao e Arquitetura

Conforme a funo, se
divide em 2 categorias:

Unidade Funcional de Controle

Unidade Funcional de Processamento
O PROCESSADOR: Organizao e Arquitetura

Unidade funcional de processamento

Sua funo executar aes, com os dados que produza algum tipo de
resultado.
Algumas das tarefas mais comuns so:
operaes aritmticas (somar, subtrair, multiplicar, dividir);
Operaes lgicas(AND, OR, XOR, entre outras);
movimentao de dados entre a CPU e a memria e vice-versa, entre outras.
O PROCESSADOR: Organizao e Arquitetura

Unidade funcional de controle

Sua funo de controle das operaes a serem realizadas
Algumas das tarefas mais comuns so:
Busca da instruo que ser executada, armazenando-a em um registrador da CPU
Interpretao das instrues a fim de saber quais operaes devero ser executadas pela
ULA (ex.: soma, subtrao, comparao) e como realiz-las;
Gerao de sinais de controle apropriados para a ativao das atividades necessrias
execuo propriamente dita da instruo identificada. Esses sinais de controle so
enviados aos diversos componentes do sistema, sejam eles internos CPU (ex.: ULA) ou
externos (ex.: memria e dispositivos de entrada e sada).
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM
Memria
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF. Componentes da Unidade Funcional de Controle

INSTRUES

ENTRADA 2
UC Componentes da Unidade Funcional de Processamento
ULA
CLOCK

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Processamento
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Unidade Lgica Aritmtica (ULA) Executa as operaes aritmticas
ENTRADA 2
e lgicas dos programas que se encontram armazenadas na
UC
memria, quando enviados a CPU. So exemplos de operaes
ULA
CLOCK
executadas pela ULA: soma, multiplicao, operaes lgicas (AND,
OR, NOT, XOR, entre outros), incremento, decremento e operaes de
Unidade de Controle
complemento

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Processamento
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Registradores chips de memria localizados na CPU, os quais so
ENTRADA 2
extremamente rpidos devido a sua tecnologia de fabricao. So de
UC
armazenamento temporrio para dados que esto sendo utilizados
ULA
CLOCK
durante o processamento e, portanto, servem de memria auxiliar
bsica da ULA.
Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Processamento
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Acumulador registrador especial que alm de armazenar dados,
ENTRADA 2
serve de elemento de ligao entre a ULA e os demais dispositivos da
UC
CPU.
ULA
CLOCK

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Registrador de Dado de Memria (RDM) registrador que armazena
ENTRADA 2
temporariamente dados que esto sendo transferidos da memria
UC
principal para CPU (em uma operao de leitura READ) ou da CPU
ULA
CLOCK
para memria principal (em uma operao de escrita WRITE).

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Registrador de Endereo de Memria (REM) registrador que
ENTRADA 2
armazena temporariamente o endereo de acesso a uma posio de
UC
memria, necessrio ao se iniciar uma operao de leitura ou de
ULA
CLOCK
escrita.

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Contador de Instrues (CI) tambm denominado de Program Count
ENTRADA 2
(PC) ou contador de programa, aponta para prxima instruo a ser
UC
buscada na memria para ser executada no processador
ULA
CLOCK

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Registrador de Instrues (RI) Registrador que tem a funo de
ENTRADA 2
armazenar a instruo a ser executada pela CPU.
UC
ULA
CLOCK

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Decodificador de Instrues Registrador que recebe o cdigo
ENTRADA 2
identificador da instruo a ser realizada para decodificar
UC
ULA
CLOCK

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Unidade de Controle Registrador que tem a funo de controlar a
ENTRADA 2
execuo das instrues e os demais componentes da CPU.
UC
ULA
CLOCK

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM Descrio dos componentes da Unidade

Memria Funcional de Controle
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Clock gerador de pulsos, cuja durao chamada de ciclo. Define a
ENTRADA 2
velocidade da CPU. Sua unidade de medida o Hertz. A cada pulso
UC
realizada uma operao elementar, durante o ciclo de uma instruo
ULA
CLOCK
(ex.: busca de dados, envio da instruo para o RI, sinal de controle).

Unidade de Controle

ENTRADA 1
 O PROCESSADOR: Organizao e Arquitetura

Diagrama funcional da CPU

Barramento de dados

RDM
Memria
principal

ACC REM

REGs Barramento de endereos

CI
Barramento interno
RI

DECODIF.
INSTRUES
Barramentos conjunto de condutores eltricos que interligam os
ENTRADA 2
diversos componentes do computador. Conduz de modo sincronizado
UC
o fluxo de informaes (dados e instrues, endereos e controles)
ULA
CLOCK
ao longo da placa-me. Organiza o trfego das informaes.
formado basicamente por trs vias especficas: barramento de dados,
Unidade de Controle
barramento de endereos e barramento de controle.

ENTRADA 1
O PROCESSADOR: Organizao e Arquitetura

Barramentos

MEMRIA
CPU
RAM

Dados

Controle
DISPOSITIVOS DE
ENTRADA E SADA
(I/O) Endereo
O PROCESSADOR: Organizao e Arquitetura

Barramentos
Barramento de dados
Interliga o RDM memria principal, para transferncia de instrues ou dados
a serem executados.

bidirecional

Quanto maior a sua largura, maior o nmero de bits (dados) transferidos por vez
e consequentemente mais rapidamente esses dados chegaro ao seu destino
O PROCESSADOR: Organizao e Arquitetura

Barramentos
Barramento de Endereos
Interliga o REM memria principal, para transferncia dos bits que
representam um determinado endereo de memria onde se localiza uma
instruo ou dado a ser executado.

unidirecional

O tamanho do barramento de endereos determina a quantidade mxima de

armazenamento de dados que a memria principal pode dispor.

Atualmente, os barramentos dispem de significativa capacidade de

armazenamento (ex.: 32, 64, 128 bits).
O PROCESSADOR: Organizao e Arquitetura

Barramentos
Barramento de controle
Interliga a Unidade de Controle (UC), aos demais componentes do sistema
computacional (memria principal, componentes de entrada e de sada) para
passagem de sinais de controle gerados pelo sistema.

bidirecional

Leitura e escrita de dados na memria principal, leitura e escrita de

componentes de entrada e sada, certificao de transferncia de dados o
dispositivo acusa o trmino da transferncia para a CPU, pedido de interrupo,
relgio (clock)
O PROCESSADOR: Organizao e Arquitetura

Barramentos
Outros barramentos
Barramento local maior velocidade de transferncia funcionando normalmente
na mesma frequncia do processador.

Barramento do sistema barramento opcional que alguns fabricantes adotam

para fazer a comunicao entre a memria cache e a memria principal.

Barramento de expanso (I/O) responsvel por interligar os diversos

dispositivos de E/S aos demais componentes do computador, tais como monitor,
impressoras, CD/DVD, etc.
O PROCESSADOR: Organizao e Arquitetura
O PROCESSADOR: Organizao e Arquitetura

Barramentos de expanso
ISA (Industry Standard Architecture)
Desenvolvido pela IBM. Apresenta taxa de transferncia baixa, mas apesar
disso, foi adotado por toda a indstria Os sistemas atuais no mais o
empregam.
O PROCESSADOR: Organizao e Arquitetura

Barramentos de expanso
PCI (Periphecal Component
Interconnect)
Desenvolvido pela Intel, tornando-se quase um
padro para todo o mercado, como barramento de
alta velocidade.

Permite transferncia de dados em 32 ou 64 bits a

velocidade de 33 MHz a 66 MHz.

Cada controlador permite cerca de quatro

dispositivos.
O PROCESSADOR: Organizao e Arquitetura

Barramentos de expanso
USB (Universal Serial Bus)
Tem a caracterstica particular de permitir a conexo de muitos perifricos
simultaneamente

Plug-and-play
O PROCESSADOR: Organizao e Arquitetura

Barramentos de expanso
AGP (Accelerated Graphics
Port)
Barramento desenvolvido por vrios
fabricantes, porm liderados pela Intel, com
o objetivo de acelerar as transferncias de
dados do vdeo para a memria principal,
especialmente dados em 3D, muito utilizados
em aplicativos grficos (ex.: jogos).
O PROCESSADOR: Organizao e Arquitetura

Barramentos de expanso
PCI Express (Peripheral
Component Interconnect Express)
Construdo por um grupo de empresas denominado
PCI-SIG (Peripheral Component Interconnect
Special Interest Group), composto por empresas
como Intel, AMD, IBM, HP e Microsoft.

veio para atender s demandas por mais velocidade

Substituiu o PCI e o AGP.

O PROCESSADOR: Organizao e Arquitetura

Formato das instrues

Uma instruo formada basicamente por dois campos:

a) Cdigo de operao (Opcode)

b) Operando
O PROCESSADOR: Organizao e Arquitetura

Formato das instrues

Cdigo de operao (Opcode)

Subgrupo de bits que identifica a operao a ser realizada pelo processador.

decodificado pelo registrador Decodificador de Instrues

Cada instruo tem um cdigo nico que a identifica

Cdigo de Operao Operando

ADD
01011
O PROCESSADOR: Organizao e Arquitetura

Formato das instrues

Operando

Subgrupo de bits que identifica o endereo de memria onde est contido o

dado que ser manipulado, ou pode conter o endereo onde o resultado da
operao ser armazenado.
Cdigo de Operao Operando

ADD a, b
01011 0110001000110110

a=a+b
O PROCESSADOR: Organizao e Arquitetura

Ciclo de
instruo
O PROCESSADOR: Organizao e Arquitetura

Ciclo de instruo
Fase 1 - a CPU busca o cdigo de operao (Opcode) na memria, o qual
est localizado no endereo contido no CI (endereo da prxima instruo
a ser executada) e armazena-o no Registrador de Instruo (RI) (CI)

a) a UC l o contedo do CI (endereo da prxima instruo) e coloca o endereo no REM;

b) a UC envia um sinal via barramento de controle controladora da memria principal para que realize
uma operao de leitura;

c) a memria principal l o endereo que est no REM via barramento de endereo e busca o contedo
da clula referenciada;

d) a memria principal coloca no RDM via barramento de dados o contedo da clula;

O PROCESSADOR: Organizao e Arquitetura

Ciclo de instruo
Fase 1 - a CPU busca o cdigo de operao (Opcode) na memria, o qual
est localizado no endereo contido no CI (endereo da prxima instruo
a ser executada) e armazena-o no Registrador de Instruo (RI) (CI)

e) a controladora da memria principal envia UC - via barramento de controle o sinal de leitura

concluda;

f) a UC transfere o cdigo de operao (contedo que est no RDM ao RI.

O PROCESSADOR: Organizao e Arquitetura

Ciclo de instruo
Fase 2 - O Decodificador de Instruo decodifica (interpreta) o Cdigo de
Operao (Opcode) contido no (RI).

a) o RI envia para o decodificador de Instruo os bits correspondentes ao Opcode;

b) O Decodificador de Instrues determina quantas clulas a instruo ocupa e identifica a operao a ser
realizada;

c) a UC envia um sinal de controle ULA informando a operao a ser realizada e incrementa o CI para
apontar para a prxima instruo: CI (CI+N), onde, N = n de clulas que a prxima instruo ocupa.
O PROCESSADOR: Organizao e Arquitetura

Ciclo de instruo
Fase 3 - A UC busca (se houver) o(s) dado(s) (Operandos): RI (Op)

a) a UC envia um sinal via barramento de controle controladora da memria principal para que realize
uma operao de leitura;

b) a memria principal l o endereo que est no REM via barramento de endereos e busca o
contedo da clula referenciada;

c) a memria coloca no RDM via barramento de dados o contedo da clula lida;

d) a memria principal envia UC via barramento de controle um sinal de leitura concluda;

e) a UC transfere o operando (contedo do RDM) ao RI (se for um cdigo de operao) ou a um dos

registradores internos da CPU (se for um dado).
O PROCESSADOR: Organizao e Arquitetura

Ciclo de instruo
Fase 4 - A UC comanda a execuo da instruo (a operao executada
sobre o(s) dado(s)).

a) a ULA executa a instruo sobre os dados disponveis nos registradores;

b) ao concluir a operao, a ULA envia um sinal para a UC informando que a execuo terminou;

c) a UC identifica o endereo de memria para onde dever ser enviado o resultado da operao e o
armazena no REM;

d) a UC autoriza o envio do resultado da operao para o RDM;

e) a UC autoriza a controladora de memria a realizar uma operao de leitura no REM para obter o
endereo de memria onde dever ser escrito o resultado e uma leitura no RDM para obter o resultado a
ser escrito na memria.
O PROCESSADOR: Organizao e Arquitetura

Ciclo de instruo
Fase 5 - Se o programa tiver terminado, pra; seno, volta Fase 1.