Manual Servico D470
Manual Servico D470
Manual Servico D470
rev. 0
Jul/2005
INTRODUO
O SAT atravs deste Manual de Servio tem a finalidade de mostrar todas as etapas necessrias para a correta
manuteno dos produtos Gradiente.
Nossa maior preocupao oferecer aos tcnicos da rede de Servios Autorizados Gradiente em todo territrio
nacional, condies de conhecer profundamente o DVD Player D-470 e assim capacit-los a desenvolver um
servio de qualidade junto aos nossos clientes.
Para isso, indispensvel uma leitura cuidadosa e atenta de todas as instrues contidas neste manual.
Diviso Nacional de Servios
NDICE
INTRODUO ...................................................................................................................................... 1
PRECAUES DE SEGURANA .............................................................................................................. 2
ESPECIFICAES TCNICAS ................................................................................................................. 5
DESCRIO DOS PINOS DOS PRINCIPAIS CIRCUITOS INTEGRADOS ......................................................... 6
ESQUEMAS ELTRICOS ....................................................................................................................... 28
VISTA EXPLODIDA .............................................................................................................................. 39
PROCEDIMENTOS DE MANUTENO ..................................................................................................... 43
Manual de Servio 1
PRECAUES DE SEGURANA
DISTNCIA DE FOLGA
Ao substituir componentes do circuito primrio, confirme
a distncia da folga especificada (d), (d) para que seja
maior que 3,2 mm, entre terminais soldados e entre
terminais e partes metlicas.
NOTAS DE SEGURANA
1-
2-
3-
4-
5-
6-
2 Manual de Servio
PRECAUES DE MANUTENO
Nota a respeito do manuseio da unidade ptica
3. Limpeza da lente
1. Transporte e armazenagem
a) A unidade deve permanecer em sua embalagem antesttica at o momento de ser usada (Fig. 1).
b) A unidade nunca deve ser submetida a presses
externas ou impactos (Fig. 2).
2. Reparos
a) A unidade incorpora um forte magneto e nunca deve
ser envolvida em materiais magnticos.
b) A unidade deve ser sempre manuseada de forma
adequada e cuidadosamente, evite exercer presses
externas e impactos. Se for submetida a fortes
presses ou impactos, o resultado pode ser um mal
funcionamento ou danos ao PCI.
c) Cada unidade ajustada com um alto grau de
preciso, e por esta razo os parafusos de ajuste
nunca devem ser tocados.
d) O raio laser pode danificar a viso!
Nunca olhe diretamente para o raio laser.
Nunca alimente uma unidade que tenha partes
externas (lentes e etc) danificados.
Manual de Servio 3
2. Reparo
a) Antes de trocar qualquer componente desligue o
cabo de fora da tomada.
4 Manual de Servio
75ohms
75ohms
75ohms
75ohms
75ohms
75ohms
SADAS DE UDIO
Nvel de saida
Analgica ............................................................................................................................. 2Vp-p
Digital Coaxial .................................................................................................................... 0,5Vp-p
Resposta de frequncia*
CD (EIAT) ................................................................................................................... 20Hz~20kHz
DVD (@ 48kHz) ........................................................................................................... 20Hz~22kHz
DVD (@ 96kHz) ........................................................................................................... 20Hz~44kHz
Relao S/N ................................................................................................................................ >92 dB
Distoro Harmnica Total ........................................................................................................... <0,04%
* Especificao nominal.
ZR36768/762
6 Manual de Servio
Manual de Servio 7
152
156
155
106
Nome
Direo
Estado durante/depois do RESET
Interface da CPU (15 pinos)
DUPTD0
O
Durante RESET: Saida (alta)
GPCI/O[36]
I/O
Depois RESET: Entrada(r.t.)
DUPTD0: Primeira sada de dados de debug da UART
GPCI/O[36]:Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
DUPRD0
I
Durante RESET: Entrada (p.u.)
GPCI/O[35]
I/O
Depois RESET: Entrada (r.t.)
DUPRD0: Primeira sada de dados de debug da UART
GPCI/O[35]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
DPUTD1
O
Durante RESET: Entrada (p.u.)
GPCI/O[38]
I/O
Depois RESET: Entrada (r.t.)
DPUTD1: Segunda sada de dados de debug da UART
GPCI/O[38]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
DPUTD1
O
Durante RESET: Entrada (p.u.)
GPCI/O[37]
I/O
Depois RESET: Entrada (r.t.)
DPUTD1: Segunda sada de dados de debug da UART
GPCI/O[37]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
GPCI/O[20]
I/O
Durante RESET: Entrada (p.d.)
CPUNMI
I
Depois RESET: Entrada (r.t.)
SDATA[0]
I
PM[0]
O
GPCI/O[20]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
CPUNMI: Entrada de interrupo no-mascarvel da CPU
SDATA[0]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[0]: Sada de dados de prova do mux.
8 Manual de Servio
109
149
147
145
136
148
146
150
137
139
142
141
143
158
Nome
Direo
Estado durante/depois do RESET
Interface da CPU (15 pinos) - continuao
ICGPCI/O[0]
I/O
Durante RESET: Entrada (p.d.)
AOUT[3]
O
Depois RESET: Entrada (r.t.)
SDATA[1]
I
PM[1]
O
ICGPCI/O[0]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
AOUT[3]: Sada serial de udio digital estreo.
SDATA[1]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[1]: Sada de dados de prova do mux.
IDGPCI/O[0]
I/O
Durante RESET: Entrada (p.d.)
SDATA[2]
O
Depois RESET: Entrada (r.t.)
PM[2]
I
IDGPCI/O[0]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
SDATA[2]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[2]: Sada de dados de prova do mux.
GPCI/O[34]
I/O
Durante RESET: Entrada (p.d.)
GPCI/O[33]
I/O
Depois RESET: Entrada (r.t.)
GPCI/O[32]
I/O
GPCI/O[31]
I/O
Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
ICGPCI/O[5]
I/O
Durante RESET: Entrada (p.d.)
ICGPCI/O[4]
I/O
Depois RESET: Entrada (r.t.)
Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
IDGPCI/O[3]
I/O
Durante RESET: Entrada (p.d.)
IDGPCI/O[2]
I/O
Depois RESET: Entrada (r.t.)
Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
Sinais do PLL (4 pinos)
RESET#
ID
Entrada
Entrada de reset. Depois que este sinal for desativado, o Vaddis 6E comea o processo de inicializao.
GCLKP
ID
Entrada
Entrada de clock ou de cristal de 27,000MHz para gerao de clock do processmento principal.
XO
AO
Sada
Sada para um cristal que for conectado ao GCLKP. Se um cristal no for usado em GCLKP, XO deve ser
mantido desconectado.
GCLKA
ID
Entrada
Entrada de clock de 27,000MHz para gerao de clock de udio principal. Deve ser conectado ao GCLKP
em operao normal.
Porta de vdeo analgica (5 pinos)
CVBS/G/Y
AO
(DAC A)
Quando a sada do Vaddis 6E for vdeo composto, este sinal CVBS.
Quando a sada do Vaddis 6E for RGB, este o sinal verde.
Quando a sada do Vaddis 6E for YUV, este o sinal Y.
Manual de Servio 9
Nome
161
Y/R/V/C
Quando a sada do
Quando a sada do
Quando a sada do
Quando a sada do
C/B/U
(DAC C)
Quando a sada do Vaddis 6E for vdeo composto, este sinal C.
Quando a sada do Vaddis 6E for RGB, este o sinal azul.
Quando a sada do Vaddis 6E for YUV, este o sinal U.
CVBS/C/Y
AO
(DAC D)
A sada desta linha pode ser CVBS, C ou Y. A seleo independente da seleo dos outros trs DACs.
RSET
AI
Carga resisitiva para ajuste de ganho dos DACs.
Porta de vdeo digital, CPU, DSP e debug do ADP (11 pinos)
VID[7]
O
Durante RESET: Entrada (p.d.)
ICETMS
I
Depois RESET: Entrada (r.t.)
DJTMS
I
GPCI/O[26]
I/O
DACTEST[7]
I
VID[7]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
ICETMS: Interface de debug do ADP
DJTDS: Interface de debug do DSP
GPCI/O[26]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP
DACTEST[7]: Entrada de teste do DAC
VID[6]
O
Durante RESET: Entrada (p.d.)
ICETMI
I
Depois RESET: Entrada (r.t.)
DJTDI
I
ICGPCI/O[2]
I/O
DACTEST[6]
I
VID[6]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
ICETMI: Interface de debug do ADP
DJTDI: Interface de debug do DSP
ICGPCI/O[2]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
DACTEST[6]: Entrada de teste do DAC
VID[5]
O
Durante RESET: Entrada (p.d.)
ICETDO
O
Depois RESET: Entrada (r.t.)
DJTDO
O
IDGPCI/O[1]
I/O
DACTEST[5]
I
VID[5]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
ICETDO: Interface de debug do ADP
DJTDO: Interface de debug do DSP
IDGPCI/O[1]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
DACTEST[5]: Entrada de teste do DAC
162
159
163
128
128
130
10 Manual de Servio
Direo
Estado durante/depois do RESET
Porta de vdeo analgica (5 pinos) - Continuao
AO
Vaddis 6E for vdeo composto, este sinal Y.
Vaddis 6E for RGB, este o sinal vermelho
Vaddis 6E for YUV, este o sinal V.
Vaddis 6E for SCART, este o sinal C.
AO
132
133
134
135
Nome
Direo
Estado durante/depois do RESET
Porta de vdeo digital, CPU, DSP e debug do ADP (11 pinos) - continuao
VID[4]
O
Durante RESET: Entrada (p.d.)
ICETCK
I
Depois RESET: Entrada (r.t.)
DJTCK
I
GPCI/O[27]
I/O
DACTEST[4]
I
VID[4]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
ICETCK: Interface de debug do ADP
DJTCK: Interface de debug do DSP
GPCI/O[27]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[4]: Entrada de teste do DAC
VID[3]
O
Durante RESET: Entrada (p.d.)
DJTMS
I
Depois RESET: Entrada (r.t.)
GPCI/O[28]
I/O
DACTEST[3]
I
SERVOCLK
O
VID[3]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
DJTMS: Interface de debug do DSP
GPCI/O[28]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[3]: Entrada de teste do DAC
SERVOCLK: Sada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
VID[2]
O
Durante RESET: Entrada (p.d.)
DJTDI
I
Depois RESET: Entrada (r.t.)
GPCI/O[29]
I/O
DACTEST[2]
I
SSEL[0]
O
VID[2]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
DJTDI: Interface de debug do DSP
GPCI/O[29]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[2]: Entrada de teste do DAC
SSEL[0]: Sada de seleo do canal do SERVO para bypass do front-end analgico.
VID[1]
O
Durante RESET: Entrada (p.d.)
DJTDO
O
Depois RESET: Entrada (r.t.)
GPCI/O[30]
I/O
DACTEST[1]
I
SSEL[1]
O
VID[1]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
DJTDO: Interface de debug do DSP
GPCI/O[30]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DACTEST[1]: Entrada de teste do DAC
SSEL[1]: Sada de seleo do canal do SERVO para bypass do front-end analgico.
VID[0]
O
Durante RESET: Entrada (p.d.)
DJTCK
I
Depois RESET: Entrada (r.t.)
ICGPCI/O[3]
I/O
DACTEST[0]
I
SSEL[2]
O
VID[0]: Sada de lum./crom. do vdeo digital, multiplexados no tempo de acordo com o padro CCIR656.
DJTCK: Interface de debug do DSP
ICGPCI/O[3]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
DACTEST[0]: Entrada de teste do DAC
SSEL[2]: Sada de seleo do canal do SERVO para bypass do front-end analgico.
Manual de Servio 11
124
122
120
118
110
Nome
Direo
Estado durante/depois do RESET
Porta de vdeo digital, CPU, DSP e debug do ADP (11 pinos) - continuao
VCLKx2
O
Durante RESET: Entrada (p.d.)
COSYNC
O
Depois RESET: Entrada (r.t.)
ICGPCI/O[1]
I/O
CJTMS
I
DACTEST[10]
I
PM[11]
O
VCLKx2: Sada de clock do vdeo digital. 27,000MHz.
COSYNC: Sada de sincronismo composto. Ativo somente quando a sada de analgico componente for
selecionada.
ICGPCI/O[1]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para a CPU.
CJTMS: Interface de debug da CPU
DACTEST[10]: Entrada de teste do DAC
PM[11]: Sada de dados de prova do mux.
HSYNC#
O
Durante RESET: Entrada (p.d.)
GPCI/O[25]
I/O
Depois RESET: Entrada (r.t.)
CJTDO
O
DACTEST[8]
I
PM[10]
O
HSYNC#: Sinal de sincronismo horizontal do vdeo digital.
GPCI/O[25]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
CJTDO: Interface de debug da CPU
DACTEST[8]: Entrada de teste do DAC
PM[10]: Sada de dados de prova do mux.
VSYNC#
O
Durante RESET: Entrada (p.d.)
GPCI/O[24]
I/O
Depois RESET: Entrada (r.t.)
CJTDI
I
DACTEST[9]
I
PM[9]
O
VSYNC#: Sinal de sincronismo vertical do vdeo digital.
GPCI/O[24]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
CJTDI: Interface de debug da CPU
DACTEST[9]: Entrada de teste do DAC
PM[9]: Sada de dados de prova do mux.
Porta de udio digital e Debug da CPU (9 pinos)
AIN
I
Durante RESET: Entrada (p.d.)
GPCI/O[23]
I/O
Depois RESET: Entrada (r.t.)
CJTCK
I
PM[8]
O
AIN: Entrada serial do udio digital estreo
GPCI/O[23]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
CJTCK: Interface de debug da CPU
PM[8]: Sada de dados de prova do mux.
AMCLK
I/O
Durante RESET: Entrada (p.d.)
Depois RESET: Entrada (r.t.)
Entrada/sada de clock principal do udio. 128,192,256 ou 384 vezes a frequncia de amostragem.
S/PDIF
O
Durante RESET: Entrada (p.d.)
SDATA[3]
I
Depois RESET: Entrada (r.t.)
PM[3]
O
S/PDIF: Sada do transmissor S/PDIF para dados de udio digital codificado ou reconstrudo.
SDATA[3]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[3]: Sada de dados de prova do mux.
12 Manual de Servio
112
113
115
116
114
185
184
169
167
Nome
Direo
Estado durante/depois do RESET
Porta de udio digital e Debug da CPU (9 pinos) - continuao
AOUT[2]
O
Durante RESET: Entrada (p.d.)
GPCI/O[21]
I/O
Depois RESET: Entrada (r.t.)
SDATA[4]
I
PM[4]
O
AOUT[2]: Sada serial do udio digital estreo
GPCI/O[21]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
SDATA[4]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[4]: Sada de dados de prova do mux.
AOUT[1]
O
Durante RESET: Entrada (p.d.)
GPCI/O[22]
I/O
Depois RESET: Entrada (r.t.)
SDATA[5]
I
PM[5]
O
AOUT[1]: Sada serial do udio digital estreo
GPCI/O[22]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
SDATA[5]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[5]: Sada de dados de prova do mux.
AOUT[0]
O
Durante RESET: Entrada (p.d.)
SDATA[5]
I
Depois RESET: Entrada (r.t.)
PM[6]
O
AOUT[0]: Sada serial do udio digital estreo
SDATA[5]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[6]: Sada de dados de prova do mux.
ALRCLK
O
Durante RESET: Entrada (p.d.)
Depois RESET: Entrada (r.t.)
Sada de seleo de udio digital esquerdo/direito para a porta de udio. Onda quadrada, na frequncia
de amostragem.
ABCLK
O
Durante RESET: Entrada (p.d.)
Depois RESET: Entrada (r.t.)
Sada de clock de bit para udio digital. O dados em AOUT e AIN so enviados ou retidos, respectivamente,
na borda deste clock.
GPAI/O
I/O
Durante RESET: Entrada (p.d.)
AOUT[3]
O
Depois RESET: Entrada (r.t.)
SDATA[7]
I
PM[7]
O
GPAI/O: Sada/Entrada de uso geral, monitorada/controlada pelo SW ADP.
AOUT[3]: Sada serial do udio digital estreo
SDATA[7]: Entrada de dados de amostragem do canal do SERVO para bypass do front-end analgico.
PM[7]: Sada de dados de prova do mux.
Interface do carregador, Interface do amplificador de RF, Interface de fluxo de AV (28 pinos)
VBIASS[1]
AI
VBIASS[0]
AI
Entradas de tenso de referncia do sinal analgico do servo.
DACDRIVE[1]
AO
DACDRIVE[0]
AO
Sada de sinais do drive do DAC
Manual de Servio 13
188
205
206
172
173
176
177
178
179
180
181
182
183
Nome
Direo
Estado durante/depois do RESET
Interface do carregador, Interface do amplificador de RF, Interface de fluxo de AV (28 pinos)
PWMACT[0]
O
Durante RESET: Entrada (p.d.)
GPCI/O[39]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[0]
I
NRZDATA
I
PWMACT[0]: Sada do sinal PWM0.
GPCI/O[39]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[0]: Linha de entrada de dados AV para bypass do front-end.
NRZDATA: Entrada de dados NRZ para front-end analgico e bypass do canal de leitura de dados.
PWMACT[1]
O
Durante RESET: Entrada (p.d.)
GPCI/O[40]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[1]
I
NRZCLK
I
PWMACT[1]: Sada do sinal PWM1.
GPCI/O[40]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[1]: Linha de entrada de dados AV para bypass do front-end.
NRZCLK: Entrada de dados NRZ para front-end analgico e bypass do canal de leitura de dados.
SLEDPULSE
I
Durante RESET: Entrada (p.d.)
IDGPCI/O[6]
I/O
Depois RESET: Entrada (r.t.)
DVDSOS
I
SLEDPULSE: Entrada do codificador ptico do Sled.
IDGPCI/O[6]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para o DSP.
DVDSOS: Entrada de indicao de incio de setor AV para bypass do front-end.
SPINDLEPULSE
I
Durante RESET: Entrada (p.d.)
IDGPCI/O[7]
I/O
Depois RESET: Entrada (r.t.)
SPINDLEPULSE: Entrada do codificador ptico do Spindle.
IDGPCI/O[7]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para o DSP.
RFINP
AI
Entrada de sinal positivo de RF (entrada diferencial) ou entrada de sinal de RF (linha nica)
RFINN
AI
Entrada de sinal negativo de RF (entrada diferencial) ou entrada de sinal de RF de referncia.
ADCIN[7]
AI
AFETESTN
AI/O
ADCIN[7]: Entrada de sinal do ADC do SERVO do amplificador de RF.
AFETESTN: Entrada ou sada diferencial de sinal (negativo) de teste do front-end analgico.
ADCIN[6]
AI
AFETESTP
AI/O
ADCIN[6]: Entrada de sinal do ADC do SERVO do amplificador de RF.
AFETESTP: Entrada ou sada diferencial de sinal (positivo) de teste do front-end analgico.
ADCIN[5]
AI
ADCIN[4]
AI
ADCIN[3]
AI
ADCIN[2]
AI
ADCIN[1]
AI
ADCIN[0]
AI
Entradas de sinal do ADC do SERVO do amplificador de RF.
14 Manual de Servio
191
193
194
196
198
Nome
Direo
Estado durante/depois do RESET
Interface do carregador, Interface do amplificador de RF, Interface de fluxo de AV (28 pinos)
PWMCO[0]
O
Durante RESET: Entrada (p.d.)
GPCI/O[41]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[2]
I
NRZLOCK
I
PWMCO[0]: Sada do sinal PWM2.
GPCI/O[41]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[2]: Linha de entrada de dados AV para bypass do front-end.
NRZLOCK: Entrada de dados NRZ para front-end analgico e bypass do canal de leitura de dados.
PWMCO[1]
O
Durante RESET: Entrada (p.d.)
GPCI/O[42]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[3]
I
NRZDFCT
I
PWMCO[1]: Sada do sinal PWM3.
GPCI/O[42]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[3]: Entrada de dados AV para bypass do front-end.
NRZDFCT: Entrada de defeito NRZ para front-end analgico e bypass do canal de leitura de dados.
PWMCO[2]
O
Durante RESET: Entrada (p.d.)
GPCI/O[43]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[4]
I
RFDAT[0]
I
PWMCO[2]: Sada do sinal PWM4.
GPCI/O[43]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[4]: Entrada de dados AV para bypass do front-end.
RFDAT[0]: Entrada de dados de amostragem do canal de RF para bypass do front-end analgico.
PWMCO[3]
O
Durante RESET: Entrada (p.d.)
GPCI/O[44]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[5]
I
RFDAT[1]
I
PWMCO[3]: Sada do sinal PWM5.
GPCI/O[44]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[5]: Entrada de dados AV para bypass do front-end.
RFDAT[1]: Entrada de dados de amostragem do canal de RF para bypass do front-end analgico.
PWMCO[4]
O
Durante RESET: Entrada (p.d.)
GPCI/O[45]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[6]
I
RFDAT[2]
I
PWMCO[4]: Sada do sinal PWM6.
GPCI/O[45]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[6]: Entrada de dados AV para bypass do front-end.
RFDAT[2]: Entrada de dados de amostragem do canal de RF para bypass do front-end analgico.
PWMCO[5]
O
Durante RESET: Entrada (p.d.)
GPCI/O[46]
I/O
Depois RESET: Entrada (r.t.)
DVDDAT[7]
I
RFDAT[3]
I
PWMCO[5]: Sada do sinal PWM7.
GPCI/O[46]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
DVDDAT[7]: Entrada de dados AV para bypass do front-end.
RFDAT[3]: Entrada de dados de amostragem do canal de RF para bypass do front-end analgico.
Manual de Servio 15
203
200
201
Nome
Direo
Estado durante/depois do RESET
Interface do carreg., Interface do amplif. de RF, Interface de fluxo de AV (28 pinos) - continuao
PWMCO[6]
O
Durante RESET: Entrada (p.d.)
IDGPCI/O[4]
I/O
Depois RESET: Entrada (r.t.)
DVDREQ
O
RFDAT[4]
I
PWMCO[6]: Sada do sinal PWM8.
IDGPCI/O[4]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para o DSP.
DVDREQ: Sada de requisio de dados AV para bypass do front-end.
RFDAT[4]: Entrada de dados de amostragem do canal de RF para bypass do front-end analgico.
ICGPCI/O[7]
I/O
Durante RESET: Entrada (p.d.)
DVDERR
I
Depois RESET: Entrada (r.t.)
RFCLK
O
PM[12]
O
ICGPCI/O[7]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para o CPU.
DVDERR: Entrada de erro de AV para bypass do front-end.
RFCLK: Sada de clock de amostragem do canal de RF para bypass do front-end analgico.
PM[12]: Sada de dados de prova do mux.
DEFECT
I/O
Durante RESET: Entrada (p.d.)
IDGPCI/O[5]
I/O
Depois RESET: Entrada (r.t.)
DVDSTRB
O
RFDAT[5]
I
DEFECT: Sada ou entrada de sinal de defeito do disco
IDGPCI/O[5]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para o DSP.
DVDSTRB: Entrada de strobe de bit de dados (clock) para bypass do front-end.
RFDAT[5]: Entrada de dados de amostragem do canal de RF para bypass do front-end analgico.
ICGPCI/O[6]
I/O
Durante RESET: Entrada (p.d.)
DVDALID
I
Depois RESET: Entrada (r.t.)
RFCLK
O
PM[16]
O
ICGPCI/O[6]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP. Pode ser usada
como interrupo externa de uso geral para o CPU.
DVDALID: Entrada de dados vlidos de AV para bypass do front-end.
RFCLK: Sada de clock de amostragem do canal de RF para bypass do front-end analgico.
PM[16]: Sada de dados de prova do mux.
16 Manual de Servio
75
80
78
71
70
73
Nome
Direo
Estado durante/depois do RESET
Interface da SDRAM (36 pinos)
RAMDAT[15]
I/O
Durante RESET: Entrada (p.d.)
RAMDAT[14]
I/O
Depois RESET: Entrada (r.t.)
RAMDAT[13]
I/O
RAMDAT[12]
I/O
RAMDAT[11]
I/O
RAMDAT[10]
I/O
RAMDAT[9]
I/O
RAMDAT[8]
I/O
RAMDAT[7]
I/O
RAMDAT[6]
I/O
RAMDAT[5]
I/O
RAMDAT[4]
I/O
RAMDAT[3]
I/O
RAMDAT[2]
I/O
RAMDAT[1]
I/O
RAMDAT[0]
I/O
Barramento de dados bidirecional da SDRAM
RAMADD[11]
O
Durante RESET: Sada (baixo)
RAMADD[10]
O
Depois RESET: Sada (baixo)
RAMADD[9]
O
RAMADD[8]
O
RAMADD[7]
O
RAMADD[6]
O
RAMADD[5]
O
RAMADD[4]
O
RAMADD[3]
O
RAMADD[2]
O
RAMADD[1]
O
RAMADD[0]
O
Sada do barramento de endereo da SDRAM
RAMRAS#
O
Durante RESET: Sada (alto)
Depois RESET: Sada (alto)
Seleo de linha da SDRAM.
RAMCAS#
O
Durante RESET: Sada (alto)
Depois RESET: Sada (alto)
Seleo de coluna da SDRAM.
PCLK
O
Durante RESET: Sada
Depois RESET: Sada
Sada de clock da SDRAM (o mesmo que o clock de processamento interno).
RAMDQM
O
Durante RESET: Sada (alto)
Depois RESET: Sada (alto)
Mascaramento de dados da SDRAM.
RAMBA[0]
O
Durante RESET: Sada (alto)
Depois RESET: Sada (alto)
Seleo de banco da SDRAM.
RAMCS[0]#
O
Durante RESET: Sada (alto)
RAMBA[1]
O
Depois RESET: Sada (alto)
RAMCS[0]#: Seleo de chip da SDRAM.
RAMBA[1]: Seleo de banco da SDRAM.
RAMCS[1]#
O
Durante RESET: Sada (alto)
Depois RESET: Sada (alto)
Seleo de chip da SDRAM.
Manual de Servio 17
208
207
9
14
18
22
26
30
35
39
11
16
19
24
27
33
37
42
20
28
Nome
Direo
Estado durante/depois do RESET
Interface da SDRAM (36 pinos) - continuao
RAMWE#
O
Durante RESET: Sada (Alto)
Depois RESET: Sada (Alto)
Habilitao de escrita da SDRAM
Interface SSC (3 pinos)
SSCTXD
O
Durante RESET: Entrada (p.d.)
GPCI/O[16]
I/O
Depois RESET: Entrada (r.t.)
PM[14]
O
SSCTXD: Sinal de sada de dados SSC.
GPCI/O[16]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
PM[14]: Sada de dados de prova do mux.
SSCRXD
I
Durante RESET: Entrada (p.d.)
GPCI/O[17]
I/O
Depois RESET: Entrada (r.t.)
PM[15]
O
SSCRXD: Entrada de dados SSC.
GPCI/O[17]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
PM[15]: Sada de dados de prova do mux.
SSCCLK
I/O
Durante RESET: Entrada (p.d.)
GPCI/O[47]
I/O
Depois RESET: Entrada (r.t.)
PM[13]
O
SSCCLK: Entrada ou sada de sinal de clock SSC.
GPCI/O[47]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
PM[13]: Sada de dados de prova do mux.
Interface da PNVM/SRAM (41 pinos)
MEMDA[15]
I/O
Durante RESET: Entrada (p.d.)
MEMDA[14]
I/O
Depois RESET: Entrada (r.t.)
MEMDA[13]
I/O
MEMDA[12]
I/O
MEMDA[11]
I/O
MEMDA[10]
I/O
MEMDA[9]
I/O
MEMDA[8]
I/O
MEMDA[7]
I/O
MEMDA[6]
I/O
MEMDA[5]
I/O
MEMDA[4]
I/O
MEMDA[3]
I/O
MEMDA[2]
I/O
MEMDA[1]
I/O
MEMDA[0]
I/O
Barramento de dados bidirecional PNVM/SRAM
MEMAD[20]
O
Durante RESET: Entrada (p.u.)
MEMCS[2]#
O
Depois RESET: Entrada (r.t.)
GPCI/O[9]
I/O
MEMAD[20]: Barramento de endereo PNVM/SRAM.
MEMCS[2]#: Seleo de chip PNVM/SRAM.
GPCI/O[9]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
MEMAD[19]
O
Durante RESET: Entrada (p.u.)
PLLSEL
I
Depois RESET: Sada (Alto)
MEMAD[19]: Barramento de endereo PNVM/SRAM.
PLLSEL: Seleo de frequncia do PLL - 108MHz (baixo) ou 135MHz (alto), amostrado durante o RESET.
18 Manual de Servio
10
13
15
17
36
38
40
43
45
46
48
49
23
44
Nome
Direo
Estado durante/depois do RESET
Interface da PNVM/SRAM (41 pinos) - Continuao
MEMAD[18]
O
Durante RESET: Sada (baixo)
MEMAD[17]
O
Depois RESET: Sada (baixo)
MEMAD[16]
O
MEMAD[15]
O
MEMAD[14]
O
Barramento de endereo PNVM/SRAM.
MEMAD[13]
O
Durante RESET: Entrada (p.d.)
AFETESTEN
I
Depois RESET: Sada (baixo)
MEMAD[13]: Barramento de endereo PNVM/SRAM.
AFETESTEN: Entrada de habilitao do modo de teste do front-end analgico. Nvel amostrado durante o
RESET. Em operao normal, este pino deve estar em nvel baixo durante o RESET.
MEMAD[12]
O
Durante RESET: Entrada (p.d.)
PLLCFGA
I
Depois RESET: Sada (baixo)
MEMAD[12]: Barramento de endereo PNVM/SRAM.
PLLCFGA: Entrada de configurao do PLL de udio. Nvel amostrado durante o RESET. Em operao
normal, este pino deve estar em nvel baixo durante o RESET.
MEMAD[11]
O
Durante RESET: Entrada (p.d.)
PLLCFGP
I
Depois RESET: Sada (baixo)
MEMAD[11]: Barramento de endereo PNVM/SRAM.
PLLCFGP: Entrada de configurao do PLL de processo. Nvel amostrado durante o RESET. Em operao
normal, este pino deve estar em nvel baixo durante o RESET.
MEMAD[10]
O
Durante RESET: Entrada (p.d.)
TESTMODE
I
Depois RESET: Sada (baixo)
MEMAD[10]: Barramento de endereo PNVM/SRAM.
TESTMODE: Seleo de modo operacional. Nvel amostrado durante o RESET. Em operao normal, este
pino deve estar em nvel baixo durante o RESET.
MEMAD[9]
O
Durante RESET: Sada (baixo)
MEMAD[8]
O
Durante RESET: Sada (baixo)
MEMAD[7]
O
MEMAD[6]
O
MEMAD[5]
O
MEMAD[4]
O
MEMAD[3]
O
MEMAD[2]
O
Barramento de endereo PNVM/SRAM.
MEMAD[1]
O
Durante RESET: Entrada (p.d.)
BOOTSEL[2]
I
Durante RESET: Sada (baixo)
MEMAD[1]: Barramento de endereo PNVM/SRAM.
BOOTSEL[2]: Seleo de fonte de execuo e software de boot da CPU. Veja BOOTSEL[1] abaixo.
MEMAD[0]
O
Durante RESET: Entrada (p.d.)
BOOTSEL[1]
I
Durante RESET: Sada (baixo)
MEMAD[0]: Barramento de endereo PNVM/SRAM.
BOOTSEL[1]: Seleo de fonte de execuo e software de boot da CPU.
BOOTSEL[2:1]: Teste de produo
BOOTSEL[2:1]: Flash + SRAM (para debug/monitoramento)
BOOTSEL[2:1]: Debug da primeira UART
BOOTSEL[2:1]: Flash
MEMWR#
O
Durante RESET: Sada (Alto)
Durante RESET: Sada (Alto)
Habilitao de escrita da PNVM/SRAM.
MEMRD#
O
Durante RESET: Sada (Alto)
Durante RESET: Sada (Alto)
Habilitao de leitura da PNVM/SRAM.
Manual de Servio 19
*
117
119
79
81
*
*
138
140
160
164
157
165
166
170
174
171
186
175
168
195
197
Nome
Direo
Estado durante/depois do RESET
Interface da PNVM/SRAM (41 pinos) - Continuao
MEMCS[0]#
O
Durante RESET: Sada (Alto)
Depois RESET: Sada (Alto)
Seleo de chip da PNVM/SRAM.
MEMCS[1]#
O
Durante RESET: Entrada (p.u.)
GPCI/O[18]
I/O
Depois RESET: Entrada (r.t.)
MEMCS[1]#: Seleo de chip da PNVM/SRAM.
GPCI/O[18]: Sada/Entrada de uso geral, monitorada/controlada pela CPU ou SW DSP.
Sinais de alimentao (56 pinos)
GNDP
(*pinos 12, 32, 50, 62, 72, 83, 91, 101,
107, 125, 151, 202)
Terra dos perifricos digitais da fonte de 3,3V (12 pinos)
VDDP
(* pinos 3, 21, 41, 52, 58, 68, 76, 87,
97, 105, 127, 144, 204)
Alimentao dos perifricos digitais de 3,3V (13 pinos)
VDDIP
(*pinos 51,154)
Tenso de referncia de 3,3V dos perifricos (2 pinos)
GNDPA2
Terra digital da alimentao filtrada de 3,3V para AMCLK
VDDPA2
Alimentao digital filtrada de 3,3V para AMCLK
GNDPCLK
Terra digital da alimentao filtrada de 3,3V para PCLK
VDDPCLK
Alimentao digital filtrada de 3,3V para PCLK
GNDC
(*pinos 29, 66, 95, 121, 190)
Terra da alimentao de 1,8V para o ncleo digital (5 pinos)
VDDC
(*pinos 25, 64, 93, 123, 192)
Alimentao de 1,8V para o ncleo digital (5 pinos)
GNDA
Plano terra do circuito PLL interno
VDDA
Alimentao de 1,8V para o circuito PLL interno.
VDDDAC
Alimentao analgica de 3,3V para os DACs
GNDDACP
GNDDACD
Terra para a alimentao analgica de 3,3V dos DACs
GNDDABS2
Terra comum para os DACs de servo e vdeo.
GNDDACPS
GNDDACDS
Terra para a alimentao analgica de 3,3V do DAC do SERVO.
GNDAFERF
Terra da alimentao analgica de 3,3V do RF
VDDAFERF
Alimentao analgica de 3,3V do RF
GNDAFES
Terra analgico da alimentao de 3,3V do SERVO
VDDAFES
Alimentao analgica de 3,3V do SERVO
VDDDACS
Alimentao de 3,3V do DAC do SERVO
GNDPWMS
Terra da alimentao de 3,3V do PWM do SERVO
VDDPWMS
Alimentao de 3,3V do PWM do SERVO
20 Manual de Servio
Caractersticas
Larga faixa de tenso de operao 2.7V - 5.5V
Freqncia de clock (F) de 400 KHz em 2.7V - 5.5V
Corrente de ativo tpica de 200A
Corrente de standby tpica de 10A
Corrente de standby tpica(L) de 1A
Corrente de standby tpica(LZ) de 0,1A
Interface compatvel com IIC
Prov protocolo de transferncia de dados
bidirecional Entradas Schmitt trigger
Modo de escrita em pgina de dezesseis bytes
Minimiza o tempo total de escrita por byte.
Ciclo de escrita auto-temporizado
Tpico tempo do ciclo de escrita de 6ms
Proteo de escrita por Hardware para a metade
superior (somente NM24C03)
Durabilidade: 1,000,000 de mudanas de dados
Reteno de dados maior que 40 anos.
Encapsulamentos disponveis: 8 pinos DIP, 8 pinos
SO, e 8 pinos TSSOP
Disponvel em trs faixas de temperatura
- Comercial: 0 a +70C
- Estendida (E): -40 a +85C
- Automotiva (V): -40 a +125C
Manual de Servio 21
Diagrama de Conexo
Encapsulamento Dual - in - line (N), Encapsulamento SO (M8) e Esncapsulamento TSSOP (MT8)
Especificaes do produto
Condies de operao
-65C a +150C
6.5V a -0.3V
Temperatura do terminal
(Soldagem, 10 segundos)
+300C
Resistncia a ESD
2000V min.
22 Manual de Servio
Condies de teste AC
Nvel dos pulsos de entrada
Tempos de subida e descida da entrada
Nveis de temporizao de entrada e sada
Carga de sada
Smbolo
fSCL
TI
tAA
tBUF
tHD:STA
tLOW
tHIGH
tSU:STA
tHD:DAT
tSU:DAT
tR
tF
tSU:STO
tDH
tWR
(Note 3)
Parmetro
Frequncia de clock SCL
Constante de tempo de supresso de
rudo em SCL, Entradas SDA (mnima
largura de pulso vin).
SCL baixo para sada de dados SDA vlida
Tempo que o barramento deve ficar
livre antes que uma nova transmisso
possa comear.
Tempo de espera da condio de incio
Perodo do clock baixo
Perodo do clock alto
Tempo de Setup da condio de incio.
(Para uma condio de inicio repetida).
Tempo de espera de entrada de dados
Tempo de setup da entrada de dados
Tempo de subida SDA e SCL
Tempo de descida SDA e SCL
Tempo de setup da condio de parado
Tempo de espera de sada de dados
Tempo do ciclo de escrita - NM24C02/03
- NM24C02/03L, NM24C02/03LZ
100 KHz
Max
Min
100
100
0.3
4.7
3.5
400 KHz
Max
Min
400
50
0.1
1.3
0.9
Unidades
KHz
ns
s
s
4.0
4.7
4.0
4.7
0.6
1.5
0.6
0.6
s
s
s
s
20
250
20
100
ns
ns
s
ns
s
ns
ms
0.3
300
1
300
0.6
50
4.7
300
10
15
10
15
Nota 3: o tempo do ciclo de escrita (twr) o tempo de uma condio de parado vlida de uma sequncia de escrita at o fim do ciclo interno de
programao/apagamento. Durante esse ciclo de escrita, os circuitos de interface do NM 24C02 / 03 so desabilitados e o SDA permitido
se manter alto pelo resistor de pull-up do barramento, e o dispositivo no responde ao endereo escravo. Veja o diagrama Temporizao
do ciclo de escrita.
Tempo de barramento
Manual de Servio 23
24 Manual de Servio
Descrio
Aplicaes tpicas
Manual de Servio 25
26 Manual de Servio
Caractersticas eltricas
Condies de operao: VIN =7V, TJ=25C, exceto se mencionado o contrrio.
O sinal esfrico denota especificaes que se aplicam na faixa de temperatura especificada.
Notas:
1. Vejas as especificaes de regulagem trmicas para mudanas na tenso de sada devido a efeitos trmicos. A
regulagem de linha e carga so medidas em uma temperatura de juno constante devido baixa durao do
pulso de teste.
2. A regulagem de linha e carga so garantidas at a dissipao mxima de potncia. A dissipao de potncia
determinada pela diferena de tenso entre entrada e sada e a corrente de sada. A potncia de sada mxima
garantida no est disponvel em toda a faixa de tenses de entrada/sada.
3. Somente RC1117.
Manual de Servio 27
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
28 Manual de Servio
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Manual de Servio 29
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
30 Manual de Servio
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Manual de Servio 31
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
32 Manual de Servio
1
2
3
U3
REMO
IR
22
21
20
19
18
17
16
15
14
13
12
+5V
U2
UPD16312
33K
GND
GND
GND
GND
33K
33K
5PIN
33K
VFDAT
VFDCK
VFDST
GND
IR
VFDST
VFDCK
VFDAT
R2 R3
R1
10K 10K
10K
1
2
3
4
5
JP2
C3
101
C4
101
5
4
3
2
1
5PIN
C5
101
JP1
+5V
R13
33K
C2
104
31 3.5V~2
32 3.5V~2
D3
DIODE-LIGHT
K1
1N4148
STOP
SW-1
REV
SW-1
D2
play
SW-1
K2
KEY3
KEY2
1N4148
KEY1
SEG2
R14
1k
power
SW-1
D1
C1
100/10
LED
SEG1
FF
SW-1
OP/CL
SW-1
VFD0503F
+5V
GRID5
GRID4
GRID3
GRID2
GRID1
GND
100U/16V
3.5V~2
3.5V~1
-25V
GND
+5V
C7
104
R12
11
10
9
8
7
6
5
4
3
2
1
KEY2
KEY1
STB
CLK
VSS
DIN
DO
SW4
SW3
SW2
SW1
R11
S9
S10
S11
S12/G1
VEE
S13/G1
S14/G9
S15/G8
S16/G7
G6
G5
G4
G3
G2
G1
VDD
LED4
LED3
LED2
LED1
VSS
OSC
GRID5
23
24
25
26
27
28
29
30
31
32
33
KEY4
KEY3
KEY2
KEY1
33K
33K
33K
33K
R10
SEG9
SEG10
SEG11
SEG12
-25V
SEG13
SEG14
SEG15
SEG16
R5
R6
R7
R8
R9
S8
S7
S6
S5
S4
S3
S2
S1
VDD
KEY4
KEY3
C6
F21
F22
SEG1
SEG2
SEG3
SEG4
SEG5
SEG6
SEG7
SEG8
SEG9
SEG10
SEG11
SEG12
SEG13
SEG14
SEG15
SEG16
R4
10K
34
35
36
37
38
39
40
41
42
43
44
NC
P16
P15
P14
P13
P12
P11
P10
P9
P8
P7
P6
P5
P4
P3
P2
P1
NC
NC
NC
NC
NC
1G
2G
3G
4G
5G
NP
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
3.5V~1
3.5V~1
GRID4
GRID3
GRID2
GRID1
+5V
KSO4
KSO3
KSO2
LED
GND
F11
F12
1
2
SEG8
SEG7
SEG6
SEG5
SEG4
SEG3
SEG2
SEG1
+5V
U1
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Manual de Servio 33
+5V
GND
-25V
FIP1
FIP2
L101
33uH
R904
47K/1W
R901
C905
330K/1W 47u/400V
270K
C101
100u/35V
C906
103/1KV
C908
47U/25V
Z901
18V
D905
RES GND
FB VCC
S
NC
D
D
D903
1N4007
D901
1N4007
D904 1U/50V
1N4007
C902
C911
103
6
9
11
12
C110
C104
100u/16V
C105
100u/16V
D106
HER104
C121
Z102
5V1
C109
100u/16V
R104
470R
C107
104
R105
22k
L105
10uH
R118
10R
C111
22R
C120
104
1N4007
33uH
103
C112
330/10
C113
104
R107
200R
D108
D109
1N5392
1N5392
C114
104
R108
100R
GND
-12
+12
GND
+5V
3V3
GND
7
6
5
4
3
2
1
CN904
7P2.5
C115
100u/16V
R109
100R
2
R110
1k
R111
10K
U902
PC817
0.1/275Vac
LF901
10K
2200u/10V
Z902
15V
R909
R102
C108
330u/16V
R906
20K
1
R907 R908
2R
2R
D103
D105
IN5822
10U/100V
C912
471
C910
HER104
C103
100u/16V
CN903
5P2.0
L102
33uH
D102
10
R905
Q901 100R
2N5551
1
2
3
4
D902
1N4007
U901
ICE2A0565
HER104
HER104
8
7
6
5
C907
104
D906
HER107
12V
D101
8
TR901
270K
C102
100u/35V
Z101
R902
R903
R101
910R
5
4
3
2
1
R115
4.7K
C117
40mH BC20229
C901
3
Q104
0.1/275Vac
C904
TL431
1
2
104
R112
10k
102/400~
R900
C909
1M 1/2W
C903
F901
0.5A/250v
102/400~
34 Manual de Servio
1
2
1
2
102/400~
CN901
3P4.0
CN902
3P4.0
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Manual de Servio 35
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
36 Manual de Servio
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Manual de Servio 37
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
38 Manual de Servio
MEC1
DESCRIO
POS./ESQ.
PAINEL FRONTAL (D-470)
1
COMPLEMENTO MECANISMO
2
TAMPA SUPERIOR (D-470)
3
TAMPA TRASEIRA
4
CHASSIS
5
TECLA POWER
6
TECLA FUNES
7
MEC. COMPLETO
MEC1
PCI110 PCI PAINEL FRONTAL (D-470)
PCI FONTE
PCI328
PCI PRINCIPAL
PCI651
CABO FORA
CABO1
PCI651
2
PCI328
CABO1
CDIGO
953641001901D
958984001901D
953638001901D
953639001901D
95364001901D
953507001901D
953508001901D
958983001901D
959249001901D
958985001901D
959248001901D
953504001901D
PCI110
6
4
5
7
1
Manual de Servio 39
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
40 Manual de Servio
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
Manual de Servio 41
Reviso: A
Data: 01/06/05
Obs.: 1 verso do Esquema eltrico
enviado pelo fornecedor
42 Manual de Servio
PROCEDIMENTOS DE MANUTENO
1.
Problema na fonte
de alimentao
NO OK
Verifique a condio do F901
Substitua F901
OK
Verifique as
condies dos pinos
4/6/8 do U901
NO OK
Substitua U901
OK
NO OK
NO OK
Verifique o pino 1 do Q103.
(Tenso 2~5V).
Substitua Q103
NO OK
NO OK
Substitua U902
Substitua Tr901
OK
OK
Verifique a tenso de
sada em
CON901~904
Manual de Servio 43
2.
Problema de leitura de
disco
NO OK
Verifique o conector DVD
LOADER
Substitua o conector
OK
Substitua a unidade de
carregamento do DVD
NO OK
44 Manual de Servio
3.
NO OK
Veja o Manual do
Usurio
OK
Verifique o sinal de sada em
Y1
NO OK
Substitua o Y1
OK
NO OK
Verifique o sinal em C128
Substitua C128/U1
OK
NO OK
Verifique o sinal em C130
Substitua C130/L6
OK
OK
Verifique o sinal no pino Cn8
NO OK
Substitua Cn8
Manual de Servio 45
4.
NO OK
Verifique o sinal R8
Substitua U1
OK
NO OK
Verifique o sinal no pino 1~3
do U11
Substitua U1
OK
NO OK
Verifique sinal de +5V no
pino 7 do U11.
Verifique a fonte de
alimentao
OK
NO OK
Verifique o sinal nos pinos 5/8
do U11
OK
Verifique as peas Q15/Q16 do
Mudo
46 Manual de Servio
Substitua U11
Problemas no controle
frontal
NO OK
Verifique a conexo entre JP2 e a Alimentao
OK
Substitua
NO OK
OK
NO OK
Veja 3.1
OK
Verifique o sinal
SEG em U2
OK
Substitua VFD
NO OK
OK
Verifique o sinal de alimentao em U1
Substitua U2
NO OK
Substitua U1
Manual de Servio 47
6.
48 Manual de Servio
Gradiente e voc
www.gradienteservices.com.br