新闻动态MORE

热点专题 More

生物医疗芯片与系统研究专栏
随着群体长寿和老龄化社会的到来,生物医疗近年来一直是全球瞩目的重点研究方向,也是创新成果最多的领域之一。面向生物医疗的应用需求,核心芯片以及基于芯片的系统技术正发挥着至关重要的作用。从科学研究的角度,定制化的芯片设计可以实现传统生物医疗设备不能实现的功能,进而辅助研究人员获取更多的生物信息或者是对生物体进行更有效的干预。例如,通过高通量、高带宽脑机接口芯片的设计,可以实现对大范围脑区各种神经组织进行高密度的监测和调控,进而帮助研究人员更深入地了解大脑。从实际应用的角度,通过高集成度的芯片设计,可以使一些传统的、体积庞大的医疗设备小型化,实现设备的可穿戴或者微创植入,例如近年来流行的智能手表、手环、动态血糖仪等设备。   近年来,我国生物医疗器械市场规模已经达到千亿美元,而大多数高端生物医疗设备仍然依赖于进口,且其核心芯片的国产化率非常低。因此,实现生物医疗芯片自主研发,是确保相关产业链安全、促进产业升级发展的重要途径。但是,生物医疗芯片的设计存在几点重大挑战:可靠性要求极高(特别是植入式医疗设备),涉及生命安全,对芯片的鲁棒性要求非常苛刻;专业交叉难度大、投入高、收效慢,涉及生物医疗和集成电路等多个专业,迭代成本高;产品研发周期长,很多生物医疗设备对芯片的性能要求很高,而且需要获得相关的许可证才能配套使用,造成硬件从研发到实际应用的时间很久(特别是核心芯片的更新换代极慢)。为应对生物医疗与集成电路交叉的诸多挑战,本刊特别策划了“生物医疗芯片与系统研究专栏”。

推荐文章

  • 针对48 V输入电压、0.8 V输出电压及1 000 A电流需求的国产电源验证板的布局布线设计,开展电源完整性分析。提出了一种基于电源分配网络(PDN)的仿真设计策略,即在最初阶段,通过对比不同PCB布局的电压降仿真结果选择良好布局,再通过电源平面及过孔载流的仿真分析对过流过孔进行优化设计。优化措施使电压跌落降低了14.5 mV,平面电路密度减小了61%,电源系统损耗降低了17.2 W,并减缓过孔电流至1/2。此外,模拟了使用散热器的热效应,结果显示散热器应用后最高温度下降了27.81 ℃。最后,使用电源平面谐振仿真分析,成功将电源平面谐振噪声控制在输出电压的0.001%以内。
    2025年03月06日
  • 在高分辨率模/数转换器(ADC)设计中,由于工艺变化导致的电容失配对精度有很大影响,业内为了解决这一问题提出了许多补偿方法,但通常需要添加额外的电路或外部控制器,增大了硅片面积和操作复杂度。本文分析并确定了电容失配、输出偏差和总谐波失真(THD)在电容型数/模转换器(DAC)中的关系,并推导出THD在特定失配条件下的分布情况,可用于评估ADC在电容失配下的性能边界。在此基础上,本文提出了一种采用动态元素匹配(DEM)技术的新型补偿方法,并以最小的硬件成本在循环型流水线ADC中实现,流片测试结果证实了理论的有效性并展示了DEM算法的鲁棒性,这项工作对于高精度ADC设计的性能评估具有重要参考意义。
    2024年12月12日
  • 本研究利用搭建的仿真设计平台开发了一款电场调控增强型背照式单光子雪崩二极管(SPAD)器件,通过调控SPAD雪崩区电场,进一步提升了背照式器件的光子探测效率,降低了暗计数率。仿真结果表明,本研究设计的SPAD在水平和垂直电场的协同作用下,有效提高了电子倍增效率,峰值探测效率达到50.1%,在过偏压为3 V时,暗计数率降低至764 Hz。本文对比分析了不同耗尽层厚度和P-Well半径对电场调控增强型背照式SPAD器件性能的影响,并确定了最优结构尺寸。研究结果为基于SPAD的高精度光电探测应用提供了新的技术途径,为SPAD器件在科学研究和工业应用中的进一步发展奠定了基础。
    2024年10月14日
  • 摘要 针对生命体征信号数字化采集和连续血压预测等需求,设计并实现了一种基于二维卷积的连续血压预测系统。在系统硬件部分使用ESP32模组、AD8232模块和PulseSensor传感器,采集获得的人体心电图(ECG)和光电容积脉搏波(PPG)信号数据并通过MQTT协议传输至服务端处理。本文算法部分使用格拉米角差场(GADF)、二维卷积和模型剪枝技术,设计并训练了使用ECG和PPG信号预测人体连续血压的神经网络模型,并分别在开源数据集和自制数据集中测试了连续血压预测模型的性能。本文系统为重要体征信号采集和连续血压预测提供了一个有效的参考方案。
    2024年08月09日
  • 摘要 在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm2,对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。
    2024年04月09日
More