Modul 4
Modul 4
Dua buah half adder dapat digabungkan untuk membentuk full adder.
Dengan menambahkan gerbang logika OR untuk output carry, dua buah half
adder dapat disusun menjadi full adder.
b) Full Adder
Rangkaian full adder, penjumlah penuh, menjumlahkan bilangan
binary dengan menyertakan nilai carry dalam penjumlahannya. Sebuah full
adder sederhana terdiri dari tiga buah input, yang biasa untuk memudahkan
disebut input A, B, dan Cin. Dengan A dan B merupakan input operand yang
ada, sedangkan Cin merupakan nilai bit carry dari langkah sebelumnya.
Sebuah full adder biasanya merupakan komponen penyusun dalam penjumlah
bertingkat, cascade, yang mana menjumlahkan baik 8 bit, 16 bit, 32 bit, dan
lain sebagainya. Sama seperti half adder, rangkaian ini menghasilkan dua
buah output yakni sum dan carry, yang masing-masing direpresentasikan
dengan S dan Cout. Dimana sum = 2 X Cout + S. Gambar rangkaian Full
Adder dapat dilihat pada Gambar 2.42 dan table kebenaran Full Adder dapat
dilihat pada Tabel 2.24
Gambar 2.42 Tabel 2.24
Simbol Full Adder Tabel kebenaran Full
Adder
35
e) Non-Inverting Comparator
Pada Non-Inverting Comparator, tegangan input dipasang pada
saluran non-inverting (+) dan tegangan referensi pada saluran inverting (-).
Pada rangkaian Non-Inverting Comparator, jika Vin lebih besar dari Vref,
37
maka tegangan output adalah +Vsat (mendekati tegangan +VCC). Jika Vin
lebih kecil dari Vref, maka tegangan output adalah -Vsat (mendekati tegangan
-VEE).
f) Inverting Comparator
Pada Inverting Comparator tegangan input (Vin) dihubungkan pada
saluran inverting (-) dan tegangan referensi (Vref) pada saluran non-inverting
(+). Tegangan referensi dapat menggunakan sumber catu daya tegangan
konstan atau rangkaian pembagi tegangan. Pada saat Vin lebih kecil dari
Vref, tegangan output Vo adalah +Vsat (≈ +VCC). jika Vin lebih besar dari
Vref, maka tegangan output adalah -Vsat (≈ +VEE).
2.4.2.2 Komparator
a) Rangkailah gerbang logika komparator berikut ini :
Gambar 2.41
Rangkaian Adder dengan gerbang logika
Gambar 2.42
Rangkaian Adder dengan IC 7483
2.4.3.2. Komparator
a) Rangkaian Komparator dengan gerbang logika dasar
ditunjukkan pada Gambar 2.43.
Gambar 2.43
Rangkaian komparator dengan gerbang logika
Tabel 2.25
Tabel kebenaran komparator dengan gerbang logika
INPUT OUTPUT
Ax Ay P Q R
1 1 0 1 0
1 0 0 0 1
0 1 1 0 0
0 0 0 1 0
42
Gambar 2.44
Rangkaian komparator dengan IC