CH 5

Université Kasdi
École des Hautes Merbah- Département

Études Industrielles Ouargla Automatique
Cours d’automatique
Département d’ électronique et communication
Chapitre V:
Le microprocesseur INTEL 8085
Plan:
o Familles de microprocesseurs 8 bits
o Architecture d’INTEL 8085
o Instructions d’INTEL 8085
L3 ELN Par Cécile RODE – Atelier informatique

Dr, LATI A
Université Kasdi
Familles de microprocesseurs 8 bits
Le premier microprocesseur introduit par Intel en 1971 est le 4004

à quatre (04) bits et le 8008 à 8 bits. En 1974 c’était la réalisation
du 8080 qui gère des mots de 8 bits, d’un bus d’adresse de taille
(16) bits et d’un pointeur de pile de taille (16) bits.
Le circuit 8085 est une amélioration du microprocesseur 8080 ;

nous nous concentrerons notre étude sur les microprocesseurs
d’INTEL 8085,

Dr, LATI A
Université Kasdi

Le tableau suivant décrit les principales caractéristiques des
microprocesseurs fabriqué par Intel,

Dr, LATI A
Université Kasdi

Le tableau suivant décrit les principales caractéristiques des
microprocesseurs fabriqué par Intel,

Dr, LATI A
Université Kasdi
Figure suivante montres les fabricants de

microprocesseurs le plus connus :

Dr, LATI A
Université Kasdi
Architecture d’INTEL 8085
Le 8085 est un microprocesseur 8 bits introduit en 1976 (avec 6500

Transistors) et fonctionne avec du 5V. C’est une amélioration du
microprocesseur 8080 et il est 100% compatible avec son code,
Il peut adresser 64 Ko de mémoire comme son prédécesseur mais a

un brochage diffèrent. Ce microprocesseur a permis à INTEL de
concurrencer le Z80 en attendant la sortie de son microprocesseur
16 bits (le microprocesseur 8086).
Dr, LATI A
Université Kasdi
Le microprocesseur 8085 se
présente sous la forme d’un
boîtier à 40 broches. La figure
2 montre le schéma de
brochage du 8085.

Dr, LATI A
Université Kasdi

L’INTEL 8085 se compose essentiellement de l’unité de commande, de
l’unité arithmétique et logique (UAL) et d’un ensemble de registres pour
stocker les opérandes, les résultats intermédiaires ou les informations de
commande. Les signaux d’INTEL 8085 peuvent être classés en six
groupes :
(1) Bus d'adresses et (2) Bus de données,
(3) Signaux de contrôle et d'état
(4) Alimentation et générateur de fréquence
(5) Signaux d'interruptions

Dr, LATI A
Université Kasdi

Le nombre de lignes d'adresses du 8085 est 16 lignes A15-A00 dont le
poids faible est multiplexé temporellement avec le bus de données AD7-
AD0. D’où la nécessité d’un démultiplexage pour obtenir séparément les

bus d’adresses et de données ,
Le démultiplexage des signaux AD7 à AD0 se fait en mémorisant l’adresse
lorsque celle-ci est présente sur le bus Adresses/Données, à l’aide d’un
verrou (latch), ensemble de bascules D. La commande de mémorisation
de l’adresse est générée par le microprocesseur : c’est le signal ALE
(Address Latch Enable).
Dr, LATI A
Université Kasdi


Dr, LATI A
Université Kasdi

(3) Signaux de contrôle et d'état
• ALE : A l'état haut, implique que les bits présents sur le bus A/D sont les
lignes d'adresses. Un circuit 74373 mémorise ces bits à sa sortie.
• RD : Read, signal de lecture d’une donnée, actif niveau bas.
• WR : Write, signal d’écriture d’une donnée, actif niveau bas.
• IO/M : Input-Output / Memory, indique si le 8085 adresse la mémoire
(IO/M = 0) ou les entrées/sorties (IO/M = 1).
• S1 et S0 : Signaux d’état indiquant le type d’opération en cours sur le
bus. Rarement utilisés dans les petits systèmes.

Dr, LATI A
Université Kasdi

(4) Alimentation et générateur de fréquence
• Vcc : Alimentation +5V

• GND : Masse de référence
• X1 et X2 : Un Quartz est relié aux deux broches pour générer un signal
carré périodique. Pour générer une fréquence de 3MHz, le quartz doit
avoir une fréquence de 6MHz.
• CLK (OUT) : Cette broche peut être utilisée comme signal d'horloge pour
d'autres circuits.

Dr, LATI A
Université Kasdi

Le 8085 possède cinq signaux d'interruptions.
• INTR (Interrupt Request) : C'est le signal envoyé par une interface

indiquant une demande d'interruption.
• INTA : Le 8085 répond à INTR en envoyant 0 sur la ligne INTA (Interrupt
Aknowledge).
• RST7.5 RST6.5 et RST5.5 : Interruptions de redémarrage. Ce sont des
interruptions vectorisés qui transfèrent le contrôle à une position mémoire
spécifique. Ces lignes sont prioritaire que INTR. Les priorités sont
classées selon l'ordre décroissant de 7.5, 6.5 à 5.5.

Dr, LATI A
Université Kasdi

Le 8085 possède cinq signaux d'interruptions.
• TRAP : (Non Maskable Interrupt) : interruption prioritaire par rapport à INTR.

• HOLD et HLDA : signaux de demande d’accord d’accès direct à la
mémoire (DMA).
• READY : entrée de synchronisation avec la mémoire.
• RESET IN: Quand ce signal est à 0, le compteur de programme est remis
à 0, les bus sont en haute impédance et le microprocesseur redémarre.
• RESET OUT : Ce signal indique que le microprocesseur vient d'être
redémarrer, ce signal peut être utilisé par d'autres circuits.

Dr, LATI A
Université Kasdi

Dr, LATI A
Université Kasdi

Les différents blocs fonctionnels de 8085 sont les
suivants

Dr, LATI A
Université Kasdi

Le microprocesseur 8085 contient plusieurs registres, le tableau
ci-dessous résume ceux registres

Dr, LATI A
Université Kasdi

les registres généraux de 8085 sont tous de 8 bits, mais peuvent´
également être utilisés comme des registres 16 bits en combinons les
paires-BC, DE et HL.

Dr, LATI A
Université Kasdi
Les registres temporaires de 8085 sont des registres de données

temporaire (notés registres W et Z). Ces registres ne sont pas
accessibles par le programmeur, mais le 8085 les utilise pour stocker les
données temporaires lors de l’exécution de certaines instructions.
Le registre d’incrémentation/décrémentation d’adresse incrémente ou

décrémente le contenu du PC ou SP lorsque les instructions sont
exécutées.

Dr, LATI A
Université Kasdi

Le registre d’état ou drapeaux est formé par un ensemble des drapeaux
(flags), il est un registre de 8-bits dans lequel seulement 5 bits sont
utilisés. L’association de ce registre avec l’accumulateur forme le
contexte ou PSW (Program Status Word). Le format de registre d’ état de
8085 est représenté sur la figure 5

Dr, LATI A
Université Kasdi

Dr, LATI A
Université Kasdi
Instructions d’INTEL 8085

Un programme est une suite de code machine représentant des
instructions (selon un codage bien défini), et placé en mémoire. Chaque
instruction machine contient un code qui indique l’instruction a exécuter :
addition, multiplication, branchement, etc.
Donc, chaque instruction indique une opération a effectuer sur certaines

données. Il y a plusieurs méthodes pour spécifier les données pour les
instructions, cette spécification appelée “modes d’adressage”. Le
microprocesseur 8085, possède cinq modes d’adressage

Dr, LATI A
Université Kasdi
Destination Source

Dr, LATI A
Université Kasdi

Modes d’adressage
On peut définir l’adressage comme une fonction permettant de

sélectionner une donnée parmi un ensemble de données par un calcul
d’adresse.
Le résultat de tout mode d’adressage est une adresse opérationnelle
d’une donnée. La donnée en question pourra être, par exemple, un mot
mémoire ou un registre.

Dr, LATI A
Université Kasdi

Modes d’adressage
① Adressage implicite:
Dans ce mode d’adressage, l’opérande est fixe et connue implicitement

par la machine (L’opérande est absent dans l’instruction). Il s’adresse
donc aux instructions sans opérande.

Dr, LATI A
Université Kasdi

Modes d’adressage
② Adressage immédiat :
La façon la plus simple de spécifier un opérande dans une instruction,

c’est d’écrire directement sa valeur dans la zone d’adresse de
l’instruction. Donc, On parle de mode d’adressage immédiat lorsque le
code opérande contient une donnée. La taille de la donnée peut varier
entre 1 et 2 octets.

Dr, LATI A
Université Kasdi

Modes d’adressage
③ Adressage direct: :
C’est le mode d’adressage le plus simple et le plus utilisé. Ce mode

permet de référer a un mot mémoire en faisant figurer dans la zone
adresse, directement l’adresse du mot désiré sans plus de complication,

Dr, LATI A
Université Kasdi

Modes d’adressage
④ Adressage registre::
Un grand nombre d’instructions de 8085 utilisent ce type d’adressage.

Avec ce type d’adressage, les registres de A a E, H ou L ainsi que le
code d’opération sont indiqués dans l’instruction. Généralement,
l’accumulateur (A) est impliqué en tant que second opérande. Par
exemple, l’instruction CMP E peut être interprétée comme : comparer le
contenu du registre E avec le contenu de l’accumulateur

Dr, LATI A
Université Kasdi

Modes d’adressage
⑤ Adressage indirect:
Ce mode d’adressage adresse la mémoire d’une façon indirecte via une

paire de registre. Ainsi, l’instruction MOV M, C se déplace le contenu du
registre C dans l’adresse de mémoire stockée dans la paire de registre
M et L. L’instruction LDAX B charge l’accumulateur avec l’octet de
données spécifiées par l’adresse dans la paire de registre B et C.

Dr, LATI A
Université Kasdi

Types des instructions d’INTEL 8085
Le jeu d’instructions définit quelles sont les instructions supportées par

le processeur. Les instructions peuvent être regroupées suivant les
catégories fonctionnelles suivantes:
➤Groupe de transferts (Data Transfer Group)

➤Groupe arithmétiques (Arithmetic Group)
➤Groupe logiques (Logical Group)
➤Groupe de branchements (sauts) (Branch Group)
➤Groupe de contrôles (Control Group)

Dr, LATI A
Université Kasdi

❶ Instructions de transferts:
Les instructions de transferts se déplacent des données entre les

différents registres ou entre la mémoire et les différents registres.
◦ Transfert registre vers registre
L’instruction copie le contenu d’un registre reg2 dans le registre

reg1. On peut utiliser cette instruction avec tous
les registres A, B, C, D, E, H ou L.

Dr, LATI A
Université Kasdi


◦Transfert registre vers mémoire
Cette instruction copie le contenu du registre spécifié dans

l’emplacement de mémoire adressé par les registres H et L. M est une
référence symbolique de paire de registres H et L. Le second opérande
(reg) est l’un des registres
Dr, LATI A
Université Kasdi


◦Transfert mémoire vers registre
Cette instruction copie le contenu de l’emplacement mémoire adressé

par les registres H et L dans le registre spécifié. Le premier opérande
est le registre de destination

Dr, LATI A
Université Kasdi


◦Transfert une immédiate vers un registre
Le premier opérande est l’un de registres A, B, C, D, E, H ou L. Le

second opérande spécifie les données d’ être
transférées dans la destination.

Dr, LATI A
Université Kasdi


◦Transfert une immédiate vers un emplacement mémoire
Cette instruction copie les données stockées dans son second octet
dans l’emplacement mémoire adressé par H et L. M est une référence
symbolique de paire de registres H et L.

Dr, LATI A
Université Kasdi


◦Charge l’accumulateur directement depuis la mémoire
Charge l’accumulateur A directement avec une copie de l’octet de

l’emplacement spécifié par le deuxième et le troisième octet de
l’instruction LDA. L’adresse peut être déclarée comme un nombre, une
étiquette ou une expression.
Dr, LATI A
Université Kasdi


Mémoriser l’accumulateur directement en mémoire
Stocker une copie de l’accumulateur A dans l’emplacement mémoire

spécifié par le deuxième et le troisième octet de l’instruction STA.

Dr, LATI A
Université Kasdi


Charge les registres H et L directement depuis la mémoire
Le registre L est chargé par l’octet mémorisé a l’emplacement mémoire

spécifié par le deuxième et le troisième octet de l’instruction LHLD. Le
registre H est chargé par l’octet de l’emplacement mémoire suivant.

Dr, LATI A
Université Kasdi


Stocker les registres H et L directement en mémoire
Stocker H et L directement. Le registre L est stock´ e dans l’emplacement

mémoire spécifié par le deuxième et le troisième octet de l’instruction
SHLD. Le registre H est stock´ e dans l’emplacement mémoire suivant.

Dr, LATI A
Université Kasdi


Charge la paire de registre avec une immédiate
LXI copie une donnée dans une paire de registres. regp doit préciser la
paire de registre a chargé. LXI peut charger la paire de registre B et C, la
paire de registre D et E, la paire de registre H et L ou le pointeur de la pile

Dr, LATI A
Université Kasdi


Charge l’accumulateur A indirectement)
Charge l’accumulateur avec une copie de l’octet stocké dans

l’emplacement mémoire adressé par la paire de registre B ou la paire de
registre D. regp peut être soit B (la paire de registres B et C) ou D (la
paire de registres D et E).
Dr, LATI A
Université Kasdi


Stock l’accumulateur A indirectement
Stocke le contenu de l’accumulateur dans l’emplacement mémoire

adressé par la paire de registre B ou la paire de registre D

Dr, LATI A
Université Kasdi


´ Echange les registres D et E avec H et L
Cette instruction échange les contenus des registres H et L avec le

contenu des registres D et E, L’instruction XCHG ne contient pas des
opérandes

Dr, LATI A
Université Kasdi


Echange top de la pile avec les registres H et L
Echange les deux octets du haut de la pile avec les deux octets stockés
dans les registres H et L. XTHL stock les contenus actuels des
registres H et L et charge de nouvelles valeurs dans H et L.

L3 ELN Dr, LATI A
Université Kasdi

❷ Instructions arithmétiques:
Les instructions arithmétiques regroupent l’ensemble des instructions de

calcul (l’addition, la soustraction, l’incrémentation et le décrémentation.
◦Addition de l’accumulateur et un registre
L’opérande est l’un des registres A a E, H ou L. L’instruction permet

d’additionner le contenu du registre spécifiée (reg) avec le contenu de
l’accumulateur et stocke le résultat dans l’accumulateur.

Dr, LATI A
Université Kasdi


◦◦Addition de l’accumulateur et une mémoire
Cette instruction permet d’additionner le contenu de l’emplacement

mémoire (M) adressé par les registres H et L avec le contenu de
l’accumulateur et stocke le résultat dans l’accumulateur

Dr, LATI A
Université Kasdi


Additionne immédiat a l’accumulateur
additionner le contenu du l’opérande et le contenu de l’accumulateur et

stocke le résultat dans l’accumulateur.

Dr, LATI A
Université Kasdi


Addition de l’accumulateur et un registre avec carry
Cette instruction permet d’additionner une donnée située dans un registre

ou un emplacement mémoire et le contenu de l’accumulateur ainsi que le
carry. Le résultat est stock´ e dans l’accumulateur.

Dr, LATI A
Université Kasdi


Addition de l’accumulateur et une mémoire avec carry
Cette instruction permet d’additionner le contenu de l’emplacement mémoire

(M) adressé par les registres H et L et le bit de carry avec le contenu de
L3 ELN Dr, LATI A

Université Kasdi


Additionne immédiat a A avec le carry
Cette instruction permet d’additionner une immédiate et le bit de carry avec
L3 ELN Dr, LATI A

Université Kasdi


Soustraction d’un registre de l’accumulateur
L’instruction SUB permet de soustrait la donnée d’un registre ou un

emplacement mémoire a l’accumulateur. Elle utilise le complément a deux
afin de le transformer en une instruction d’addition. Cette instruction affecte
les flags pour indiquer le résultat de l’opération..
L3 ELN Dr, LATI A
Université Kasdi


Soustraction d’une mémoire de l’accumulateur
Cette instruction permet de soustrait le contenu de l’emplacement mémoire

(M) adressé par les registres H et L et le contenu de l’accumulateur et
stocke le résultat dans l’accumulateur. M est une référence symbolique de
la paire de registres H et L.
L3 ELN Dr, LATI A
Université Kasdi


Soustraction immédiat de l’accumulateur
Soustraire le contenu du l’opérande de contenu de l’accumulateur et

stocke le résultat dans l’accumulateur.
L3 ELN Dr, LATI A

Université Kasdi


Incrémentation d’un registre
Cette instruction additionne un a l’opérande. Elle affecte tous les flags sauf
le carry. L’opérande est l’un des registres A a E, H ou L. L’instruction
permet d’ajouter un au contenu du registre spécifié.
L3 ELN Dr, LATI A
Université Kasdi


Incrémentation d’un emplacement mémoire
Cette instruction permet d’ajouter un au contenu de l’emplacement

mémoire (M) adressé par les registres H et L. M est une référence
symbolique de la paire de registres H et L.

L3 ELN Dr, LATI A
Université Kasdi


Décrémentation d’un registre
Cette instruction soustraire un de l’opérande. Elle affecte tous les flags sauf
le carry. L’opérande est l’un des registres A a E, H ou L L’instruction permet
de soustraire un de contenu du registre spécifié.

L3 ELN Dr, LATI A
Université Kasdi


Décrémentation d’un emplacement mémoire
Cette instruction permet de soustraire un de contenu de l’emplacement

mémoire (M) adressé par les registres H et L. M est une référence
symbolique de la paire de registres H et L.

L3 ELN Dr, LATI A
Université Kasdi


Incrémentation la pair des registres
Cette instruction additionne un a la paire de registres. Elle affecte tous les

flags sauf le carry.
L3 ELN Dr, LATI A

Université Kasdi


Addition Double registres
Cette instruction additionne le contenu de la paire des registres (valeur 16

bits) et le contenu de la paire des registres H et L
L3 ELN Dr, LATI A

Université Kasdi

❸ Instructions logiques
Les instructions logiques regroupent l’ensemble des instructions des

manipulations des bits. Les opérations logiques comprennent l’AND,
l’OR, le XOR, la comparaison et la complémentation.
ET-logique de l’accumulateur avec un registre
Cette instruction réalise un ET logique bit a bit entre l’opérande source et
l’accumulateur. Le résultat est rangé dans l’accumulateur.
L3 ELN Dr, LATI A

Université Kasdi


ET-logique de l’accumulateur avec la mémoire
Cette instruction réalise un ET-logique bit a bit entre le contenu de

l’emplacement mémoire et l’accumulateur. Le résultat est rangé dans reg A
L3 ELN Dr, LATI A

Université Kasdi


ET logique d’une immédiat avec l’accumulateur
Cette instruction réalise un ET-logique bit a bit entre l’opérande source (le
deuxième octet de l’instruction) et reg A, Le résultat est rangé dans reg A
L3 ELN Dr, LATI A
Université Kasdi


OU-logique de l’accumulateur avec un registre
Cette instruction réalise un OU logique bit a bit entre l’opérande source et
l’accumulateur. Le résultat est rangé dans l’accumulateur.
L3 ELN Dr, LATI A

Université Kasdi


OU-logique de l’accumulateur avec la mémoire
Cette instruction réalise un OU-logique bit a bit entre le contenu de
l’emplacement mémoire et reg A. Le résultat est rangé dans reg A,
L3 ELN Dr, LATI A

Université Kasdi


OU logique d’une immédiat avec l’accumulateur)
Cette instruction réalise un OU-logique bit a bit entre l’opérande source (le
deuxième octet de l’instruction) et reg A. Le résultat est rangé dans reg A.
L3 ELN Dr, LATI A

Université Kasdi


XOR-logique de l’accumulateur avec un registre
Cette instruction réalise un OU exclusif (XOR-logique) bit a bit entre

l’opérande source et reg A. Le résultat est rangé dans reg A
L3 ELN Dr, LATI A
Université Kasdi


XOR-logique de l’accumulateur avec la mémoire
Cette instruction réalise un OU exclusif logique bit a bit entre le contenu de

l’emplacement mémoire et l’accumulateur. Le résultat est rangé dans reg A
L3 ELN Dr, LATI A

Université Kasdi

OU exclusif logique d’une immédiat avec l’accumulateur
Cette instruction réalise un OU exclusif (XOR-logique) bit a bit entre

l’opérande source (le deuxième octet de l’instruction) et l’accumulateur.
L3 ELN Dr, LATI A

Université Kasdi


Compare de l’accumulateur avec un registre
Cette instruction compare le contenu de l’accumulateur avec l’opérande.

Pour comparer ces deux valeurs, on en fait la différence et on étudie le flag
de signe S, de carry C et de zéro Z. Les deux valeurs restent inchangées.

L3 ELN Dr, LATI A
Université Kasdi


Compare de l’accumulateur avec la mémoire
Cette instruction compare le contenu de l’emplacement mémoire adressé
par les registres H et L et l’accumulateur..

L3 ELN Dr, LATI A
Université Kasdi


Compare une immédiat avec A
Cette instruction compare le contenu de l’accumulateur avec l’opérande

source (le deuxième octet de l’instruction) et affecte les flags Z, C et S afin
d’indiquer le résultat.
L3 ELN Dr, LATI A
Université Kasdi


Rotation de l’accumulateur vers la gauche
Rotation ou décalage a gauche de reg A sans utilisation du Carry.
L3 ELN Dr, LATI A

Université Kasdi


Rotation de l’accumulateur vers la droite
Rotation ou décalage a droite de reg A sans utilisation du Carry,
L3 ELN Dr, LATI A

Université Kasdi


Rotation A vers la gauche avec le carry
Rotation ou décalage a gauche de reg A avec utilisation du Carry,
L3 ELN Dr, LATI A

Université Kasdi


Rotation A vers la droite avec le carry
Rotation ou décalage a droite de reg A avec utilisation du Carry,
L3 ELN Dr, LATI A

Université Kasdi


Complément de l’accumulateur
Cette instruction complémente chaque bit de l’accumulateur afin d’obtenir le
complément a un. Tous les flags restent inchangés.

L3 ELN Dr, LATI A
Université Kasdi


Complément de carry
Si le flag Carry est égal a 0, CMC met C égal a1.Si le flag Carry est égal a
1, CMC met C égal` a 0. Tous les autres flags restent inchangés.

L3 ELN Dr, LATI A
Université Kasdi


Fixe le carry
Cette instruction initialise le flag C par 1.
L3 ELN Dr, LATI A

Université Kasdi

❹ Instructions de sauts
Les programmes séquentiels (sans sauts) s’exécutent ligne après ligne.

Le compteur ordinal (PC) s’incrémente après chaque instruction de 1, de
2 ou de 3 suivant la longueur de l’instruction.
Il est cependant possible de faire un saut dans le programme, et

exécuter une instruction beaucoup plus éloignée, ou au contraire revenir
en arriéré.
L3 ELN Dr, LATI A

Université Kasdi

 Sauts inconditionnels
Saut inconditionnel
L’instruction JMP modifie la séquence d’exécution par le chargement de la

nouvelle adresse, déclarée dans le deuxième et le troisième octet de
l’instruction, dans le PC.
L3 ELN Dr, LATI A
Université Kasdi

Appel inconditionnel
L’instruction d’appel CALL combine les deux instructions PUSH et JMP. Elle
stocke le contenu du PC dans la pile, utilisant l’instruction PUSH, puis saut`
a l’adresse indiquée dans l’instruction CALL, utilisant l’instruction JMP.
Généralement, l’utilisation CALL implique l’utilisation RET.
L3 ELN Dr, LATI A
Université Kasdi

L’instruction de retour d’un sous-programme
RET recharge le PC avec les deux octets de l’adresse stock´ es

précédemment avec l’instruction CALL. Ensuite, l’exécution du programme
reprend` a la nouvelle adresse dans le compteur de programme. Cette
instruction ne contient pas un opérande. Typiquement, l’instruction RET est
utilisée en conjonction avec l’instruction d’appel CALL
L3 ELN Dr, LATI A
Université Kasdi

 Sauts conditionnels
L3 ELN Dr, LATI A

Université Kasdi

❺ Instructions de contrôles
Ces instructions contrôlent les fonctions de microprocesseur telles que

les interruptions, l'arrêt ou ne rien faire,
Empile la paire de données
L’instruction PUSH empile les deux octets de données (sauvegarder

dans la pile). Ces données peuvent être le contenu d’une paire des
registres ou l’état du programme (PSW).
L3 ELN Dr, LATI A
Université Kasdi


Dépile la paire de données
L’instruction POP dépile les deux octets de données (supprimer a

partir de la pile). Ces données peuvent être le contenu d’une paire
des registres ou l´ état du programme (PSW).
L3 ELN Dr, LATI A
Université Kasdi


´Echange top de la pile avec les registres H et L
L’instruction XTHL échanges les deux octets du haut de la pile avec

les deux octets stock´ es dans les registres H et L.
L3 ELN Dr, LATI A

Université Kasdi


Stocker H et L dans la pointeur de pile
Cette instruction stocke le contenu des registres H et L dans la

pointeur de pile. Cette instruction ne contient pas un opérande
L3 ELN Dr, LATI A

Université Kasdi


Input ≡ Entrée
L’instruction IN lit huit bits de données (un octet) a partir du port spécifié
et les charge dans l’accumulateur. L’opérande peut être un nombre ou
une expression qui donne une valeur comprise entre 00h et FFh.
L3 ELN Dr, LATI A
Université Kasdi


Activer les interruptions
Apres l’exécution de l’instruction EI, les interruptions système sont

autorisées. Cette instruction ne contient pas un opérande.
L3 ELN Dr, LATI A

Université Kasdi


Désactiver les interruptions
Apres l’exécution de l’instruction DI, les interruptions système sont

désactivées lorsque le processeur les reconnaıt. Cette instruction ne
contient pas un opérande.
L3 ELN Dr, LATI A
Université Kasdi


Halt ≡ Arrête
L’instruction HLT arrête le processeur. Le compteur de programme contient

l’adresse de l’instruction séquentielle suivante et les flags et les registres
restent inchangés..
L3 ELN Dr, LATI A
Université Kasdi


No Operation ≡ Pas d’opération
L’instruction NOP ne réalise aucune opération et n’affecte aucuns

flags. Elle est utilisée pour la synchronisation. Cette instruction ne contient
pas un opérande
L3 ELN Dr, LATI A

CH 5

Transféré par

Droits d'auteur :

Formats disponibles

CH 5

Transféré par

Informations du document

Description originale:

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

CH 5

Transféré par

Droits d'auteur :

Formats disponibles

Université Kasdi

École des Hautes Merbah- Département

L3 ELN Par Cécile RODE – Atelier informatique

Familles de microprocesseurs 8 bits

Le premier microprocesseur introduit par Intel en 1971 est le 4004

Le circuit 8085 est une amélioration du microprocesseur 8080 ;

L3 ELN Par Cécile RODE – Atelier informatique

Familles de microprocesseurs 8 bits

L3 ELN Par Cécile RODE – Atelier informatique

Familles de microprocesseurs 8 bits

L3 ELN Par Cécile RODE – Atelier informatique

Familles de microprocesseurs 8 bits

Figure suivante montres les fabricants de

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

Le 8085 est un microprocesseur 8 bits introduit en 1976 (avec 6500

Il peut adresser 64 Ko de mémoire comme son prédécesseur mais a

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

Le nombre de lignes d'adresses du 8085 est 16 lignes A15-A00 dont le

poids faible est multiplexé temporellement avec le bus de données AD7-

AD0. D’où la nécessité d’un démultiplexage pour obtenir séparément les

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

• Vcc : Alimentation +5V

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

Le 8085 possède cinq signaux d'interruptions.

• INTR (Interrupt Request) : C'est le signal envoyé par une interface

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

Le 8085 possède cinq signaux d'interruptions.

• TRAP : (Non Maskable Interrupt) : interruption prioritaire par rapport à INTR.

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

Les registres temporaires de 8085 sont des registres de données

Le registre d’incrémentation/décrémentation d’adresse incrémente ou

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Architecture d’INTEL 8085

L3 ELN Par Cécile RODE – Atelier informatique

Instructions d’INTEL 8085

Donc, chaque instruction indique une opération a effectuer sur certaines