Année universitaire 1GLSI

2021-2022

Chapitre 3 : Circuits logiques combinatoires

Introduction
Les circuits logiques combinatoires sont des circuits dont les fonctions de sorties dépendent
uniquement des expressions logiques des variables d’entrées.

1. Codeurs
1.1.Définition
Les Codeurs sont utilisés pour la compression des données
Le principe de fonctionnement d’un codeur est le suivant : lorsqu’une entrée est activée, les
sorties affichent la valeur correspondant au numéro de l’entrée dans le code binaire choisi. Un
codeur peut être vu comme un convertisseur du code décimal vers un code binaire.
Une seule entrée du codeur doit normalement être activée à la fois. Dans le cas où le code en
sortie est le code binaire pur, le circuit correspondant possède M entrées et n sorties.

1.2.Synthèse de codeur
1.2.1. Codeur binaire 8 vers 3 (8 entrées vers 3 sorties)
Ce codeur reçoit une information codée sur une de ses huit entrées et génère l’équivalent binaire
sur les sorties S0 à S2. Une seule entrée doit être active à la fois.

La table de vérité est la suivante :

Chapitre 3: circuits logiques combinatoires -1- ISTIC

Année universitaire 1GLSI
2021-2022

Les équations de sortie du codeur sont :

Le logigramme du codeur binaire 8 vers 3 :

1.2.2. Codeur binaire 16 vers 4 (16 entrées vers 4 sorties)

Ce codeur reçoit une information codée sur une de ses 16 entrées et génère l’équivalent binaire
sur les 4 sorties S0 à S3. Une seule entrée doit être active à la fois.

La table de vérité est la suivante :

Chapitre 3: circuits logiques combinatoires -2- ISTIC

Année universitaire 1GLSI
2021-2022

Les équations de sortie du codeur sont :

Le logigramme du codeur binaire 16 vers 4 :

Chapitre 3: circuits logiques combinatoires -3- ISTIC

Année universitaire 1GLSI
2021-2022

1.2.3. Codeur de priorité

Un codeur est un dispositif qui traduit les valeurs d'une entrée dans un code choisi.
Si maladroitement plusieurs boutons sont enfoncés simultanément, le codeur binaire donne un
résultat erroné car il ne sait plus quel numéro doit être codé. On utilise alors dans ce cas un
codeur de priorité.
Un codeur de priorité est un dispositif réalisant le codage du numéro le plus élevé dans le cas
où plusieurs boutons seraient actionnés.

Dans un tel codeur, si par exemple les deux entrées Ei et Ej sont activées simultanément, la
réponse en sortie du circuit est N=j si j ≥ i, code relatif à l’entrée Ej.
Exemple : codeur de priorité 10 vers 4
La table de vérité du codeur de priorité est la suivante.
Entrée Sorties
E9 E8 E7 E6 E5 E4 E3 E2 E1 S3 S2 S1 S0
0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 0 0 1 x 0 0 1 0
0 0 0 0 0 0 1 x x 0 0 1 1
0 0 0 0 0 1 x x x 0 1 0 0
0 0 0 0 1 x x x x 0 1 0 1
0 0 0 1 x x x x x 0 1 1 0
0 0 1 x x x x x x 0 1 1 1
0 1 x x x x x x x 1 0 0 0
1 x x x x x x x x 1 0 0 1
Table de vérité du codeur de priorité

Les équations logiques associées aux sorties Si se déduisent à partir de la table de vérité. On a
alors :
 S3  E9  E9 . E8
 S2  E9 . E8 . E7  E9 . E8 . E7 . E6  E9 . E8 . E7 . E6 . E5  E9 . E8 . E7 . E6 . E5 . E4

En utilisant trois fois le théorème d’allègement : X  X .Y  X  Y , on obtient :

Chapitre 3: circuits logiques combinatoires -4- ISTIC

Année universitaire 1GLSI
2021-2022

S2  E9 . E8 ( E7  E6  E5  E4 )
 E9 . E8 .E7  E9 . E8 .E6  E9 . E8 .E5  E9 . E8 .E4

 S1  E9 . E8 . E7  E9 . E8 . E7 . E6  E9 . E8 . E7 . E6 . E5 . E4 . E3  E9 . E8 . E7 . E6 . E5 . E4 . E3 . E2

En utilisant plusieurs fois le théorème d’allègement : X  X .Y  X  Y , on obtient :

S1  E9 . E8 ( E7  E6  E5 . E4 . E3  E5 . E4 . E2 )
 E9 . E8 . E7  E9 . E8 . E6  E9 . E8 . E5 . E4 . E3  E9 . E8 . E5 . E4 . E2 )

S0  E9  E8 . E7  E9 . E8 . E7 . E6 . E5  E9 . E8 . E7 . E6 . E5 . E4 . E3  E9 . E8 . E7 . E6 . E5 . E4 . E3 . E2 . E1


De la même façon, on obtient :

S0  E9  E8 . E7  E8 . E6 . E5  E8 . E6 . E4 . E3  E8 . E6 . E4 . E2 . E1
Le circuit logique du codeur de priorité est donné par la figure suivante

Chapitre 3: circuits logiques combinatoires -5- ISTIC

Année universitaire 1GLSI
2021-2022

Chapitre 3: circuits logiques combinatoires -6- ISTIC

Année universitaire 1GLSI
2021-2022

2. Décodeurs
2.1.Définition
Un décodeur est circuit logique qui possède N entrées et 2N sorties. Pour chacune des
combinaisons possibles des entrées, seule une ligne de sortie est validée.
Les décodeurs sont souvent dotés d’une ou plusieurs entrées de validation E qui servent à
valider sont fonctionnement.
Le schéma fonctionnel d’un décodeur à N bits est le suivant.

2.2.Synthèse de décodeur
2.2.1. Décodeur 3 vers 8 (3 entrées vers 8 sorties)
Avec un décodeur à trois bits d’entrée, on peut avoir huit combinaisons de sortie. Le décodeur
comporte alors trois entrées X0, X1, X2 et huit sorties S0, S1,…, S7 validées par exemple à l’état
haut. La table de vérité du décodeur est la suivante.

Les équations logiques associées aux sorties Si se déduisent à partir de la table de vérité. On a
alors :

Le logigramme du décodeur 3 vers 8 est donné par la figure ci-dessous :

Chapitre 3: circuits logiques combinatoires -7- ISTIC

Année universitaire 1GLSI
2021-2022

2.2.2. Décodeur 4 vers 16

La table de vérité de ce décodeur est :

Les équations de sorties sont les suivantes :

Chapitre 3: circuits logiques combinatoires -8- ISTIC

Année universitaire 1GLSI
2021-2022

S 0  A.B.C.D ; S1  A.B.C.D ; S 2  A.B.C.D ; S 3  A.B.C.D ; S 4  A.B.C.D ; S 5  A.B.C.D ;

S 6  A.B.C.D ; S 7  A.B.C.D ; S 8  A.B.C.D ; S 9  A.B.C.D ; S10  A.B.C.D ; S11  A.B.C.D ;
S12  A.B.C.D ; S13  A.B.C.D ; S14  A.B.C.D ; S15  A.B.C.D ;
Le logigramme du décodeur 4 vers 16 est :

3. Transcodeurs
3.1.Définition
Un transcodeur est un dispositif qui permet de faire passer une information d’un code C1 à un
autre code C2. Les plus importantes applications des transcodeurs sont la conversion de code et
l’affichage par segments.
3.2.Conversion de code : transcodeur Gray-binaire
On prend le cas d’un transcodeur qui permet de convertir le code Gray à 4 bits en code binaire.
La table de conversion est la suivante.

Chapitre 3: circuits logiques combinatoires -9- ISTIC

Année universitaire 1GLSI
2021-2022

Gray Binaire
G3 G2 G1 G0 B3 B2 B1 B0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 1 0 0 1 0
0 0 1 0 0 0 1 1
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 1
0 1 0 1 0 1 1 0
0 1 0 0 0 1 1 1
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 1
1 1 1 1 1 0 1 0
1 1 1 0 1 0 1 1
1 0 1 0 1 1 0 0
1 0 1 1 1 1 0 1
1 0 0 1 1 1 1 0
1 0 0 0 1 1 1 1
Table de conversion Gray-binaire
On utilise le diagramme de Karnaugh pour obtenir l’expression logique la plus simple des
sorties Bi.
 Expression de B3 :
G1. G0 G1. G0 G1.G0 G1. G0
G3 .G2 0 0 0 0
G3 .G2 0 0 0 0
G3.G2 1 1 1 1
G3 .G2 1 1 1 1
On a B3 = G3
 Expression de B2 :
G1. G0 G1. G0 G1.G0 G1. G0
G3 .G2 0 0 0 0
G3 .G2 1 1 1 1
G3.G2 0 0 0 0
G3 .G2 1 1 1 1
On a B2  G3 . G2  G3 . G2  G3  G2

 Expression de B1 :
G1. G0 G1. G0 G1.G0 G1. G0
G3 .G2 0 0 1 1
G3 .G2 1 1 0 0
G3.G2 0 0 1 1
G3 .G2 1 1 0 0

Chapitre 3: circuits logiques combinatoires -10- ISTIC

Année universitaire 1GLSI
2021-2022

On a B2  G3 . G2 . G1  G3 . G2 . G1  G3. G2 . G1  G3 . G2 . G1  G3  G2  G1
 Expression de B0 :
G1. G0 G1. G0 G1.G0 G1. G0
G3 .G2 0 1 0 1
G3 .G2 1 0 1 0
G3.G2 0 1 0 1
G3 .G2 1 0 1 0
On a B2  G3  G2 G1 G0
Le circuit logique du transcodeur Gray-binaire est le suivant :

4. Multiplexeurs
4.1.Définition
Un multiplexeur (MUX) est un circuit logique qui possède 2N entrées d’information (Ii), N
entrées de sélection (Si) et une sortie unique Z.
Sa fonction consiste à effectuer l’aiguillage de l’une des entrées d’information vers la sortie
en fonction du code d’adresse appliqué sur les entrées de sélection.
On trouve aussi parfois dans un multiplexeur, une entrée de validation qui permet le bon
fonctionnement du circuit.
La représentation fonctionnelle du multiplexeur est la suivante :

Chapitre 3: circuits logiques combinatoires -11- ISTIC

Année universitaire 1GLSI
2021-2022

4.2. Synthèse de multiplexeurs

4.2.1. Multiplexeur à deux entrées
Un multiplexeur à deux entrées est un circuit logique qui est formé de deux entrées I0 et I1 et
une seule entrée de sélection S.
La sortie Z est donnée par l’expression suivante :
Z  I 0 .S  I1.S
- Quand S=0 alors Z=I0.
Ce qui implique que Z est identique au signal d’entrée I0, signal qui peut être au niveau
logique permanent ou variable.
-Quand S=1 alors Z=I1.
Ainsi, Z est identique au signal d’entrée I1.
Le circuit logique du multiplexeur à deux entrées est le suivant :

4.2.2. Multiplexeur à quatre entrées

Dans ce cas, il y a quatre entre I0, I1, I2 et I3, qui seront transmises à la sortie selon le choix
indiqué par l’une des quatre combinaisons possibles des sorties de sélections S1 S0.
L’expression de sortie Z en fonction des entrées Ii et les codes de sélection est la suivante :
Z  S1.S0 .I 0  S1.S0 .I1  S1.S0 .I 2  S1.S0 .I 3
Le circuit logique du multiplexeur à quatre entrées est donné par le schéma suivant :

4.3.Application des multiplexeurs : génération de fonction

Il est possible d’utiliser un multiplexeur pour réaliser directement les fonctions logiques à
partir d’une table de vérité, sans devoir passer par le processus de simplification.

Chapitre 3: circuits logiques combinatoires -12- ISTIC

Année universitaire 1GLSI
2021-2022

Quand on utilise un multiplexeur à cette fin, les entrées de sélection reçoivent les variables
logiques, et chaque entrée est raccordée en permanence à 0 ou 1 suivant la fonction à réaliser.

Exemple :

Dans cet exemple, on va générer une fonction logique à trois variables décrite par sa table de
vérité. Pour cela, on doit utiliser un multiplexeur à huit entrées (23).

Les variables A, B, C sont raccordées respectivement à S0, S1, S2.

L’expression de Z est alors :

Z  C.B. A.I1  C.B. A.I 2  C.B. A.I 7

La sortie Z=1 pour les entrées I1, I2, I7 qui sont raccordés en permanence à 1. Donc
l’expression logique de Z est :

Z  C . B. A  C .B. A  C .B . A

Application :

Soit l’expression logique à 4 variables A, B, C, D suivante :

Z  D .C .B . A  D .B . A  D .B . A  C . B

Réaliser cette fonction en utilisant un multiplexeur.

5. Démultiplexeurs
5.1.Définition
Un démultiplexeur (DEMUX) est un circuit logique qui possède une seule entrée I et 2N voies
de sortie. Il transmet les données d’entrées (données séries) vers une des 2N voies de sortie
selon l’adresse du code appliqué sur les N entrées de sélection, il fonctionne comme un
commutateur.
Sa fonction consiste à effectuer l’aiguillage d’information. La différence entre le multiplexeur
et le démultiplexeur réside dans les sens de circulation de l’information.

Chapitre 3: circuits logiques combinatoires -13- ISTIC

Année universitaire 1GLSI
2021-2022

La représentation fonctionnelle du multiplexeur est la suivante :

Exemple : démultiplexeur une entrée et deux sorties

- Si sélection = 0 alors sortie 1=E ;

- Si sélection = 1 alors sortie 2=E.

Chapitre 3: circuits logiques combinatoires -14- ISTIC