SYSTEMES DIGITAUX

République Démocratique du Congo
Institut Supérieur Pédagogique et Technique de Kinshasa
ISPT-KIN
Cours des Systèmes digitaux

Pour Etudiants de L2 Electronique

Monkila Nkiwa Barthelemy
ANNEE ACADEMIQUE 2006-2007

2
TABLE DES MATIERES
TABLE DES MATIERES ......................................................................................................... 2

CHAPITRE I : INTRODUCTION............................................................................................. 3
HISTORIQUE............................................................................................................................ 4
L'ÉLECTRONIQUE .................................................................................................................. 5
4 . LE MICROPROCESSEUR................................................................................................. 14
CHAPITRE II : ALGEBRE LOGIQUE .................................................................................. 22
1. - NOTIONS SUR LES ENSEMBLES................................................................................. 22
1.1. - ENSEMBLES ................................................................................................................. 22
1.2. - INTERSECTION DE DEUX ENSEMBLES (figure 1).............................................. 22
1.3. - ENSEMBLE DISJOINT (figure 2).............................................................................. 23
1.4. - RÉUNION DE DEUX ENSEMBLES (figure 3).......................................................... 23
1.5. - INCLUSION, SOUS ENSEMBLE, PARTIE (figure 4) .............................................. 24
1.6. - COMPLÉMENT D'UN ENSEMBLE PAR RAPPORT A UN AUTRE (figure 7)....... 26
1.7. - RÉFÉRENTIEL (figure 8)............................................................................................ 26
1.8. - EXEMPLE DE REPRÉSENTATION DE NOMBRES BINAIRES (figure 9)............. 27
CHAPITRE III : FONCTIONS AND, NAND, NOR, OU EXCLUSIF, NOR EXCLUSIF ET
IDENTITE LOGIQUE............................................................................................................. 79
CHAPITRE IV : INTRODUCTION AUX SYSTEMES SEQUENTIELS ........................... 135
CHAPITRE V : LES BASCULES SYNCHRONES ET BASCULE D DE STRUCTURE
MAITRE ESCLAVE.............................................................................................................. 182
CHAPITRE VI : LES CIRCUITS PSEUDO-MONOSTABLES .......................................... 220
CHAPITRE VII : LES NUMERATIONS DECIMALE, BINAIRE, ET LES
NUMERATIONS HEXADECIMALE ET OCTALE ........................................................... 268
CHAPITRE VII : LES REGISTRES A DECALAGE........................................................... 336
CHAPITRE IX : LES COMPTEURS BINAIRES ASYNCHRONES.................................. 373
CHAPITRE X : L'INFORMATION ET LES CODES DE NUMERATION........................ 419
CHAPITRE XI : ADDITIONNEURS AVEC LEURS CIRCUITS COMPLETS................. 485
CHAPITRE XII : LES MEMOIRES PAPIERS, MEMOIRES MAGNETIQUES, DISQUES
MAGNETIQUES ET OPTIQUES......................................................................................... 525
CHAPITRE XIII : LES RESEAUX LOGIQUES PROGRAMMABLES, LES PLA, LES
FPLA ...................................................................................................................................... 586
CHAPITRE XIV : CONVERSIONS DES SIGNAUX ANALOGIQUES ET DIGITAUX,
CONVERTISSEUR D / A ..................................................................................................... 615
3
CHAPITRE I : INTRODUCTION
La technique digitale (ou numérique, terme que nous utiliserons de préférence car il
est désormais normalisé) est celle des circuits microélectroniques, faisant appel au
langage binaire. Son évolution est étroitement liée aux recherches scientifiques
débouchant sur des technologies nouvelles.
On trouve des éléments de technique numérique dans les secteurs très différents
tels que :
Les réseaux ferroviaires
Les centraux téléphoniques
L’aéronautique.
La coordination des aiguillages ferroviaires et la téléphonie automatique furent les

premières applications de l'algèbre de Boole, base de toutes les opérations
effectuées en technique numérique.
Grâce à cette algèbre, l'organisation de ces systèmes est telle que ces derniers
prennent des décisions élémentaires qui s'apparentent à celle du cerveau humain.
Avec l'automatisme, les dispositifs logiques, qui à l'origine, étaient tous mécaniques,
puis électromécaniques, furent remplacés par des systèmes électroniques et la
technologie numérique se perfectionna : les circuits devenant plus petits, plus
performants donc capables d'effectuer des opérations de plus en plus complexes.
Ces circuits furent appelés «digitaux» du terme anglais «digit» qui signifie chiffre.
Nous les désignerons sous le vocable : circuits numériques.
Parallèlement, les systèmes mécaniques ou électromécaniques se perfectionnèrent

également, sans toutefois rivaliser avec l'électronique sur le plan de la vitesse et de
la miniaturisation. Ils gardent encore certaines applications. En milieu industriel, on
utilise fréquemment des systèmes pneumatiques (utilisant l'air) qui se marient parfois
avec des systèmes électroniques.
La fluidique, technique dans laquelle on utilise la circulation d'un fluide (liquide ou

gaz) s'est développée avec l'apparition du «fluidistor». Ces circuits ne sont pas
constitués de conducteurs électriques, mais de tubes et de cavités internes aux
formes appropriées, de manière à effectuer des opérations semblables à celles des
commutateurs électromécaniques ou électroniques.
Le fluidistor utilise le principe des déviations de jet, combiné à l'effet de parois (effet
Coanda utilisé dans certains moteurs aéronautiques).
Quelques prototypes de calculateurs furent même élaborés dans cette technologie,

mais leur lenteur, leur manque de fiabilité et leurs dimensions furent un gros
handicap à leur développement, et les firent vite oublier.
4
Aujourd'hui, quand on parle de «technique numérique», on ne pense généralement

qu'aux applications électroniques et à la multitude de microcircuits mis en oeuvre.
Tous les développements technologiques de cette technique sont orientés vers une
plus grande intégration des circuits, permettant ainsi une diffusion plus large.
Afin de mieux comprendre l'évolution de ces systèmes, il n'est donc pas hors de
propos de faire un raccourci historique de l'évolution de l'électronique depuis les
origines de l'électricité jusqu'à nos jours puisque celle-ci est largement utilisée.
L'évolution de la technique numérique appliquée à l'informatique sera ensuite
présentée. Des exemples, sur la généralisation de cette technique et de l'emploi du
microprocesseur, seront ensuite donnés.
HISTORIQUE
1. - L'ÉLECTRICITÉ
La découverte des phénomènes électriques
700 ans avant J.C., Thalès note que l'ambre jaune a la propriété d'attirer des corps
légers par frottements sur la peau d'un chat.
1.1. - L'ÉLECTROSTATIQUE
Au XVème siècle, l'anglais Gilbert retrouve les propriétés de l'ambre jaune dans les
substances isolantes : la résine et le verre.
Les lois de l'électrostatique sont établies par Coulomb puis Faraday en 1785.
1.2. - L'ÉLECTROCINÉTIQUE
En 1790, Galvani réalise les premières expériences qui conduisent Volta à

découvrir, en 1800, la première pile électrique.
Les lois fondamentales de l'électrocinétique sont établies par Ohm en 1827 et

Pouillet en 1837.
En 1833, Faraday établit les lois de l'électrolyse.
En 1841, Joule établit les lois de l'effet thermique.
En 1848, Kohbrausch définit la résistivité.
1.3. - L'ÉLECTROMAGNÉTISME
En 1880, Oersted établit les premières lois liant les phénomènes électromagnétiques
et électriques.
Laplace et Ampère dictent les lois régissant l'action réciproque des champs
magnétiques sur les courants.
5
Faraday découvre l'induction en 1831, Lentz en établit les lois en 1834. En

1832, Henry étudie l'auto-induction.
1.4. - LES APPLICATIONS INDUSTRIELLES
Le premier moteur est dû à Barlow en 1828, le premier générateur à Ampère en

1832. En 1856, Siemens invente la dynamo, mais Gramme produit pour la
première fois du courant continu en 1869 à son anneau à collecteur.
En 1878, Edison invente la lampe à incandescence.
En 1884, Gaulard invente le transformateur.
L'ÉLECTRONIQUE
L'électronique, fille de l'électricité est la science qui utilise et contrôle le déplacement

des électrons dans les semi-conducteurs, le vide et les gaz.
2. - L'ÉLECTRONIQUE
Celle-ci voit rapidement évoluer les composants qu'elle emploie.
Son évolution fut plus rapide encore que celle de l'électricité, et ce, principalement
depuis la fin de la seconde guerre mondiale.
C'est pourquoi nous en ferons le rappel au moyen d'un tableau :
1817 Berthesius identifie le Sélénium
1887 Hertz découvre l'effet photoélectrique
1888 Hertz découvre les ondes électromagnétiques
1891 William Shockley, des laboratoires Bell, baptise le plus petit corpuscule de
charge négative : électron
1897 John Joseph Thomson découvre expérimentalement l'électron
1901 Richardson découvre l'effet thermoïonique
1904 Flemming invente la diode
1907 Lee de Forest invente la triode
1915 Schottky invente la tétrode
1926 Bernard Tellegen invente la pentode
1923 Lossev réalise un circuit oscillant au cristal de zincite

6
1928 Lilienfeld étudie l'action d'un champ électrostatique sur un courant électrique
1930 Weber contrôle l'émission d'électrons dans un semi-conducteur
1930 Le Français Tetzner invente le premier transistor à effet de champ : le

technetron
1930 Holst, Van Geel, Pohl, Hilsch, Voigt, Koch étudient la théorie du transistor à
pointe
1948 -1950 Teal et Pfann réussissent au laboratoire Bell, à produire du

Silicium, dont la pureté atteint 99,99999 %
1948 Bardeen, Brattain, Shockley (Bell System Laboratories) inventent le

transistor à jonctions
1950 Teal fabrique le premier transistor à jonctions mis en vente dans le

commerce
1957 -1958 Fabrication en série du transistor à effet de champ par Walmark

chez R.C.A., par Tetzner chez C.G.E.
1958 Premier circuit intégré fabriqué par Kilby chez Texas Instruments
1962 Premier transistor à effet de champ à substrat de silicium
1971 Texas Instruments fabrique le premier calculateur intégré à un seul chip

ou puce
1971 Intel fabrique le premier microprocesseur : le 4004
1980 Les technologies L.S.I (grande intégration) permettent l'intégration de 2

000 à 8 000 transistors par puce
1990 Les technologies V.L.S.I (très grande intégration) permettent

l'intégration de 1 milliard de transistors par puce. (Les Japonais ont
déjà investi 100 millions de dollars dans cette technique).
7
3. - LES MACHINES NUMÉRIQUES ET L'INFORMATIQUE
Deux mille ans avant J.C., les Chinois connaissaient déjà la numération binaire.
Le boulier semble être la plus ancienne machine à calculer.
3.1. - LES MACHINES MÉCANIQUES
La première machine servant à calculer est celle de Schikurt en 1623.
La première véritable calculatrice est attribuée au Français Pascal qui la construisit

en 1642. Elle n'effectuait que les additions et les soustractions et était bien entendu
mécanique.
En 1673, le philosophe Allemand Leibniz conçoit une calculatrice permettant

d'effectuer également les multiplications et les divisions. Il faudra pourtant attendre la
8
fin du XIXème siècle pour que soient fabriquées des calculatrices sur le modèle de
celle de Leibniz ; elles seront utilisées jusqu'à la deuxième guerre mondiale.
Pourtant c'est en 1883 que l'Anglais Babbage élabore le projet d'un ordinateur à
usage général, dont la structure ressemble étroitement à celle d'un ordinateur
moderne. Trop en avance sur les possibilités technologiques de son époque, cette
machine n'a pu concrétiser les rêves de son auteur.
On peut également citer comme exemple de réalisations utilisant le concept de

mémorisation et de programme : l'orgue de barbarie qui diffuse de la musique pré-
enregistrée sur papier, et le métier Jacquard qui exécute le tissage suivant un motif
mémorisé dans une bande de papier perforé.
3.2. - LES MACHINES A RELAIS - MÉCANOGRAPHIE ET CALCUL

SCIENTIFIQUE
Le raisonnement logique fut étudié par le Grec Aristote 400 ans avant J.C., puis par
Leibniz au XVIIème siècle. Au XVIIIème siècle, le Suisse Euler donna une illustration
graphique de ce raisonnement.
Mais ce fut le philosophe et mathématicien Irlandais Georges Boole (1815 - 1864),

qui, en 1854 posa les bases de la logique moderne. Il inventa un système
mathématique définissant les règles du calcul numérique utilisé dans les ordinateurs
(ainsi que tous les systèmes logiques).
Au XIXème siècle, De Morgan établit le théorème qui porte son nom et, constitue la
base de toutes les simplifications des schémas logiques. L'algèbre de Boole n'est
alors qu'une curiosité mathématique.
En 1890, l'Américain H. Hollerith développe de nouvelles machines pour le

recensement de la population des États-Unis. Employé de la Computer Tabulating
Recording Company devenue en 1924 I.B.M. (International Business Mecanical), il
invente la carte perforée qui sera à la base de la «mécanographie» pendant la
première moitié du XXème siècle.
Les calculateurs analogiques naissent sous forme expérimentale pour le calcul

scientifique vers 1925 (Busch), tandis que le système binaire proposé initialement
par Bacon au XVIème siècle et repris par Gray aux U.S.A, permet la création de
calculateurs mécaniques (1925 - 1930).
En 1936, les Japonais Nakasima et Hanzawa, puis l'Américain Shannon en 1938,

découvrent que l'algèbre de Boole peut rendre de grands services ; pour l'étude
rationnelle des circuits de commutation en téléphonie automatique.
Jusqu'à la deuxième guerre mondiale, les ordinateurs demeurent mécaniques et leur

développement reste lié aux applications comptables et scientifiques.
On peut citer :
en 1938 le calculateur binaire Z1 de Conrad Zuse en Allemagne.

9
en 1944 le calculateur MARK 1 par Howard Aiken à l'université de Harward

(réalisation I.B.M.).
Mais la guerre stimule la recherche dans le domaine des ordinateurs.
Les calculs des trajectoires des projectiles deviennent de plus en plus compliqués,
au fur et à mesure que leur vitesse augmente. La guerre aérienne nécessite une
grande rapidité pour effectuer ces calculs ; soit pour diriger les tirs d'artillerie, soit
pour larguer les bombes à partir d'avions.
Les efforts portent sur tout ce qui est capable d'améliorer la vitesse de calcul.
Le plus puissant des ordinateurs à relais, le modèle III de Bell, utilise neuf mille
relais. Il pèse 10 tonnes, effectue une multiplication en 1 seconde et une division en
2,2 secondes.
On se tourne alors vers l'électronique.
3.3. - PREMIÈRE GÉNÉRATION : EMPLOI DU TUBE A VIDE (1950)
En 1947, l'ordinateur de première génération ENIAC (Electronic Numerical Intégrator

and Computer) de Manchly et Eckert est véritablement le premier ordinateur
électronique. Il est beaucoup plus rapide que le modèle III, effectuant une
multiplication en 2,8 millième de seconde environ. Il utilise 18 000 tubes
électroniques, occupe 135 m², pèse 30 tonnes et consomme 150 kW.
L'ENIAC a coûté un demi million de dollars, et le prix des ordinateurs suivants sera
plus élevé encore.
Appartiennent à «cette génération» : l'EDVAC (Université de Princeton) ; Le GAMMA

3 de Bull, les 603-SSEC - 702 - 650 - 704 - 709 de I.B.M. et le plus célèbre d'entre
eux l'UNIVAC 1 de Remington Rand.
10
A la fin de la seconde guerre mondiale, les ordinateurs électroniques n'étant plus

couverts par le secret militaire peuvent être commercialisés librement et bouleversent
le monde industriel.
De nombreux ordinateurs (principalement en Angleterre et aux U.S.A.) sont

développés. Ils utilisent des tubes électroniques et des relais.
D'autres chercheurs vont perfectionner rapidement l'ordinateur, grâce aux travaux de

Von Neumann (université de Princeton).
Vers 1950, les ordinateurs évoluent et l'on commence à comparer leur mécanisme à
celui du cerveau humain.
Les méthodes de codage et de décodage proposées font émerger l'une des plus
importantes d'entre elles : le procédé MIC (Modulation par Impulsions Codées) ou
PCM (Pulse Code Modulation), déposé par Alan Reeves en 1938.
3.4. - DEUXIÈME GÉNÉRATION : EMPLOI DU TRANSISTOR (1960)
En 1950, la fabrication du transistor est rendue possible grâce à de nouveaux

procédés d'épuration du silicium.
Les années 60 sont celles de l'aventure spatiale ainsi que du Missile Balistique. A
cette époque, la vitesse de calcul des systèmes étant suffisante, l'ennemi numéro un
est le poids et les dimensions des systèmes.
On généralise l'emploi de circuits transistorisés.
Parmi les appareils de cette génération, on peut citer :
le Gamma 60 (de Bull)
le PDP1 (de Digital Équipement)
les 1401 - 1620 - 7090 (de I.B.M.)
le CAB 500 (de la S.E.A.)
3.5. - LA TROISIÈME GÉNÉRATION : L'EMPLOI DES CIRCUITS INTÉGRÉS
Afin de gagner encore du poids, on cherche à mettre plusieurs éléments dans un

même boîtier. Ainsi naît le premier circuit intégré qui contient quatre transistors et
deux résistances sur une pastille unique de semi-conducteur.
En 1964, I.B.M. lance le premier ordinateur utilisant des circuits intégrés.
Les ordinateurs de la 3ème génération deviennent de plus en plus rapides et

compacts.
11
12
3.6. - QUATRIÈME GÉNÉRATION (1980)
Grâce aux microcircuits, l'ordinateur devient mini ordinateur, puis, avec l'emploi de
circuits intégrés comportant encore un nombre plus élevé de transistors, micro
ordinateur (plus de 10 000 transistors dans un même boîtier).
Un micro ordinateur moderne possède sous le volume d'un téléviseur la même

puissance (environ 110 à 150 Watts).
13
14
4 . LE MICROPROCESSEUR
Une étape importante fut en 1971 le microprocesseur né des techniques de grande

intégration. Il allait apporter un changement radical dans la manière de concevoir et
de réaliser les appareils électroniques.
L'électronique numérique venait de passer de la logique câblée à la logique

programmée. En effet, le microprocesseur n'assure pas de fonctions spécifiques et
immuables, mais agit selon un programme mis au point, puis introduit dans sa
mémoire. On comprend ainsi facilement qu'il suffit de changer le programme pour
que celui-ci exécute une autre tâche.
Le premier microprocesseur fut fabriqué par INTEL en 1971, c'était le modèle 4 004.
En 1972, INTEL sort son modèle 8 008 : le succès est total.
Le microprocesseur ne cesse depuis d'améliorer ses performances et de voir son

coût diminuer.
15
16
Cette évolution a permis le développement des premiers ordinateurs individuels.
Les micro ordinateurs utilisant des microprocesseurs sont désormais vendus à la

carte. L'utilisateur peut ainsi l'adapter à ses besoins propres et lui adjoindre les
17
périphériques de son choix (clavier, écran vidéo ou moniteur, disquettes, disques

durs, etc...).
5. - LES APPLICATIONS DU MICROPROCESSEUR
Les applications du microprocesseur sont innombrables. Il est utilisé comme unité

centrale dans les calculatrices de poche ou dans les montres numériques.
18
On le trouve dans les jeux vidéo.

19
Dans les automobiles, on le rencontre de plus en plus souvent soit pour la

commande du moteur ou pour l'instrumentation.
20
Certains appareils sont désormais dotés de la parole. Les sons élémentaires, ou

phonèmes, constituant la parole sont mis en mémoire. Le microprocesseur gère cette
mémoire, pour en sortir des sons cohérents limitant la voix.
Jusqu'à présent, le dialogue homme-machine se réalisait à l'aide d'un clavier. Mais il

existe déjà des systèmes reconnaissant la parole.
Le microprocesseur est également utilisé dans les hôpitaux pour la surveillance de

certains malades ou chez les médecins pour l'aide au diagnostic de certaines
maladies rares ou complexes.
Au bureau, le microprocesseur facilite la tâche du personnel :
il trie le courrier
il établit factures et paies
il gère les stocks et établit des prévisions financières
il compose des textes.
A la maison :
il permet une utilisation plus souple des machines à laver qui peuvent être
programmées
il contrôle le fonctionnement du chauffage pour le confort et l'économie.
A l'usine : il gère la fabrication, il contrôle, il planifie.

21
Au laboratoire : il réalise les calculs les plus complexes, avec une vitesse
insoupçonnable, apportant ainsi une aide importante à la recherche.
Dans les télécommunications, il gère les centraux téléphoniques et les liaisons par
satellites. Dans l'aéronautique, il calcule : vent, marées, courant, altitudes et angles
d'approche à l'atterrissage.
22
CHAPITRE II : ALGEBRE LOGIQUE
1. - NOTIONS SUR LES ENSEMBLES
1.1. - ENSEMBLES
On appelle ensemble, toute collection d'objets ou d'êtres pris au hasard ou

ayant des propriétés communes.
Exemple :
l'ensemble des végétaux
l'ensemble des objets célestes
l'ensemble des animaux
l'ensemble des carnivores
l'ensemble des mammifères
l'ensemble des nombres entiers.
En mathématique, on représente un ensemble par une surface.
1.2. - INTERSECTION DE DEUX ENSEMBLES (figure 1)
On appelle intersection de deux ensembles A et B l'ensemble I composé de

tous les objets communs à A et B.
L'ensemble hachuré I constitue l'intersection des ensembles A et B (figure 1).
Dans la théorie mathématique des ensembles, on écrit I = A n B et on énonce I égal

A inter B.
En algèbre de Boole, par commodité typographique, on écrit :

23
I = A.B
Que l'on énonce
I égal A ET B
En effet, si par exemple A est l'ensemble des carnivores et B l'ensemble des

mammifères, I sera l'ensemble des animaux mammifères ET carnivores.
1.3. - ENSEMBLE DISJOINT (figure 2)
On appelle ensembles disjoints deux ensembles A et B qui n'ont aucun

élément commun.
On dira que si par exemple A est l'ensemble des mammifères et B l'ensemble des
végétaux, que A et B sont deux ensembles disjoints.
Il n'y a aucun point commun entre les deux.
1.4. - RÉUNION DE DEUX ENSEMBLES (figure 3)
On appelle réunion de deux ensembles A et B, l'ensemble R composé des

éléments appartenant à l'un au moins des ensembles A et B.
24
L'ensemble hachuré R constitue la réunion de A et B. Dans la théorie des ensembles

on écrit R = A u B et on énonce R égal A union B.
En algèbre de Boole, par commodité typographique, on écrit :
R=A+B
Que l'on énonce R = A OU B
En effet, si par exemple R est l'ensemble des êtres vivants, A l'ensemble des
végétaux, et B l'ensemble des animaux, on peut dire que les êtres vivants R sont des
végétaux A OU des animaux B.
1.5. - INCLUSION, SOUS ENSEMBLE, PARTIE (figure 4)
1.5.1. - EXEMPLE ET DÉFINITION
Si chaque élément d'un ensemble A appartient à l'ensemble F, on peut dire que

l'ensemble A est inclus ou contenu dans l'ensemble F.
On écrit A ⊂ F. On énonce A est inclus dans F.
En effet, si par exemple F est l'ensemble des animaux, et A l'ensemble des

mammifères, on dira que A est un sous ensemble de F, ou que l'ensemble des
mammifères A n'est qu'une partie de l'ensemble des animaux F.
1.5.2. - ÉCRITURES ÉQUIVALENTES À A ⊂ F
a) - L'écriture A.F = A est illustrée figure 5.
Nous pouvons dire, en effet, que l'ensemble des êtres qui sont à la fois des animaux
ET des mammifères est l'ensemble des mammifères tout simplement, soit A.
25
On peut voir que l'intersection de A ET F est bien A.
A n F = A ou A.F = A
Mais nous voyons également que A est bien inclus dans F.
b) - L'écriture A + F = F est illustrée figure 6.
On peut dire que A u F = F ou A + F = F.
L'ensemble A est bien inclus dans F.
Ceci revient à dire par exemple qu'un être, appartenant à l'ensemble des
mammifères A, ou appartenant à l'ensemble des animaux F, appartient de toute
façon à l'ensemble des animaux F.
26
1.6. - COMPLÉMENT D'UN ENSEMBLE PAR RAPPORT A UN AUTRE (figure 7)
Soit un ensemble A inclus dans un ensemble E.
L'ensemble des éléments appartenant à E et n'appartenant pas à A est le

complément de A par rapport à E.
On notera et l'on énoncera A barre le complément de A par rapport à E.
Si E par exemple est l'ensemble des animaux, et A l'ensemble des carnivores (ou
animaux mangeant de la viande), on peut dire que les animaux végétariens (ou ne
mangeant pas de viande) appartiennent à l'ensemble .
1.7. - RÉFÉRENTIEL (figure 8)
Supposons que l'ensemble A (p) soit l'ensemble des éléments ayant la propriété p
inclus dans un ensemble ℜ.
L'ensemble ℜ est appelé référentiel.
Si aucun élément de l'ensemble A (p) ne possède la propriété désirée, on appellera

A (p) ensemble vide.
L'ensemble (p) est le complément de A (p) par rapport à ℜ.

27
Par convention, en algèbre de Boole, le référentiel est désigné par 1 et

l'ensemble vide par 0.
Si l'ensemble vide est et le référentiel ℜ = 1, on peut écrire :
A+ =ℜ =1
1.8. - EXEMPLE DE REPRÉSENTATION DE NOMBRES BINAIRES (figure 9).
On appelle chiffre binaire un chiffre qui ne peut avoir que deux valeurs 1 ou 0.
Considérons le référentiel ℜ constitué par la portion du plan P délimitée par une

courbe fermée. Le plan est ainsi partagé en deux zones ne se recoupant pas. Le
référentiel contient les variables logiques binaires prenant les valeurs 1 ou 0.
S'il existe a, b, c, d, tel que a = 1 pour a appartenant à A, b = 1 pour b ∈ B, c = 1

pour c ∈ C et d = 1 pour d ∈ D, on dira que a = 0, b = 0, c = 0 et d = 0 pour a, b, c, d
n'appartenant pas à A, B, C, D ; c'est-à-dire faisant partie de l'ensemble vide 0,
∈ signifie appartenant à, ∉ signifie n'appartenant pas à).
(∈
Nous pouvons dire qu'à l'intérieur du référentiel il existe neuf zones numérotées de
0 à 14 telles que a, b, c, d prennent les valeurs de la figure 10.
28
Nous pouvons voir que toutes les combinaisons de a, b, c, d, n'existent pas, telle
qu'est dessinée la figure 9.
Nous verrons par la suite que certaines variables binaires (termes définis au chapitre
suivant) ne peuvent prendre dans un schéma électrique, par exemple, toutes les
valeurs existantes par suite d'impossibilités technologiques.
2. - ALGÈBRE LOGIQUE
2.1. - NOTION D'ÉTAT
«L'état est la manière d'être des choses.»
On dira qu'une salade est verte et qu'une tomate est rouge. Mais on ne pourra jamais
additionner une salade verte et une tomate rouge.
Par contre, on peut dire sans se tromper qu'il y a deux végétaux (dont les couleurs
sont différentes).
Si nous considérons maintenant une bicyclette rouge et une automobile rouge, nous
pouvons dire qu'elles sont de couleur rouge.
Nous voyons donc que si des opérations peuvent être réalisées en tenant compte
d'états (ici des couleurs) ce ne sont pas des opérations arithmétiques, ou algébriques
29
traditionnelles, car le résultat n'est pas caractérisé par un nombre mais par un état
(ici une couleur).
Dans les exemples précédents ont été choisies deux couleurs caractéristiques
différentes, le rouge et le vert : notre logique de raisonnement est donc une logique à
deux états.
«Il faut qu'une porte soit ouverte ou fermée.»
C'est la même chose pour un contact électrique, pour lequel il n'existe que deux
positions (ou deux états) : ouvert ou fermé.
Un relais électromagnétique comme ceux utilisés dans les centraux téléphoniques ou

autocommutateurs est au repos (non excité) ou au travail (excité).
Un volet dans une conduite pneumatique est ouvert ou fermé, il en sera de même
pour une vanne hydraulique.
Une proposition telle que Paul est à l'école ne peut avoir que deux réponses ou états
logiques :
OUI Paul est à l'école
NON Paul n'est pas à l'école.
2.2. - VARIABLE BINAIRE BOOLÉENNE
Dans l'exemple choisi précédemment, nous pouvons dire : Paul est-il à l'école ? OUI
ou NON. Rien ne vous empêche d'affecter la réponse OUI de la valeur 1 et la
réponse NON de la valeur 0.
Nous pouvons dire que la variable «Paul est à l'école» a deux états : OUI état 1,
NON état 0 (figure 11).
Une variable Booléenne sera donc toute quantité susceptible de prendre

seulement deux valeurs : 1 ou 0.
Étudions maintenant la durée de la journée :
Lorsque Paul est à l'école, les jours font 24 heures.
Lorsque Paul n'est pas à l'école les jours font-ils 24 heures ? OUI.
30
Nous pouvons dire que dans notre histoire, la durée du jour est une constante.
Si nous affectons arbitrairement l'état 1 à la réponse OUI, l'état de la journée sera

toujours 1.
Nous appellerons constante Booléenne toute quantité Booléenne qui garde

toujours la même valeur soit 1, soit 0.
2.3. - FONCTION D'UNE VARIABLE
Lorsque deux variables Booléennes, a et b, sont liées par une relation, telle qu'à une
valeur de a correspond une valeur de b, on dit que b est une fonction de a et on écrit
:
b = f (a)
Exemple :
«S'il fait beau, j'irai me promener.»
Ici la variable «promenade» est fonction de la variable «beau temps». En effet, s'il
pleut je n'irai pas me promener, mais s'il fait beau j'irai.
2.4. - FONCTION DE PLUSIEURS VARIABLES
Pour simplifier, examinons le cas d'une fonction de deux variables.
Une fonction sera dite de deux variables lorsque la variable c, par exemple, dépend
à la fois de la valeur d'une variable a, ainsi que d'une variable b. On dit que c est
fonction de a et de b et on écrit c = f (a,b).
Exemple :
«S'il fait beau et si je suis en meilleure santé, j'irai me promener.»
La variable «promenade» dépend de la variable «beau temps» et de la variable

«meilleure santé». Car, il faut pour que j'aille me promener que le temps soit beau et
que ma santé soit meilleure.
2.5. - FONCTION DE FONCTION
Si d est fonction de c, on peut écrire d = F (c) mais comme c = f (a,b) on écrit :
d = F [ f (a,b) ]
On dit que d est fonction de fonction de a et b.
Exemple :
«Si je vais me promener, j'emmènerai le chien.»

31
La variable «sortie du chien» est fonction de la variable «promenade» qui, comme

nous l'avons vu plus haut est fonction de la variable «beau temps» et de la variable
«santé».
2.6. - FONCTION OUI (figure 12)
Supposons maintenant, que lorsqu'il fait beau, Paul va jouer au ballon et que lorsqu'il
pleut il va à l'école.
Appelons respectivement a et b la variable «beau temps» et la variable «Paul joue

au ballon.»
Si nous affectons la réponse OUI de 1 et la réponse NON de 0, nous pouvons

construire le tableau (figure 12) :
Nous voyons que la variable «Paul joue au ballon» est à 1 lorsque la variable «beau
temps» est à 1. Elle est à 0 lorsque la variable «beau temps» est 0.
On peut écrire Paul joue au ballon = f (beau temps) et comme la variable «Paul
joue au ballon» prend toujours la même valeur que la variable temps, on dit que la
fonction f est une fonction OUI.
On écrit a = b.
32
2.6.2. - REPRÉSENTATION D'EULER OU DE VENN (figure 13)
On dit que deux variables a et b sont égales, lorsqu'elles sont représentées par
les mêmes points du référentiel c'est-à-dire si les contours qui les définissent
sont confondus.
2.6.3. - MONTAGE ÉLECTRIQUE : CONVENTIONS (figure 14)
L'interrupteur à poussoir de la figure 14 est toujours sur un schéma de principe

représenté au repos, c'est-à-dire le bouton poussoir qui le fait manœuvrer non
actionné. Par convention, on représente le poussoir de manière à ce qu'il tombe en
position par son propre poids (contact représenté horizontal).
Sur la figure 14, nous voyons un contact travail, c'est-à-dire qui se ferme au travail
(lorsqu'on l'actionne). Il est donc bien ouvert au repos comme sur la figure 14.
Par convention également on fait correspondre en logique positive :
à l'état physique contact fermé l'état logique 1
à l'état physique contact ouvert l'état logique 0
On nomme la «variable contact» : a, car cette variable est active à 1, c'est-à-

dire laisse passer le courant issu de la pile lorsqu'on appuie sur le poussoir : c'est un
contact travail.
La lampe s'allume (état 1) lorsque l'interrupteur a est fermé (état 1).
La lampe est éteinte (état 0) lorsque l'interrupteur a est ouvert (état 0).
33
On définit par état «0» ou état «1» l'état électrique d'un élément.
2.6.4. - TABLE DE VÉRITÉ
Jusqu'ici, nous avons étudié des propositions logiques telles que nous en faisons
chaque fois que nous parlons ; c'est-à-dire des phrases.
Maintenant, dans les exemples pratiques réalisés avec des contacts, et illustrant
chaque fonction, nous faisons correspondre à un état physique un état logique.
Dans l'exemple de la figure 14, nous pouvons appeler «a» variable d'entrée et «S»
variable de sortie ou récepteur. En règle générale, un récepteur sera un moteur, une
lampe ou tout organe commandé. Une variable d'entrée sera un contact ou un
transducteur ou capteur pouvant se résumer à un contact.
C'est pourquoi, les tables de vérités se résument aux variables d'entrée et de sortie
affectées de l'état logique correspondant. Pour la figure 14, nous obtenons la table
de vérité (figure 16).
34
Nous utiliserons des lettres minuscules pour les variables d'entrée et majuscules
pour les variables de sortie.
2.7. - FONCTION INVERSION, NON, PAS
Examinons maintenant la relation ou fonction qui lie la variable «beau temps» à la

variable «Paul est à l'école» que nous appellerons respectivement a, b (figure 17).
Nous voyons que la variable «Paul est à l'école» est à 0 lorsque la variable «beau
temps» est à 1 et vice versa. Nous pouvons donc dire que la fonction f qui lie la
variable «Paul est à l'école» à la variable «beau temps» est la fonction inversion que
l'on appelle aussi complément.
Nous écrivons b = que nous énonçons b = a barre.

35
2.7.2. - REPRÉSENTATION D'EULER OU DE VENN (FIGURE 18)
Soit un ensemble A inclus dans un ensemble référentiel ℜ des nombres binaires 0

ou 1.
L'ensemble des éléments appartenant à ℜ et n'appartenant pas à A, est appelé

complément de A par rapport à ℜ.
L'ensemble hachuré (figure 18) est le complément de A par rapport à l'ensemble

ℜ soit B.
On peut désigner le complément de A par , on en déduit alors que B = .
Comme l'ensemble ℜ est l'ensemble des bits (on appelle bit un chiffre binaire de
l'anglais «binary digit») à 1 ou 0, on peut dire que si la variable a ∈ A et si la variable
b ∈ B.
si a = 0 ---------> b = =1
si a = 1 ---------> b = =0
36
2.7.3. - MONTAGE ÉLECTRIQUE : CONVENTIONS (figure 19)
Les contacts étant toujours représentés au repos, (tombant par leur propre poids), le
contact représenté figure 19 est toujours fermé au repos : on l'appellera contact
repos.
Nous garderons la convention énoncée au sujet de la figure 14 à savoir :
état électrique du contact : fermé -----> état logique 1
état électrique du contact : ouvert -----> état logique 0
Nous appellerons cette convention, logique positive.
On appelle en logique positive la variable «contact repos» car cette variable est
un contact fermé c'est-à-dire à l'état logique 1 lorsqu'elle n'est pas actionnée c'est-à-
dire lorsqu'elle n'est pas active et on dira alors que = 1, la lampe S sera alors
allumée et son état logique sera 1.
A l'inverse, lorsque l'on appuie sur le contact va s'ouvrir d'où l'état logique 0 : dans
ce cas = 0 ; la lampe S sera alors éteinte et son état logique sera 0.
On peut donc écrire S = que l'on peut résumer par la table de vérité (figure 20).
On définit par état «0» ou état «1» l'état électrique d'un élément (figure 21).
37
Nous vous conseillons avant d'aller plus loin de comparer cette figure avec la
figure 15 afin de bien comprendre la différence de notation entre contact travail
et contact repos pour lequel on appelle la variable .
2.8. - PRODUIT LOGIQUE DE DEUX VARIABLES
Supposons maintenant que l'on demande : Jacques est-il à l'école ? OUI ou NON. Il
y a de nouveau deux réponses possibles.
Mais maintenant, est-ce que Paul ET Jacques sont à l'école ?
Résumons les différentes réponses sur le tableau (figure 22).
Nous voyons que lorsque «Paul et Jacques sont à l'école» il faut «Jacques est à
l'école» ET «Paul est à l'école.»
Nous venons de définir la fonction logique ET.
Nous pouvons écrire P = a . b que nous lirons P = a ET b.

38
2.8.2. - REPRÉSENTATION D'EULER OU DE VENN (figure 23).
Si l'ensemble A est l'ensemble pour lequel la variable a = 1, et l'ensemble B celui

pour lequel la variable b = 1, P est l'intersection de A et B, et représente le temps
pendant lequel Jacques et Paul sont à l'école, c'est-à-dire l'ensemble des valeurs de
P égales à 1.
2.8.3. - MONTAGE ÉLECTRIQUE (figure 24)
Pour que la lampe s'allume, il faut appuyer sur a ET b simultanément. Jusque-là,

nous avons dessiné les contacts (terme utilisé par les logiciens) ou interrupteurs
(terme plus général) comme sur la figure 24 (représentation qui est très utilisée).
Étudions maintenant la représentation de la figure 25.

39
La logique positive fait correspondre à l'état physique contact fermé l'état logique 1,
et à l'état physique contact ouvert l'état logique 0. L'interrupteur est toujours
représenté au repos tombant de son propre poids : ce qui n'est pas nouveau.
Nous avons dit dans le chapitre traitant de l'information dans les systèmes
numériques que le phénomène physique considéré est souvent une tension comme
celle du signal numérique que nous avons décrit avec deux niveaux haut et bas
bien déterminés.
Nous avons adopté les termes anglo-saxons High (H) qui signifie haut et Low (L) qui
signifie bas car ils sont très souvent utilisés par de grands constructeurs de
composants tel Texas ou dans certaines littératures. Nous utiliserons cette notation
dans certains exemples afin de vous habituer dès maintenant à ces deux niveaux
haut et bas.
Pour que la lampe S soit allumée, il faut a et b fermés c'est-à-dire au niveau haut
d'où les tableaux de la figure 26.
2.8.4. - PROPRIÉTÉS DU PRODUIT LOGIQUE
Associons une variable binaire x avec 0 et 1, elle-même ou son complément.
Donnons une illustration de ces associations logiques au moyen de contacts

électriques en utilisant la convention logique positive :
1°) x . 0 = 0 (figure 27)

40
Lorsque l'on appuie sur le bouton x, la variable passe à 1 mais le courant ne pourra
jamais passer et S sera toujours éteinte d'où la table de vérité de la figure 27.
2°) x . 1 = x (figure 28)
Lorsque l'on appuie sur le bouton x, la variable x agit seule sur le courant, en effet, le
contact toujours à 1 n'a pas d'influence car il laisse toujours passer le courant d'où la
table de vérité de la figure 28.
3°) x . x = x (figure 29)
Lorsque l'on appuie sur les deux boutons x, la variable est à 1 et les deux contacts
sont fermés de telle sorte que la lampe S s'allume. S prend la valeur de x d'où la
4°) (figure 30)

41
Lorsque l'on appuie sur le bouton, le contact x se ferme et le contact s'ouvre, la

lampe n'étant ainsi jamais alimentée, donc toujours éteinte, d'où la table de vérité de
la figure 30.
2.9. - SOMME LOGIQUE DE DEUX VARIABLES
Supposons maintenant que deux enfants du village, Paul et Jacques vont à l'école
de la ville voisine. Quand y aura-t-il au moins un enfant du village dans le bus de
ramassage scolaire qui les y conduit ?
Résumons les possibilités sur le tableau de la figure 31.
Nous voyons qu'il y a un enfant du village dans le bus lorsque Paul OU Jacques est
dans le bus, mais pas seulement lorsque l'un ou l'autre est dedans, mais aussi
lorsqu'ils y sont tous les deux.
C'est pourquoi nous disons que la fonction S = f (a,b) est un OU INCLUSIF (car elle
inclue le cas où a et b sont présents en même temps).
En algèbre de Boole (par commodité typographique), on note l'opération OU inclusif

+.
42
Exemple :
a + b = 1 qui s'énonce a OU b vaut 1.
Contrairement à l'algèbre traditionnel, le signe + ne signifie pas plus mais OU, en

effet 1 + 1 = 1 en algèbre de Boole !
Nous avons vu précédemment ce qui est fondamental, que les valeurs prises en
compte sont des états et non des nombres.
2.9.2. - REPRÉSENTATION D'EULER OU DE VENN (figure 32)
Soit les variables logiques a et b. Dessinons dans le référentiel ℜ, la surface ou

l'ensemble A à l'intérieur duquel la variable a est à 1 et l'ensemble B à l'intérieur
duquel la variable b est à 1.
L'ensemble dans lequel les variables a ou b sont à 1, ou somme logique, sera la

surface formée de la réunion des deux régions précédentes.
En algèbre de Boole, nous utiliserons uniquement la notation :
S = a + b que l'on lit S = a OU b

43
2.9.3. - MONTAGE ÉLECTRIQUE (figure 33)
Nous voyons qu'il suffira de fermer a OU b pour que la lampe S s'allume (ou les deux
à la fois).
On peut écrire S = a + b d'où la figure 34 :
2.9.4. - PROPRIÉTÉS DE LA SOMME LOGIQUE
Associons une variable binaire x avec 0 et 1, elle-même ou son complément.
Pour cela, nous allons donner une illustration de cette association logique au moyen
de contacts électriques (convention logique positive).
1°) x + 0 = x (figure 35).
Lorsque l'on appuie sur le bouton x, la variable x passe à 1 et le courant alimente la

lampe S d'où la table de vérité de la figure 35.
44
2°) x + 1 = 1 (figure 36)
Lorsque l'on appuie sur le bouton x, la variable x passe à 1, mais ceci n'a pas d'effet
car la lampe S reste allumée en permanence d'où la table de vérité de la figure 36.
3°) x + x = x (figure 37)
Les deux contacts x sont liés mécaniquement, ils se ferment simultanément, nous
pourrions remplacer la figure 37 par la figure 38 : les tableaux de vérité sont
identiques pour S par rapport à x. Un des contacts x peut être supprimé.
Lorsque le courant ne passe pas par x il passe par et la lampe S est toujours
alimentée, d'où la table de vérité de la figure 39.
45
2.10. - GÉNÉRALISATION DES PROPRIÉTÉS DES OPÉRATIONS LOGIQUES
Nous pouvons déduire des propriétés vues précédemment : le tableau récapitulatif

(figure 40).
1°) Commutativité
On peut écrire que a + b = b + a ce qui est vérifié dans l'exemple du tableau (figure
40) : 0 + 1 = 1 et 1 + 0 = 1 mais aussi a . b = b . a ce qui se vérifie dans le même
tableau (figure 40) : en effet 0 . 1 = 0 et 1 . 0 = 0.
2°) Idempotence
Pour la somme logique on peut écrire : a + a + a = a
Pour le produit logique on peut écrire : a . a . a = a
Cette propriété découle également du tableau de la figure 40.
3.a) Distributivité du produit logique par rapport à la somme logique
On peut facilement vérifier que :
a (b + c) = ab + ac
Cette propriété est appelée distributivité du produit logique par rapport à la somme
logique ; elle est identique à la distributivité de la multiplication par rapport à l'addition
dans l'algèbre traditionnelle.
46
3.b) Représentation d'Euler
La figure 41 montre les 3 ensembles a, b, c.
Dessinons figure 42 l'ensemble S = a (b + c) intersection de a et de b + c.
Construisons maintenant figure 43, les ensembles ab et bc ainsi que leur réunion S
= ab + ac.
47
Nous voyons que la surface S est la même dans les deux cas.
4.a) Absorption
Considérons a + ab que l'on peut écrire a (1 + b), or nous savons que b + 1 = 1, d'où
l'on déduit que a + ab = a (1 + b) = a . 1 = a.
On appelle la propriété a + ab = a propriété d'absorption.
4.b) Représentation d'Euler
Considérons les ensembles a et ab dans la représentation d'Euler de la figure 44.

48
Nous voyons facilement que l'ensemble a + ab n'est autre que a.
On peut dire que :
Lorsqu'une somme contient un terme et un de ses multiples, on peut négliger

le multiple.
5.a) Somme d'une variable et d'un multiple de son complément.
Considérons S = a + b.
En utilisant le corollaire de la propriété d'absorption qui est parfaitement valable, on

peut écrire :
S=a+ b = (a + ab) + b = a + ab + b
d'où S = a + b (a + )
or a + =1
d'où S = a + b
a+ b=a+b
On pourra dire que lorsqu'une somme logique est composée de la somme

d'une variable et d'un multiple de son complément, on peut faire disparaître le
complément.
49
5.b) Représentation d'Euler (figure 45)
Nous voyons que b est la zone correspondant à : b (hachures bleu et rouge) et

que a + b n'est autre que a + b.
6.a) Distributivité de la somme logique par rapport au produit logique.
Considérons S = a + bc
La propriété d'absorption permet d'écrire :
a = a + ab ; a = a + ac et comme a + a = a
On peut écrire a = a + ab + a + ac qui devient a = ab + ac + a
d'où S = a + ab + ac + bc
Comme a = a . a
S =aa + ac + ab + bc
S = a (a + c) + b (a + c)
d'où S = (a + b) (a + c)
a + bc = (a + b) (a + c)
6.b) Représentation d'Euler (figure 46-a et 46-b)

50
On met facilement en évidence au moyen des cercles d'Euler figure 46 l'égalité (a +

bc) = (a + b) (a + c).
2.11. - SYMBOLES D'USAGE GÉNÉRAUX (REPRÉSENTATION AMÉRICAINE)
1.) Fonction OUI
Elle sera matérialisée par un fil électrique le plus souvent.
Elle pourra être matérialisée par le symbole du buffer (figure 47). Nous parlerons plus
tard du buffer.
2.) Fonction NON (figure 48)
Le symbole de la fonction NON est caractérisé par l'adjonction d'une bulle qui montre
que la sortie de l'opérateur logique est inversée.
51
3.) Fonction ET (figure 49)
4.) Fonction OU (figure 50)
Il est à noter que ces symboles sont ceux d'opérateurs logiques contenus dans les
circuits intégrés, par exemple, et bien qu'ils nécessitent une alimentation électrique,
celle-ci n'est pas représentée.
3 FONCTIONS À N VARIABLES
3.1. - FONCTIONS D'UNE VARIABLE
Sachant qu'une variable a ne peut prendre que deux valeurs 1 ou 0, on peut

imaginer des fonctions f0 (a), f1 (a), f2 (a) figurant toutes les combinaisons possibles
obtenues avec ces deux valeurs.
Nous voyons dans le tableau (figure 51) qu'il peut exister pour une variable 4
fonctions distinctes.
On a deux fonctions constantes :
• f0 = 0 quel que soit a

• f3 = 1 quel que soit a
52
Une fonction OUI : f1 = a
Une fonction NON : f2 =
3.2. - FONCTIONS DE 2 VARIABLES
Le nombre de fonctions pour deux variables est de 16 (figure 52).
On retrouve un certain nombre de fonctions remarquables :
• f0 = 0 quelques soient a et b "fonction constante"

• f15 = 1 quelques soient a et b "fonction constante"
• f3 = a
• f5 = b
• f12 = fonction NON
• f10 = fonction NON
• f1 = ab fonction ET
• f7 = a + b fonction OU INCLUSIF
On appelle f14 ou NAND (de l'anglais NO AND qui signifie NON ET).
On appelle f8 ou NOR (de l'anglais NO OR qui signifie NON OU).
On appelle f6 OU EXCLUSIF que l'on note également :
f6 = a ⊕ b
On appelle f9 identité logique que l'on note également :
a ≡ b ou f9 = a b
53
On remarque également les fonctions :
• f2 = a
• f4 = b
• f11 = a +
• f13 = + b
3.3. - SIMPLIFICATIONS ALGÉBRIQUES
3.3.1. - MONÔME
Nous avons vu pour deux variables un certain nombre d'expressions algébriques.
Prenons la fonction f9 = ab + . Nous dirons que l'expression algébrique ab +

est un polynôme composé d'un monôme ab et d'un monôme .
En algèbre de Boole, un monôme est une expression algébrique constituée du

produit de plusieurs variables entre elles, telles que abc, ab ... etc. Il est à noter
qu'en algèbre de Boole x . x = x, il n'y a pas d'exposants tels que x2, x4, cela n'existe
pas.
3.3.2. - POLYNÔME
Un polynôme sera donc une somme de monômes ou somme de produits.
3.3.3. - MONÔME ADJACENT
On appelle monômes adjacents les monômes qui ne diffèrent les uns des autres que
par une seule variable. Dans une somme de deux monômes adjacents, la variable
qui diffère s'élimine.
Exemple :
3.3.4. - RÉDUCTION ALGÉBRIQUE
Une méthode simple de réduction algébrique est de rechercher les monômes

adjacents après avoir mis l'expression algébrique que l'on cherche à simplifier sous
forme d'une somme de produits ou polynômes que l'on appelle forme canonique.
Ensuite, il suffira de rechercher des simplifications de la même manière que nous
avons fait pour la propriété d'absorption et en utilisant les identités remarquables afin
de faire apparaître des simplifications.
Exemple N° 1 :
54
On peut écrire :
Puisque nous savons que nous pouvons rajouter xyz déjà présent autant de fois que
nous voulons sans changer la valeur de f.
Exemple N° 2 :
Multiplions membre à membre l'expression :
Multiplions à nouveau membre à membre l'expression :
qui devient en supprimant les termes inutiles :

55
3.4. - MÉTHODE DE KARNAUGH
La simplification algébrique des équations Booléennes n'est pas toujours évidente et

demande de l'intuition. A l'inverse, la méthode de Karnaugh permet de mettre en
évidence les monômes adjacents à l'aide d'un tableau sans difficulté.
Cette méthode fonctionne très bien de 2 à 5 variables, elle devient complexe au-
delà.
3.4.1. - TABLEAUX DE KARNAUGH
a) - Le tableau
Le tableau de Karnaugh est une forme particulière de la table de vérité que nous
avons utilisée jusqu'ici (table de vérité figure 53) :
Une table de vérité comprend autant de colonnes que de variables d'entrée. Elle
comprend une ou plusieurs autres colonnes, celles de la ou des variables de sortie.
56
Toutes les combinaisons de valeurs que peuvent prendre les variables d'entrée sont
explorées en comptant dans un ordre binaire. La valeur de la ou des variables de
sortie est indiquée en face de la combinaison correspondante.
Le tableau de Karnaugh comprend lui 2n cases, n étant le nombre de variables

d'entrées de la fonction considérée.
b) - Cas de deux variables
Dans ce cas, le nombre de cases est 2n = 22 = 4 (figure 54).
L'ordre des variables en abscisse ou en ordonnée n'a pas d'importance, seul est très
important le fait que lorsque l'on passe d'une case à la case adjacente, une seule
variable change.
Exemple :
Représentons la fonction f = a . b "fonction ET" (figure 55).
Nous voyons facilement que l'on a mis la valeur binaire que peut prendre la sortie à
l'intérieur de la case pour laquelle les variables ont la valeur portée en abscisse et en
ordonnée.
f vaut 1 uniquement pour a = 1 et b = 1

57
c) - Cas de trois variables (figure 56).
Alors que pour deux variables, le tableau était carré, il est maintenant rectangulaire ;
en effet, nous avons représenté les variables bc sur une même colonne.
On peut remarquer que l'ordre de la quatrième et de la troisième ligne paraît inversé.

En réalité, il n'en est rien. On utilise seulement le code Gray ou binaire réfléchi afin
de ne faire changer qu'une seule variable à la fois horizontalement ou verticalement.
d) - Cas de quatre variables (figure 57)
On retrouve un carré qui comporte 24 cases soit :
24 = 16 cases
Nous voyons à nouveau, ce qui est absolument indispensable, que grâce au code
Gray, en passant d'une case à l'autre horizontalement ou verticalement une seule
variable change.
3.4.2. - SIMPLIFICATION GRAPHIQUE
a) - Il faut donc maintenant utiliser le tableau de Karnaugh pour rechercher les

monômes adjacents au lieu de les rechercher algébriquement.
58
La table de Veitch (figure 58) comporte en abscisse et en ordonnée les expressions

algébriques représentées pour chaque case. Par exemple : case a c .
La table de Karnaugh (figure 59) donne, elle, pour chaque case les valeurs que
prennent les variables en abscisse et en ordonnée.
Dans les deux systèmes, on indique à l'intérieur de chaque case la valeur 1 ou 0

prise par le monôme considéré.
On peut voir facilement que deux monômes adjacents vont se trouver dans deux
cases voisines puisque l'on a dit au départ que les tableaux de Karnaugh étaient faits
de telle sorte qu'on ne change qu'une variable lorsqu'on change de case.
Il suffira donc pour chaque combinaison de variables de noter 1 ou 0 dans la case

correspondante, selon le résultat trouvé pour la valeur de la fonction considérée, puis
de regrouper les cases adjacentes dont le contenu est à 1 par groupe de 2, 4 ou 8 ou
de 2n termes adjacents.
59
Exemple (figure 60)
Les regroupements (ici de 2 termes) sont figurés en rouge, on notera que les cases
ab et abc sont bien les cases représentant des monômes adjacents. On peut
comparer la table représentée à la surface d'un tore si l'on essaie de rapprocher
toutes les cases des monômes adjacents l'une de l'autre ; ainsi, si les cases des
quatre coins du tableau étaient à 1, on pourrait constituer un groupement de 4 cases
avec elles.
b) - Exemple pour un tableau à 3 variables :
Soit l'expression : S = a c+c + a liant la variable S aux variables a, b, c.
Établissons la table de vérité (figure 61)
• Simplification par l'algèbre

60
• Simplification par les tableaux de Karnaugh
Reportons les valeurs de S dans le tableau de Karnaugh (figure 62) :
Réalisons les groupements a et c .
Nous pouvons écrire :
S=a +c
c) - Exemple pour un tableau à quatre variables :
Soit l'expression : S = abcd + abd + bc liant la variable S aux variables a, b, c, d.
Établissons la table de vérité (figure 63) :

61
• Simplification algébrique
S = abcd + abd + bc
Mettons abd en facteur :
S = abd (c + 1) + bc
Utilisons l'identité remarquable (x + 1) = 1 d'où (c + 1) = 1 d'où l'on peut écrire :
S = abd + bc
• Simplification par les tableaux de Karnaugh

62
Reportons la valeur de S dans le tableau (figure 64).
Réalisons les groupements abd et bc.
Nous pouvons écrire :
S = abd + bc
d) - Cas de 5 variables
A partir de cinq variables, le problème se complique un peu. En effet, il n'est pas

possible d'obtenir sur une surface plane un tableau dans lequel une case soit
adjacente à 5 autres cases. Il est toutefois possible d'utiliser la méthode de Karnaugh
en faisant deux tableaux (figure 65).
63
Nous voyons qu'en superposant les deux tableaux (figure 66), on peut obtenir une
case donnée X, cinq cases adjacentes.
La figure 67 montre un cas ou l'on pourrait effectuer trois groupements :
Groupement rouge : les quatre coins dans un même plan (tableau pour e = 0)
Groupement vert : deux cases dans le même plan pour e = 1
Groupement bleu : deux cases superposées.
NOTE :
Nous voyons dans cet exemple que le groupement bleu semble être superflu. Il est
nécessaire lorsque l'on utilise une technologie électrique ou électronique pour des
raisons de bon fonctionnement qu'il y ait regroupement entre les groupements.
Cette condition n'est toutefois pas obligatoire en pneumatique.
Un groupement ne peut comprendre que 2n cases, c'est-à-dire 1, 2, 4, 8, 16,

32,... cases.
64
e) - Cas de 6 variables
On utilise le même principe avec quatre tableaux pour six variables.
L'exemple de la figure 68 montre trois groupements :
en vert sur quatre plans
en rouge sur deux plans
en bleu dans le même plan
La figure 69 montre dans l'espace un exemple de cases adjacentes.

65
Au-delà de 6 variables, la méthode de Karnaugh n'étant plus valable, on utilise

la méthode dite de Mac Cluskey que nous décrirons ultérieurement afin de ne pas
apporter de confusion avec celle de Karnaugh.
66
4. - EXEMPLE D'APPLICATION PRATIQUE DES TABLEAUX DE

KARNAUGH
4.1. - Supposons que lorsque le réveil sonne le matin, on veuille savoir comment
s'habiller avant même d'avoir ouvert les volets.
Nous disposons pour cela d'un dispositif adéquat placé à l'extérieur et comprenant
notamment un thermomètre et un baromètre et qui nous donne les indications
suivantes : temps chaud, temps doux, temps froid, temps pluvieux.
On décide que dans tous les cas, on mettra un pantalon, des chaussures et une
chemise.
Il reste maintenant à déterminer s'il est nécessaire de mettre en plus une veste, un
manteau, un imperméable ou de prendre un parapluie.
Nous appellerons les variables d'entrée :
temps chaud : c
temps doux : d
temps froid : f
temps pluvieux : p
Les variables de sortie seront matérialisées par des lampes et s'appellerons :
veste : V
manteau : M
imperméable : I
parapluie : P
On admettra que lorsqu'il fait doux on met une veste, quand il fait froid on met une
veste et un manteau et que lorsqu'il fait chaud, on ne met rien. Quand il pleut, on met
un imperméable sur la veste sinon on prend un parapluie lorsque l'on a déjà un
manteau ou lorsqu'il fait chaud.
A partir de ces postulats, établissons la table de vérité du système (figure 70).

67
Nous avons réservé une colonne qui correspond aux impossibilités. En effet, il ne
peut faire chaud et froid par exemple.
Établissons les tableaux de Karnaugh que nous tirerons de la table de vérité et ce,
pour chaque variable de sortie.
4.2. - TABLEAU DE KARNAUGH RELATIF A LA VESTE (figure 71)

68
Ceci confirme le tableau de Karnaugh.
4.3. - TABLEAU DE KARNAUGH RELATIF AU MANTEAU (figure 72)
Ce qui confirme le tableau de Karnaugh.

69
4.4. - TABLEAU DE KARNAUGH RELATIF A L'IMPERMÉABLE (figure 73)
4.5. - TABLEAU DE KARNAUGH RELATIF AU PARAPLUIE (figure 74)
4.6. - RÉALISATION DU SCHÉMA
On utilisera des contacts inverseurs, qui seront commandés par le dispositif

approprié évoqué précédemment, comme représentés figure 75.
Dans l'exemple de la figure 75, suivant la position de l'interrupteur on a : d = 1

(high), d = 0 (low) soit , de telle sorte que d = doux et = non doux.
70
a) - Schéma pour la veste (figure 76)
Dans le schéma de la figure 76, on a représenté le cas , c'est-à-dire que la

lampe (prendre ta veste) est allumée, puisque le temps est doux.
Il est facile de comprendre que la lampe (prendre ta veste) sera également allumée
pour les interrupteurs position , c'est-à-dire temps doux.
b) - Schéma relatif au manteau (figure 77)
En utilisant les mêmes conventions, on peut, connaissant l'égalité , établir le

schéma.
c) - Schéma relatif à l'imperméable (figure 78)

71
d) - Schéma relatif au parapluie (figure 79)

72
e) - Schéma général (figure 80)
Il représente le cas où les lampes V et I sont allumées.
Dans la table de vérité (figure 70), nous avons prévu une colonne dénommée
«impossibilités» ou pannes du système.
Il y a, en effet, impossibilité absolue à ce que les indications chaud et froid, doux et

froid, chaud et doux, etc... soient présentes simultanément.
Ces cas sont impossibles ou alors le système est en panne.
On peut, à partir de ces cas, allumer une lampe qui indiquera que le système ne
fonctionne pas correctement.
73
f) - Tableau de Karnaugh détection défaut (figure 81)
A partir du tableau de Karnaugh, établissons l'équation de D.
Ceci nous conduit au schéma de l'indicateur défaut représenté figure 82.

74
4.7. - RÉALISATION DU SCHÉMA DE LA SIGNALISATION AU MOYEN DE

SYMBOLES ÉLECTRONIQUES
a) - Schéma de la signalisation de la veste (figure 83)
b) - Schéma de la signalisation du manteau (figure 84)

75
c) - Schéma de la signalisation de l'imperméable (figure 85)
d) - Schéma de la signalisation du parapluie (figure 86)

76
e) - Schéma général (figure 87)

77
Le schéma général sera constitué par l'assemblage des autres schémas de telle
sorte que le nombre d'opérateurs logiques soit minimum.
A cet effet, on examine les schémas partiels et sachant par exemple que est utilisé
dans les schémas partiels de V et de P on peut ainsi n'utiliser qu'un seul inverseur
pour produire le signal à partir de la variable d. On réussit ainsi avec un peu de
bon sens à rassembler l'ensemble en un seul schéma.
f) - Schéma de la signalisation défaut (figure 88)

78
Dans la prochaine théorie, nous examinerons d'une part de nouvelles méthodes pour
transformer les expressions Booléennes et d'autre part des circuits logiques dérivés
des trois circuits fondamentaux ET, OU, NON, vus dans cette théorie.
Les circuits examinés jusqu'à présent sont la base de tous les montages dits
«combinatoires» c'est-à-dire dont l'état (1 ou 0) des sorties ne dépend que de l'état
des entrées au moment où nous examinons le montage.
79
CHAPITRE III : FONCTIONS AND, NAND, NOR, OU EXCLUSIF, NOR EXCLUSIF

ET IDENTITE LOGIQUE
Dans cette leçon, nous allons terminer l'examen des fonctions logiques de base
telles que les fonctions NAND, NOR, OU EXCLUSIF... et résoudre quelques
problèmes à l'aide des théorèmes de DE MORGAN et de la méthode de QUINE
MAC CLUSKEY.
1. - FONCTIONS DÉRIVÉES DES FONCTIONS FONDAMENTALES
1.1. - FONCTION NAND (NON - ET)
Le circuit NAND bien que dérivé du circuit ET (AND) est plus utilisé et plus courant
que celui-ci. En effet à l'origine, il était technologique-ment plus facile à réaliser et
moins coûteux, ce qui explique qu'il a été le circuit le plus fréquemment utilisé.
Toutefois, ceci n'est plus tout à fait vrai car les progrès technologies ont vu les prix et
les performances de l'ensemble des circuits évoluer très rapidement.
1.1.1. - LE CIRCUIT NAND
Son symbole est celui de la figure 1.
Un circuit NAND est obtenu en mettant en série une porte ET et un inverseur comme
représenté figure 2.
Étudions la relation existant entre a, b et S ; pour cela partons d'un circuit ET suivi
d'un circuit inverseur.
On obtient la table de vérité du circuit NAND en écrivant d'abord l'équation c = a . b

puis S = .
80
La table de vérité du circuit ET est représentée figure 3 :
La table de vérité du circuit inverseur est reproduite figure 4 :
On peut facilement en déduire la table de vérité du circuit NAND qui est représentée
figure 5 :
La sortie d'un circuit NAND n'est à l'état logique 0 que lorsque les deux entrées sont
à l'état 1. Il suffit qu'une seule des entrées soit à 1 pour que la sortie devienne 1.
La fonction logique NAND peut être résumée par l'équation booléenne

suivant le nombre des entrées.
On retrouve le signe . symbolisant le produit ET et la barre indiquant la

complémentation.
81
1.1.2. - REPRÉSENTATION D'EULER (figure 6)
La fonction ET telle que S = a . b est l'intersection de A et B (surface hachurée

bleue) alors que l'inverse de a . b soit est l'ensemble des surfaces hachurées
rouge.
1.1.3. - CIRCUIT ÉLECTRIQUE
La figure 7 représente le circuit électrique utilisé pour réaliser une fonction NAND à
deux variables d'entrées a et b, S étant la sortie.
Les contacts utilisés a et b sont des contacts travail, c'est-à-dire ouverts au repos. Si
nous nous reportons à la théorie 2, nous voyons que l'ensemble représenté en rouge
est un ET réalisé avec des contacts de telle sorte que a . b = C.
82
Or, C à l'intérieur de l'ensemble tramé en vert, est un relais dont la bobine est
matérialisée par le signe . Il commande le contact qui est un contact repos
de telle sorte que l'on peut écrire le tableau de fonctionnement représenté figure 8.
Avec la convention logique positive, on peut écrire :
Contact fermé = 1 ; contact ouvert = 0
Lampe allumée = 1 ; lampe éteinte = 0
Relais alimenté = 1 ; relais non alimenté = 0
D'où la table de vérité représentée figure 9 :
Nous voyons dans cette table de vérité que la sortie est toujours à 1 sauf pour les
deux entrées à 1 ou S = 0.
1.2. - FONCTION NOR
Comme pour la porte ET qui devient après adjonction d'un inverseur une porte
NAND, avec un circuit OU suivi d'un inverseur à sa sortie on obtient un circuit NOR
dont le symbole graphique est celui de la figure 10-a :
83
Le circuit NOR équivaut à un circuit OU suivi d'un inverseur comme représenté

figure 10-b :
Étudions la relation existante entre a, b et S, pour cela partons d'un circuit OU suivi
d'un circuit inverseur.
On obtient la table de vérité du circuit NOR en écrivant d'abord l'équation C = a + b

puis S = .
La table de vérité du circuit OU est représentée figure 11 :
La table de vérité du circuit inverseur est représentée figure 12 :

84
La table de vérité du circuit NOR peut alors être facilement déduite (figure 13) :
La sortie d'un circuit NOR n'est à l'état logique 1 que lorsque les deux entrées sont à
0.
La fonction logique NOR peut être résumée par l'équation booléenne

suivant le nombre des entrées.
On retrouve le signe + symbolisant la somme logique OU et la barre indiquant la

complémentation.
1.2.1. - REPRÉSENTATION D'EULER (figure 14)
La fonction OU tel que S = a + b est l'union de A et B (surface hachurée bleue) alors

que l'inverse de a + b soit est l'ensemble des surfaces hachurées rouge.
1.2.2. - CIRCUIT ÉLECTRIQUE
La figure 15 représente le circuit électrique utilisé pour réaliser une fonction NOR.
85
Les contacts utilisés a et b sont des contacts travail, c'est-à-dire ouverts au repos. Si
nous nous reportons à la théorie 2, nous voyons que l'ensemble représenté en rouge
est un OU réalisé avec des contacts de telle sorte que a + b = C.
Or, C à l'intérieur de l'ensemble hachuré vert est un relais dont la bobine est
matérialisée par le signe . Il commande le contact qui est un contact repos
de telle sorte que l'on peut écrire le tableau de fonctionnement suivant (figure 16) :
Compte tenu de la convention logique positive, on peut déduire la table de vérité de

la figure 17 :
86
Nous voyons dans cette table de vérité que la sortie est toujours à 0 sauf pour les
deux entrées à 0 ou S = 1.
1.3. - FONCTION OU EXCLUSIF (EXCLUSIVE OR)
1.3.1. - TABLE DE VÉRITÉ
La fonction OU exclusif est plus complexe que l'ensemble des fonctions que nous
venons d'analyser.
Rappelons-nous la table de vérité de la fonction OU inclusif (figure 18) :
Nous voyons que la sortie S de l'opérateur OU était à 1 lorsque a OU b ou les deux

étaient à 1.
Dans le cas du OU exclusif, il n'en sera pas de même. En effet, pour S = 1, il faudra
que a OU b soit à 1 exclusivement, c'est-à-dire que S ne sera pas à 1 lorsque a et b
sont simultanément à 1. Le OU exclusif comme son nom l'indique exclut cette
possibilité.
La figure 19 montre la table de vérité du OU exclusif :
On écrit alors que S = a b que l'on énonce S égal a OU exclusif b.
Le signe est le symbole du OU exclusif dans les équations logiques.

87
Dans les schémas, on utilise le symbole graphique représenté figure 20.
1.3.2. - REPRÉSENTATION D'EULER (Figure 21)
La fonction OU exclusif telle que S = a b est la surface hachurée telle que S = 1

pour a = 1 ou b = 1, c'est-à-dire la réunion des ensembles A et B à l'exclusion de la
surface commune à A et B.
1.3.3. - SCHÉMA RÉALISÉ AVEC DES OPÉRATEURS LOGIQUES SIMPLES
Comme nous l'avons dit au début de ce chapitre, la fonction OU exclusif est plus
complexe que les fonctions NAND ou NOR.
Essayons par le raisonnement graphique de trouver une équation de S telle que le

signe disparaisse pour ramener la fonction OU exclusif à des fonctions ET et OU
classiques ou des fonctions inversions.
Nous voyons que S est formée de deux surfaces distinctes :
• - La surface S1 incluse à l'intérieur de A

• - La surface S2 incluse à l'intérieur de B.
88
Représentons figure 22 la surface S1.
L'ensemble hachuré en rouge est le complément de B par rapport à ℜ.
Nous voyons que la surface S1, représentée par l'ensemble hachuré verticalement
en noir, est l'intersection de et de A.
Nous pouvons donc écrire S1 = a car si A et B sont les ensembles pour lesquels a
et b sont respectivement à 1, S1 sera l'ensemble pour lequel a = 1 et b = 0.
Nous pouvons facilement en suivant le même raisonnement voir sur la figure 23 que
S2 = b puisque S2 est l'intersection de et de B.
89
A partir de la table de vérité de la fonction OU exclusif (figure 19), nous pouvons

établir le tableau de karnaugh de cette fonction représenté figure 24.
A cet égard, il est absolument fondamental de se rappeler comment on réalise un

tableau de karnaugh à partir de la table de vérité.
Les valeurs de la sortie S pour une combinaison de a et de b donnée sont reportées

dans la case se trouvant à l'intersection des valeurs de a et b considérées, portées
sur les côtés de la table. Nous vous conseillons de revenir éventuellement à la
théorie 2 afin de revoir si nécessaire les tableaux de karnaugh.
On en déduit :
• groupement rouge S = a ,
• groupement vert S = b,
D'où l'on peut écrire :
S= b+a
Ceci confirme le résultat obtenu par la décomposition graphique réalisée grâce à la

représentation d'Euler.
90
Nous pouvons donc maintenant construire le schéma de la figure 25 qui représente

une fonction OU exclusif réalisée à partir de fonctions ET, OU et NON.
1.3.4. - VÉRIFICATION DU FONCTIONNEMENT A PARTIR DU SCHÉMA

LOGIQUE ET RECONSTITUTION DE LA TABLE DE VÉRITÉ
Sur les figures 26 a, b, c et d sont reportées les quatre combinaisons pouvant être
prises par deux entrées a et b.
91
Sur chacune de ces figures sont reportées les différents niveaux logiques en entrée
et en sortie de chaque porte.
Nous pouvons récapituler les quatre cas de la figure 26 dans le tableau de Karnaugh
de la figure 27. Le tableau obtenu correspond bien en tous points au tableau de la
fonction OU exclusif.
92
Ce dernier exercice a pu vous paraître inutile, en réalité il n'en est rien car il est
nécessaire de se sentir parfaitement à l'aise dans les tableaux de Karnaugh, les
tables de vérités et les schémas afin de pouvoir faire la transformation dans un sens
ou dans l'autre sans erreur et éventuellement lors de l'élaboration d'un circuit
complexe de se vérifier en utilisant chaque fois une méthode différente.
1.4. - FONCTION NOR EXCLUSIF (EXCLUSIVE NOR)
Le circuit NOR exclusif dont le symbole est représenté figure 28 s'obtient d'une
manière identique aux NAND et aux NOR mais en utilisant un circuit OU exclusif
suivi d'un inverseur (figure 29).
L'équation logique du NOR exclusif à deux entrées est . Cette équation

indique bien que le NOR exclusif réalise l'opération OU exclusif et complémente le
résultat (barre au-dessus).
Vous pouvez utiliser vous-même le processus suivi pour les portes NAND et NOR
afin de retrouver la table de vérité. Nous nous bornerons à indiquer cette table, figure
30, pour un NOR exclusif à deux entrées.
93
Un circuit NOR exclusif, comme un circuit OU exclusif, sert à détecter la présence

d'un signal unique soit a, soit b (on dit que le signal a ou b est présent lorsqu'il a un
niveau logique 1).
Dans le cas du circuit NOR exclusif, on peut également vérifier l'égalité entre deux
signaux a et b. En effet, S est à 1 pour a et b simultanément à 1, mais aussi pour a
et b simultanément à 0.
1.5. - FONCTION IDENTITÉ LOGIQUE
La fonction identité logique n'existe pas en tant que telle sous forme de circuits
intégrés. Toutefois, elle peut rendre des services dans certains automatisme pour
créer des sécurités.
Supposons, par exemple, que d'une part une variable a indique le sens de rotation
d'un moteur (a = 1 "marche avant", a = 0 "marche arrière") et, que d'autre part
pour des raisons de sécurité on doit vérifier qu'un outil est bien positionné sur la
machine suivant le sens de rotation choisi (b = 1 "taille avant", b = 0 "taille
arrière").
On voit immédiatement que par raison de sécurité, il faut que la mise en route soit
autorisée uniquement pour a = b = 1 OU pour a = b = 0. La matérialisation de
l'autorisation de mise en route sera réalisée par exemple au moyen d'une lampe.
L'équation d'une telle identité logique est :
S = ab +
Que l'on écrit :
S=a b
La figure 31 donne le schéma électrique de cette identité logique réalisée avec des
contacts.
94
Vous savez maintenant qu'un ET se matérialise par des contacts en série et un OU

par des contacts en parallèle.
La rangée de contacts travail a, b matérialise donc ab alors que la rangée de

contacts repos matérialise . Les deux rangées de contacts étant en parallèle, on
a donc :
S = ab +
La figure 32 donne le schéma électrique de la même identité logique mais réalisée

cette fois-ci à l'aide de portes électroniques.
La réalisation d'un tel schéma est encore plus simple, on établit ab et au moyen
de deux portes ET (respectivement portes n°1 et n°2), et étant obtenus
auparavant par deux inverseurs.
Le circuit OU (porte n°3) réalise quant à lui l'opération finale pour obtenir :
S = ab +
2. - LOGIQUE NÉGATIVE
Jusqu'ici, nous avons adopté une convention appelée convention logique positive
; c'est la plus utilisée et nous pensons qu'il vaut mieux pour les utilisations courantes
s'en tenir à cette convention.
95
2.1. - RAPPEL DE LA CONVENTION LOGIQUE POSITIVE
On fait correspondre à un contact fermé (état physique), l'état logique 1 et à un

contact ouvert (état physique) l'état logique 0 (figure 33).
96
2.2. - LOGIQUE NÉGATIVE
Uniquement par convention, on a décidé de faire correspondre à l'état physique

contact ouvert le niveau logique 1 et à un contact fermé le niveau logique 0 (figure
34), c'est-à-dire le contraire de la convention habituelle.
Analysons quelles sont les conséquences de ce changement de convention.
PRINCIPE DE DUALITÉ
Considérons la table de fonctionnement d'une porte ET telle qu'elle est donnée par le
constructeur (figure 35) dans le cas d'une porte ET électronique :
97
Écrivons maintenant la table de vérité de ce montage en adoptant la convention

logique positive L = 0, H = 1 ; nous obtenons la table de vérité de la figure 36.
Cette table de vérité est la table de vérité bien connue telle que nous l'avons vue
dans la théorie 2.
Écrivons à nouveau la table de vérité du montage mais cette fois-ci en utilisant la

convention logique négative (figure 37).
98
Remettons maintenant cette table de vérité en ordre de telle sorte que les variables
d'entrée croissent suivant un ordre binaire (figure 38).
Nous obtenons la table de vérité d'un OU inclusif.
On peut donc affirmer que :
«Un opérateur ET en logique positive se comporte comme un opérateur OU en

logique négative».
Si l'on établit les tables de vérité de tous les circuits logiques dans l'un et l'autre type
de logique, on peut écrire le tableau suivant (figure 39).
Ces correspondances étaient très utilisées pour économiser des boîtiers dans les
circuits numériques, mais la baisse des prix des circuits a fait pratiquement
abandonner ce système qui est source d'erreurs.
Sur les catalogues de circuits intégrés, la fonction indiquée est celle que celui-ci
aurait en logique positive. Un circuit ET du commerce fonctionne donc comme un ET
en logique positive et comme un OU en logique négative.
99
Dans toute la suite de cette théorie, il ne sera plus question que de convention
logique positive, c'est-à-dire la convention que nous avons toujours utilisée. Le
chapitre 2 de cette théorie peut donc être considéré comme une parenthèse. Vous
vous reporterez à ce paragraphe uniquement au cas peu probable où vous
rencontreriez un système ancien utilisant la convention logique négative.
3. - THÉORÈMES DE DE MORGAN
3.1. - 1er THÉORÈME DE DE MORGAN
Démonstration par les cercles d'Euler figure 40.
Soit un ensemble A et son complément (hachures vertes) et un ensemble B et son

complément (hachures rouges).
La réunion A ∪ B de A et de B sera la surface incluse dans le contour bleu.
Le complément de A ∪ B par rapport à ℜ sera la surface doublement hachurée soit

. Cette surface étant doublement hachurée, il va de soit que c'est bien
l'intersection des compléments de A et de B soit .
On peut donc bien dire que :
Nous pouvons donc dire en algèbre de Boole que :
= .
L'inverse d'une somme logique de deux variables est égal au produit logique
des inverses de ces deux variables.
100
3.2. - 2ème THÉORÈME DE DE MORGAN
Démonstration par les cercles d'Euler (figure 41).
Soit un ensemble A et son complément (hachures vertes) et un ensemble B et son

complément (hachures rouges).
L'intersection de A et B : A ∩ B sera la surface incluse dans le contour bleu.
Le complément de A ∩ B soit sera la partie hachurée en noir.
Nous voyons par ailleurs que cette même surface hachurée en noir est l'union de
et soit , en effet cette zone hachurée noire recouvre toutes les hachures
vertes et toutes les hachures rouges .
En algèbre de Boole, nous pouvons donc écrire :
= +
L'inverse du produit logique de deux variables est égal à la somme des

inverses des deux variables.
3.3. - RETOUR SUR LES FONCTIONS NAND ET NOR

101
3.3.1. - OPÉRATEUR NAND
Dans le chapitre précédent, nous avons vu pour l'opérateur NAND, dont l'équation
était S = , le circuit électrique suivant (figure 42).
Nous pouvons maintenant grâce au théorème de De Morgan simplifier ce circuit, en

effet S = = + . Il suffit donc de mettre deux contacts au repos en parallèle
pour obtenir le même résultat que précédemment ce qui est très intéressant (figure
43).
102
Vérifions le fonctionnement de ce circuit (figure 44) en étudiant les quatre possibilités

de combinaisons de a et b.
Reportons les résultats obtenus dans un tableau de Karnaugh (figure 45).
Nous retrouvons bien le tableau de Karnaugh d'un circuit NAND (figure 43).
Nous voyons au passage que le tableau de Karnaugh donne lui aussi S = + et

que grâce à lui, on obtient bien la solution la plus simple.
103
3.3.2. - OPÉRATEUR NOR
Dans le chapitre précédent, nous avons vu l'opérateur NOR dont l'équation était S =
compte tenu du théorème de De Morgan nous pouvons écrire :
S= = .
D'où le schéma de la figure 46 :
Vous pourrez vous-même réaliser les vérifications de la bonne conformité de la table

de vérité de ce circuit NOR avec celle que nous connaissons.
3.4. - ASSOCIATION DE CIRCUITS, TRANSFORMATION DE SCHÉMA
Nous avons étudié différentes fonctions fondamentales qui sont disponibles sous
forme de circuits intégrés.
Dans chaque boîtier, il y a plusieurs fonctions du même type. C'est ainsi que l'on
rencontre des circuits intégrés contenant quatre NAND à deux entrées.
Le concepteur de systèmes numériques devra donc lorsqu'il aura utilisé un NAND

savoir que dans le même boîtier trois autres NAND à deux entrées sont disponibles
et encore inutilisés.
Il sera donc parfois intéressant de pouvoir transformer un circuit ET en deux circuits

NAND, par exemple si l'on a un excédent de portes NAND disponibles alors qu'il
serait nécessaire de mettre un boîtier supplémentaire contenant des ET.
Le problème se complique lorsque l'on veut faire par exemple un OU avec des
NAND. On a alors recours a une simplification au moyen du théorème de De
Morgan.
Le théorème de De Morgan nous donne la relation suivante : = + qui

permet de développer les équivalences entre circuits.
Si l'on observe le premier terme de l'égalité, c'est-à-dire , on remarque que c'est

le résultat obtenu en sortie d'un NAND à partir de deux variables a et b présentes sur
les entrées.
104
Le second terme de l'égalité + représente une somme logique, c'est-à-dire le

résultat obtenu à la sortie d'un OU dont on a complémenté les entrées.
La représentation schématique de cette égalité est faite à la figure 47.
Ceci signifie qu'un NAND est équivalent à un OU précédé d'inverseurs.
Pour vérifier en pratique que les deux montages précédents sont bien équivalents, il
suffit d'appliquer des niveaux logiques en a et en b au second montage pour voir si
l'on peut écrire une table de vérité analogue à celle d'un circuit NAND. Dans ce cas,
les deux montages seront bien équivalents.
Nous savons qu'il existe 4 combinaisons différentes de deux variables a et b ; si

vous le désirez vous pouvez effectuer la vérification pour ces quatre combinaisons.
Nous n'étudierons pour notre part que la combinaison a = 0 et b = 0.
La figure 48 montre le résultat pour a = b = 0. Connaissant les tables de vérité des

inverseurs, celle des ET et celle des OU, il nous a été facile de trouver ce résultat.
Le niveau de la sortie est alors à 1 pour les deux montages.
En procédant de la même manière, nous pouvons vérifier que l'équivalence est

valable lorsque a = 0 et b = 0, a = 1 et b = 0 et enfin lorsque a = b = 1. Nous
retrouvons ainsi la table de vérité d'un NAND.
105
Le circuit OU à entrées complémentées peut se représenter comme indiqué figure

49.
Exemple :
Appliquons ce principe au schéma de la figure 50.
Pour voir comment il fonctionne, on le transforme en un circuit équivalent en

appliquant le théorème de DE MORGAN au circuit NAND de sortie.
Nous obtenons la figure 51.

106
Nous voyons maintenant que chaque circuit NAND est suivi d'un inverseur, ce qui
revient à remplacer le NAND et l'inverseur par un ET. En effet, on peut dire que =
y (deux inversions successives s'annulent).
On obtient ainsi le circuit logique de la figure 52.
Le circuit n'est autre que celui d'un OU exclusif déjà présenté figure 25.
Le théorème de DE MORGAN nous a permis de trouver un circuit équivalent. Nous

verrons par la suite comment tirer profit de celui-ci dans d'autres exemples.
Dès à présent nous pouvons voir que tout circuit logique peut être réalisé avec
uniquement des circuits d'un même type, des NAND par exemple.
Le concepteur de circuit a toujours la possibilité de choisir à sa convenance le type

de boîtier qu'il souhaite utiliser.
107
Jusqu'à présent, nous avons appliqué le théorème de DE MORGAN aux circuits

NAND mais il peut être appliqué d'une façon générale à toute équation logique et en
particulier à la fonction NOR.
Dans ce dernier cas, la relation est = .
Nous pouvons matérialiser cette égalité par le schéma de la figure 53.
4. - MÉTHODE DE QUINE-MAC CLUSKEY
Bien que peu employée, nous devons quand même citer une méthode différente de
celle des tableaux de Karnaugh pour la simplification des fonctions de plusieurs
variables. Il s'agit d'une méthode imaginée par le mathématicien américain W. V.
QUINE et remodelée par son compatriote le Docteur Edwards J. Mac CLUSKEY
Junior dans une thèse de doctorat qu'il présenta au M. I. T. (Massachusetts Institute
of Technology) en juin 1956.
108
4.1. - DESCRIPTION DE LA MÉTHODE
Pour examiner cette méthode, nous prendrons un exemple à quatre variables.

Partons de la table de vérité de la fonction f (a, b, c, d) qui est donnée à la figure 54.
Nous pouvons constater que la fonction f est «vraie» (égale à 1) pour onze
combinaisons des variables a, b, c et d.
Donnons comme nom à chacune de ces combinaisons la valeur décimale qui

correspond au code binaire formé par les variables a, b, c, d en considérant que a
est le bit de poids fort et d le bit de poids faible.
Exemple :
0110 = bc : nous l'appellerons la combinaison 6 puisque 0110 en binaire

équivaut à 6 en décimal.
109
Si nous récapitulons, la fonction f est donc la somme des combinaisons résumées

figure 55 :
Cette liste peut être récapitulée de la façon suivante :
A partir de cette liste de combinaisons commence réellement la méthode de QUINE-

MAC CLUSKEY.
La première chose à faire est de classer ces combinaisons en un ensemble

successifs en fonction du nombre de zéros de la forme binaire de chaque
combinaison en commençant par celle qui en compte le plus.
Le premier ensemble est donc formé par la combinaison 0 dont la forme binaire 0000
comporte quatre zéros. Le second ensemble regroupe les combinaisons comportant
trois zéros ... jusqu'au cinquième qui est formé de la combinaison 15 dont la forme
binaire 1111 ne comporte pas de zéro du tout.
110
Les cinq ensembles sont représentés figure 56.
La seconde phase de la méthode consiste à comparer les termes de chaque

ensemble avec les termes de l'ensemble qui suit immédiatement de façon à éliminer
une variable si cela est possible.
La combinaison 0000 de l'ensemble 1 doit donc être comparée aux quatre

combinaisons de l'ensemble 2. Puis chacune des quatre combinaisons de cet
ensemble 2 sera comparée à chacune des trois combinaisons de l'ensemble 3 et
ainsi de suite jusqu'à l'ensemble 5...
Lorsque deux combinaisons ne diffèrent que d'UNE VARIABLE, celles-ci peuvent

être associées pour n'en former plus qu'une dans laquelle la variable qui diffère peut
être éliminée.
Quand une variable s'élimine dans une telle association, on signale ce fait en
remplaçant cette variable par une croix (ou tout autre signe à votre convenance).
Dans l'exemple que nous avons choisi, les combinaisons 0 et 1 peuvent, par
exemple, être associées puisque seule la variable d est différente :
111
Procédons ainsi en comparant chaque terme de chaque ensemble avec chaque

terme de l'ensemble suivant et nous obtenons les combinaisons décrites dans la
figure 57.
112
Nous obtenons de nouveaux membres regroupés à présent dans quatre ensembles

I, II, III et IV. Recommençons la même opération avec ces nouveaux ensembles. La
figure 58 donne les nouvelles combinaisons obtenues.
Dans les principes généraux de la méthode de QUINE-MAC CLUSKEY, il convient

de continuer ce processus jusqu'à ce qu'il n'y ait plus de combinaison possible entre
un de ces ensembles et le suivant.
Dans l'exemple choisi, nous en sommes arrivés à ce point. De plus, nous constatons
dans cette figure que plusieurs combinaisons sont identiques. Nous ne garderons
bien sûr que les groupements différents que nous appellerons A, B, C, D, E et F
(figure 58).
La fonction f prend alors la forme :
f = A + B + C + D + E + F, Soit :
f= + + +b +a + ab
REMARQUE :
Dans tous les regroupements que nous avons effectués, il aurait pu arriver que
certains termes d'un ensemble ne se combinent avec aucun terme de l'ensemble
suivant. Ces termes sont alors des termes premiers et il convient de ne pas les
oublier dans l'équation finale.
113
Arrivé à ce stade, il convient de vérifier si l'équation obtenue ne peut pas encore être
simplifiée. Pour éliminer les éventuels termes superflus, formons une grille dite
«diagramme des termes premiers».
Ce diagramme représenté figure 59 comporte onze colonnes correspondant aux

combinaisons initiales 0, 1, 2, 4, 6, 8, 9, 12, 13, 14 et 15. Il comprend d'autre part six
lignes horizontales correspondant aux six groupements A, B, C, D, E et F obtenus
après les différents processus de simplification.
Sur chaque ligne, marquons d'une croix les combinaisons ayant servies à former le
groupement considéré.
Par exemple pour le groupement A qui fait intervenir les combinaisons 0, 1, 8 et 9,

nous avons coché sur la ligne A les colonnes 0, 1, 8 et 9. Après avoir fait de même
pour les lignes B, C, D, E et F, nous constatons que certaines colonnes (1, 2 et 15)
ne comportent qu'une seule croix que nous entourons alors d'un cercle. Ces
combinaisons sont situées sur les lignes A, B, et F qui sont appelées «lignes de
base».
Nous constatons que d'autre part les combinaisons incluses dans les lignes C, D, E
se retrouvent au moins une fois dans les lignes A, B et F. Les lignes C, D et E
peuvent donc être supprimées et la fonction f se simplifie donc encore pour devenir :
f=A+B+F
114
f= + + ab
4.2. - COMPARAISON AVEC LA MÉTHODE DE KARNAUGH
A titre de comparaison, effectuons le même exercice par la méthode des tableaux de

KARNAUGH. A l'aide de la table de vérité rappelée figure 60-a, établissons le
tableau de KARNAUGH correspondant (figure 60-b).
Les regroupements effectués dans ce tableau (cerclés de rouge dans la figure)

donnent immédiatement la solution :
f=1+2+3
f= + + ab
On retrouve le même résultat que précédemment.
CONCLUSIONS :
A la lumière de cet exemple, résolu d'une part avec la méthode de QUINE MAC
CLUSKEY, d'autre part grâce à un tableau de Karnaugh, il apparaît que la seconde
est nettement plus simple, rapide et séduisante que la première. Ceci explique que
cette première méthode soit quasiment inemployée. Nous ne nous étendrons pas
davantage sur elle.
115
Précisons toutefois à sa décharge que cette méthode de QUINE MAC CLUSKEY

s'applique quel que soit le nombre de variables alors que la méthode des tableaux de
Karnaugh se complique notablement lorsque le nombre de variables augmentent et
devient supérieur à 6 ou 7.
5. - SYNTHÈSE
Dans ce chapitre appelé synthèse, nous allons faire un rappel de toutes les notions
importantes nécessaires à l'étude et à la réalisation de circuits et de schémas
d'électronique logique combinatoire puisque la logique combinatoire a été l'objet de
notre préoccupation dans les trois premières théories.
En effet, on appelle logique combinatoire tout circuit dans lequel les sorties sont
uniquement fonction des valeurs des entrées, indépendamment du temps.
5.1. - VARIABLE
On appelle variable logique toute quantité susceptible de prendre seulement deux

valeurs 1 ou 0.
5.2. - FONCTION
Lorsque deux variables booléennes simples a et b varient de telle façon qu'à chaque
valeur de a correspond une valeur bien déterminée de b, la quantité b est fonction de
a.
Nous écrivons b = f(a).
5.3. - TABLES DE VÉRITÉ
La figure 61 récapitule les diverses fonctions logiques de base.

116
A chaque fonction logique, correspond une table de vérité et une équation logique.
La table de vérité indique l'état de la sortie de la fonction considérée, en fonction de
l'état des variables d'entrée.
117
5.4. - SYMBOLES GRAPHIQUES
La figure 62 donne les différentes représentations graphiques utilisées pour les

fonctions logiques.
118
5.5. - TABLEAUX DE KARNAUGH
Le nombre de cases, constituant le tableau, est fonction du nombre de

variables mises en jeu. On a vu qu'une variable pouvait prendre deux états : «1» ou
«0».
Deux variables pourront prendre quatre combinaisons d'états :
1 ⇒ «0» et «0»
2 ⇒ «0» et «1»
3 ⇒ «1» et «0»
4 ⇒ «1» et «1»
Le nombre de combinaisons possibles est donné par la formule :
x = 2n avec n = nombres de variables.
5.5.1. - TABLEAU DE KARNAUGH A UNE SEULE VARIABLE
Exemple : fonction OUI, x = a.
L'état électrique de S n'est fonction que de «a». on a : x = 21 = 2 cases.
La figure 63 donne le tableau de Karnaugh de cette fonction.
5.5.2. - TABLEAU DE KARNAUGH A DEUX VARIABLES
La figure 64 donne la configuration du tableau de Karnaugh dans le cas de deux

variables.
119
Exemple : S = a + b x = 22 = 4 cases
a) Repérage des deux variables :
L'état «1» d'une variable occupe la moitié des cases,
L'état «0» d'une variable occupe l'autre moitié (figure 65).
b) Repérage d'une somme de deux variables :
Cette somme est représentée par l'ensemble des cases appartenant aux deux
variables,
Le repérage se fera par des «0» et des «1» qui ont la même signification que
dans les tables de vérité, soit S = a + b.
120
La figure 66 donne la table de vérité et le tableau de Karnaugh correspondant.
c) Repérage d'un produit de deux variables :
Ce produit est représenté par l'ensemble des cases communes aux deux
variables comme pour les cercles d'Euler, Soit S = a . b.
La figure 67 donne la table de vérité et le tableau de Karnaugh correspondant.
d) Repérage d'une fonction quelconque à deux variables :
Soit S = a + b, la figure 68 donne le tableau de Karnaugh correspondant.

121
On repère d'abord le produit a puis le produit b.
5.5.3. - TABLEAU DE KARNAUGH A TROIS VARIABLES
x = 23 = 8 cases
Soit S = a + bc, la figure 69 donne le tableau de Karnaugh de cette fonction.
5.5.4. - TABLEAU DE KARNAUGH A QUATRE VARIABLES
x = 24 = 16 cases
122
Soit S = (a + b) . (c + d), la table de vérité et le tableau de Karnaugh de cette

fonction sont représentés figure 70.
5.5.5. - CAS DE PLUS DE QUATRE VARIABLES
On utilise plusieurs tableaux de Karnaugh à quatre variables que l'on superpose.

Leur nombre double à chaque fois que l'on ajoute une nouvelle variable au-delà de
quatre.
Exemple : 4 variables = 1 tableau
5 variables = 2 tableaux
On peut également employer la méthode de Mac CLUSKEY vue précédemment.
5.6. - SIMPLIFICATION DES FONCTIONS
La représentation des fonctions sur un tableau de Karnaugh permet de déceler

rapidement des simplifications.
123
5.6.1. - RÈGLE :
L'équation minimale sera obtenue en pratiquant les groupements maximaux par

puissance de 2, (2, 4, 8 cases), de cases adjacentes.
L'expression d'un groupement contient uniquement les variables qui ne

changent pas d'état (figure 71).
Autre type de groupement possible :
Il faut considérer le tableau de la figure 72 comme pouvant se rouler sur lui-même

pour se rejoindre sur les lignes AB et CD ou sur les lignes AC et BD.
Seule la surface d'un tore pourrait rendre cette image (figure 72-b).
Quand les groupements sont réalisés, on en déduit les équations minimales.

124
5.6.2. - EXEMPLES :
Soit la fonction S = a + ab dont la figure 73 donne le tableau de Karnaugh
L'équation déduite du groupement est S = a, a est la seule variable qui dans ce

groupement ne change pas d'état.
Simplifier la fonction : L = +a + b
La figure 74 donne les tableaux de Karnaugh correspondants.
L'équation simplifiée est donc :
L= +
Simplifier la fonction : L = bd + +a cd + c + abc
La figure 75 donne les tableaux de Karnaugh correspondants.

125
D'où l'équation simplifiée :
L = ac + bd +
5.7. - THÉORÈME DE DE MORGAN
1er théorème :
Le complément d'une somme est égal au produit de chacun de ses termes

complémentés. Ainsi, le complément de a + b est . .
On écrit : = . .
2ème théorème :
Le complément d'un produit est égal à la somme de chacun de ses termes

complémentés. Ainsi, le complément de a . b est + .
On écrit : = +
Dans le chapitre suivant, nous vous proposons deux problèmes résolus qui vous
permettront de mettre en pratique l'ensemble des connaissances acquises
126
6. - PROBLÈMES RÉSOLUS
6.1. - PROBLÈME N° 1
Trois équipements : a, b, c, fonctionnent ensemble. Si, au moins deux de ces

équipements tombent en panne, on désire alimenter automatiquement un élément de
secours X.
• Le niveau logique «1» indiquera le bon fonctionnement,

• Le niveau logique «0» indiquera le mauvais fonctionnement.
Donner la table de vérité,
Tracer le tableau de Karnaugh,
Après groupements, donner l'équation minimum,
Dessiner le schéma logique,
Réaliser ce schéma avec les circuits intégrés inverseurs, ET, OU... dont vous
disposez (figure 76),
Indiquer sur le schéma le brochage des circuits intégrés,
Réaliser le même montage en utilisant que des fonctions NAND.

127
Vous disposez des trois circuits représentés figure 76.
6.2. - SOLUTION DU PROBLÈME N° 1
Nous voyons que X doit être à 1 chaque fois qu'au moins deux éléments sur a, b, c
sont à 0 d'où la table de vérité de la figure 77.
128
Reportons dans le tableau de Karnaugh de la figure 78 les niveaux 1 de X pour les

états correspondants de a, b et c.
D'après le tableau de Karnaugh, nous pouvons écrire :
• Groupement rouge =
• Groupement vert =
• Groupement bleu =
D'où l'on tire l'expression :
X= + +
On peut maintenant construire le schéma logique ou logigramme de la figure 79.

129
Nous voyons qu'en pratique un «OU» à trois entrées peut être remplacé par deux
«OU» à deux entrées (figure 80).
Le schéma devient alors celui de la figure 81.
Remplaçons chaque fonction logique par les équivalents à partir de NAND.
D'après le théorème de DE MORGAN, on peut remplacer un OU par trois NAND

(figure 82).
130
En effet, = .
D'où S = a + b =
On peut donc transformer le schéma de la figure 83 de telle sorte qu'il devienne celui
de la figure 84 et en supprimant les inverseurs inutiles celui de la figure 85.
131
6.3. - PROBLÈME N° 2
Considérons le dispositif de la figure 86.
Fonctionnement :
On dispose d'un bouton Marche / Arrêt K,
L'électro-aimant «M» ne peut être excité que lorsque le contact «d» = 1 (vanne
fermée),
«c» est alors libéré et devient «c» = 0,
Le sable se déverse dans le dispositif de pesage B (a est alors à 1),
Le ressort de pesage s'écrase, «a» passe à 0, mais «b» reste encore à 0 (état
intermédiaire entre «a» et «b»),
«b» = 1, ceci provoque la désexcitation de l'électro-aimant M,
Le contact «c» repasse à 1,
«c» excite alors l'électro-aimant N et donc «d» passe à 0,
Le sable se déverse dans le wagonnet, «b» = 0, mais «a» reste encore à 0,
«a» = 1, l'électro-aimant N est désexcité, la vanne se referme,

132
Le contact d est alors actionné, «d» = 1 et le cycle recommence (M est excité,

c est libéré...).
1°) - Donner la table de vérité du système pour les relais M et N,
2°) - Établir les tableaux de Karnaugh relatifs à M et N,
3°) - Logigrammes.
6.4. - SOLUTION DU PROBLÈME N° 2
6.4.1. - TABLE DE VÉRITÉ POUR LES SORTIES M ET N (FIGURE 87)
Nous examinerons les combinaisons de variables dans l'ordre du déroulement du

processus, nous ne tiendrons pas compte des combinaisons non utilisées.
Les équations tirées de la table de vérité sont :
Équation de M
M=a cd + a d+ d
Équation de N
N= bcd + bc + c
Les fonctions M et N sont incomplètement définies (certaines combinaisons des

variables ne sont pas utilisées), nous les considérons à 0 dans le tableau de
Karnaugh.
133
6.4.2. - TABLEAU DE KARNAUGH POUR LA SORTIE M (FIGURE 88)
On peut réaliser deux groupements :
Groupement rouge = d
Groupement vert = a d
L'équation simplifiée est donc M = a d+ d
qui peut s'écrire : M = d (a + )
6.4.3. - TABLEAU DE KARNAUGH POUR LA SORTIE N (FIGURE 89)
On peut réaliser deux groupements :
Groupement bleu = c
Groupement vert = bc
L'équation simplifiée est donc N = c + bc

134
qui peut s'écrire : N = c (b + )
6.4.4. - LOGIGRAMME POUR M (FIGURE 90).
6.4.5. - LOGIGRAMME POUR N (FIGURE 91).
L'examen de la logique combinatoire est maintenant terminé, nous verrons par la

suite la logique séquentielle, ce qui nous permettra de rentrer plus en avant dans les
circuits électroniques en faisant de nombreuses expériences pratiques.
Le dernier problème qui vous a été proposé est d'ailleurs à la limite du séquentiel car
nous voyons pour la première fois un ordre de fermeture de contacts bien précis
mais ce problème peut encore être résolu par les méthodes que nous connaissons
135
CHAPITRE IV : INTRODUCTION AUX SYSTEMES SEQUENTIELS
Dans cette théorie, nous allons examiner les systèmes séquentiels qui sont à la base
des circuits utilisés dans les automatismes et les ordinateurs.
1. - INTRODUCTION AUX SYSTÈMES SÉQUENTIELS
1.1. - SYSTÈMES SÉQUENTIELS
Les circuits logiques examinés jusqu'à présent ont la propriété de fournir en sortie et
à un instant donné, des valeurs logiques qui dépendent uniquement de la
combinaison des valeurs logiques appliquées à ce même instant aux entrées (en
négligeant naturellement les retards dûs aux temps de propagation).
Pour cette raison, ces circuits sont appelés combinatoires car leur état de sortie
est fonction de la combinaison des états logiques appliqués à leurs entrées.
En plus des circuits vu précédemment, il en existe d'autres qui ont la faculté de

mémoriser les signaux. Leur sortie est alors fonction non seulement de la
combinaison instantanée des signaux d'entrée, mais aussi, en raison de leur
propriété de mémoire, des combinaisons des signaux logiques appliqués
antérieurement sur leurs entrées.
Ces circuits dans lesquels la sortie dépend des états logiques antérieurs des entrées
sont appelés couramment circuits séquentiels.
1.2. - SYSTÈMES SYNCHRONES
Un système séquentiel est dit synchrone lorsque le changement d'état des sorties est
contrôlé dans le temps ou synchronisé. Il peut l'être par les entrées elles-mêmes ou
par un signal unique et commun à tout le montage. Ce signal particulier est appelé
horloge. Nous reviendrons ultérieurement sur la notion d'horloge.
1.3. - SYSTÈMES ASYNCHRONES
Un système est dit asynchrone lorsque le changement d'état des sorties n'est
contrôlé par aucune entrée particulière à l'inverse d'un circuit synchrone.
1.4. - NOTIONS DE «TIMING» OU CHRONOGRAMME
Afin d'obtenir une représentation de l'évolution des signaux générés par un système
et de les comparer, on utilise des graphiques dans lesquels l'axe horizontal ou axe
des abscisses est gradué en fonction du temps exprimé en millisecondes (millième
de seconde) ou en microsecondes (millionièmes de seconde) par exemple.
L'axe vertical ou axe des ordonnées est gradué en niveaux de tension variant entre
le niveau haut et le niveau bas (H et L).
La figure 1 représente le «timing» simplifié d'une bascule bistable que nous

examinerons plus loin.
136
Les signaux obtenus dans cette figure étant réguliers et périodiques, on peut définir
pour chaque signal la période (ou temps) séparant deux impulsions successives.
1.5. - NIVEAUX ET FRONTS
La notion de niveaux nous est désormais familière, nous connaissons deux types : le
niveau bas et le niveau haut qui sont matérialisés par des segments de droites
horizontaux sur le chronogramme.
Nous appellerons front, le passage d'un niveau à un autre ; il sera matérialisé sur le
chronogramme par un segment de droite vertical ou tout au moins très incliné, car
dans la réalité le temps de passage d'un niveau à l'autre n'est pas nul et peut varier,
suivant les systèmes, de quelques dizaines de millisecondes à quelques dixième de
nanosecondes (1 nanoseconde = 10-9 seconde).
Il existe des fronts montants, flèche rouge du «timing» de la figure 1, et des fronts
descendants flèche verte sur la même figure.
1.6. - ÉTATS ASSOCIÉS A LA NOTION DE MÉMOIRE
1.6.1. - RELAIS OU MÉMOIRE
Bien que ce dispositif ne soit plus guère utilisé dans les systèmes modernes compte
tenu de sa consommation, son temps de réponse élevé et son encombrement
prohibitif, celui-ci présente l'avantage d'être simple. De plus, son fonctionnement
mécanique est facilement visualisable d'où son intérêt pédagogique.
137
Un relais est constitué d'une armature métallique et d'un électro-aimant comme

Lorsque l'on alimente la bobine de cet électro-aimant, l'armature est attirée et vient
au moyen d'une échelle ou cale isolante fermer des contacts travail ou ouvrir des
contacts repos (sur la figure 2, il s'agit d'un contact travail).
Le déplacement de l'armature n'est pas instantané, aussi la fermeture ou l'ouverture

d'un contact s'effectue-t-elle avec un certain retard θ par rapport à l'établissement du
courant I parcourant la bobine (figure 3).
138
Ce système permet un rétrocouplage : la bobine du relais communément appelée X

(majuscule indiquant qu'il s'agit d'une variable de sortie) est une variable de sortie
générant une nouvelle variable d'entrée liée : x, constituée par l'un des contacts de
ce même relais.
La représentation graphique d'un relais adoptée dans cette leçon est celle de la
figure 4.
1.6.2. - ÉTATS STABLES
On appelle états stables les états pendant lesquels la bobine d'un relais X, ou
excitation, est dans le même état que son contact x, ou transfert.
Par convention, le nombre indiquant un état stable est toujours entouré d'un
cercle.
Exemple : X = 0 x=0 état stable repos
X=1 x=1 état stable travail
1.6.3. - ÉTATS TRANSITOIRES OU INSTABLES
Dans les deux états précédents, il y avait identité entre l'excitation et le transfert.
Toutefois, le retard de x conditionne des états intermédiaires ou transitoires pour
lesquels excitation et transfert sont dans des états complémentaires.
Exemple :
État transitoire 2 (par convention ne pas cercler le nombre), nous avons :
X = 1 et x = 0.
139
Le transfert n'est pas instantané.
État transitoire 1 : nous avons X = 0 et x = 1
Remarque :
Pour un état transitoire, le transfert est en retard sur l'excitation.
Règle :
a) Pour un état stable, la bobine du relais et son contact de transfert sont dans le
même état.
b) Pour un état transitoire, le contact de transfert conserve en mémoire l'état

qu'il avait dans l'état stable précédant la transition.
La bobine du relais prend la valeur binaire de l'état stable vers lequel l'état
transitoire évolue.
2. - RECHERCHE DES SCHÉMAS EN LOGIQUE SÉQUENTIELLE
Ce chapitre présente un certain nombre d'informations qui, si elles sont très

importantes en automatisme et dépassent quelque peu le cadre de cette leçon, ne
sont pas indispensables à la compréhension des systèmes électroniques numériques
qui suivront.
2.1. - RECHERCHE D'UN SCHÉMA PAR LA MÉTHODE DES PHASES
Supposons que l'on dispose, pour commander l'allumage d'une lampe L, de deux
boutons-poussoirs, l'un appelé «m» ou «marche» et l'autre «a» ou «arrêt».
La figure 5 représente le tableau de fonctionnement du montage.
Nous pouvons voir en examinant la figure 5 qu'il existe pour deux combinaisons
identiques des variables d'entrées «a» et «m» deux états logiques différents pour L
(combinaisons cerclées en rouge).
140
Ceci est nouveau. Nous ne pouvons donc pas résoudre le problème par la méthode
combinatoire traditionnelle. En effet, le tableau de Karnaugh n'admet qu'une valeur 1
ou 0 par case ou combinaison des variables d'entrées.
C'est pourquoi il est nécessaire d'introduire une variable secondaire encore appelée
mémoire qui permet de conserver le souvenir des événements antérieurs et d'établir
une chronologie. En technologie électrique, cette mémoire est matérialisée par un
relais X qui est une variable de sortie et son contact x qui est une nouvelle variable
d'entrée.
L'état antérieur de la sortie (compte tenu du retard introduit) est ainsi pris en compte
comme une variable d'entrée supplémentaire appelée variable secondaire. On
l'appelle variable interne, en électronique.
Par commodité, nous prendrons X = L, ce qui n'est pas obligatoire ; en effet, on

pourrait imaginer également X = f (L).
Nous pouvons réécrire le tableau de fonctionnement de la manière indiquée figure 6.
Dans la théorie 2, nous avons vu l'utilisation des tableaux de Karnaugh dans lesquels
les variables d'entrées étaient indépendantes des sorties. Or ici ce n'est plus le cas
car L = X = x et une variation de L entraîne une variation de x.
Nous avons à faire ici, en séquentiel, à des circuits rebouclés sur eux-mêmes pour
lesquels on ne peut utiliser la méthode de Karnaugh.
141
A partir du nouveau tableau de fonctionnement où chaque combinaison des entrées

détermine un état stable des sorties, nous pouvons représenter au moyen d'un
graphique appelé chronogramme l'évolution de m, a, x, X et L en fonction du temps
(figure 7).
Le chronogramme de la figure 7 tient compte du retard à la montée du relais X, en

effet, il existe un temps θ1 pendant lequel la bobine du relais X est parcourue par un
courant alors que son contact travail n'est pas encore fermé. Il existe également un
retard θ2 lorsque le contact retombe. Ceci n'apparaît pas dans le tableau de
fonctionnement de la figure 6.
On appellera, transitoires, les temps θ1 et θ2 de collage et de décollage du contact x

du relais X.
Nous voyons que L sera allumée pendant les phases : transitoire 1, OU état stable
, OU état stable .
142
Nous pouvons donc écrire en regardant le chronogramme pour 1, , que L = X

sera égale à :
Or, comme nous l'avons vu dans une théorie précédente : a + b = a + b donc X =

(m + x).
Le schéma de la figure 8 matérialise l'équation trouvée.

143
Le logigramme est représenté par la figure 9.
En examinant la figure 9, nous pouvons remarquer que le retard entre X et x

n'apparaît pas ; toutefois, il existe un retard dû au temps de transit à travers la porte
OU et la porte ET qui conditionne la boucle de réaction figure 9.
Ces notions de temps de transit sont précisées dans la théorie 5 ainsi que dans la
technologie 4 intitulée "Sommaire Technologie Digitale et Fondamentale".
Sachant que d'après le théorème de DE MORGAN on peut remplacer un ET par un

NOR aux entrées complémentées et que d'autre part un OU peut être remplacé par
un NOR suivi d'un inverseur, le schéma devient celui de la figure 10.
Le schéma simplifié est alors celui de la figure 11.

144
Le circuit obtenu est une bascule bistable marche-arrêt.
Une représentation beaucoup plus répandue de ce même circuit est donnée figure
12. Ce montage est encore appelé FLIP-FLOP : Nous en reparlerons assez
longuement par la suite.
2.2. - MÉTHODE DES PHASES GÉNÉRALISÉE
Une méthode que nous ne démontrerons pas ici car elle dépasse largement le cadre
de cette leçon permet de remplacer la simplification algébrique par des tableaux de
Karnaugh.
Cette méthode des phases étendue peut s'appliquer à tous les dispositifs
séquentiels.
On appelle phase le temps pendant lequel se déroule un état transitoire ou

stable.
145
2.2.1. - DIAGRAMME DES PHASES
Le diagramme des phases est représenté par un quadrillage (figure 13).
a) A la partie supérieure de chaque colonne, on indique le numéro de la phase.

Quelle que soit la durée des phases (quelques nanosecondes ou quelques
secondes) les colonnes seront identiques.
b) On indique, figure 14, en face de chaque ligne, successivement dans l'ordre de

leur mise en oeuvre :
La ou les variables d'entrées en minuscules.
Le ou les organes d'excitation repérés par des majuscules.
La ou les variables secondaires de transfert dans l'ordre de leur

utilisation représentées par des minuscules.
146
La ou les sorties en majuscules.
Pour chaque variable d'entrée et chaque variable secondaire de transfert, on définit

une pondération p qui est un nombre tel que pour la première variable d'entrée p =
21 - 1 = 1, pour la seconde variable p = 22 - 1 = 2..., pour la nième variable p = 2n - 1.
Dans l'exemple déjà résolu précédemment, le tableau des phases est représenté
figure 14.
2.2.2. - TRACÉ DU DIAGRAMME
Examinons le tableau de la figure 14.
La phase 0 représente par convention l'état de repos du système.
Les traits gras tracés sur les lignes horizontales du tableau correspondant aux
variables, représentent ces variables ou contacts à l'état 1 pendant chaque phase.
Les traits gras discontinus horizontaux représentent l'état 1 des excitations dans
chaque phase.
147
A chaque fois que la modification de l'état d'une variable d'entrée (y compris les
variables secondaires) entraîne un changement d'état d'une sortie (y compris les
excitations) ceci est matérialisé par une flèche verticale (en gras).
Toutefois, les dépendances entre excitations et variables secondaires de

transfert seront marquées par des flèches obliques pour tenir compte du retard
appréciable (temps θ = de transfert) introduit par le rétrocouplage.
La pondération par phase Ph figurant dans le tableau est la somme des

pondérations p de chaque variable à l'état 1 (entrées et transferts), effectuée
verticalement à l'intérieur d'une phase donnée.
Règles d'établissement du diagramme :
Une seule variable doit changer à chaque phase.
Les variables secondaires sont toujours en retard d'une phase par rapport
à l'état d'excitation.
Une pondération identique dans deux phases mais produisant des états
différents des excitations ou des sorties introduit obligatoirement une nouvelle
variable secondaire : il faut ajouter une excitation supplémentaire et son
transfert.
Nous allons voir maintenant plus en détail comment nous sommes arrivés à
l'élaboration du tableau de la figure 14.
2.2.3. - RECHERCHE DU SCHÉMA DU PARAGRAPHE
2. 1. PAR LA MÉTHODE DES PHASES GÉNÉRALISÉE
a) Analyse des informations
Le point de départ très important de cette méthode est l'analyse des informations
dont on dispose et l'élaboration d'un tableau de fonctionnement.
Celui-ci doit montrer de façon précise les différents cas de figures possibles pour
l'état des entrées et l'état des sorties pour chacune de ces combinaisons.
148
La figure 15 donne le tableau de fonctionnement relatif au cas qui nous intéresse

(figure 8).
b) Construction du diagramme.
A partir du tableau de fonctionnement précédent, commençons à dresser le tableau

des phases du système ; ce tableau représenté figure 16 comporte trois lignes
horizontales puisqu'il y a deux variables d'entrées a et m et une sortie L.
Le tableau peut se décomposer verticalement de la manière suivante :

149
Phase 0 :
Position repos a = 0, m = 0, L = 0
Aucun organe n'est actionné, il n'y a pas lieu de tracer de trait en gras.
La pondération Ph de cette phase est 0.
Phase 1 :
a = 0, m = 1, L = 1
L'action d'appuyer sur m allume la lampe. On trace un trait gras pour m et L. La

pondération Ph est 2. La flèche verticale indique que m = 1 entraîne L = 1.
Phase 2 :
a = 0, m = 0, L = 1
On prolonge le trait gras de la phase 1 pour L. La pondération Ph de cette phase est

0.
ATTENTION :
Pour les phases 0 et 2, la pondération est 0, or les variables d'entrées sont dans les
deux cas à 0. Comme nous l'avons signalé précédemment, il est donc nécessaire
d'introduire une variable secondaire pour différencier ces deux cas.
Un relais complémentaire X et sa variable secondaire de transfert x permet cette

discrimination par changement de la pondération de la phase 2.
150
La figure 17 montre le nouveau tableau des phases obtenu avec ces nouvelles
données.
Phase 1 :
a = 0, m = 1, L = 1
L'action de m provoque l'excitation de X (flèche verticale orientée de m vers X).
L'action de m provoque également l'allumage de L d'où le prolongement de la flèche

verticalement vers L.
Le contact de transfert x commandé par X est en retard d'une phase par rapport à
l'excitation (on trace une flèche oblique orientée de X vers x).
Si on relâche m au cours de la phase 1, on va laisser L s'éteindre. Afin de pallier à

cet aléa, x n'étant pas encore à 1, il convient de prolonger l'action de m pendant la
phase suivante pour s'assurer que l'impulsion sur m a été mémorisée.
On procédera toujours ainsi lorsqu'une variable excitera un nouveau relais.
La pondération de la phase 1 sera 21 = 2.

151
Phase 2 :
a = 0, m = 1, L = 1
Une seule variable change d'état par rapport à la phase, en effet, seul x passe à 1
alors que m, comme nous l'avons décidé en phase 1 a été maintenu à 1, X restant
collé.
Il faut prolonger le trait gras de m, le trait pointillé de X, le trait gras de L. La

pondération Ph passe à 6.
Phase 3 :
a = 0, m = 0, L = 1
On relâche m (le trait gras s'arrête), l'excitation X est mémorisée par x (on prolonge
les pointillés sur X et les traits gras sur x et L). Entre les phases 2 et 3, une seule
variable change d'état : m qui est relâché.
La pondération Ph de cette phase est 4.
Phase 4 :
a = 1, m = 0, L = 0
On appuie sur «a» ce qui entraîne que X passe à 0 et L également. On trace donc
un trait vertical fléché vers X et vers L.
x va suivre X avec un retard d'une phase.
On trace un trait oblique de X vers x.
On s'aperçoit que si l'on relâche «a» pendant la phase 4 alors que «x» n'a pas
changé d'état, un aléa de fonctionnement peut apparaître ; L se rallumant du fait que
l'action sur «a» n'a pas été mémorisée par «x», variable secondaire d'entrée.
Il convient donc de prolonger l'influence de «a» dans la phase suivante.
La pondération Ph de cette phase est de 5.
Phase 5 :
a = 1, m = 0, L = 0
L'action sur «a» est prolongée, on trace le trait gras. Il n'y a plus d'excitation de
transfert. La pondération Ph de cette phase est de 1.
Phase 6 :
a = 1, m = 1, L = 0
152
Cette phase permet de mettre en évidence le cas où l'action sur «a» est prolongée et
que l'on appuie sur «m».
On trace deux traits pleins. La priorité est donnée à l'arrêt, l'action sur «m» n'a pas
d'effet donc il n'y a pas lieu de tracer d'autres traits.
Phase 7 :
Pour revenir à la phase 0 («a» et «m» relâchés), il est nécessaire de passer par la
phase 7 afin que seule une variable commute. On prolonge l'action de «a».
Les phases 5 et 7 ont la même pondération et sont identiques, l'action sur «a»
n'entraînant aucun changement.
En maintenant «m» et en relâchant «a» on serait alors retombé sur la phase 1.
Tous les cas ont été envisagés, le diagramme est donc complet.
c) Déduction de l'équation de la sortie (lampe L).
Nous avons vu au chapitre 2. 1. qu'il est possible de tirer l'équation directement du

diagramme. Mais dans le cas où plusieurs variables secondaires sont nécessaires
(et le nombre est inconnu à la lecture de l'énoncé du problème) ceci est impossible
pratiquement et les aléas sont plus difficiles à détecter.
Utilisons le tableau de Karnaugh.
Le tableau est composé de 2n cases (n représentant le nombre total de variables

primaires et secondaires).
Afin d'éviter en électronique et en électricité des aléas de fonctionnement, il est

obligatoire de pratiquer des groupements qui se recoupent.
Numérotons en décimal les cases du tableau de Karnaugh (figure 18) en

fonction du poids binaire des entrées par exemple pour la case :
Reportons la valeur 1 dans les cases dont le numéro décimal correspond à la

pondération Ph par phase pour laquelle X = 1.
153
Le tableau de Karnaugh est établi pour chaque excitation, ici une seule : X, donc un
seul tableau. Le tableau obtenu est celui de la figure 18.
On tire du tableau l'équation suivante :
X=m + x
X= (m + x)
L'équation trouvée est bien identique à celle obtenu chapitre 2. 1.
Il suffit de faire L = X et de dessiner le logigramme que vous pouvez retrouver figure

9.
2.3. - MÉTHODE MATRICIELLE D'HUFFMAN
Nous savons que le tableau de Karnaugh ne permet pas de résoudre directement un

problème séquentiel. En effet, il ne peut exister pour chaque combinaison des
variables d'entrée qu'une valeur pour la sortie, c'est-à-dire une valeur par case
élémentaire du tableau.
Il convient donc de rechercher une représentation qui permette l'introduction d'une ou

de plusieurs variables secondaires comme vu précédemment.
154
2.3.1. SÉQUENCE
On appelle séquence une succession bouclée d'états stables séparés par des états
transitoires.
La figure 19 représente un exemple de séquence.
2.3.2. - RÉSOLUTION D'UN PROBLÈME PAR LA MÉTHODE MATRICIELLE
Pour illustrer cette méthode, reprenons encore le même exemple.
a) Analyse
On dispose de deux variables d'entrée «m» et «a».
Ces deux variables permettent d'obtenir 22 = 4 combinaisons.
Comme point de départ, on se sert d'un tableau avec quatre colonnes correspondant
aux combinaisons des entrées que l'on range selon le code binaire réfléchi. Dans
une cinquième colonne, on inscrira la valeur binaire de l'état de sortie. Le tableau est
Reprenons le fonctionnement du montage et définissons le nombre d'états stables :
État initial a = 0, m = 0 avec L = 0
Action sur m a = 0, m = 1 d'où L = 1

155
m est relâché a = 0, m = 0 et L toujours à 1
Action sur a a = 1, m = 0 et L = 0
Action simultanée sur a et m a = 1, m = 1 on a choisi de privilégier l'arrêt :

L=0
b) Construction de la matrice primitive des états.
On appelle matrice primitive des états un tableau du modèle de la figure 20 dans

lequel il y a une ligne par état stable tel que représenté figure 21.
On positionne chaque état stable dans la case pour laquelle les variables «m» et «a»
sont aux valeurs ayant entraîné cet état stable.
Exemple :
Pour a = 0, m = 0 état stable ,L=0
a = 0, m = 1 état stable ,L=1
Il est maintenant nécessaire de positionner les états transitoires.

156
Les états transitoires sont situés à l'intersection de la ligne sur laquelle figure l'état
stable initial et de la colonne dans laquelle figure l'état stable suivant.
La figure 22 montre ces états transitoires.
Nous savons qu'il est impossible que deux variables commutent simultanément. Pour
matérialiser ceci sur la matrice primitive, il convient de hachurer pour les éliminer,
toutes les cases pour lesquelles sur une même ligne deux variables changent par
rapport à la combinaison des variables qui a provoqué l'état stable inclus dans cette
ligne.
Nous obtenons ainsi le tableau de la figure 23.
Dans notre exemple : pour l'état stable a = 0, m = 0, il faut hachurer la case où

a = 1, m = 1
pour l'état stable a = 0, m = 1, il faut hachurer la case

où a = 1, m = 0

où a = 1, m = 1

où a = 0, m = 1

157
où a = 0, m = 0
Il est maintenant nécessaire d'examiner les cases restantes.
Ligne 1 :
Case 10 (a = 1, m = 0)
Si l'on appuie sur «a» alors que L est éteinte, on évolue vers une situation analogue
à l'état stable (a = 1, m = 0, L = 0), on écrit donc 3 dans la case ce qui montre
que l'on passe par l'état transitoire 3.
Ligne 2 :
Case 11 (a = 1, m = 1)
Si l'on appuie sur «a» alors que «m» n'a pas été relâché, on va vers l'extinction de la
lampe donc vers l'état stable (a = 1, m = 1, L = 0). On inscrit 4 dans la case.
Ligne 3 :
Case 01 (a = 0, m = 1)
Si l'on appuie sur «marche» alors que la lampe est déjà allumée, ceci n'a pas d'effet
et on va vers l'état stable (a = 0, m = 1, L = 1), on écrit donc 1 dans la case.
Ligne 4 :
Case 00 (a = 0, m = 0)
158
On relâche «a» et la lampe reste éteinte, on va donc vers l'état stable (a = 0, m =

0, L = 0), on écrit 0 dans la case.
Ligne 5 :
1) Case 01 (a = 0, m = 1)
On relâche «a» alors que «a» et «m» étaient actionnés et que L était éteinte. La
lampe se rallume car on revient à l'état stable (a = 0, m = 1, L = 1), on écrit donc
1 dans la case.
2) Case 10 (a = 1, m = 0)
On relâche le bouton marche alors que L est éteinte, on revient donc vers l'état
stable (a = 1, m = 0, L = 0), on écrit donc 3 dans la case.
On obtient ainsi la matrice primitive complétée de la figure 24.
c) Recherche de la matrice contractée
Il est souhaitable de ramener la matrice primitive des états à une matrice contractée
afin de diminuer le nombre de lignes supplémentaires, celles-ci introduisant de
nouvelles excitations et de nouvelles variables complémentaires ou transferts.
Règles de contraction ou de fusion :
Il est possible de contracter la matrice primitive des états en superposant deux

lignes si elles présentes verticalement les mêmes états.
159
On peut fusionner deux lignes en une seule lorsqu'il y a un état stable ou un

transitoire de même numéro situé dans la même colonne ou un état stable ou
transitoire avec une case hachurée située dans la même colonne, en effet, la case
hachurée indique que, pour des raisons technologiques, ce cas ne peut se produire
et est donc indifférent.
Les états de sortie n'interviennent pas dans les superpositions possibles.
Étude des possibilités pour la ligne 1 :
Comparons la ligne 1 avec la ligne 2 : elles ne sont pas superposables car pour a =
0 et m = 0, on a l'état sur la première ligne et 2 sur la seconde.
Comparons la ligne 1 avec la ligne 3 : elles ne sont pas superposables car on a

sur la première ligne et 2 sur la troisième pour a = 0 et m = 0.
Comparons la ligne 1 avec la ligne 4 : ces deux lignes sont superposables car
on a correspond à 0, à 1 correspond une impossibilité, à une impossibilité
correspond 4, à 3 correspond .
Comparons la ligne 1 avec la ligne 5 : ces deux lignes sont superposables.
Pour la ligne 2, les combinaisons possibles sont :
Lignes 2 et 3 superposables.
Lignes 2 et 4 non superposables.
Ligne 2 et 5 superposables.
Lignes 3 et 4 non superposables
Lignes 3 et 5 superposables
Lignes 4 et 5 superposables
160
d) Polygone de fusion
Répartissons sur un cercle en comptant dans le sens des aiguilles d'une montre les
cinq points matérialisant les cinq lignes de la matrice primitive des états : nous
obtenons la figure 25.
Relions ensemble toutes les lignes superposables comme représenté figure 26.
e) Interprétation du polygone de fusion
Nous obtenons deux triangles de sommets 1-5-4 et de sommets 2-5-3.
Règle :
Nous pouvons fusionner par exemple 2-3-5...n sommets reliés entre eux mais
chaque sommet ne doit figurer que dans un seul groupement de telle sorte que
dans notre cas, on peut réaliser les groupements :
161
1-4-5 et 2-3 ou 2-3-5 et 1-4
Nous préférerons 1-4-5 et 2-3 car à l'intérieur de chaque groupement l'état des
sorties est identique.
Ceci va faciliter ultérieurement les groupements dans l'ultime tableau de Karnaugh,

mais ce n'est pas obligatoire et surtout pas toujours possible.
f) Matrice contractée ou tableau de fusion.
Superposons les lignes 1-4-5 représentées figure 27.
La figure 28 montre les lignes 1-4-5 après contraction.
La figure 28 nous montre que les états stables l'emportent sur les transitoires à
la fusion.
La figure 29 représente les lignes 2-3 de la matrice primitive avant fusion.

162
La figure 30 représente les lignes 2-3 après fusion.
Nous pouvons reconstituer une matrice dite contractée au moyen des lignes 1-4-5 et
2-3. La figure 31 représente cette matrice contractée.
Nous voyons à la figure 31 que la matrice contractée comprend deux lignes, ce qui
signifie que les variables complémentaires ou transferts sont au nombre de un
seulement que l'on appelle x.
Pour une matrice de 21 = 2 lignes, on a 1 variable complémentaire, pour 22 = 4

lignes, on a 2 variables complémentaires et pour 2n lignes, on a n variables.
Si la matrice comprend 20 = 1 ligne, le système examiné peut se résumer à un

système combinatoire (aucune variable complémentaire).
g) Établissement du tableau de Karnaugh ramenant le problème à un problème

combinatoire.
Établissons le tableau de Karnaugh de la sortie en reportant les valeurs binaires de

la sortie pour les états stables considérés dans la matrice contractée.
On recherchera l'état L pour un état stable donné dans la matrice primitive des états
(figure 21).
Pour L=0
Pour L=1
Pour L=1
Pour L=0
163
Pour L=0
Nous obtenons la figure 32.
Il reste trois cases à remplir pour les états transitoires.
Nous reporterons l'état logique de la sortie (1 ou 0) pour l'état stable vers lequel l'état
transitoire considéré évolue.
L'état transitoire 1 évolue vers l'état stable pour lequel L = 1
Reportons ces valeurs dans la matrice de la figure 32.
Nous obtenons le tableau de Karnaugh de la figure 33.
A partir de ce tableau de Karnaugh, le problème est redevenu un problème

combinatoire.
164
Nous pouvons réaliser les groupements comme nous avons appris à le faire. Ils sont
représentés figure 34.
Nous obtenons l'équation de L suivante :
L= m+ x
Soit L = (m + x)
On retrouve bien l'équation obtenue par les méthodes précédentes.
Nous disposons donc de 2 méthodes pour résoudre un problème séquentiel :
• La méthode des phases généralisée

• La méthode matricielle d'HUFFMAN
Nous préférerons la méthode d'Huffman qui est plus abstraite mais à la fois plus
systématique et plus sûre. Toutefois, la méthode des phases généralisée présente
l'avantage de permettre une visualisation des aléas de fonctionnement possibles et
leurs éliminations plus facile. On peut donc seulement recommander l'utilisation de la
méthode des phases comme vérification d'un schéma obtenu par la méthode
d'Huffman afin de rechercher d'éventuels aléas.
Examinons à présent les bascules bistables.
3. - LES BASCULES BISTABLES
3.1. - DIFFÉRENTS TYPES DE BASCULES BISTABLES
Ce sont des circuits dont les sorties possèdent deux états stables 1 ou 0. Ils ont la
propriété de conserver ces états stables après la disparition du ou des niveaux
logiques qui ont donné naissance à ces états stables. Ces circuits sont considérés
comme des éléments de mémoire capables d'emmagasiner et de fournir une unité
d'information, c'est-à-dire un bit.
La bascule R-S ou «FLIP-FLOP» est le type le plus simple de ces nouveaux circuits.
Il existe deux types de «FLIP-FLOP», les «FLIP-FLOP R-S» et les «FLIP-FLOP à
horloge».
165
Dans cette théorie, nous examinerons les bascules asynchrones, c'est-à-dire la

bascule R-S et ses dérivées, ainsi que les bascules D commandées par un niveau
logique. Les bascules D commandées par une horloge et les bascules J-K sont
des circuits synchrones et seront examinées dans la théorie 5.
3.2. - LES BASCULES COUPLÉES CROISÉES
3.2.1. - BASCULE COUPLÉE CROISÉE R-S RÉALISÉE AVEC DES PORTES NOR
a) Fonctionnement
Il s'agit de la bascule examinée précédemment. Son schéma est indiqué à la figure

35.
On appelle généralement les sorties d'une bascule, Q et ; nous adopterons

toutefois la notation ; En effet, n'est pas toujours le complément de Q.
La bascule est dite SET lorsque Q = 1 et = 0, elle est dite RESET lorsque Q = 0
et = 1.
Les entrées R (Reset) et S (Set) sont actives au niveau logique H.
Reprenons l'examen de cette bascule en montrant son fonctionnement au moyen

d'un tableau présentant tous les cas successifs que l'on peut rencontrer.
Ce tableau est présenté à la figure 36.

166
167
La figure 36 permet de suivre l'évolution du circuit à partir de la mise sous tension.
Les états des entrées sont indiqués pour chaque cas ainsi que les états
correspondants des sorties.
Nous voyons qu'il existe dans cette bascule une entrée R et une entrée S.
Dans le premier cas, seul l'état d'une des deux entrées des portes NOR est connu
(niveau L). On ne peut donc pas dire quel est l'état des sorties, en effet, celui-ci
dépend de l'état de la deuxième entrée du NOR.
Dans le second cas, on applique un niveau H sur l'entrée R, ce qui a pour effet de
forcer le premier NOR à 0. Ce 0 ramené sur l'entrée supérieure du second NOR
force la sortie de celui-ci à 1. Cette sortie étant ramenée sur l'entrée inférieure du
premier NOR vient confirmer le forçage de celui-ci à 0.
On aboutit ainsi au premier état stable de la bascule (RESET).
Dans le troisième cas, R est revenu à 0, on constate que compte tenu de l'état
antérieur, la bascule est maintenue RESET, le premier NOR étant forcé à 0 par son
entrée inférieure. La sortie du second NOR est alors maintenue à 1 car ses deux
entrées sont à l'état 0. On a mémorisé l'effet provoqué par R = 1 dans le deuxième
cas.
Dans le quatrième cas, S passe à 1 et vient forcer le second NOR à 0. Par le même
processus dû au rétro-couplage des NOR, on aboutit ainsi à la mise à 1 de la
bascule ou SET (deuxième état stable).
Dans le cinquième cas, S est revenu à 0, on constate le maintien de la bascule à 1.
Dans le sixième cas, R et S sont à 1 simultanément et les deux portes NOR sont
forcées à 0.
b) Table de vérité
Nous pouvons résumer ce fonctionnement sous la forme d'une table de vérité. Nous
appellerons Qn l'état de la sortie Q à l'instant n et Qn - 1 l'état de la sortie Q à
l'instant n - 1, c'est-à-dire à l'instant ayant précédé le changement d'état des entrées.
De manière analogue, nous prendrons les notations n et n - 1.

168
Cette table de vérité est représentée à la figure 37.
3.2.2. - LES BASCULES A TRANSISTORS
a) Rappels sur les transistors
La figure 38 rappelle le fonctionnement du transistor NPN en commutation tel que

vous l'avez vu dans la technologie 1. (Sommaire technologie digitale et
fondamentale).
b) Les bascules à transistors
Dans sa forme la plus simple à composants discrets, le circuit FLIP-FLOP est

constitué comme le montre la figure 39.
169
Analysons le fonctionnement de ce circuit :
Lorsque l'on applique 0 volt sur l'entrée ( est à 5 volts), la diode D1 est
traversée par un courant ID1 (figure 39) et il apparaît une tension VD1 très faible à
ses bornes.
Le transistor TR1 est alors bloqué (base insuffisamment positive pour qu'il conduise).
TR1 étant bloqué, aucun courant ne le traverse et monte à environ 5 volts.
Cette tension est alors renvoyée à travers R2 sur la base de TR2 qui se sature
(courant Ib2). Q tombe alors à pratiquement 0 volt. Cette tension ramenée à travers
R4 sur la base de TR1 vient maintenir le blocage de celui-ci, et ce même si l'entrée
repasse à 5 volts.
Nous obtenons un premier état stable : TR1 est bloqué, TR2 est saturé. Ainsi, la
sortie passe à 5 volts (niveau H) et la sortie Q passe à 0 volt (niveau L).
L'application d'un «0» sur l'entrée entraîne donc Q = 0 et = 1. C'est l'état
RESET de la bascule.
170
Si maintenant l'entrée passe à 0 volt et que est à 5 volts (figure 40), de la

même façon TR2 se bloque (0 volt sur sa base) et la sortie Q passe à 5 volts
(niveau H). Le transistor TR1 se sature, donc la sortie passe au niveau L.
C'est le second état stable de la bascule. TR2 est bloqué et TR1 est saturé.
Donc = 0 entraîne Q = 1 et = 0. C'est l'état SET de la bascule.
Lorsque, comme représenté à la figure 41, = 0 V et = 0 V, TR1 et TR2 se

bloquent car leur base est maintenue à environ 0 Volt (Q = = 5 volts soit le
niveau «H»).
171
Le sens des courants dans les diodes sont indiqués par les flèches bleue et rouge
sur la figure 41. = = 0 entraîne Q = 1 et = 1.
Lorsque les deux entrées et sont à l'état 1, les deux diodes D1 et D2 sont
bloquées et les deux entrées et n'ont pas d'influence sur le montage.
Les transistors restent dans l'état où ils se trouvaient précédemment. Ce sont donc
les états antérieurs Qn - 1 et n - 1 qui sont observés sur Q et .
On peut dire que la position = = 1 est la position mémoire du montage.

172
Tout ceci peut se résumer dans la table de vérité de la figure 42, les états des sorties
à l'instant n étant notés Qn et n et les états à l'instant antérieur n - 1 notés Qn -
1 et n - 1.
3.2.3. - BASCULE COUPLÉE CROISÉE BISTABLE RÉALISÉE AVEC DES

PORTES NAND
a) Description
La figure 43-a représente le schéma d'une bascule à portes NAND et la figure

43-b le symbole d'une bascule .
173
b) Table de vérité
La table de vérité de cette bascule est représenté à la figure 44.
Elle est bien sûr identique à celle décrite pour la bascule à éléments discrets et vue
au chapitre précédent.
c) Fonctionnement
La figure 45 montre le fonctionnement d'un tel FLIP-FLOP. Les entrées (RESET)

et (SET) sont actives au niveau L.
174
175
d) Chronogramme d'une bascule à portes NAND (figure 46).
On suppose au départ que la bascule est RESET, et sont à 1.
Ce chronogramme peut être analysé ainsi :
à l'instant t1 : passe à 0 ce qui a pour effet de rendre la bascule SET, Q passe à

1.
à l'instant t2 : repasse à 1, ce qui n'a pas d'influence. La bascule reste SET ce

qui veut dire qu'elle mémorise l'action antérieure de .
à l'instant t3 : passe à 0 ce qui a pour effet de rendre RESET la bascule, Q

passe à 0 et passe à 1.
à l'instant t4 : repasse à 1 ce qui n'a pas d'effet, la bascule reste RESET ce qui
veut dire qu'elle mémorise l'action antérieure de .
à l'instant t5 : passe à 0 la bascule devient SET, Q passe à 1 et passe à 0.
à l'instant t6 : passe à 1 la bascule reste SET.
à l'instant t7 : passe à 0 la bascule étant déjà SET, elle reste SET.

176
à l'instant t8 : passe à 0, passe à 1 mais Q reste à 1 car est toujours à

0.
à l'instant t9 : passe à 1, Q passe à 0, la bascule est de nouveau RESET car

est resté à 0.
à l'instant t10 : passe à 1, la bascule reste SET ce qui veut dire que l'action
antérieure de est mémorisée.
3.3. - BASCULES DÉRIVÉES DES BASCULES COUPLÉES CROISÉES
3.3.1. BASCULE R.S.C.
a) Description
Il s'agit d'une bascule à portes NAND dont les entrées sont commandées par deux
autres portes NAND comme le montre la figure 47. L'entrée de commande «C»
commune aux deux nouvelles portes NAND permet de valider les deux entrées R et
S. Celles-ci sont appelées R et S car ces entrées sont actives à l'état 1.
Lorsque C est à l'état 1, les entrées S et R sont validées et la bascule R.S.C devient
une bascule R-S classique.
Lorsque C passe à l'état 0, les entrées 1 et 1 passent à l'état 1 quel que soit
l'état des entrées S et R. Ainsi, la bascule passe à l'état repos. C'est la position
mémoire, c'est-à-dire que les sorties Q et restent dans l'état où elles se
trouvaient avant le passage de l'entrée C à l'état 0.
Si les sorties Q et étaient toutes les deux à l'état 1, ( 1= 1 = 0), la bascule

R.S.C. se porte à l'état 1 (Q = 1 et = 0) ou à l'état 0 (Q = 0 et = 1) selon
l'entrée 1 ou 1 qui est restée la dernière à l'état 0.
177
b) Chronogramme d'une bascule R.S.C. (figure 48).
à l'instant t0 : la bascule est RESET (Q = 0, = 1)

à l'instant t1 : l'entrée SET passe à 1 mais comme l'entrée de commande C n'est pas à 1, la
bascule R.S.C. est en position mémoire (c'est-à-dire qu'aucun changement d'état des sorties ne
se produit).
à l'instant t2 : S passe à 0, il n'y a pas de changement des états de Q et de
à l'instant t3 : R passe à 1 mais C n'est pas à 1, donc aucun changement d'état des sorties
n'a lieu.
à l'instant t4 : R passe à 0, il n'y a pas de changement des états de Q et de .
à l'instant t5 : S passe à 1 alors que C est à 1, la bascule devient donc SET, Q passe à 1,
passe à 0.
à l'instant t6 : S passe à 0, l'état antérieur de la bascule est mémorisé c'est-à-dire qu'elle
reste SET (Q = 1, = 0).
à l'instant t7 : R passe à 1 alors que C est de nouveau à 1, la bascule devient RESET (Q
passe à 0 et passe à 1).
à l'instant t8 : R passe à 0, l'état antérieur de la bascule est mémorisé c'est-à-dire qu'elle
reste RESET (Q passe à 0, passe à 1).
178
à l'instant t9 : S passe à 1 alors que C est toujours à 1, la bascule devient SET (Q passe à 1,
passe à 0).
à l'instant t10 : S passe à 0, il n'y a pas de changement des états de Q et de .
c) Table de vérité
La table de vérité de la figure 49 résume le fonctionnement d'une bascule R.S.C.
On constate qu'à chaque fois que C = 0, la bascule est en position mémoire alors
que pour C = 1, la bascule R.S.C. se comporte exactement comme une bascule R-
S classique.
3.4. - BASCULE DE TYPE «D» OU «LATCH» (VERROU EN ANGLAIS)
a) Description
Les bascules R-S, et R.S.C examinées précédemment possédaient deux

entrées pour positionner la bascule à un état déterminé.
L'une R ou permettait de mettre la bascule à 0 (position RESET), l'autre S ou

permettait de mettre la bascule à 1 (position SET).
La bascule de type D ou latch est dérivée de la bascule R.S.C. Elle possède, quant
à elle, une seule entrée «D» pour positionner les sorties. En effet, on place un
inverseur entre l'entrée S et l'entrée R de la bascule R.S.C.
179
L'entrée S devient l'entrée D de la bascule de type D dont le schéma est représenté

figure 50.
La sortie devient . En effet, dans cette bascule, les sorties Q et sont

toujours complémentaires.
Lorsque C = 1 et D = 1, alors 1 = 0 et 1 = 1. La bascule D se trouve donc à l'état

1, (Q = 1 et = 0).
Lorsque C = 1 et D = 0, alors 1 = 1 et 1 = 0. La bascule D se trouve donc à l'état

0, (Q = 0 et = 1).
Lorsque C passe à l'état 0, la bascule reste dans l'état où elle se trouvait avant que
l'entrée C ne passe à 0, c'est-à-dire qu'elle est SET ou RESET. C'est la position
mémoire, l'entrée D n'a désormais plus d'action sur les sorties Q et .
En résumé, lorsque C = 1, la sortie Q se trouve au même état logique que l'entrée D.

On dit que la sortie Q recopie, reproduit (ou suit) l'entrée D (Q = D).
Lorsque C passe à l'état 0, il y a mémorisation en sortie Q du dernier état logique

présent à la sortie Q donc présent à l'entrée D.
180
b) Chronogramme d'une bascule D (figure 51).
à l'instant t1 : l'entrée de données D passe à 1 mais cette entrée n'est pas prise en compte, en
effet, elle n'est pas validée par C (les sorties Q et ne changent pas d'état.
à l'instant t2 : l'entrée de données D revient à 0 mais il n'y a toujours pas d'effet sur les
sorties car C = 0.
à l'instant t3 : l'entrée C passe à 1 mais comme D est à 0, la bascule demeure en position
RESET (Q = 0 et = 1).
à l'instant t4 : D passe à 1, ce changement d'état se produisant lorsque C = 1 est recopie sur
les sorties de la bascule de telle sorte que celle-ci devient SET (Q = 1 = 0) pendant le
temps où D est maintenu à 1.
à l'instant t5 : D revient à 0, ce changement de niveau, intervenant lorsque C = 1, est recopie
sur les sorties de la bascule de telle sorte qu'elle redevient RESET (Q = 0 et = 1).
à l'instant t6 : D passe à 1, la bascule redevient SET (Q = 1 et = 0) car C = 1
à l'instant t7 : C passe à 0, la bascule passe en position mémoire
à l'instant t8 : D passe à 0 mais ce changement d'état de l'entrée D n'est pas pris en compte
par la bascule car C = 0.
à l'instant t9 : C passe à 1 et comme D est à 0, la sortie Q passe également à 0 : la bascule
devient RESET (Q = 0 et = 1).
181
c) Table de vérité
La table de vérité résumant le fonctionnement tel qu'il apparaît à l'examen du

chronogramme est représentée figure 52.
Nous pouvons déduire de cette table de vérité qu'à chaque fois que C = 0, la bascule
mémorise l'état antérieur des sorties.
Dans le cas où C = 1, la sortie Q recopie l'entrée D : la bascule est SET pour D = 1

et RESET pour D = 0.
182
CHAPITRE V : LES BASCULES SYNCHRONES ET BASCULE D DE

STRUCTURE MAITRE ESCLAVE
Dans cette théorie, nous allons examiner le fonctionnement de deux bascules parmi
les plus utilisées : la bascule "D" MAÎTRE ESCLAVE et la bascule "JK" MAÎTRE
ESCLAVE.
Ces bascules ont un fonctionnement synchrone comme nous allons le voir à présent.
1. - BASCULES SYNCHRONES
Nous savons que la bascule D de type LATCH permet grâce à l'entrée de

commande de mémoriser un bit d'information. Cette bascule D de type LATCH
fonctionne en mode asynchrone. En effet, lorsque l'entrée de commande est au
niveau H, l'état de la sortie suit l'état de l'entrée. Autrement dit, dès que l'entrée
change d'état, la sortie change également d'état.
Or, certains montages numériques nécessitent des bascules dont les sorties
commutent à un instant bien déterminé. Ces bascules sont synchrones car la prise
en compte de l'information, présente sur leurs entrées, s'effectue simultanément lors
de la transition d'un niveau logique à un autre de l'entrée de commande. La prise en
compte des données logiques peut se faire soit sur une transition positive (de L à H),
soit sur une transition négative (de H à L) de l'entrée de commande.
La figure 1-a représente une transition positive (de L à H) d'un signal logique tandis
que la figure 1-b représente une transition négative (de H à L) du signal.
Les passages de l'état haut à l'état bas et vice-versa ne s'effectuent pas de façon
instantanée que le montrent les figures 1-a et 1-b.
Suivant la technologie employée, le temps mis par un signal logique pour passer d'un
état à l'autre peut varier de moins d'une nanoseconde à plusieurs centaines de
nanosecondes comme nous l'avons vu dans les leçons de technologie digitale.
La figure 2-a montre une transition positive d'un signal logique suivie d'une transition
négative. On parle alors d'impulsion positive.
183
La figure 2-b représente, quant à elle, une impulsion négative d'un signal logique.
L'entrée de commande des bascules synchrones s'appelle l'entrée d'horloge (en

anglais CLOCK). En effet, le signal appliqué sur cette entrée est généralement fourni
par un oscillateur de fréquence bien déterminée. Ainsi les éventuels changement
d'états ont lieu à des instants précis et régulièrement espacés dans le temps. La
figure 3 représente un signal d'horloge fourni par un oscillateur de période T.
La figure 4 montre le chronogramme d'une bascule synchrone qui mémorise la

donnée au moment de la transition positive du signal d'horloge.
On s'aperçoit que la sortie ne bascule pas toujours à chaque transition positive de

l'entrée d'horloge. En effet, une bascule synchrone dispose, en plus de l'entrée
184
d'horloge, d'une ou plusieurs entrées d'informations. Suivant le niveau logique de

celles-ci, la bascule commute ou reste dans l'état où elle se trouve.
Les bascules synchrones sont conçues à partir de bascules asynchrones que l'on
associe dans la configuration MAÎTRE ESCLAVE. La première des bascules
synchrones est la bascule "D" MAÎTRE ESCLAVE que nous allons examiner à
présent.
2. - BASCULE "D" DE STRUCTURE MAÎTRE ESCLAVE
2. 1. - CONSTITUTION ET FONCTIONNEMENT DE LA BASCULE "D" MAÎTRE

ESCLAVE
La bascule D de structure MAÎTRE ESCLAVE est constituée de deux bascules D à

verrouillage (ou latch) placées l'une à la suite de l'autre. La première est appelée
MAÎTRE, la seconde est appelée ESCLAVE. La figure 5 montre le synoptique d'une
bascule D MAÎTRE ESCLAVE.
On s'aperçoit que l'entrée D de la bascule ESCLAVE est reliée à la sortie Q' de la

bascule MAÎTRE. Cela explique les dénominations MAÎTRE et ESCLAVE affectées
à la première et à la seconde bascule.
En effet, L'entrée D de l'ESCLAVE recopie la sortie Q' du MAÎTRE. Toute variation

du niveau logique à la sortie du MAÎTRE se retrouve donc à l'entrée de l'ESCLAVE.
L'ESCLAVE est bien asservi au MAÎTRE.
On remarque que les entrées de commande des deux bascules se situent toujours à
des niveaux logiques opposés. En effet, un inverseur est situé entre les deux entrées
de validation C' et C.
L'entrée de commande qui active les entrées C' et C est appelée ENTRÉE
D'HORLOGE (CLOCK en anglais). En effet, la bascule examinée a un
fonctionnement synchrone comme vous allez le voir.
185
De l'extérieur, la bascule D MAÎTRE ESCLAVE apparaît comme une bascule ayant

une entrée de donnée D (DATA), une entrée d'horloge (CLOCK) et deux sorties
complémentaires Q et .
Si on ajoute une entrée de mise à 0 (RESET) et une entrée de mise à 1 (SET), on

aboutit au schéma de la figure 6.
Rappelons le fonctionnement d'une bascule D latch.
Nous savons que si son entrée de commande C est portée à l'état 1, la sortie Q
recopie l'entrée D. Si l'on met l'entrée de commande C à l'état 0, la sortie mémorise
le dernier état logique présent sur l'entrée juste avant la transition négative de
l'entrée de commande.
186
La figure 7 rappelle la structure d'une bascule D latch, tandis que la figure 8 montre
l'action de l'entrée de commande C sur les sorties Q et en fonction de l'entrée D.
Lorsque la sortie Q recopie l'entrée D, la bascule D latch est transparente (l'état

logique de la sortie Q est le même que celui de l'entrée D). Lorsque la bascule est en
position mémoire, elle est verrouillée (aucune action de l'entrée D sur la sortie Q).
Ces deux modes de fonctionnement (transparence et verrouillage) peuvent être

symbolisés par un interrupteur qui serait commandé par l'entrée C.
187
Le mode «transparence» est illustré par la figure 9-a, tandis que la figure 9-b
représente le mode «verrouillage».
Dans le mode «transparence», l'interrupteur fermé indique bien que la sortie Q suit
l'entrée D.
Dans le mode «verrouillage», l'interrupteur ouvert indique bien que la sortie Q ne suit
pas l'entrée D. La sortie Q reste à l'état où elle était juste avant la transition négative
de C.
La bascule D MAÎTRE ESCLAVE peut se représenter par la mise en série de deux

interrupteurs commandés par l'entrée d'horloge. Cette représentation conduit aux
schémas des figures 10 et 11 selon que l'horloge est à l'état 0 ou à l'état 1.
On constate que si l'entrée d'horloge de la bascule D MAÎTRE ESCLAVE est portée

à un état logique stable (0 ou 1), l'état de l'entrée D n'a aucune influence sur l'état de
la sortie Q. En effet, pour aller de D à Q, il y a toujours un interrupteur ouvert.
Nous allons voir maintenant que la commutation effective de la bascule ne peut avoir
lieu que lors de la transition du niveau L au niveau H de l'horloge.
188
Pour cela appliquons à l'entrée d'horloge une impulsion de tension dont la forme est
représentée figure 12-a. Ceci correspond à la réalité comme nous l'avons vu
précédemment, les temps de montée et de descente de la tension n'étant jamais
nuls.
Il faut également tenir compte du fait que l'inverseur disposé entre les deux entrées
de commande C et C' possède un seuil de basculement plus bas que celui des
autres portes logiques du circuit (figure 12-a).
La figure 12-b représente le niveau logique obtenu ainsi sur l'entrée de commande C'
de la bascule MAÎTRE, tandis que la figure 12-c représente le signal logique actif sur
la bascule ESCLAVE.
Analysons l'action de l'entrée d'horloge sur la bascule MAÎTRE et sur la bascule

ESCLAVE :
189
De l'instant t0 à l'instant t1, C' = 1 et C = 0. Le MAÎTRE est transparent et

l'ESCLAVE est verrouillé (voir figure 13).
La bascule MAÎTRE transfère la donnée D en sortie Q'. Par contre, la donnée Q'
n'est pas transférée en sortie Q de la bascule ESCLAVE, car cette dernière est
verrouillée.
A l'instant t1, le MAÎTRE se verrouille et l'ESCLAVE reste verrouillé puisque C' = 0

et C = 0 (voir figure 14).
L'information binaire présente sur l'entrée D juste avant l'instant t1 se trouve

mémorisée à la sortie Q' puisque C' est passée de l'état 1 à l'état 0 à l'instant t1.
On a donc stocké la donnée en Q'. Comme l'ESCLAVE est toujours bloqué, celle-ci
n'a toujours pas été transmise sur la sortie Q qui reste inchangée.
De l'instant t1 à l'instant t2, rien ne change : la donnée stockée à l'instant t1 est

toujours en Q'.
A l'instant t2, le MAÎTRE est verrouillé et l'ESCLAVE devient transparent puisque C'
= 0 et C = 1 (voir figure 15).
190
La sortie Q recopie donc l'entrée Q'. Il y a donc basculement de la sortie Q qui

mémorise ainsi la donnée présente en D à l'instant t1.
On peut dire aussi que la donnée présente en D à l'instant t1 s'est trouvée transférée
en sortie Q à l'instant t2. Le transfert s'est donc effectué sur le front montant de
l'horloge.
De l'instant t2 à l'instant t3, il n'y a pas de changement puisque C' = 0 et C = 1.
A l'instant t3, l'ESCLAVE se verrouille, tandis que le MAÎTRE est toujours verrouillé.
En effet, C' = 0 et C = 0 (voir figure 16. On constate que les sorties Q' et Q ne
changent pas d'état.
De l'instant t3 à l'instant t4, le MAÎTRE et l'ESCLAVE sont toujours verrouillés et les

sorties Q' et Q conservent leur état logique.
A l'instant t4, le MAÎTRE devient transparent puisque C' = 1 (voir figure 17).
La nouvelle donnée présente en D est transférée en sortie Q', mais pas en sortie Q
puisque l'ESCLAVE est toujours verrouillé (C = 0). On constate donc que lors du
front négatif de l'horloge (de l'instant t3 à l'instant t4), la sortie Q ne peut basculer.
En résumé, l'éventuel basculement de la sortie Q n'a lieu qu'au moment du front

montant de l'horloge (transition du niveau L au niveau H de l'entrée CLOCK).
Le fonctionnement d'une bascule D Maître Esclave est bien synchrone. Son rôle
est de mémoriser une donnée logique à un instant précis. Cette donnée appliquée
en D est prise en compte au début du front montant et transférée sur la sortie
Q à la fin de ce front montant. Un nouveau transfert de l'entrée D vers la sortie Q
aura lieu lors du prochain front montant de l'horloge.
191
Entre deux fronts montants successifs de l'horloge, il n'y a aucun changement

possible de la sortie Q.
Il est à noter que lorsque la sortie Q bascule, la sortie fait de même.
La figure 18 montre les étapes du cheminement de la donnée dans la bascule D

MAÎTRE ESCLAVE lors de l'application d'une impulsion d'horloge.
192
A noter que si l'entrée de l'inverseur situé entre les deux entrées de commande est
connectée en C' et la sortie connectée en C, la bascule D MAÎTRE ESCLAVE ainsi
constituée prend en compte la donnée présente en D lors du front descendant du
signal d'horloge. C'est le cas de la bascule représentée figure 19.
Revenons à présent sur la structure détaillée d'une bascule D MAÎTRE ESCLAVE

sensible au front montant de l'horloge.
Remplaçons dans la figure 5 chaque bascule D latch par le schéma de la figure 7.
Nous aboutissons à la figure 20.

193
L'inverseur placé entre les entrées S et R de la bascule ESCLAVE peut être

supprimé en reliant R à '. De ce fait, le schéma de la bascule D MAÎTRE
ESCLAVE devient celui de la figure 21.
2. 2. - FONCTIONS DES ENTRÉES CLEAR ET PRESET
Il reste à ajouter à ce schéma les entrées de remise à 0 et de remise à 1, appelées

généralement CLEAR et PRESET. Celles-ci sont connectées comme le montre la
figure 22 qui représente donc le schéma d'une bascule D MAÎTRE ESCLAVE avec
les entrées de remise à 0 et de remise à 1.
194
Voyons maintenant comment fonctionnent les entrées CLEAR et PRESET.
2. 2. 1. - DANS UN PREMIER TEMPS, CONSIDÉRONS QUE L'ENTRÉE CLOCK

EST AU NIVEAU L
Si l'entrée CLOCK est à l'état 0, l'ESCLAVE est verrouillé.
Puisque l'entrée de commande C de l'esclave est portée à l'état 0, les sorties des
portes NAND 5 et 6 se trouvent à l'état 1, quel que soit l'état de D.
L'étage de sortie de la bascule D, composé des portes NAND 7 et 8, constitue une

bascule RS à portes NAND analogue à celle examinée dans la théorie précédente.
Les schémas des figures 23-a et 23-b sont donc équivalents.
Pour mettre la bascule D à l'état 1 (Q = 1), il faut positionner l'entrée CLEAR à l'état
1 et appliquer une impulsion négative sur l'entrée PRESET. Celle-ci est bien l'entrée
de remise à 1 et elle est active à l'état 0.
De même, pour mettre la bascule à l'état 0 (Q = 0), il faut positionner l'entrée

PRESET à l'état 1 et appliquer une impulsion négative sur l'entrée CLEAR. Cette
dernière est donc bien l'entrée de remise à 0 et elle est active également à l'état 0.
Si l'on porte les deux entrées CLEAR et PRESET à l'état 0, les sorties Q et sont
forcées à l'état 1. Cette combinaison des entrées CLEAR et PRESET est rarement
utilisée.
195
2. 2. 2. - DANS UN SECOND TEMPS, CONSIDÉRONS QUE L'ENTRÉE CLOCK

EST A L'ÉTAT 1
Le MAÎTRE est verrouillé puisque l'entrée de commande C' est à l'état 0 et

l'ESCLAVE est transparent.
Positionnons l'entrée CLEAR à l'état 1 et appliquons une impulsion négative sur

l'entrée PRESET. Comme on le voit sur la figure 22, cette impulsion va faire
commuter la bascule RS composée des portes NAND 3 et 4 à l'état 1 (Q' = 1 et '
= 0).
Puisque l'ESCLAVE est transparent (C = 1), Les sorties Q et vont recopier Q' et
'. La bascule D va donc se porter à l'état 1 (Q = 1 et = 0).
Positionnons maintenant l'entrée PRESET à l'état 1 et appliquons une impulsion

négative sur l'entrée CLEAR. Cette fois, l'impulsion va faire commuter la bascule RS
à l'état 0 (Q' = 0 et ' = 1).
Puisque l'esclave est transparent, les sorties Q et vont recopier Q' et '. La
bascule D va donc se porter à l'état 0 (Q = 0 et = 1).
De même, si l'on porte les deux entrées CLEAR et PRESET à l'état 0, les sorties Q
et sont forcées à l'état 1 par l'intermédiaire des portes NAND 7 et 8. Il est à noter
que dans ce cas l'état des sorties Q et est identique. On ne peut plus parler alors
de sorties complémentaires. Ce cas est donc très rarement utilisé et certains
constructeurs le considèrent même comme interdit.
De plus, cet état n'est pas stable. Il ne persiste pas si les entrées CLEAR et
PRESET reviennent à leur état inactif (c'est-à-dire 1 dans notre cas).
196
En résumé, quel que soit l'état logique des entrées D et CLOCK, les entrées CLEAR
et PRESET sont prioritaires et asynchrones, ce qui peut être résumé par la table de
vérité de la figure 24. Les croix X placées dans les cases D et CLOCK signifient que
l'état de ces deux entrées n'a aucune incidence sur l'état des sorties de la bascule.
Les deux entrées CLEAR et PRESET doivent être à l'état 1, c'est-à-dire inactives
pour que la bascule puisse commuter sur le front actif du signal d'horloge.
Il est à noter qu'il existe des bascules D MAÎTRE ESCLAVE dont les entrées CLEAR
et PRESET sont actives à l'état 1. Dans ce cas, ces deux entrées doivent être
portées à l'état 0 pour que le signal d'horloge soit actif.
Enfin, certaines bascules voient leurs deux sorties Q et passer à l'état 0 (et non
pas 1 comme dans le cas précédent) lorsque les deux entrées CLEAR et PRESET
sont toutes deux actives. Toutes ces différences s'expliquent par des différences de
constitution technologique.
197
2. 3. - TABLE DE VÉRITÉ ET CHRONOGRAMME
Le fonctionnement complet de la bascule D MAÎTRE ESCLAVE examinée est

résumé par la table de vérité de la figure 25.
Le symbole que l'on peut voir dans la colonne CLOCK de la table de vérité
indique une transition positive du signal d'horloge.
Dans cette table, les trois premières lignes indiquent que les entrées CLEAR et
PRESET sont prioritaires et actives sur un niveau bas.
La quatrième ligne indique que l'état logique 0 présent en D est transféré à la sortie
Q sur le front montant du signal d'horloge.
La cinquième ligne indique que l'état logique 1 présent en D est transféré à la sortie
Q sur le front montant du signal d'horloge.
Aux sixième et septième lignes, Q0 et 0 sont les états logiques que les sorties Q
et ont pris lors du dernier front actif de l'horloge. Ces états logiques Q0 et 0 ont
pu être imposés par les entrées prioritaires CLEAR et PRESET.
Autrement dit, ces deux dernières lignes de la table de vérité indiquent bien que les
sorties Q et ne basculent pas sur un niveau logique du signal d'horloge mais bien
sur un front montant de ce signal.
198
La figure 26 montre un exemple de chronogramme de la bascule D MAÎTRE

ESCLAVE examinée.
Au début de ce chronogramme, l'entrée PRESET est mise à l'état 0, donc elle est
active. La bascule se trouve par conséquent à l'état 1. Puis l'entrée PRESET
retourne à l'état 1. La sortie Q reste positionnée à l'état 1. L'entrée CLEAR reçoit une
impulsion négative qui fait passer la bascule à l'état 0.
Le deuxième front actif de l'horloge n'a pas d'action sur la sortie Q de la bascule
puisqu'il a lieu lorsque l'entrée CLEAR est active, donc prioritaire. Ensuite, les
entrées CLEAR et PRESET deviennent inactives puisqu'elles sont portées à l'état 1.
La bascule ne pourra désormais commuter que sur le front positif de l'horloge.
Au troisième front actif de l'horloge, l'état logique présent en D est l'état 1. La bascule
qui était à l'état 0 passe donc à l'état 1.
Lorsque survient le quatrième front positif, l'entrée D se trouve à l'état 0. La bascule

commute donc pour passer à l'état 0.
Lors du cinquième front montant de l'horloge, la bascule ne change pas d'état

puisque D se trouve toujours à l'état 0.
L'entrée D passe à l'état 1 juste avant le sixième front actif de l'horloge. Par
conséquent, la sortie Q de la bascule passe à l'état 1 lors du sixième front montant
de l'horloge.
199
2. 4. - APPLICATION AU DIVISEUR DE FRÉQUENCE PAR 2
La figure 27 montre le raccordement à effectuer pour transformer une bascule D

MAÎTRE ESCLAVE en diviseur de fréquence par 2.
La donnée D mémorisée en sortie Q lors du front actif de l'horloge est , puisque

est reliée à D. Autrement dit, quel que soit l'état logique de la sortie Q avant le top
de l'horloge, la bascule passera dans l'état logique complémentaire durant le front
d'horloge actif. Ce mode de fonctionnement est appelé dans les catalogues de
constructeurs TOGGLE.
Avec le chronogramme de la figure 28, on s'aperçoit bien que les sorties Q et sont
à une fréquence moitié de celle de l'entrée d'horloge. Le diviseur de fréquence par 2
est très utilisé dans les compteurs électroniques qui seront examinés plus tard.
Après la bascule D, examinons à présent les bascules de type JK MAÎTRE

ESCLAVE.
200
3. - BASCULE JK MAÎTRE ESCLAVE
3. 1. - REPRÉSENTATION SYMBOLIQUE
La bascule JK MAÎTRE ESCLAVE est une autre bascule de type MAÎTRE

ESCLAVE. Comme le montre la figure 29, la bascule JK possède deux entrées
notées J et K alors que la bascule D MAÎTRE ESCLAVE n'en possède qu'une seule.
On retrouve l'entrée d'horloge CLOCK, les entrées de remise à 0 et de remise à 1

CLEAR et PRESET et les sorties complémentaires Q et de la bascule D MAÎTRE
ESCLAVE.
3. 2. - STRUCTURE ET PRINCIPE DE FONCTIONNEMENT
La bascule JK MAÎTRE ESCLAVE est élaborée à partir d'une bascule D MAÎTRE

ESCLAVE. Il suffit d'ajouter un réseau combinatoire sur l'entrée D (voir figure 30)
pour obtenir la bascule JK.
201
En fonction de l'état des entrées J et K, la sortie S du réseau combinatoire reliée à

l'entrée D de la bascule D MAÎTRE ESCLAVE présente l'un des quatre états
indiqués à la figure 31-a. On est conduit à la table de vérité de la figure 31-b qui
donne l'état logique de S en fonction des combinaisons possibles des états logiques
des entrées J, K et Q.
Dressons le tableau de Karnaugh (figure 32) pour trouver l'équation la plus simple de
S.
Les deux regroupements figurant dans ce tableau permettent de trouver l'équation

logique de S suivante :
S=J + Q
202
En utilisant des portes NAND, le circuit combinatoire suivant (figure 33) peut fournir
le signal S :
3. 3. - EXAMEN DES QUATRE MODES DE FONCTIONNEMENT D'APRÈS LA

TABLE DE VÉRITÉ DE LA FIGURE 31-a
1. Si J = 0 et K = 0, alors S = D = Q. Cela signifie que l'état logique présent en D

est le même que celui de la sortie Q. Il ne peut donc y avoir de basculement
au moment du front actif de l'horloge et l'état des sorties Q et reste
inchangé.
2. Si J = 0 et K = 1, alors S = D = 0. L'état logique que mémorise la bascule JK
lors du front actif de l'horloge est l'état logique 0. C'est la remise à 0 de la
bascule qui s'effectue donc de façon synchrone par opposition à l'entrée
CLEAR qui elle, est prioritaire et asynchrone.
3. Si J = 1 et K = 0, alors S = D = 1. L'état logique que mémorise la bascule JK
lors du front actif de l'horloge est l'état logique 1. C'est la remise à 1 de la
bascule qui est également synchrone.
4. Si J = 1 et K = 1, alors S = D = . L'état logique qui est mémorisé à la sortie
Q lors du front actif de l'horloge est celui de la sortie .
Donc à chaque front actif de l'horloge, la sortie Q bascule pour prendre l'état de et
vice-versa. Ce mode de fonctionnement déjà vu avec la bascule D MAÎTRE
ESCLAVE est le mode TOGGLE. C'est le diviseur de fréquence par 2, les sorties Q
et sont à une fréquence 2 fois plus petite que la fréquence du signal d'horloge.
3. 4. - TABLE DE VÉRITÉ ET CHRONOGRAMME
Le fonctionnement complet de la bascule JK MAÎTRE ESCLAVE est résumé par la

Les trois premières lignes de cette table indiquent que les entrées CLEAR et
PRESET sont prioritaires et actives sur un niveau bas. Les quatre lignes suivantes
correspondent aux quatre modes de fonctionnement examinés précédemment.
203
Pour illustrer cette table de vérité, examinons le chronogramme de la figure 35.
On remarque sur cette figure que chaque front montant de l'entrée CLOCK est
affecté d'une flèche dirigée vers le haut. Cela indique que la bascule JK examinée
commute sur le front montant. On suppose que les entrées CLEAR et PRESET sont
inactives car on leur applique en permanence l'état logique 1.
Juste avant le premier front actif de l'horloge, les entrées J et K sont à 0. Donc lors
de ce front, la bascule ne commute pas et la sortie Q reste dans l'état où elle se
trouve, c'est-à-dire ici l'état 0.
204
Avant l'application du second front montant de l'horloge, l'entrée J passe à l'état 1. La

sortie Q passe donc à l'état 1.
Au troisième front actif de l'horloge, J = 1 et K = 0. La bascule qui était à l'état 1 reste

dans cet état.
Au quatrième front actif de l'horloge, J = 0 et K = 1. La bascule commute pour passer

à l'état 0.
Au cinquième front actif de l'horloge, J = 1 et K = 1. La bascule commute donc pour

passer à l'état complémentaire de l'état précédent, soit l'état 1. C'est le mode
TOGGLE.
Au sixième front actif de l'horloge, J = 1 et K = 1. La bascule commute de nouveau

pour passer à l'état 0 (TOGGLE).
Au septième front actif de l'horloge, J = 0 et K = 1. La bascule qui était à l'état 0 reste

dans cet état.
Au huitième front actif de l'horloge, J = 0 et K = 1. La bascule reste à l'état 0.
Au neuvième front actif de l'horloge, J = 1 et K = 0. La bascule passe donc à l'état 1.
Au dixième front actif de l'horloge, J = 0 et K = 0. La bascule ne change pas d'état et

reste donc à l'état 1. C'est la position mémoire.
3. 5. - DIFFÉRENTS TYPES DE BASCULES JK
Contrairement à la bascule JK décrite précédemment, une majorité de bascules JK

sont sensibles aux fronts descendants ( ) du signal d'horloge et non pas aux fronts
montants ( ).
On trouve aussi des bascules JK MAÎTRE ESCLAVE dont le transfert de la donnée

s'effectue en deux temps. Sur le front montant de l'horloge, on mémorise la donnée
dans le MAÎTRE, puis celle-ci est transférée à la sortie de l'ESCLAVE sur le front
descendant. Dans les tables de vérité de ces bascules, ce mode de fonctionnement
est signalé dans la colonne affecté à l'entrée CLOCK par le symbole Π.
Comme dans le cas de la bascule D, les entrées PRESET et CLEAR peuvent être
actives à l'état 0 ou à l'état 1 selon la constitution interne de la bascule.
Il existe également des bascules JK à entrées multiples. La figure 36 en représente

une qui possède six entrées notées J1, J2, J3, K1, K2, K3.
Le fonctionnement d'une telle bascule est analogue à celui d'une bascule JK

classique. Il suffit de remplacer J et K par :
J = J1 . J2 . J3
205
K = K1 . K2 . K3
Ce type de bascule servait à réaliser des compteurs. Depuis que ceux-ci sont
disponibles sous forme de circuits intégrés, les bascules JK à entrées multiples ne
sont plus employées.
4. - PARAMÈTRES DYNAMIQUES D'UNE BASCULE SYNCHRONE
Le constructeur définit un certain nombre de paramètres dynamiques que l'on doit

respecter pour obtenir un fonctionnement correct du circuit utilisé.
4. 1. - TEMPS DE PRÉPOSITIONNEMENT (SET UP TIME EN ANGLAIS) D'UNE

DONNÉE SUR UNE ENTRÉE DÉPENDANTE DE L'HORLOGE
Le temps de prépositionnement est le temps minimal pendant lequel la donnée

présente sur l'entrée doit rester stable avant le front actif du signal d'horloge pour que
celle-ci soit reconnue. Si ce temps n'est pas respecté, la donnée ne sera pas prise
en compte par le circuit.
206
La figure 37 illustre le temps de prépositionnement (tSET UP) lorsque la donnée à

mémoriser est au niveau L.
V ref correspond à la tension de basculement des portes du circuit :
V ref = 1,5 V en technologie TTL standard.
V ref = 1,3 V en technologie TTL - LS.
V ref = VDD / 2 en technologie C.MOS, VDD étant la tension d'alimentation du

circuit.
207
La figure 38 illustre le temps de prépositionnement lorsque la donnée à mémoriser

est au niveau H.
Les deux chronogrammes des figures 37 et 38 sont souvent réunis en un seul dans
les catalogues de constructeurs, comme le montre la figure 39.
Les périodes hachurées indiquent que la donnée peut varier d'un niveau à l'autre
sans qu'il y ait d'influence sur le comportement du circuit.
208
4. 2. - TEMPS DE MAINTIEN (HOLD TIME EN ANGLAIS) D'UNE DONNÉE SUR

UNE ENTRÉE DÉPENDANTE DE L'HORLOGE
Le temps de maintien est le temps minimal pendant lequel la donnée présente sur
l'entrée doit rester stable après le front actif de l'horloge pour que cette donnée soit
reconnue.
La figure 40 illustre le temps de maintien (thold) lorsque la donnée à mémoriser est

au niveau L.
La figure 41 illustre le temps de maintien lorsque la donnée à mémoriser est au

niveau H.
209
Les deux chronogrammes des figures 40 et 41 peuvent, de la même façon que

précédemment, être réunis en un seul, comme le montre la figure 42.
Dans les catalogues de constructeurs, les deux chronogrammes qui représentent les
temps de prépositionnement et de maintien sont regroupés en un seul, comme le
montre la figure 43.
4. 3. - TEMPS DE PROPAGATION D'UNE ENTRÉE A UNE SORTIE
4. 3. 1. - TEMPS DE PROPAGATION "tpLH"
Le temps de propagation tpLH est le temps qui s'écoule entre l'instant où l'entrée de
commande devient active et l'instant où la sortie passe du niveau L au niveau H.
210
L'entrée de commande peut être l'entrée d'horloge, l'entrée CLEAR ou l'entrée

PRESET. Ce temps noté tpLH est spécifié pour une entrée donnée (CLOCK,
CLEAR ou PRESET) et une sortie donnée (Q ou ).
En pratique, ce temps correspond au retard apporté par les portes internes du circuit.
La figure 44 illustre le temps tpLH.
4. 3. 2. - TEMPS DE PROPAGATION tpHL
Le temps de propagation tpHL est le temps qui s'écoule entre l'instant où l'entrée de
commande devient active et l'instant où la sortie passe du niveau H au niveau L.
211
La figure 45 illustre ce temps tpHL.
4. 4. - FRÉQUENCE MAXIMALE DE L'HORLOGE
Cette fréquence limite de fonctionnement fmax est due au retard apporté par les
portes du circuit. Elle correspond à une période minimale 1 / fmax du signal
d'horloge comme l'indique la figure 46.
Après avoir examiné les principes de fonctionnement et les caractéristiques des

bascules D et JK, faisons un bref tour d'horizon des circuits intégrés disponibles sur
le marché.
212
5. - PANORAMA DES BASCULES SYNCHRONES DISPONIBLES SOUS FORME

DE CIRCUITS INTÉGRÉS
Les bascules D et JK de structure MAÎTRE ESCLAVE que nous avons examinées

sont qualifiées dans les catalogues des constructeurs par le terme «edge
triggered», c'est-à-dire déclenchements par front.
Les bascules synchrones qui commutent sur le front positif du signal d'horloge sont
appelées «positive edge triggered», tandis que celles qui commutent sur le front
négatif sont appelées «négative edge triggered».
Nous allons vous présenter les bascules synchrones les plus utilisées en pratique,
tout d'abord celles réalisées en technologie TTL standard ou TTL-LS, puis celles
réalisées en technologie C.MOS.
5. 1. - BASCULES SYNCHRONES EN TECHNOLOGIE TTL
5. 1. 1. - BASCULES D
La figure 47 vous montre le schéma et le brochage du circuit intégré 7474 qui

contient 2 bascules D «positive edge triggered» indépendantes.
213
La table de vérité de chaque bascule D est donnée à la figure 48.
Le circuit intégré 74174 contient, quant à lui, six bascules D «positive edge
triggered». Les entrées CLOCK et CLEAR sont communes aux six bascules.
Chacune des bascules ne possède qu'une seule sortie Q. Le brochage de ce circuit
est représenté figure 49.
214
La table de vérité de chaque bascule D de ce circuit est donnée à la figure 50.
Le circuit intégré 74175 renferme quatre bascules D «positive edge triggered». Les
entrées CLOCK et CLEAR sont communes aux quatre bascules et chacune d'elles
possède deux sorties complémentaires Q et .
Le brochage de ce circuit est représenté à la figure 51.

215
La table de vérité de chaque bascule D de ce circuit est reportée à la figure 52.
5. 1. 2. - BASCULES JK
Le circuit intégré 74LS73 contient deux bascules JK «négative edge triggered» avec
entrée de remise à zéro. Le brochage de ce circuit est donné à la figure 53.
216
La figure 54 donne la table de vérité de chaque bascule JK de ce circuit.
Le circuit intégré 74LS76 contient deux bascules JK «négative edge triggered» avec
entrées de remise à 0 et de remise à 1. Le brochage de ce circuit est donné à la
figure 55.
217
La table de vérité de chaque bascule JK est reportée à la figure 56.
5. 2. - BASCULES SYNCHRONES EN TECHNOLOGIE C.MOS
5. 2. 1. - BASCULES D
Le circuit intégré CD4013 renferme deux bascules D «positive edge triggered» avec
entrées de remise à 0 et de remise à 1. Son brochage est donné à la figure 57.
218
La table de vérité de chaque bascule du circuit de la figure 57 vous est donnée à la

figure 58.
Le circuit intégré CD40174 est la version C.MOS du circuit intégré TTL 74174.
Il est compatible broche à broche avec celui-ci et possède la même table de vérité.
Il en est de même pour le circuit intégré CD40175 qui est la version C.MOS du
circuit intégré TTL 74175.
219
5. 2. 2. - BASCULES JK
Le circuit intégré CD4027 est une double bascule JK «positive edge triggered» avec
entrées de remise à 0 et de remise à 1. Le brochage de ce circuit est donné à la
figure 59.
La table de vérité de chaque bascule de ce circuit est donné à la figure 60.

220
CHAPITRE VI : LES CIRCUITS PSEUDO-MONOSTABLES
Cette nouvelle théorie vous permettra d'examiner tout d'abord les circuits
monostables, ensuite les bascules de Schmitt et les oscillateurs.
Ces nouveaux circuits font appel à des notions d'électronique analogique (ou
fondamentale), car des résistances et condensateurs sont généralement nécessaires
à leur fonctionnement.
1. - LES MONOSTABLES
1. 1. - DÉFINITION ET FONCTION
Dans la théorie précédente, différents circuits logiques vous ont été présentés. Il
s'agissait essentiellement de la bascule D maître esclave et de la bascule J.K. Or,
vous avez constaté que ces bascules étaient caractérisées par deux états stables,
ces bascules passant d'un état à l'autre sous l'effet d'une commande extérieure au
circuit. Ces bascules restent en permanence dans l'état où elles se trouvent jusqu'à
ce que le signal de commande les fasse basculer dans l'état stable complémentaire
de l'état précédent.
Ceci est la définition des circuits «bistables».
Dans cette théorie, vous verrez des circuits «monostables» ne possédant qu'un seul
état de stabilité. Sous l'effet d'une commande extérieure, ces monostables peuvent
passer à l'état complémentaire de l'état stable, mais retrouvent invariablement leur
état de stabilité après une durée déterminée par le type de circuit. En fait, ces circuits
possèdent bien deux états logiques complémentaires, mais l'un est stable, l'autre
ne l'est pas.
L'état stable est l'état de repos du circuit. La figure 1 vous montre une représentation
simple d'un monostable.
221
Les signaux logiques présents à l'entrée et en sortie vous sont présentés à la figure
2.
L'état de stabilité du monostable est caractérisé par deux niveaux logiques L, à

l'entrée et à la sortie du circuit.
Par contre, si on applique un échelon de tension à l'entrée du circuit à l'instant t1, la

sortie passe à un niveau H transitoire qui dure T secondes et retombe au niveau L à
l'instant t2. C'est la durée fixe T qui est la caractéristique fondamentale du
monostable. Cette durée T est déterminée par l'utilisateur en fonction de l'application
dans laquelle le monostable est inséré.
1. 2. - EXEMPLES D'APPLICATION
Voici deux exemples qui mettent en évidence l'utilité des monostables.
1. 2. 1. - CIRCUIT DE VISUALISATION D'UNE IMPULSION BRÈVE
Dans un ensemble électronique, il peut être nécessaire de visualiser une impulsion

de courte durée en un point donné de cet ensemble.
Or, pour des durées inférieures à 1/10 de seconde environ, il est impossible de
percevoir l'éclairement d'une LED. Il sera nécessaire d'utiliser un monostable qui
jouera un rôle de temporisation en créant une impulsion à sa sortie suffisamment
longue pour éclairer une LED témoin.
222
Le montage type est celui indiqué à la figure 3.
Une impulsion de sortie de 1 seconde environ est dans ce cas suffisante pour
l'éclairement de la LED.
1. 2. 2. - MESURE DE FRÉQUENCE
Cette application d'un circuit monostable permet de mesurer la fréquence d'un signal.
Le schéma de principe est indiqué à la figure 4.
A l'entrée du monostable est appliqué le signal dont on veut mesurer la fréquence.

223
A la sortie du monostable est situé un réseau composé d'une diode, d'un

condensateur et de deux résistances. Les deux cas A et B indiqués à la figure 5
permettent de comprendre le fonctionnement du circuit.
Dans le cas A, la fréquence du signal est relativement faible. A chaque impulsion à

l'entrée, correspond une impulsion au point 1 en sortie du monostable.
224
Cette impulsion permet la charge du condensateur C à travers la résistance R1, car

la diode est alors polarisée dans le sens direct ou passant. Le condensateur se
charge donc durant la période d'impulsion T, puis la tension au point 1 retombe au
niveau bas. La diode est alors polarisée en inverse et le condensateur tend à se
décharger à travers la résistance R2. La tension au point 2 est donc une tension
positive continue qui possède une faible ondulation. Il est possible de l'assimiler à
une tension continue.
Dans le cas B, la fréquence est beaucoup plus élevée. Le fonctionnement du circuit

est le même que dans le cas A, mais si le temps de charge du condensateur est
identique, le temps de décharge est beaucoup plus court.
Le condensateur tend à beaucoup moins se décharger que dans le cas A et la

tension au point 2 sera plus élevée que dans le cas A. Il y a donc proportionnalité
entre la fréquence du signal qui arrive à l'entrée du circuit et la tension continue que
l'on recueille en sortie du circuit. Ce montage est donc un fréquencemètre ou un
convertisseur fréquence-tension.
Ces deux exemples montrent les applications réalisables à l'aide de circuits

monostables.
1. 3. - CIRCUITS MONOSTABLES
Ces circuits sont subdivisés en deux catégories, tout d'abord celle des pseudo-
monostables, puis celle des vrais monostables.
1. 3. 1. - PSEUDO-MONOSTABLES
Ces différents montages nécessitent certaines conditions pour fonctionner en

monostable, alors que les vrais monostables peuvent ne pas respecter ces
conditions.
a) Circuit de base.
C'est le circuit représenté à la figure 6.

225
Le symbole désigne seulement un amplificateur, c'est-à-dire que le signal de

sortie varie dans le même sens que celui présent au point VR.
Quand l'entrée passe du niveau L au niveau H, le condensateur se comporte comme

un court-circuit et le point VR est porté au niveau H. Ensuite, le condensateur C se
charge à travers la résistance R comme indiqué à la figure 7.
Quand la tension au point VR franchit le seuil de basculement de l'amplificateur A, la

sortie retombe au niveau L. La durée T est donc déterminée uniquement par les
valeurs de R et de C. Elle vaut approximativement 0,7 R.C. Ceci et valable en
technologie CMOS.
Il faut noter que l'entrée doit rester au niveau H au moins aussi longtemps que la
durée de l'impulsion de sortie du monostable. En effet, si le signal présent à l'entrée
repasse au niveau L avant la fin de cette période, la tension au point VR repasserait
à une valeur proche du niveau logique L et la sortie repasserait donc au niveau L.
L'impulsion de sortie serait donc écourtée. C'est à cause de cette condition
particulière de fonctionnement que ce type de circuit est classé dans la catégorie des
pseudo-monostables.
226
En remplaçant l'amplificateur A par un inverseur, il est possible d'obtenir une

impulsion négative, telle qu'indiquée à la figure 8.
Ce même type de montage peut aussi être déclenché par une transition d'un niveau
H vers un niveau L, comme indiqué aux figures 9-a et 9-b.
Un autre inconvénient de ce montage de base existe.

227
En effet, si une nouvelle impulsion de commande arrive à l'entrée du monostable

immédiatement après celle qui la précède, il peut se produire le problème suivant
illustré à la figure 10.
Quand l'entrée repasse à l'instant t3 au niveau L, la tension au point VR devient

négative car le condensateur est alors chargé. A partir de t3, le condensateur
amorce sa décharge. Si une nouvelle impulsion de commande survient avant sa
décharge complète, la tension au point VR ne remonte pas aussi haut qu'à l'instant
t1. La tension au point VR franchira donc le seuil logique L avant que la durée T ne
se soit écoulée. La durée T' de l'impulsion de sortie sera inférieure à T. Ceci impose
une condition supplémentaire pour un fonctionnement correct du monostable.
Il est possible d'obvier à cet inconvénient en ajoutant une diode comme le montre le
montage de la figure 11.
228
En effet, à l'instant t3, quand l'entrée repasse au niveau L, le condensateur C se

décharge presque instantanément à travers la diode D polarisée dans le sens direct.
Les différentes tensions sont indiquées à la figure 12. Le potentiel au point VR ne

descendra pas en dessous de - 0,6 volt, seuil de tension d'une diode ordinaire au
silicium.
Ainsi, ce montage permettra de prendre en compte un train d'impulsions très

rapprochées.
b) Pseudo-monostable sans réseau RC
Pour mémoire, ce circuit est indiqué à la figure 13 car il permet de comprendre la

fonction du monostable, mais n'est pas utilisé en général dans un montage.
229
Le fonctionnement repose sur le fait qu'il existe un certain temps de propagation à

travers une porte logique quelle qu'elle soit (NAND, NOR...). Ceci est illustré à la
figure 14. Les temps td et t'd peuvent être égaux ou non.
Dans l'exemple cité à la figure 13, l'allure des tensions aux points A et B et à la
sortie est illustrée à la figure 15.
Le signal au point A est inversé par rapport à celui au point B à chaque transition
avec un retard TD ou T'D dû à la somme des temps de propagation des trois
inverseurs.
230
De même, td et t'd sont les temps de propagation du signal à travers la porte logique
NAND.
Il est visible sur le schéma de la figure 15 que la constante de temps de ce

monostable est T sensiblement à TD. L'impulsion de commande doit toujours être
d'une plus grande durée que la durée T de l'impulsion de sortie.
c) Pseudo-monostable réalisé avec un circuit intégré de type 555.
Ce circuit intégré est d'un emploi courant dans les montages électroniques. Dans la
figure 16, il est monté en pseudo-monostable (les chiffres indiquent les broches du
circuit).
231
Ce circuit intégré comprend essentiellement un pont diviseur de tension avec trois

résistances, deux comparateurs symbolisé , une bascule RS dont la table de
vérité est reportée à la figure 17, et un interrupteur électronique I.
Cet interrupteur obéit à la règle de fonctionnement suivante : il est ouvert à la mise

sous tension ou lorsque la sortie Q est au niveau H. Quand elle est au niveau L, il est
fermé.
Un comparateur possède essentiellement deux entrées et une sortie, et fonctionne

comme indiqué à la figure 18.
• Tension au point «a» supérieure à celle au point «b» ⇒ sortie S au niveau H.

• Tension au point «a» inférieure à celle du point «b» ⇒ sortie S au niveau L.
232
Le fonctionnement de ce pseudo-monostable est illustré à la figure 19.
A la mise sous tension, I étant ouvert, C se charge à travers R. Lorsque le potentiel

en 6 dépasse 2/3 Vcc, l'entrée R de la bascule passe au niveau H.
La sortie Q passe donc au niveau L, et I se ferme. Le condensateur se décharge

presque instantanément et l'entrée R repasse au niveau L. Puisque l'entrée de
commande est au niveau H, l'entrée S de la bascule est donc au niveau L. Nous
avons donc R = 0 et S = 0, la bascule RS est en position mémoire. C'est l'état de
repos du monostable antérieur à l'instant t1. A cet instant, l'entrée de commande
passe au niveau L, S passe au niveau H et la sortie Q au niveau H. Puisque I est
maintenant ouvert, le condensateur commence à se charger. Lorsqu'à l'instant t3,
l'entrée 6 atteint le potentiel 2/3 Vcc, l'entrée R repasse au niveau H. Ainsi, la sortie
Q passe au niveau L car l'entrée S est inactive, puisque portée au niveau L.
233
En effet, l'entrée de commande est repassée au niveau H à l'instant t2 antérieur à

l'instant t3. Ceci est une condition obligatoire pour le bon fonctionnement du
montage, sinon, à l'instant t3, les deux entrées de la bascule se trouveraient au
niveau H, donc la sortie Q serait forcée au niveau H.
La durée de l'impulsion T de ce monostable est donnée par la formule : T = 1,1 RC.
. 3. 2. - LES VRAIS MONOSTABLES
Il s'agit de circuits monostables sans conditions particulières au sujet du signal de

commande. C'est-à-dire que celui-ci pourra indifféremment être de durée supérieure
ou inférieure à l'impulsion de sortie du monostable.
a) Vrais monostables avec une bascule D.
Le montage typique utilisant une bascule D est indiqué à la figure 20-a, alors que la
figure 20-b donne la table de vérité de la bascule.
234
La figure 21 illustre le fonctionnement de ce montage.
Au repos, le monostable a sa sortie Q au niveau bas (L).
En effet, si à la mise sous tension la sortie Q est au niveau H, le condensateur C se

charge et provoque, un moment plus tard, l'activation de l'entrée CLEAR de la
bascule dont la sortie passe immédiatement au niveau bas. Le condensateur se
décharge alors à travers la diode D polarisée en direct.
Si on applique à l'instant t1 une impulsion positive sur l'entrée CK, le niveau haut
appliqué à l'entrée D est transféré à la sortie Q. Cette sortie étant au niveau haut, le
condensateur C se charge et il se produit le phénomène décrit précédemment.
L'entrée CLEAR devient active à l'instant t2, ce qui fait repasser Q au niveau bas.
A l'instant t3, le condensateur C est complètement déchargé. Une nouvelle impulsion

peut être appliquée sur l'entrée CK.
Avec ce montage, une impulsion, même très brève, déclenche la bascule. Cette
même impulsion de commande peut, par ailleurs, être d'une durée supérieure à celle
de sortie. Il s'agit donc ici d'un vrai monostable, aucune condition particulière n'étant
imposée quant à la durée de l'impulsion d'entrée.
b) Monostable réalisé avec un circuit intégré spécifique.
Le circuit monostable présenté à la figure 22 utilise un circuit intégré de type CMOS

spécifique.
235
Ce circuit intégré comporte principalement une bascule synchrone de type D et un

comparateur. Une résistance REXT et un condensateur CEXT sont associés à ce
circuit intégré pour définir la constante de temps de ce monostable.
A l'état de repos, la sortie Q' de la bascule est au niveau L, donc G est au niveau H
et Q, sortie du monostable, au niveau L. Dans ce cas, le transistor T conduit et court-
circuite le condensateur CEXT, imposant une tension nulle en V1, (entrée - du
comparateur). La sortie du comparateur est donc au niveau H. L'entrée CLEAR de la
bascule est au niveau H, donc inactive.
236
La figure 23 qui suit vous permet de comprendre ce qui se passe quand l'entrée de
commande B passe du niveau L au niveau H.
L'entrée A du circuit qui peut être considérée comme une entrée de validation est
maintenue au niveau bas. A l'instant t1, l'entrée B passe du niveau L au niveau H et
donc l'entrée CK de la bascule également : la sortie Q' passe au niveau H ainsi que
Q.
La tension au point G devient nulle et le transistor T se bloque.
Le condensateur CEXT commence à se charger à travers la résistance REXT. Quand

la tension au point V1 atteint le seuil du comparateur, celui-ci bascule : sa sortie
passe au niveau L, ce qui active l'entrée CLEAR de la bascule. Q' repasse alors au
niveau L ainsi que la sortie Q du monostable.
Simultanément le transistor T conduit et le comparateur re-bascule au niveau H pour

rendre l'entrée CLEAR inactive. Le monostable a retrouvé l'état de stabilité
antérieur.
237
Il faut noter que l'entrée CLEAR de la bascule D peut être activée à tout moment
grâce à l'entrée CLR du circuit. Il y a donc moyen d'interrompre l'impulsion de sortie
en Q. Ceci est illustré à la figure 24.
Il est également possible de déclencher ce monostable grâce à un front descendant

appliqué à l'entrée A. Dans ce cas, l'entrée B doit être au niveau H.
1. 3. 3. - MONOSTABLES REDÉCLENCHABLES
C'est une dernière catégorie dont nous n'avons pas parlé jusqu'ici. Si l'on regarde à
nouveau la figure 23, nous voyons qu'une nouvelle impulsion 3 à l'entrée de
commande n'a aucun effet sur la sortie Q du monostable lorsque celui-ci vient d'être
déclenché par l'impulsion 2. On dira que c'est un monostable non redéclenchables.
Par opposition, il existe des montages monostables redéclenchables, c'est-à-dire
qu'une nouvelle impulsion de commande survenant pendant que le monostable est
déclenché est prise en compte et prolonge l'impulsion de sortie d'une durée
équivalente à celle écoulée entre le début de la première commande et le début de la
seconde. Ceci est illustré à la figure 25.
238
La durée totale T' est bien la somme de T (constante de temps du circuit) et «t3-t2».
Une suite suffisamment rapprochée d'impulsions à l'entrée E maintiendrait en
permanence la sortie S au niveau H.
a) Réalisation avec une bascule D.
Le schéma comporte une seule différence avec celui de la figure 20. En effet, à la
figure 26, vous constatez que la diode D est reliée à l'entrée et non plus à la sortie.
Ce montage fonctionne avec une condition particulière pour le signal de commande.

Il faut que ce dernier ait une durée supérieure à la constante de temps T du
monostable. Ainsi, il s'agit d'un pseudo-monostable redéclenchable.
239
En effet, si l'entrée CK est ramenée prématurément au niveau L, la diode D,

polarisée en direct, conduit et l'entrée CLEAR n'atteint jamais le niveau H puisque le
condensateur C se décharge aussitôt. La sortie Q resterait donc en permanence à
l'état H.
Pour le fonctionnement du circuit en monostable redéclenchable, il suffit après une

première impulsion de commande, de ramener l'entrée au niveau L et
immédiatement la ramener au niveau H avant que la période T ne se soit écoulée.
A chaque fois que l'entrée est ramenée au niveau L puis au niveau H, un nouveau
cycle de charge du condensateur recommence.
b) Réalisation avec un circuit intégré.
Le montage illustré à la figure 27 est un vrai monostable redéclenchable qui utilise un

circuit intégré spécifique de type 74122 ou 74C122.
A l'état de repos, la sortie Q est toujours au niveau logique L.
Pour déclencher ce monostable, il est possible d'utiliser les quatre entrées A1, A2,
B1 et B2.
Il suffit d'envoyer une transition positive soit sur B1, soit sur B2, à condition que
l'autre entrée (B1 ou B2) soit au niveau H et que l'une des deux entrées A1 ou A2 au
moins soit au niveau L.
Si B1 et B2 sont au niveau H, il est également possible de déclencher ce monostable

par une transition négative en A1 ou A2.
240
Les deux composants câblés à l'extérieur CEXT et REXT déterminant la durée de

l'impulsion de sortie T.
L'entrée CLEAR active au niveau L est prioritaire, c'est-à-dire qu'elle positionne la

sortie Q au niveau L dès qu'elle se trouve activée.
Un exemple d'application des monostables redéclenchables est fourni par les

systèmes de détection de panne dans les circuits d'horloge.
En effet, il suffit de choisir une constante de temps du monostable légèrement

supérieure à la période d'horloge. Il suffira qu'un seul front d'horloge soit absent pour
que la sortie du monostable retombe à l'état de repos et permette le signalement d'un
incident.
2. - LES BASCULES DE SCHMITT
Une transition d'un niveau logique L à un niveau logique H, appliquée à l'entrée d'un
inverseur, peut être schématisée comme indiqué à la figure 28.
Schématisé ainsi, il apparaît que les signaux présents à l'entrée et à la sortie de

l'inverseur présentent des fronts bien droits, c'est-à-dire que la tension varie
instantanément d'un état logique à l'état logique complémentaire.
241
Or, ceci est une vision purement théorique. Les signaux réels s'éloignent de cette
représentation théorique et appliqués au même circuit logique, auraient la forme
représentée à la figure 29.
Il apparaît donc qu'un signal logique met un certain temps (ici t2 - t1) pour passer
d'un état logique à un autre.
Une deuxième remarque s'impose. Si l'on se réfère à la figure 30-a, il apparaît que la
tension présente des variations dues aux parasites ou aux «bruits».
Ces derniers sont définis comme des perturbations ou des variations de tension à
petite échelle sur un signal électrique.
Un buffer peut être défini comme un amplificateur de courant, c'est-à-dire un circuit

conservant la forme du signal et augmentant la puissance disponible à sa sortie.
242
Ce buffer présente, par exemple, un seuil de basculement égal à Vcc / 2, comme

représenté à la figure 30-a. Or, le signal d'entrée possède des perturbations. En
sortie, le signal logique n'est donc pas stable mais présente des oscillations comme
représenté à la figure 30-b.
En effet, les oscillations indésirables à l'entrée franchissent à plusieurs reprises le

seuil de basculement du buffer.
Il a donc été nécessaire de concevoir des circuits logiques qui puissent palier ces
deux types d'inconvénients.
Ce sont les bascules de Schmitt ou encore triggers de Schmitt. L'idée

fondamentale est de créer deux seuils de basculement, l'un sur le front montant d'un
signal, l'autre sur le front descendant de ce signal. Ceci est représenté à la figure 31.
A l'instant t1, la tension présente à l'entrée atteint le seuil de basculement VT+, la

sortie passe très rapidement du niveau logique L au niveau logique H, bien que le
seuil VT+ soit franchi plusieurs fois au cours des oscillations présentes à l'entrée du
trigger.
Au cours du front descendant, c'est à l'instant t2 que le signal d'entrée franchit le

seuil de basculement VT-. La sortie passe alors très rapidement du niveau logique H
au niveau logique L.
Les deux instants de basculement sont les deux instants où le signal franchit pour la
première fois le seuil considéré. Il est évident que plus la différence (VT+) - (VT-) est
importante, plus ce circuit sera fiable et insensible aux fluctuations parasites
superposées au signal originel. Cet écart de tension entre les deux seuils est appelé
hystérésis. C'est une caractéristique propre à un trigger de Schmitt. Le cycle
d'hystérésis est représenté à la figure 32.
243
Les flèches sur ce schéma indiquent le sens de parcours des tensions à l'entrée et à
la sortie du trigger.
Il apparaît clairement que la sortie passe du niveau L au niveau H dès que le seuil
VT+ est franchi à l'entrée de la bascule (flèche bleue). De même, il faut que la
tension d'entrée descende à VT- pour que la sortie passe du niveau H au niveau L
(flèche rouge).
La différence (VT+) - (VT-) constitue également la «marge de bruit» qui est l'écart de
tension qu'un signal peut avoir sans entraîner d'incident particulier sur le
fonctionnement d'un circuit. La figure 33 présente l'allure d'un signal présent à
l'entrée d'une bascule de Schmitt.
A un moment donné, l'entrée a franchi le seuil VT+, la sortie est donc au niveau H.
On aperçoit les perturbations du signal d'entrée, mais ce signal n'atteint jamais le

seuil VT-, donc l'entrée est considérée en permanence à l'état H.
Le symbole suivant ( ) indique qu'un circuit logique possède un cycle

d'hystérésis.
244
Des exemples sont donnés à la figure 34.
2. 2. - RÉALISATIONS PRATIQUES DES TRIGGERS DE SCHMITT
2. 2. 1. - TRIGGER DE BASE
Dans le trigger de la figure 35, deux résistances R1 et R2 sont associées à un buffer.
Les deux résistances sont montées en pont diviseur de tension. L'entrée du buffer a
une résistance très élevée, de l'ordre de quelques dizaines de MΩΩ (en technologie
CMOS). L'effet de ce buffer sera donc négligé sur le pont diviseur de tension. Pour
cela, R1 et R2 auront des valeurs assez grandes. Par exemple, R1 = 22 kΩ Ω et R2 =
100 kΩΩ.
Dans ce cas, nous avons la relation suivante :

245
Appliquons à l'entrée E le signal indiqué à la figure 36.
Au départ, V1 = Vu = 0 volt. Au fur et à mesure que V1 augmente, la tension

d'entrée du buffer Vo augmente aussi et Vu reste nulle. En effet, il faut que Vo
atteigne Vcc / 2 pour que la sortie S bascule au niveau H.
La tension V1 nécessaire au basculement du buffer est la tension de seuil supérieur

VT +.
A partir de la relation précédente, exprimons cette tension V1 de basculement.
Juste avant le basculement, la tension Vo est donc égale à Vcc / 2 et la tension de

sortie Vu est encore nulle. Remplaçons Vo et Vu par leur valeur dans l'équation .
La tension V1 de basculement que l'on appelle VT+ est donc donnée par la relation
.
246
Si l'on remplace dans le cas présent R1 et R2 par leur valeur et sachant que la
tension d'alimentation est de 5 volts, on obtient une tension de basculement de :
Ceci est donc la valeur du seuil supérieur.
Tant que la tension V1 restera supérieure à la tension de seuil inférieur VT-, la sortie
S restera au niveau H (donc à la tension Vcc).
Quand la tension d'entrée V1 redescend, le buffer bascule au niveau L pour Vo =

Vcc / 2.
Calculons donc VT- à l'aide de l'équation en remplaçant Vo par Vcc / 2 et Vu par

Vcc.
d'où :
On obtient la relation :
Remplaçons R1, R2 et Vcc par leur valeur numérique :
Le seuil inférieur est donc de 1,95 volt.
L'hystérésis vaut (VT+) - (VT-) = 3,05 - 1,95 = 1,1 volt.
Il serait par ailleurs possible d'augmenter la valeur de l'hystérésis en prenant une

valeur pour R1 supérieure à 22 kΩ Ω.
247
2. 2. 2. - TRIGGER RÉALISÉ AVEC DES PORTES NAND
Ici, nous n'utilisons pas de résistances. Ce trigger est représenté à la figure 37. Il
comprend trois portes NAND à trois entrées réalisées en technologie CMOS. Le
fonctionnement de ce trigger utilise la propriété suivante : la tension du seuil de
basculement est fonction du nombre d'entrées reliées ensemble sur lesquelles est
appliqué le signal de commande. Ce seuil sera d'autant plus élevé qu'il y aura
d'entrées reliées ensemble.
A l'état de repos, l'entrée E et la sortie S sont au niveau logique L. Quand la tension

à l'entrée augmente et atteint VT+, la porte 1 commute, l'entrée SET passe au niveau
L et la sortie S au niveau H.
Quand la tension à l'entrée E redescend et franchi le seuil VT-, la porte 3 commute et

sa sortie passe au niveau H. La sortie S commute également et repasse au niveau L.
Donc ce montage est bien un trigger possédant deux seuils de basculement VT+ et
VT-. L'hystérésis (VT+) - (VT-) vaut environ 1 / 3 de Vcc soit 1,66 volt pour Vcc = 5
volts.
Si l'on veut réduire l'hystérésis à 1 / 6 de Vcc, il faut réunir seulement deux entrées
de la porte 1. Ceci est indiqué à la figure 38.
248
Ainsi, le seuil VT+ est diminué.
Ce circuit particulier est souvent utilisé comme bascule de Schmitt disponible sous
forme de circuit intégré de la famille CMOS.
2. 3. - APPLICATIONS DES BASCULES DE SCHMITT
Les applications des bascules de Schmitt sont nombreuses et quelques-unes ont

déjà été traitées. C'est le cas lorsqu'il s'agit de débarrasser certains signaux
rectangulaires de parasites ou d'améliorer des fronts montants ou descendants qui
varient trop lentement.
Dans le chapitre 3, le trigger sera présenté dans un montage astable.
2. 3. 1. - TRANSFORMATION D'UNE SINUSOÏDE EN UN SIGNAL

RECTANGULAIRE
Le montage est celui indiqué à la figure 39. A l'entrée est appliqué un signal
sinusoïdal de fréquence F. A la sortie, on obtient un signal rectangulaire de
fréquence identique F. Les deux résistances R1 et R2 constituent un pont diviseur de
tension et C est un condensateur qui sert à découpler le signal d'entrée par rapport à
l'entrée du trigger de Schmitt.
249
Si l'on veut obtenir un signal carré à la sortie, on choisira de fixer une tension V1 qui
soit égale à (VT+) - (VT-) / 2. Ceci apparaît clairement à la figure 40.
Ce montage peut servir à convertir une tension sinusoïdale produite par une
génératrice tachymétrique en un train d'ondes possédant une fréquence
proportionnelle à la vitesse de rotation de la génératrice.
250
2. 3. 2. - CIRCUIT ANTI-REBOND
Dans le montage présenté à la figure 41, il s'agit de délivrer une impulsion de tension
sans que se manifeste un phénomène de rebond à la fermeture du contact.
A la fermeture de l'interrupteur, il y a rebondissement des contacts, mais le

condensateur C limite les variations de potentiel au point Vc et l'hystérésis du trigger
permet de conserver le niveau logique H en sortie.
2. 3. 3. - DÉTECTEUR DE LUMIÈRE
Le montage de la figure 42 permet de détecter un certain seuil de lumière pour

commander, par exemple, l'extinction d'une lampe.
251
F est une résistance photosensible dont la valeur diminue quand la lumière

augmente.
Arrivé à un certain seuil d'éclairement, le point A dépasse le seuil VT+ du trigger de

Schmitt et la sortie bascule au niveau logique L.
Même si l'intensité lumineuse subit de légères fluctuations, la sortie reste au niveau

L.
Ce montage fonctionne également dans le sens inverse. Quand l'intensité lumineuse

diminue, le point A franchit le potentiel VT- et la sortie repasse au niveau H.
3. - LES CIRCUITS MULTIVIBRATEURS OU OSCILLATEURS ASTABLES
Un oscillateur est un circuit électronique qui génère un signal périodique. Ces

signaux sont de deux types.
Tout d'abord, il existe des signaux sinusoïdaux utilisés dans les techniques de
radiocommunication. C'est l'onde porteuse du signal radio et du signal T.V.. Ce type
d'onde est généré également dans les synthétiseurs de notes musicales, dans la
technologie du radar...
Ensuite, le deuxième type de signal qui nous intéresse plus particulièrement ici, est le
signal rectangulaire, propre à la technologie numérique.
En effet, ce signal se caractérise uniquement par des transitions d'un niveau H à un

niveau L et vice-versa à une fréquence déterminée par le circuit générateur. Ce
circuit est généralement appelé multivibrateur astable. Ce circuit possède deux
états logiques L et H instables. La sortie bascule périodiquement d'un état logique à
l'autre état complémentaire. Ceci est indiqué à la figure 43.
T est la période du signal rectangulaire déterminée par les caractéristiques propres

du montage.
252
La fonction principale de ce signal dans les circuits logiques est de fournir une
horloge appelée généralement clock. Cette horloge est nécessaire dans les circuits
logiques synchrones où les changements d'état logique en différents point du circuit
se font soit au front montant, soit au front descendant de l'horloge.
Actuellement, les circuits d'horloge se rencontrent dans les ordinateurs, dans les
appareils de mesure du temps, de la fréquence, pour la transmission de données....
3. 2. - DIFFÉRENTS MONTAGES D'ASTABLES
Nous allons passer en revue un certain nombre de montages multivibrateurs.
3. 2. 1. - MONTAGE UTILISANT UN TRIGGER DE SCHMITT
La figure 44 vous présente un oscillateur utilisant un trigger de la famille CMOS.
A la mise sous tension du montage, la tension Vc est nulle et la sortie est donc au
niveau H.
Ainsi qu'il apparaît à la figure 45, le condensateur C se charge à travers la résistance

R et à l'instant t1, Vc atteint le seuil VT+ du trigger. La sortie bascule et passe au
niveau L : le condensateur entreprend sa décharge à travers R et à l'instant t2, Vc
atteint le seul VT- du trigger.
253
La sortie repasse ainsi au niveau H et le phénomène se reproduit ainsi indéfiniment.

La période d'oscillation T est définie par la relation :
Note :
ln est le symbole de la fonction logarithme népérien. Une calculatrice permet le

calcul.
Ω, C = 0,1 µF, Vcc = 5 volts, VT+ = 3,05 volts, VT- = 1,95 volt, on
Pour R = 100 KΩ
trouve :
T ≅ 8,9 ms et f oscillation ≅ 112 Hz.
Ce montage est donc simple mais présente un inconvénient. En effet, les seuils VT+
et VT- sont fonction de la tension d'alimentation Vcc ; ce montage ne présente donc
pas une stabilité absolue en fréquence, mais peut avoir des fluctuations liées aux
variations de la tension Vcc. Pour une variation de Vcc de 5 volts à 15 volts, la
fréquence peut varier de 4 à 5 %.
Néanmoins, ce montage peut être employé pour des applications ne nécessitant pas
une grande stabilité et une grande précision.
D'ailleurs, l'emploi d'une alimentation régulée améliore sensiblement la stabilité du

montage oscillateur.
254
3. 2. 2. - MONTAGE UTILISANT TROIS INVERSEURS
Ce montage est indiqué à la figure 46.
Il utilise le fait qu'il existe un temps de propagation ∆T pour chaque inverseur. Le

chronogramme indiqué à la figure 47 permet d'en comprendre le fonctionnement.
Quand le signal au point VI (ou V3) passe du niveau L au niveau H, il apparaît

clairement que la sortie correspondante bascule après un laps de temps égal à ∆T.
255
Il en est ainsi pour les trois inverseurs. La lettre «a» sur la figure 47, montre
l'évolution du point VI au point V3. L'entrée VI re-bascule donc après 3 ∆T. La
période du signal vaut 6 ∆T et sa fréquence . ∆T est exprimé en secondes.
Ce circuit permet d'obtenir un oscillateur à fréquence élevée car les temps de

propagation ∆T sont relativement courts. Si l'on veut réduire la fréquence
d'oscillation, il suffit d'ajouter d'autres inverseurs. Leur nombre doit rester impair.
∆T.
Si n est le nombre d'inverseurs, la fréquence d'oscillation vaut 1 / 2n∆
Avec ce montage, la stabilité est toujours fonction de la tension d'alimentation, de la

température et de la charge située à sa sortie, donc du circuit logique qu'il doit
piloter.
Il est possible d'améliorer ce montage en y intégrant trois composants passifs

comme illustré à la figure 48.
256
Le chronogramme relatif au fonctionnement est situé à la figure 49.
A l'instant t0, la sortie S est au niveau L et l'entrée de l'inverseur 1 est au niveau H.

Le potentiel du point V1 va donc décroître et dès que ce potentiel atteint le seuil de
basculement de l'inverseur 1, soit pour Vcc / 2, les trois inverseurs vont basculer en
chaîne. La sortie de l'inverseur 2 passe du niveau H au niveau L à l'instant t1 soit
une chute de tension de -Vcc et le point V1 se retrouve au potentiel (Vcc / 2) -Vcc =
-Vcc / 2.
Or, la sortie est passée au niveau H, donc le potentiel de ce point V1 va croître

jusqu'à + Vcc / 2 (instant t2) où les trois inverseurs vont commuter simultanément.
Le point V1 se retrouve (Vcc / 2) + Vcc = 3 / 2 Vcc.
Finalement, on assiste à une série de charges et de décharges du condensateur C et

chaque fois que le point V1 franchit le seuil de basculement de l'inverseur 1, l'état de
la sortie change.
A titre indicatif, la fréquence d'oscillation est donnée par la formule :
Cet oscillateur est insensible aux variations de la tension d'alimentation Vcc et sa

stabilité en fréquence est d'autant meilleure que sa fréquence est basse. En effet, la
fréquence dépend principalement des trois composants R1, R2 et C.
257
3. 2. 3. - MONTAGE ASTABLE UTILISANT DEUX INVERSEURS
Ce montage est présenté à la figure 50. La fréquence d'oscillation est donnée par la
formule . La valeur de la résistance R2 doit être au moins dix fois

supérieure à celle de R1.
Par ailleurs, les valeurs de C et de R1 ne doivent pas être trop faibles, car l'inverseur
2 ne peut fournir un courant en sortie très élevé.
Il est toujours possible de mettre une résistance R1 variable. Ceci permet d'ajuster
la fréquence de sortie de l'oscillateur.
Il est également possible de faire varier le rapport cyclique ℜ du signal rectangulaire.
La figure 51 représente ce rapport cyclique ℜ.

258
Le montage suivant indiqué à la figure 52 permet de faire varier ce rapport cyclique

ℜ.
Le chronogramme situé à la figure 53 permet d'expliciter le fonctionnement de cet

oscillateur.
259
A l'instant t1, la sortie S est au niveau L et le point A au niveau H.
Le point B est alors au potentiel -Vcc / 2, comme nous le verrons à la fin de ce

raisonnement, Vcc étant la tension d'alimentation du montage.
Le condensateur C se décharge donc à travers la diode D2 et une partie du

potentiomètre P1 puisque le point A est au potentiel + Vcc et le point B au potentiel -
Vcc / 2.
A l'instant t2, le condensateur C est complètement déchargé.
Le point B est au potentiel 0 volt.
Le potentiel du point B continue d'augmenter puisque le point A est toujours au

potentiel + Vcc.
Le condensateur C se charge maintenant à travers la même diode D2 jusqu'à

l'instant t3.
De l'instant t1 à l'instant t3, seule la diode D2 conduit, la diode D1 étant polarisée en

inverse.
C'est le même courant IL qui décharge dans un premier temps le condensateur C

puis le charge dans un deuxième temps.
A l'instant t3, le point B est au potentiel + Vcc / 2, donc l'inverseur 1 bascule ainsi
que l'inverseur 2.
Le point A passe au potentiel 0 et la sortie S au potentiel + Vcc.
Le potentiel de la sortie S a augmenté instantanément de + Vcc, donc le potentiel du

point B fait de même et passe ainsi à + 3 / 2 Vcc.
De l'instant t3 à t5, les mêmes phénomènes que ceux décrits ci-dessus se

reproduisent ; mais cette fois-ci, c'est la diode D1 qui conduit et la diode D2 qui est
polarisée en inverse.
De t3 à t4, le condensateur C se décharge, puis de t4 à t5, C se charge.
Quand le potentiel du point B arrive au seuil de basculement de l'inverseur + Vcc / 2,

les deux inverseurs basculent.
La sortie S qui se trouvait à + Vcc passe au potentiel 0 volt, soit un front négatif de -
Vcc qui est transmis intégralement au point B par le condensateur C. Ce point B qui
était à un potentiel de + Vcc / 2 passe donc à :
260
Nous sommes revenus au point de départ de notre explication et un nouveau cycle

peut recommencer.
En faisant varier la position du curseur du potentiomètre P1, les constantes de temps

de charge et de décharge de C (celle relative à la période t3 - t1 et celle relative à la
période t5 - t3) varient.
Ainsi, le rapport cyclique ℜ varie.
3. 2. 4. - ASTABLE RÉALISÉ AVEC LE CIRCUIT INTÉGRÉ 555
Ce circuit déjà utilisé dans un montage pseudo-monostable peut l'être pour constituer
un oscillateur. Son schéma est indiqué à la figure 54.
L'interrupteur I est fermé lorsque Q est au niveau L et ouvert lorsque Q est au niveau
H, ainsi qu'à la mise sous tension.
261
Le fonctionnement de l'oscillateur est représenté sous forme de chronogramme à la

figure 55.
A la mise sous tension, le condensateur C se charge à travers les résistances en

série RA et RB puisque l'interrupteur I est ouvert (Q est au niveau H).
La table de vérité de la figure 56 vous indique le fonctionnement de la bascule RS.
Lorsque la tension Vc atteint 2 / 3 Vcc, l'entrée R passe au niveau H, donc la sortie

Q passe au niveau L. Ceci ferme l'interrupteur I.
262
Le condensateur C se décharge à travers la résistance RB. La constante de

décharge vaut θ1 = RB C. Lorsque Vc atteint le seuil 1 / 3 Vcc, l'entrée S passe au
niveau H et Q repasse au niveau H. Le condensateur C se recharge avec une
constante de temps θ2 = (RA + RB) C et le cycle continue ainsi indéfiniment.
La période T du signal rectangulaire, ainsi que le rapport cyclique ℜ, sont donnés par
les formules suivantes :
T = 0,7 (2 RB + RA) C
ℜ = (RA + RB) / (RA + 2 RB)
Il est donc possible de faire varier ces deux paramètres en modifiant les valeurs
respectives des trois composants RA, RB et C.
3. 2. 5. - MONTAGES OSCILLATEURS UTILISANT UN QUARTZ
Presque tous les montages vus précédemment utilisent des réseaux RC.
Ces montages peuvent avoir une stabilité insuffisante pour certaines réalisations.
Des oscillateurs à quartz sont donc utilisés quand une stabilité élevée est requise
pour un montage.
Ce critère de stabilité intervient dans les horloges mesurant le temps dans lesquelles
une stabilité de 10-6, soit 1 seconde sur 13 jours environ, est couramment atteinte.
Dans les circuits numériques travaillant à leur vitesse limite, une grande stabilité est
également nécessaire pour ne pas dépasser les normes de fonctionnement des
circuits intégrés.
Un autre exemple est fourni par les systèmes de communications à

microprocesseurs où une très bonne stabilité est requise.
a) Les cristaux de quartz
Le quartz est de silice (Si02) cristallisée dans le système hexagonal.

263
Il existe trois axes de symétrie dans la structure cristalline du quartz comme le

Ce sont :
• l'axe optique ZZ' passant par les sommets.

• l'axe mécanique XX' passant par les arêtes.
• l'axe électrique YY' perpendiculaire aux faces de l'hexagone.
En électronique, le quartz est représenté par le symbole de la figure 58-a.

264
La figure 58-b montre l'aspect du boîtier couramment utilisé pour les quartz.
Voyons à présent leurs propriétés physiques.
b) L'effet piézo-électrique.
Dans les oscillateurs électriques, on utilise une lamelle de quartz taillée dans le
cristal selon l'un des axes vus précédemment.
Lorsque l'on applique une tension alternative aux bornes de cette lamelle, celle-ci se
déforme et entre en vibration mécanique.
On remarque que l'amplitude des vibrations mécaniques est maximale pour une
certaine fréquence de la tension alternative : ceci constitue la fréquence de
résonance de la lame de quartz qui dépend principalement de l'axe choisi pour la
taille, des dimensions, et de l'épaisseur de cette lamelle.
265
Lorsque le cristal de quartz est à la résonance, il se comporte comme un circuit

accordé qui aurait comme structure celle représentée à la figure 59.
Voici quelques valeurs typiques des éléments de ce circuit.
• L =3H
• Cs = 0,05 pF
• R = 2 kΩ
• Cm = 10 pF
La capacité de Cm est due au montage (d'où son nom : capacité de montage) de la

lame de quartz entre deux armatures métalliques qui forment un condensateur.
Le circuit série L, Cs, R est le circuit équivalent au cristal lui-même. Remarquez la

faible valeur du condensateur Cs et par contre, la valeur importante de l'inductance L
par rapport à celles obtenues avec des bobinages. C'est cette dernière
caractéristique qui donne au quartz un facteur de qualité Q = (Lω ω) / R très élevé. Ce
facteur Q a couramment une valeur de plusieurs milliers voire de plusieurs dizaines
de milliers alors qu'il dépasse rarement 100 dans les circuits LC discrets. Ce facteur
de qualité permet d'obtenir des oscillateurs à quartz d'une très bonne stabilité en
fréquence.
On peut définir deux fréquences de résonance distinctes pour ce cristal :
la fréquence de résonance série due au cristal lui-même et pour laquelle

l'impédance est minimale car L entre en résonance avec Cs.
266
la fréquence de résonance parallèle due à la mise en parallèle sur le circuit R,

L, Cs de la capacité de montage Cm. Pour cette fréquence de résonance parallèle
que l'on appelle parfois improprement fréquence d'auto résonance, l'impédance aux
bornes du quartz passe un maximum comme pour tout circuit LC parallèle.
La figure 60 donne la courbe de l'impédance d'un quartz en fonction de la fréquence

du signal appliqué à ses bornes.
c) Oscillateurs à quartz.
On peut donc imaginer deux types d'oscillateurs selon que l'on utilisera la résonance
série ou la résonance parallèle.
Toutefois, les oscillateurs à résonance série sont plus précis et plus stables car ils
oscillent rigoureusement sur la fréquence du cristal lui-même.
Par contre, les oscillateurs utilisant la résonance parallèle sont tributaires de la valeur
de la capacité de montage Cm et d'autres capacités parasites du montage. Celles-ci,
mises éventuellement en parallèle sur le quartz, peuvent faire varier la fréquence de
l'oscillateur.
C'est donc les premiers que nous retiendrons généralement pour l'utilisation dans les
montages logiques ou à microprocesseurs.
267
La figure 61 en donne un exemple très simple.
Tout oscillateur est constitué d'un amplificateur et d'une réaction du signal de sortie
en phase avec le signal d'entrée.
Ici, les deux inverseurs en série jouent le rôle d'un amplificateur non inverseur alors
que la réaction est opérée par le quartz qui, à sa fréquence de résonance série, se
comporte comme une simple résistance et n'apporte donc aucun déphasage.
Le condensateur C et les résistances servent à faire osciller le montage au

démarrage jusqu'à ce que le quartz entre en résonance.
Au point milieu des deux résistances est prélevé le signal rectangulaire de sortie.
Cette théorie se termine donc avec ce montage utilisant un quartz.

268
CHAPITRE VII : LES NUMERATIONS DECIMALE, BINAIRE, ET LES

NUMERATIONS HEXADECIMALE ET OCTALE
Dans cette nouvelle leçon, nous envisagerons deux méthodes pour représenter les
nombres et nous aborderons les opérations qui s'y rattachent.
Chacune de ces méthodes fait appel à un système de numération dont la base est
différente.
La plus répandue, que vous connaissez bien, est celle qui utilise la base 10. L'autre,
employée dans les circuits numériques, est à base 2.
Nous n'allons pas reprendre toutes les notions d'arithmétique apprises à l'école mais
nous chercherons surtout à revoir certains points. Ces derniers vous seront utiles
pour une meilleure compréhension de l'arithmétique employée dans les circuits
d'électroniques.
1. - LA NUMÉRATION DÉCIMALE
Les nombres, quel que soit le système de numération utilisé, représentent des
signaux dont nous pouvons tirer des informations si nous connaissons le ou les
codes qui les régissent.
Le premier de ces codes consiste à adopter des graphismes pour représenter

des quantités différentes.
Les graphismes qui se sont généralisés pour nous, sont ceux qui nous ont été
transmis par les Arabes et qui constituent les chiffres arabes.
Le second code porte sur la pondération liée à chacun de ces chiffres.
En effet, ces graphismes, alignés à la suite les uns des autres, seront affectés d'un
poids en fonction de leur rang (le poids le plus faible étant affecté au rang le plus à
droite).
Ce poids, ou valeur, accordé au rang est variable selon la base du système utilisé
pour la numération.
Le troisième code détermine cette base de numération.
Dans le cas présent, il s'agit du système à base 10.
Les graphismes utilisés sont les suivants :
{ 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 }
Ils constituent la suite des chiffres arabes de zéro à neuf (10 symboles pour la base
10).
269
En utilisant ces règles strictes et à l'aide de ces symboles, nous pouvons représenter
tous les nombres entiers ou fractionnaires.
La figure 1 illustre, à l'aide des règles citées, la représentation du nombre 2048 (deux
mille quarante huit) en base 10. Il s'agit d'un nombre entier.
Il faut faire la distinction entre chiffre et nombre. Un chiffre est un graphisme, le

nombre représente un rapport ou une quantité (par rapport à une référence) et est
constitué d'un ou plusieurs chiffres.
Un nombre est dit entier quand il représente un rapport complet (quand ce rapport
forme un tout). Exemple : 74, 127, 1230, 2048 sont des nombres entiers.
Un nombre est dit fractionnaire quand, par opposition, il ne représente pas un rapport
entier et qu'il est l'expression d'une fraction.
Un nombre décimal est le résultat d'une fraction dont le dénominateur est une
puissance de 10.
Exemple : 12,7 ; 576,048
La partie décimale est séparée de la partie entière par une virgule (les anglo-saxons
remplacent la virgule par un point).
Dans la figure 1, les unités sont représentées par 100.

270
Par convention, 100 = 1 et d'une manière générale, b0 = 1 (b étant la base du

système de numération).
La figure 2 illustre la procédure de représentation d'un nombre fractionnaire décimal.
Cette façon d'attribuer un poids croissant selon le rang occupé par le chiffre à
l'intérieur du nombre s'appelle en terme général, une numération de position.
Dans le nombre, le chiffre qui occupe le poids le plus élevé se nomme : le chiffre le
plus significatif ou en abrégé C.L.P.S..
A l'opposé, celui qui occupe le rang le plus faible se nomme : le chiffre le moins
significatif ou C.L.M.S..
La virgule décimale se place entre les puissances positives et les puissances

négatives de la base.
Cette limite sépare la partie entière de la partie fractionnaire.
Le déplacement de cette virgule d'un rang vers les puissances positives de la base,
correspond à une division du nombre par la base.
A l'opposé, le déplacement de la virgule d'un rang vers les puissances négatives,

correspond à une multiplication du nombre par la base.
271
Cette numération de position qui distribue un poids à chaque rang prend aussi le
qualificatif de pondérée (du latin «pondus» qui signifie poids).
Le système de numération à base 10 est un cas parmi bien d'autres, car nous
pouvons utiliser d'autres bases pourvu que celle que l'on choisit soit un nombre
entier au moins égal à 2.
Par conséquent, pour savoir dans quelle base le nombre est représenté, il faudra le
faire suivre d'un indice précisant cette base.
Exemples :
102410 représente le nombre mille vingt quatre en base 10.
10002 représente le nombre un, zéro, zéro, zéro en base 2 (ce nombre correspond
à 8 en base 10).
Dans les relations humaines, nous n'utilisons pratiquement que des nombres en
numération décimale et, de ce fait, l'indice précisant la base disparaît.
Il faut noter également qu'un nombre représenté dans un autre système (autre que la
base 10), ne doit pas être prononcé de la même manière, mais en énumérant, du
poids le plus fort vers le poids le plus faible, chaque chiffre ou graphisme constituant
ce nombre.
2. - LA NUMÉRATION BINAIRE
Ce système reprend les mêmes règles que la numération décimale.
Comme son nom l'indique, il est fondé sur deux valeurs représentées par les
graphismes suivants : { 0 , 1}.
La numération à base 2 utilise, pour la représentation des nombres, la position

occupée par le chiffre dans le nombre et accorde à cette position un poids défini
préalablement.
Nous retrouvons les trois points principaux utilisés aussi en décimal, c'est-à-dire :
• le graphisme
• la pondération
• la base de numération.
La numération à base 2 est, dans ce genre de représentation des nombres, le

système le plus simple, donc celui que la machine pourra le mieux interpréter car il
ne comporte que deux symboles.
Par contre, il ne présente pas un grand avantage en ce qui concerne la contraction

dans la figuration des nombres.
Exemple : 19 en décimal s'écrit en binaire (c'est-à-dire en base 2) : 10011.

272
Cette même quantité est représentée par deux graphismes en base 10 alors qu'il en
faut 5 en base 2.
La figure 3 illustre la représentation des nombres en numération pondérée à base 2.
Pour trouver l'équivalent décimal du nombre binaire 101101 de l'exemple de la figure

3, on prélève, pour chaque 1 binaire, la valeur décimale du poids occupé par le rang
de chacun de ces chiffres. On additionne ensuite chaque résultat partiel. Cette
somme correspond au nombre décimal équivalent.
Dans ce cas, 25 + 23 + 22 + 20 soit 32 + 8 + 4 + 1 = 45. Le nombre décimal 45 est

l'équivalent du nombre binaire 101101.
La base constitue en quelque sorte un récipient. Pour mesurer une quantité donnée,
plus le récipient est grand, plus le nombre de récipients comptabilisant, ou contenant,
cette quantité sera faible.
Ainsi, si l'on n'utilise que quatre rangs ou poids différents :
• en base 2, on pourra compter de 0 à 1510 (de 0 à 11112) alors qu'en base 10,
on pourra compter de 0 à 999910.
Dans les systèmes numériques, on est amené à transformer du binaire en décimal

ou inverse.
Pour cette opération inverse, on peut utiliser également le tableau de la figure 3.

273
Soit à transposer le nombre 27 en son équivalent binaire.
On décompose ce nombre en la somme des poids binaires (notés en décimal)

contenus dans ce nombre. On transpose chacun de ces poids en binaire (à l'aide du
tableau, figure 3) et on effectue la somme (figure 4).
27 = 16 + 8 + 2 + 1
Une autre méthode consiste à diviser successivement par 2, le nombre décimal. Le

reste de chaque division, ainsi que le dernier quotient, constituent l'équivalent
binaire. Ce dernier quotient correspond au chiffre de rang le plus élevé du nombre
binaire ainsi obtenu.
Soit à transposer 2910 en binaire. La figure 5 explicite cette autre méthode.
Comme dans le système décimal, les nombres fractionnaires doivent être

représentés. La partie entière est séparée de la partie fractionnaire par une virgule
(les anglo-saxons utilisent un point).
Le poids des rangs est représenté par le nombre correspondant à la base de

numération affecté, en exposant, de l'ordre chronologique du rang précédé du signe
négatif.
Les exposants négatifs correspondent à des fractions, d'où l'appellation de nombres

fractionnaires.
274
Exemples :
La figure 6 représente la procédure d'écriture d'un nombre fractionnaire en binaire.
Les nombres binaires sont, pour nous, difficiles à manipuler et compliqués à lire.
Quand un dialogue doit s'établir entre le technicien et la machine, on a recours au
codage de l'information binaire. Par exemple, le code BCD (Binaire Codé Décimal),
permet de lire ou de transposer plus facilement l'information.
Ce code ne fait appel qu'aux nombres binaires 0000 à 1001 (0 à 910).

275
Chaque groupe de quatre bits (bit = binary digit = chiffre binaire) représente en
partant de la droite son équivalent décimal et le poids affecté à son rang.
Le poids le plus faible est toujours situé le plus à droite.
Exemple : 9910 s'écrit en binaire pur 01100011.
En BCD, il devient :
99 en décimal s'écrit en BCD : 1001 1001.
En résumé, c'est le système de représentation décimal mais on remplace les chiffres

décimaux par leurs équivalents binaires.
3. - LES NUMÉRATIONS HEXADÉCIMALE ET OCTALE
Dans certaines machines, quand il est nécessaire d'introduire des données, on utilise
une autre base de numération. Il s'agit de l'hexadécimal (base 16).
La figure 7 donne l'équivalence pour les 32 premiers nombres entre le décimal, le

binaire, l'hexadécimal et l'octal.
276
En hexadécimal, les graphismes utilisés sont au nombre de 16. Ce sont :

277
{ 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F }
Cette notation simplifie la représentation des nombres.
Les erreurs, lors de la transposition des informations du technicien (hexadécimal) à

la machine (en binaire), sont considérablement réduites.
Ceci nécessite, à l'intérieur de la machine, un système de traduction de

l'hexadécimal en binaire (et inversement), car si les circuits numériques peuvent
interpréter plusieurs langages, elles «pensent» en binaire.
Exemple : le nombre 25510 s'écrit en hexadécimal : FF (alors qu'il s'écrit en binaire :

11111111).
On évite ainsi l'écriture d'un grand nombre de graphismes, supprimant par là les
erreurs d'inattention.
En continuant dans cette voie, il suffit que l'interpréteur soit à même de comprendre
un langage proche du langage parlé et le dialogue avec la machine se simplifie
considérablement. C'est l'orientation qui est donnée depuis quelques années déjà
pour les ordinateurs et les langages dits : «évolués».
La numération à base 8 est aussi utilisée en électronique numérique, on la désigne

sous le vocable : Octal.
Les graphismes que cette numération utilise sont les suivants :
{ 0, 1, 2, 3, 4, 5, 6, 7 }
La représentation des nombres dans cette numération s'effectue de la même

manière que pour celles décrites précédemment ; elle utilise la numération de
position.
Nous allons nous attarder un peu sur ces codes et prendre un exemple.
Soit à transposer le nombre décimal 99 en binaire, octal puis hexadécimal.
Pour transformer un nombre décimal en binaire pur, il faut décomposer ce nombre en

puissances de 2.
278
Reportons-nous à la figure 8 qui regroupe les puissances de 2, de 0 à 20.

279
Nous allons chercher quelle est la plus grande puissance de 2 comprise entièrement
et une fois dans le nombre décimal.
27 = 128 n'est pas contenu dans 99.
26 = 64 est contenu dans 99.
Mais 64 ne correspond pas entièrement à 99, il y a un reste : 99 - 64 = 35.
Nous continuons à chercher la puissance de 2 contenu dans 35 :
Nous cherchons le reste et continuons le processus jusqu'au reste nul.
35 - 32 = 3
Reste : 3 - 2 = 1
Reste : 1 - 1 = 0. Nous obtenons ainsi :
99 = 26 + 25 + 21 + 20
La puissance de 2 nous indique le rang correspondant au poids binaire contenu

entièrement et une fois dans le nombre décimal considéré. C'est pourquoi nous
placerons un 1 (binaire) à l'endroit du rang indiqué en exposant (voir figure 3). C'est
ce qui est réalisé figure 9.
Nous venons de transposer un nombre décimal en son équivalent binaire.
Pour passer du décimal à l'octal, il est un moyen simple qui consiste à passer par le
binaire.
Le nombre binaire, équivalent du nombre décimal, que l'on désire transformer, est
scindé par tranches de trois chiffres en commençant par la droite. Chaque groupe de
trois chiffres représente un nouveau nombre. Chacun de ces nombres est transposé
280
en autant de chiffres en octal, l'ensemble de ces chiffres constituant le nombre octal

équivalent.
Le fait d'ajouter deux zéros en tête du nombre binaire ne change rien au nombre.
Pourquoi scinder le nombre binaire en tranches de trois chiffres ?
Parce que la base 8 correspond à une puissance entière de 2 (donc de la base 2),
en effet, 8 = 23. Dans la base 8, les graphismes ou chiffres que l'on peut attribuer aux
rangs vont de 0 à 7. Pour obtenir ces chiffres en binaire, il faut disposer de trois
rangs :
Il apparaît nettement que trois rangs, ou poids consécutifs pour représenter les sept
chiffres dont est constitué le système octal, sont nécessaires et suffisants.
Pour transformer un nombre décimal en un nombre hexadécimal, on utilise la même

méthode qui consiste à passer par le binaire. L'hexadécimal est aussi une puissance
entière du système à base 2. Mais puisque les graphismes sont au nombre de 16, on
découpera le nombre binaire par tranches de 4 chiffres que l'on transposera en
chiffres hexadécimaux afin d'obtenir le nombre hexadécimal.
Tout système de numération dont la base correspond à une puissance entière de 2,

pourra utiliser la même procédure. Par exemple, pour un système à base 32 (soit 25),
on scinde le nombre binaire en tranches de 5 chiffres. on obtient :
Regroupons nos résultats : 9910 ⇒ 11000112 ⇒ 1438 ⇒ 6316 ⇒ 3332
Dans cet exemple, le nombre hexadécimal ne comporte pas de lettre. Nous avons vu
à la figure 7 que ce système au delà de 9 comportait les lettres :
A, B, C, D, E, F
281
Ces lettres sont indispensables car il n'y a pas de chiffres prévus dans ce cas. On
pourrait très bien en inventer, n'importe quel dessin ferait l'affaire, mais, en
électronique digitale (instructions des microprocesseurs), elles sont employées
officiellement. De plus, il faudrait leur donner une prononciation.
Voyons maintenant un exemple utilisant ces lettres. Soit à transposer 23410 en son
équivalent en base 16 (hexadécimal). La figure 10 donne tout d'abord le déroulement
des opérations pour le passage en binaire.
Scindons le nombre binaire obtenu en tranches de quatre chiffres.
Le nombre 23410 a pour équivalent le nombre hexadécimal : EA.
Le nombre 25510 a pour équivalent le nombre hexadécimal : FF.
Cette façon de représenter un nombre avec des lettres peut paraître surprenante,
mais si vous réalisez des automatismes à microprocesseurs, vous devrez entrer les
instructions en hexadécimal et cette notation vous paraîtra alors naturelle.
Cette façon de scinder le nombre binaire en tranches de n chiffres pour obtenir

l'équivalent dans une autre base, puissance entière de 2, n'est pas applicable pour la
base 10, ou décimale (10 n'est pas une puissance entière de 2).
Pour représenter les dix chiffres de cette base, il faut, malgré tout, quatre rangs de
poids binaires. Ceux-ci sont, par conséquent, mal exploités puisqu'ils permettent la
représentation des seize symboles.
Les symboles décimaux, de 0 à 9, utilisent les combinaisons binaires de 0000 à

1001.
4. - VALEUR, SIGNE, COMPLÉMENT D'UN NOMBRE
Avec la numération, nous avons vu les chiffres et la manière la plus courante de les
organiser pour constituer les nombres.
282
Il reste cependant à préciser certains termes relatifs à ces nombres.
4. 1. - VALEUR NUMÉRIQUE ABSOLUE
La valeur numérique absolue est une des déterminations possibles d'une quantité
variable.
Nous avons vu que dans la numération de position, chaque graphisme utilisé

possède une signification en lui-même et, selon son rang dans l'ordre d'écriture du
nombre, on lui affecte un poids déterminé.
Cette double «pesée» constitue la valeur numérique absolue du nombre.
4. 2. - SIGNE D'UN NOMBRE
La valeur absolue d'un nombre est précédée du signe + (plus), quand ce nombre est
supérieur à zéro.
Dans le cas où ce nombre est inférieur à zéro, la valeur absolue est précédée du
signe - (moins).
Les nombres accompagnés du signe + seront appelés : les nombres positifs.
Ceux qui sont précédés du signe - englobent : les nombres négatifs.
L'ensemble des nombres positifs et négatifs prend l'appellation d'ensemble des

nombres relatifs.
Par convention, les nombres positifs ne sont pas représentés avec leur signe +.
Pour résumer :
la valeur absolue d'un nombre est la valeur qui lui est affectée par le système
de numération adopté et sans tenir compte de son signe. Cette valeur est
représentée entre 2 tirets verticaux :
• soit un nombre de valeur absolue : |256|

• soit un nombre positif : + 256 ou 256
• soit un nombre négatif : - 256.
Pour plus de précision et afin de dissocier le signe du nombre et celui des opérations
que l'on peut effectuer avec les nombres relatifs, ces derniers devraient être
représentés par leur valeur absolue et leur signe entre parenthèses.
Exemple : (+ 256), (- 128).
Dans les calculs courants, par simplification, on omet, à tort, les parenthèses.
283
4. 3. - COMPLÉMENT D'UN NOMBRE
Le complément d'un nombre est le nombre qu'il faut ajouter au premier pour en
obtenir un troisième, désigné par avance et servant en quelque sorte de référence.
Exemple :
Le complément du nombre 75 par rapport à la valeur numérique 87, désignée par

avance est :
87 - 75 = 12
L'importance du complément à une valeur arbitraire (comme dans cet exemple : 87)
n'est pas évident, sauf dans le cas de la soustraction.
Il existe, par contre, des cas particuliers, comme les compléments à 9 ou à 10 (en
système décimal), ainsi que les compléments à 1 ou à 2 (en système binaire), qui
nous serviront pour la réalisation des opérations dans les systèmes numériques
(soustraction et division).
Évidemment, dans ces systèmes qui utilisent la numération binaire, il s'agit des
compléments à 1 et à 2, mais pour une meilleure approche de ce processus, nous
commencerons par les compléments dans la numération à base 10.
4. 3. 1. - COMPLÉMENT A 9
Considérons un nombre, constitué de n chiffres, le complément à 9 de ce nombre est

celui qui est composé de la suite obtenue par la soustraction de chacun de ces n
chiffres, du chiffre 9.
Exemple :
Le complément à 9 du nombre 128 est :
999 - 128 = 871
871 est le complément à 9 du nombre 128.
Il faut, par conséquent, entendre par complément à 9, le complément de chacun des

chiffres composant ce nombre par rapport à 9.
Ce vocable est destiné à définir la valeur numérique qu'il faut ajouter à un nombre
désigné pour obtenir la puissance immédiatement supérieure à ce nombre, dans la
base utilisée, moins l'unité.
Exemple :
Reprenons le nombre 128.

284
La puissance ou valeur du rang, immédiatement supérieure à ce nombre, dans la

base 10 est :
103 ou 1000
La puissance supérieure moins l'unité est :
1000 - 1 = 999
Le complément à cette valeur est :
999 - 128 = 871
Le complément à 9 présente la particularité suivante :
La soustraction des deux termes (999 et 128) n'engendre aucun emprunt, ou

retenue, dans la colonne de poids supérieur.
Là encore, il s'agit d'un vocable qui est destiné à définir la valeur numérique qu'il faut
ajouter à un nombre désigné pour obtenir la puissance immédiatement supérieure à
ce nombre, dans la base utilisée.
Par conséquent, c'est le complément à 9 auquel on ajoute 1.
Exemple :
Cherchons le complément à 10 du nombre 128.
la puissance immédiatement supérieure est : 1000 (103).
le complément à 1000 de 128 est : 1000 - 128 = 872.
Autre façon :
Reprenons le complément à 9 précédemment obtenu et ajoutons 1 :
871 + 1 = 872
872 est le complément à 10 de 128.

285
Les figures 11-a et 11-b représentent les compléments à 9 et à 10 pour les nombres
de 1 à 9.
4. 3. 3. - LE COMPLÉMENT A 1
Il n'est plus question du système décimal mais du système binaire.
Le complément à 1 est l'équivalent binaire du complément à 9 décimal.
Le chiffre 9 est le dernier symbole graphique utilisé en base 10 avant de passer à la

puissance supérieure (ou rang de poids plus élevé).
De même, en base 2, le graphisme 1 est le dernier symbole utilisé avant de passer

au rang de poids plus élevé.
Pour résumer, le complément à 1 d'un nombre binaire est la valeur numérique qu'il
faut ajouter à ce nombre pour obtenir la valeur numérique immédiatement inférieure
à celle de la puissance supérieure.
Exemple :
Soit à trouver le complément à 1 de 1010.
• la puissance immédiatement supérieure à 1010 est : 10 000.

• la valeur numérique immédiatement inférieure est : 1111 (voir figure 7).
286
Posons l'opération :
Le nombre binaire 0101 est le complément à 1 de 1010. Si on additionne ces deux

nombres, on obtient : 1111.
Il faut noter qu'il suffit de remplacer les 0 par des 1 et vice-versa pour trouver le
complément à 1 d'un nombre binaire, la procédure est donc très simple.
C'est l'équivalent binaire du complément à 10 décimal, que nous connaissons déjà.
Puisqu'il s'agit de la valeur numérique qu'il faut ajouter à un nombre déterminé pour
obtenir la valeur de la puissance immédiatement supérieure, on peut l'obtenir en
prenant le complément à 1 et en lui ajoutant 1.
Exemple :
Soit à trouver le complément à 2 de 1010 :
On peut aussi le trouver en soustrayant le nombre 1010 de la valeur numérique

correspondant à la puissance immédiatement supérieure :
Dans les systèmes numériques, c'est la façon précédente qui est utilisée car elle est
plus facile à obtenir.
Ce complément est appelé : Complément vrai.
Une façon rapide de trouver le complément à 2 d'un nombre binaire, consiste à

énumérer ce nombre en partant de la droite (poids le plus faibles) et tous les 0
rencontrés jusqu'au premier 1 sont transcrits ainsi que ce premier 1, sans
changement, ensuite, systématiquement, on inverse tous les symboles
287
Ce complément va nous servir à réaliser les opérations dans les systèmes

numériques.
5. - RAPPELS SUR LES OPÉRATIONS DE BASE
Dans les explications qui concernent les compléments binaires à 1 et à 2, nous

avons dû effectuer quelques opérations binaires sans que vous ayez été informés
des règles qui les régissent.
Ces règles font l'objet du présent chapitre et toujours par souci d'une meilleure
approche, nous décrirons ces opérations en système décimal, puis en système
binaire.
Avant d'aborder ces opérations, il convient de rappeler les règles auxquelles

obéissent les signes affectés aux opérations et aux valeurs numériques des
nombres.
Les opérations de base que l'on est amené à mettre en oeuvre dans les systèmes
numériques sont :
la somme, ou addition et l'opération inverse qui est la différence ou

soustraction.
le produit, ou multiplication et l'opération inverse qui est le quotient ou

division.
l'élévation à une puissance nième et son opération inverse, l'extraction de la

racine nième.
Lorsque l'on écrit ces opérations qui portent sur des nombres, on doit les distinguer
les unes des autres par des symboles conventionnels qui sont les suivants :
• la somme ou addition : +
• la différence ou soustraction : -
• le produit ou multiplication : X
• le quotient ou division : /
• l'élévation de puissance : Nn
• l'extraction de la racine :
Les signes des opérateurs somme et produit ne devront pas être confondus avec
ceux employés fréquemment pour les opérations logiques correspondant à l'union et
à l'intersection (on emploiera de préférence, pour les opérations logiques, les
symboles suivants : ∪ pour l'union et ∩ pour l'intersection).
Les nombres relatifs sont représentés par une valeur numérique absolue associée à
un signe positif (+) ou négatif (-) selon qu'ils sont plus grands ou moins grands que
zéro.
288
Ce signe relatif, lié à cette valeur absolue, pour ne pas être confondu avec le signe
de l'opérateur, est placé, ainsi que la valeur absolue, entre deux parenthèses.
Le signe de l'opérateur, placé devant ces parenthèses, peut, selon l'opération,

modifier le signe relatif attribué à la valeur numérique absolue, de la façon suivante :
Si les parenthèses sont précédées du signe de la somme (+ : plus), le signe

de la valeur absolue contenue entre ces parenthèses n'est pas modifié.
Exemple :
Si les parenthèses sont précédées du signe de la différence (- ; moins), le

signe de la valeur absolue contenue entre ces parenthèses, doit être changé.
Exemple :
• (+ 70) - (+ 30) = 70 - 30 = 40 [ou ; (+ 40)]

• (+ 70) - (- 30) = 70 + 30 = 100 [ou ; (+ 100)]
Dans le cas du produit de deux nombres relatifs, la valeur absolue du résultat

est positive (+) si les deux nombres sont de même signe.
Exemple :
• (+ 5) x (+ 5) = (+ 25)
• (- 5) x (- 5) = (+ 25)
La valeur absolue du produit de deux nombres relatifs est négative, si ces deux
nombres sont de signes contraire.
Exemple :
• (+ 12) x (- 3) = (- 36)
La valeur absolue du quotient de deux nombres relatifs est positive, si les deux
nombres sont de mêmes signes.
Exemple :
• (+ 12) / (+ 3) = (+ 4)
• (- 12) / ( - 3) = (+ 4)
Le quotient peut aussi se noter de la façon suivante :

289
L'écriture sur une seule ligne avec la barre inclinée, symbole du quotient, est une
notation plus commode du point de vue dactylographique.
La valeur absolue du quotient de deux nombres relatifs, est négative, si ces

deux nombres sont de signes contraires.
Exemple :
• (+ 12) / (- 3) = (- 4)
• (- 12) / (+ 3) = (- 4)
5. 1. - L'ADDITION DÉCIMALE
En règle générale, pour l'addition ou pour la soustraction, on inscrit le premier terme,

puis en dessous, le ou les termes suivants, en plaçant dans les mêmes colonnes les
chiffres affectés à des poids identiques.
Pour l'addition, plus de deux termes peuvent être disposés les uns en dessous des
autres.
Nous additionnerons ensuite les chiffres de la colonne la plus à droite (de poids le
plus faible).
Dans le système décimal, tout résultat supérieur à 9 génère un report dans la

colonne suivante de poids immédiatement supérieur.
On additionne ensuite les chiffres alignés dans la seconde colonne, plus le report s'il
existe et ainsi de suite jusqu'à la dernière colonne occupée.
On positionne, dans le rang de poids supérieur, le report de la dernière colonne, s'il y

en a un.
La figure 12 représente la table de l'addition décimale. On désigne le premier terme

(à gauche des lignes et en caractères gras), puis le second terme (en caractères
gras, colonne supérieure). Le résultat est donné dans la case se trouvant à
l'intersection de la ligne et de la colonne correspondant aux termes choisis. dans la
partie en cyan, la somme des termes 1 et 2 impose un report dans la colonne de
poids supérieur.
290
Le résultat de cette opération est un total.
Exemple : Soit à additionner 75 et 46 : la figure 13 donne la procédure.

291
La somme ou addition ne se limite pas aux nombres positifs, comme nous l'avons vu
au début de ce chapitre, mais à l'ensemble des nombres relatifs.
D'une manière générale, elle donne pour résultat la somme des valeurs absolues
quand les nombres sont de même signe et la différence s'ils sont de signes
contraires.
Le signe du résultat est le même que celui des deux nombres qui a la plus grande
valeur absolue.
Exemple :
• (+ 75) + (+ 46) = (+ 121)

• (+ 75) + (- 46) = (- 29)
• (- 70) + (- 30) = (- 100)
5. 2. - L'ADDITION BINAIRE
Elle s'effectue de la même manière que l'addition décimale.
La numération étant à base 2, tout résultat supérieur à 1 génère un report dans la

colonne suivante.
La figure 14 représente la table de l'addition binaire. L'utilisation de cette table

s'effectue de la même manière que pour celle de l'addition décimale de la figure 12.
Dans la partie en cyan, la somme des termes 1 et 2 génère un report. On notera la
grande simplicité de cette table par rapport à celle de l'addition décimale.
Exemple : Soit à additionner 1310 et 510.
Effectuons la transformation de chaque nombre en binaire.
• 1310 ⇒ 11012
• 510 ⇒101 2
La figure 15 montre le processus d'addition de ces deux nombres binaires.

292
On obtient ainsi : 100102 ⇒ 1810
Les mêmes règles de signes s'appliquent aussi dans le cas des opérations binaires.
5. 3. - LA SOUSTRACTION DÉCIMALE OU DIFFÉRENCE
Comme pour toute opération, il conviendra de procéder avec ordre.
On pose le premier terme, puis on aligne en dessus le second terme, en faisant

coïncider, dans les colonnes, les poids identiques.
On commence la soustraction par la colonne la plus à droite (de poids le plus faible)
en prenant comme résultat le complément au chiffre soustrait, du chiffre
soustracteur.
Le chiffre soustrait est celui qui fait partie du nombre soustrait ; ce dernier
correspond au premier terme.
Le chiffre soustracteur est celui qui fait partie du nombre soustracteur ; ce dernier
correspond au second terme.
Si le chiffre soustrait a une valeur numérique inférieure à celle du chiffre

soustracteur, il y a génération d'un emprunt dans la colonne de poids immédiatement
supérieur, que l'on reporte sous forme de retenue dans cette même colonne, en
retranchant cette retenue au chiffre soustrait.
La figure 16 indique la table de soustraction décimale. Dans la partie en cyan, le

terme soustrait ayant une valeur numérique inférieure à celle du terme soustracteur,
l'opération génère un emprunt dans la colonne de poids plus élevé. Le résultat de
cette opération est une différence.
293
Exemple : Soit à soustraire 46 de 75.
La figure 17 montre le processus de cette soustraction en décimal.

294
En commençant par la colonne de poids le plus faible, on constate, dans cet

exemple, que l'on ne peut retrancher un nombre plus grand, d'un nombre plus faible.
On va devoir pratiquer un emprunt dans la colonne immédiatement supérieure.
Ainsi, nous pouvons réaliser la soustraction, le nombre soustrait n'est plus 5, mais :
10 + 5 soit 15, auquel nous pouvons retrancher 6. La différence est 9.
Cet emprunt d'une unité dans la colonne des dizaines, il faut à présent le retrancher
dans cette même colonne, sans quoi le nombre soustrait (75) verrait sa valeur
numérique modifiée (elle deviendrait égale à 85).
Une fois cette retenue effectuée, la soustraction peut continuer jusqu'à la dernière
colonne occupée.
Le résultat ou différence, est le complément du nombre soustracteur par rapport au

nombre soustrait.
Si on additionne le résultat et le nombre soustracteur, on retrouve le nombre

soustrait.
Dans le cas où le nombre soustrait a une valeur numérique plus élevée ou égale au
nombre soustracteur, l'opération est possible et le résultat est positif ou nul.
Dans le cas où le nombre soustrait a une valeur numérique inférieure, pour effectuer
l'opération, on utilise un artifice. Il en existe plusieurs, le plus simple consiste à
inverser les termes :
• le nombre soustrait devient soustracteur

• le soustracteur devient le nombre soustrait.
Quand on effectue cette inversion, on affecte à la valeur numérique du résultat le

signe négatif (-).
Ceci est une méthode rapide et pratique, car on peut utiliser aussi l'emprunt dans la
colonne immédiatement supérieure. Dans ce cas, on obtient le complément à 100 du
résultat.
On peut aussi procéder par addition du complément du nombre soustracteur au

nombre soustrait comme nous le verrons dans le chapitre consacré aux opérations
dans les machines numériques (le terme machine est utilisé ici pour désigner un
système travaillant avec des signaux numériques).
5. 4. - LA SOUSTRACTION BINAIRE
Dune façon générale, les opérations décimales ou binaires obéissent aux mêmes
règles.
On retranche, dans la colonne de poids le plus faible, le chiffre soustracteur du chiffre

soustrait, autrement dit on prend le complément du chiffre soustracteur par rapport
au chiffre soustrait.
295
Si le chiffre soustrait a une valeur numérique plus faible que celle du chiffre
soustracteur, il y a emprunt au terme soustrait de la colonne de poids immédiatement
supérieur.
On procède ainsi de colonne en colonne jusqu'à la dernière représentant le poids le

plus élevé.
De même que pour la soustraction décimale, si le terme soustrait a une valeur

numérique plus faible que le terme soustracteur, on inverse les opérateurs et on
affecte au résultat le signe (-).
La figure 18 représente la table de soustraction binaire, la case en cyan correspond

à un emprunt au terme soustrait de la colonne de poids immédiatement supérieur.
Là encore, on constate une grande simplicité dans cette table par rapport à celle de
la soustraction décimale.
Exemple : Soit à soustraire 510 de 1110.
Effectuons la transformation en binaire :
• 1110 ⇒ 10112
• 510 ⇒ 1012
La figure 19 montre le déroulement de la soustraction binaire.

296
• Le résultat est donc : 1011 - 101 = 110

• Soit en décimal : 1102 ⇒ 610
L'emprunt généré par l'opération de la colonne 22 est reporté sous forme de retenue
au nombre de la colonne de poids immédiatement supérieure (soit 23).
Les mêmes remarques que pour la soustraction décimale peuvent s'appliquer aussi
dans ce cas.
5. 5. - LE PRODUIT OU MULTIPLICATION DÉCIMALE
La multiplication est une suite d'additions. Par exemple, si on veut multiplier 15 x 5, il

suffit d'additionner cinq fois le nombre 15 avec lui-même pour obtenir le résultat.
Les tables de multiplication sont faites pour nous éviter ces suites d'additions.
Le nombre qui représente la quantité que l'on doit multiplier se nomme le

multiplicande.
Le second terme du produit se nomme le multiplicateur.
Ainsi, dans l'exemple précédent, 15 est le multiplicande et 5 le multiplicateur.
La figure 20 représente la table de multiplication.

297
La lecture du résultat s'effectue dans la case correspondant à l'intersection de la

ligne du multiplicande avec la colonne du multiplicateur.
La partie en cyan génère un report qui devra être ajouté au produit suivant.
Pour effectuer cette opération, on calcule le produit du chiffre occupant le rang le

moins élevé du multiplicateur avec chacun des chiffres affectés aux différents poids
du multiplicande, en commençant par le poids le plus faible.
Lorsque l'un de ces produits génère un report, celui-ci sera additionné au produit
suivant.
Quand ces produits sont effectués, ils constituent le premier résultat partiel.
Le second résultat partiel s'obtient en faisant le produit du second chiffre du

multiplicateur avec chacun des chiffres du multiplicande comme précédemment.
Ce second résultat partiel sera positionné sous le premier et en le décalant d'un rang
vers les poids plus élevés, car il s'agit d'un produit obtenu avec le chiffre du
multiplicateur occupant le rang de poids 101.
298
S'il y en a, les autres résultats partiels seront disposés sous les précédents, en
respectant le décalage dû au rang du chiffre multiplicateur.
Le résultat final sera exprimé en faisant la somme des résultats partiels.
Il faut noter qu'il y a autant de résultats partiels qu'il y a de chiffres au multiplicateur.
Exemple : Soit à multiplier 75 par 406.
La figure 21 décrit cette multiplication.
• Le produit de 0 par un nombre N est égal à 0.

• Le produit d'un nombre N par 0 n'a pas de sens, mais si l'on applique la
commutativité, on se replace dans le cas précédent et le résultat est égal à 0.
Le signe du produit est déterminé d'après les règles énoncées au début de ce

chapitre, car le produit s'applique aux nombres relatifs (non seulement aux nombres
positifs comme dans notre exemple). Nous rappelons ci-dessous ces règles qui
s'appliquent aussi aux opérations binaires :
• un nombre positif multiplié par un nombre positif donne un produit positif.

• un nombre négatif multiplié par un nombre négatif donne un produit positif
• un nombre négatif multiplié par un nombre positif donne un produit négatif
(l'inverse donne le même résultat quand au signe).
5. 6. - LE PRODUIT BINAIRE
Du système binaire, basé sur deux éléments, découle une simplification du calcul.
Cette simplification est encore plus sensible avec la multiplication. En effet, cette
299
opération ne génère aucun report ni emprunt. La figure 22 représente la table de

multiplication binaire.
Comme pour le système à base 10, la multiplication par 0 entraîne un résultat égal à
0. La multiplication par 1 entraîne la recopie du multiplicande.
La procédure d'obtention du résultat est identique à celle de la multiplication

décimale (ou pour tout autre multiplication dans un autre système de numération).
Exemple : Soit à multiplier 1110 par 2010.
Transformons ses deux nombres en binaire.
• 1110 ⇒ 10112
• 2010 ⇒ 101002
300
La figure 23 représente cette multiplication binaire.
Le résultat de ce produit est donc 110111002, ce qui est équivalent au nombre

décimal 22010.
5. 7. - LA DIVISION OU QUOTIENT DÉCIMAL
Le quotient, qui est l'opération inverse du produit, est par conséquent, une suite de
différences ou soustractions (le produit étant une suite d'addition).
Les règles de signes énoncées au début du chapitre s'appliquent au quotient décimal

ou binaire.
Le quotient est composé d'un nombre à diviser, que l'on nomme le dividende, d'un
nombre diviseur, que l'on nomme diviseur.
Le nombre de fois que l'on peut soustraire le diviseur du dividende, jusqu'à ce que
cela ne soit plus possible, nous donne le quotient. Si la dernière soustraction indique
un résultat nul, le quotient est dit entier (ou exact).
Si au contraire, il y a un reste, le quotient est dit approché.
Exemple : Soit à diviser 75 par 15.

301
La figure 24 expose une méthode possible.
Nous pouvons soustraire cinq fois le nombre 15 du nombre 75, par suite, le quotient
est 5 et puisque le dernier résultat est nul, le quotient est entier.
La multiplication du quotient par le diviseur, ajouté au reste s'il existe, redonne le

dividende.
La procédure d'obtention du résultat, dans la pratique, ne s'effectue pas selon cette

méthode de soustractions successives qui est trop longue. De ce fait, cette opération
est un peu plus délicate que les autres.
On commence par chercher combien de fois le diviseur est contenu entièrement

dans le nombre constitué par le ou les chiffres occupant les rangs de poids les plus
élevés du dividende.
Ce nombre constitue le premier dividende partiel. Le nombre de fois que le diviseur

est contenu dans ce premier diviseur partiel, constitue le premier chiffre affecté au
poids le plus élevé du quotient.
On soustrait ensuite le produit du diviseur par ce quotient partiel, du premier

dividende partiel et cette différence (plus grande ou égale à zéro) constitue, avec le
chiffre occupant le poids suivant du dividende, le second dividende partiel.
On cherche, à nouveau, combien de fois le diviseur est contenu dans ce second

dividende partiel et le produit du diviseur par le second quotient lui est soustrait.
On effectue ces opérations jusqu'à ce que le dividende ne possède plus de chiffre

significatif, si la dernière différence est égale à zéro, le quotient est dit exact, (le
dividende est un multiple entier du diviseur).
S'il n'en est pas ainsi, le quotient est dit approché et la division comporte un reste.
Exemple : Soit à diviser 405 par 3.

302
Pour plus de facilité, on peut disposer l'opération de la façon suivante :
La figure 25 donne la procédure adoptée pour effectuer cette division.
Nous sommes en présence d'un quotient exact (135), la dernière différence étant
égale à zéro. Le nombre 405 est un multiple de 3.
Cette procédure implique deux opérations :
• la multiplication
• la soustraction.
303
Ces opérations sont décrites aux chapitres 5.5 et 5.3 ainsi que les tables
correspondantes.
Ces opérations sont plus faciles à effectuer qu'à énumérer, car nous avons acquis
des automatismes.
Il n'est pas question de remettre en cause ces automatismes, mais ils font parfois
oublier les processus élémentaires que nous utilisons pour des tâches fréquentes.
En les rappelant, la similitude entre les opérations décimales et binaires apparaît

mieux et les procédures utilisées dans les machines numériques vous paraîtront plus
familières.
5. 8. - LE QUOTIENT BINAIRE
Le cheminement en vue de l'obtention du résultat est identique à celui de la division

décimale. Par conséquent, nous allons passer à un exemple.
La procédure pratique implique deux opérations :
• la multiplication ou produit
• la soustraction ou différence.
Ces opérations nous sont familières, leurs tables sont représentées dans les figures
22 et 18.
Soit à diviser 101012 (2110) par 112 (310).

304
La figure 26 représente la procédure utilisée qui est tout à fait analogue à la méthode
employée en décimal.
La division s'arrête là, car le reste est égal à zéro et il n'y a plus de chiffre, au
dividende, à combiner avec le reste.
Le résultat de la division est donc 1112 soit 710.
6. - PROCÉDURES EMPLOYÉES DANS LES SYSTÈMES NUMÉRIQUES
Les systèmes numériques, quand ils sont câblés ou programmés pour effectuer
certaines fonctions, remplissent leur tâche à chaque fois qu'ils sont sollicités et ceci
indéfiniment (ou presque), sans fatigue, ni lassitude et à très grande vitesse.
Ils peuvent répéter des procédures longues, sans erreur, avec pour seules initiatives
celles que le technicien aura prévu dans leur programmation.
Ces systèmes sont donc disciplinés mais sans imagination, ce qui implique que la
marche à suivre leur sera indiquée avec ordre et méthode ; chaque étape devra leur
être dictée et décortiquée.
Il apparaît que le technicien doit avoir une parfaite connaissance du problème que sa
machine devra traiter seule par la suite.
305
Dans le cas qui nous intéresse pour l'instant, il serait souhaitable de trouver une
procédure universelle pour la réalisation de ces opérations et en fonction de
l'opérateur (désignation de l'opération), certaines étapes pourraient être rendues
transparentes.
Si cette solution peut paraître longue, nous savons que cela ne présente pas
vraiment un gros inconvénient, compte-tenu de la vitesse à laquelle ces calculs sont
effectués (sauf pour des cas particuliers : calculs de balistique... où la vitesse de
calcul est primordiale).
Le registre
Avant d'approcher ces méthodes, il faut encore préciser quelques points. A ce sujet,
nous allons empiéter sur la suite, en parlant de registre.
Lorsque l'on désire effectuer une opération dont le résultat ne peut être trouvé
mentalement, on prend une feuille de papier et l'on y inscrit les nombres : on pose
l'opération.
Si l'on est appelé à une autre tâche urgente à ce moment là, celle-ci achevée, nous
revenons auprès de notre feuille de papier sur laquelle nous retrouvons les nombres
précédemment enregistrés.
Il y a mémorisation des informations.
Si nous entrons des informations dans une machine numérique, à l'aide d'un clavier,
avant d'effectuer des transformations sur ces informations, il faut les stocker, les
mettre en mémoire.
Dans ces machines, ces mémoires sont des registres (étymologiquement, un

registre est un livre dans lequel on consigne des faits ou actes dont on veut garder le
souvenir).
L'information élémentaire en binaire est le «bit» (binary - digit = chiffre binaire).

Cette information est soit 0, soit 1, ce qui, en logique positive, se traduit par l'absence
ou la présence d'une tension.
En conséquence, la cellule élémentaire d'un registre doit être capable de garder en

mémoire de façon définitive, si aucune action extérieure n'intervient, soit une
absence de tension (niveau 0), soit la présence d'une tension (définie comme étant
égale au niveau 1).
En fait, elle mémorise la valeur numérique du bit.
Nous savons que les nombres décimaux (langage de l'être humain) lorsqu'ils sont
exprimés en binaire (langage de la machine) utilisent un plus grand nombre de poids,
et par conséquent, leur écriture est plus longue.
306
Par exemple, si on veut entrer dans la machine des nombres dont la valeur
numérique n'excède pas 255, il faudra huit cellules élémentaires de registre en
binaire alors qu'il en faudrait trois en décimal.
En résumé, un registre est une mémoire dans laquelle on peut stocker des nombres
binaires. Une de leurs caractéristiques principales, est la valeur numérique maximale
qu'ils peuvent mémoriser, on parle aussi de capacité ou longueur du registre.
Vous apprendrez dans les prochaines leçons consacrées à ces registres, comment
on entre ces informations, comment elles y restent et comment on y accède.
Pour l'instant, admettez que c'est possible.
Ces registres sont très importants car ils conditionnent la capacité de calcul du
système. Imaginons que notre feuille de papier ne soit pas assez grande pour y
inscrire des nombres de plus de trois chiffres, on comprend que les calculs seront
vite limités.
6. 1. - LES NOMBRES SIGNES
D'autre part, nous savons qu'un nombre est caractérisé par sa valeur numérique
absolue et par son signe.
Il faut donc trouver une méthode qui permette de lier un signe à la valeur numérique
binaire.
Nous allons décrire maintenant les méthodes envisagées :
La première consiste à mettre devant la valeur absolue du nombre un bit de

signe.
Pour un nombre positif, le bit de signe est 0. Si au contraire il est négatif, le bit de
signe est 1.
Exemple :
Le nombre (+ 43), selon la représentation binaire signée se note :
Le nombre (- 43) se note :

307
Dans le cas d'un système numérique, par exemple une calculatrice de poche, la
longueur des registres est définie et immuable. S'ils sont constitués de huit cellules,
la représentation de ces nombres est la suivante :
Cette méthode tend à être abandonnée au profit de celle du complément à 2 que

nous décrivons plus loin.
La seconde méthode qui fut employée, n'utilise pas le bit de signe de la même
manière.
Les nombres positifs sont représentés avec un 0 au chiffre le plus significatif.
Les nombres négatifs sont représentés par le complément à 1 du nombre positif

correspondant.
Le complément intervient sur le bit de signe, on retrouve, par conséquent, un 0 pour

un nombre positif et un 1 pour les nombres négatifs, au chiffre le plus significatif.
Un exemple est donné figure 27.
Ce système est aussi abandonné car il présente un inconvénient de taille : la double

expression du 0.
En effet, si l'on décompte des valeurs positives vers 0, celui-ci aura pour expression
0. Si l'on décompte des valeurs négatives vers 0, celui-ci aura pour expression 1.
308
La figure 28 le démontre clairement.
Cette méthode crée une ambiguïté dont les systèmes numériques ne peuvent
s'accommoder sans l'utilisation de subterfuges.
La troisième méthode, qui se généralise, est fondée sur le complément à 2

(voir chapitre 4. 3. 4. sur le complément à 2).
Elle consiste, pour les nombres positifs en leur représentation en binaire pur
précédée d'un 0.
Leurs opposés, en valeurs négatives, sont représentés par le complément à 2.
La complémentation intervient aussi sur le bit de signe et les nombres négatifs sont
précédés d'un 1.
Exemple :
• Le nombre (+ 10) est représenté par : 01010

• Le nombre (- 10) est représenté par : 10110
Comme le montre la figure 29.

309
Cette représentation des nombres binaires négatifs, par le complément à 2 ne pose

pas l'ambiguïté de la double expression du zéro et nous servira dans la procédure
d'obtention du résultat pour les opérations effectuées par la machine.
L'utilisation des nombres relatifs impose une diminution de la capacité des registres,
puisqu'une cellule sera réservée au signe.
La figure 30 représente quelques-uns des nombres relatifs entre (+ 127) et (- 128)

utilisés dans les machines numériques dont les registres comportent huit cellules
élémentaires, donc capables de stocker des mots de huit bits, appelés octets.
Il est nécessaire lors des discussions de préciser la méthode utilisée pour la

représentation des nombres négatifs, ceci est évident.
De même, il ne faudra pas oublier de faire précéder d'un 0 tous les nombres positifs.
Ces deux points sont très importants.
6. 2. - PRÉCISION MULTIPLE
Nous avons parlé de mots de huit bits ou octets. Dans les systèmes numériques,
un mot, quel que soit le nombre de bits, peut prendre l'appellation de «byte» (terme
anglo-saxon).
Nous venons de voir qu'avec un octet, il était possible de représenter 256 valeurs (+
127 à - 128 y compris 0).
310
Il est évident que pour la majorité des calculs, c'est très insuffisant. Il faut donc avoir
recours à un artifice.
On peut étendre le nombre de cellules des registres, mais cela conduit à certains
problèmes au niveau des circuits intégrés.
On peut aussi utiliser plusieurs fois huit bits. Par exemple, si les nombres sont
codés sur deux octets, on peut représenter 65 536 valeurs numériques, ce qui
représente les nombres relatifs de (+ 32 767) à (- 32 768) en passant par 0.
Le nombre ainsi représenté se compose de deux fois huit bits, les huit bits de poids
les plus faibles constituent le mot le moins significatif (M.M.S.) et les huit bits de
poids les plus forts, le mot le plus significatif (M.P.S.).
On dit aussi, l'octet le moins significatif (O.M.S.) et l'octet le plus significatif

(O.P.S.). Cette façon de procéder utilisant plusieurs octets, prend l'appellation de
précision multiple.
Quand on utilise que deux octets, nous dirons qu'il s'agit de la double précision.
Dans les machines à calculer, cette résolution n'est pas encore suffisante. On utilise
plusieurs mots ou plusieurs octets (les mots ne sont pas forcément organisés en
octets).
Selon la résolution désirée, on est amené à employer trois ou quatre mots, ainsi la
précision est nettement suffisante.
Cette procédure a pour nom : la précision multiple.
La précision multiple augmente le temps d'obtention du résultat, car la machine, pour

effectuer les calculs doit appeler les M.M.S. (mots les moins significatifs), réaliser
l'opération avec ceux-ci, stocker le résultat et le report, s'il existe, puis appeler les
mots suivants, effectuer les calculs.
On comprend aisément que si la procédure est plus longue, le résultat est obtenu un
peu plus tard.
Pour un nombre binaire, de même qu'en décimal (nous en avons parlé au chapitre
1), le chiffre qui occupe le rang de poids le plus élevé a pour appellation : le bit le
plus significatif ou B.L.P.S..
A l'opposé, celui qui occupe le rang le moins élevé : le bit le moins significatif ou
B.L.M.S..
6. 3. - LA VIRGULE FLOTTANTE
Jusqu'à présent, nous n'avons parlé que des nombres entiers, il faut aussi pouvoir
représenter les nombres fractionnaires ainsi que, pour certains cas, les nombres très
grands.
311
La virgule flottante n'est autre que la notation exponentielle (ou notation scientifique)
et elle permet de résoudre le problème de la représentation des nombres très petits
aux nombres très grands.
Ces procédures, précision multiple et virgule flottante, vous seront utiles quand vous
aborderez les microprocesseurs.
Pour l'instant, elles sont décrites pour mémoire et parce qu'elles s'insèrent
normalement dans cette leçon.
Dans le système décimal, il s'agit de la notation utilisant les puissances de 10.
Cette notation se compose d'une partie que l'on appelle la mantisse et d'une
seconde que l'on nomme l'exposant.
L'exposant n'est autre que le poids du rang occupé par la partie entière de la
mantisse.
Exemple :
0,00015 s'écrit : 1,5 X 10-4
0,005 s'écrit : 5 X 10-3
1246 s'écrit : 1,246 X 103
On peut aussi utiliser la convention suivante en reprenant les mêmes exemples :
0,00015 ⇒ 0,15 X 10-3
0,005 ⇒ 0,5 X 10-2
1246 ⇒ 0,1246 X 104
Tous ces nombres commencent par 0 et puisqu'ils sont tous issus de la puissance de
10, on peut très bien adopter le système d'écriture suivant :
0,15 X 10-3 ⇒ (+ 15) (- 3)
0,5 X 10-2 ⇒ (+ 5) (- 2)
0,1246 X 104 ⇒ (+ 1246) (+ 4)
La mantisse M est toujours inférieure à 1 et égale ou supérieure à 0,1 :
0,1 ≤ M < 1
312
Dans les systèmes numériques et en particulier avec les microprocesseurs, il ne

s'agit plus de la puissance de 10, mais de la puissance de 2, puisque nous
travaillons en binaire.
Dans ces systèmes utilisant des mots de huit bits ou octets, on peut conserver cette
forme d'écriture en affectant un mot pour la mantisse et un mot pour l'exposant.
Dans l'exemple numérique, on s'aperçoit qu'avec un octet, on ne pourra représenter

la valeur numérique 1246, surtout si on utilise la méthode du complément à 2 pour
les valeurs négatives car il ne reste alors que sept bits pour exprimer cette valeur
numérique.
En utilisant la précision multiple, c'est-à-dire en travaillant sur plusieurs octets, cela

devient possible.
Si par exemple on utilise trois octets pour la mantisse et son signe, et un octet pour
l'exposant et son signe, on peut représenter les nombres relatifs dans les limites
suivantes :
(+ 223 - 1) X 2127 à (- 223) X 2127
Soit en décimal :
± 0,142 X 1046 ou, ± 142 suivi de 43 zéros.
± 1) X 2-127 peuvent être représentées, soit en décimal

Les valeurs aussi petites que (±
:
± 0,58 X 10-38 ou, ± 0, ... 38 zéros ... 58.
Cette façon d'écrire les nombres, en gardant la mémoire de l'emplacement de la

virgule décimale, permet les calculs sur des nombres très grands ou très petits
(fractionnaires).
Pour résumer, dans les systèmes numériques destinés aux calculs, on utilise pour la
représentation des nombres relatifs, le complément à 2 pour les nombres négatifs, la
précision multiple et la notation exponentielle ou virgule flottante.
Si on utilise quatre octets, trois pour la mantisse et un pour l'exposant, tous les
nombres seront représentés par ce même nombre d'octets, c'est-à-dire qu'ils auront
tous le même format.
313
Soit :
• pour l'exposant 7 bits ⇒ 127 (décimal) plus le signe : ± 127, donc 2±127
• pour la mantisse 23 bits plus un pour le signe, ce qui correspond à : ± 223
Les opérations, en virgule flottante, sont soumises à une procédure spéciale.
La multiplication ne pose pas de difficulté, on multiplie les mantisses entre elles et on

additionne les exposants.
L'addition nécessite une opération de recalage qui consiste à rendre les exposants
égaux en valeur absolue, ce qui est impératif dans ce cas, car on ne doit additionner
que des nombres de même poids.
7. - LES OPÉRATIONS DANS LES MACHINES NUMÉRIQUES
7. 1. - L'ADDITION DANS LES MACHINES NUMÉRIQUES
Au chapitre 5.2., nous avons vu le principe de l'addition binaire. Dans les systèmes
numériques, il n'y a aucune différence et elle constitue l'opération de base.
Elle est effectuée à partir de cellules simples (opérateurs logiques) qui constituent les
circuits de logique combinatoire.
La table de l'addition binaire (figure 14) correspond à la table de vérité de l'opérateur

OU EXCLUSIF.
En binaire, si on effectue la somme suivante : 1 + 1 = 10
Le chiffre le moins significatif (C.L.M.S.) est un 0 (résultat correspondant à la partie

en cyan de la figure 14). Le chiffre le plus significatif (C.L.P.S.), qui constitue le report
est 1.
Le C.L.M.S. est donné par la sortie du circuit OU exclusif, tandis que le report, ou
C.L.P.S., est fourni par la sortie du circuit ET.
314
Le schéma de cet additionneur est donné à la figure 31 ainsi que sa table de vérité. Il
porte sur l'addition de deux nombres de un bit.
Cette représentation suppose que cet additionneur ne peut recevoir aucun report
extérieur, résultant d'un calcul antérieur.
315
C'est rarement le cas et pour banaliser les circuits, on envisage une entrée
supplémentaire correspondant à ce report.
Le circuit devient celui de la figure 32 avec sa table de vérité.

316
L'opération porte sur deux nombres de un bit chacun.

317
Les nombres comportant plus de bits sont additionnés de la même manière. Chaque
additionneur verra sur ses entrées des bits de poids identiques.
La figure 33 donne le schéma d'un additionneur portant sur deux nombres de quatre
bits en binaire pur ou naturel. Le premier nombre étant formé des bits a0, a1, a2, a3
et le second nombre de b0, b1, b2, b3. Il n'est pas question ici de nombres signés,
de précision multiple ou de virgule flottante.
Les additionneurs nécessitant une grande rapidité de fonctionnement sont conçus un

peu différemment. Ils prennent l'appellation d'additionneurs à report anticipé par
opposition à celui que nous venons de décrire où le report est à propagation série.
Sur ces additionneurs à report anticipé, celui-ci est recalculé pour chaque étage en
fonction des éléments binaires précédents.
7. 2. - LA SOUSTRACTION
Nous avons écrit au début de ce chapitre qu'il serait intéressant d'utiliser une
procédure universelle qui servirait à toutes les opérations. C'est un souhait qui
318
faciliterait bien les choses. Puisque nous venons de décrire l'addition, voyons si ces
circuits ne peuvent servir pour la soustraction.
Nous savons que le complément à 2 (que l'on représente par C2) est utilisé pour
représenter les nombres négatifs.
Effectuer une soustraction revient à réaliser une addition dont le second terme est
négatif.
De plus, il faut savoir que dans les systèmes numériques, les mots ont tous le même
format. Ce format correspond à la longueur des registres.
Exemple :
Dans un système travaillant sur des mots de huit bits, le nombre décimal (+ 4) se
trouve sous la forme : 0000 0100.
Le nombre décimal (- 9), dans la représentation des nombres négatifs par le C2, se
trouve sous la forme : 1111 0111.
On entend, par même format, le fait que ces nombres utilisent pour leur
représentation huit bits. Voyons ce qui se passe avec un exemple.
• Soit à soustraire (+ 4) de (+ 9).
(+ 9) ⇒ 0000 1001
- (+ 4) devient (- 4) ⇒ 1111 1100
La figure 34 représente cette opération.
Le débordement ou dépassement est ignoré car il tombe en dehors de la capacité de

stockage du registre qui ne comporte que huit cellules (donc huit éléments binaires :
huit bits).
Le bit le plus significatif est un 0, comme il indique le signe de la valeur absolue, ce

nombre est positif et, par conséquent, la valeur numérique trouvée correspond à
celle du résultat.
Que se passe-t-il lorsque le second terme est, en valeur absolue, plus grand que le
premier ?
319
Soit à soustraire (+ 9) de (+ 4), la figure 35 montre cette opération.
Le résultat donne un nombre ayant un 1 au B.L.P.S. (bit le plus significatif), donc une
valeur négative.
Puisque nous avons opté pour la représentation des nombres par le complément à 2,
si le signe est négatif, la valeur numérique qui suit ne peut être que le complément à
2 du nombre recherché.
Transformons en décimal :
11111011 ⇒ C2 ⇒ 00000101 ⇒ (- 5)10
Si ce résultat doit servir à d'autres calculs, il restera dans la machine sous forme de
complément à 2.
Si ce résultat constitue la fin d'un calcul, avant de l'envoyer sur un afficheur afin de le
visualiser (cas d'une calculette), il faudra effectuer le complément à 2 du résultat puis
aiguiller celui-ci et le signe aux afficheurs correspondants.
Le complément à 2 et le signe négatif (-) sont liés l'un à l'autre.
Par exemple, si nous entrons, toujours dans le cas d'une calculette, un premier
nombre, il sera stocké sous forme binaire.
Avant d'introduire le second nombre, nous indiquons le signe de l'opération. S'il s'agit
d'une addition, le second terme sera stocké dans un second registre sous la même
forme que le premier.
S'il s'agit d'une soustraction, le fait d'introduire le signe -, à l'aide du clavier, démarre
la procédure de complémentation.
Une fois l'opération réalisée (après avoir appuyé sur la touche «=»), si le B.L.P.S. est
un 1, la procédure de complémentation est engagée avant l'envoi du résultat vers
l'affichage.
Mise à part la procédure de complémentation sur le second terme ou sur le résultat,

nous utilisons pour la soustraction le même circuit additionneur que celui décrit figure
32.
La complémentation à 2 est obtenue à partir de l'information contenue dans le

registre et sur laquelle on doit procéder à cette complémentation.
320
En général, ces registres ont deux sorties, l'une est la recopie du nombre
précédemment entré, l'autre correspond au complément à 1 de ce nombre (ces
circuits vous seront décrits dans une leçon qui leur est consacré).
Cette seconde sortie est dirigée, le cas échéant, vers un additionneur. Dans celui-ci,
au complément à 1, est ajouté 1 afin d'obtenir le complément à 2.
La figure 36 illustre cette méthode.
Pour l'instant, il n'est question que des principes utilisés dans les systèmes
numériques pour effectuer les opérations.
Ces principes sont quelque peu différents des opérations arithmétiques de base,
c'est pourquoi il faut y apporter des précisions, mais il n'est pas encore temps
d'aborder la réalisation pratique et la description détaillée des schémas.
La sortie complément à 1 du registre est envoyée dans un additionneur. Dans ce

dernier, on ajoute 1 au complément à 1 pour obtenir le complément à 2.
321
7. 3. - LA MULTIPLICATION
Les deux opérations qui vont suivre, multiplication et division, sont données à titre
d'exemple, car la procédure pratique est quelquefois assez complexe et plusieurs
méthodes sont utilisées. Toutefois, elles s'apparentent à celles décrites ci-dessous.
Nous savons, depuis le chapitre 5.6. que la multiplication binaire est une suite
d'additions dont les termes sont des recopies du multiplicande successivement
décalés.
Là encore, nous constatons un point commun avec les deux opérations précédentes
: l'addition.
Dans la soustraction, il est nécessaire d'effectuer, en plus de l'addition, le

complément à 2.
Dans la multiplication, l'opération supplémentaire consiste en un décalage des

résultats partiels avant l'addition.
Exemple : Soit à multiplier (+ 25) par (+ 5). Nous considérons que les nombres sont
représentés dans la machine par des mots de huit bits et les valeurs négatives par le
complément à 2.
La figure 37 montre le déroulement de cette multiplication.
Le B.L.P.S. est 0, donc le nombre est positif et la valeur numérique représentée par
les sept bits suivants correspond à la valeur absolue du résultat :
• 1111101 ⇒ |125|
Puisque le nombre est positif, le résultat est : (+ 125).
La partie correspondant au débordement est ignorée puisque le registre de stockage

ne comporte que huit cellules élémentaires.
322
Voyons ce qui se passe si l'un des deux nombres est négatif :
Soit à multiplier (+ 25) par (- 5). La figure 38 représente cette nouvelle multiplication.
Ici, l'opération a été volontairement poursuivie dans la partie débordement. Dans la

pratique, cette partie de l'opération ne peut s'effectuer (à cause de la longueur des
registres).
Le B.L.P.S. est à 1, par conséquent, il s'agit d'un nombre négatif et un tel nombre est
représenté par son complément à 2.
Pour trouver la valeur absolue du résultat, il faut effectuer la complémentation à 2

(C2).
Soit : 10000011 ⇒ C2 ⇒ 01111101
La valeur absolue est |125|, le signe étant négatif, nous trouvons pour résultat : (-
125).
Avec deux exemples, on s'aperçoit que la notation en virgule flottante et précision

multiple est une nécessité car on est vite limité dans les calculs quand on ne travaille
que sur des mots de huit bits ou octets.
En résumé, pour la multiplication, en commençant par le B.L.M.S. du multiplicateur,

à chaque fois que l'on rencontre un 1, on recopie la multiplicande et on le décale
d'autant de rangs vers les poids forts (vers la gauche) que le poids du bit
multiplicateur.
Dans la pratique, on n'effectue pas la multiplication par 0. On gagne ainsi un cycle

dans la procédure, ce qui se traduit par un léger gain de temps.
323
Le décalage vers les poids forts s'effectue aussi dans les registres. En fait, au lieu
d'un blanc, comme dans l'exemple, chaque résultat partiel est stocké dans un
registre et on pousse le contenu de celui-ci vers les poids forts en introduisant au
B.L.M.S. un 0.
Les registres sont des circuits très important en électronique. Ils font partie des
circuits dits : séquentiels.
Par ailleurs, le décalage vers les poids forts est utilisé, comme en décimal, pour la
multiplication par une puissance de la base.
Exemple :
• en décimal :
• en binaire : Soit à multiplier 0110 par 010.
0102 est une puissance entière de la base 2 (en décimal 0102 = + 2101).
La figure 39 montre cette multiplication.
Dans cet exemple, nous avons effectué le produit par le 0 du B.L.M.S. Par contre, on
ne l'a pas fait pour le 0 du B.L.P.S. ou bit de signe.
De plus, le décalage est ici d'un rang vers les poids forts puisque 102 ⇒ 2101.
L'exposant de la puissance de 2 indique le décalage.
Nous aurions pu prendre à la place de 102, 10002, soit 2103. Le résultat est, dans ce
cas :
0110 X 01000 = 0110000
Le décalage est ici de trois rangs vers les puissances supérieures.
7. 4. - LA DIVISION
Étant donné qu'elle constitue l'opération arithmétique la plus délicate, la procédure

utilisée dans la machine ne la simplifie pas pour autant.
324
Il est bon d'en connaître le mécanisme. Toutefois, si ce dernier n'est pas très bien
assimilé, cela n'entraîne pas de conséquences fâcheuses pour la suite du
programme. Il sera toujours temps de revenir sur ce sujet quand bon vous semblera.
Nous utilisons pour cette opération, l'additionneur, le complément à 2 (addition et

complément à 2 = soustraction), le décalage, la recherche du rang occupé par le
bit à 1 de poids le plus élevé du diviseur, le test du bit de signe, la comparaison de
grandeur numérique et, bien sûr, la mémorisation ou stockage.
Nous allons porter notre exemple sur la division suivante :
010101 / 011
Ces nombres, une fois stockés dans les registres à huit bits se présentent sous la
forme suivante :
• 00010101 - dividende
• 00000011 - diviseur
Le signe de l'opération, ou opérateur, est aussi stocké dans un registre,

spécialement destiné à cet effet, sous forme d'un mot binaire.
Pour cette opération, il y a une procédure préliminaire que l'on déclenche par
l'introduction de cet opérateur et qui consiste à reconnaître le rang occupé par le bit à
1 de poids le plus élevé de la valeur absolue du diviseur.
325
Cette opération peut s'effectuer selon le principe illustré figure 40 et que nous allons
décrire.
On y reconnaît le registre de stockage qui nous est familier, suivi d'un multiplexeur
commandé par un décompteur et un opérateur ET que vous connaissez.
Le multiplexeur et le décompteur seront décrits en détail dans les théories suivantes.

Sachez, pour l'instant que le multiplexeur est un circuit dans lequel chaque entrée est
réunie à la sortie commune par un interrupteur (transistor bipolaire ou MOS).
La fermeture de chacun de ces interrupteurs est obtenue par une information binaire,
présente à l'entrée du multiplexeur.
Cette information ne peut commander qu'un seul interrupteur à la fois.
L'information binaire est obtenue, dans notre cas, par un décompteur.

326
Le rythme de décomptage est obtenu par un signal de cadencement appliqué sur

une entrée du décompteur.
Ce circuit possède une seconde entrée, branchée à la sortie de l'opérateur ET, qui
stoppe le décomptage dès que celle-ci passe au niveau logique 1.
L'information en sortie du décompteur se présente sous la forme d'un nombre à n

bits ; dans ce cas, trois bits suffisent car nous décomptons du 7ème rang au 1er rang
(de 1112 à 0012). Ce nombre est codé sous forme binaire naturel tel que le montre la
figure 41.
Dès que l'entrée «arrêt décomptage» passe à 1, le décompte est stoppé, et la lecture
de l'information binaire, présente en sortie du décompteur indique le rang du bit à 1
de poids le plus élevé de la valeur absolue du diviseur. Le huitième rang, qui
correspond au signe de la valeur absolue, n'est pas pris en compte pour l'instant.
Cette information est mise en mémoire et l'opération de complémentation peut être

effectuée, car le signe mémorisé dans le registre de l'opérateur (ici la division ; /)
implique la recherche du complément à 2 du diviseur.
Sont désormais présents dans la machine :
• Le dividende ⇒ 0001 0101

• Le diviseur ⇒ 0000 0011
• Le rang du bit à 1 de poids le plus élevé ⇒ 010
• Le complément à 2 du diviseur ⇒ 1111 1101
Dans la division décimale, nous cherchons à savoir combien de fois le diviseur est
contenu entièrement dans le nombre formé par autant de chiffres de poids les plus
élevés, que le diviseur en contient.
Autrement dit, on soustrait le diviseur des poids les plus élevés du dividende. Nous
effectuons cette opération mentalement, mais les circuits numériques ne peuvent
procéder ainsi.
C'est la raison de cette recherche concernant le bit à 1 de poids le plus élevé du

diviseur. Nous effectuons la soustraction par une addition du complément à 2 et si le
bit de signe est un 1, le résultat est négatif, cela veut dire que le terme soustracteur a
une valeur absolue plus grande que celle du terme soustrait. On en déduit que le
327
soustracteur, dans ce cas, n'est pas contenu dans le nombre formé des poids les
plus forts du dividende.
Nous sommes, par conséquent, obligés dans cette opération de compter avec le bit
de signe.
L'opération précédente qui nous a permis de connaître le rang du bit à 1 de poids le

plus élevé, ne tient pas compte du bit de signe.
A cet effet, à l'information binaire présente en sortie du décompteur, nous devons

ajouter un rang.
Les informations présentes dans la machine sont :
• Le
dividende
⇒ 0001 0101
• Le
diviseur
⇒ 0000 0011
• Le rang du bit à 1 de poids le plus élevé, augmenté d'un rang pour le signe
⇒ 011
• Le complément à 2 du diviseur
⇒ 1111 1101
Bien entendu, le signe de l'opération reste présent lui aussi, dans le registre
opérateur.
Désormais, nous pouvons commencer l'opération.
La disposition de l'opération nécessite une explication. Nous avons cherché le rang

contenant le chiffre le plus significatif du diviseur, plus un rang pour le signe, afin de
pouvoir soustraire le diviseur (dans notre cas, additionner son complément à 2), des
chiffres de poids les plus élevés du dividende, pour savoir s'il est contenu
entièrement dans ce dernier. Cette procédure nous permet de décaler le complément
à 2, vers la gauche, afin de l'aligner sous le même nombre de rangs, de poids les
plus élevés du dividende, qu'il en contient lui-même.
Revenons à l'opération.
328
La figure 42-a montre la première phase de l'opération.
a) 1ère phase :
Il faut tester le bit de signe pour connaître le résultat de l'opération. Ceci est
relativement facile à obtenir, il suffit, comme dans la figure 40, d'utiliser un opérateur
logique ET sur lequel on envoie le bit de signe sur l'une de ses entrées et un 1 sur
l'autre.
Dès que le bit de signe passe à 1, la sortie de l'opérateur ET prend l'état 1.
Quand cette sortie est à l'état 1, cela signifie que le diviseur n'est pas contenu dans
le nombre formé par les chiffres de poids les plus élevés du dividende.
Dans ce cas, comme pour la division décimale, nous allons constituer un nouveau
nombre avec un chiffre de rang supplémentaire au dividende.
Cela revient à décaler, vers la gauche, le dividende.
Le diviseur n'étant pas contenu dans les premiers termes de poids forts du
dividende, le premier chiffre, de poids le plus élevé, du quotient partiel est : 0.
Après cette première phase, le quotient partiel se présente sous la forme :
0......
b) 2ème phase :
Le dividende est décalé une fois vers la gauche (figure 42-b).
Le bit de signe du reste est à 1, donc le résultat est négatif, le diviseur n'est toujours
pas contenu dans les termes de poids forts.
329
Le quotient partiel devient : 0 0 . . . . .
Nouveau décalage du dividende.
c) 3ème phase :
La figure 42-c montre l'opération après deux décalages à gauche du dividende.
Résultat identique aux deux premières phases. Le bit de signe du reste est encore à
1.
Le nouveau quotient partiel est donc : 0 0 0 . . . .
d) 4ème phase :
Après un nouveau décalage à gauche, l'opération se présente comme le montre la

figure 42-d.
Là, le bit de signe est 0, ce qui signifie que le diviseur est contenu dans les termes
de poids les plus élevés du dividende.
Le quotient partiel devient : 0 0 0 1 . . .
Les additions successives ne porteront plus sur le dividende mais sur le reste
(comme en décimal), l'opération de décalage se poursuit sur la valeur absolue du
reste.
Avant de continuer, il faut s'assurer que la valeur absolue du reste est supérieure à la
valeur absolue du complément à 2 du diviseur. Ce circuit de comparaison vous est
décrit un peu plus loin.
Donc si la valeur numérique absolue du reste est plus grande que celle du C2 du
diviseur, l'opération se poursuit.
330
e) 5ème phase :
L'opération se poursuit donc avec, comme nouveau dividende, le reste précédent

décalé une fois à gauche (figure 42-e).
Le bit de signe est à 0, d'où le nouveau quotient partiel : 0 0 0 1 1 . .
Décalage vers la gauche, de la valeur absolue du reste.
Comparaison des grandeurs numériques.
Le reste est plus grand que le C2 du diviseur, l'opération se poursuit.
f) 6ème phase :
L'opération se poursuit avec le reste décalé deux fois vers la gauche (figure 42-f).
Le bit de signe est à 0, le nouveau quotient a pour valeur : 0 0 0 1 1 1 .
Décalage vers la gauche, de la valeur absolue du reste et comparaison des

grandeurs numériques. La valeur absolue du reste décalé est inférieure à celle du
complément à 2 du diviseur, l'opération s'arrête. Ici, la valeur absolue du reste est
égale à 0, le quotient est exact et le dernier bit obtenu au quotient partiel constitue le
B.L.M.S. du quotient (poids le plus faible).
Dans le registre de stockage du quotient, le résultat se présente sous la forme

suivante : 0000 0111.
Lors de la dernière comparaison entre les valeurs absolues du reste et du C2 du

diviseur, nous avions un résultat inférieur pour le reste et égal à 0.
331
Ce résultat aurait pu être inférieur, mais non égal à 0, et, dans ce cas, la division
s'arrête, mais comporte un reste. Le quotient est alors un quotient approché.
La division portant sur des nombres fractionnaires est également possible, mais la
notation en virgule flottante est préférable et facilite la procédure en ce qui concerne
la position de la virgule.
La division est alors effectuée sur les mantisses et la valeur de l'exposant est trouvée
en soustrayant celle du diviseur de celle du dividende.
En décimal, cela revient à l'exemple suivant :
Soit à diviser 0,125 par 3 :
• 0,125 = 0,125 X 100

• 3 = 0,3 X 101
Division effectuée sur les mantisses :
(+ 125) / (+ 3) =(+ 42)
Différence des exposants :
(0) - (+ 1) = (- 1)
Résultat en notation virgule flottante :
(+ 42) (- 1)
Transformation en décimal :
(+ 42) (- 1) = 0,42 X 10-1 = 0,042
Le principe que l'on vient de décrire retrace les grandes lignes de la division
effectuée dans un système numérique, car les plus petits détails, consignés par écrit
ou effectués mentalement, font quelquefois l'objet d'un assemblage complexe de
circuits pour leur élaboration.
De plus, les constructeurs de machine à calculer et, d'une manière générale, ceux
qui sont amenés à réaliser de tels circuits, qu'il s'agisse de logique câblée ou micro-
programmée, utilisent des procédés qui leur sont propres, mais qu'ils divulguent
rarement.
En tout cas, l'opérateur de base reste l'additionneur.

332
Les procédures nécessaires, à la bonne conduite du résultat, pour les opérations

décrites sont :
• la mémorisation
• l'addition
• la complémentation à 2
• la recherche du rang occupé par le bit à 1 de poids le plus élevé d'un nombre
• le test du bit de signe
• la comparaison de grandeurs numériques.
Le test du bit de signe, à l'aide de l'opérateur ET nous permet, en inversant (c'est-à-

dire en prenant le complément à 1), le résultat disponible en sortie de l'opérateur,
d'extraire la valeur absolue du quotient. C'est donc la sortie inversée de l'opérateur
ET qui servira à charger la valeur absolue du quotient dans le registre destiné à cet
usage.
Nous avons, au cours de ces descriptions, parlé de débordement ignoré. En fait, ce

débordement n'est pas toujours ignoré, il est même parfois stocké dans un registre et
sert, entre autre, à indiquer un dépassement de capacité. Dans les
microprocesseurs, un registre spécial appelé registre d'état, regroupe un certain
nombre d'indications de ce genre que l'on peut tester à tout moment afin de donner
une orientation différente aux procédures suivantes en cas de besoin.
333
La figure 43 représente les fonctions logiques nécessaires à la réalisation d'un

comparateur de grandeurs numériques. Ceci est résumé dans la figure 44 qui
schématise un comparateur de grandeurs numériques portant sur deux nombres
binaires a et b de un bit chacun.
334
Au début de ce chapitre, nous avions souhaité une seule procédure pour toutes les
opérations. Maintenant que nous connaissons mieux le problème, voyons si l'on peut
obtenir cette procédure, dans le cas d'une calculatrice très simplifiée, qui ne pourrait
effectuer que des additions et des soustractions sur des entiers relatifs.
Dressons la liste des différentes opérations que cette machine devra réaliser.
• Position d'attente d'informations ou scrutation du clavier d'entrée.

• Entrée de la valeur absolue d'un nombre décimal à l'aide du clavier :
• Transformation de cette valeur en binaire et mise en mémoire.
• Entrée du signe affecté à cette valeur absolue :
• Signe +, mettre le bit de signe à 0
• Signe -, effectuer le complément à 2.
• Mémoriser le nombre signé obtenu en et .
• Entrée d'un signe opérateur par le clavier. Mémoriser ce signe.
• Entrée du signe «=». Départ de l'opération.
• Le signe reconnu en est celui de l'addition :
• Additionner les termes mémorisés en .
• Le signe reconnu en est celui de la soustraction :
• Effectuer le complément à 2 du dernier nombre entré et additionner ce
complément au premier terme entré.
• Mémoriser ce résultat.
• Effectuer le test du bit de signe :
• S'il est égal à 0, le résultat est positif, aucune modification sur le résultat
mémorisé en .
• S'il est égal à 1, le résultat est négatif, remplacer le terme mémorisé en
par son complément à 2.
• Afficher le résultat mémorisé en .
335
La chronologie des opérations est donc celle représentée figure 45.
Il apparaît plus clairement que seules, les opérations et sont quelque peu
différentes entre l'addition et la soustraction. Il s'agit d'une addition mais pour un
des deux termes est complémenté à 2.
Si on voulait étendre les possibilités de cette machine à la multiplication et à la

division, il faudrait introduire le décalage, le test de grandeur numérique et
rechercher le rang du bit à 1 de poids le plus élevé.
La liste des opérations serait un peu plus longue, mais la rapidité avec laquelle elles
sont effectuées ne différerait que de très peu de temps l'obtention du résultat.
336
CHAPITRE VII : LES REGISTRES A DECALAGE
Dans cette théorie, nous allons examiner les circuits à décalage appelés aussi
registres à décalage.
Ces circuits sont le plus souvent formés de bascules synchrones reliées l'une à la
suite de l'autre et commandées par le même signal d'horloge.
L'état de la première bascule se décale aux bascules suivantes d'où le nom de

«circuits à décalage».
Ils sont très utilisés comme circuit de temporisation, comme circuit de mémoire et de
traitement de l'information.
Une application importante des registres à décalage est la transmission série de

données logiques.
Nous allons voir que les registres à décalage peuvent se présenter sous différentes
formes selon l'accès aux entrées et sorties.
1. - REGISTRE À ENTRÉE SÉRIE ET SORTIE SÉRIE
1. 1. - COMMENT FONCTIONNE UN REGISTRE À DÉCALAGE ?
Pour comprendre le fonctionnement des registres à décalage, en particulier le

registre à entrée série et sortie série, nous allons prendre en considération le circuit
très simple de la figure 1.
Nous déduisons, en observant cette figure, que la LED s'allume si l'interrupteur est
commuté vers le haut, ce qui fait conduire le transistor.
337
Par contre, la LED est éteinte si l'interrupteur est commuté vers le bas ce qui bloque
le transistor.
Ainsi, la LED suit fidèlement et immédiatement les commandes provenant de

l'interrupteur ; chaque ouverture ou fermeture de celui-ci produit un effet instantané
sur l'état de la LED.
Autrement dit, l'information sur l'état de l'interrupteur est transmise immédiatement

(mis à part le temps de commutation du transistor).
Observons maintenant le circuit de la figure 2. Une bascule synchrone de type D est

intercalée entre l'interrupteur et la LED.
Dans ce cas, l'information sur l'état de l'interrupteur n'est pas transmise

immédiatement à la LED, car il est nécessaire d'appliquer une impulsion sur l'entrée
CLOCK.
La sortie Q de la bascule se met à l'état déterminé par la position de l'interrupteur

chaque fois qu'une impulsion est appliquée sur l'entrée CLOCK.
Nous sommes ainsi renseignés sur l'état de l'interrupteur avec un certain retard.
338
Modifions à présent le circuit en faisant passer le nombre des bascules à quatre

comme illustré à la figure 3.
Dans ce nouveau circuit, les bascules sont reliées en cascade ; la sortie de l'une est
reliée à l'entrée de la suivante.
Les entrées CLOCK, par contre, sont toutes reliées entre elles. Ainsi, une unique
entrée d'horloge commande les quatre bascules simultanément.
Puisque quatre bascules sont intercalées entre l'interrupteur et la LED, il faut donc
quatre impulsions d'horloge pour transmettre l'information sur l'état de l'interrupteur
de l'entrée à la sortie du circuit où se trouve la LED.
La première impulsion transfère l'information de l'entrée à la sortie de la première

bascule, la seconde la transmet à la sortie de la deuxième bascule et ainsi de suite
jusqu'à la quatrième.
L'information se décale donc en se propageant de l'entrée de la première bascule à

la sortie de la quatrième bascule au bout de quatre impulsions d'horloge.
Le circuit de la figure 3 constitue un registre à décalage.
1. 2. - REGISTRE À DÉCALAGE UTILISÉ COMME CIRCUIT DE TEMPORISATION
Nous allons voir maintenant à quoi peut servir ce type de circuit qui, apparemment,
ne fait que compliquer la transmission de la commande de l'interrupteur.
Une application du registre à décalage consiste à utiliser celui-ci comme circuit de

temporisation.
Reprenons le circuit de la figure 3 et supposons que les sorties des quatre bascules
se trouvent au niveau bas et que nous commutions l'interrupteur à la tension positive.
339
Nous constatons, d'après la figure 4, qu'entre l'instant t0 où nous fermons

l'interrupteur (position «+») et l'instant t4 où la LED s'allume, il s'écoule trois périodes
d'horloge. L'intervalle t0 à t4 est le temps mis par l'état de l'interrupteur pour parvenir
en sortie du montage où il détermine l'allumage de la LED.
Si nous relions le circuit indicateur à LED à la sortie de la troisième bascule, la

temporisation obtenue est de deux périodes et d'une période d'horloge s'il est relié à
la sortie de la seconde bascule.
Nous pouvons jouer également sur la fréquence des impulsions d'horloge pour faire
varier la temporisation.
En résumé, en jouant sur le nombre de bascules et sur la fréquence du signal

d'horloge, il est possible d'obtenir une temporisation de n'importe quelle
durée.
1. 3. - REGISTRE A DÉCALAGE UTILISÉ COMME CIRCUIT DE RETARD
Dans l'exemple que nous venons d'examiner, l'interrupteur est commuté à la tension
positive au début de l'expérience et reste dans cette position jusqu'à la fin de celle-ci.
340
Après quatre impulsions d'horloge, la sortie passe ainsi au niveau H.
Mais rien n'interdit de commuter l'interrupteur entre une impulsion d'horloge et la

suivante.
Dans ce cas, la sortie du circuit suit fidèlement ces commutations, mais avec un
retard de trois périodes d'horloge correspondant à quatre transitions actives du signal
d'horloge.
La figure 5 montre le chronogramme des signaux D1, Q4 et CLOCK en fonction du

temps.
Il apparaît clairement que l'information présente en D1 se retrouve en Q4 après

quatre impulsions d'horloge.
Le registre examiné est le plus simple des circuits à décalage.
Il est appelé registre à décalage avec entrée série et sortie série ou plus
simplement registre série-série.
Ce nom vient du fait que les informations relatives à l'état de l'interrupteur, sont
présentées à l'entrée du circuit séquentiellement l'une après l'autre, c'est-à-dire en
série. L'entrée D1 constitue l'entrée série du registre.
De la même façon, elles se présentent à la sortie l'une après l'autre, donc en série.
La sortie Q4 constitue la sortie série du registre.
341
2. - REGISTRE A ENTRÉE SÉRIE ET SORTIES PARALLÈLES
2. 1. - FONCTIONNEMENT
Si nous supprimons le circuit indicateur à LED et l'interrupteur d'entrée du circuit de

la figure 3, il ne reste que le registre à décalage série-série proprement dit dont nous
avons vu deux applications.
Nous allons à présent en analyser une troisième, dans laquelle le registre à décalage
est utilisé comme circuit de retard et de déphasage d'un signal rectangulaire.
Pour cela, il convient de modifier le circuit comme illustré à la figure 6, c'est-à-dire

ajouter trois autres sorties intermédiaires en correspondance avec les sorties de
chaque bascule.
Nous appliquons à l'entrée D1 du circuit un signal rectangulaire de fréquence moins

élevée que le signal d'horloge appliqué à l'entrée CLOCK.
Aux sorties Q1, Q2, Q3 et Q4 du registre apparaissent quatre signaux identiques

entre eux mais retardés, c'est-à-dire déphasés l'un par rapport à l'autre d'un temps
égal à la période du signal d'horloge (figure 7).
342
L'explication du chronogramme de la figure 7 est simple :
Le signal rectangulaire à l'entrée du circuit se propage d'une bascule à l'autre en se

décalant d'une position à chaque impulsion d'horloge.
Ces signaux ainsi déphasés peuvent être utilisés pour produire des commandes
répétitives. Nous obtenons donc une séquence de signaux qui peut servir à faire un
automatisme dont nous allons analyser un exemple simple et concret.
343
2. 2. - APPLICATION A LA COMMANDE SÉQUENTIELLE DE LAMPES
Si comme dans l'exemple illustré figure 8, nous relions quatre lampes aux quatre
sorties du registre, les lampes vont s'allumer séquentiellement.
En effet, à l'instant t1 (figure 7), la sortie Q1 passe au niveau H et donc la lampe L1

s'allume tandis que les autres lampes restent éteintes.
A l'instant t2, la sortie Q2 passe au niveau H et la lampe L2 s'allume (L1 demeurant

allumée).
A l'instant t3, la sortie Q3 passe au niveau H et L3 s'allume (L1 et L2 également

allumée).
A l'instant t4, deux changements se produisent : la sortie Q4 passe au niveau H et

L4 s'allume, mais en même temps, la sortie Q1 repasse au niveau L et donc la
lampe L1 s'éteint.
A l'instant t5, L2 s'éteint
A l'instant t6, L3 s'éteint.
Le cycle décrit de l'instant t1 à l'instant t6 se poursuit indéfiniment.
Nous pouvons imaginer des cycles plus compliqués en augmentant le nombre de

bascules du registre.
Par exemple, à la place des lampes, nous pouvons supposer qu'il y ait les
commandes d'une machine-outil et ceci afin de l'automatiser.
Le registre que nous venons d'examiner est un registre à entrée série et sorties
parallèles ou plus simplement un registre série-parallèle.
344
Nous allons à présent analyser un registre intégré de ce type.
2. 3. - ANALYSE D'UN REGISTRE SÉRIE - PARALLÈLE INTÉGRÉ : LE 74164
Le circuit intégré 74164 est un registre à décalage à deux entrées séries et huit
sorties parallèles ayant une entrée d'horloge (CK) et une entrée asynchrone de
remise à zéro générale prioritaire (CLR).
Le brochage de ce circuit est donné à la figure 9, tandis que la figure 10 donne sa

table de vérité.
NOTE :
Les appellations Q1n, Q2n, Q3n, etc... qui apparaissent dans la table de vérité du
circuit intégré 74164 vous sont probablement inconnues. Ces appellations signifient
345
simplement que la sortie considérée possède l'état que possédait la bascule

précédente avant le coup d'horloge. Par exemple, dans la 3ème ligne de la table
(lorsque A et B sont à 1), nous lisons dans la colonne Q2 l'état Q1n, cela signifie
donc que Q2 est à l'état où était Q1 avant le coup d'horloge qui a fait passer Q1 à 1.
3. - REGISTRE A ENTRÉES PARALLÈLES ET SORTIE SÉRIE
Les registres série-parallèle ou série-série permettent de décaler vers la droite des

informations en les appliquant une à une sur l'entrée série.
Cela revient à dire que les données sont disponibles en série, soit sur un seul fil.
Mais il peut se présenter le cas où plusieurs données sont disponibles
simultanément.
Il faut donc pouvoir faire entrer ces données en même temps dans le registre ; ceci
se réalise par l'intermédiaire de plusieurs entrées dites parallèles.
L'opération qui consiste à positionner chaque bascule du registre avec le niveau

présent sur l'entrée parallèle correspondante se nomme le chargement (LOAD en
anglais) du registre. Ce chargement peut se faire de façon asynchrone ou synchrone
à l'aide d'une entrée de commande appelée SHIFT / LOAD.
Si le chargement est asynchrone, dès que l'entrée SHIFT / LOAD est activée,
chaque sortie du registre recopie l'état présent sur son entrée parallèle.
Si par contre le chargement est synchrone, il faut en plus appliquer une impulsion
d'horloge pour que chaque bascule du registre mémorise l'état précédent sur son
entrée parallèle.
Si l'entrée SHIFT / LOAD n'est pas activée, le registre fonctionne en mode série-
série.
346
3. 1. REGISTRE PARALLÈLE - SÉRIE A CHARGEMENT ASYNCHRONE
La figure 11 représente un registre parallèle-série 4 bits (parce qu'il comporte 4

étages) dont le chargement s'effectue de façon asynchrone.
Par rapport aux registres précédents, il apparaît un réseau combinatoire de portes

logiques. Celles-ci agissent sur les entrées asynchrones CLEAR et PRESET de
chaque bascule.
Le chargement du registre, opération qui consiste à positionner les sorties Q1, Q2,
Q3 et Q4 avec les niveaux logiques présents sur les entrées parallèles E1, E2, E3 et
E4, sera donc asynchrone.
Les deux modes de fonctionnement, décalage et chargement, sont différenciés par

l'entrée de commande SHIFT / LOAD.
Suivant le niveau appliqué à cette entrée, le registre fonctionne en mode SHIFT,

c'est-à-dire en mode décalage ou bien en mode LOAD, c'est-à-dire en mode
chargement.
3. 1. 1. - EXAMEN DU MODE LOAD
Pour procéder au chargement (parallèle) du registre, il faut appliquer un niveau H à

l'entrée SHIFT / LOAD.
347
En effet, les portes ET du réseau se trouvent validées et les entrées E1, E2, E3 et E4
agissent ainsi sur les entrées CLEAR et PRESET de chaque bascule.
Pour comprendre comment s'effectue le chargement asynchrone du registre,

examinons l'action de l'entrée E1 sur la première bascule.
Puisque l'entrée SHIFT / LOAD est portée au niveau H, le niveau logique appliquée
en E1 se retrouve sur l'entrée PRESET de la bascule, tandis que l'entrée CLEAR
reçoit le niveau logique opposé à celui de E1.
Les entrées CLEAR et PRESET étant actives au niveau H, lorsque E1 est au niveau
H, l'entrée PRESET devient active et la sortie Q1 de la bascule passe donc au
niveau H.
Si par contre, l'entrée E1 est au niveau L, c'est l'entrée CLEAR qui devient active et
donc la bascule se porte au niveau L.
En résumé, lorsque l'entrée SHIFT / LOAD est au niveau H, la sortie Q1

«recopie» l'entrée E1.
Il en va de même pour les autres sorties Q2, Q3 et Q4 qui recopient respectivement

les entrées E2, E3 et E4.
Tant que nous sommes en phase de chargement, le signal d'horloge n'a aucune
influence puisque l'une des deux entrées CLEAR ou PRESET est active, donc
prioritaire.
3. 1. 2. - EXAMEN DU MODE SHIFT
Ramenons maintenant l'entrée SHIFT / LOAD au niveau L. Dès lors, les entrées
CLEAR et PRESET deviennent inactives puisqu'elles se portent au niveau L
indépendamment du niveau des entrées parallèles.
Le signal d'horloge devient prépondérant et le registre fonctionne en mode SHIFT.
A chaque impulsion d'horloge, la donnée présente en D1 se transfère en Q1, celle

présente en Q1 se transfère en Q2 et ainsi de suite jusqu'à la sortie Q4.
Il est à noter que la donnée présente en Q4 est perdue à chaque impulsion

d'horloge.
Les données présentes sur E1, E2, E3 et E4 peuvent varier, elles n'ont aucune
influence sur le fonctionnement en mode décalage du registre.
En résumé, l'information sur 4 bits présente sur les entrées parallèles est chargée
sur un niveau haut de l'entrée SHIFT / LOAD. En ramenant cette entrée au niveau L,
l'information chargée se décale vers la droite d'un cran à chaque impulsion d'horloge.

348
3. 1. 3. - ANALYSE D'UN REGISTRE PARALLÈLE - SÉRIE ASYNCHRONE

INTÉGRÉ : LE 74165
Le circuit intégré 74 165 est un registre à décalage 8 bits à une entrée série (ES) et
une sortie (Q8). Il possède huit entrées parallèles (E1 à E8), une entrée de
commande de décalage et chargement asynchrone (SHIFT / LOAD), une entrée
d'horloge (CK) et une entrée d'inhibition (CK INHIBIT). Il est à noter que ces deux
entrées CK et CK INHIBIT sont interchangeables.
Le brochage de ce circuit intégré est donné à la figure 12, tandis que la figure 13
donne sa table de vérité.
3. 2. - REGISTRE PARALLÈLE - SÉRIE A CHARGEMENT SYNCHRONE
Le registre précédent permettait de pré-positionner son contenu de façon

asynchrone.
349
Nous allons voir à présent comment effectuer le chargement du registre de façon

synchrone.
Pour obtenir ce résultat, il suffit de remplacer le réseau combinatoire de la figure 11

par un autre réseau agissant non plus sur les entrées asynchrones CLEAR et
PRESET, mais sur les entrées synchrones D1, D2, D3 et D4 des bascules.
Chaque partie du réseau propre à une bascule comprend une entrée de commande
correspondant à l'entrée SHIFT / LOAD, deux entrées de données et une sortie.
La figure 14 montre comment est structuré le registre parallèle-série avec

chargement synchrone.
Chacune des parties du réseau combinatoire, repérées par les symboles RL1, RL2,
RL3 et RL4 sur la figure 14, peut être assimilée à un aiguillage de données logiques.
Suivant le niveau de l'entrée de commande, le circuit «aiguillera» l'une ou l'autre des

deux entrées vers la sortie. Autrement dit, la sortie «recopiera» l'une des deux
entrées.
Analysons par exemple, le premier réseau combinatoire RL1 du montage de la figure

14, les trois autres étant strictement identiques au premier.
Supposons que lorsque l'entrée SHIFT / LOAD est à l'état 0, D1 = ES et que D1 = E1

lorsque l'entrée SHIFT / LOAD est à l'état 1 (l'inverse pouvant exister).
350
La table de vérité de la figure 15 illustre le fonctionnement du réseau RL1.
La première ligne de cette table indique pour SHIFT / LOAD = 0, la sortie D1 recopie
l'entrée ES quel que soit l'état de E1.
La deuxième ligne indique que pour SHIFT / LOAD = 1, la sortie D1 recopie l'entrée
E1 quel que soit l'état de ES.
Ces deux lignes permettent de trouver l'équation de D1 suivante :
Cette équation peut également s'écrire sous la forme :
Cette nouvelle forme de l'équation de D1 nous permet de la simplifier selon le

théorème de DE MORGAN dans le but de réaliser le réseau RL1 à l'aide de portes
NAND. Nous obtenons ainsi :
351
Nous aboutissons ainsi au schéma de la figure 16.
3. 2. 1. - EXAMEN DU MODE LOAD
Si l'entrée SHIFT / LOAD est à l'état 1, la sortie de chaque réseau est au même
niveau logique que l'entrée parallèle correspondante.
Autrement dit, D1 = E1, D2 = E2, D3 = E3 et D4 = E4.
Nous pouvons dire que les quatre entrées E1, E2, E3 et E4 sont aiguillées
respectivement vers les entrées D1, D2, D3 et D4 des bascules.
Le registre est alors prêt à être chargé avec les niveaux présents sur les entrées
parallèles.
Il suffit d'envoyer une impulsion d'horloge sur l'entrée CLOCK pour que Q1 = E1, Q2
= E2, Q3 = E3 et Q4 = E4.
Le chargement du registre est donc bien synchrone.
Nous obtenons le schéma équivalent de la figure 17.

352
3. 2. 2. - EXAMEN DU MODE SHIFT
Si l'entrée SHIFT / LOAD est à l'état 0, le registre fonctionne en mode SHIFT ou

décalage.
En effet, l'entrée ES se trouve reliée à travers le premier réseau à l'entrée D1 de la

première bascule.
De même, les sorties Q1, Q2 et Q3 sont «reliées» respectivement aux entrées D2,
D3 et D4 au travers des deuxième, troisième et quatrième réseaux.
Nous pouvons dire que D1 = ES, D2 = Q1, D3 = Q2 et D4 = Q3.
La figure 18 montre le schéma équivalent du registre en mode SHIFT.
A chaque impulsion d'horloge, le contenu du registre est décalé d'un pas vers la
droite.
La donnée présente en ES est mémorisée en Q1, tandis que la donnée présente en

Q4 est perdue.
En combinant les deux modes de fonctionnement du registre, nous pouvons, dans

un premier temps, charger celui-ci avec une information, puis dans un second temps,
décaler celle-ci d'un ou plusieurs pas vers la droite.
3. 2. 3. - ANALYSE D'UN REGISTRE PARALLÈLE - SÉRIE SYNCHRONE

INTÉGRÉ : LE 74166
Le circuit intégré 74 166 est un registre à décalage 8 bits à une entrée série (ES) et
une sortie série (Q8). Il possède huit entrées parallèles (E1 à E8), une entrée
asynchrone de remise à zéro générale prioritaire (CLR), une entrée de commande
de décalage et chargement synchrone (SHIFT / LOAD), une entrée d'horloge (CK) et
une entrée d'inhibition d'horloge (CK INHIBIT), ces deux entrées étant
interchangeables.
353
table de vérité.
NOTE :
Contrairement à l'exemple choisi pour nos explications théoriques, il faut noter que le
circuit intégré 74 166 est en mode LOAD lorsque son entrée de commande SHIFT /
LOAD est à l'état 0, et en mode SHIFT lorsque cette même entrée est à l'état 1.
354
4. - TRANSMISSIONS DE DONNÉES LOGIQUES
4. 1. - TRANSMISSION PARALLÈLE
Supposons que nous voulons transmettre une information (ou donnée) relative à
l'état de quatre interrupteurs sur une distance assez longue.
L'idée la plus simple consiste à utiliser quatre fils et à relier chacun d'eux à un
indicateur à LED comme illustré figure 21.
Cette solution est certainement la plus commode ; de plus, elle a le mérite de la

rapidité. En effet, l'état de chacune des LED indique immédiatement la position de
l'interrupteur correspondant.
La transmission effectuée de cette façon est dite parallèle parce que les quatre
informations sont transmises simultanément sur quatre fils séparés.
La transmission parallèle présente, par contre, l'inconvénient d'être onéreuse.
Quand la distance est grande entre l'émetteur (représenté ici par les interrupteurs) et
le récepteur (représenté par les LED), les fils de liaisons deviennent trop longs et le
dispositif trop coûteux surtout et les informations à transmettre sont nombreuses.
355
Nous faisons donc appel le plus souvent à la transmission dite série qui n'utilise plus
qu'une seule liaison pour transmettre toutes les informations.
4. 2. - TRANSMISSION SÉRIE UTILISANT UN REGISTRE
Si nous reprenons le principe du montage illustré figure 21, dans une transmission
série, les informations relatives à l'état des interrupteurs sont transmises sur la même
ligne les unes après les autres et non plus simultanément sur quatre lignes
distinctes.
Pour réaliser ceci, nous utilisons un registre à décalage parallèle-série et nous

obtenons le schéma de la figure 22.
La transmission des données s'effectue de la façon suivante :
En mode LOAD, nous chargeons le registre avec l'information présente sur chacune
des entrées E1, E2, E3 et E4.
Puis en mode SHIFT, quatre impulsions d'horloge permettent de transmettre sur la

sortie série les quatre informations à la suite l'une de l'autre.
Il faut noter que sur la sortie série est transmise en premier lieu l'information relative
à l'entrée E4.
Puis arrivent les informations relatives à l'entrée E3, à l'entrée E2 et à l'entrée E1.
356
La figure 23 montre comment varie la sortie série du registre en fonction du temps et

ceci pour l'exemple donné figure 22. L'entrée série peut être câblée indifféremment
au niveau H ou au niveau L.
En général, l'information convertie en série n'est pas directement exploitable. En

effet, la donnée relative à chaque interrupteur ne dure qu'une période d'horloge et il
se pose donc un problème de stockage ou de mémorisation de la donnée.
Il vient à l'idée d'utiliser à la réception un registre série-parallèle qui a la fonction

inverse du registre d'émission.
Ce registre série-parallèle est donc en mesure de restituer l'information sous la

même forme qu'elle avait au départ.
357
4. 3. - TRANSMISSION SÉRIE UTILISANT DEUX REGISTRES
La figure 24 montre comment les registres d'émission et de réception sont

connectés.
La sortie série du registre parallèle-série est reliée à travers la ligne de transmission

à l'entrée série du registre série-parallèle.
Les impulsions d'horloge qui commandent ce dernier circuit peuvent être les mêmes
que celles du premier registre.
Elles sont alors transmises sur une autre ligne. Dans ce cas, la transmission est dite
synchrone.
Un seul générateur d'horloge est nécessaire comme le montre la figure 25.

358
Si par contre, les deux registres sont commandés par des signaux d'horloge
différents, la transmission est dite asynchrone.
Dans ce cas, le circuit récepteur dispose de son propre générateur d'horloge comme
le montre la figure 26.
Celui-ci est commandé par le signal transmis sur la ligne. En effet, le générateur
d'horloge du circuit récepteur doit, dans le cas présent, délivrer quatre impulsions
d'horloge synchronisées avec le début de la transmission.
L'avantage de la transmission asynchrone comparativement à la transmission

synchrone est l'économie de la ligne qui transmet le signal d'horloge.
5. - REGISTRE A DÉCALAGE REBOUCLÉ SUR LUI - MÊME
5. 1. - REGISTRE PARALLÈLE - SÉRIE REBOUCLÉ SUR LUI - MÊME
Revenons au registre parallèle-série de la figure 22. A chaque chargement, le circuit

mémorise l'état des entrées parallèles E1, E2, E3 et E4, c'est-à-dire celui des
interrupteurs.
Lorsque nous appliquons des impulsions sur l'entrée CLOCK, les informations
enregistrées sont transmises à l'observateur placé prés de la LED.
Si cependant il n'y a aucune impulsion d'horloge, le registre garde en mémoire, tout

du moins tant qu'il est alimenté, les informations avec lesquelles il a été chargé.
Un registre peut donc constituer une mémoire de plusieurs bits, quatre dans le cas
de la figure 22.
Il y a cependant un inconvénient lorsque nous effectuons des décalages pour

transmettre les informations à la LED.
359
En effet, au fur et à mesure que les informations se décalent, celle présente à la

sortie du registre est perdue.
Donc au bout de cinq impulsions, les quatre informations sont perdues.
Si nous ne désirons pas conserver les informations ou si à l'arrivée il y a un registre

qui les mémorise, il n'y a pas de problème.
Par contre, si nous désirons qu'elles ne soient pas perdues, il faut réaliser le
montage de la figure 27.
La sortie du registre se trouve reliée à son entrée.
Ainsi, l'information apparaissant à la sortie et qui serait perdue à chaque décalage,

est ramenée à l'entrée et se trouve donc de nouveau mémorisée.
Nous disons, dans ce cas, que le registre ainsi câblé effectue une rotation à droite
de son contenu.
Pour illustrer ce mode de fonctionnement, supposons que le registre parallèle-série

en question soit chargé avec la donnée 0011.
Représentons chaque bascule par un carré à l'intérieur duquel est inscrit sont état (0
ou 1).
360
La figure 28 montre l'évolution du contenu du registre après chaque impulsion

d'horloge.
Nous constatons qu'après quatre impulsions d'horloge, le registre a retrouvé le

contenu qu'il avait juste après le chargement.
La rotation à droite du contenu d'un registre peut également être effectuée à l'aide
d'un registre série-série.
5. 2. - REGISTRE SÉRIE - SÉRIE REBOUCLÉ SUR LUI - MÊME
La figure 29 montre un registre série-série rebouclé sur lui-même à travers un réseau

combinatoire analogue à celui de la figure 16.
361
Ce réseau a pour rôle d'aiguiller vers l'entrée du registre, soit l'entrée série, soit la
sortie série.
Nous trouvons une nouvelle entrée de commande appelée entrée de rebouclage.

Lorsque celle-ci est au niveau H, l'entrée série se trouve reliée à l'entrée du registre à
travers le réseau.
Le circuit se comporte alors comme un registre série-série normal : les données

présentes à l'entrée série se décalent à droite d'un cran à chaque impulsion
d'horloge.
Lorsque l'entrée de rebouclage est au niveau L, c'est par contre la sortie série du
registre qui se trouve reliée à l'entrée du registre à travers le réseau.
Le circuit se comporte donc comme un registre à décalage rebouclé sur lui-même.
Il effectue donc une rotation à droite de son contenu à chaque impulsion d'horloge.
6. - REGISTRE BIDIRECTIONNEL
6. 1. - REGISTRE PARALLÈLE - SÉRIE SYNCHRONE CÂBLÉ POUR LE

DÉCALAGE A GAUCHE
Le registre parallèle-série à chargement synchrone permettait de prépositionner son

contenu, puis d'effectuer un décalage à droite de celui-ci grâce à l'entrée de
commande SHIFT / LOAD.
L'information se décalait de la sortie Q1 vers la sortie Q4.
Il est parfois utile de pouvoir décaler l'information dans un registre dans l'autre sens,
c'est-à-dire de la sortie Q4 vers la sortie Q1.
362
Il s'agit alors du décalage à gauche.
Voyons quelles sont les liaisons à effectuer sur le registre pour obtenir le décalage à
gauche de son contenu.
Relions la sortie Q4 à l'entrée E3, la sortie Q3 à l'entrée E2 et la sortie Q2 à l'entrée

E1.
Nous aboutissons ainsi au schéma de la figure 30.
Portons l'entrée SHIFT / LOAD (S / L) au niveau H. Ainsi, dans le même temps,

l'entrée E4 se trouve «reliée» à l'entrée D4, la sortie Q4 à l'entrée D3, la sortie Q3 à
l'entrée D2 et la sortie Q2 à l'entrée D1.
Désormais, si nous entrons les informations par l'entrée E4, celles-ci vont se décaler
à chaque impulsion d'horloge de la sortie Q4 vers la sortie Q1. Nous assistons bien
au décalage à gauche de l'information. L'entrée E4 devient l'entrée série gauche et la
sortie Q1, la sortie série gauche.
363
La figure 31 montre le schéma équivalent du circuit obtenu.
Si par contre l'entrée SHIFT / LOAD est portée au niveau L, nous obtenons un
décalage à droite du contenu du registre.
L'entrée ES constitue l'entrée série droite du registre et la sortie Q4 la sortie série

droite.
En résumé, le registre examiné fonctionne soit en mode décalage à droite, soit en

mode décalage à gauche.
Seulement, il ne fonctionne plus en mode LOAD.
Pour obtenir les trois modes de fonctionnement mentionnés ci-dessus, il faut faire
appel au registre universel.
6. 2. - REGISTRE UNIVERSEL
6. 2. 1. - SCHÉMA ET EXAMEN DES QUATRE MODES DE FONCTIONNEMENT
Pour différencier les trois modes suivants, chargement parallèle, décalage à droite,
décalage à gauche, deux entrées de commande sont nécessaires.
Celles-ci, appelées S0 et S1, permettent de différencier quatre modes de

fonctionnement. Or, trois modes sont prévus. Le quatrième permettra d'inhiber
l'action de l'horloge.
364
Le tableau de la figure 32 indique la correspondance entre chacun des modes de

fonctionnement et chacune des combinaisons des entrées S0 et S1.
Pour obtenir ces quatre modes, il faut remplacer chacun des réseaux d'aiguillage du
registre précédent par un autre plus complexe.
Si nous ajoutons le réseau d'inhibition d'horloge, nous obtenons le schéma du

registre universel quatre bits représenté à la figure 33.
Chacun des réseaux logiques RL1, RL2, RL3 et RL4 a pour rôle d'aiguiller une
entrée parmi les trois qui lui sont appliquées vers l'entrée D de la bascule à laquelle il
est associé.
Cette «commutation» est effectuée par les deux entrées S0 et S1.

365
Examinons chacun des modes de fonctionnement du registre.
Si S0 = S1 = 0, le signal d'horloge appliqué sur l'entrée CLOCK n'a pas

d'action. Les sorties du registre restent sur leur état.
Si S0 = 0 et S1 = 1, alors D4 = ESG ; D3 = Q4 ; D2 = Q3 ; D1 = Q2.
Le registre est ainsi «câblé» pour effectuer le décalage à gauche.
Les informations à décaler sont appliquées sur l'entrée série gauche (ESG). La sortie
série s'effectue sur la sortie Q1 qui est donc la sortie série gauche.
Si S0 = 1 et S1 = 0, alors D1 = ESD ; D2 = Q1 ; D3 = Q2 et D4 = Q3.
Le registre est ainsi «câblé» pour effectuer le décalage à droite.
Les informations à décaler sont appliquées sur l'entrée série droite (ESD). La sortie
série s'effectue sur la sortie Q4 qui est donc la sortie série droite.
Si S0 = 1 et S1 = 1, alors D1 = E1 ; D2 = E2 ; D3 = E3 ; D4 = E4.
Le registre est ainsi «câblé» pour effectuer le chargement parallèle.
Les informations à charger sont présentées sur les entrées parallèles E1, E2, E3 et
E4. Elles sont mémorisées, à chaque front actif d'horloge, sur les sorties Q1, Q2, Q3
et Q4 du registre.
Nous voyons que tout le fonctionnement d'un registre universel repose sur le
fonctionnement des réseaux logiques RL1, RL2, RL3 et RL4. Il est donc nécessaire
de donner un complément d'informations sur ceux-ci.
6. 2. 2. - EXAMEN D'UN RÉSEAU LOGIQUE
Les quatre réseaux d'aiguillage du registre examiné sont identiques. Analysons le

premier, en l'occurrence RL1. Il doit correspondre à la table de vérité de la figure 34.
La première ligne de cette table indique que pour S0 = 0 et S1 = 1, l'entrée D1

recopie la sortie Q2 : c'est le mode décalage à gauche.
366
La deuxième ligne indique que pour S0 = 1 et S1 = 0, l'entrée D1 recopie l'entrée

ESD : c'est le mode décalage à droite.
La troisième ligne indique que pour S0 = 1 et S1 = 1, l'entrée D1 recopie l'entrée E1 :

c'est le mode LOAD.
De cette table, nous pouvons extraire directement l'équation de D1 :
D1 = 0 . S1 . Q2 + S0 . 1 . ESD + S0 . S1 . E1
Cette équation nous conduit au réseau combinatoire de la figure 35 fournissant la

donnée D1.
6. 2. 3. - EXAMEN DU RÉSEAU D'INHIBITION
Il reste à examiner le réseau d'inhibition qui, à partir des entrées S0, S1 et CLOCK,
génère le signal d'horloge des quatre bascules.
Pour la combinaison S0 = S1 = 0, l'entrée CLOCK doit être inactive, c'est-à-dire

qu'elle ne doit présenter aucune transition de niveau active sur les quatre entrées
d'horloge.
Par exemple, bloquons à l'état logique 1 la sortie S de ce réseau lorsque se présente

cette combinaison de S0 et de S1.
Pour les autres combinaisons de S0 et de S1, la sortie S du réseau d'inhibition doit

«recopier» l'entrée CLOCK.
367
Tout cela est traduit dans la table de vérité de la figure 36.
Nous sommes conduits au tableau de Karnaugh de la figure 37.
Les deux groupements du tableau de Karnaugh nous donnent l'équation de S

suivante :
368
Le circuit de la figure 38 peut fournir le signal S :
Le fait que le signal d'horloge soit issu d'un réseau combinatoire présente un
inconvénient.
En effet, si l'on vient à changer S0 ou S1 lorsque l'entrée CLOCK est à l'état 0, une
transition de niveau logique peut se produire à la sortie S. Cela peut occasionner
ainsi un front d'horloge actif sur les bascules du registre alors que l'entrée CLOCK
est restée inactive. Prenons un exemple où ce cas se produit.
Supposons que S0 = 0, S1 = 1 et CLOCK = 0, ainsi S = 0 et portons l'entrée S1 à

l'état 0. De ce fait, les entrées S0 et S1 étant à l'état 0, la sortie S du réseau passe à
l'état 1.
En résumé, l'entrée CLOCK étant resté inactive, lorsque S1 est passé de l'état 1 à
l'état 0, la sortie S est passée de l'état 0 à l'état 1.
Nous obtenons ainsi un front actif sur les entrées d'horloge des quatre bascules,
alors que l'entrée CLOCK est restée à l'état 0.
Pour éviter cela, les entrées S0 et S1 ne doivent changer d'état que lorsque l'entrée
CLOCK est à l'état 1.
Ainsi, la sortie est forcée à l'état 1, quelles que soient les variations de S0 et S1.
6. 2. 4. - ANALYSE D'UN REGISTRE INTÉGRÉ UNIVERSEL : LE 74 194
Le circuit intégré 74 194 est un registre à décalage bidirectionnel 4 bits ayant deux
entrées de commande (S0 et S1), une entrée d'horloge (CK), une entrée de données
série pour le décalage à gauche (ESG), une entrée de données série pour le
décalage à droite (ESD), quatre entrées parallèles (E1 à E4), une entrée asynchrone
de remise à zéro générale prioritaire (CLR) et quatre sorties parallèles (Q1 à Q4).
369
table de vérité.
Pour la deuxième ligne de la table de vérité du circuit intégré 74 194, il n'y a pas de
changement de l'état des sorties lorsque CLOCK est à l'état 0 à condition que les
entrées S0 et S1 ne changent pas d'état.
370
7. - REGISTRE DYNAMIQUE
Les registres vus jusqu'à présent sont de type statique parce que les informations
qui y sont emmagasinées peuvent être conservées indéfiniment à condition de ne
pas débrancher l'alimentation.
Ceci est très commode parce que nous pouvons lire à tout moment les informations
qui ont été chargées, mais il apparaît un inconvénient du point de vue intégration.
En effet, chaque donnée binaire emmagasinée nécessite une bascule entière.
De ce fait, l'intégration de registres statiques de grande capacité (plus de 1000

étages) est limitée.
Au-delà, nous avons recours aux circuits à décalage de type dynamique.
Ceux-ci ne peuvent mémoriser les informations indéfiniment et doivent donc les faire
défiler. Cette caractéristique provient du fait que chaque élément de mémoire n'est
plus une bascule de type conventionnel, mais un circuit qui mémorise l'information
grâce aux capacités parasites des transistors MOS.
La figure 41 montre le schéma d'un étage de registre dynamique. Chaque étage

comme celui-ci peut emmagasiner une donnée logique.
Les capacités CE, CI et CS de la figure 41 sont dites parasites parce qu'elles sont
habituellement indésirables. Elles correspondent à la capacité de grille des
transistors MOS.
371
Normalement, celles-ci doivent être les plus faibles possible parce qu'elles perturbent
le fonctionnement normal du circuit (augmentation du temps de propagation).
Dans notre cas cependant, elles sont utilisées pour conserver les informations sous
forme de charges emmagasinées.
Ces capacités peuvent être chargées ou déchargées. Une capacité chargée

correspond à une information positive (état logique 1) et une capacité déchargée à
une information négative (état logique 0).
Supposons que l'entrée E soit soumise au niveau bas (L). Le transistor T1 est donc
bloqué.
Lorsque l'entrée d'horloge CK1 passe au niveau H, le transistor T2 est rendu

conducteur et ainsi charge à + Vcc la capacité CI.
Dès lors, le transistor T3 est conducteur et il décharge donc la capacité CS, si celle-ci
était chargée.
La sortie S passe au niveau L et nous pouvons dire que le niveau L présent à

l'entrée E a été transféré en sortie S. Ceci est illustré à la figure 42.
Lorsque survient une impulsion positive sur l'entrée d'horloge CK2, les transistors T3
et T4 sont simultanément conducteurs.
Par contre, du point de vue technologique, ces deux transistors sont différents et leur
résistance respective de saturation est telle que le potentiel du point S est beaucoup
372
plus proche de zéro que de la tension + Vcc : la sortie S reste donc au niveau
logique L.
Si maintenant l'entrée E est soumise au niveau H, le transistor T1 se met à conduire.

La capacité CI se trouve déchargée et le point I est donc porté au niveau L comme le
montre le chronogramme de la figure 43.
Lorsque survient une impulsion positive sur l'entrée d'horloge CK1, les deux
transistors T2 et T1 se trouvent saturés simultanément et comme ils sont réalisés
technologique-ment de la même façon que le couple T4-T3, le point I est maintenu
au niveau logique L malgré la conduction de T2.
A l'impulsion d'horloge suivante sur CK2, le transistor T4 se met à conduire et charge

la capacité CS au niveau H.
La sortie S passe donc au niveau H et le niveau H présent à l'entrée E a été

transféré en sortie S.
En résumé, dans un étage de registre dynamique (ici à deux phases d'horloge), une
donnée appliquée à l'entrée se retrouve à la sortie lorsque l'on applique deux
impulsions CK1 et CK2.
Il faut cependant que les signaux CK1 et CK2 soient à une fréquence suffisante
(environ 10 kHz) pour que les capacités parasites des transistors MOS n'aient pas le
temps de se charger ou se décharger entre deux impulsions successives.
373
CHAPITRE IX : LES COMPTEURS BINAIRES ASYNCHRONES
Cette théorie présente l'ensemble des circuits numériques utilisés pour les fonctions
de comptage et de décomptage.
1. - DÉFINITION ET FONCTION D'UN COMPTEUR
Un compteur (ou décompteur) est un circuit électronique constitué essentiellement

par un ensemble de bascules et le plus souvent d'un réseau combinatoire.
Ce compteur (ou décompteur) permet de comptabiliser le nombre d'événements qui

se produisent pendant un temps donné.
Chaque événement est traduit en impulsion électrique.
Ces circuits possèdent le plus souvent une entrée (quelquefois deux entrées) sur
laquelle parviennent les impulsions à compter ou à décompter.
L'information disponible est située sur l'ensemble des sorties des bascules.
Il existe de nombreuses applications des compteurs.
Nous pouvons citer le comptage d'objets (figure 1), la mesure du temps (figure 2), la
division du temps pour l'obtention de signaux d'horloge permettant la commande des
systèmes synchronisés (figure 3).
374
375
Note :
• Un compteur dont le contenu augmente d'une unité s'incrémente.

• Un décompteur dont le contenu diminue d'une unité se décrémente.
Il existe une grande variété de compteurs que vous allez découvrir au cours des
prochains chapitres.
2. - LES COMPTEURS BINAIRES ASYNCHRONES
Les compteurs binaires asynchrones utilisent le code binaire pur pour compter (ou
décompter).
Ces compteurs sont asynchrones, car seule la première bascule reçoit le signal
d'horloge.
376
Toutes les bascules qui suivent celle-ci sont commandées par la bascule précédente
comme indiqué à la figure 4.
2. 1. - LE COMPTEUR / DIVISEUR PAR DEUX
Le montage situé à la figure 5 est le compteur le plus simple puisqu'il utilise qu'une
bascule de type D et qu'il n'est capable de compter qu'un seul événement.
La sortie est rebouclée sur l'entrée D.

377
Le chronogramme de la figure 6 permet de suivre l'évolution des signaux d'horloge et

des sorties Q et .
Supposons que la sortie Q soit au niveau L à l'instant t0, donc et D au niveau H.
A l'instant t1 se produit le premier front actif. La sortie Q bascule et passe au niveau

H puisque l'entrée D est au niveau H.
Entre les instants t1 et t2, l'entrée D est au niveau L. Donc, à l'instant t2, Q revient
au niveau L et D au niveau H. A l'instant t3, Q repasse au niveau H et ainsi de suite.
La période du signal qui est présent sur la sortie Q est ainsi le double de celle du
signal d'horloge.
Autrement dit, la fréquence du signal de sortie est la moitié de celle du signal

d'horloge. C'est pour cette raison que ce montage est un diviseur par 2. Il est
l'élément de base de la plupart des compteurs.
Ce compteur possède deux états, qui sont 0 et 1, l'état d'un compteur étant défini par
une combinaison particulière des états logiques des différentes sorties. Ce compteur
ne peut déceler qu'une seule impulsion, à condition de fixer l'état initial de la bascule.
Nous allons voir qu'il existe un problème lié au temps de propagation à l'intérieur de
la bascule.
En effet, si vous regardez la figure 7, vous remarquez qu'il existe un état transitoire
entre les instants t1 et t2 et entre les instants t3 et t4.
378
Nous reviendrons sur ce problème au cours de cette théorie.
Un diviseur par deux peut aussi être obtenu avec une bascule JK comme représenté
figure 8.
Cette bascule fonctionne en mode TOGGLE. Le chronogramme est le même que

celui relatif à la bascule D situé à la figure 6. Ce mode de fonctionnement TOGGLE a
été présenté au cours de la théorie 5.
379
2. 2. - UN COMPTEUR MODULO 4
Le montage situé à la figure 9 est un compteur constitué à partir de deux bascules D.
Ce montage est bien un compteur asynchrone puisque le signal de l'horloge H n'est

appliqué que sur l'entrée CLOCK de la première bascule (CLOCK1).
La sortie 1 est reliée à l'entrée CLOCK de la deuxième bascule (CLOCK2).
Chaque bascule est câblée en diviseur par deux.
Le chronogramme de la figure 10 permet de suivre l'évolution du compteur au cours

du temps.
380
A l'instant t0, les deux sorties Q1 et Q2 sont au niveau L.
Au premier front actif d'horloge (instant t1), la sortie Q1 commute et passe au niveau
H. 1 passe au niveau L.
A l'instant t2, Q1 repasse au niveau L et 1 au niveau H, donc un front actif est

appliqué sur l'entrée d'horloge de la deuxième bascule. Q2 passe donc au niveau H.
A l'instant t3, Q1 repasse au niveau H et Q2 reste au niveau H.
A l'instant t4, Q1 revient au niveau L et Q2 également. Les deux sorties sont

revenues à leur état initial. Il a donc fallu quatre impulsions d'horloge pour retrouver
l'état initial des deux bascules.
La table de vérité de la figure 11 permet de résumer l'évolution du compteur et du

diviseur par 4.
Ce compteur est de module 4. Le module est le nombre d'états logiques formés

par l'ensemble des sorties du compteur.
Dans le cas présent, il s'agit d'un compteur possédant quatre états logiques (00, 01,
10, 11) en code binaire ou 0, 1, 2 et 3 en code décimal).
La capacité de ce compteur est 3. La capacité est le nombre maximum

d'événements qu'un compteur peut comptabiliser. Elle est toujours égale au
module moins un puisque durant l'état initial (ici 00) aucun événement n'a encore
été pris en compte.
La sortie Q1 divise par deux la fréquence de l'horloge H et la sortie Q2 divise par

quatre cette même fréquence de l'horloge H. Sur la figure 10, il apparaît bien que la
381
période du signal en sortie Q1 vaut deux fois la période de l'horloge et en sortie Q2 la

période du signal vaut quatre fois la période de l'horloge.
D'une façon générale, il est toujours possible d'utiliser une ou plusieurs sortie d'un
compteur pour avoir une division de la fréquence de l'horloge. Dans l'horloge de la
figure 2, cette propriété est utilisée pour compter le temps qui s'écoule.
En effet, le signal de l'horloge de fréquence 1 Hz est divisé par 60 et permet d'obtenir

un signal de période 1 minute. Ce deuxième signal est à son tour divisé par 60 afin
d'obtenir le signal de période 1 heure. Ensuite, il suffit de compter les heures jusqu'à
24 pour qu'une journée se soit écoulée.
2. 3. - LES COMPTEURS DE MODULE SUPÉRIEUR A
En reliant trois bascules D comme indiqué à la figure 12, on obtient un compteur de

module 8.
Trois bascules D câblées en diviseur par 2 sont utilisées.

382
Le chronogramme de la figure 13 permet de comprendre le fonctionnement de ce

compteur. Le principe de fonctionnement est toujours le même.
Chaque étage permet de diviser par 2 le signal appliqué sur son entrée d'horloge.
Sur la sortie Q3, le signal que l'on peut prélever est donc à une fréquence 8 fois
plus petite que le signal d'horloge.
D'une façon générale, il est donc possible d'augmenter le module d'un compteur
asynchrone en augmentant le nombre de bascules. Avec une nouvelle bascule, le
module double.
Si un compteur possède n bascules, son module maximum vaut 2n. Pour n = 4, le

module vaut 16, pour n = 5, il vaut 32,...
Il est possible d'obtenir un compteur de module impair (3, 5, 7...) en utilisant les
mêmes types de montages que ceux vus précédemment. Cela vous sera présenté
ultérieurement.
383
Par ailleurs, il est possible de remplacer chaque bascule D par un bascule JK câblée
en mode TOGGLE (les entrées J et K sont câblées à «1»). La figure 14 représente
un compteur modulo 4 réalisé avec deux bascules JK.
Nous allons revenir sur le problème des états transitoires. La figure 15 représente
une partie du chronogramme de fonctionnement d'un compteur modulo 8.
384
Sur ce chronogramme, il apparaît que la durée des périodes instables (états

transitoires) est fonction du nombre de bascules. Cette durée vaut au maximum t4 -
t1 = 3θθ dans le cas présent.
Pendant cette période instable (t4 - t1), au lieu de passer directement de l'état 3 à
l'état 4, le compteur passe successivement par les états transitoires 2 et 0. On
considère ici que le temps de propagation de chaque bascule est sensiblement le
même (θ θ). En réalité, ces trois temps de propagation peuvent être différents.
Il est évident que si le nombre de bascules augmente, la durée de la période instable

augmente également. Ceci est dû au fonctionnement asynchrone du compteur
puisque les bascules réagissent les unes sur les autres en cascade.
Pour cette raison, on utilise une impulsion de prélèvement qui permet de «lire» l'état
du compteur. Cette impulsion sera décalée par rapport au signal d'horloge d'une
durée supérieure à celle des états transitoires. Cette impulsion pourra être générée à
l'aide d'un monostable.
385
Les figures 16 et 17 présentent deux schémas de prélèvement du contenu d'un

compteur.
Dans le cas de la figure 17, il est également possible de stocker le contenu du

compteur dans le registre pendant la période que l'on souhaite.
Ces états transitoires sont donc l'un des principaux facteurs qui vont limiter la
fréquence d'horloge du compteur.
386
En technologie MOS, avec θ ≈ 100 ns, et 4 bascules D, la période des états

transitoires vaut environ 400 ns. Si l'on réserve environ 100 ns supplémentaires pour
prélever le contenu du compteur, la fréquence maximum de fonctionnement sera 2
MHz :
Si l'on veut travailler à une fréquence relativement élevée et utiliser un compteur de

grande capacité, il faudra donc utiliser un compteur synchrone.
2. 4. - PRÉSENTATION DE DEUX COMPTEURS INTÉGRÉS
2. 4. 1. - LE COMPTEUR INTÉGRÉ 7493
La figure 18 représente le schéma de principe du compteur intégré 7493 réalisé en

technologie TTL ainsi que son brochage.
Le schéma de principe est le même que celui de la figure 14. Les entrées J et K des
bascules sont câblées intérieurement à «1».
387
Une remise à zéro générale asynchrone du compteur est possible grâce aux entrées
R0 et R1. Pour cela les deux entrées R0 et R1 doivent être simultanément à «1».
Ce compteur peut fonctionner en diviseur par 8 en présentant l'horloge sur l'entrée

B ou en diviseur par 16 en présentant l'horloge sur l'entrée A et en reliant la sortie
QA à l'entrée B.
2. 4. 2. - LE COMPTEUR INTÉGRÉ 4024
Son schéma fonctionnel et son brochage sont donnés à la figure 19.
Ce circuit est réalisé en technologie MOS. Le symbole «N.C.» signifie «non

connecté».
388
C'est un compteur binaire à 7 étages en cascade. Son schéma logique est donné à
la figure 20.
est l'entrée d'horloge. MR est l'entrée de remise à zéro générale asynchrone

prioritaire. La présence d'un niveau H sur MR remet tous les étages du compteur à
zéro indépendamment de . Ce compteur est incrémenté sur le front descendant
de et peut compter jusqu'à 27 - 1 = 127 impulsions.
3. - LES COMPTEURS BINAIRES SYNCHRONES
3. 1. - DÉFINITION
Ce sont des compteurs (décompteurs) dont tous les étages (bascules) sont
commandés par le même signal d'horloge.
Ce mode de fonctionnement permet de limiter la durée des périodes d'instabilité et

par conséquent autorise des vitesses de fonctionnement plus élevées qu'en mode
asynchrone.
389
3. 2. - MODÈLES DE COMPTEURS SYNCHRONES
3. 2. 1. - COMPTEUR MODULO 4
Ce compteur réalisé avec deux bascules D est représenté à la figure 21.
Si vous vous reportez à la table de vérité de la figure 11, vous vous apercevez que la
sortie Q1 passe alternativement de l'état «0» à l'état «1» à chaque front actif de
l'horloge H.
Ainsi, la sortie Q1 de ce diviseur par deux peut constituer le bit le moins significatif
(LSB) du compteur. La première bascule D d'un compteur fonctionnant en code
binaire sera d'ailleurs toujours câblée en diviseur par deux. La sortie Q2 de la
deuxième bascule du compteur modulo 4 doit fournir quant à elle, le bit le plus
significatif (MSB), c'est ce qui est représenté à la figure 22.
390
En fonction de l'état de Q2 qui est donc imposé, voyons quel doit être l'état de
l'entrée D2 correspondante.
Si le compteur est à l'état 0 (sorties Q1 et Q2 à l'état «0»), l'entrée D2 doit être à

l'état «0» puisqu'au front d'horloge suivant, la sortie Q2 doit rester à l'état «0». Ceci
est symbolisé par une flèche sur la figure 22.
Quand le compteur est à l'état 1 (sortie Q1 à «1» et Q2 à «0»), D2 doit être à l'état
«1» puisque Q2 doit passer à «1» au front d'horloge actif suivant et ainsi de suite...
A partir de cette table de vérité, on écrit dans le tableau de Karnaugh de la figure 23.
On peut en déduire :
D2 = Q1. 2+ 1. Q2 = Q1 Q2
Il s'agit du OU EXCLUSIF, ce qui apparaît dans le montage de la figure 21.
3. 2. 2. - COMPTEURS DE MODULE SUPÉRIEUR A QUATRE
Selon le même principe, la figure 24 représente un compteur synchrone de module 8

réalisé avec 3 bascules D.
391
Dans ce montage, il y a deux portes supplémentaires par rapport à celui de la figure

21.
La troisième bascule ne commute que dans deux cas :
Tout d'abord, si les deux sorties Q1 et Q2 sont à l'état «1» et la sortie Q3 à

l'état «0». Le compteur indique dans ce cas 0112 = 310 et doit passer à 1002 = 410.
Ensuite, elle commute quand le compteur est à 1112 = 710 et doit passer à 0002
= 010.
Pour réaliser ces deux conditions, il faut utiliser deux portes supplémentaires : une
porte ET qui reçoit les sorties Q1 et Q2, et une porte OU EXCLUSIF recevant la
sortie Q3 et la sortie de la porte ET.
392
Pour réaliser un compteur synchrone de module 16, il est nécessaire d'ajouter une
bascule supplémentaire. Ainsi, on est conduit au schéma de la figure 25.
Par rapport au précédent montage, celui-ci possède deux portes supplémentaires :

une porte ET à deux entrées et une porte OU EXCLUSIF.
Vous notez tout d'abord que le schéma se complique avec l'augmentation du nombre
de bascules. Vous remarquez qu'une bascule étant à zéro, celle-ci ne passe à «1»
que si toutes les bascules précédentes sont à «1». Ceci explique l'utilisation des
portes ET.
Il serait possible de rajouter de nouvelles bascules afin d'augmenter la capacité du

compteur. Néanmoins, le schéma deviendrait vite très complexe, donc il sera
préférable d'utiliser les compteurs en circuits intégrés.
Il est possible de calculer la vitesse de fonctionnement d'un compteur synchrone de

module 16.
Si nous reprenons les mêmes valeurs qu'au chapitre 2. 3., à savoir θ ≈ 100 ns et si
l'on réserve toujours 100 ns pour prélever le contenue du compteur, on aboutit à une
fréquence limite :
Nous pouvons noter que durant les 100 ns réservés au prélèvement, le réseau
combinatoire formé par les portes ET et OU EXCLUSIF a le temps de se stabiliser.
393
En réalité, les compteurs intégrés synchrones autorisent des vitesses de

fonctionnement beaucoup plus élevées que celle calculée ici.
3. 2. 3. - UN COMPTEUR INTÉGRÉ SYNCHRONE : LE 4520
Le circuit intégré HEF 4520 B est réalisé en technologie MOS.
Il comprend un double compteur binaire synchrone 4 bits. Son synoptique et son

brochage sont donnés à la figure 26 et le schéma logique d'un compteur à la figure
27.
394
Chaque compteur comprend une entrée d'horloge active sur un front montant (CP0)
et une entrée d'horloge active sur un front descendant ( 1).
Il existe une entrée de remise à zéro asynchrone MR pour chaque compteur. Elle est
prioritaire et active au niveau haut. Il est possible d'utiliser l'une des deux entrées
d'horloge comme entrée de validation pendant que l'autre reçoit le signal d'horloge.
4. - LES COMPTEURS - DIVISEURS PAR n
4. 1. - LE DIAGRAMME DES ÉTATS
L'état d'un compteur est la combinaison particulière formée par l'ensemble des
sorties de ce compteur. Un compteur modulo 2 possède deux états. Son unique
sortie est soit à l'état «0», soit à l'état «1». Un compteur modulo 4 possède 4 états.
Ses deux sorties peuvent réaliser 4 combinaisons différentes (00, 01, 10, 11).
Le diagramme des états d'un compteur permet de représenter l'ensemble des

états que peut prendre ce compteur. La figure 28 représente le diagramme des
états d'un compteur modulo 4.
395
Dans ce diagramme, chaque état est représenté par un nombre décimal dans un
cercle. Les flèches représentent le sens de «parcours» du compteur.
Le diagramme des états peut aussi être représenté comme indiqué à la figure 29.
D'une façon générale, on dit qu'un compteur possède n états, ou bien qu'il s'agit d'un
diviseur par n. On parle alors de compteur-diviseur par n.
A chaque impulsion sur l'entrée d'horloge le compteur passe d'un état au suivant en
respectant l'ordre donné par le diagramme des états.
4. 2. - COMPTEUR N'UTILISANT PAS LE CODE BINAIRE
Jusqu'à présent, vous avez vu des compteurs utilisant le code binaire, mais il existe
aussi des compteurs utilisant d'autres codes.
C'est le cas des compteurs de Johnson dont un exemple vous sera présenté dans la
théorie suivante, car ces compteurs utilisent un circuit de décodage.
396
La figure 30 présente la table des états d'un tel compteur à 5 étages. Il s'agit du
circuit de comptage du circuit intégré HEF 4017 B réalisé en technologie MOS.
Ces cinq sorties Q1, Q2, Q3, Q4 et Q5 sont des sorties des bascules, internes au
circuit intégré, et par conséquent, ne sont pas accessibles.
Ce compteur utilise le principe d'un registre à décalage rebouclé sur lui-même.
En effet, lors de la première impulsion d'horloge, la sortie Q1 passe à l'état «1» puis,
cet état «1» se décale de Q1 vers Q5. Une fois que la sortie Q5 est passée à l'état
«1», la sortie Q1 repasse à l'état «0» au front d'horloge actif suivant.. Au total, ce
compteur possède dix états et peut comptabiliser neuf impulsions.
4. 3. - COMPTEUR A MODULE VARIABLE
Jusqu'à maintenant, vous avez vu des compteurs dont le module est une puissance
de 2 (2, 4, 8, 16,...). Or, il peut être nécessaire de disposer de compteurs dont le
module soit un nombre entier quelconque (3, 5, 7, 9, 10,...).
397
Il faut alors modifier les circuits de comptage vus jusqu'à maintenant. La figure 31
présente un compteur modulo 3 synchrone réalisé avec deux bascules D.
Le chronogramme de fonctionnement et le diagramme des états sont représentés à

la figure 32.
Supposons que le compteur soit à l'état 0. Q1 et Q2 sont à l'état «0», donc 1 et

2 sont à l'état «1» et D1 est à l'état «1».
A l'instant t1, le compteur passe à l'état 1 (Q1 = «1» et Q2 = «0»). A l'instant t2, le
compteur passe à l'état 2 (Q1 = «0» et Q2 = «1»).
A ce moment là, D1 = «0» et non «1» comme dans le cas du compteur modulo 4.
Donc à t3, le compteur est «forcé» à l'état 0 et ne passe pas par l'état 3.
398
A la mise sous tension, il peut arriver que le compteur soit positionné à l'état 3. Dans
ce cas, il repasse à l'état 2 au premier front d'horloge montant et, dès lors, il reste
dans l'anneau des trois états (0, 1 et 2) sans jamais revenir à l'état 3.
Ce compteur est un compteur à cycle incomplet et à réaction synchrone. En effet,

le cycle est incomplet puisque deux bascules D permettent 22 = 4 états différents et
que l'on en utilise 3 dans le cas présent.
D'autre part, la réaction est synchrone puisque la porte ET permet de décoder l'état
2 (102 = 210) et que la remise à zéro s'effectue au front d'horloge actif.
Il existe aussi des compteurs à cycle incomplet à réaction asynchrone.
Si le compteur doit revenir à 0 après l'état N, il suffit de décoder l'état N + 1, ce qui

permet de remettre le compteur à 0 en agissant sur l'entrée CLEAR asynchrone. Un
exemple vous est donné ci-après.
4. 4. - LES DÉCADES SYNCHRONES ET ASYNCHRONES
Les décades sont des compteurs possédant 10 états stables. Ce sont des
compteurs que l'on rencontre couramment. En effet, ils permettent de matérialiser
directement la numération décimale.
Nous allons voir deux modèles de décades réalisées avec des bascules discrètes et
un compteur intégré.
4. 4. 1. - UNE DÉCADE ASYNCHRONE
Son schéma est donné à la figure 33.

399
Le chronogramme de la figure 34 permet d'en comprendre le fonctionnement.
Ce montage est un exemple de compteur à cycle incomplet à réaction asynchrone.
En effet, dans le cas présent, c'est l'état 1010 (10102) qui est décodé à l'aide de la
porte ET et qui autorise la remise à zéro générale des quatre bascules.
Néanmoins, ce montage pose un certain nombre de problèmes de fonctionnement :
Tout d'abord, il faut que T soit supérieure à t1 et à t2, donc que la remise à
zéro des bascules soit très rapide (T est la durée de l'impulsion de remise à zéro à la
sortie de la porte ET).
En effet, si l'impulsion de remise à zéro repasse à l'état 0 avant qu'une des bascules
(ici la deuxième et la quatrième) ne soit repassée à zéro, cette dernière restera à
l'état «1».
400
Si, par exemple, la période t1 est très courte et t2 très longue et que par ailleurs le
temps de propagation à travers la porte ET est également très court, la sortie Q4
peut rester à l'état «1», donc le compteur passera de l'état «9» à l'état «8», puis
repassera à l'état «9» et ainsi de suite...
Pratiquement, il faut introduire des retards par des cellules RC placées à l'entrée du
ET comme indiqué à la figure 35.
Ensuite, la porte ET peut détecter les états transitoires sus-mentionnés (paragraphe

2. 3.) et rendre le fonctionnement de l'ensemble imprévisible.
En règle générale, il faudra donc être très attentif aux choix des composants et à la
réalisation de ce type de circuit.
4. 4. 2. - UNE DÉCADE SYNCHRONE
Le schéma de la figure 36 est celui d'une décade synchrone réalisée avec des
bascules JK de type 7472.
Rappelons que les trois entrées J, ainsi que les trois entrées K aboutissent sur une
porte ET. C'est pour cela que les entrées non utilisées sont reliées à «1».
401
Avec ce montage synchrone, les problèmes rencontrés avec la décade asynchrone

n'existent plus.
4. 4. 3. - UN COMPTEUR INTÉGRÉ MODULO 10 : LE 7490
C'est un compteur très utilisé. Son schéma est donné à la figure 37.
Ce compteur est réalisé en technologie TTL. Son brochage est donné à la figure 38.
Le symbole «NC» signifie «non connecté».
402
Ce circuit comporte deux sections. Une section diviseur par 2 et une section
diviseur par 5.
Il est possible soit de les utiliser séparément, soit de les réunir ensemble pour obtenir
un compteur BCD modulo 10 ou bien d'un diviseur par 10.
La première section diviseur par 2 est constituée par la première bascule JK dont
l'entrée d'horloge est notée «INPUT A» et la sortie «Q0». Les entrées J et K non
câblées sur le schéma sont toutes rattachées au niveau logique H.
La deuxième section comporte les trois bascules JK suivantes. L'entrée d'horloge est
notée «INPUT B» et les trois sorties sont Q1, Q2 et Q3. Cette troisième sortie Q3
délivre un signal divisé par 5 par rapport au signal d'horloge appliqué à l'entrée
«INPUT B».
Ce compteur modulo 5 utilise le code binaire.
Pour obtenir un compteur modulo 10 en code BCD, il suffit de relier la sortie Q0 à

l'entrée INPUT B. La sortie Q0 qui divise par deux la fréquence d'horloge commande
elle-même la section diviseur par 5. Il est donc possible de recueillir un signal en
sortie Q3 dont la fréquence est le 1 / 10ème de celle de l'horloge.
La table de vérité de la figure 39 permet de préciser le fonctionnement général de ce

compteur.
Les deux entrées R9 (1) et R9 (2) permettent de prépositionner le compteur à l'état 9.

Ces entrées sont prioritaires sur les entrées de remise à zéro (R0 (1) et R0 (2)).
403
SD est l'entrée de mise à «1» et RD est l'entrée de mise à «0».
Il existe une deuxième possibilité de raccorder les deux sections. C'est de relier la
sortie Q3 à l'entrée «INPUT A». Ceci permet de recueillir un signal dont la fréquence
vaut toujours le 1 / 10ème de celle de l'horloge mais cette fois-ci, le signal possède
un rapport cyclique égal à 1 / 2. Ceci apparaît sur la figure 40.
Par contre, avec ce raccordement, les quatre sorties n'utilisent pas le code BCD. Le
compteur obtenu compte comme suit : 0, 1, 2, 3, 4, 8, 9, A, B, C.
5. - LES COMPTEURS - DÉCOMPTEURS
Jusqu'ici vous avez vu des compteurs qui incrémentent d'une unité leur contenu à
chaque nouvelle impulsion.
Il existe également des compteurs qui décrémentent leur contenu. On parle

alors de décompteurs.
404
Le schéma de la figure 41 est un décompteur de module 8 réalisé avec 3 bascules

D. Le chronogramme relatif à son fonctionnement et le diagramme des états sont
également représentés dans cette figure. Nous pouvons comparer ce schéma à celui
de la figure 12.
La première bascule est toujours câblée en diviseur par deux puisque le LSB passe
alternativement de «0» à «1» en mode comptage comme en mode décomptage.
Par contre, pour les deux bascules suivantes, c'est la sortie Q des bascules
précédentes qui fournit le signal d'horloge et non .
405
La figure 42 représente le schéma d'un décompteur synchrone de module 8.
Un réseau combinatoire composé de trois portes est ici nécessaire.
Les décompteurs existent sous forme de circuits intégrés. Ces circuits fonctionnent
soit en mode comptage, soit en mode décomptage. Il en existe deux types.
Dans le premier type, il existe une seule entrée de commande du mode comptage /
décomptage.
Dans le deuxième type, il existe deux entrées d'horloge ; l'une est relative au mode
comptage, l'autre au mode décomptage.
La figure 43 représente ces deux possibilités.

406
6. - LES COMPTEURS PRÉPOSITIONNABLES
6. 1. - PRINCIPE
Sur le marché des composants, il est facile de trouver des compteurs de module 2n
ou 10 (en général, n ≥ 4).
Par contre, pour un compteur possédant n états (n impair), il est nécessaire de

recourir à un réseau combinatoire, ce qui augmente la complexité du circuit.
C'est pour cette raison que les constructeurs ont développé des compteurs
prépositionnables.
Ces derniers permettent de limiter le nombre des états que peut prendre un
compteur, autrement dit, ils permettent de réduire le module.
Pour un compteur prépositionnable dont le module maximal est 16, il sera possible
de réduire ce module entre 2 et 16.
Pour cela, ces compteurs possèdent autant d'entrées de prépositionnement que de

sorties. Le schéma de la figure 44 représente un tel compteur.
Les quatre entrées I1, I2, I3 et I4 sont les entrées de prépositionnement.
CARRY est une sortie de retenue ou de report. Cette sortie est au niveau H
seulement lorsque les quatre sorties Q1, Q2, Q3 et Q4 sont au niveau H. Autrement,
elle reste au niveau L.
L'entrée LOAD est une entrée de commande. Elle permet de «charger» le compteur
dans l'état logique où se trouvent les quatre entrées de prépositionnement.
407
Si le chargement est asynchrone, dès que l'entrée LOAD est au niveau L, l'état
logique de I1 est transmis à Q1, celui de I2 à Q2 et ainsi de suite...
Si le chargement est synchrone, il faut tout d'abord que l'entrée LOAD soit au niveau
L (niveau actif), puis il faut appliquer une impulsion d'horloge pour que le
chargement s'effectue.
En réalisant le câblage de la figure 45, il est possible d'utiliser la sortie CARRY pour
prépositionner le compteur.
Quand le compteur passe à l'état 15, l'entrée LOAD passe au niveau L et le

chargement s'effectue au front d'horloge qui suivra (entrée LOAD synchrone).
408
Le chronogramme de la figure 46 montre un exemple de fonctionnement avec ce

montage.
Le compteur est prépositionné à l'état 13 et son module est 3 (États 13, 14 et 15).
Avec ce type de montage, il est possible de passer d'un état prédéterminé (ici 13) à
l'état 15 (dans le cas d'un compteur modulo 16), mais ce compteur ne passe pas par
les états 0, 1, 2...
409
Si l'on veut commencer la phase de comptage à partir de 0, il est nécessaire

d'effectuer l'un des deux montages de la figure 47.
Dans la figure 47-a, quand la sortie du compteur passe à 01012 = 510, l'entrée LOAD
passe à l'état 0. Donc, au prochain signal d'horloge, le compteur repasse à l'état 0
puisque les quatre entrées de prépositionnement sont câblées à la masse (entrée
LOAD synchrone).
Il est également possible d'utiliser l'entrée CLEAR comme indiqué à la figure 47-b ;
cette entrée CLEAR étant également synchrone.
Dans les deux cas, la porte NAND sert à détecter l'état 5 du compteur afin qu'il
repasse à 0.
Néanmoins, ce système est trop rigide car il impose un réseau combinatoire donné
pour réaliser un compteur de module défini. Or, avec un compteur prépositionnable, il
suffit de changer les données sur les entrées de prépositionnement pour modifier le
module.
6. 2. - LE COMPTEUR INTÉGRÉ HEF 4029B
C'est un compteur / décompteur synchrone binaire / décimal 4 bits réalisé en

technologie MOS.
410
Son schéma fonctionnel et son brochage sont donnés à la figure 48.
Le signal d'horloge est appliqué sur l'entrée CP. Ce sont les fronts montants qui sont
actifs. est une entrée de validation. Si elle se trouve au niveau H, le compteur est
inhibé ainsi que la retenue. PL est l'entrée de chargement parallèle asynchrone
prioritaire. Dès qu'elle passe au niveau H, les quatre données présentes sur P0, P1,
P2 et P3 sont transférées sur les sorties O0, O1, O2 et O3.
La commande UP / permet soit de compter (UP / au niveau H), soit de

décompter (UP / au niveau L).
La commande BIN / permet le comptage / décomptage soit en code binaire (BIN

/ au niveau H), soit en code décimal (BIN / au niveau L).
411
La sortie est normalement au niveau H et passe au niveau L lorsque le compteur

atteint le compte maximal en mode comptage ou le compte minimal en mode
décomptage à condition que soit au niveau L.
Nous verrons dans le chapitre suivant l'usage qui est fait de cette sortie .
Le tableau de la figure 49 présente les différents modes de fonctionnement de ce

compteur.
Fig. 49. - Tableau de fonctionnement du compteur HEF

4029B.
PL BIN / UP / CP MODE
Chargement
H X X X X
parallèle
Sans
L X X H X
changement
décomptage
L L L L
décimal
Comptage
L L H L
décimal
Décomptage
L H L L
binaire
Comptage
L H H L
binaire
Globalement, il existe quatre modes de fonctionnement puisqu'il y a deux entrées de

commande (BIN / et UP / ) autorisant quatre combinaisons.
412
Les diagrammes des états des figures 50 et 51 représentent ces quatre modes de
fonctionnement.
Dans la figure 50, vous pouvez remarquer que si le compteur est dans un état
compris entre 10 et 15 (cas de la mise sous tension), il réintègre l'anneau des états
après un certain nombre d'impulsions d'horloge. Par exemple de l'état 12, il passe à
l'état 13 puis à l'état 4 en mode comptage.
413
Le chronogramme de la figure 52 illustre le fonctionnement de ce compteur en mode

décimal. L'entrée BIN / est au niveau L.
A l'instant t1, la commande PL (chargement du compteur) passe au niveau L. Donc

au front d'horloge actif qui suit, le comptage peut commencer.
414
est à l'état «0». Le comptage est validé. Le compteur progresse donc de «0» à
«9». Dès qu'il passe à «9» à l'instant t2, la sortie (retenue) passe au niveau L.
Pendant cet état 9, l'entrée de commande UP / passe au niveau L, donc le

compteur va passer en mode décomptage. Immédiatement, la sortie repasse au
niveau H puisque le compteur est en mode décomptage. Au front d'horloge actif
suivant, le compteur passe à 8 puis à 7... jusqu'à 0.
A l'instant t3, le décompteur passe à «0» mais la sortie reste au niveau H puisque
l'entrée de validation vient de passer au niveau H.
Par contre, après une période du signal d'horloge, cette entrée passe au niveau
L et par conséquent la sortie peut passer au niveau L.
A l'instant t4, la commande PL passe au niveau H donc le chargement du compteur

s'effectue et ce dernier passe à l'état «6».
Il serait possible de tracer le même type de chronogramme pour le mode binaire.
7. - LES COMPTEURS DE GRANDE CAPACITÉ
7. 1. - RÉUNION DE PLUSIEURS COMPTEURS EN CASCADE
Nous pouvons faire deux remarques :
Tout d'abord en utilisant des bascules individualisées, nous sommes très

rapidement limités au niveau de la capacité d'un tel compteur.
En effet, il devient nécessaire d'utiliser un nombre important de circuits intégrés

(bascules et réseau combinatoire).
Ensuite, les compteurs existant sous forme de circuits intégrés ne dépassent

guère une douzaine d'étages (type 4040), donc limitent la capacité à 4095 = 212 - 1.
Il existe des compteurs intégrés possédant jusqu'à 24 étages (cas du circuit 4521)
mais tous les étages ne possèdent pas de sortie. Ces circuits sont généralement
utilisés comme diviseurs et non pas comme compteurs.
415
C'est pour cela que l'on réunit plusieurs compteurs ensemble comme schématisé à la
figure 53.
Il suffit de relier la sortie Q4 d'un compteur (synchrone ou asynchrone) de rang N à

l'entrée d'horloge du compteur suivant (de rang N + 1). On intercale un inverseur
entre cette sortie Q4 et l'entrée d'horloge car celle-ci est active sur le front montant
(dans le cas présent).
Si chaque compteur possède un module égal à 16 (diviseur par 16), le module total
est égal à 16N, si N est le nombre total de compteurs.
Sur la sortie Q4 du Nième compteur, on peut recueillir un signal de fréquence :
Fréquence d'horloge / 16N
Pour deux compteurs en série, le module vaut 256 (16 X 16) et le signal d'horloge est
divisé par 256.
Certains compteurs possèdent une sortie CARRY (retenue) et deux entrées de

validation du compteur (par exemple, CEP et CET).
Si ces deux entrées passent au niveau L, le compteur se bloque dans l'état où il se

trouve à ce moment-là.
416
Ces caractéristiques permettent de réaliser le montage de la figure 54.
Quand le compteur N° 1 atteint sa capacité maximale , la sortie CARRY passe au

niveau H et par conséquent, au front actif de l'horloge qui suivra, le compteur N° 2
sera incrémenté (cas d'un compteur) et le compteur N° 1 passera à l'état «0». A ce
moment-là, la sortie CARRY repasse au niveau L, ce qui invalide à nouveau le
compteur N° 2.
Le compteur N° 3 s'incrémente seulement si les sort ies CARRY des deux premiers
compteurs sont au niveau H. A ce moment-là, l'entrée CEP du compteur N° 3
repasse au niveau L, ce qui l'invalide à nouveau et ainsi de suite...
Il faut noter que la sortie CARRY passe au niveau H seulement si le compteur a

atteint sa capacité maximale et si son entrée CET est au niveau H.
Ainsi, on est certain qu'un compteur de rang N s'incrémentera seulement si tous les
compteurs qui le précédent ont atteint leur capacité maximale.
Avec les compteurs / décompteurs possédant deux entrées d'horloge (une pour le
mode comptage, l'autre pour le mode décomptage), une sortie CARRY et une sortie
BORROW, il est possible de réaliser le montage de la figure 55.
417
L'entrée UP est l'entrée de comptage et l'entrée DOWN celle de décomptage.
En mode comptage, le fonctionnement est identique à celui du montage de la figure

53.
Dans le cas présent, la sortie CARRY est active à 0. Quand le compteur N° 1 est à
l'état 15, la sortie CARRY est au niveau L. Au front d'horloge suivant, elle repasse au
niveau H et permet l'incrémentation du compteur N° 2. Le fo nctionnement de
l'ensemble est asynchrone.
En mode décomptage, la sortie BORROW (retenue de décomptage) passe au

niveau L quand le décompteur atteint l'état 0.
Donc, quand un nouveau front actif se présente sur l'entrée DOWN du compteur N°
1, ce dernier repasse à l'état 15 et la sortie BORROW à l'état «1», ce qui
décrémente d'une unité le compteur N° 2.
7. 2. - EXEMPLE DE RÉALISATION D'UN COMPTEUR DE GRANDE CAPACITÉ

AVEC LE COMPTEUR INTÉGRÉ HEF 4029 B
En reliant plusieurs compteurs HEF 4029 B comme indiqué à la figure 56, il est
possible d'obtenir un compteur / décompteur de grande capacité.
418
L'entrée de validation du premier compteur est câblée à la masse en

permanence.
Ensuite, la sortie de chaque compteur est reliée à l'entrée du compteur

suivant. Donc, pour qu'un étage (un compteur HEF 4029 B) de rang N puisse
s'incrémenter (décrémenter), il faut que son entrée soit au niveau L, donc que le
compteur de rang N - 1 ait atteint sa capacité maximum (dans ce cas, la sortie
passe au niveau L).
Par ailleurs, pour que la sortie du compteur de rang N - 1 soit au niveau L, il faut
également que son entrée soit au niveau L.
Par conséquent, pour qu'un compteur de rang N puisse s'incrémenter (se

décrémenter), il faut que tous les compteurs qui le précèdent aient atteint leur
capacité maximale.
Avec ce montage s'achève cette théorie sur les compteurs.
La théorie suivante vous présentera les systèmes de décodage et les afficheurs.

419
CHAPITRE X : L'INFORMATION ET LES CODES DE NUMERATION
Dans cette théorie, vous allez revoir des notions, déjà abordées en théorie 7, mais
sous une forme plus simple. Ces notions concernent les codes et les systèmes de
numération.
Vous verrez ensuite la manière de passer d'un code à l'autre et d'afficher les
informations.
1. - LES CODES ET LES DÉCODEURS
1. 1. - L'INFORMATION ET LES CODES
Les feux tricolores (figure 1) permettent de diriger le trafic à l'intérieur des villes.
En effet, chaque usager de la route reçoit des informations codées sur la conduite
qu'il doit adopter.
• Orange : ralentissez
• Rouge : arrêtez-vous
• Vert : passez.
Dans la vie quotidienne, la communication implique un langage codé.
Le numéro national de la Sécurité Sociale est, par exemple, un code qui permet de
reconnaître les individus afin par la suite de pouvoir faire réaliser par un ordinateur
toutes les opérations relatives à leurs remboursements médicaux au titre de
l'assurance sociale. Un exemple est donné figure 2.
420
Le langage et l'écriture sont aussi des moyens de communication en code. Ceci

suppose qu'il y ait une règle liant celui qui écrit et celui qui lit le message.
Les insectes communiquent entre eux de différentes manières, c'est-à-dire avec

différents codes :
Les abeilles possèdent différentes façons de voler pour conduire les autres
abeilles en un lieu précis ou les avertir du danger, c'est ce que l'on appelle la danse
des abeilles.
Certains animaux émettent des substances chimiques appelées «phéromones»

qui permettent par exemple de marquer leur territoire, ou d'attirer leur partenaire ;
d'autres comme les lucioles envoient des messages lumineux.
Tous ces exemples pourraient se multiplier à l'infini.
Les ordinateurs ou les circuits numériques ne peuvent eux aussi se passer de codes
pour communiquer entre eux.
Puisque, comme nous l'avons vu, les circuits numériques fonctionnent avec deux
niveaux : haut (H) et bas (L) ; tous les codes ne pourront utiliser que deux
informations élémentaires liées à ces deux niveaux 1 et 0 (figure 3).
Toutefois, les possibilités offertes par des combinaisons de 1 et de 0 sont très

nombreuses. Leur choix dépendra des applications souhaitées.
De la même façon, les lettres de l'alphabet ne sont pas nombreuses mais elles
permettent pourtant de composer une infinité de mots et ce dans de nombreuses
langues.
Malheureusement, il est impossible de connaître toutes les langues du monde, c'est

pourquoi il est nécessaire de disposer d'interprètes.
421
Dans les circuits numériques, le problème est identique. Pour qu'un circuit utilisant
un code x puisse converser avec un circuit utilisant un code y, il faudra un interprète
que nous appellerons décodeur x / y (figure 4) ou décodeur y / x suivant le sens
dans lequel la conversion de code s'effectuera (d'où les termes «x vers y» ou «y
vers x» que vous rencontrerez plus loin).
Le décodeur traduit l'information d'un code dans un autre d'où également le

terme transcodeur.
Nous examinerons les principaux codes numériques et les décodeurs

correspondants.
1. 2. - LES CODES DE NUMÉRATION
Les informations traitées dans les circuits numériques sont matérialisées par des
niveaux H et L représentatifs de valeurs logiques 1 et 0.
Nous avons vu que ces deux signes sont suffisants pour exprimer une
information en code binaire.
Nous savons par ailleurs que le système de numération que nous utilisons chaque
jour est différent. C'est le système décimal qui utilise 10 signes de 0 à 9.
1. 2. 1. - ORIGINE DE LA NUMÉRATION DÉCIMALE
Lorsque les anciens ont voulu compter des objets (ici des épis de blé), ils ont dû
imaginer des nombres et les signes correspondants.
422
Un exemple est donné à la figure 5.
A chaque quantité d'objets correspond un nombre symbolisé par un signe graphique.

Mais très rapidement, le problème devint impossible car à chaque fois que l'on
ajoutait un objet, il fallait inventer un nouveau symbole.
Les signes de 0 à 9 nous sont familiers, mais ils pourraient être différents, ainsi les
Romains utilisaient le signe V pour 5 et pour 10 le signe X que nous avons repris ici.
Les signes ∇ et inventés pour les besoins du cours signifient pour ∇, 11 et pour
, 12.
423
Pour compter jusqu'à 10 000, il faudrait 10 000 signes et pour compter jusqu'à l'infini
une infinité de signes.
Les chaldéens trouvèrent la solution.
L'idée fut de se limiter à dix signes de 0 à 9, c'est-à-dire autant que les doigts des
mains et d'exprimer chaque nombre aussi grand fut-il par une combinaison de ces
dix signes.
Ainsi ne disposant que de 10 signes, arrivé à 9 a-t-on décidé de recommencer à 0 et

d'indiquer 1 pour la première dizaine.
Ainsi pour X, on peut écrire 10 = 1 dizaine + 0 unité ;

pour ∇, on peut écrire 11 = 1 dizaine + 1 unité ;
pour , on peut écrire 12 = 1 dizaine + 2 unités.
Ainsi, les signes 20 signifient : 2 dizaines + 0 unité.
Nous voyons que ce système permet d'écrire des nombres dont la structure est telle
que pour 3 47210 par exemple, ce nombre signifie :
3 (103) + 4 (102) + 7 (101) + 2 (100)
Le premier chiffre à droite est celui des unités de poids 100 = 1, le second en partant
de la droite a un poids de 101 = 10, c'est le chiffre des dizaines, le troisième en
partant de la droite a un poids de 102 = 100, c'est le chiffre des centaines et ainsi de
suite.
Nous voyons que le poids des chiffres est multiplié par 10 à chaque fois que le chiffre
se décale d'un rang vers la gauche. Nous appellerons 10, base du système.
Ainsi, dans 1 000 = 10 X 10 X 10 = 103, 10 est la base et 3 l'exposant qui indique

combien de fois la base doit être multipliée par elle-même.
424
1. 2. 2. - NUMÉRATION BINAIRE
Dans la numération binaire comme nous ne disposons que de deux chiffres, la base
sera 2 et nous pourrons reprendre le problème des épis de blé comme représenté à
la figure 6.
• Ainsi pour aucun épis de blé, nous avons : 0 X 20 = 0

0
• pour un épi de blé 1X2 = 1
• pour deux épis de blé 1 (21) + 0 (20) = 10
• pour trois épis de blé 1 (21) + 1 (20) = 11
• pour quatre épis de blé 1 (22) + 0 (21) + 0 (20) = 100
• pour cinq épis de blé 1 (22) + 0 (21) + 0 (21) = 101
• pour six épis de blé 1 (22) + 1 (21) + 0 (21) = 110
Ces deux types de numération, binaire et décimale, constituent un type de code

appelé code pondéré.
Dans le tableau de la figure 7, on trouve les vingt premiers nombres exprimés en

code décimal pondéré et en code binaire pondéré.
425
Pour exprimer des nombres de plus en plus grand, il est nécessaire d'avoir de plus
en plus de chiffres.
Fig. 7. - Nombres de 0 à 20 représentés dans les deux codes pondérés

décimal et binaire.
Code décimal Code binaire
Nombre
pondéré pondéré
0 00 00000
1 01 00001
2 02 00010
3 03 00011
4 04 00100
5 05 00101
6 06 00110
7 07 00111
8 08 01000
9 09 01001
10 10 01010
11 11 01011
12 12 01100
13 13 01101
14 14 01110
15 15 01111
16 16 10000
17 17 10001
18 18 10010
19 19 10011
20 20 10100
Une combinaison de 4 chiffres binaires peut représenter l'un des 16 nombres

compris entre 0 et 15.
Nota :
Chaque nombre binaire est représenté dans cette figure par un code de cinq chiffres
constitué en ajoutant à gauche les 0 significatifs nécessaires.
Il est utile de savoir quel est le nombre maximum que l'on peut représenter avec un
nombre déterminé de chiffres binaires. On peut le déterminer en lisant la valeur
numérique maximale lorsque chaque chiffre est à 1 comme indiqué à la figure 8.
Celle-ci donne l'exemple d'un nombre de 4 chiffres binaires.
426
Le nombre maximum que l'on peut représenter avec n chiffres binaires est : 2n - 1.
1. 3. - PASSAGE D'UN NOMBRE BINAIRE A LA VALEUR DÉCIMALE

CORRESPONDANTE
Il suffit de donner à chaque chiffre binaire son poids et ensuite additionner les
poids des différents chiffres.
Si nous prenons par exemple le nombre 10112 :
10112 = 1 X 23 + 0 X 22 + 1 X 21 + 1 X 20
= 1 X 8 + 0 X 4 + 1 X 2 + 1 X 1 = 8 + 0 + 2 + 1 d'où 10112 = 1110
Pour faire l'opération inverse, c'est-à-dire pour passer d'un nombre décimal au
nombre binaire correspondant, on peut diviser de manière répétitive ce nombre
pas deux.
Les restes de chaque division constituerons les chiffres du nombre binaire en les
lisant à partir du dernier. Rappelez-vous que le reste est 0 lorsque le dividende est
pair et 1 lorsqu'il est impair.
Pour le nombre 277, on obtient par exemple :
Donc à 27710 correspond le nombre binaire 1000101012. En effet, si l'on décompose

le nombre selon le code binaire, on obtient :
427
1000101012 = (1 x 28) + (0 x 27) + (0 x 26) + (0 x 25) + (1 x 24) + (0 x 23) + (1 x 22) +

(0 x 21) + (1 x 20)
= (1 x 256) + (0 x 128) + (0 x 64) + (0 x 32) + (1 x 16) + (0 x 8) + (1 x

4) + (0 x 2) + (1 x 1)
= 256 + 16 + 4 + 1 = 277
A tous les nombres binaires écrits avec les chiffres 0 et 1 correspondent autant de
nombres décimaux écrits avec des chiffres décimaux.
Par exemple, le nombre binaire 1112 dont la valeur est égale à sept (710) pourrait
aussi bien représenter le nombre décimal 11110 dont la valeur est égale à 111.
Afin d'éviter les confusions de ce genre, on écrit l'indice 2 pour les nombres
binaires et l'indice 10 pour les nombres décimaux.
En procédant ainsi, on aura :
• 11110 si le nombre est décimal et vaut 111 ;

• 1112 si le nombre est binaire et vaut 710.
1. 4. - LES BITS
Les nombres binaires sont formés des chiffres 0 et 1. Ces chiffres binaires sont
appelés «binary digit», en abrégé «bit».
Par la suite, le terme bit a pris en sens plus large que celui de chiffre binaire. Il
indique plus généralement l'unité d'information qui peut être mémorisée dans une
bascule.
N'importe quelle information de quelque type qu'elle soit peut être exprimée pour une
succession appropriée de bits. Ainsi peut-on numériser la parole (téléphone
numérique), l'écriture (traitement de texte), la musique (disque numérique), le calcul
mathématique ou financier (calculateurs, ordinateurs et facturières).
Dans les ordinateurs, chaque information est décomposée en une succession de

bits. Aucun ordinateur ne peut traiter plus d'un bit à la fois.
En compensation, par son extraordinaire rapidité, il est en mesure d'effectuer des

opérations logiques ou arithmétiques de façon tellement rapide qu'il accomplit des
tâches incroyablement complexes en un temps extrêmement bref.
En règle générale, on utilise assez souvent le mot bit pour indiquer le nombre
d'étages, d'un compteur par exemple. On parle communément de compteurs ou
registres à décalages à 4 bits, 8 bits, 12 bits ce qui signifie qu'il y a 4, 8, 12
bascules.
428
1. 5. - LE COMPTEUR A QUATRE BITS
Reprenons l'examen du compteur synchrone de module 16 vu dans la théorie

précédente.
Le circuit et les niveaux de tension sur les quatre sorties sont représentées figure 9.
Le circuit possède 16 états, il passe de l'un à l'autre à chaque impulsion d'horloge.

Les états se distinguent entre eux en observant le niveau de tension présent sur
chaque sortie.
Par exemple, l'état 3 se distingue par des niveaux de tension hauts sur les sorties
Q1 et Q2 et des niveaux bas sur les sorties Q3 et Q4.
429
Examinons maintenant avec attention comment varient les différentes sorties pour
chaque état.
Comme vous pouvez l'observer, la sortie Q1 change de niveau à chaque impulsion

d'horloge et plus précisément sur son front de montée ; Q2 change par contre toutes
les deux impulsions, Q3 toutes les quatre et Q4 toutes les huit impulsions.
Le nombre d'impulsions d'horloge nécessaire pour faire changer d'état une bascule
est de 1 pour Q1, 2 pour Q2, 4 pour Q3, 8 pour Q4, comme le résume le tableau de
la figure 10.
Fig. 10. - Chaque sortie du compteur a un poids double de

la précédente.
Sortie Poids
Q1 1
Q2 2
Q3 4
Q4 8
On peut attribuer à chaque sortie le chiffre binaire 1 si elle est au niveau H et le

chiffre binaire 0 lorsqu'elle est au niveau L tel que représenté figure 11.
430
En comparant cette table avec celle de la figure 7, on voit que dans la dernière
colonne des deux tables on retrouve une numération en code binaire.
En outre, le poids de chaque chiffre correspond au poids de chaque sortie.
Le compteur utilise donc le code binaire. Ses sorties donnent un nombre binaire qui,
traduit en code décimal, indique directement l'état atteint par le compteur et donc le
nombre d'impulsions d'horloge parvenues jusqu'à cet instant.
En pratique, le numéro de chaque état correspond au nombre d'impulsions

d'horloge nécessaire pour arriver à cet état en partant de l'état 0.
Vous pouvez voir que la sortie la plus éloignée de l'entrée, c'est-à-dire Q4 est celle
de plus grand poids, elle correspond au bit le plus important du nombre binaire dont
le poids est 8. On appelle ce bit «bit le plus significatif» (figure 12) en abrégé
431
M.S.B. (initiales des mots anglais «Most Significant Bit», c'est-à-dire «bit le plus
significatif»).
La sortie Q1 correspond au bit le moins important : son poids est 1, il est appelé
«bit le moins significatif» en abrégé L.S.B. (initiales des mots anglais Least
Significant Bit).
1. 6. - DÉCODEUR POUR COMPTEURS
Nous avons vu que la plupart des compteurs comptent en code binaire.
Il est cependant utile, et même nécessaire, de décoder les sorties en envoyant les
signaux correspondants à des circuits appropriés qui, sans altérer les informations
transmises, transforment le code de base en un autre, d'exploitation plus commode.
On peut, par exemple, avec un circuit décodeur approprié, obtenir directement au

lieu des quatre bits habituels, 16 informations, 1 ou 0, disponibles sur 16 sorties
différentes et commander ainsi l'allumage de LED représentant les codes décimaux
0 à 15.
432
Dans la figure 13, vous pouvez voir le schéma synoptique du système compteur
binaire-décodeur décimal.
Du point de vue circuit, un décodeur de ce type n'est pas très complexe. A chaque
sortie du compteur correspond un réseau de portes et d'inverseurs choisis
convenablement. Par exemple pour le nombre 7, on aura le réseau de la figure 14.
Comme vous pouvez le remarquer le niveau à la sortie du ET est H uniquement

lorsque Q1, Q2, Q3 sont au niveau H et Q4 au niveau L. Ceci se produit pour la
combinaison 01112 qui en binaire correspond à 710.
Parfois, il n'est pas nécessaire que toutes les 16 sorties soient présentes. Il suffit
alors de décoder l'état qui seul nous intéresse. Lorsque l'on a compté par exemple
un certain nombre d'événements (pièces sur un tapis roulant, personnes dans une
433
pièce...), il peut être nécessaire de le signaler et de réaliser une action par exemple
(stopper le tapis roulant ou déclencher la ventilation).
Dans ce cas précis, un seul circuit préparé pour décoder le nombre choisi est
nécessaire.
1. 7. - LE CODE HEXADÉCIMAL
Il est assez courant de rencontrer des circuits numériques utilisant quatre bits.
Le compteur examiné au paragraphe précédent opère sur quatre bits. Les registres,
les comparateurs et autres composants fonctionnent sur 4, 8, 16 bits ou autres
multiples de 4.
A l'intérieur des ordinateurs aussi, l'information est mise sous forme d'un groupe
d'une succession de bits.
Actuellement, les microprocesseurs les plus diffusés fonctionnent sur 8 bits. Mais
d'autres microprocesseurs utilisent également 16 ou 32 bits. Les grands ordinateurs
fonctionnent avec 32 bits pour I.B.M. et 48 bits pour Control Data.
Mais dans tous les cas, nous retrouvons des successions de bits à 1 ou à 0 aux
nombres de 4 ou de 48.
Afin de simplifier ces écritures qui seraient fastidieuses au moyen du code binaire, on
utilise le code hexadécimal ou code à base 16.
Avec ce code, on peut remplacer un groupe de 4 bits par un seul caractère.
Dans le compteur précédent, 4 bits pouvaient représenter 16 états distincts, c'est-

à-dire que nous pouvions compter de 00002 à 11112.
434
Le système hexadécimal, lui, utilise 16 signes : les dix premiers signes bien connus
0, 1, 2, 3, 4, 5, 6, 7, 8, 9 auxquels on a rajouté A pour 10, B pour 11, C pour 12, D
pour 13, E pour 14, F pour 15. Vous pouvez retrouver ceci dans le tableau de la
figure 15.
Fig. 15. - Dans cette table sont inscrits côte à côte les trois principaux codes : décimal,
binaire et hexadécimal.
Code
Nombre Code décimal Code binaire
hexadécimal
Zéro 0 0000 0
Un 1 0001 1
Deux 2 0010 2
Trois 3 0011 3
Quatre 4 0100 4
Cinq 5 0101 5
Six 6 0110 6
Sept 7 0111 7
Huit 8 1000 8
Neuf 9 1001 9
Dix 10 1010 A
Onze 11 1011 B
Douze 12 1100 C
Treize 13 1101 D
Quatorze 14 1110 E
Quinze 15 1111 F
Contrairement à ce que l'on peut penser, le code hexadécimal ne représente pas une
complication, mais au contraire une simplification car il permet de transcrire de
manière plus brève les nombres binaires généralement assez longs.
En effet, il est possible de passer du code binaire à l'hexadécimal avec une

grande facilité.
Prenons par exemple le nombre binaire 11010011 et transformons-le en nombre

hexadécimal.
La transformation peut être obtenue en regroupant les bits de droite à gauche

quatre à quatre et en remplaçant chaque groupe par le chiffre hexadécimal
correspondant qui se trouve dans la dernière colonne à droite de la figure 15
comme indiqué ci-dessous :
435
Le nombre hexadécimal ainsi obtenu peut être décomposé comme suit :
(D x 161) + (3 x 160) = (1310 x 1610) + (310 x 110) = 20810 + 310 = 21110
La transformation inverse est tout aussi simple : il suffit en effet de transformer

chaque chiffre hexadécimal en groupe de quatre bits correspondant comme
dans l'exemple suivant :
1. 8. - LES AUTRES CODES 4 BITS
La numération binaire qui, comme nous l'avons vu, est parfaitement adaptée à
l'utilisation dans un système électronique digital, n'est cependant pas très maniable
pour l'homme, car il est accoutumé à la numération décimale.
Cette difficulté est particulièrement ressentie lors du chargement ou de la lecture des

données fournies à un système à contrôle numérique ou à un calculateur.
En fait, les données exprimées avec le système binaire pur ne sont pas
instantanément compréhensibles (par l'homme), le passage entre le système binaire
et le système décimal étant assez compliqué.
Pour surmonter ces inconvénients, des systèmes de codification binaire des nombres
décimaux ont été élaborés.
Dans ces codes, à chaque chiffre décimal, on fait correspondre une combinaison de
chiffres binaires.
Pour exprimer les dix premiers caractères arabes avec des nombres binaires, il
convient de disposer au moins de quatre chiffres. Avec ces quatre chiffres binaires,
on peut avoir les seize combinaisons suivantes :
0000 0100 1000 1100

0001 0101 1001 1101
0010 0110 1010 1110
0011 0111 1011 1111
Puisque les combinaisons binaires disponibles sont en quantité plus grande que les
caractères décimaux, il est possible de choisir plusieurs systèmes pour la
436
représentation des chiffres décimaux. Ces divers systèmes sont appelés codes et
sont représentés figure 16.
On distingue deux sortes de codes : les codes «pondérés» et les codes «non
pondérés».
En général, les codes sont «pondérés» quand il existe des nombres qui indiquent le
«poids» des chiffres binaires des groupes correspondants.
En multipliant ces nombres par les chiffres binaires correspondants, on obtient

l'équivalence décimale.
Tous les autres codes dans lesquels on ne peut repérer le poids des chiffres binaires
des groupes correspondants sont appelés «non pondérés» et sont élaborés sur une
base à développement mathématique complexe ou plus simplement sont
caractérisés par des tables faites spécialement.
Différents codes ont été imaginés, ayant diverses propriétés logiques et

arithmétiques. Le choix de l'un ou de l'autre type de code dépend exclusivement des
applications auxquelles il est destiné.
Dans le tableau de la figure 16, sont reportés quelques-uns des codes les plus
courants.
437
1. 8. 1. - CODES B - C - D
Un type de code largement répandu est le code décimal codé binaire généralement
appelé «B.C.D.» pour "Binary Coded Decimal".
Habituellement, le code binaire est mieux adapté pour les circuits numériques, mais il
est pénible de traduire un nombre binaire en décimal surtout lorsque l'on a un grand
nombre de bits.
Le code B.C.D., utilisé en association avec des décodeurs appropriés, permet par
contre de traduire facilement en expression binaire les nombres décimaux et vice
versa.
Le code B.C.D. est constitué de la manière suivante : chaque chiffre du nombre

décimal est codé en un nombre binaire pur de quatre bits.
La figure 17-a montre le codage B.C.D. des nombres décimaux de 11010 à 12510.
Fig. 17-a. - Nombres 11010 à 12510 codés en B.C.D.
Code
Code BCD Code BCD Code BCD
décimal
110 0001 0001 0000
111 0001 0001 0001
112 0001 0001 0010
113 0001 0001 0011
114 0001 0001 0100
115 0001 0001 0101
116 0001 0001 0110
117 0001 0001 0111
118 0001 0001 1000
119 0001 0001 1001
120 0001 0010 0000
121 0001 0010 0001
122 0001 0010 0010
123 0001 0010 0011
124 0001 0010 0100
125 0001 0010 0101
Comme vous pouvez le constater, le code B.C.D. est une synthèse du code décimal
et du code binaire.
Au sein de chaque groupe de 4 bits, le code binaire reste valable et nous

retrouvons les poids 1, 2, 4, 8. Par contre, pour le poids des groupes les uns par
438
rapport aux autres, la pondération est celle du système décimal comme l'indique
l'exemple de la figure 17-b.
L'avantage offert par la méthode du codage B.C.D. est de permettre l'utilisation de

circuits numériques qui travaillent en code binaire tout en gardant une pondération
décimale pour chaque chiffre exprimé en binaire.
Pour cette raison, toutes les calculatrices de poche utilisent le code B.C.D.
Il existe toutefois un inconvénient à ce système de codage, en effet, celui-ci requiert

un nombre de bits plus élevé que celui nécessaire en code binaire.
Par exemple 402210 s'écrira :
• en binaire : 1111 1011 01102, soit 12 signes.

• en B.C.D. : 0100 0000 0010 0010BCD, soit 16 signes.
Dans la majeure partie des cas, il devient trop coûteux d'utiliser ce code, en effet,
chaque bit supplémentaire nécessite des composants supplémentaires.
1. 8. 2. - CODE AIKEN
C'est un code 2421 «pondéré». Pour les chiffres décimaux 0, 1, 2, 3, 4, il concorde

avec le code B.C.D., tandis que pour les nombres décimaux 5, 6, 7, 8, 9, il concorde
avec les nombres 11, 12, 13, 14, 15 du code binaire pur.
Ce code a la propriété d'être auto-complémentaire, ce qui permet d'obtenir le

complément à 9 des nombres codifiés, en remplaçant simplement les 0 par 1 et les
1 par 0.
Prenons par exemple le chiffre décimal 2 codifié 0010, en inversant le chiffre binaire
0010, on obtient 1101 groupe correspondant au chiffre 7 qui est le complément à 9
de 2. Cette propriété est utile dans le calcul de la soustraction.
Par exemple, le nombre 63 en code Aiken est écrit de cette manière : 1100 0011.
1. 8. 3. - CODE + 3
Ce code est aussi appelé Stibiz du nom de son inventeur et c'est un code «non
pondéré».
439
Il utilise les combinaisons de quatre chiffres du binaire pur compris entre les nombres
décimaux 3 et 12.
Chaque nombre s'obtient en ajoutant 3 à chaque chiffre du nombre décimal et en le

codant en B.C.D.
Dans ce système n'apparaissent pas les combinaisons 0000 et 1111. Par exemple,
le nombre 63 en code + 3 s'écrit 1001 0110.
1. 8. 4. - CODE GRAY
Ce code, lui aussi non pondéré, à la propriété de présenter dans le passage d'un
nombre au suivant, la variation d'un seul «bit», c'est-à-dire d'un seul chiffre du
groupe binaire. Il présente un risque d'aléas plus faible en séquentiel.
Dans ce code, le nombre décimal 63 est écrit 0101 0010.

440
1. 9. - MISE EN CASCADE DE COMPTEURS DÉCIMAUX
Reportons à la figure 18 le diagramme des sorties de compteur modulo 10 examiné

dans la théorie précédente.
Si nous associons (logique positive) comme à l'accoutumée le chiffre 1 au niveau

haut et le chiffre 0 au niveau bas, nous obtenons la table de la figure 19 où nous
pouvons remarquer que de 0 à 9 le circuit compte en code binaire.
441
Fig. 19. - Les sorties du compteur sont en code binaire.
États du
Q4 Q3 Q2 Q1
compteur
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
Comme vous l'avez vu dans la théorie 9, il est possible de mettre plusieurs

compteurs en cascade en reliant la sortie CARRY du premier à l'entrée Chip
ENABLE T (C.E.T.) du second et ainsi de suite.
Trois compteurs synchrones modulo 10 ainsi reliés forment le circuit représenté

figure 20.
442
443
Chaque décade, lorsqu'elle repasse à 0, incrémente la décade suivante de 1. Ainsi la

première décade comptera chaque impulsion, la seconde en comptera une toutes les
dix et la troisième une toutes les cent.
Les niveaux des quatre sorties (Q1, Q2, Q3 et Q4) de chaque décade forment un
code binaire arrangé suivant la table de la figure 19.
On peut retrouver le nombre décimal, résultat du comptage, en sachant que les

quatre sorties du premier compteur indiquent le chiffre des unités, les quatre sorties
du second celui des dizaines et celles du troisième celui des centaines.
De cette manière, le compteur utilise le code B.C.D.
1. 10. - DÉCODEUR DE DÉCADE
Comme pour le compteur modulo 16, la décade a souvent besoin d'un décodeur
pour ses sorties. Dans le commerce, on trouve des décodeurs avec 4 entrées et 10
sorties qui remplissent précisément cette tâche (figure 21).
Ces décodeurs possèdent 4 entrées et 10 sorties. Ils permettent lorsque l'on affiche
un nombre binaire sur les 4 entrées d'obtenir l'équivalent décimal en rendant valide
l'une des dix sorties. Ils n'acceptent donc en entrée que les nombres binaires
compris entre 0000 et 1001 (c'est-à-dire entre 010 et 910).
Ces décodeurs sont appelés 4 vers 10, de même les décodeurs à sorties
hexadécimales sont appelés 4 vers 16.
La figure 22 a-b représente un décodeur MOS, type 4028 B 4 / 10 dont les sorties
sont actives à l'état 1. (D'autres décodeurs ont des sorties actives à l'état 0).
444
La figure 22 c-d représente l'association de deux décodeurs 4028 B afin de réaliser

un décodeur 4 / 16.
445
446
La table de vérité indique l'état des sorties pour chaque combinaison «d, c, b, a» en
entrée.
On peut utiliser les sorties pour décoder différents codes. Ici, nous utilisons deux
décodeurs en cascade dans lesquels ne sont exploitées que les sorties de 0 à 7.
Jusqu'à 716, l'entrée «d» étant à 0, le circuit 1 a ses sorties validées et le circuit 2
(le bit «d» étant inversé) ne peut avoir de sorties utilisées validées.
A partir de 810, le bit «d» étant à 0, le circuit 2 a ses sorties 0 à 7 qui peuvent être
validées suivant les combinaisons de «a, b, c» alors que les sorties utilisées du
circuit 1 ne peuvent être validées. Les sorties 0 à 7 du deuxième circuit sont
interprétées comme 8, 9, 10, 11, 12, 13, 14, 15.
Nous avons donc bien un décodeur hexadécimal.
1. 11. - DÉCODAGE D'UN COMPTEUR DE JOHNSON
Comme vous l'avez vu dans la théorie précédente, le compteur de Johnson compte

d'une manière bien particulière.
En effet, dans ce compteur constitué de cinq bascules, les sorties peuvent prendre
dix combinaisons différentes de 2 sorties chacune telles que représentées en vert
figure 23.
447
Le code Johnson n'est pas un code pondéré.
On attribue à chacune des 10 combinaisons un code décimal de 0 à 9 tel que le

décrit la figure 24.
Il est donc nécessaire de décoder l'état des sorties pour individualiser chaque
combinaison de façon à disposer des 10 sorties.
Un bon nombre de solutions s'offrent alors et nous retiendrons celle adoptée dans le
circuit intégré 4017 B.
Ce circuit intégré regroupe dans un même boîtier un compteur de Johnson à 5

étages et le décodeur approprié.
448
Le schéma synoptique de ce circuit est représenté figure 25 ainsi que son brochage.
L'entrée CP0 permet de déclencher le compteur sur un front montant alors que
l'entrée 1 permet le déclenchement du compteur sur un front descendant.
L'entrée MR permet la remise à 0 générale. Elle est active au niveau H (haut).
Les sorties O0 à O9 sont les sorties décodées. La sortie 5 - 9 permet la mise en

cascade des compteurs : il suffit de la relier à l'entrée CP0 du compteur suivant.
C'est un report actif au niveau L (bas).
La figure 26-b montre le schéma interne du compteur décodeur 4017 B.
Il comporte un compteur Johnson à cinq bascules suivi d'un réseau

combinatoire de décodage. Le chronogramme (figure 26-a) montre la validation
449
successive des sorties décodées au fur et à mesure de l'arrivée des impulsions

d'horloge.
450
Dans le circuit intégré 4017 B, les différentes combinaisons sont obtenues à l'aide de
circuits NOR suivis chacun d'un buffer (circuit OUI utilisé comme amplificateur).
451
A titre d'exemple, la validation de la sortie Q4 est représentée en gras dans la

figure 26-b. Cette sortie, correspondant au code décimal 4, passe à un niveau
logique H pour la combinaison des sorties 4 et Q5 du compteur.
2. 1. - TUBES COMPTEURS
2. 1. 1. - LE DÉCATRON
Il était utilisé comme tube compteur dans certains calculateurs électroniques.
Il comporte une anode centrale entourée de dix cathodes.
A un instant donné, la décharge ne se produit qu'entre une seule cathode et l'anode.

Entre les cathodes adjacentes se trouvent des électrodes de transfert auxquelles
sont appliquées les impulsions à compter. A chaque impulsion, la décharge est
déviée d'une cathode à la suivante. Lorsque la décharge a fait un tour complet du
tube, une impulsion de comptage est envoyée à un second tube similaire qui
marquera par exemple les dizaines. Il suffit d'ajouter d'autres tubes pour enregistrer
les centaines, les milliers, etc...
Ces tubes sont abandonnés, ils nécessitaient en effet une décharge de 200 volts et
l'usage de transformateurs.
2. 1. 2. - TUBES COMPTEURS DÉCIMAUX «TROCHOTRON»
Le principe du tube compteur décimal est donné à la figure 27.
Le faisceau électronique est émis par une cathode chauffée (effet

thermoélectronique).
Ce faisceau est concentré, accéléré puis dévié au moyen de plaques de déviation. Il

passe à travers l'anode perforée après avoir traversé un système de grilles, puis
452
vient frapper l'écran fluorescent sur lequel sont inscrits les chiffres de 0 à 9 ou des
caractères alphabétiques.
Ils sont utilisables jusqu'à 1 MHz maximum.
Ces tubes nécessitent un circuit de commande comprenant une conversion digitale /

analogique afin d'alimenter les électrodes de déviation.
2. 1. 3. - TUBE D'AFFICHAGE «NIXIE» OU INDICATEUR NUMÉRIQUE
Il comprend dix cathodes en forme de chiffres (ou de signes) superposées. Il est

L'affichage d'un chiffre lumineux est obtenu par application de la tension convenable
(environ 160 V) sur la cathode correspondante.
Bien qu'elle fut lancée dans les années 60 par BURROUGHS cette technologie,
quoique ancienne, se rencontre encore.
453
2. 2. - AFFICHEURS A SEPT SEGMENTS ET DÉCODEURS CORRESPONDANTS
Avec les décodeurs 4 vers 10 et 4 vers 16, il est possible de connaître l'état d'un
compteur en reliant par exemple une LED à chaque sortie et en inscrivant à côté de
chacune d'elle le chiffre décimal ou hexadécimal qu'elle représente.
La figure 29 montre un décodeur 4 vers 10 à sorties actives à l'état 0 avec son

réseau de LED associé.
Cette méthode est cependant peu pratique car elle nécessite l'usage de 10 ou de 16
LED et que la valeur numérique de l'état du compteur n'est pas vraiment affiché en
clair.
C'est pourquoi, il a été créé des circuits plus complexes offrant la possibilité d'afficher
directement les signes correspondants.
Ces circuits sont appelés afficheurs ou en anglais «display».
Le terme afficheur ou «display» désigne tout circuit permettant d'afficher en clair une
valeur numérique ou alphanumérique. La diode LED est l'élément le plus simple des
afficheurs, il permet en effet de visualiser un seul bit.
Il existe également des afficheurs spécialisés tels que les cadrans de montres
numériques. Les écrans vidéo permettent également d'afficher des informations.
454
Toutefois, il existe un type de circuit permettant d'afficher des informations en code

décimal ou hexadécimal au moyen d'une matrice de 7 segments constitués de 7
diodes LED, c'est pourquoi nous appellerons ces afficheurs, afficheurs 7
segments.
L'afficheur à 7 segments permet de reproduire les signes 0 à 9 et A à F, il comporte

également un point appelé DP (de «Decimal Point» en anglais) qui n'est autre que
l'équivalent de notre virgule décimale.
Chaque segment est désigné par une lettre a, b, c, d, e, f, g et le point par D.P.
La figure 30 montre la disposition de ces segments.
La figure 31 représente un afficheur 7 segments complet dans son boîtier.
En commandant convenablement l'allumage de certains segments, on visualise les

nombres désirés.
455
Pour visualiser un zéro, on allumera les segments a, b, c, d, e, f. Pour visualiser un

1, on allumera les segments b, c et pour un 2, les segments a, b, g, e, d par
exemple.
Les combinaisons utiles sont représentées pour un circuit décodeur décimal à la

figure 32.
Le circuit interne d'un afficheur 7 segments est très simple.
La figure 33 illustre les deux cas existants.

456
Figure 33-a, les 8 LED sont reliées entre elles par leur anode, il s'agit d'un afficheur à
anode commune, alors que la figure 33-b, les 8 LED sont reliées par leur cathode,
l'afficheur est dit à cathode commune.
Dans les afficheurs à cathode commune pour allumer un segment, il est nécessaire
d'appliquer sur les anodes correspondant au signe choisi une tension positive afin
que les diodes correspondantes s'allument.
A titre d'exemple, la figure 34 donne le brochage d'un afficheur à anodes communes

de marque Monsato, ainsi que sont schéma équivalent.
Il est clair que l'on ne peut commander un afficheur de ce type directement avec les
sorties d'un compteur binaire ; en effet, celui-ci requiert une commande spéciale pour
faire apparaître le chiffre décimal choisi. Il convient donc d'intercaler entre ces deux
circuits un décodeur 4 vers 7 comme vous pouvez le voir dans le synoptique de la
figure 35.
Nous avons à faire à un décodeur 4 vers 7 pour lequel nous pouvons dresser la
table de vérité.
457
Sachant que les entrées correspondant aux segments a, b, c, d, e, f, g seront par

exemple, à 0 (cas d'un afficheur à anode commune) pour un segment illuminé et 1
pour un segment éteint, nous pouvons établir une correspondance entre le code
binaire représentatif du chiffre décimal choisi et la combinaison nécessaire pour le
visualiser.
Ainsi, par exemple pour afficher le code 410 soit 01002, il faut éclairer les segments f,
g, b, c.
Nous pouvons dire que dans ce cas, les entrées d, e, a sont égales à 0 et les
entrées f, g, b, c sont égales à 1.
La figure 36 représente la table de vérité d'un décodeur BCD vers 7 segments

nécessaires pour commander un afficheur à anodes communes (sortie active à l'état
0).
On note ici les sorties ON et OFF car ce sont des sorties à collecteur ouvert (ON
allume le segment, OFF l'éteint) d'où l'usage de résistances extérieures.
Il existe également des décodeurs (7448 TTL par exemple) dont les sorties sont
actives à 1 pour commander les afficheurs à cathode commune.
Généralement, les 4 bits du code BCD sont indiqués par les lettres A, B, C, D où D
est le bit le plus significatif de poids 23, tandis que celui le moins significatif a un
poids de 20.
458
Nous pouvons voir figure 37 un décodeur 7447 commandant un afficheur 7

segments.
Ce décodeur dispose de sorties à collecteurs ouverts autorisant une liaison directe

avec des afficheurs à anode commune. Des entrées supplémentaires sont aussi
prévues :
LT ou «lamp test» qui permet de vérifier le fonctionnement de l'afficheur en

allumant tous les segments si BI est à l'état 1.
BI / RBO ou «blanking input» qui permet l'effacement des segments de

l'afficheur quelque soit l'état des autres entrées.
RBI ou «ripple blanking input» qui permet l'effacement des 0 à gauche si A,

B, C, D sont à 0.
La table de vérité du décodeur 7447 est donnée figure 38 ainsi que son logigramme
interne qui est un réseau combinatoire, et son brochage.
459
460
La figure 39 montre comment on peut utiliser les entrées et les sorties

pour supprimer les 0 non significatifs sur un ensemble de décodage à 3 chiffres.
461
Le du décodeur des centaines est à 0 en permanence. A chaque fois qu'un 0 se

présente sur le décodeur des centaines, ce 0 est effacé et la sortie passe à 0
validant du décodeur suivant.
Si un 0 se présente sur le décodeur des dizaines, il est à son tour effacé et l'on va
valider du décodeur des unités.
2. 3. - AFFICHEURS MULTIPLEXÉS
Supposons que nous voulions afficher un nombre à 4 chiffres. Par la méthode

précédente, il nous faudra 4 afficheurs, 4 décodeurs, 28 résistances de liaison
soit 29 liaisons sur l'ensemble des afficheurs.
Ce montage est représenté figure 40.

462
Pour afficher 12 chiffres, ce qui n'est pas rare sur une calculatrice, il faudrait 85 files
de liaison et 12 circuits de décodage binaire - 7 segments.
Afin de simplifier le câblage, il existe des afficheurs à plusieurs chiffres dits

multiplexés.
463
La figure 41 représente le schéma interne d'un afficheur multiplexé.
Le principe de ces afficheurs est très simple :
Les diodes LED ont un temps de réponse très court et de toute façon plus court
que celui de l'œil humain.
La persistance rétinienne de l'œil ne permet pas de percevoir le scintillement

d'une lampe dont la période de récurrence est inférieure à 20 ms (valeur indicative
pour un rapport cyclique de 1).
Il suffit donc d'envoyer successivement sur les lignes bus a, b, c, d, e, f, g les codes
correspondants aux chiffres à afficher et ce de manière cyclique : unité, dizaine,
centaine, millier, unité, dizaine, centaine, millier, unité,.... et ainsi de suite.
On appelle lignes bus : un ensemble de conducteurs permettant de distribuer

simultanément l'information à plusieurs circuits.
Il sera bien évidemment nécessaire de sélectionner simultanément l'anode de

l'afficheur concerné afin que le chiffre n'apparaisse que sur la décade et seulement la
décade concernée : unité, dizaine,....
464
La distribution de signaux est réalisée au moyen d'un commutateur

électronique que nous appellerons multiplexeur et qui sera examiné
ultérieurement, c'est pourquoi il est schématisé par un contact dans la figure 42.
Il existe des décodeurs spécialisés pour circuits afficheurs multiplexés.

465
La figure 43 montre l'utilisation d'un tel décodeur.
Dans cette figure est représenté un bloc de 4 afficheurs ainsi que le décodeur /
multiplexeur qui lui est associé.
On peut rencontrer également des blocs d'afficheurs beaucoup plus importants

contenant des points décimaux et des signes (plus ou moins).
Dans ce domaine chaque constructeur présente une gamme de produits différents

qui peut répondre à tous les besoins.
466
2. 4. - AFFICHEURS PAR MATRICE LED
Un type d'afficheur très utilisé emploie 37 LED en forme de points disposés selon
une matrice à 7 lignes et 5 colonnes plus 2 points décimaux (DP1 et DP2), l'un
situé à droite et l'autre à gauche (figures 44 et 45).
Comme pour l'afficheur à 7 segments en allumant les LED appropriées, il est

possible d'obtenir les 10 chiffres décimaux ; de plus, grâce au nombre de LED plus
important, il est possible de représenter d'autres caractères parmi lesquels toutes les
lettres de l'alphabet et différents signes comme +, -, /, (,) et d'autres encore, comme
représenté à la figure 46.
467
Ces afficheurs nécessitent du fait du plus grand nombre de LED des circuits de
décodage plus complexes.
En ce qui concerne la commande de ces circuits, il est facile de comprendre que vu

le principe de la matrice à diode (figure 44) si l'on veut par exemple éclairer les
diodes aux intersections ligne 3 colonne 3 et ligne 4 colonne 4, on allumera
forcément la diode située ligne 4 colonne 3.
468
On peut donc en déduire qu'il est nécessaire de disposer d'un circuit réalisant le
multiplexage des entrées ligne et colonne de telle sorte que l'allumage des diodes ne
soit pas simultané mais ait lieu les uns après les autres afin de supprimer ce défaut.
Ce type de circuit, appelé également circuit de balayage, peut être externe ou interne
à l'afficheur.
Les multiplexeurs nous étant encore inconnus, nous n'en dirons pas plus long sur ce
type d'afficheur.
Il existe également un autre type d'afficheur à points dont l'utilisation est plus simple
et dans lesquels les caractères disponibles sont limités à ceux du code hexadécimal
autrement dit aux dix chiffres de 0 à 9 et aux lettres de A à F, comme vous pouvez le
voir figure 47.
Les LED sont moins nombreuses, soit 20 pour les caractères et 2 pour le point
décimal et ces circuits ne nécessitent donc pas de multiplexage.
469
Dans la figure 48, vous pouvez voir comment sont disposés les diodes LED et les
circuits de mémoire (Latch), de décodage et de pilotage, incorporés dans le même
boîtier que les LED.
Le décodeur :
La caractéristique la plus importante de ce décodeur est le fait que celui-ci soit inclus
dans le boîtier ce qui permet d'envoyer directement le nombre binaire fourni par le
compteur sur l'afficheur.
Circuit latch à 4 bits :
Il sert à emmagasiner et à afficher au moment souhaité le nombre binaire fourni.
Cela est très utile car souvent le nombre à visualiser est disponible uniquement
pendant un très court instant insuffisant pour être perçu par l'œil. En le mémorisant
dans le latch, on peut le visualiser ensuite pendant un temps indépendant de la
logique pour qu'il soit vu correctement.
Circuit de pilotage :
Ce circuit permet de fournir aux LED le courant d'alimentation nécessaire au moyen

d'un générateur de courant constant. Il est doté d'une borne sur laquelle on peut
appliquer un signal qui commande l'extinction simultanée de toutes les LED. Ceci est
très utile lorsque des nombres à plusieurs chiffres doivent être affichés avec un
afficheur indépendant pour chaque chiffre.
470
Dans le cas où l'on veut afficher un nombre très inférieur à la capacité maximale de
l'afficheur, ce nombre apparaîtra avec un ou plusieurs 0 à gauche.
Par exemple avec 4 afficheurs, le nombre hexadécimal que l'on peut afficher sera
FFFF. Un nombre beaucoup plus petit tel 23 apparaîtra sous la forme 0023.
Le nombre affiché est parfaitement compréhensible mais l'on peut souhaiter pour des
raisons d'esthétique supprimer ces 0. Dans ce cas en agissant sur l'entrée
d'extinction, on peut les effacer.
2. 5. - AUTRES TYPES D'AFFICHEURS
2. 5. 1. - AUTRES AFFICHEURS À LED
Il existe également d'autres types d'afficheurs à LED à 9, 14 ou 16 segments (figure

49-a).
A chaque fois, il suffira de disposer du décodeur adéquat.
Le plus évolué (16 segments) permet toutes les représentations alphanumérique.
Il existe des afficheurs dits afficheurs à dépassement (appelés parfois demi Digit).
471
Ces afficheurs ne comportent que 5 segments, et servent à indiquer le signe + ou -,

ainsi que le chiffre 1.
Dans un voltmètre à affichage numérique par exemple, le premier afficheur (le plus à
gauche) sera 1 / 2 Digit.
La figure 49-b représente un affichage de 3 Digits 1 / 2.
2. 5. 2. - LES AFFICHEURS A CRISTAUX LIQUIDES
Les afficheurs à cristaux liquides ou L.C.D. (Liquid Cristal Display) comprennent

des segments comme les afficheurs à LED.
a - Physique des cristaux liquides
Certains corps, bien que liquides, possèdent une structure proche de celle des
cristaux solides. Ils sont caractérisés par un alignement spécifique de leurs
molécules.
On distingue trois types de structures :

472
L'état smectique :
Les molécules se répartissent en couches qui s'empilent régulièrement les unes sur
les autres. Il se présente actuellement aucun intérêt industriel (figure 50-a).
L'état cholestérique :
Dans chaque plan, les molécules sont parallèles. Lorsque l'on passe successivement
d'un plan à un autre, l'axe des molécules tourne d'un angle constant.
De ce fait, on appelle cette structure : structure en hélice (figure 50-b).
L'état nématique :
Les grands axes des molécules sont parallèles à une certaine direction mais leurs
centres de gravité sont répartis au hasard comme dans un liquide ordinaire.
Les molécules peuvent se déplacer en tous sens dans les trois dimensions (figure
50-c).
473
b - Constitution des afficheurs L.C.D.
Les afficheurs à cristaux liquides sont constitués d'une couche de cristal liquide
comprise entre deux plaques de verre revêtues de matériaux conducteurs.
L'alignement des molécules du cristal peut être changé par application d'une tension
aux bornes de ses deux plaques.
Ce changement d'alignement permet de visualiser des segments comparables à

ceux d'un afficheur à LED à ceci près qu'ils n'émettent aucune lumière.
Le contact électrique avec le cristal liquide est réalisé au moyen d'un conducteur
transparent. Comme l'apparition du signe dépend de l'alignement des molécules, la
direction avec laquelle la lumière frappe le cristal est critique. Pour cette raison, on
utilise des filtres polarisant la lumière qui sont fixés à l'avant et à l'arrière de
l'afficheur afin de contrôler celle-ci.
c - Principe de fonctionnement des afficheurs L.C.D.
Il est basé sur le principe de la «réflexion» ou de la «non réflexion» de la lumière à

travers des filtres polarisants.
La lumière est une onde électromagnétique de longueur comprise entre 400 et 750
nanomètres. Dans le cas le plus courant, les oscillations des champs électriques se
fond dans n'importe quelle direction. On appelle lumière «naturelle».
Il existe une lumière appelée «cohérente» ou «polarisée» dont les oscillations du

champ électrique se font dans une direction bien précise (cas du laser), (figure 51-a).
(Les oscillations du champ électrique se font dans une direction précise).
La lumière «polarisée» (ou cohérente) est obtenue en diffusant de la lumière

sauvage dans un milieu opalin ou «filtre polarisant». Ces filtres sont constitués par
des cristaux orientés dans un sens bien défini (figure 51-b).
474
Il est important de noter que ces filtres sont transparents et non opaques.
Expérience des deux filtres polarisants :
Supposons une source de lumière, issue d'une ampoule, ou obtenue par réflexion à
l'aide d'une surface polie.
En plaçant sur cette source lumineuse deux filtres orientés dans le même sens, on
constate que la lumière les traverse, sans absorption notable, comme le représente
la figure 51-c.
En croisant progressivement un des deux filtres, on constate que la lumière passe de

plus en plus mal jusqu'à absorption totale (filtres croisés à 90° tel que représenté à la
figure 51-d).
475
Introduisons maintenant un cristal mince, transparent, entre les deux filtres (feuille de
Plexi par exemple), la lumière traverse à nouveau les deux filtres. Ceci est dû au
pouvoir rotatoire du cristal, qui fait repartir la lumière dans une direction bien
déterminée et annule l'effet de croisement des filtres polarisés.
Le cristal liquide, introduit en une mince couche entre les deux filtres croisés,
rétablira, comme le plexi, le passage de la lumière.
Un champ électrique traversant localement cet ensemble, désorientera les cristaux

du cristal liquide, et à nouveau, la lumière ne passera plus (figure 51-e).
d - Différents types d'afficheurs L.C.D.
Il existe deux types d'afficheurs à cristaux liquides :

476
Les systèmes à diffusion dynamique :
Ils utilisent un cristal nématique pur auquel on applique un champ électrique

accompagné de passage de courant.
En l'absence de tension appliquée, le cristal liquide est parfaitement transparent.

Lorsque l'on applique une tension, le cristal devient fortement diffusant car les
molécules s'orientent en tous sens.
Les systèmes à effet de champ :
Lorsque l'on soumet un cristal liquide nématique à un champ électrique, il s'en suit
une variation dans la direction de l'alignement des molécules (rotation en hélice des
molécules) sans entraîner de phénomène de diffusion dynamique. On adopte une
tension alternative de fréquence supérieure à la fréquence de relaxation du cristal
liquide mais trop faible pour provoquer l'oscillation des molécules, soit d'environ 5
kHz.
Dans les systèmes à effet de champ, on utilise l'effet de nématique en hélice qui
permet de faire varier la rotation de la lumière polarisée d'une façon continue de 0 à
90°.
On provoque ainsi un retard optique qui permet de décomposer la lumière blanche.

On obtient ainsi du rouge, du jaune, du vert contrairement aux systèmes à diffusion
dynamique qui sont eux achromatiques (pas de couleurs propres).
La nématique utilisée est un dérivé de butyl-aniline, les électrodes transparentes sont

en oxyde d'étain ou en oxyde d'indium.
Ces systèmes sont de très faible consommation et leur contraste élevé permet de les
utiliser dans les montres.
e - Circuits de commande des afficheurs L.C.D.
Pour les raisons vues précédemment mais aussi pour éviter un dépôt par électrolyse
qui pourrait endommager les afficheurs ceux-ci sont commandés par un signal
alternatif n'ayant pas de composante continue.
Pour les afficheurs dits à effet de champ, on utilise une tension de commande de 2 à
10 V et de quelques kilohertz de fréquence.
Pour les afficheurs à diffusion dynamique, on utilise une tension de commande entre
7 à 30 V et 20 à 400 Hz.
On commande les afficheurs à cristaux liquides au moyen de décodeurs spéciaux

fournissant les tensions carrées appropriées.
477
La figure 52 montre le raccordement d'un décodeur / driver avec un afficheur L.C.D.

à effet de champ.
478
La figure 53 représente la structure interne d'un décodeur / driver pour afficheur

L.C.D.
Le décodeur est alimenté entre VSS et VDD soit 5 à 15 volts.
L'afficheur est quant à lui alimenté entre VDD et VEE, ce qui permet grâce au circuit
adaptateur de niveau de disposer sur la sortie du décodeur d'un niveau d'amplitude
15 V même si le niveau disponible sur les entrées B.C.D. n'est que de 3 V par
exemple.
L'entrée Strobe valide à 1 permet de transférer le code B.C.D. présent à l'entrée du

circuit intégré à l'entrée de l'adaptateur de niveaux.
L'entrée DF (Display Frequency) est alimentée par un signal carré de 5 V

d'amplitude et de fréquence entre 30 Hz et 200 Hz.
Lorsqu'un code BCD est présent à l'entrée de l'adaptateur de niveau pour DF = 0, la

sortie du segment correspondante est haute.
Si un signal carré est présent à l'entrée DF, la sortie correspondante du segment

sélectionné est alimentée par un signal déphasé de 180° par rapport à DF. Les
sorties des segments non sélectionnés sont alimentées par un signal carré en phase
avec DF, de telle sorte que seul les segments sélectionnés voient apparaître une
différence de potentiel à leurs bornes (tension entre sortie de la commande
d'afficheur pour le segment choisi et DF).
479
Le chronogramme de la figure 54 montre les différents signaux tels qu'ils ont été
décrits.
f - Avantage des afficheurs à cristaux liquides et inconvénients :
Leur consommation est quasi nulle d'où leur utilisation généralisée dans les
montres à quartz (consommation : environ 15 nano-ampères par millimètre carré).
Leur contraste augmente avec l'éclairement.
Ils ne produisent pas de lumière par eux-mêmes et requièrent donc un bon

éclairement.
Leur temps de réponse est élevé : 100 à 300 millisecondes.
Leur prix est élevé.
Du fait qu'ils nécessitent un signal alternatif, le multiplexage est difficile.
2. 5. 3. - LES AFFICHEURS À FILAMENTS À INCANDESCENCE
Dans cette technologie, chaque segment est en fait un filament identique à celui
d'une lampe à incandescence.
L'avantage de ces afficheurs est leur grande luminosité et la possibilité avec un

filtre d'obtenir n'importe quelle couleur.
Leur principal inconvénient est leur consommation.

480
La figure 55 montre le brochage et l'organisation interne d'un afficheur à filament

minitron ainsi qu'un exemple de branchement (le décodeur 7447 n'étant représenté
que par son synoptique).
481
Le décodeur 7447 permet la commande directe d'afficheurs à filaments car ses

sorties peuvent recevoir jusqu'à 40 mA (voir figure 37).
La figure 55-c représente les liaisons à effectuer pour commander le circuit.
Nous pouvons voir que tous les filaments sont commandés entre 0 et 5 V. Tous les 5
V (broches 2, 5, 10, 12, 13) sont reliés ensemble. L'extrémité libre du filament est
alors commandée par la sortie correspondante à l'état bas du décodeur faisant ainsi
passer un courant à travers le filament.
Il est recommandé pour ce genre d'afficheurs d'alimenter les filaments par une
source d'alimentation à courant constant indépendant de la charge afin d'avoir une
luminosité uniforme sur tous les segments de tous les afficheurs.
2. 5. 4. - LES TUBES FLUORESCENTS
La technologie employée rappelle celle des tubes à vide.
Un filament chauffé juste au-dessous de l'incandescence fait office de cathode et

assure ainsi l'émission d'électrons.
Des segments métalliques disposés comme ceux des afficheurs 7 segments font
office d'anodes.
Lorsqu'une anode est sélectionnée, les électrons émis par la cathode - filament
viennent «bombarder» les segments choisis. Le tube contenant un gaz dérivé du
phosphore, il s'en suit une émission de lumière bleue au voisinage des segments
sélectionnés.
Cette technique permet la réalisation de panneaux de 8 à 16 chiffres.
Compte tenu de son faible coût, les japonais utilisent cette technologie dans les
calculatrices de bureaux.
2. 5. 5. - LES TUBES CATHODIQUES
Leur principe est celui du tube à vide.
Les électrons émis par une cathode chauffée par un filament F sont concentrés par
une grille spéciale appelée Wehnelt, accélérés par une anode A et concentrés en un
fin pinceau puis déviés par des plaques de déviations horizontales et verticales
puis projetés sur l'écran constitué par le fond du tube recouvert de phosphore. Le
«bombardement» électronique de l'écran produit alors une lumière ou spot dont on
peut faire varier la forme.
Un tube cathodique est représenté figure 56-a. Sa constitution interne est

représentée figure 56-b. Son principe de fonctionnement est illustré figure 56-c.
482
Certains tubes cathodiques possèdent trois canons permettant d'exciter des

phosphores donnant une lumière rouge, verte ou bleue afin de restituer la couleur.
483
On appelle ces tubes «trichromes» par opposition aux autres tubes dits
«monochromes».
Les tubes cathodiques nécessitent des tensions élevées (plusieurs milliers de

volts).
Les tubes cathodiques permettent une souplesse d'utilisation considérable. En

effet, ils permettent de représenter des caractères alphanumériques ou
alphabétiques, des chiffres décimaux, des symboles spéciaux, des graphiques...
Ils équipent une multitude de terminaux d'ordinateurs.
Toutefois, il est nécessaire de disposer d'un générateur de caractères afin de

moduler le pinceau d'électrons émis par la cathode pour obtenir le signe désiré.
La figure 57 donne le schéma synoptique de l'ensemble.
2. 5. 6. - COMPARAISONS ENTRE LES DIFFÉRENTS AFFICHEURS
Vous pouvez voir sur le tableau de la figure 58 toutes les comparaisons possibles
entres les différents types d'afficheurs.
484
Il est à remarquer cependant la très faible consommation des afficheurs à cristaux

liquides.
Vous pouvez remarquer également le temps de «réaction» très long de ces

afficheurs.
2. 5. 7. - CONCLUSION
Dans cette théorie, nous avons vu un nombre important de circuits d'affichage et de

circuits décodeurs.
Nous avons vu un nombre importants de codes, d'autres codes existent encore tel le
code U.S.A.S.C.I.I. qui sera traité dans la suite lorsque nous examinerons les
microprocesseurs.
485
CHAPITRE XI : ADDITIONNEURS AVEC LEURS CIRCUITS COMPLETS
Dans cette théorie, nous allons examiner les circuits combinatoires suivants : les
additionneurs, les comparateurs, les multiplexeurs et les démultiplexeurs.
1. - LES ADDITIONNEURS
1. 1. - ADDITION DE DEUX CHIFFRES BINAIRES
Dans le système binaire, on peut représenter n'importe quel nombre comme dans le
système décimal et l'on peut effectuer les quatre opérations arithmétiques
élémentaires : addition, soustraction, multiplication et division.
Comme nous le savons, les trois dernières opérations peuvent être toutes ramenées
à l'addition qui est donc la plus importante.
Nous allons tout d'abord rappeler l'addition de deux nombres binaires de 1 bit, nous
obtenons les 4 sommes suivantes :
• 0+0=0
• 0+1=1
• 1+0=1
• 1 + 1 = 10
1er cas : les deux chiffres sont 0 et la somme est 0.
2ème et 3ème cas : un chiffre vaut 0, l'autre vaut 1 : la somme vaut 1.
4ème cas : Les deux chiffres valent 1 et la somme vaut 10 (= 210).
On remarque que dans les trois premiers cas, il suffit d'un seul chiffre binaire (ou bit)
pour indiquer le résultat. Dans le quatrième cas, il faut deux chiffres : celui situé le
plus à droite est le résultat (ici 0) et l'autre est la retenue (ici 1).
486
La procédure décrite est la même que pour l'addition dans le système décimal. Elle
diffère seulement par la quantité de chiffres mise en jeu : les deux chiffres binaires
contre les dix décimaux.
La figure 1 montre les additions des chiffres 0 et 1 relatives aux deux systèmes.
Nous remarquons que les résultats sont les mêmes, bien que dans le système
binaire il faille tenir compte de la retenue pour exprimer le résultat deux.
1. 2. - CIRCUIT ADDITIONNEUR
Puisque nous connaissons les règles de l'addition binaire, nous allons voir à présent
comment cette opération peut être réalisée par des circuits logiques.
Il faut réaliser un circuit combinatoire (figure 2) dont les deux entrées A et B et les
sorties S et C répondent à la table de vérité de la figure 1.
On remarque que S est à l'état 1 si une seule des entrées est à l'état 1.
Nous avons donc affaire à la fonction logique OU Exclusif, soit :

487
S=A B
D'autre part, on remarque que C est à l'état 1 uniquement dans le cas où A et B sont
à l'état 1.
On en déduit donc que :
C=A.B
Le circuit qui effectue la somme de deux bits peut être obtenue en associant une
porte OU Exclusif et une porte ET comme le montre la figure 3.
1. 3. - ADDITION DE NOMBRES BINAIRES DE PLUSIEURS CHIFFRES
Le circuit additionneur examiné précédemment est en mesure d'additionner entre

eux deux nombres binaires d'un seul chiffre. Pour cette raison, il est appelé demi-
additionneur.
En effet, lorsque l'on doit additionner des nombres de plus d'un chiffre, il devient
nécessaire de disposer de circuits qui tiennent compte de la retenue de la somme
effectuée sur les chiffres de rang immédiatement inférieur.
Pour comprendre cela, nous allons examiner comment on effectue l'addition de deux
nombres décimaux, par exemple :
Cette opération s'effectue par étapes successives : on additionne d'abord les chiffres
de droite, puis les suivants en ajoutant l'éventuelle retenue.
Dans un premier temps, on fait l'addition de 4 et 8 dont la somme est 12 ; on écrit le

résultat 2 et on retient 1.
488
Dans l'étape suivante, on doit faire une addition de 3 chiffres parce qu'on doit tenir
compte de la retenue (ici 1). La somme de 7 et 5 plus la retenue 1, donne 13 ; on
écrit donc 3 et on retient 1.
La dernière étape est semblable à la précédente : la somme 8 est cependant sans

retenue.
La même procédure s'applique aussi aux nombres binaires.
Il faut donc réaliser un circuit qui puisse additionner les deux chiffres de même rang
d'un nombre binaire avec la retenue de l'étage précédent, soit trois chiffres binaires.
L'additionneur complet dispose donc de trois entrées, deux pour les termes et une
pour la retenue.
Soit à effectuer la somme des deux nombres binaires de 8 bits suivants :
Ce qui donne en code décimal :
On part de la dernière position à droite, où se trouvent deux 1. On effectue la somme

de ces deux chiffres selon la table de la figure 1, ce qui donne comme résultat 0 et
comme retenue 1.
489
A l'étape suivante, on doit additionner 3 chiffres alors que la table de la figure 1 se

limite à la somme de 2 chiffres.
Nous allons donc construire une table indiquant la somme de 3 chiffres.
Avec 3 chiffres, il y a 8 possibilités qui vont de 0 + 0 + 0 à 1 + 1 + 1.
Pour chacune de ces possibilités, il est facile de relever la somme.
Par exemple :
• 0 + 0 + 0 = 0 (résultat 0, retenue 0)
• 0 + 1 + 1 = 210 = 10 (résultat 0, retenue 1)
• 1 + 1 + 1 = 310 = 11 (résultat 1, retenue 1).
La table de la figure 4 résume toutes les combinaisons possibles.
Dans cette table, Ai et Bi sont les termes de rang : Ci est la retenue relative à la
somme de Ai et Bi ; Ci + 1 est la retenue relative à la somme de Ai, Bi et Ci. Si est
le résultat de la somme Ai, Bi et Ci.
Revenons maintenant à la somme prise en exemple ; en utilisant la table de la figure

4, on obtient pour les termes de rang 2 :
1 + 0 + 0 = 1 avec une retenue égale à 0.

490
Si l'on additionne les chiffres suivants, on a :
Et ainsi de suite jusqu'au résultat final :
Vérifions Le résultat :
11010110 = (1 x 128) + (1 x 64) + (0 x 32) + (1 x 16) + (0 x 8) + (1 x 4) + (1 x 2) + (0

x 1) = 128 + 64 + 16 + 4 + 2 = 214.
1. 4. - CIRCUIT ADDITIONNEUR COMPLET
Il faut donc réaliser un circuit qui corresponde à la table de vérité de la figure 4, on

obtient le schéma de la figure 5 qui représente un additionneur complet.
Cherchons à présent l'équation de Ci + 1 et Si en utilisant la table de la figure 4.

491
Pour cela, dressons les tableaux de Karnaugh correspondants reportés à la figure 6.
Du premier tableau de Karnaugh, on tire l'équation de Si suivante :
• Si = Ci . i . i + i . i . Bi + Ci . Ai . Bi + i . Ai . i
• = Ci . ( i . i + Ai . Bi) + i . ( i . Bi + Ai . i)
• = Ci + i . (Ai Bi)
• = Ci (Ai Bi)
Dans le deuxième tableau de Karnaugh, Nous n'avons pas recherché les

groupements optimaux et ce, pour pouvoir mettre en évidence la fonction Ai Bi
déjà réalisé avec la somme Si.
En effet, les 3 groupements indiqués nous donnent l'équation de Ci + 1 suivante :
• Ci + 1 = AiBi + iBiCi + Ai iCi

• = AiBi + Ci ( iBi + Ai )
• = AiBi + Ci (Ai Bi)
492
Les deux expressions Si et Ci + 1 qui viennent d'être calculées, nous déduisons le

schéma logique d'un additionneur complet représenté à la figure 7.
L'additionneur complet est le circuit de base pour effectuer la somme de nombres de

plusieurs bits.
Il existe deux méthodes d'addition des nombres binaires.
La première utilise un seul additionneur complet auquel on présente les chiffres de

même rang des nombres à additionner. Il s'agit de la somme en série.
La deuxième fait appel à autant d'additionneurs complets qu'il y a de chiffres dans les
nombres à ajouter. Il s'agit de la somme en parallèle.
493
1. 5. - SOMME EN SÉRIE
Les deux nombres (ici de 8 bits) à additionner sont chargés dans deux registres A et
B comme on le voit à la figure 8. Le résultat de la somme est stocké dans un
troisième registre S. Il faut aussi disposer d'une bascule synchrone de type D qui sert
à mémoriser la retenue de la somme partielle précédente.
Les 3 registres et la bascule sont commandés par le même signal d'horloge qui
synchronise toute l'opération.
Le fonctionnement du circuit est le suivant. Au début, la bascule doit être mise à 0 en

activant l'entrée CLEAR. Par contre, les 3 registres n'ont pas besoin d'être remis à 0.
Les deux termes de la somme sont chargés dans les registres A et B avec une
première impulsion d'horloge. Les deux premiers chiffres de chaque terme (L.S.B.)
sont alors présents à la sortie des registres et donc aux entrées de l'additionneur.
Ainsi, on trouve à la sortie Si le premier résultat partiel et à la sortie Ci + 1 la

première retenue.
494
La situation est celle qui apparaît à la figure 9 ou l'on additionne les deux nombres de
l'exemple précédent.
La deuxième impulsion d'horloge produit les faits suivants :
Le premier résultat partiel est stocké dans le premier étage du registre S.
La première retenue est mémorisée par la bascule.

495
Les contenus des registres A et B se décalent d'un étage vers la droite ; ainsi les
chiffres de poids immédiatement supérieur se présentent aux entrées du sommateur.
Nous nous trouvons alors dans la situation de la figure 10. La bascule est désormais
symbolisée par un carré à l'intérieur duquel est inscrit son état.
La donnée présente sur l'entrée série des registres est sans importance. L'addition
se déroule de façon identique pour les chiffres suivants.
Après 9 impulsions d'horloge (une pour le chargement de A et B et 8 pour effectuer

la somme), le résultat de la somme se trouve stocké dans le registre S tandis que la
sortie de la bascule indique la retenue. Nous nous trouvons dans la situation de la
figure 11.
496
L'addition prise en exemple a pour retenue finale 0, ce qui signifie que le résultat
1101 0110 est juste.
Si la bascule est à l'état 1, cela signifie que la dernière somme a donné lieu à une
retenue de 1. On dépasse ainsi la capacité du circuit, cela est désigné par le terme
anglais overflow qui signifie déborder.
Il y a overflow lorsque le nombre qui est le résultat de la somme a plus de bits que
ceux qui peuvent être contenus dans le registre (dans notre cas 8).
Avec 8 bits, le nombre le plus élevé que l'on peut représenter est : 1111 11112 =
25510.
Avec des registres à 8 bits, on peut donc additionner les nombres compris entre 0 et
255 (exprimés en code décimal), mais le résultat de leur somme ne doit pas lui-
même dépasser 255.
Dans le cas contraire, on obtiendrait un résultat qui, pour être stocké, nécessiterait
un registre de 9 bits.
En utilisant un ordinateur ou un circuit sommateur, il est toujours nécessaire de faire

attention à ne jamais en dépasser la capacité. L'overflow donne des résultats
erronés. Supposons que l'on effectue la somme suivante :
Le dernier chiffre à gauche du résultat ne trouvant pas de place dans le registre S est
perdu. Le résultat qui est indiqué par le contenu de S est 0100 0000, ce qui équivaut
à 64 en code décimal et non 320 qui est le vrai résultat.
Pour savoir s'il y a dépassement, il suffit d'examiner l'état de la bascule à la fin de

l'addition : si elle est à l'état 0, le résultat est juste ; par contre, si elle est à l'état 1,
cela indique qu'il y a eu une retenue de 1 lors de la dernière addition et que l'on a
dépassé la capacité du circuit.
On peut faire l'économie du registre S en rebouclant la sortie S de l'additionneur sur

l'entrée série du registre A ou B.
Si l'on relie par exemple la sortie S à l'entrée série du registre A, comme illustré à la
figure 12, le résultat de l'addition apparaîtra dans le registre A.
En effet, à chaque impulsion d'horloge, le résultat partiel de chaque somme se trouve

décalé dans le registre A.
497
La méthode de la somme en série est la plus proche de notre façon usuelle

d'effectuer des additions : on additionne un chiffre à la fois en partant de celui de
plus faible poids.
Toutefois, elle est plutôt lente parce qu'elle requiert autant d'impulsions d'horloge qu'il
y a de chiffres à additionner.
Pour plus de rapidité, on fait appel à la méthode de la somme en parallèle où tous

les chiffres sont additionnés simultanément.
Selon le mode de calcul de la retenue, on distingue la somme en parallèle avec

retenue série et la somme en parallèle avec retenue anticipée.
498
1. 6. - SOMME EN PARALLÈLE AVEC RETENUE SÉRIE
La figure 13 représente un circuit de somme en parallèle de 8 bits avec retenue

série.
Nous constatons qu'un circuit de somme en parallèle nécessite autant

d'additionneurs complets qu'il y a de chiffres à additionner.
D'autre part, puisque la sortie retenue d'un additionneur est reliée à l'entrée retenue
du suivant, le circuit sommateur de la figure 13 est dit à retenue série. Il est à noter
que l'entrée retenue C0 du premier additionneur doit être portée à l'état 0.
La méthode de la somme en parallèle est beaucoup plus rapide que celle de la

somme en série et le temps total pour effectuer l'opération dépend essentiellement
du temps requis pour la propagation de la retenue.
En effet, même si tous les chiffres sont additionnés simultanément, la retenue doit se
propager du premier au dernier additionneur.
Ainsi, le résultat présenté sur les 8 sorties et sur la retenue C8 ne sera exact que
lorsque cette propagation se sera effectuée.
Le mécanisme de l'addition est le suivant.
Le premier sommateur additionne les deux chiffres A0 et B0 et génère la somme S0

et la retenue C1.
499
Le deuxième sommateur additionne les chiffres A1 et B1 avec la retenue C1 produite

par le premier sommateur. Il ne pourra additionner A1, B1 et C1 seulement lorsque
la retenue C1 de la première somme aura été calculée par le premier sommateur.
Il faut donc attendre un certain temps que la retenue se soit propagée d'étage en
étage pour que la somme S7 et la retenue C8 soient établis (les sommes S0 à S6
seront déjà établies). Avant ce temps, le résultat contenu dans S n'est pas forcément
correct.
Ce mécanisme, semblable à celui rencontré dans les compteurs asynchrones,

présente le même avantage (simplicité du circuit) et le même inconvénient (lenteur).
La méthode de somme en parallèle avec propagation de la retenue est cependant

plus rapide que celle de la somme en série.
Le temps nécessaire pour qu'un additionneur complet calcule la retenue est très
court, dans le cas des circuits C-MOS quelques dizaines de nanosecondes.
Toutefois, le temps total de l'addition est le produit de ce temps par le nombre de

chiffres à additionner.
Il ne peut plus alors être négligé surtout dans les ordinateurs qui doivent pouvoir
effectuer des millions d'addition par seconde. On a recours à la méthode de somme
en parallèle à retenue anticipée.
1. 7. - SOMME EN PARALLÈLE À RETENUE ANTICIPÉE
Pour effectuer la somme plus rapidement, il faut compliquer le circuit précédent.
On se base sur le fait que les termes de la somme sont connus et disponibles avant
même que commence l'opération d'addition. On peut alors calculer, en anticipant, la
retenue pour chaque étage indépendamment des étages précédents. Il s'agit de
pouvoir disposer de toutes les retenues simultanément et dans un temps le plus
court possible.
Autrement dit, il faut calculer la retenue C1 à partir des bits A0, B0 et C0, la retenue
C2 à partir des bits A0, B0, C0, A1 et B1 et ainsi de suite.
500
La figure 14 montre le synoptique d'un additionneur 4 bits à retenue anticipée.
Pour effectuer le calcul des retenues de façon anticipée, il faut transformer l'équation
de la retenue Ci + 1 vu précédemment.
Ci + 1 = Ai iCi + AiBi + iBiCi
Puisque Ci + 1 vaut 1 lorsque Ai = Bi = Ci = 1, on peut ajouter les termes AiBiCi à

l'expression de Ci + 1 autant de fois que l'on veut (ici 2 fois).
• D'où Ci + 1 = Ai iCi + AiBiCi + AiBi + iBiCi + AiBiCi

• = AiCi ( i + Bi) + AiBi + BiCi ( i + Ai)
• Soit Ci + 1 = AiCi + AiBi + BiCi
• = AiBi + Ci (Ai + Bi)
Posons : produit AiBi = pi et somme Ai + Bi = Si
D'où Ci + 1 = pi + CiSi
L'expression de la retenue du premier étage devient :
C1 = p0 + C0S0
501
et celle du deuxième étage :
C2 = p1 + C1S1
Remplaçons C1 par sa valeur calculée en dans cette expression de C2 :
• C2 = p1 + (po + C0S0) S1
• C2 = p1 + poS1 + C0S0S1
De même :
• C3 = p2 + C2S2
• = p2 + (p1 + p0S1 + C0S0S1) S2
• C3 = p2 + p1S2 + p0S1S2 + C0S0S1S2
• C4 = p3 + C3S3
• = p3 + (p2 + p1S2 + p0S1S2 + C0S0S1S2) S3
• C4 = p3 + p2S3 + p1S2S3 + p0S1S2S3 + C0S0S1S2S3
Les expressions , , , et des retenues C1, C2, C3 et C4 sont

remarquables par le fait qu'elles réclament le même temps de calcul et qu'elles ne
tiennent pas compte de la retenue de l'étage précédent (donc pas de retard dû à la
propagation de la retenue.
Pour expliquer cela, nous allons parler de «couche logique».
Une couche logique correspond au temps de propagation d'une porte élémentaire

type ET ou OU.
502
Par exemple, le calcul de C1 = p0 + C0S0 nécessite 3 couches logiques comme le

Bien que les expressions , et des retenues C2, C3 et C4 soient plus

complexes, celles-ci ne nécessitent pour leur calcul que 3 couches logiques comme
C1.
Nous allons voir maintenant un exemple d'additionneur intégré 4 bits à retenue

anticipée : le 7483.
La figure 16 présente le brochage et le schéma logique du circuit intégré 7483.

503
Les temps de propagation des différentes entrées vers les différentes sorties du
circuit sont rassemblés dans le tableau de la figure 17.
Fig. 17. - Temps maximaux de propagation du

circuit intégré 7483.
Temps maximal de propagation
Entrées Sorties
(en ns)
C0 Si 21
Ai ou
Si 24
Bi
C0 C4 16
Ai ou
C4 16
Bi
Avec ce circuit intégré, on additionne 2 nombres de 4 bits en 24 ns maximum.
Il est à noter que le circuit intégré 74LS83 qui est un additionneur de 4 bits à retenue
série effectue la même opération en 72 ns maximum, soit 3 fois plus.
Si l'on veut additionner 2 nombres de plus de 4 bits, il faut utiliser plusieurs

additionneurs intégrés et les relier en cascade.
Pour exemple, la figure 18 montre la mise en cascade de 2 additionneurs 4 bits

type 7483 pour obtenir un additionneur 8 bits. Il suffit de relier la sortie C4 du
premier additionneur à l'entrée C0 du second.
L'additionneur obtenu n'est que partiellement à retenue anticipée.

504
En effet, on retrouve le mécanisme de la retenue à propagation série dû à la sortie

C4 reliée à l'entrée C0.
D'après le tableau de la figure 17, la sortie C4 du premier 7483 est disponible au

bout de 16 ns. D'autre part, comme les sorties S4 à S7 sont disponibles 21 ns après
l'apparition de la retenue en C0 du deuxième 7483, nous en déduisons que le
résultat de la somme des 2 nombres de 8 bits est disponible après 16 + 21 = 37 ns
maximum.
Chaque nouvel additionneur 7483 mis en cascade apporte un retard supplémentaire

de 21 ns. Ainsi avec 3 circuits 7483, l'addition de 2 nombres de 12 bits nécessitera
37 + 21 = 58 ns maximum.
Après les additionneurs, examinons à présent les circuits comparateurs.
2. - LES COMPARATEURS BINAIRES
Un comparateur binaire est un circuit logique qui effectue la comparaison entre 2

nombres binaires généralement notés A et B.
Il possède 3 sorties notées A = B, A > B et A B et A B

passe à l'état 1.
Si le nombre A est strictement inférieur au nombre B, seule la sortie A < B

passe à l'état 1.
Nous allons voir comment réaliser à l'aide de portes logiques un comparateur de 2

chiffres binaires.
2. 1. - COMPARATEUR DE DEUX CHIFFRES BINAIRES
Soit à comparer les deux chiffres binaires A et B. Examinons les cas où A = b, A > B
et A < B.
Les deux nombres A et B sont égaux si A = B = 1 ou A = B = 0. La sortie A = B

doit donc passer à l'état 1 uniquement pour ces deux combinaisons. Son équation
est donc A . B + . .
Le nombre A est strictement supérieur au nombre B seulement si A = 1 et B =

0. La sortie A > B doit donc passer à l'état 1 uniquement pour cette combinaison.
Son équation est donc A .
505
Le nombre A est strictement inférieur au nombre B seulement si A = 0 et B = 1.

La sortie A < B doit donc passer à l'état 1 uniquement pour cette combinaison. Son
équation B.
Toutes ces considérations sont traduites dans la table de vérité de la figure 19.
Reprenons l'équation de la sortie A = B, AB + .
Nous savons que AB + +A + B = 1 car quel que soit les états de A et B,

l'une des quatre combinaisons vaut 1.
Nous en déduisons que AB + est le complément logique de A + B puisque

la somme logique de ces deux expressions est 1.
Donc, AB + =A + B.
506
Nous sommes ainsi conduits au schéma logique de la figure 20 qui fournit les trois
signaux A < B, A = B et A > B à partir des bits A et B.
2. 2. - ANALYSE D'UN COMPARATEUR INTÉGRÉ : LE 7485
Le circuit intégré 7485 est un comparateur 4 bits, c'est-à-dire qu'il effectue la

comparaison de deux nombres de 4 bits.
De plus, il dispose de 3 entrées notées A = B, A > B et A < B qui autorisent la mise

en cascade de plusieurs circuits comparateurs du même type.
Ainsi, on peut comparer des nombres de 8, 12, 16 bits....

507
Le brochage de ce circuit est donné à la figure 21, tandis que la figure 22 représente
son schéma logique.
Avec ce circuit, on compare le nombre A composé des bits A3, A2, A1 et A0 (A3 =
MSB et A0 = LSB) avec le nombre B composé des bits B3, B2, B1 et B0 (B3 = MSB
et B0 = LSB).
508
La table de vérité de la figure 23 met en évidence l'action des entrées A > B, A B n'ayant alors pas d'importance.
Si l'on souhaite que la sortie A > B passe à l'état 1 également dans le cas où
les deux nombres binaires sont égaux, il suffit de porter l'entrée A > B à l'état 1 et de
porter les entrées A B, A B
est à l'état 1 lorsque le nombre binaire A est supérieur au nombre binaire B ou quand
ces deux nombres sont égaux. Elle indique donc si A ≥ B.
509
De même, en portant l'entrée A B et A = B à

l'état 0, la sortie A < B indique le nombre binaire A est inférieur ou égal au nombre
binaire B.
En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8

bits. Il suffit de relier la sortie A = B du premier comparateur à l'entrée
correspondante du second et de faire de même avec les sorties A > B et A < B. Les
liaisons à effectuer sont indiquées à la figure 24.
Ainsi, on compare le nombre A formé des 8 bits A7 à A0 (A7 = MSB et A0 = LSB) et

le nombre B formé des 8 bits B7 à B0 (B7 = MSB et B0 = LSB).
Le premier circuit compare les poids faibles de A avec le poids faibles de B. Le

résultat de cette comparaison est transmis aux entrées A < B, A = B et A > B du
deuxième circuit.
Celui-ci compare les poids forts de A avec les poids forts de B et, en fonction du
résultat de la comparaison des bits de poids faibles de A et B, indique sur ses sorties
A > B, A = B et A < B le résultat de la comparaison des nombres A et B.
3. - LES MULTIPLEXEURS
Dans ce chapitre, nous allons examiner des circuits logiques très utilisés pour
aiguiller des données : les multiplexeurs.
Ces circuits possèdent plusieurs entrées de données et une seule sortie.
A l'aide d'une ou plusieurs entrées de commande, on aiguille une des entrées de

données vers la sortie. La sortie «recopie» l'entrée sélectionnée.
510
Un multiplexeur peut être comparé à un commutateur mécanique. Le nombre des

entrées de données d'un multiplexeur définit le nombre de voies d'un multiplexeur. Si
un multiplexeur possède n entrées de données, on dit qu'il s'agit d'un multiplexeur à
n voies.
Le nombre des entrées de commande est fonction du nombre de voies du

multiplexeur. Par exemple pour un multiplexeur à 4 voies, on a besoin de 2 entrées
de commande. En effet, avec 2 entrées de commande, on peut former 2² = 4
combinaisons logiques distinctes pour différencier les 4 voies du multiplexeur. Un
multiplexeur à 8 voies exigerait 3 entrées de commande puisque 23 = 8.
Examinons le plus simple des multiplexeurs, celui à 2 voies.
3. 1. - LE MULTIPLEXEUR A 2 VOIES
La figure 25 donne le schéma symbolique et l'équivalent mécanique d'un

multiplexeur à 2 voies.
Suivant l'état de l'entrée de sélection A, la sortie S recopie soit l'entrée D0, soit
l'entrée D1.
Supposons que pour A = 0, S = D0 et que pour A = 1, S = D1.
Nous en déduisons l'équation de S suivante :
S = D0 + D1A
511
Le réseau combinatoire de la figure 26 peut fournir le signal S.
3. 2. - ANALYSE D'UN MULTIPLEXEUR À DEUX VOIES INTÉGRÉ : LE 74157
Le circuit intégré 74157 est un quadruple multiplexeur à 2 voies à entrée de

sélection commune. L'entrée de validation (STROBE), également commune, force
les quatre sorties au niveau L quand elle est soumise au niveau H.
512
Le brochage et le schéma logique de ce circuit sont donnés à la figure 27.

513
La table de vérité de la figure 28 montre que la donnée Ai est transférée en Yi

lorsque l'entrée SELECT est à l'état 0. Lorsque cette entrée est à l'état 1, c'est la
donnée Bi qui est transférée en Yi.
Considérons la donnée A constituée des bits A1, A2, A3 et A4, la donnée B

constituée des bits B1, B2, B3 et B4 et la donnée Y constituée des bits Y1, Y2, Y3 et
Y4.
En fonctionnement normal, l'entrée STROBE est maintenue à 0.
Si l'entrée SELECT est à l'état 0, la donnée Y est égale à la donnée A.
Si l'entrée SELECT est à l'état 1, la donnée Y est égale à la donnée B.
Un multiplexeur peut donc aiguiller des données constituées de plusieurs bits.

514
3. 3. - LE MULTIPLEXEUR A QUATRE VOIES
La figure 29 représente le schéma symbolique et l'équivalent mécanique d'un

multiplexeur à 4 voies.
Le multiplexeur dispose de deux entrées de commande A et B pour sélectionner une

des quatre entrées D0, D1, D2 ou D3.
En général, l'entrée sélectionnée porte en indice l'état correspondant à la

combinaison des entrées de commande. Cela est traduit dans le tableau de la figure
30.
De ce tableau, on peut extraire l'équation de la sortie S suivante :
S= . . D0 + . A . D1 + B . . D2 + B . A . D3
515
On aboutit au schéma logique de la figure 31.
3. 4. - ANALYSE D'UN MULTIPLEXEUR INTÉGRÉ À 4 VOIES : LE 74153
Le circuit intégré 74153 contient deux multiplexeurs à 4 voies à entrées de sélection

A et B communes. Chaque multiplexeur dispose d'une entrée de validation G
(STROBE). Celle-ci, portée à l'état 1, force la sortie du multiplexeur correspondant à
l'état 0 indépendamment de l'état des autres entrées.
Le brochage et le schéma logique de ce circuit intégré sont donnés à la figure 32,

tandis que la figure 33 donne sa table de vérité.
516
517
3. 5. - UTILISATION D'UN MULTIPLEXEUR COMME GÉNÉRATEUR DE

FONCTION
Outre la commutation de plusieurs signaux logiques, le multiplexeur peut être utilisé

pour remplacer un réseau.
Ceci est rendu possible parce que l'équation de la sortie d'un multiplexeur fait
apparaître toutes les combinaisons possibles des entrées de commande.
Prenons l'exemple d'un multiplexeur à 16 voies (E0 à E15), donc à 4 entrées de

commande (A, B, C et D).
La sortie S à pour l'équation :
S= E0 + A E1 + ... D C B A E15
Puisque toutes les combinaisons des entrées A, B, C et D sont présentes dans cette
équation, nous pouvons réaliser avec ce multiplexeur n'importe quelle fonction
logique comportant le même nombre d'entrées, soit 4.
La méthode est la suivante :
Les entrées de commande du multiplexeur deviennent les entrées du réseau

que l'on veut réaliser.
518
Pour savoir comment positionner les autres entrées, on dresse une table avec
toutes les combinaisons des entrées de commande.
Pour chaque combinaison, on indique le niveau logique que doit prendre la

sortie.
On soumet l'entrée correspondant à la combinaison des entrées de commande

au niveau désiré en sortie.
L'exemple qui suit va clarifier la procédure.
On dispose de quatre interrupteurs pouvant être reliés soit à la tension

d'alimentation, soit à la masse et l'on veut savoir si au moins deux interrupteurs sont
refermés sur la tension positive d'alimentation.
Un circuit de ce genre peut être utilisé pour la signalisation de pannes, ou encore

pour le comptage de pièces sur une chaîne de fabrication.
Si l'on utilise des portes logiques intégrées, on obtient le circuit représenté à la figure
34.
La sortie du circuit se met au niveau H quand au moins deux des inverseurs sont
commutés sur la tension positive.
On s'aperçoit qu'il faut employer plusieurs types de portes, des portes OU à 3

entrées, une porte OU à 2 entrées et une porte ET à 4 entrées.
519
Nous allons voir que la même fonction peut être obtenue avec un multiplexeur
unique à seize entrées.
D'après ce qui a été dit auparavant, les quatre interrupteurs sont reliés aux quatre
entrées de commande D, C, B, A du multiplexeur.
Pour déterminer comment relier les seize entrées de données, il suffit de suivre la
procédure décrite et de construire une table à seize lignes comme celle de la figure
35.
Pour chacune des combinaisons des entrées de commande, on reporte dans la

colonne de la sortie l'état que celle-ci doit prendre.
Dans la table de la figure 35, les lignes représentées en caractères rouges

correspondent au cas où deux au moins des entrées de commande sont au niveau H
et pour lesquelles la sortie doit donc être au niveau H.
Il reste maintenant à porter les entrées sélectionnées aux niveaux indiqués dans la
dernière colonne.
520
Par exemple, l'entrée 2 doit être portée au niveau L, donc reliée à la masse. Par
contre, l'entrée 3 est au niveau H, donc reliée à la tension positive.
Le circuit qui en résulte est reporté à la figure 36.
L'avantage du multiplexeur comparativement au réseau de portes est évident : un

seul circuit intégré remplace la totalité du réseau de portes. Celui-ci en effet requiert
au moins trois circuits intégrés : un pour le ET et deux pour les OU.
En règle générale, il est plus économique d'utiliser des circuits intégrés complexes
comme le multiplexeur à la place de portes traditionnelles (NAND, NOR, ET, OU...)
pour assurer la fonction d'un réseau combinatoire.
De plus, l'emploi d'un multiplexeur permet de passer facilement d'une fonction

logique à une autre en changeant le niveau des entrées de données.
4. - LES DÉMULTIPLEXEURS
Dans ce chapitre, nous allons examiner les démultiplexeurs qui sont des circuits
dont la fonction est inverse de celle des multiplexeurs.
521
En effet, ils possèdent une seule entrée de donnée et plusieurs sorties ou «voies».
L'information, présente sur l'entrée de donnée, est aiguillée vers la sortie

sélectionnée par l'état des entrées de commande. Les sorties non sélectionnées se
positionnent à l'état 1.
Examinons le plus simple des démultiplexeurs, celui à 2 voies.
4. 1. - LE DÉMULTIPLEXEUR A DEUX VOIES
Le schéma symbolique et l'équivalent mécanique d'un démultiplexeur à 2 voies sont

présentés à la figure 37.
La donnée présente en D est aiguillée vers S0 ou S1 selon l'état de l'entrée de

commande A.
En général pour A = 0, la sortie S0 est sélectionnée et pour A = 1 c'est la sortie S1 ;

la sortie non sélectionnée étant à l'état 1.
Le circuit combinatoire qui réalise la fonction du démultiplexeur à 2 voies doit donc

correspondre à la table de vérité de la figure 38.
De cette table, on déduit immédiatement que S0 = A + D.

522
Pour trouver l'équation la plus simple de S1, dressons le tableau de Karnaugh (figure
39).
Les deux groupements et D nous donnent l'équation de S1 suivante :
S1 = +D
Si nous désirons réaliser le circuit combinatoire avec des portes NAND, il faut
transformer les expressions A + D et + D à l'aide du théorème de DE Morgan :
Les expressions et nous conduisent au schéma logique de la figure 40.
On ne trouve pas de démultiplexeur à 2 voies intégré. Si l'on dispose du circuit

intégré 7400, on peut réaliser le circuit de la figure 40.
Autrement, il faut se tourner vers le démultiplexeur intégré à 4 voies : le 74LS139.

523
4. 2. - ANALYSE D'UN DÉMULTIPLEXEUR INTÉGRÉ A QUATRE VOIES : LE

74LS139
Le circuit intégré 74LS139 contient deux démultiplexeurs à 4 voies. Chacun d'eux

possède 2 entrées de sélection A et B, une entrée de données G et 4 sorties (Y0 à
Y3).
Le brochage et le schéma logique de ce circuit sont donnés à la figure 41, tandis que
la figure 42 donne sa table de vérité.
On remarque que le nombre binaire formé par l'état des entrées de sélection B et A
donne l'indice décimal de la sortie concernée.
Par exemple, lorsque BA = 10 (soit 2 en décimal), la sortie concernée est Y2.

524
4. 3. - UTILISATION D'UN DÉCODEUR EN DÉMULTIPLEXEUR
Nous savons que la plupart des décodeurs ont leurs sorties actives à l'état 0 et leur
entrée de validation active à l'état 0.
Portons l'entrée de validation à l'état 0 : le décodeur est validé, et la sortie

sélectionnée par les entrées du décodeur passe à l'état 0.
Nous pouvons dire que la donnée «0» présente sur l'entrée de validation est
transférée sur la sortie sélectionnée.
Portons maintenant l'entrée de validation à l'état 1 : le décodeur est invalide et toutes

ses sorties passent à l'état 1, en particulier la sortie sélectionnée par les entrées du
décodeur. De même, nous pouvons dire que la donnée «1» présente sur l'entrée de
validation est transférée sur la sortie sélectionnée.
En résumé, la donnée logique présente sur l'entrée de validation est aiguillée vers la
sortie sélectionnée par les entrées du décodeur.
Donc pour utiliser un décodeur en démultiplexeur, l'entrée de validation devient

l'entrée de donnée et les entrées du décodeur deviennent les entrées de commande
du démultiplexeur.
La figure 43 illustre comment on passe d'un décodeur à un démultiplexeur.
La prochaine théorie traitera des mémoires.

525
CHAPITRE XII : LES MEMOIRES PAPIERS, MEMOIRES MAGNETIQUES,

DISQUES MAGNETIQUES ET OPTIQUES
Comme nous l'avons vu dans l'historique de la théorie 1, le concept de mémoire est

un concept ancien et général.
De même que les livres (c'est-à-dire l'écriture) qui sont une mémoire collective de
l'homme, les premières mémoires à usage technique voire industriel sont déjà
anciennes. Ce sont les bandes de papier perforé de l'orgue de Barbarie ou du métier
jacquard. Une bascule électronique ou un interrupteur sont aussi des mémoires
élémentaires comme nous le verrons.
1. - LES MÉMOIRES
1. 1. - DÉFINITIONS
Mémoire : On appelle mémoire, tout système permettant de conserver une

information et d'en disposer par la suite : par exemple un bit, un octet (huit bits) ou
plus généralement un mot de n bits ou Byte.
Capacité : On appelle capacité d'une mémoire le nombre de bits qu'elle peut

conserver : on l'exprime généralement en octets ou en kilooctets (10 24 octets) ou
encore en mégaoctets (10 24 kilooctets).
On distingue la capacité théorique ou non formatée de la capacité formatée. Cette

dernière est la capacité réellement utilisable après déduction de bits de service
nécessaires dans certaines technologies.
Temps d'accès : (Access time). On appelle temps d'accès le temps nécessaire

pour aller lire ou écrire une information en mémoire.
Temps de cycle : Temps séparant deux opérations successives de lecture ou

d'écriture.
Mémoire de masse : Elle est caractérisée par sa grande capacité et généralement

par un temps d'accès élevé.
Mémoire centrale de calcul : Elle est généralement caractérisée par sa capacité

plus limitée et un temps d'accès très court. Le contenu des mémoires de masse et
des mémoires centrales fera l'objet d'une étude du cours microprocesseur.
Mémoire volatile : Une mémoire est dite volatile lorsqu'elle perd ses informations en
l'absence d'alimentation électrique.
Adresse : Dans une mémoire, les données (succession de 1 bits 1 ou 0) sont

stockées dans des cases fictives dont le numéro d'ordre est l'adresse de la case
considérée. On appelle l'opération de recherche liée à l'utilisation de l'adresse :
adressage.
526
Mémoire à accès série : Pour les lire, il est nécessaire de lire les informations dans
l'ordre où elles ont été écrites.
Mémoire à accès aléatoire : L'accès aux informations ne s'y fait pas dans un ordre
prédéterminé.
En informatique, de nombreux systèmes pour mémoriser l'information ont été

successivement utilisés.
Il existe deux groupes de mémoires : les mémoires utilisant un entraînement

mécanique et les mémoires électroniques.
Parmi les mémoires utilisant un entraînement mécanique, on peut en distinguer

plusieurs sortes : en voici les principaux types.
1. 2. - LES MÉMOIRES PAPIERS
1. 2. 1. - BANDES PERFORÉES EN PAPIER, EN MYLAR, MAIS AUSSI EN

MÉTAL (FIGURE 1).
La bande perforée est munie en son milieu d'un canal d'entraînement. Le code
correspondant à un caractère est inscrit transversalement grâce à des perforations
qui représentent les bits à 1 ou à 0. Le nombre de perforations (généralement bit à
1) est pair ou impair, à cet effet un canal est réservé au bit de parité ou d'imparité.
527
Il existe de nombreux codes développés par chaque constructeur. Ce système qui fut
très répandu sur les facturières électromécaniques est encore utilisé sur certaines
machines à commande numérique (fraiseuses, tours, etc...).
Il est lent, son accès est série : c'est-à-dire qu'il est nécessaire de lire toute la bande
dans l'ordre, avant d'atteindre les données recherchées. Il est progressivement
remplacé par les disquettes.
1. 2. 2. - CARTES PERFORÉES : 80 COLONNES TYPE I.B.M. (FIGURE 2)
Les codes sont réalisés au moyen de perforations rectangulaires selon un principe

analogue à celui de la bande perforée, par un perforateur électromécanique ou par
brûlage ; la lecture s'effectue au moyen de palpeurs, de balais, par détection de
variations diélectriques, ou par lecture optique.
Ce système est en voie de disparition car il est trop lent et peu pratique, il date du
tout début du siècle.
Ce système, comme le précédent, ne permet qu'une seule écriture (il n'est pas
question de reboucher les trous !).
528
1. 3. - LES MÉMOIRES MAGNÉTIQUES
1. 3. 1. - LES BANDES MAGNÉTIQUES A CODAGE NUMÉRIQUE
Sur ces bandes magnétiques, on écrit l'information sous forme de 1 et de 0.
a) Bande magnétique
La bande magnétique est constituée d'un support plastique en mylar recouvert

d'oxyde de fer ou de chrome en fines particules agglomérées avec un liant.
Elle peut être conditionnée en bande, en vrac, ou en cassettes.
b) Principe de l'écriture
Sur la bande, le champ magnétique produit par l'électro-aimant dans l'entrefer «e»
permet d'orienter les particules d'oxyde qui conservent après l'arrêt de l'excitation, un
champ rémanent (figure 3).
Ces champs rémanents peuvent à l'inverse être transformés en impulsions

électriques, c'est ce qui se passe à la lecture.
Il existe différents codes d'écriture. Comme sur la bande perforée, un code est écrit
transversalement sur plusieurs pistes longitudinales.
529
Les données sont mises sous forme de blocs de 80 ou de 200 caractères (figure 4).
Afin de détecter les erreurs d'écriture et de lecture, on utilise un bit de parité (ou
d'imparité) qui donne la parité transversale, ainsi que deux caractères
supplémentaires appelés LRCC (Length Redundancy Character Check), en français,
caractère de contrôle de parité longitudinale et CRCC (Cyclic Redundancy Character
Check), en français, caractère de contrôle de redondance cyclique.
Ces deux derniers caractères sont à l'écriture, déduits des données figurant dans le
bloc d'information, au moyen d'une opération logique ; en faisant à la lecture
l'opération inverse, on peut savoir si le bloc d'information a bien été écrit
correctement sur la bande.
1. 3. 2. - LES BANDES MAGNÉTIQUES A CODAGE EN FRÉQUENCE SONORE

(STANDARD KANSAS CITY)
Ce mode d'écriture est utilisé principalement dans les systèmes grand public et dans
tous les cas dans les systèmes de faibles capacités (ordinateurs ou automatismes).
On utilise une cassette standard (type Philips) ou une cartouche de type 3M (figure
5) sur laquelle on convertit les bits 1 et 0 en fréquences sonores (figure 6).
530
531
• 4 périodes de 1 200 Hz représentent le 0

• 8 périodes de 2 400 Hz représentent le 1.
Ce type d'écriture est donc analogique.
Ces mémoires sont de type série ; la lecture et l'écriture y sont possibles.
1. 3. 3. - LES CYLINDRES MAGNÉTIQUES (ANCÊTRES DES DISQUES

MAGNÉTIQUES) (FIGURE 7)
Ils sont aujourd'hui abandonnés.

532
1. 3. 4. - LES DISQUES MAGNÉTIQUES
Cette technique en pleine évolution tend à supplanter tous les autres systèmes de
mémoires à entraînement mécanique.
Le support magnétique se compose d'un disque rigide en aluminium ou d'un disque

souple en mylar, l'un comme l'autre recouvert d'une couche d'oxyde magnétique,
elle-même recouverte d'une couche antistatique et lubrifiante.
Il existe différents types de disque :
a) Les disques simples
• Disques durs inamovibles dits WINCHESTER.

• Disques à têtes fixes : ils sont rapides mais très coûteux et aujourd'hui
abandonnés (figure 8).
• Disques durs à têtes mobiles simple face (figure 9).

533
• Disques souples ou disquettes dits «Floppy discs» de diamètre 8 pouces, 5

pouces 1/4, 3 pouces 1/2 (figure 10).
534
b) Les disques multiples ou empilages de disques encore appelés «dis-packs»

(figure 11).
535
On appelle «dis-pack» un ensemble de plusieurs disques durs reliés par leur centre.
Comme pour les disquettes, il existe plusieurs diamètres de disques : 14 pouces, 8
pouces, 5 pouces, 3 pouces.
Nota : 1 pouce (mesure anglaise) = 2,54 cm.

536
1. 3. 5. - ORGANISATION D'UN DISQUE MAGNÉTIQUE (FIGURE 12)
L'organisation générale est commune à tous les disques.
Un disque comprend des pistes concentriques divisées en secteurs comme

représenté figure 12. Sur chaque segment ainsi déterminé, on peut écrire un certain
nombre d'octets (en général 128 à 256).
Chaque segment est caractérisé par une adresse comprenant le numéro de la piste
et celui du secteur ainsi que dans le cas de disques double face ou de disques
multiples, le numéro de la face utilisée.
Pour aller lire sur le disque, il sera donc nécessaire de déplacer la tête de lecture
pour la positionner sur le secteur et la piste choisis. On dira qu'on adresse le
système.
Le déplacement de la tête de lecture est commandé au moyen d'un mécanisme

approprié. Reportez-vous aux figures 9 et 10.
L'écriture proprement dite est réalisée selon le même principe général que celui
utilisé pour l'écriture sur bande, mais cette fois-ci, l'information n'étant écrite que sur
une seule piste, les bits sont écrits en série les uns derrière les autres. Il existe
également un caractère de contrôle analogue au CRCC.
537
La figure 13 permet de comparer les caractéristiques de différents types de

mémoires de masse.
Fig. 13. - Différents types de mémoires informatiques à entraînement

mécanique.
Capacité
Temps d'accès
Support type
moyens en secondes
(octets)
Carte perforée (80 colonnes à 600
80 150
cartes / mn)
Bande perforée 120 K 500
Carte magnétique 5 000 10
Cassette magnétique 300 K 10 à 100
Minicassette 64 K 20 à 150
Disquette (1 face, simple densité) 300 K 0,45
Minidisquette 100 K 0,8
Cartouche magnétique 2M 20 à 60
Mini cartouche 270 K 15
Mini disque rigide 8 pouces 5M 0,1
Disque rigide 14 pouces <5M 0,08
1. 4. - LES DISQUES OPTIQUES
Ces systèmes sont utilisés pour la mémorisation des sons, ils tendent à remplacer
les anciens disques à enregistrement analogique, dits microsillons 33 ou 45 tours /
minute qui fonctionnent grâce à l'effet piézo-électrique.
Le signal sonore à enregistrer est échantillonné puis quantifié et enregistré sous

forme numérique. Les 1 et les 0 ainsi obtenus sont matérialisés par l'absence ou la
présence de trous de 0,5 µm de largeur et 0,1 µm de profondeur gravés sur un
disque de matière synthétique nickelé. Les bits sont écrits en série selon une piste en
spirale comme dans un microsillon classique, comme représenté figure 14. Cette
écriture est réalisée par matriçage comme pour les disques microsillon.
538
La lecture est réalisée grâce au faisceau de lumière cohérente émis par un laser
comme illustrer figure 15. Celui-ci vient traverser la couche protectrice transparente
recouvrant le disque et se réfléchir sur la pellicule métallique.
Une cellule photoélectrique analyse le faisceau réfléchi et peut ainsi déceler la

présence ou l'absence de trous sur la portion de piste explorée.
Le signal mis en évidence par le capteur photoélectrique apparaît sous forme de 1 et

de 0.
Ces mémoires à lecture autorisée seule, sont appelées à d'autres développements

tels que la mémorisation d'images (Vidéodisque Philips) ou même à mémoriser
n'importe quel type d'information.
Ces mémoires sont actuellement à accès série.

539
2. - MÉMOIRES ÉLECTRONIQUES RAM ET DYNAMIQUES
2. 1. - DISPOSITIFS DE MÉMOIRE
La figure 16 montre un interrupteur utilisé comme élément de mémoire. Le levier de

cet interrupteur peut se trouver dans deux positions distinctes : orienté vers le haut
ou vers le bas.
A la première position est associée une lampe allumée et à la seconde la même

lampe éteinte. De plus, à levier en haut et lampe allumée, on fait correspondre le
niveau logique 1, tandis qu'à levier bas et lampe éteinte, on fait correspondre le
niveau logique 0. Grâce à cette convention, le dispositif devient une cellule de
mémoire à deux états, ou binaire.
La cellule de mémoire, en général, est donc un circuit ou une partie de circuit qui
peut emmagasiner un seul bit d'information : 0 ou 1, comme représenté figure 17.
La bascule est l'équivalent électronique de l'interrupteur dont nous venons de parler.

Plusieurs bascules reliées de façon appropriée, constituent un registre, c'est-à-dire
une mémoire électronique, non plus élémentaire mais capable de contenir une
succession de bits appelée séquence.
Les séquences de bits, stockées dans les registres, peuvent avoir une longueur
maximale égale au nombre d'étages de chaque registre : huit, seize, trente-deux
bits. Ces séquences sont appelées mots.
On peut donc définir le registre comme étant un circuit de mémoire capable de

mémoriser un mot.
540
Dans les leçons précédentes, vous avez pu examiner les registres à décalage ou
«shift register».
Nous avons vu qu'il y a des registres à décalage avec entrées en série ou en

parallèle et des sorties en série ou en parallèle.
A la figure 18 est représenté le schéma d'un registre avec entrées et sorties en

parallèle. Souvent, il n'est pas nécessaire d'indiquer dans les détails comment est
conçu le registre ; il suffit de le dessiner sous forme d'un ensemble de cases
adjacentes en même nombre que celui des cellules de mémoires réservées à
chaque bit.
Les flèches qui représentent le flux de bits relatifs aux entrées et aux sorties sont en
même nombre que les cellules.
Parfois, pour représenter le flux total de bits en entrée et en sortie, en parallèle, on

utilise une grande flèche unique et le symbole du registre se résume à un seul
rectangle.
Dans ce cas, le nombre de cellules de mémoires est indiqué en nombre de bits

(registre de N bits) comme vous pouvez le voir sur la figure 19.
541
2. 2. - MÉMOIRES RAM (RANDOM ACCESS MEMORIES) OU EN FRANÇAIS,

MÉMOIRE À ACCÈS ALÉATOIRE
Une mémoire RAM est formée de nombreuses cellules disposées en rangées et

colonnes, comme les compartiments d'un casier de boîte postale (figure 20).
Chaque cellule peut être identifiée en utilisant un numéro de colonne et un numéro

de rangée, tout comme on le fait lorsque l'on joue à la bataille navale.
Le terme «accès aléatoire», qualifiant ce type de mémoire, signifie que l'on peut
accéder à chaque case mémoire sans respecter un ordre préétabli mais au hasard
des besoins et des choix.
La cellule élémentaire d'une mémoire électronique est essentiellement constituée

d'une bascule dotée d'un réseau combinatoire extérieur tel qu'il permette
l'enregistrement et la lecture des données (figure 21).
542
En observant le symbole graphique et le schéma logique, on peut voir trois entrées et

une sortie : une entrée pour les données (DIN), une autre pour prédisposer la
mémoire à l'écriture (W) et une troisième pour la prédisposer à la lecture (R) ; la
sortie est repérée par le symbole DOUT. Les données 0 ou 1 sont écrites dans la
bascule lorsque l'entrée W est haute, car ainsi leur passage en mémoire à travers la
porte A est validé. Le symbole W est l'initiale de «Write» qui signifie écrire.
Si par contre, l'entrée W est au niveau L, la porte A est bloquée et la porte B

passante. De cette façon, la sortie Q est reliée à l'entrée D de la bascule. De ce fait,
chaque fois qu'une impulsion d'horloge arrive, le contenu de la bascule ne se perd
pas car il est réinscrit à travers l'entrée D.
La donnée présente sur Q est lue lorsque l'entrée R est au niveau haut, ce qui
valide la porte C et permet au niveau disponible en Q de s'afficher sur la sortie DOUT.
La lettre R est l'initiale de «Read» qui signifie lire.
Le réseau combinatoire de portes qui environne la bascule permet de superposer les

opérations de lecture et d'écriture même si cela ne se fait pas habituellement, car en
règle générale, les deux opérations sont effectuées séparément.
543
Afin de différencier les deux opérations, on peut utiliser un inverseur tel que celui
De cette façon, on obtient une borne R / W (Read / Write) qui autorisera l'écriture
lorsqu'elle sera à 0 et la lecture lorsqu'elle sera à 1.
Une seule cellule mémoire présenterait peu d'intérêt. Il convient donc de mettre
ensemble plusieurs cellules de manière à obtenir des capacités plus grandes.
On pourrait les regrouper l'une à côté de l'autre en maintenant les entrées et les
sorties séparées. Ainsi, il serait possible d'accéder immédiatement à chaque cellule
en toute liberté comme ont le fait pour les mémoires à accès aléatoires, mais cela
multiplierait aussi le nombre de bornes d'entrées et de sorties.
Afin de réduire le nombre de pattes du circuit intégré, on modifie la cellule

élémentaire de mémoire comme indiqué figure 23.
Le fonctionnement du nouveau circuit est simple. Lorsque E est au niveau L, le

signal de sortie DOUT ne réussit pas à passer à travers la porte ET, donc on ne peut
ni lire ni écrire parce qu'avec E au niveau L, la sortie de l'inverseur est au niveau H et
l'entrée R / W est au niveau H. La commande R / W sert donc à valider la lecture ou
l'écriture.
544
A partir de cellules de ce type, il est possible de réaliser des mémoires très grandes.
A la figure 24 est représenté le schéma d'une mémoire de faible capacité, de quatre
mots de deux bits.
Cela signifie qu'il y a huit bits regroupés deux à deux en quatre groupes et qu'il est
possible de lire simultanément deux bits.
Le fonctionnement de l'ensemble est le suivant : toutes les entrées d'une colonne de

bascules sont reliées ensemble à l'une des deux entrées de la mémoire, D1 ou D0,
tandis que toutes leurs sorties sont reliées ensemble à travers des OU successifs à
S1 ou S0. Seule la bascule validée par son entrée E, peut délivrer à l'entrée du OU
545
un 1 qui, les OU se trouvant en cascade, apparaîtra sur la sortie considérée, S0 ou

S1.
Les entrées A1 et A0 d'adresse sélectionnent, grâce à un décodeur, la rangée dans

laquelle il faut lire ou écrire.
Lorsque par exemple A1 et A0 sont à l'état 0 0, la sortie Q0 du décodeur passe au

niveau haut, ce qui valide les deux bascules de la rangée 0 au moyen de la
commande E.
Le terme «adresse» utilisé précédemment définit la position de la case mémoire à

l'intérieur de celle-ci ; dans notre cas, l'adresse définit une rangée où se trouve un
mot de deux bits.
Il existe des mémoires où l'adresse ne définit la position que d'un seul bit ; dans ce
cas, il est nécessaire que l'adresse indique également la colonne ; donc, outre le
décodeur qui sélectionne les rangées, il est alors nécessaire de disposer d'un
décodeur de colonnes. De plus, chaque cellule, nonobstant une entrée de validation
pour la rangée, disposera d'une entrée de validation pour la colonne. Lorsque les
deux seront actives, on pourra alors lire ou écrire.
546
A la figure 25 est donné un exemple de mémoire à 64 cellules ou bits, chacune

étant accessible individuellement.
Ici, on lit ou on écrit un seul bit à la fois. Il est donc nécessaire de disposer d'une
adresse à six chiffres ; en effet, puisqu'il y a 64 cellules, 64 combinaisons
différentes sont nécessaires et il faut six chiffres (26 = 64) pour obtenir ce nombre de
combinaisons.
Les trois premiers bits de l'adresse, de A0 à A2, repèrent la colonne ; les trois autres
bits de A3 à A5 indiquent la rangée ou ligne horizontale.
L'adresse complète est donc formée de la manière suivante :

547
Cette adresse désigne la cellule située sur la rangée 0 1 0 c'est-à-dire la rangée n° 2

(la troisième en partant du haut) et dans la colonne 1 1 0 c'est-à-dire la colonne 6 (la
septième en partant de la gauche).
Les cellules sont représentées par un petit carré. Pour des raisons d'espace, les
différentes entrées et les différentes sorties n'y sont pas indiquées, par contre elles le
sont figure 26.
Le schéma de la mémoire de la figure 26, bien que très simplifié, est encore assez
complexe ; on peut facilement imaginer que lorsque la capacité de la mémoire
augmente, la complexité du dessin augmente aussi !
548
Pour représenter une mémoire, on utilise donc habituellement des schémas

synoptiques encore plus synthétiques, comme celui de la figure 27 où toutes les
cellules ne sont pas représentées une à une mais remplacées par un rectangle (il
s'agit de 32 rangées et de 32 colonnes, soit 1 024 cellules qu'il aurait sinon fallu
représenter).
En observant ce schéma, on peut remarquer tout d'abord la présence d'une entrée

supplémentaire CE, acronyme de «Chip Enable» qui signifie «sélection de boîtier».
Cette entrée, comme nous l'avons vu dans certains cas, sert lorsque l'on utilise
plusieurs boîtiers pour réaliser une mémoire.
On peut remarquer ensuite la présence du BUFFER I / O ou BUFFER d'entrée /

sortie. Comme on le voit, le BUFFER est un circuit tampon, ici entre les cellules
mémoires et les circuits externes.
Les lettres I / O sont très importantes car on les rencontre très souvent surtout dans
les microprocesseurs, elles signifient INPUT / OUTPUT ou Entrée / Sortie.
Jusqu'ici, nous avons vu des mémoires à entrées et sorties différenciées, mais en

pratique elles sont confondues afin d'économiser les broches.
La structure interne des mémoires le permet, en effet ces mémoires sont conçues
pour que l'entrée ne perturbe pas la sortie et vice versa.
549
2. 3. - CHRONOGRAMMES
Pour faire fonctionner une mémoire, il faut réunir certaines conditions.
2. 3. 1. - LECTURE EN MÉMOIRE
Pour lire dans une mémoire, il faut présenter l'adresse de la donnée que l'on veut
lire, mettre l'entrée de lecture / écriture (R / ) à l'état actif (généralement «1») et
sélectionner le boîtier de la mémoire en appliquant sur les entrées de sélection un
niveau actif.
Ces conditions sont décrites par le chronogramme de la figure 28.
Dans ce chronogramme et le suivant, les parties hachurées indiquent que l'état des
entrées concernées peut varier.
Le niveau de la sortie donnée représenté à mi chemin de l'état 1 et de l'état 0 indique

qu'elle est à l'état «haute impédance».
L'état «haute impédance» correspond au cas où le circuit de sortie est déconnecté.

Cette déconnection est réalisée grâce à des circuits «TRI-STATE» qui seront
examinés dans la Pratique Digitale 12.
On constate qu'il faut un certain temps appelé temps d'accès pour que la donnée
disponible en sortie soit validée après que les entrées d'adresse, de lecture / écriture
et de sélection aient été activées.
550
Lorsque les entrées de sélection sont activées, les bus de données ne sont plus
dans l'état «haute impédance», mais ne donnent pas pour autant la donnée
correspondante à l'adresse désirée.
En effet, le temps de propagation de l'état des entrées d'adresse et de lecture /

écriture est plus grand que celui des entrées de sélection.
2. 3. 2. - ÉCRITURE EN MÉMOIRE
Pour écrire dans une mémoire, il faut procéder de façon analogue à celle utilisée lors
de la lecture.
Tout d'abord, on présente l'adresse de la donnée que l'on veut mémoriser, on

soumet l'entrée de lecture / écriture à l'état actif (généralement 0), on sélectionne le
boîtier de la mémoire en activant les entrées de sélection et enfin on applique sur les
bus de données la valeur à mémoriser pendant un temps au moins égal au temps
d'accès de la mémoire. Ces différentes opérations sont représentées dans le
chronogramme de la figure 29.
551
2. 4. - ÉVOLUTION DES MÉMOIRES RAM
Dans une mémoire RAM statique, chaque bit d'information est mémorisé dans une
bascule à transistors qui nécessite au moins deux transistors. En réalité, pour que
cette bascule soit adressable, le schéma de chaque cellule mémoire se complique un
peu et se présente sous la forme indiquée figure 30.
Les transistors T3, T4, T5 et T6 forment la bascule ; le transistor T1 sert à

sélectionner la mémoire pour y écrire une donnée, alors que le transistor T2 sert à
sélectionner la cellule pour lire son contenu.
Ce ne sont donc pas deux mais six transistors qui sont nécessaires pour stocker un
bit. Les constructeurs ont alors pensé à réduire le nombre de transistors d'une cellule
mémoire de façon à pouvoir en intégrer un plus grand nombre sur une même
surface. Ils ont alors imaginé les RAM dynamiques.
Dans celles-ci, l'information n'est plus stockée sous forme d'état d'une bascule mais
est emmagasinée dans un condensateur.
2. 5. - LES MÉMOIRES RAM DYNAMIQUES
Les mémoires dynamiques stockent les informations (ou bits) sous la forme de
charges électriques appliquées à de petits condensateurs intégrés. Ces
condensateurs ont des capacités de l'ordre de 50 femtofarads soit 50 x 10-15 farads.
A un condensateur chargé correspond la valeur logique 1. A un condensateur

déchargé correspond la valeur logique 0. Sa charge peut être de l'ordre de 500
femtocoulombs, charge correspondant à une tension de 10 volts à ses bornes.
Bien que cette valeur de charge puisse sembler faible, elle correspond tout de même
à trois millions d'électrons et l'on peut considérer qu'une charge mille fois moindre
permettrait encore une mémorisation fiable.
552
Le schéma d'une cellule élémentaire de RAM dynamique se résume à celui

représenté figure 31-a.
Elle est constituée d'un transistor MOS et du condensateur de mémorisation C qui

est en réalité la capacité parasite GRILLE-SUBSTRAT du transistor. La résistance R
en série dans le circuit drain est en réalité constituée par un second transistor MOS
dont la grille et la source sont reliées comme le montre la figure 31-b.
Une cellule de mémoire RAM dynamique nécessite donc en réalité deux transistors,
soit trois fois moins qu'une cellule de mémoire RAM statique. Cette simplicité
permet d'atteindre des densités d'intégration assez élevées sur les surfaces
restreintes. A l'heure actuelle, la plupart des constructeurs proposent des RAM
dynamiques de 256 kilobits. Cette diminution du nombre de transistors par cellule
mémoire réduit d'autant la consommation et augmente la rapidité, ce qui constitue
deux avantages non négligeables.
Par contre, l'inconvénient majeur de ces mémoires est que si on les abandonne
après leur chargement, les condensateurs se déchargent en quelques millièmes de
secondes et les informations sont perdues.
Il est donc nécessaire d'opérer un rafraîchissement des mémoires dynamiques de

façon périodique pour conserver les données aussi longtemps que l'alimentation est
branchée.
Le rafraîchissement des cellules de mémoire s'effectue habituellement toutes les une

ou deux millisecondes, c'est-à-dire 500 ou 1 000 fois par seconde. Il consiste à
recharger chaque condensateur individuellement avant qu'il ne soit complètement
déchargé. Bien évidemment, les condensateurs qui correspondent à une valeur
logique 0 et qui sont déchargés au départ, ne doivent pas être chargés lors des
rafraîchissements.
Ce processus nécessite un signal périodique qui peut être fourni soit par un
générateur d'horloge, soit par le signal de lecture lui-même à condition qu'il soit
répété régulièrement.
553
Ainsi, dans les mémoires dynamiques, il existe toujours une porte utilisée pour
générer les signaux internes de commande nécessaire à la régénération des
données.
La figure 32 donne le schéma synoptique d'une mémoire dynamique de 64 bits.
Examinons de plus près, à l'aide de la figure 33, le principe de fonctionnement du

circuit de rafraîchissement.
554
Considérons la cellule mémoire sélectionnée par la rangée et la colonne

correspondant à l'adresse choisie (en gras figure 33). Les données transitent par la
liaison correspondant à la colonne sélectionnée sur laquelle est relié un amplificateur
de seuil.
555
Lorsqu'il s'agit d'écrire dans la mémoire, les inverseurs , et sont sur

la position «a» et la donnée arrive à la cellule mémoire, chargeant le condensateur
s'il s'agit d'un 1 logique et le déchargeant si c'est un 0 logique.
Lorsqu'il s'agit de lire le contenu de la mémoire, les inverseurs , et

sont sur la position «b» et la charge du condensateur de la cellule mémoire
sélectionnée est appliquée à l'entrée d'un amplificateur de seuil. Suivant le niveau
haut ou bas appliqué sur son entrée, cet amplificateur bascule dans un état haut ou
bas et délivre ainsi sur la sortie le bit mémorisé.
Aussitôt après cette lecture, l'inverseur repasse sur la position «a» et l'état haut
ou bas de la sortie de l'amplificateur sert à recharger éventuellement (dans le cas de
l'état haut) le condensateur de la cellule mémoire.
Lors d'un cycle de rafraîchissement, chaque cellule est ainsi lue et rechargée
aussitôt. Pour accélérer le processus, un amplificateur est relié à chaque
colonne et toutes les colonnes sont rafraîchies simultanément : l'opération de
rafraîchissement d'une mémoire complète consiste donc à lire séquentiellement en
une ou deux millisecondes toutes les lignes de la mémoire.
2. 6. - RAPIDITÉ DES MÉMOIRES
Nous avons vu précédemment que les mémoires dynamiques MOS étaient plus
rapides que les mémoires statiques réalisées avec la même technologie. Voyons ce
que cela signifie concrètement.
Une mémoire est considérée comme plus ou moins rapide selon le temps plus ou
moins long nécessaire à la lecture du contenu d'une adresse.
Plus précisément, cette rapidité de la mémoire est fonction du temps d'accès et du

temps de cycle de lecture.
Le temps d'accès est le temps qui s'écoule entre l'instant où la mémoire reçoit un
ordre de lecture et l'instant où celle-ci fournit en sortie la donnée contenue à
l'adresse indiquée.
Les mémoires MOS ont un temps d'accès de l'ordre de 100 à 200 nanosecondes,
par contre pour les mémoires bipolaires, ce temps est réduit à quelques dizaines de
nanosecondes.
Le temps de cycle de lecture est égal au temps d'accès, plus un certain temps
nécessaire à la mémoire pour se préparer à recevoir la demande suivante.
En effet, dans les mémoires dynamiques, lorsqu'une donnée vient d'être lue, elle doit
être réécrite aussitôt à la même adresse sous peine d'être perdue.
Cette procédure n'existe pas dans les mémoires statiques qui ne perdent pas le
contenu d'une adresse pendant la lecture.
556
2. 7. - MÉMOIRES PSEUDO - STATIQUES
Malgré les avantages évoqués précédemment (moindre coût, moindre

consommation, plus grande capacité mémoire), les mémoires RAM dynamiques ont
quand même l'inconvénient de nécessiter des signaux de régénération, ce qui
complique le circuit de commande extérieur.
Pour supprimer ce défaut, certains constructeurs ont pensé à incorporer

complètement les circuits de rafraîchissement dans le boîtier des mémoires. Ainsi,
vues de l'extérieur, ces mémoires sont tout à fait analogues à des mémoires RAM
statiques : elles ne comportent plus d'entrée pour le signal d'horloge et ne réclament
plus aucune précaution d'emploi concernant la régénération.
Pour cette raison, ces mémoires sont dites pseudo-statiques. Ce type de boîtier a
tendance à se répandre de plus en plus, surtout dans les systèmes à
microprocesseurs. Bien des mémoires de forte capacité (à partir de 8 kilooctets)
baptisées statiques par les constructeurs sont en réalité des mémoires de type
pseudo-statique.
2. 8. - MÉMOIRES VOLATILES ET NON VOLATILES
Toutes les mémoires électroniques décrites jusqu'à présent sont des mémoires
volatiles, c'est-à-dire qu'elles perdent leur contenu dès que l'on débranche
l'alimentation.
Lorsque celle-ci est rétablie, les bascules constituant les mémoires statiques se
mettent dans un état quelconque et imprévisible alors que les condensateurs des
mémoires dynamiques sont souvent déchargés bien que des impulsions parasites
puissent parfois les charger de façon aléatoire.
Dans certains cas, on a besoin de conserver les informations contenues dans les
mémoires même lorsque la tension d'alimentation disparaît.
Avec les mémoires RAM, la seule solution est d'utiliser une petite batterie tampon qui
entre en service lorsque l'alimentation principale est coupée.
Cela est possible avec des mémoires CMOS qui consomment très peu. D'autre part,
les progrès réalisés dans la capacité des accumulateurs font que des batteries de
petites dimensions sont maintenant en mesure d'alimenter pendant des semaines
des mémoires CMOS de 4 kilooctets.
L'emploi de ce type de batterie est assez fréquent dans les appareils portatifs ainsi
que dans les systèmes industriels.
En effet, dans ceux-ci, une interruption intempestive de la tension secteur (de

quelques millisecondes ou de plusieurs heures, comme il s'en produit de temps en
temps lors de pannes) provoquerait sans cela une perte immédiate des données.
Le coût du rechargement des mémoires avant redémarrage du système est tel qu'il
est plus rentable d'y adjoindre préventivement une batterie de sauvegarde.
557
Malgré tout, cette méthode ne résout pas tous les problèmes et dans de nombreux
cas, on a besoin de mémoires contenant des informations enregistrées de façon
permanente.
Un exemple simple est celui des programmes de commande d'une calculatrice de

poche qui sont stockés dans des mémoires permanentes dites non volatiles.
Leur contenu est introduit une fois pour toutes au cours de la fabrication.
Contrairement aux mémoires RAM qui permettraient l'écriture et la lecture

d'informations, ces dernières sont donc des mémoires à lecture seule d'où leur nom
de ROM (de l'anglais Read Only Memory = Mémoire à lecture seule). Ces
mémoires ROM seront examinées au chapitre 3.
2. 9. - COMPARAISON DE DIFFÉRENTES MÉMOIRES RAM
Fig. 34. - Caractéristiques comparées de quelques mémoires RAM.

Temps
Mots Capacité Consommation
Type Technologie d'accès en Remarques
de en Kbits en mW
ns
Ces mémoires
doivent être
RAM 1, 4, 8 rafraîchies
MOS N MOS 16 à 256 100 à 350 30 à 40
dynamique bits toutes les 3 ms
pour conserver
leur contenu
Densité plus
faible que les
RAM
RAM 1, 4, 8
MOS N MOS 4 à 64 150 à 400 150 à 600 dynamiques.
statique bits
Généralement
2 transistors
par cellule
Faible
consommation.
RAM 1, 4, 8 Peut être
CMOS 0,256 à 64 100 à 600 20 à 100
statique bits rendu non
volatile grâce à
une pile
Temps d'accès
faible mais
RAM 1, 4, 8 capacité (max.
ECL 0,256 à 4 10 à 45 400 à 1 000
statique bits 4 Kbits) et
consommation
élevée
Chaque cellule
RAM 1 ou 4 64 bits à 4 est une
Bipolaire TTL 33 à 50 175 à 500
statique bits Kbits bascule
bistable
558
2. 10. - EXEMPLE DE MÉMOIRE RAM
La figure 35-a montre le brochage d'une mémoire RAM statique de type 4016 de
Texas Instruments de 2K mots de 1 octet. La figure 35-b montre son schéma
synoptique.
559
3. - MÉMOIRES MORTES (ROM)
Les mémoires ROM (Read Only Memories), ce qui signifie mémoire à lecture
possible uniquement, sont également appelées mémoires mortes. Leur principale
caractéristique est d'être non volatile.
La cellule élémentaire d'une ROM peut être obtenue à partir d'une cellule de
mémoire dynamique en substituant au condensateur un circuit ouvert ou une liaison
à la masse. Il en résulte ainsi soit l'état 0, soit l'état 1.
La figure 36 représente une mémoire morte à 16 bits.
Chaque cellule de mémoire est formée par une diode et par un interrupteur qui est
soit ouvert, soit fermé.
Un interrupteur fermé mettra donc en contact électrique une rangée avec la colonne
à laquelle il est raccordé, à condition bien évidemment que la diode qui lui est
associée soit passante. Celle-ci sera conductrice si son anode est positive, ce qui
nécessite la présence d'un niveau 1 à la sortie du buffer d'entrée, niveau donné par
le décodeur dont la sortie sera 1 (décodeur à sorties actives à 1) pour l'adresse
décodée. Un exemple est donné en couleur bleue figure 37 pour l'adresse 112.
560
Le décodeur fait correspondre à 112 la valeur 310. La sortie 3 est donc à 1. On obtient
donc en sortie D3 = 0 (interrupteur I3 ouvert), D2 = 1 (interrupteur I2 fermé), D1 = 1
(interrupteur I1 fermé) et enfin D0 = 1 car I0 est fermé.
Nous voyons que les interrupteurs fermés pour les autres rangées n'ont pas
d'influence car les diodes qui leur sont associées sont toutes bloquées.
La table de la figure 38 donne le contenu de la mémoire pour chacune des quatre

adresses (combinaisons de A0 et A1).
561
La figure 39 représente le schéma synoptique d'une mémoire ROM structurée en

huit mots de deux bits chacun, soit une capacité de seize bits.
562
Pour des raisons technologiques, nous conservons une matrice carrée, en effet,
celle-ci permet d'économiser sur la surface de semi-conducteur nécessaire à la
construction d'un tel circuit intégré.
Les quatre bits issus des quatre colonnes sont envoyés deux à deux sur les entrées
de deux multiplexeurs deux vers un. On peut donc obtenir en sortie huit mots de
deux bits en sélectionnant quatre rangées avec soit les colonnes paires deux et
quatre, soit les colonnes impaires un et trois.
Pour ce faire, on utilise maintenant trois bits d'adresse. Les deux premiers bits A0 et
A1 permettent, comme précédemment, de sélectionner la rangée, alors que le
troisième bit A2 permet de choisir soit les colonnes paires, soit les colonnes
impaires.
La figure 39 donne un exemple pour l'adresse 0 1 1 (A2 = 0, A1 = 1 et A0 = 1). 0112

est décodé comme 310 et c'est donc la sortie 3 du décodeur qui est à 1, elle valide
alors les diodes de la troisième rangée à travers le buffer.
Le bit A2 étant à 0, le multiplexeur sélectionne les colonnes 1 et 3 (colonnes

impaires). On lit alors D1 = 0 et D0 = 1 : itinéraires en couleur bleue sur la figure 39.
La table de la figure 40 donne en fonction des adresses possibles, et ce pour la

figure 39, les données contenues en mémoire.
Les contacts apparaissant figure 39 ne sont pas en réalité des interrupteurs

mécaniques mais des liaisons électriques internes au circuit intégré, réalisées lors de
sa fabrication.
563
La disposition interne des liaisons électriques en question varie à la demande du

client.
Pour réaliser le circuit suivant les spécifications de son client, le constructeur utilise
un masque photographique sur lequel il rajoute les liaisons désirées.
Toutefois, ce type de mémoire ne peut être fourni qu'en très grandes quantités,
compte tenu du coût élevé des procédés de fabrication faisant appel à la
photogravure et à l'attaque chimique.
Ces circuits reviennent beaucoup moins cher que les RAM mais les séries doivent
comporter au minimum un millier d'exemplaires.
564
3. 1. - EXEMPLE DE MÉMOIRE ROM
Vous pouvez voir figure 41 le schéma synoptique d'une mémoire ROM de 32K de
type MCM 68 A332 ainsi que son brochage.
Ce type de mémoire comprend à l'intérieur du même boîtier le décodeur d'adresse et

les buffers de sortie trois états.
565
3. 2. - UTILISATION DE MÉMOIRES ROM DANS LES CIRCUITS

COMBINATOIRES
Compte tenu de leurs propriétés, les mémoires ROM peuvent, dans certaines
conditions, remplacer un circuit combinatoire.
En effet, si l'on assimile une adresse à un ensemble de variables d'entrée, on peut

considérer que la ou les données obtenues en lisant la position mémoire à l'adresse
en question seront les variables de sortie du système.
La figure 42 représente la table de vérité d'un circuit.
Fig. 42. - Exemple de table de

vérité.
a b c S1 S2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 1 1
1 0 1 1 0
1 1 0 0 1
1 1 1 1 0
Il suffira donc d'écrire dans une mémoire 0 0 à l'adresse 0 0 0, 1 0 à l'adresse 0 0 1,

1 0 à l'adresse 0 1 0, 1 0 à l'adresse 0 1 1, 1 1 à l'adresse 1 0 0, 1 0 à l'adresse 1 0
1, 0 1 à l'adresse 1 1 0 et 1 0 à l'adresse 1 1 1 pour pouvoir remplacer le circuit
combinatoire par une ROM.
3. 3. - MÉMOIRES ROM PROGRAMMABLES
Comme nous l'avons vu au chapitre précédent, les ROM ne peuvent être utilisées en
dehors de grandes séries, compte tenu des impératifs de fabrication.
C'est pourquoi, afin d'obvier à cet inconvénient, les constructeurs ont mis au point
des ROM programmables par l'utilisateur lui-même et ne nécessitant de ce fait pas
de commandes spéciales, donc également aucun délai de livraison.
Plusieurs types différents sont disponibles.
3. 3. 1. - LES PROM (PROGRAMMABLE READ ONLY MEMORY)
Celles-ci possèdent, à la place des liaisons électriques habituelles des fusibles que
l'on peut faire fondre au moyen d'un programmateur de PROM.
Ces fusibles peuvent être réalisés en nickel-chrome, en silicium poly-cristallin, ou en

titane tungstène.
566
La figure 43 représente le schéma d'une cellule de PROM bipolaire avec son fusible.
Dans les PROM, l'élément unidirectionnel diode ou transistor est monté en série
avec le fusible.
Lorsque le fusible est intact, tout se passe comme dans le cas précédent et colonnes
et rangées sont raccordées.
Lorsque l'on désire supprimer un fusible, il suffit de le faire fondre (on dit qu'on le
brûle). On réalise cette opération en envoyant une impulsion de courant qui est
obtenue en augmentant momentanément la tension d'alimentation.
La figure 44 montre un fusible qui n'est autre qu'un rétrécissement dans le

conducteur, donc un point de faiblesse.
567
La figure 45 montre un fusible titane tungstène fondu lors de l'opération d'écriture et

de programmation.
Une ROM peut, grâce à un programmateur, être programmée en quelques minutes.
La majeure partie des PROM est directement compatible avec les ROM du point de
vue brochage. C'est pourquoi il est commode, dans l'élaboration d'un prototype,
d'utiliser une PROM qui sera remplacée dans la version définitive par la ROM
équivalente.
Il n'est pas nécessaire de programmer la totalité de la PROM en une seule fois.

Généralement, on en programme une partie à la fois au fur et à mesure des besoins.
Chaque fois que l'on introduit de nouveaux programmes, on peut alors utiliser la
partie restante de la PROM.
On pourra également corriger certaines erreurs et faire fondre un fusible oublié, mais
on ne pourra bien sûr pas agir dans l'autre sens. Car un fusible fondu l'est
irrémédiablement !
Une PROM n'est donc programmable qu'une seule fois.

568
3. 3. 2. - MÉMOIRES MORTES REPROGRAMMABLES EPROM OU REPROM
Une fois programmée, une ROM ou une PROM ne pourra être programmée une
nouvelle fois.
C'est pourquoi il a été développé une nouvelle sorte de ROM, les EPROM
(Electrically Programmable Read Only Memory) encore appelées REPROM
(Reprogrammable Read Only Memory).
Ces nouvelles mémoires peuvent être reprogrammées plusieurs fois. Cet avantage
permet de faire évoluer les systèmes en apportant des améliorations dans les
programmes. En effet, aucun programme n'est parfait dès le début et souvent il
faudra faire tourner un programme dans les conditions réelles d'utilisation pour
détecter certains défauts.
Pour réaliser des REPROM, il existe plusieurs possibilités. Nous ne décrirons ici que
la plus largement répandue.
Tous les éléments unidirectionnels définissant les points mémoires sont constitués
par des transistors MOS spéciaux dits à grille isolée ou FAMOS (Flotting gate
Avalanche injection MOS) dont l'un est schématisé figure 46.
569
a) Programmation
Au départ, le transistor ne conduit pas et colonnes et rangées sont isolées.
Par contre, si l'on polarise l'électrode de commande en même temps que l'on envoie
une forte impulsion de tension entre le drain et la source, la fonction NP du drain part
en avalanche, c'est-à-dire que les porteurs de charges se multiplient et acquièrent
suffisamment d'énergie pour traverser l'oxyde isolant et se faire piéger par la grille
flottante.
570
A partir de ce moment et même après disparition de l'impulsion de tension de

programmation, ces charges restent prisonnières et l'électrode flottante reste
chargée en permanence, ce qui rend le MOS conducteur.
Le phénomène reste stable pendant dix ans, la perte de charge atteignant alors 30
%. Mais par sécurité, il est conseillé de rafraîchir ces mémoires tous les cinq ans.
Colonnes et rangées sont donc durablement en court-circuit. Nous voyons dans ce

cas, que nous avons établi un contact (et non supprimé un contact comme
précédemment).
b) Effacement
Pour effacer une mémoire REPROM, on expose le cristal pendant environ dix à
trente minutes à un «bombardement» de rayons ultraviolets.
Afin de pouvoir réaliser cette opération, les boîtiers de mémoires REPROM sont
pourvus d'une fenêtre en quartz. Celle-ci les protège du rayonnement solaire riche en
infrarouge, qui ne peut ainsi provoquer un effacement accidentel, mais laisse passer
le rayonnement ultraviolet artificiel utilisé lors de l'effacement.
La figure 47 représente un tel boîtier.
Ce rayonnement ultraviolet doit avoir une très courte longueur d'onde de 2 537 Å (10-
10
m) très exactement, avec une intensité très élevée (six watt-seconde par
centimètre carré). Il est de ce fait recommandé de ne pas s'exposer à ce
rayonnement, qui peut occasionner des brûlures graves aux yeux. Ce rayonnement
produit par ailleurs de l'ozone.
Lors du «bombardement» par le rayonnement ultraviolet, on polarise l'électrode de

commande de manière à chasser les charges. Les charges précédemment piégées
reçoivent alors une énergie suffisante qui leur permet à nouveau de franchir la
barrière isolante qui les sépare du substrat.
571
Le tableau de la figure 48 donne les principales caractéristiques de quelques

EPROM courantes.
Fig. 48. - Caractéristiques de quelques EPROM.

Nombre Temps Puissance
Nombre de
Désignation Organisation de d'accès dissipée Vcc
bits
broches (ns) (mW)
5V
2 716 16 384 2 048 x 8 24 450 525
± 5%
5V
2 732 32 768 4 096 x 8 24 450 790
± 5%
5V
2 764 65 536 8 192 x 8 28 250 790
± 5%
c) Inconvénients et avantages des REPROM
Les REPROM possèdent toutefois deux inconvénients.
Tout d'abord, il n'est pas possible de modifier ou d'effacer une seule position de
mémoire car seul un effaçage général est possible.
Un démontage du composant est nécessaire pour l'effaçage.
Aussi a-t-il été créé une nouvelle catégorie de mémoires : Les EAROM (Electrically
Alterable PROM) encore appelées EEPROM (Electrically erasable PROM) qui sont
des PROM effaçables électriquement.
L'effaçage et l'écriture octet par octet est possible dans ces mémoires. On utilise
pour cela une impulsion d'une vingtaine de volts.
d) Différentes technologies utilisées pour la fabrication des RAM et des ROM.
La figure 49 montre les différents boîtiers utilisés pour le conditionnement des

mémoires.
572
La figure 50 montre les différentes technologies utilisées pour la réalisation des

mémoires.
573
3. 4. - LES MÉMOIRES NOVRAM
Les EEPROM appelées aussi E2 PROM possèdent l'avantage de conserver en

permanence leur contenu (mémoires non volatiles). Le nombre d'effaçages et
d'écritures est toutefois limité. Leur temps d'effacement est relativement long (10
ms).
C'est pourquoi il est apparu récemment sur le marché des circuits hybrides appelés
NOVRAM, qui sont constitués de l'association dans le même boîtier d'une RAM
statique et d'une E2 PROM.
Lorsque le système est alimenté, seule la RAM fonctionne, et on bénéficie alors du

temps d'accès court des RAM.
Lorsque survient une panne d'alimentation, on sauvegarde alors le contenu de la

RAM dans l'EEPROM. Cette sauvegarde ne nécessitant que quelques dizaines de
574
millisecondes, on met de gros condensateurs dans les alimentations de façon à ce

qu'ils fournissent l'énergie nécessaire à cette sauvegarde.
A la mise sous tension, la RAM est réécrite avec le contenu de l'EEPROM.
4. - LES MÉMOIRES CCD
Les mémoires CCD sont moins utilisées que les mémoires précédentes.
L'abréviation est formée des initiales de Charge-Coupled-Device (dispositif à couple
de charge).
Il s'agit de dispositifs en technologie MOS constitués de nombreuses cellules

capacitives reliées en série de manière à former des registres à décalage de type
dynamique, semblables à ceux décrits dans la théorie 8.
La figure 51 présente le schéma synoptique d'une mémoire CCD d'une capacité de

16 384 bits.
La mémoire se compose de 64 registres rebouclés sur eux-mêmes, chacun formé

de 256 cellules, donc en mesure de contenir 256 bits.
Les amplificateurs qui précèdent et qui suivent chaque registre ont pour tâche de
régénérer les charges des cellules.
On ne peut accéder qu'un registre à la fois et la sélection du registre désiré s'effectue

en envoyant une adresse sur 6 bits (26 = 64).
575
Les étages des registres contiennent les données sous forme de charges,
matérialisation déjà rencontrée dans les RAM dynamiques.
Dans ce cas aussi, les charges doivent être périodiquement rafraîchies et les
données sont sans cesse en mouvement.
Cela est assuré par les quatre signaux d'horloge désignés par φ1,, φ2,
φ , φ3
φ et φ4.
Les avantages offerts par les mémoires CCD sont les suivants : grande capacité et
coût relativement bas.
Le temps d'accès de ces mémoires est élevé ; car, du fait de leur structure il est
nécessaire, pour lire ou écrire un bit par exemple, de sélectionner le registre qui le
contient puis d'attendre que le bit en circulant, arrive jusqu'à la sortie du registre.
Rappelez-vous que les RAM, comme les ROM, sont des mémoires à accès
aléatoire, c'est-à-dire que le temps nécessaire pour l'opération de lecture ou
d'écriture est indépendant de la position physique, dans la matrice de la mémoire, de
la cellule à laquelle on veut accéder.
Les mémoires CCD sont par contre à accès série, le temps mis par les bits pour être
transférés d'une cellule à la suivante est à peu près celui d'un cycle dans une
mémoire à accès aléatoire.
En conséquence, le temps d'accès d'une mémoire série avec 256 bits par registre
(comme dans l'exemple précédent) est 256 fois le temps de cycle d'une mémoire
à accès aléatoire.
Pour cette raison, les mémoires CCD ne sont pas en mesure de concurrencer les
mémoires RAM, mais peuvent être considérées comme mémoires de remplacement
de grande capacité pour ordinateurs ; dans ce cas, elles sont appelées mémoires
de masse.
5. - MÉMOIRES MAGNÉTIQUES
Elles sont de deux types : les mémoires à tores, anciennes, et les mémoires à bulles
qui sont appelées à un brillant avenir.
5. 1. - MÉMOIRES A TORES DE FERRITE
Ces mémoires RAM non volatiles ont été très utilisées ; mais la complexité de leur
fabrication, leur coût et leur encombrement les ont fait progressivement abandonner.
5. 1. 1. - PRINCIPE
Certains ferrites de cuivre et de manganèse (ferroxcube) présentent deux

caractéristiques très intéressantes. Leur champ coercitif (Hc), c'est-à-dire le champ
pour lequel la magnétisation s'annule, est très faible. D'autre part, le cycle
d'hystérésis de ces ferrites est quasi rectangulaire (figure 52-a).
576
Il suffit donc de prendre des conventions logiques :
Écriture : L'état 0 sera donné par le sens du champ magnétique engendré par un
courant circulant dans le sens de la flèche dessinée sur l'enroulement L1 de la figure
53 et par conséquent de l'induction rémanente + Br résultant de ce champ. Le tore
sera à l'état 1 lorsque le sens de l'induction sera l'inverse de celui nécessaire pour
produire l'état 0.
Lecture : Faisons parcourir l'enroulement L1 par un courant I. Ce courant produit un

champ magnétique. Selon l'état initial de magnétisation du tore, deux choses
peuvent se produire :
Si le tore était à l'origine dans l'état d'induction rémanent + Br (état 0) sa

perméabilité est faible et, si le cycle d'hystérésis du ferrite est parfaitement
rectangulaire, comme représenté figure 52-b, on ne recueillera aucune tension aux
bornes de l'enroulement L2.
Si au contraire, l'état initial du tore était à l'état 1, le champ induit, s'il a une
valeur au moins égale à Hm, provoque le basculement de l'état magnétique de ce
tore dans l'état 0. Ce faisant, le point de fonctionnement va traverser une zone à forte
perméabilité de la caractéristique du ferrite, d'où il résultera une variation de flux qui
engendrera aux bornes de l'enroulement L2 une force électromotrice.
577
5. 1. 2. - RACCORDEMENTS ET UTILISATION
Nous avons vu que pour faire basculer un tore magnétique à cycle d'hystérésis
rectangulaire de l'état 0 (+ Br) à l'état 1 (- Br), il faut un champ ou une force
magnétomotrice au moins égale à Hm.
Si pour produire un champ Hm, il faut un courant Im parcourant un fil, il faudra si l'on
utilise deux enroulements, deux courants Im / 2 de même sens. On n'obtiendra ainsi
le basculement du tore que si les deux enroulements sont alimentés simultanément
par une impulsion de courant Im / 2.
Ce principe de coïncidence des courants est celui utilisé dans les mémoires
magnétiques.
Le schéma de la figure 54 montre la structure d'une mémoire à tores de ferrite. On y

voit une matrice à 9 tores de ferrite. Dans la réalité, ces mémoires en comportent
des milliers.
Ce système permet de mémoriser 9 bits.
Les tores sont disposés selon des rangées et des colonnes. Pour accéder à l'un de
ces tores pour lire ou écrire, on envoie simultanément une impulsion sur le fil des
rangées (Y) et sur celui des colonnes (X).
Prenons par exemple le tore situé à l'intersection de la rangée b et de la colonne 2.

Supposons qu'à l'origine tous les tores de la matrice soient à l'état 0. Si nous
envoyons à la fois dans les deux fils une impulsion de courant au moins égale à Im,
le tore bascule à l'état 1. Si maintenant nous faisons parcourir les deux mêmes fils
par un courant de sens inverse, le tore va rebasculer dans l'état 0 et le fil de test qui
traverse tous les tores de la matrice sera le siège d'une impulsion résultant de la
lecture de l'information contenue en mémoire.
578
Nous voyons que la lecture de la mémoire est destructive, c'est-à-dire que

l'information est perdue après chaque lecture ; il est donc nécessaire dans cette
technologie, de réécrire l'information après chaque lecture.
Dans les systèmes proposés par les constructeurs, au lieu d'inverser le sens des
impulsions dans une paire de fils pour la lecture et l'écriture de l'information, on utilise
deux fils verticaux et deux fils horizontaux alimentés en sens inverse. Une paire est
spécialisée pour l'écriture et l'autre pour la lecture. Pour réécrire l'information après
lecture, il suffit donc de réinjecter sur les fils d'écriture une impulsion légèrement
retardée par rapport à celle de lecture.
La figure 55 représente le schéma synoptique d'un tel dispositif de réécriture.

579
La figure 56 donne un exemple de circuit de commande de tores par transistors tels

qu'il était utilisé.
580
5. 2. - LES MÉMOIRES A BULLES MAGNÉTIQUES
Les mémoires à bulles magnétiques sont, tout comme les mémoires CCD, des
mémoires à accès série.
5. 2. 1. - BULLE MAGNÉTIQUE
Dans un matériau magnétique en couche mince, les zones aimantées prennent des
allures quelconques et se répartissent de manière aléatoire ; toutefois, si l'on
applique un champ magnétique extérieur, perpendiculaire croissant, ces zones se
rétrécissent jusqu'à former de minuscules cylindres (figure 57).
581
Ces cylindres, que l'on brise par un champ magnétique inverse, constituent des
«bulles magnétiques» et peuvent servir à mémoriser des informations.
5. 2. 2. - DESCRIPTION DES MÉMOIRES A BULLES
La figure 58 représente une mémoire à bulles vue en coupe.
Les bulles de 2 µm de diamètre circulent dans la couche magnétique mince (2 à 3

µm) déposée sur un substrat non magnétique (généralement un grenat d'yttrium
gadolinium ou de verre).
Le champ magnétique permanent extérieur, perpendiculaire au plan de la mémoire,

est indispensable à l'existence des bulles. Il est fourni par un jeu d'aimants
permanents.
Un champ magnétique tournant est fourni par deux petits enroulements orthogonaux
en fils d'aluminium. Ce champ magnétique tournant très faible par rapport au champ
magnétique permanent, dit de stabilisation, permet de faire circuler les bulles (figure
59).
582
Les bulles sont guidées dans leurs déplacements par un guide en Permalloy dont les
motifs varient suivant les constructeurs (figure 60).
583
5. 2. 3. - FONCTIONNEMENT DES MÉMOIRES A BULLES
Une mémoire à bulles est constituée d'une sorte de registre à décalage rebouclé sur
lui-même dans lequel une bulle représente un bit 1 et son absence un bit 0.
Pour écrire en mémoire, il faudra donc créer des bulles.
Pour lire, il faudra détecter la présence des bulles. Mais il faudra attendre que les
bulles correspondant à l'adresse choisie défilent dans le détecteur de bulles du fait
de l'accès séquentiel de la mémoire, d'où la nécessité de les faire circuler.
On réalise tout cela en organisant différents trajets en anneaux ou en boucles grâce

aux guides en Permalloy.
La figure 61 montre l'organisation d'une mémoire à bulles.

584
Afin d'augmenter la capacité de ces mémoires, on ajoute à l'anneau principal des

anneaux secondaires qui sont de petits registres en anneau dans lesquels circulent
les bulles.
585
Pour lire la mémoire, il faudra sélectionner l'anneau secondaire, transférer les

données de celui-ci dans l'anneau principal puis lire les données en série.
Nous voyons sur la figure 61 qu'il est nécessaire pour lire une information de
dupliquer la bulle.
En effet, la lecture étant destructive, on fabrique grâce à un circuit approprié un

double de celle-ci et c'est cette nouvelle bulle qui passe dans le circuit de lecture
alors que celle d'origine continue à tourner dans la boucle principale.
La détection de la bulle proprement dite s'effectue au moyen d'un pont de magnéto-

résistances. La bulle, en passant sur une magnéto-résistance, produit alors une
impulsion de tension.
Le transfert de la bulle d'une boucle secondaire à la boucle principale est réalisé

grâce à un circuit spécialisé appelé poste de transfert et dont le principe ressemble à
celui du circuit de duplication.
5. 2. 4. - PROPRIÉTÉS DES MÉMOIRES A BULLES
Les mémoires à bulles magnétiques présentent l'avantage de posséder une grande

capacité (de l'ordre de un million de bits) sous un faible volume mais ont un temps
d'accès élevé (10 à 50 ms).
Elles sont appelées à remplacer les mémoires de masse à disques magnétiques du

fait de leur grande fiabilité, de leur faible poids et de leur volume restreint.
La mémoire donnée en exemple à la figure 61 comprend 157 boucles secondaires

de 641 bulles chacune, soit 100 637 bits.
Certaines mémoires comprennent plusieurs boucles principales, on dit qu'elles ont

plusieurs pages.
Les mémoires à bulles disponibles dans le commerce sont conditionnées en

cassettes comprenant l'ensemble des circuits nécessaires à leur fonctionnement.
Leur capacité varie de 60K octets à 4M octets, leur temps d'accès est de quelques
dizaines de ms.
Avec les mémoires à bulles s'achève ce panorama des mémoires. Dans la prochaine
théorie 13, vous pourrez voir les réseaux logiques programmables qui, dans certains
cas, peuvent avantageusement remplacer les mémoires ROM car ils sont moins
coûteux.
586
CHAPITRE XIII : LES RESEAUX LOGIQUES PROGRAMMABLES, LES PLA, LES

FPLA
Dans la théorie précédente, nous avons vu l'utilisation que nous pouvions faire des
mémoires ROM, pour remplacer un circuit combinatoire formé généralement avec
des portes logiques NAND, NOR,....
Cette évolution technologique en direction des circuits programmables, déjà relevée

lors de l'examen des multiplexeurs, a conduit les fabricants de circuits intégrés à
réaliser d'autres dispositifs logiques programmables connus sous l'appellation PLA
(Programmable Logic Array).
Les PLA, ainsi que les multiplexeurs, démultiplexeurs et les mémoires micro-
électroniques, sont le résultat des technologies récentes d'intégration, lesquelles ont
également conduit à la conception et à la réalisation de circuits très complexes tels
que les microprocesseurs et leurs circuits associés.
Cette évolution vers les circuits à haut niveau d'intégration a également posé de
nouveaux problèmes liés à l'assemblage des circuits intégrés entre eux et à leur
interfaçage qui est l'ensemble des principes et des techniques permettant de relier
plusieurs systèmes électroniques entre eux.
Dans cette théorie, nous donnerons une vue générale sur ces circuits récents, ainsi
que sur l'ensemble des problèmes qui s'y rattachent.
1. - LES RÉSEAUX LOGIQUES PROGRAMMABLES
1. 1. - LES CIRCUITS INTÉGRÉS COMPLEXES
Le niveau d'intégration des circuits ne cesse de s'accroître et l'on s'accorde à

reconnaître les catégories de circuits intégrés suivantes :
S.S.I. (Short Scale Integration) : 1 à 10 transistors par circuit intégré.
M.S.I. (Medium Scale Integration) : 10 à quelques centaines de transistors.
L.S.I. (Large Scale Integration) : de quelques centaines à 10 000 transistors.
V.L.S.I. (Very Large Scale Integration) : plus de 10 000 transistors.
L'évolution des circuits intégrés a été telle que le coût par transistor intégré s'est
réduit au cours des vingt dernières années à un millionième de celui initial.
Il est désormais possible de concentrer sur un seul circuit intégré tout un ensemble
de fonctions logiques autrefois réalisées par plusieurs circuits intégrés. Pensez par
exemple aux calculatrices de bureau : vers la fin des années soixante, on a
commencé à les construire avec plusieurs dizaines de circuits S.S.I. et M.S.I. ;
aujourd'hui, un seul circuit intégré L.S.I. effectue toutes les opérations nécessaires.
587
C'est parce que ces calculatrices peuvent être diffusées à plusieurs dizaines de
milliers d'exemplaires qu'il est apparu plus avantageuse de concevoir et de produire
un seul circuit intégré regroupant toutes les fonctions de la calculatrice.
Généralement, le constructeur achète le ou les circuits intégrés nécessaires, les

accessoires mécaniques, électriques, les afficheurs et procède à l'assemblage final
de ces différents éléments pour construire ces calculatrices.
La même procédure est habituellement suivie pour la fabrication des montres

digitales.
Pour une production en petite série, un fabricant peut employer d'autres méthodes,
en particulier utiliser des composants standards.
Le facteur déterminant est la quantité d'un produit donné qui sera écoulée sur le
marché. En général, quand cette quantité est assez importante, le constructeur fait
réaliser un circuit approprié (ou plusieurs) par un fabricant de circuits intégrés.
Ces circuits intégrés sont appelés CUSTOM (client), car ils sont développés à la
demande d'un client bien précis.
Le premier microprocesseur a été créé de cette façon.
Pour une production en petite série, la solution la plus économique consiste à utiliser
les composants standards disponibles sur le marché. Dans certains cas, il existe
plusieurs solutions pour réaliser une fonction. Par exemple, on peut soit concevoir un
réseau combinatoire, soit utiliser des ROM ou des multiplexeurs, comme cela a été
indiqué dans les théories précédentes.
En règle générale, il est préférable d'utiliser des circuits intégrés plus complexes en
nombre restreint plutôt qu'une grande quantité de circuits intégrés moins complexes.
En effet, le coût de revient d'un circuit complexe (par exemple L.S.I.) est à peine plus
élevé que celui d'un circuit simple (S.S.I.).
Il faut noter, par ailleurs, qu'un circuit L.S.I. peut être nettement plus cher qu'un
circuit S.S.I. dans la première phase de production de ce circuit car le coût est
directement lié à la quantité produite. Comme l'indique la figure 1, le prix de revient
diminue très rapidement quand la production augmente.
588
Les circuits intégrés complexes présentent donc plusieurs avantages ; ils peuvent
remplacer plusieurs circuits intégrés moins complexes, ils permettent de réduire la
dimension des circuits imprimés, de faciliter les opérations de montage et finalement
de diminuer le prix de revient.
Nous pouvons noter également que dans le coût global d'un système
microélectronique, le prix des circuits intégrés représente environ 10 % du montant
total, les 90 % restants se répartissant entre les différents postes suivants :
• Circuit imprimé,
• Connecteurs,
• Insertion et soudure des circuits intégrés,
• Liaisons,
• Alimentation,
• Châssis,
• Condensateurs de découplage,
• Essai du système,
A ce coût de fabrication s'ajoutent les frais relatifs à l'étude du système électronique,

au stockage des produits finis et des composants du système, à l'administration,
etc...
Il a été calculé que la somme de tous les frais, dans le cas d'un système numérique
moyen, est égale à environ vingt fois le coût des circuits intégrés composant ce
système. Si par exemple, le prix du composant est d'un euro, le prix de revient global
sera de vingt euros.
Donc le coût total d'un système est fonction du nombre de circuits intégrés qui le
composent même s'il n'est pas directement proportionnel à celui-ci.
589
Sur le graphique de la figure 2, on voit qu'un système composé de 200 circuits

intégrés coûte 2 unités et que celui nécessitant 800 circuits intégrés revient à 4
unités.
Le nombre de circuits intégrés est multiplié par 4 alors que le coût du système double
seulement.
Si maintenant les deux systèmes étaient intégrés en un seul circuit, leurs coûts
globaux seraient à peu près équivalents puisque les deux circuits intégrés
reviendraient pratiquement au même prix.
Ces différentes notions sont bien connues des producteurs de circuits intégrés ainsi
que de leur clientèle. Néanmoins, il existe un inconvénient : les circuits intégrés
complexes sont très spécialisés et très variés. Par conséquent, ils sont généralement
produits en quantité plus faible que les circuits standards.
Sous la pression de ces différents problèmes, on a cherché à concevoir des circuits à

haut niveau d'intégration, mais qui puissent remplir des fonctions très variées. Ceci a
conduit à la conception des PLA ou Réseaux Logiques Programmables.
1. 2. - LES RÉSEAUX LOGIQUES PROGRAMMABLES (PLA)
Les PLA ont été conçus en partant du principe que toute fonction logique peut être
écrite sous la forme d'une somme de mintermes (forme canonique). Soit par
exemple la fonction : F = bd + ab +a cd.
Cette fonction est la somme des trois mintermes suivants : bd, ab et a cd.
Les PLA permettent de générer un certain nombre de mintermes à partir de n

variables et d'effectuer la somme de ces mintermes.
La figure 3 représente la structure fondamentale d'un PLA.

590
Chaque porte ET (A, B, C, D, E) à cinq entrées permet de générer un minterme à

partir des cinq variables d'entrée (I0, I1, I2, I3, I4).
Chaque porte OU (A', B', C') à quatre entrées permet d'effectuer la somme des
mintermes nécessaires à l'obtention d'une fonction logique définie.
Le circuit est disposé en forme de matrice avec des liaisons horizontales et

verticales.
591
Dans la partie supérieure, les lignes horizontales représentent les entrées I0, I1, I2,
I3 et I4 du PLA et les lignes verticales correspondent aux entrées des portes ET.
Initialement, les lignes horizontales et verticales se croisent sans contact entre

elles. La programmation consistera ultérieurement à réunir une ligne horizontale
avec une ligne verticale en un point de jonction symbolisé sur la figure 3 par un
point.
L'état logique de la sortie d'une porte ET correspond donc à la valeur d'un minterme.
Il suffira, lors de la programmation, de réunir les sorties des portes ET que l'on
souhaite aux entrées des portes OU afin de réaliser la somme logique des ces
mintermes.
Dans l'exemple de la figure 3, on a «créé» ainsi trois réseaux combinatoires ; leurs

sorties respectives étant les trois sorties F1, F2 et F3.
Le circuit ayant pour sortie F1 est formé avec la porte OU (A') et avec les portes ET
A et B ; celui ayant pour sortie F2 est formé avec les portes B', A et C ; enfin, celui
ayant pour sortie F3 est formé avec les portes C', D et E.
La figure 4 représente le premier de ces trois circuits combinatoires.
La fonction logique F1 s'écrit :

592
En règle générale, la programmation d'un PLA est effectuée par le constructeur à

partir des données fournies par le client.
Ce dernier, peut par exemple, fournir une table de fonctionnement relative au

problème à résoudre.
Nous allons examiner un exemple volontairement simple à partir du tableau situé

figure 5.
Il est nécessaire de constituer cinq mintermes. Il faut donc au minimum cinq portes
ET à trois entrées (il y a trois variables). Il faut également deux portes OU puisqu'il y
a deux fonctions (F1 et F2) à générer.
Le PLA programmé pour répondre au problème posé est donné figure 6.

593
Vous remarquez que le ET noté B n'est pas utilisé. En effet, dans la table de
fonctionnement de la figure 5, à la deuxième ligne, vous constatez que les deux
sorties F1 et F2 sont à l'état L, donc il n'est pas nécessaire de câbler les entrées de
la porte B.
Finalement, quatre portes ET sont suffisantes pour résoudre le problème posé.
Il serait possible de résoudre ce problème en utilisant une ROM. Théoriquement, il

faudrait une ROM possédant trois entrées et deux sorties soit une mémoire ROM
dont la capacité serait de 23 (combinaisons possibles avec trois entrées) multipliée
par 2 (nombre de sorties), soit 8 x 2 = 16 bits.
Dans le cas d'un PLA, on définit la capacité de matrice qui est égale au produit du
nombre de portes ET par le nombre de portes OU. Cette capacité s'exprime en bits.
Dans le cas présent, elle est de 4 x 2 = 8 bits.
L'avantage du PLA par rapport à la ROM est manifeste si l'on considère un PLA à 14
entrées et 8 sorties, disponible sur le marché.
Considérons un PLA comportant 96 portes ET, ce qui permet déjà de nombreuses

possibilités, par exemple la constitution de 96 mintermes. La capacité de matrice de
ce PLA est égale à 96 x 8 = 768 bits.
594
Une ROM équivalente devrait avoir une capacité de 214 x 8 = 131 072 bits.
Un PLA est donc beaucoup plus avantageux qu'une ROM. En effet, dans le cas de
cette dernière, il faut tenir compte de toutes les combinaisons possibles des entrées :
avec 14 entrées, il faut donc une ROM avec 214 = 16 384 adresses, tandis qu'avec
un PLA on ne s'intéresse qu'aux combinaisons données par la table de
fonctionnement qui sont nécessaires pour résoudre le problème.
1. 3. - LES FPLA
Comme les constructeurs ont conçu et produit les PROM après les ROM, les FPLA
(Field Programmable Logic Array = réseaux logiques programmables par
fusibles) sont apparus après les PLA.
Leur principe reste le même que celui des PLA. Les FPLA sont facilement
programmables par l'utilisateur. Il suffit pour cela de posséder un appareil à
programmer qui est souvent un simple programmateur de PROM.
Le principe de la programmation de ces FPLA consiste à faire fondre des fusibles

aux endroits adéquats en les faisant traverser par une brève surintensité de courant,
exactement comme l'on procède avec les mémoires PROM.
La figure 7 représente le schéma d'un FPLA déjà programmé. Les fusibles sont
représentés par le symbole .
595
Le FPLA représenté possède 16 entrées notées I0 à I15 et 8 sorties notées F0 à

F7.
596
Pour chaque entrée du FPLA, il y a deux lignes horizontales ; le signal présent sur
l'une étant complémentaire de celui présent sur l'autre, ainsi que l'indique le symbole
suivant :
Le point S (ainsi que S', S"...) est la sortie d'un ET constitué par des diodes en
parallèle.
Si l'on veut représenter le premier ET de FPLA, on obtient le schéma de la figure 8.
Ce premier minterme peut s'écrire ainsi :
S = I0 . 1
De la même façon, le deuxième minterme (sortie S') s'écrira :
S' = I0 . 0 . I1 . 1... I15 . 15
Il est bien évident que S' = 0 pour toutes les combinaisons des variables d'entrée.
Les OU sont constitués par des transistors en parallèle. Le premier OU

correspondant à la sortie F0 peut être représenté comme indiqué figure 9.
597
La sortie F0' du OU est égale à F0' = S' + S".
La porte OU Exclusif permet d'inverser le signal de sortie du OU correspondant. Il

suffit pour cela de faire fondre le fusible et cette entrée se trouve alors au niveau
logique H. C'est le cas de la sortie F1 (figure 7).
Exemple :
Il existe une entrée de commande notée (initiales de Chip Enable = validation de

boîtier). Elle valide les huit sorties quand elle est au niveau L. Par contre, quand
cette entrée est au niveau H, les huit sorties sont à l'état haute impédance (sorties tri-
state).
1. 4. - FPLA AVEC MÉMOIRE
Un autre type de réseau logique s'est également développé, le FPLA avec

mémoire.
Ce FPLA possède un registre, généralement constitué par un ensemble de bascules

synchrones de type RS.
Ce registre permet l'implantation dans le FPLA d'un circuit logique séquentiel. L'état
des sorties est à la fois fonction de l'état des entrées et de l'état logique des sorties
avant le front d'horloge.
598
Le synoptique de la figure 10 représente un FPLA avec mémoire.
Grâce au registre, les données présentes en sortie du FPLA sont réintroduites à

l'entrée du réseau de portes au front d'horloge suivant.
Le schéma de la figure 11 est un synoptique plus développé d'un FPLA avec

mémoire appelé FPLS (Field Programmable Logic Sequencer).
599
Le buffer est un ensemble logique qui recueille à la fois les données présentes sur
les 16 entrées principales et sur les 6 sorties du registre de mémorisation.
Le registre de sortie sert à maintenir les données entre deux impulsions d'horloge.
On retrouve par ailleurs le réseau de portes ET et OU caractéristique des PLA.
1. 5. - GATE ARRAY
Parfois, les PLA décrits dans les paragraphes précédents, sont inadaptés pour
résoudre certains problèmes ; soit qu'ils ne soient pas suffisamment souples
d'emploi, soit qu'il faille réaliser un nombre important de circuits assez complexes.
Une première solution consiste à concevoir des customs ou circuits intégrés

spécifiques.
Une seconde solution consiste à utiliser des circuits dont le principe est
intermédiaire entre celui des PLA et celui des customs et que l'on nomme Gate
Array (réseau de portes logiques) ou encore FPGA (Field Programmable Gate
Array).
Ces circuits sont constitués d'un nombre important de portes NAND situé
généralement entre 500 et 2 000.
La technologie employée est, soit la technologie TTL S (Schottky), soit la

technologie CMOS.
La programmation consiste à relier entre elles des portes NAND afin de constituer le
réseau logique adéquat.
L'avantage du Gate Array réside dans le fait qu'on peut le produire à grande échelle
pour des applications variées.
Un circuit intégré de ce type peut remplacer jusqu'à 50 circuits intégrés S.S.I. et

M.S.I.
Le Gate Array, comme le PLA est programmé par le constructeur à partir du

problème spécifique proposé par le client. Tous les circuits que nous venons de voir,
FPLA, FPLS, et FPGA sont parfois appelés IFL (Integrated Fuse Logic = logique par
fusibles intégrés).
2. - NOTIONS SUR LES MICROPROCESSEURS
Actuellement, les systèmes numériques complexes sont réalisés avec des

microprocesseurs. Avec les progrès technologiques et l'abaissement du coût des
circuits intégrés, l'emploi des microprocesseurs s'est étendu à des secteurs où
autrefois on employait des circuits logiques traditionnels (portes logiques, bascules,
registres, compteurs...).
600
Le microprocesseur est un circuit intégré sur une large échelle (L.S.I.) qui inclut
une unité de calcul traitant des informations fournies par l'extérieur du système.
Ces différents traitements de l'information sont déterminées par un programme.
Ce programme est constitué par une suite de phases opératoires devant être
exécutées dans un ordre chronologique déterminé.
La méthode de travail utilisée est sensiblement différente de celle employée pour la

conception des circuits électroniques traditionnels.
En effet, pour un montage traditionnel, il faut simplement déterminer les composants

logiques (portes, bascules, compteurs, registres...) nécessaires pour remplir les
fonctions souhaitées et établir les connexions entre ces différents éléments.
Dans un circuit à base de microprocesseurs, il devient nécessaire d'introduire une

dimension supplémentaire qui est la programmation, à savoir que le circuit
fonctionne en étroite relation avec le déroulement d'un programme.
Ce type de réalisation introduit une nouvelle étape dans la souplesse et dans la

flexibilité de fonctionnement des circuits numériques.
En effet, il suffit de changer le programme contenu dans la mémoire pour que le

système à microprocesseur effectue de nouvelles fonctions.
On peut signaler l'utilisation croissante des microprocesseurs dans le monde

d'aujourd'hui (machines-outils à commandes numériques, informatique, télématique,
électroménager, circulation routière, ferroviaire...).
De plus, le microprocesseur est devenu un produit standard puisqu'il peut remplir des
tâches très diverses. Il en est résulté un abaissement considérable des coûts de
production.
Dans cette brève introduction au microprocesseur, nous présentons figure 12 le

synoptique d'un microprocesseur rencontré dans l'électroménager (machines à laver,
cuisinières...)
601
Ce microprocesseur spécialement conçu pour la commande des appareils simples

est souvent appelé programmateur (controller).
La mémoire ROM possède une capacité d'un ou deux kilooctets et elle contient le
programme de travail.
La mémoire RAM possède une capacité de quelques centaines de bits. Ce sont les
informations relatives à l'état du système et aux organes de commande qui transitent
par cette mémoire.
Le programme est un ensemble d'instructions (ordres) exécutables dans un ordre

donné.
Le compteur de programme permet le déroulement chronologique dans l'ordre donné

du programme.
L'unité de calcul traite les données qui lui parviennent et génère les informations
nécessaires à l'accomplissement du programme.
L'unité de commande assure la coordination entre ces différents éléments.
Ces programmateurs peuvent également posséder d'autres éléments (convertisseur

analogique-numérique, horloge temps réel (minuterie)...).
En principe, un microprocesseur peut traiter toutes les fonctions traditionnellement

effectuées par un circuit numérique. Cependant, le système à microprocesseur peut
s'avérer trop lent pour effectuer certaines opérations. Il sera, dans ce cas, nécessaire
de recourir à des circuits câblés (circuits traditionnels).
602
Par ailleurs, l'utilisation d'un microprocesseur nécessite souvent d'avoir un système

de développement associé pour concevoir le programme.
Il en résulte donc un certain coût de conception. C'est pourquoi dans un certain

nombre de cas, il est encore plus intéressant de recourir à des schémas classiques
(portes logiques, bascules...).
3. - LES LIMITES D'EMPLOI DES CIRCUITS INTÉGRÉS NUMÉRIQUES
3. 1. - LA FRÉQUENCE MAXIMALE D'HORLOGE
C'est un paramètre dont il faut souvent tenir compte dans la conception des
systèmes numériques.
Lors de l'examen des compteurs, cette notion a déjà été présentée. Il était apparu
que si l'on faisait travailler certains circuits intégrés à des fréquences trop élevées, il
se produisait des aléas de fonctionnement, voire des pannes complètes dans
certains cas.
En fait, cette notion de vitesse limite de fonctionnement renvoie à deux données

fondamentales : le temps de propagation d'un signal à travers un circuit donné
(portes logiques, bascules...) et le temps de transition d'un état logique à l'état
logique complémentaire (temps de commutation ou de transition).
C'est pour ces raisons que le constructeur précise toujours la vitesse maximale de
fonctionnement d'un circuit intégré.
Cette vitesse (ou fréquence) maximale est de quelques MHz pour les circuits CMOS
et de quelques dizaines de MHz pour les circuits TTL.
Cependant, il est bon de laisser un intervalle de sécurité et de ne pas faire

fonctionner un système (ou un composant) à sa fréquence maximale autorisée.
D'autre part, le constructeur fournit généralement deux valeurs de fréquence
maximale.
L'une est la valeur typique (ou valeur moyenne) qui est la fréquence maximale à
laquelle beaucoup des circuits du même type peuvent fonctionner. L'autre est la
valeur minimale : c'est la fréquence maximale à laquelle on est absolument certain
que tous les circuits de ce type peuvent fonctionner. Cette dernière est donc un peu
moins élevée que la valeur typique.
En général, il faut tenir compte de cette valeur minimale et non de la valeur typique
car si l'on travaille à cette dernière, le risque existe que le composant ne puisse
fonctionner correctement.
Soit l'exemple suivant : Compteur CMOS 40193.
Le tableau ci-dessous donne les fréquences maximales typiques et minimales en

fonction de la tension d'alimentation utilisée.
603
La fréquence maximale est liée à trois facteurs.
Le premier, comme l'indique le tableau ci-dessus, est la tension d'alimentation. La

fréquence maximale augmente lorsque la tension d'alimentation augmente.
Un deuxième facteur est la capacité de charge CL pour une sortie MOS. La

fréquence maximale augmente également lorsque cette capacité diminue.
Le tableau de la figure 13 indique les effets de ces deux facteurs sur la fréquence
maximale.
Pour cela, on a reporté les temps de propagation tp du circuit 4011 B en fonction de

ces deux paramètres.
L'augmentation de la fréquence maximale (équivalente à une diminution du temps de

propagation) s'explique par la diminution du temps de commutation des transistors
MOS.
Le dernier facteur est la température. La fréquence maximale augmente lorsque la

température diminue.
L'exemple de la figure 14 est toujours relatif au circuit HEF 4011 B.

604
Jusque-là, nous n'avons pris en compte qu'un seul composant. Or, dans un système
numérique, il y a généralement tout un ensemble de circuits intégrés reliés. D'autres
facteurs peuvent alors interférer sur la vitesse maximale de fonctionnement.
Considérons par exemple le circuit de la figure 15 constitué par deux bascules D

synchrones et par deux portes NAND.
Lorsqu'un front actif d'horloge se présente, les deux bascules commutent

simultanément.
La donnée présente sur l'entrée D1 est transférée en sortie Q1 et les deux portes
NAND commutent l'une à la suite de l'autre. La donnée présente sur l'entrée D2
change.
La figure 16 montre les différents retards qui s'ajoutent, dus aux temps de
propagation à travers la première bascule et les deux portes NAND.
605
Le temps de prépositionnement (set up time) est le temps durant lequel la

nouvelle donnée doit être présente sur l'entrée de la bascule avant le front actif de
l'horloge.
Nous allons calculer la fréquence maximale à laquelle peut fonctionner ce circuit.
Pour cela, nous calculons la période minimale nécessaire à son fonctionnement.
Les bascules D sont du type 74C74, les portes NAND du type 74C00 et la tension
d'alimentation est de + 5 volts (quand la tension d'alimentation augmente, le temps
de propagation diminuent).
Le premier retard (temps de propagation) vaut 300 ns, le deuxième et le troisième

retard valent 90 ns et le temps de prépositionnement est de 100 ns.
La durée minimale de la période d'horloge est donc égale aux trois temps de retard
ajoutés au temps de prépositionnement c'est-à-dire :
300 + 90 + 90 + 100 = 580 ns
La fréquence maximale vaut (1 / 580) x 109 = 1,7 MHz.
Cette fréquence est inférieure à la fréquence maximale d'horloge relative à la

bascule 74C74 qui vaut 2 MHz.
606
Si le nombre de portes logiques en série augmente, la fréquence maximale de

fonctionnement du circuit diminue.
Avec 4 portes NAND en série, la période vaudrait :
300 + (90 x 4) + 100 = 760 ns
La fréquence maximale serait : (1 / 760) x 109 = 1,3 MHz.
Il faut donc en général limiter le nombre de portes logiques mises en série les unes
après les autres.
Dans les cas où ce n'est pas possible, il faut alors insérer des bascules
supplémentaires comme indiqué figure 17.
Si l'on conserve les mêmes temps de propagation et de prépositionnement que

précédemment, nous obtenons les résultats suivants :
Dans le premier cas, quand la bascule supplémentaire n'existe pas :
Période minimale d'horloge = 300 + 90 + 90 + 90 + 90 + 100 = 760 ns.
Dans le second cas, la période minimale d'horloge doit être suffisante pour que la
donnée présente sur l'entrée d'une bascule n puisse se trouver sur l'entrée de la
bascule n + 1 dans les temps impartis.
Dans le cas présent, cette période est égale à la somme des temps de propagation
d'une bascule ajoutée à ceux des deux portes logiques, ainsi qu'à celui du temps de
prépositionnement.
Nous trouvons :
300 + 90 + 90 + 100 = 580 ns
La bascule supplémentaire sert de registre de stockage intermédiaire pour les

données qui transitent de l'entrée à la sortie du circuit.
607
Ce système permet d'augmenter le flux des données à travers le circuit numérique.
3. 2. - LE DÉCALAGE DE L'HORLOGE
Le décalage d'horloge (ou CLOCK SKEW) est également un problème lié à des
différences de temps de propagation à travers des portes logiques.
Le circuit de la figure 18 permet de mettre en évidence ce problème.
Si les temps de propagation des deux buffers B1 et B2 sont très différents, il peut y
avoir un mauvais fonctionnement du circuit.
608
Initialement D1 est à l'état 0 et D2 à l'état 1. Si les temps de propagation des deux

buffers sont identiques, le front d'horloge actif est appliqué simultanément en CLK 1
et CLK 2, comme le montre la figure 19.
A partir de l'instant t0, Q1 passe à l'état 0 après un temps T qui correspond au temps
de commutation de la bascule 1. Q2 reste à l'état 1 puisqu'à l'instant t0, D2 est à 1.
Q2 ne change d'état qu'au front d'horloge suivant (instant t1).
Supposons maintenant que le temps de propagation du buffer B2 soit nettement plus

grand que celui du buffer B1. Il peut se produire un disfonctionnement illustré figure
20.
609
La sortie Q1 de la première bascule est passée à l'état 0 avant que le front d'horloge
ne parvienne sur l'entrée CLK 2 de la deuxième bascule.
L'entrée D2 est donc à l'état 0, alors qu'elle devrait être à l'état 1 à ce moment-là.
Le terme «SKEW» représente un «glissement» du signal d'horloge.
Une solution à ce problème consiste à intervertir les deux signaux d'horloge comme
indiqué figure 21.
Ainsi, la deuxième bascule commutera un peu avant la première et l'on est sûr que la
donnée initiale présente en D2 est transférée en Q2.
3. 3. - LES PARASITES
Les parasites sont définis comme étant des perturbations affectant un signal
électronique. Les origines de ces parasites sont innombrables mais on peut les
classer en deux catégories : les parasites d'origine naturelle comme ceux générés
par les orages par exemple et les parasites d'origine artificielle tels ceux produits par
un moteur.
Ces parasites peuvent être suffisamment importants pour perturber le

fonctionnement d'un ensemble logique. Cela peut se traduire de façon concrète par
la prise en compte à un moment donné d'un niveau logique H à la place d'un niveau
logique L ou vice versa.
En général, on s'efforcera de minimiser les effets des parasites sur un système

logique.
Il faut noter également qu'un ensemble logique peut très bien fonctionner pendant les
phases d'étude et d'essais réalisés par le constructeur et être inopérant une fois
installé chez le client. En effet, l'environnement électronique n'est plus le même et
certains phénomènes physiques qui n'ont pas été pris en compte au moment de la
conception peuvent se manifester à ce moment-là.
Ces différents phénomènes peuvent être de nature électromagnétique (émission

radio en haute fréquence, tubes fluorescents...) ou de nature statique (charges
électriques emmagasinées dans différents substrats tels que moquettes...).
La technologie employée n'est pas sans conséquence sur l'effet de ces parasites.
610
Les circuits réalisés en technologie MOS sont beaucoup moins sensibles aux
parasites que ceux réalisés en technologie TTL. Tout d'abord, la technologie MOS
est moins rapide (les temps de transition sont plus longs que pour la TTL) et la
marge de bruit est beaucoup plus importante qu'en TTL. Elle peut atteindre 45 % de
la tension d'alimentation en MOS, alors qu'elle n'est que de 0,4 volt en TTL.
C'est pour ces raisons qu'en milieu industriel à haut risque de parasites, il est
préférable d'employer la technologie MOS.
Il y a aussi un problème lié à l'adaptation entre une ligne de transmission et la charge

située en bout de ligne.
La ligne présente une impédance caractéristique. Il faut que cette impédance

caractéristique (Z0) soit sensiblement équivalente à l'impédance de la charge si l'on
veut limiter les phénomènes de réflexion du signal.
La figure 22 montre un exemple de réflexions sur une ligne qui n'est pas adaptée à la
charge.
Les réflexions peuvent créer des problèmes pour des circuits rapides (TTL, ECL...),
mais aussi pour des circuits lents (CMOS).
Des rebonds peuvent se produire dans un système synchrone avec horloge, et ils
peuvent être pris en compte comme signal d'horloge. C'est le cas présenté figure 23.
611
Des couplages inductifs peuvent aussi se produire entre deux ou plusieurs lignes.
Il faut que les lignes de transmission ainsi que les liaisons des circuits imprimés
soient les plus courtes possibles.
Par ailleurs, on installe des condensateurs de découplage sur les lignes

d'alimentation à proximité des boîtiers de circuits intégrés. Ces condensateurs ont
une valeur de 0,1 µF à 0,01 µF et absorbent les parasites qui transitent sur la ligne
d'alimentation (Vcc) et sur la ligne de masse.
3. 4. - L'ASSEMBLAGE DES COMPOSANTS DIGITAUX
Vous savez que les composants numériques appartiennent à des familles logiques
différentes : TTL, CMOS, ECL..., chacune ayant ses caractéristiques propres
(alimentation, temps de propagation, consommation...).
Par conséquent, quand il s'agit de relier entre eux des composants de familles
différentes, il faut tenir compte de leurs caractéristiques électriques. En général, il est
nécessaire d'insérer un circuit d'interface (= circuit d'adaptation) entre ces
composants.
Un circuit d'interface est également nécessaire pour relier un système numérique au

monde extérieur.
Considérons tout d'abord les raccordements entre composants d'une même famille.
En technologie CMOS, il est possible de relier un nombre élevé de portes logiques à

la sortie d'une autre. Par contre, en TTL, ce nombre est beaucoup plus limité.
Ces différentes notions (entrance et sortance) ont été vues dans les chapitres
relatifs à la technologie des composants.
En technologie MOS, une entrée de porte logique absorbe ou produit (selon le

niveau logique) un courant de 0,005 µA.
Une sortie MOS peut fournir (ou absorber) au moins 1,75 mA pour une tension
d'alimentation de 5 volts (8 mA pour 10 volts).
612
Donc, une sortie de porte logique MOS peut théoriquement être reliée à un nombre
d'entrées MOS situé entre 350 000 et 1 600 000.
Cependant, la sortance d'une porte MOS ne dépasse pas 50 en raison de la capacité

d'entrée d'une porte MOS qui vaut 5 pF.
Avec 50 entrées, on obtient 250 pF.
Le temps de propagation augmente notablement avec le nombre d'entrées reliées à

une sortie MOS.
Quand on passe de 50 pF à 100 pF, avec 5 volts de tension d'alimentation, le temps

de propagation typique d'une porte ET passe de 80 ns à 110 ns.
Pour raccorder des portes MOS à des portes TTL, il peut se poser un problème lié à
des tensions d'alimentation différentes.
Par ailleurs, une sortie TTL à l'état H peut se situer à 2,4 volts, alors qu'une entrée
MOS à l'état H doit être à un potentiel de 3 à 3,5 volts (pour Vcc = 5 volts).
Pour résoudre ce problème, on relie la sortie TTL à l'alimentation à travers une

résistance appelée «pull-up» («tirer vers le haut»).
Cela permet de relever le niveau de tension quand la sortie est à l'état H.
La figure 24 représente deux portes TTL et CMOS alimentées sous 5 volts, reliées
selon ce principe de montage.
Une sortie MOS peut être reliée à une entrée TTL du type Schottky, faible
puissance (74 LS) au TTL Low-Power (74 L).
Dans tous les autres cas, on peut recourir à des circuits MOS possédant une sortie
bufférisée et fournissant un courant plus élevé.
Si les circuits MOS sont alimentés à partir d'une tension différente de 5 volts, il
devient nécessaire d'intercaler un buffer entre la sortie CMOS et l'entrée TTL, ainsi
qu'un buffer à collecteur ouvert entre la sortie TTL et l'entrée MOS (figure 25).
613
La figure 26 représente le schéma électrique d'un buffer TTL à collecteur ouvert.

614
La résistance extérieure est reliée à la sortie du circuit et à l'alimentation. Cette

tension d'alimentation peut être supérieure à 5 volts.
Une porte à collecteur ouvert peut également commander directement un relais.
Un autre cas à considérer est celui de la figure 27 où un circuit MOS est alimenté
entre - 5 volts et + 5 volts.
La broche du circuit MOS, généralement câblée à la masse, est dans le cas présent
reliée à - 5 volts. Dans une telle situation, il est nécessaire d'intercaler entre la sortie
TTL et l'entrée MOS un transistor MOS.
Quand la sortie TTL est au niveau H, le transistor conduit et l'entrée du circuit MOS
est portée au niveau H (+ 5 volts). Si la sortie TTL est au niveau L (0 volt), le
transistor se bloque et l'entrée MOS passe au potentiel - 5 volts.
Le fait d'alimenter la porte CMOS entre - 5 volts et + 5 volts permet d'avoir une
vitesse de fonctionnement plus élevée qu'avec une alimentation de 5 volts.
615
CHAPITRE XIV : CONVERSIONS DES SIGNAUX ANALOGIQUES ET DIGITAUX,

CONVERTISSEUR D / A
Dans cette dernière théorique, nous allons examiner une autre famille de circuits très
répandus : «les convertisseurs». Voyons tout d'abord quels sont leurs rôles et
quelles peuvent en être les applications.
1. - CONVERSIONS DES SIGNAUX ANALOGIQUES ET DIGITAUX
Il existe de très nombreuses applications, où des appareils digitaux doivent

communiquer avec le monde extérieur, par exemple quand on doit contrôler la
température, la pression, la vitesse, l'humidité, le niveau d'un liquide, l'éclairement,
etc...
Ces grandeurs physiques sont des données analogiques qui peuvent prendre toutes
les valeurs possibles.
La mesure de ces grandeurs s'effectue grâce à des capteurs qui les transforment en
signaux électriques analogiques.
Chaque fois qu'un circuit digital doit traiter une donnée analogique, il est nécessaire
que cette dernière soit traduite en un langage compréhensible par le circuit, c'est-à-
dire en code binaire.
Les convertisseurs analogiques / digitaux sont destinés à cet usage.
Supposons un système de régulation de température piloté par un ordinateur. Tout

d'abord, il faut mesurer la température au moyen d'un capteur, par exemple un
thermocouple. Pour maintenir la température constante, il faut commander la flamme
de la chaudière, en faisant varier le débit de carburant au moyen d'une pompe.
Mais la pompe ne peut pas être commandée directement par un circuit digital qui
délivre uniquement deux niveaux : 1 et 0. La commande doit être continue,
proportionnelle au débit de carburant que l'on désire obtenir.
Il faut donc transformer les ordres codés en binaire délivrés par l'ordinateur en
un signal électrique analogique. Cette opération est effectuée par un
convertisseur digital / analogique (D / A).
616
De la même façon, le signal analogique délivré par le thermocouple, n'est pas

assimilable par l'ordinateur. Dans ce cas, il faut intercaler entre le capteur et
l'ordinateur, un convertisseur analogique / digitale (A / D), figure 1.
On rencontre d'autres exemples d'utilisation des convertisseurs dans tous les

domaines et particulièrement dans les communications (radio, télévision, télémétrie,
etc...). Considérons le cas d'une communication téléphonique. Quand on parle
devant le microphone, les vibrations de l'air sont transformées en un signal électrique
de type analogique, plus ou moins ample selon l'intensité du son.
Ce signal, convenablement amplifié, est transmis le long de la ligne téléphonique et à

l'arrivée, il est transformé par le haut-parleur, en vibrations audibles (figure 2).
Le long de la ligne, les signaux sont souvent altérés par des parasites
électromagnétiques, provoquant des grésillement et un bruit de fond très gênants.
617
Dans un système de transmission entièrement analogique, comme celui qui vient

d'être décrit, il est assez difficile d'éviter ou d'éliminer ces parasites.
Avec un système de transmission digital, il est beaucoup plus facile de résoudre ce

problème (figure 3).
Entre le microphone et la ligne téléphonique, on intercale un convertisseur

analogique / digital. On obtient ainsi sur la ligne une série de nombre binaires
indiquant à chaque instant l'amplitude du signal à transmettre. De cette manière, il
est beaucoup plus facile de combattre le bruit puisque l'on doit uniquement distinguer
deux niveaux (0 et 1).
Les circuits CMOS ont une immunité au bruit égale à 0,45 fois Vcc. Dans ces
conditions, en alimentant les circuits avec une tension Vcc de 10 volts, des
parasites d'une amplitude inférieure à 4,5 volts ne sont pas en mesure d'influencer le
comportement des convertisseurs et sont facilement éliminés. Pour restituer le son à
l'autre bout de la ligne, il faut évidemment utiliser un convertisseur digital /
analogique.
Il existe, en outre, d'autres méthodes qui permettent de traiter les signaux digitaux de
façon à éliminer les parasites qui se seraient éventuellement infiltrés dans la
transmission.
Un autre exemple d'utilisation des convertisseurs est rencontré dans les avions
modernes pilotés par un ordinateur de bord.
618
Toutes les données nécessaires (altitude, pression, vitesse, température extérieure,

etc...) sont mesurées par des capteurs. Ces données sont converties en nombre
binaires et transmises à l'ordinateur de bord qui effectue tous les calculs en fonction
des indications du pilote (figure 4).
L'ordinateur de bord délivre des suites de nombres binaires qui doivent être
converties en données analogiques au moyen de convertisseurs appropriés.
Il est évident que les convertisseurs sont non seulement utiles, mais que dans de
très nombreux cas, ils sont indispensables. L'utilisation des convertisseurs tend à se
généraliser puisque les circuits digitaux sont plus stables, moins coûteux et en
général crée moins de problèmes que les circuits analogiques.
2. - LE CONVERTISSEUR DIGITAL / ANALOGIQUE
Le fonctionnement d'un convertisseur digital / analogique (D / A) peut être comparé à

celui d'un circuit potentiométrique du type présenté figure 5.
Le convertisseur reçoit un signal numérique sur autant de bornes d'entrée qu'il

y a de bits dans le nombre binaire.
619
En bas, il y a les bits les moins significatifs (LSB = Least Significant Bit) et en haut
(figure 5), arrivent les bits les plus significatifs (MSB = Most Significant Bit).
Le signal binaire d'entrée détermine en sortie une tension VA proportionnelle à

la valeur numérique que représente le signal d'entrée, tout comme dans le circuit
potentiométrique, VA dépend de la position du curseur.
Le convertisseur reçoit également une tension de référence VR. Dans la

comparaison, cette tension correspond à VR existant entre les bornes extrêmes du
potentiomètre. Dans les deux cas, VR représente un niveau par rapport auquel sont
référencées les tensions de sortie VA.
Dans le système potentiométrique, VA peut prendre toutes les valeurs comprises

entre 0 volt et VR.
Dans le convertisseur, on observe un comportement similaire, mais en sortie, VA

progresse par bonds ou en «escalier». Chaque élévation d'une marche correspond
à une augmentation unitaire de la valeur numérique d'entrée.
On peut donc dire que la tension VA du convertisseur est encore de type numérique,
mais comparativement aux signaux binaires sur les bornes d'entrée, elle acquiert
déjà une allure analogique.
Pour déterminer la valeur de la tension VA délivrée par le convertisseur, on utilise la

formule : VA = D x VR.
D représente un coefficient fractionnaire correspondant à la valeur numérique

présente aux bornes d'entrée.
Un convertisseur comportant quatre bornes d'entrée, peut recevoir seize

combinaisons binaires différentes allant du nombre 0000 au nombre 1111.
Chaque augmentation unitaire du nombre binaire d'entrée correspond à une

progression de 1 / 16 de VR sur la sortie VA.
620
Le tableau de la figure 6 donne la valeur du coefficient D pour un convertisseur à

quatre bits d'entrée.
Fig. 6. - Table des nombres binaires à 4 bits et correspondance

du coefficient D.
Rang 4 Rang 3 Rang 2 Rang 1
Coefficient D
MSB 3ème bit 2ème bit LSB
0 0 0 0 0
0 0 0 1 1 / 16
0 0 1 0 2 / 16 = 1 / 8
0 0 1 1 3 / 16 = 1 / 8 + 1 /16
0 1 0 0 4 / 16 = 1 / 4
0 1 0 1 5 / 16 = 1 / 4 + 1 / 16
0 1 1 0 6 / 16 = 1 / 4 + 1 / 8
0 1 1 1 7 / 16 = 1 / 4 + 1 / 8 + 1 / 16
1 0 0 0 8 / 16 = 1 / 2
1 0 0 1 9 / 16 = 1 / 2 + 1 / 16
1 0 1 0 10 / 16 = 1 / 2 + 1 / 8
11 / 16 = 1 / 2 + 1 / 8 + 1 /
1 0 1 1
16
1 1 0 0 12 / 16 = 1 / 2 + 1 / 4
13 / 16 = 1 / 2 + 1 / 4 + 1 /
1 1 0 1
16
1 1 1 0 14 / 16 = 1 / 2 + 1 / 4 + 1 / 8
15 / 16 = 1 / 2 + 1 / 4 + 1 / 8
1 1 1 1
+ 1 / 16
Le bit de rang 1 (LSB), lorsqu'il prend la valeur 1, détermine une valeur VA égale à 1
/ 16 de VR.
Dans les mêmes conditions (bit = 1), le bit de rang 2 correspond à 1 / 8 de VR, le bit
de rang 3 à 1 / 4 de VR et le bit de rang 4 (MSB) à 1 / 2 de VR.
Pour trouver la valeur du coefficient D correspondant à un nombre binaire

quelconque, il suffit d'additionner les coefficients affectés aux rangs dans lesquels on
trouve la valeur 1.
Exemple : 1001 correspond au coefficient D = 1 / 2 + 1 / 16 = 9 / 16.

621
En pratique, il convient de représenter l'allure de rapport VA / VR en fonction du

nombre binaire d'entrée. La figure 7 représente la caractéristique de transfert d'un
convertisseur à 3 bits d'entrée.
Il faut noter que la valeur maximale VR (8 / 8) n'est pas atteinte. La combinaison la

plus haute que l'on peut avoir est 111. Le coefficient D que l'on obtient dans ce cas
est :
• 1 / 2 pour le MSB
• 1 / 4 pour le 2ème bit
• 1 / 8 pour le LSB.
La somme D pour la combinaison la plus élevée est en conséquence égale à : 1 / 2 +

1 / 4 + 1 / 8 = 7 / 8, valeur au-delà de laquelle on ne peut aller, ou plutôt au-delà de
laquelle on peut aller seulement en ajoutant d'autres bits, donc d'autres niveaux
d'entrée.
Par exemple avec 4 bits, on obtient 16 niveaux de 0000 à 1111 et, comme nous
l'avons vu précédemment, chaque niveau ou marche est distant du précédent de 1 /
16 de VR.
La figure 8 donne la caractéristique de transfert pour un convertisseur D / A à 4

entrées. De cette façon, on réussit à atteindre les 15 / 16 du haut d'échelle. Dans les
cas de ce genre, on dit habituellement que l'on a augmenté la résolution nominale
du circuit.
622
La résolution nominale est l'amplitude des marches et coïncide avec le poids du bit le
moins significatif (LSB) : 1 / 16 dans le cas d'une entrée à 4 bits.
NOTE : Il ne faut pas confondre la résolution avec la précision du

convertisseur qui sera examinée un peu plus loin.
2. 1. - CONVERTISSEUR DIGITAL / ANALOGIQUE A PONT DIVISEUR DE

TENSION
La figure 9 montre le principe d'un convertisseur digital / analogique à pont

diviseur de tension.
623
L'entrée numérique est constituée par un nombre d'interrupteurs égal au nombre de

combinaisons possibles avec trois bits, moins un c'est-à-dire :
23 - 1 = 8 - 1 = 7
On suppose que, dans ce circuit, on ne peut fermer qu'un seul interrupteur à la fois.
Ainsi, à chaque interrupteur fermé, correspond une tension analogique VA

proportionnelle au nombre binaire représenté par l'interrupteur.
Notons que la valeur binaire affectée à chacun des interrupteurs est égale au
nombre de résistances connectées entre l'interrupteur considéré et la masse.
Ce circuit présente deux inconvénients. Le premier réside dans le fait qu'il est
nécessaire de disposer d'autant d'interrupteurs moins un qu'il y a de combinaisons
binaires possibles (rappelez-vous que pour seulement 8 bits, il y a déjà 256
combinaisons ce qui nécessiterait 255 interrupteurs). D'autre part, la résistance de
624
charge RL, de valeur non infinie, déséquilibre tout le pont diviseur et les tensions de
sortie ne sont plus exactement proportionnelles aux valeurs numériques d'entrée.
Pour ces raisons, on se sert en pratique d'un circuit plus complexe utilisant un
amplificateur opérationnel. Ouvrons une parenthèse pour donner quelques
précisions essentielles sur ce type de circuit.
2. 2. - AMPLIFICATEURS OPÉRATIONNELS
Le symbole graphique de l'amplificateur est donné figure 10.
On remarque que l'alimentation n'est pas représentée. Toutefois, sur les circuits, elle
est obligatoirement présente. Généralement, on utilise une alimentation symétrique
caractérisée par la présence de trois bornes : une pour la tension positive, une pour
la tension négative, une pour la masse.
L'amplificateur opérationnel idéal présente les caractéristiques suivantes :
Amplificateur infinie : l'amplification en tension qui est le rapport entre la

tension de sortie VS et la tension d'entrée Ve (figure 11) peut être considérée
pratiquement infinie :
Impédance d'entrée infinie : avec une impédance d'entrée infinie,

l'amplificateur ne représente pas une charge pour le circuit précédent ; autrement dit,
il n'absorbe aucun courant.
Impédance de sortie nulle : avec une impédance de sortie idéale nulle,

l'amplificateur opérationnel peut fournir tout le courant requis par la charge, sans
influence sur la tension de sortie.
Tension de sortie nulle pour une tension d'entrée nulle.

625
Dans ce cas, on dit que «l'Offset» est nul. Offset est un terme anglais, utilisé pour
indiquer le décalage du point de repos par rapport au zéro.
Avec l'amplificateur opérationnel, il suffit d'une tension d'entrée extrêmement faible

pour porter la tension de sortie à une valeur très élevée, très proche de la tension
d'alimentation.
Dans la plupart des cas, il est nécessaire de diminuer le gain de l'ensemble en

ajoutant quelques composants. A titre d'exemple, nous allons considérer le montage
indiqué figure 12.
Dans ce circuit, on a ajouté deux résistances R1 et R2. R2 assure une contre-

réaction entre la sortie et l'entrée inverseuse de l'amplificateur opérationnel.
Dans l'amplificateur idéal, l'impédance d'entrée est infinie, donc le courant d'entrée
est nul.
Le courant d'entrée Ie correspond également à la somme des courants traversant R1

et R2.
I1 + I2 = Ie = 0
On en déduit que :
I2 = - I1
Les courants I2 et I1 peuvent également s'exprimer de la façon suivante :
Comme le courant d'entrée est nul, on peut considérer que la tension Ve aux bornes
de l'impédance d'entrée l'est également.
626
L'équation précédente devient :
On en déduit donc que l'amplification A du montage est égale au rapport des

résistances R2 et R1 et ne dépend plus de l'amplification de l'amplificateur
opérationnel. Cette dernière a été considérée infinie. En réalité, elle ne l'est pas,
mais sa valeur est tellement élevée (plus de 105) que l'on peut appliquer la formule
VS / VE = - R2 / R1 en toute tranquillité.
Le signe «-» placé devant le rapport des résistances R1 et R2, indique que la tension
de sortie VS est de signe opposé (ou en opposition de phase) avec VE.
Une autre utilisation de l'amplificateur opérationnel est illustrée figure 13.
La tension d'entrée VE est appliquée directement à la borne + (entrée non

inverseuse). Le réseau de réaction identique au circuit précédent est constitué par
les résistances R1 et R2.
Dans ce type de configuration, la formule qui exprime la tension de sortie est :

627
2. 3. - CONVERTISSEUR DIGITAL / ANALOGIQUE A AMPLIFICATEUR

OPÉRATIONNEL
Le principe d'un convertisseur digital / analogique à 3 bits utilisant un amplificateur

opérationnel est illustré figure 14.
Les contacts des interrupteurs peuvent être mécaniques ou électroniques. Quand le

bit vaut 0, l'interrupteur est ouvert, quand il prend la valeur 1, l'interrupteur est fermé.
Voyons maintenant ce qui se passe avec un nombre binaire égal à 100. Le premier
contact est fermé, les deux autres sont ouverts, comme indiqué figure 15.
En comparant cette figure avec la figure 12, on constate que les deux circuits sont
équivalents car les deux résistances R3 et R4 n'ont aucune influence.
La tension de sortie VS est égale à :

628
Elle correspond à la moitié de la tension d'entrée. Si on ferme uniquement le

deuxième interrupteur (nombre 010), on obtient une tension de sortie de :
Dans ce cas, la tension de sortie correspond au quart de la tension d'entrée.
Si enfin, on ferme uniquement le troisième interrupteur (nombre binaire 001), la

tension de sortie devient :
Soit une tension égale au huitième de la tension d'entrée.
Pour obtenir une tension VS égale à 1 / 16 de la tension d'entrée, il faudrait utiliser

Ω.
un quatrième interrupteur et une résistance de 80 kΩ
Si plusieurs contacts sont fermés, la tension de sortie est obtenue en additionnant

les tensions correspondant à chacun des interrupteurs pris séparément.
Ainsi, pour la combinaison 101, on a :
VS = - (1 / 2 + 1 / 8) x VE = - 5 / 8 x 10V = - 6,25 Volts.
En pratique, le circuit tel que nous venons de le décrire, n'est pas utilisé. En effet, si
l'on voulait travailler avec 12 bits par exemple, la valeur de la dernière résistance
serait égale à 20,480 MΩ Ω.
Il est assez difficile de réaliser des résistances de très grande valeur avec une bonne
précision.
D'autre part, du fait des grandes différences de valeurs, les variations des
résistances dues à la température ne sont pas identiques. Le poids de chacun des
bits (1 / 2, 1 / 4, 1 / 8, etc...) n'est plus exact et la précision du système est mauvaise.
2. 4. - RÉSEAU DE RÉSISTANCES (R - 2R)
La solution adoptée pour surmonter les problèmes créés par des résistances de
valeurs trop différentes est représentée figure 16. Elle consiste à utiliser
uniquement deux valeurs de résistances : R et 2R.
629
Dans ce circuit, les interrupteurs relient les résistances 2R, soit vers la tension de
référence VR, soit vers la masse, selon que le bit correspondant est à 1 ou à 0.
Le bit de poids fort (MSB) est situé à droite du réseau de résistances R - 2R. Lorsque
l'interrupteur correspondant à ce bit est sur la position 1, la tension de sortie est
égale à :
Avec les calculs traditionnels sur les ponts diviseurs de tensions (qui ne sont pas
effectués ici), on démontre que le poids de chacun des bits est de 1 / 2, 1 / 4, 1 / 8,
etc...
Si le bit 2 est par exemple à 1, le circuit devient celui indiqué figure 17.
La résistance 2R, correspondant au bit MSB, n'a aucune influence, car elle est
connectée entre la masse et l'entrée de l'amplificateur opérationnel qui constitue une
masse virtuelle (potentiel très proche de 0 V).
630
Le réseau de résistances situé à gauche du trait en pointillé peut se résumer à celui

indiqué figure 18-a.
D'après le théorème de THEVENIN, le réseau situé entre le point A et la masse peut

être remplacé par un circuit constitué d'un générateur en série avec une résistance
équivalente Req.
Le générateur a comme tension la valeur mesurée à vide entre le point A et la

masse : ici, on obtient VR/2 puisque le point A est relié au milieu de la chaîne de
résistances connectées aux bornes de la tension VR.
La résistance équivalente Req est égale à la résistance vue entre le point A et

la masse lorsque l'on remplace le générateur de tension VR par un court-circuit.
On obtient ici deux résistances de 2R en parallèle, soit Req = R.
Finalement, le montage des figures 17 et 18-a se résume à celui de la figure 18-b.
A l'aide de cette figure 18-b simplifiée, on constate que la tension de sortie est égale
à:
631
Le poids du bit N° 2 est donc de 1 / 4 de VR.
Une solution intermédiaire entre le réseau de résistances de la figure 14 et celui de la

figure 16 est représenté figure 19.
Dans ce circuit, on utilise deux groupes de résistances dont chacune est le double
de la précédente.
Entre les deux groupes de résistances, on insère une résistance de valeur

appropriée de façon à provoquer soit une atténuation de 1 / 16 si l'on effectue une
conversion en binaire pur, soit une atténuation de 1 / 10 si l'on travaille en code BCD.
2. 5. - CONVERTISSEURS "D / A" À CIRCUITS INTÉGRÉS
Les convertisseurs D / A sont actuellement disponibles sous forme de circuits

intégrés. Les convertisseurs ainsi réalisés atteignent une précision de l'ordre de 0,05
% à 0,0125 %.
Sur le marché, on rencontre plusieurs types de convertisseurs D / A intégrés, le plus

simple est représenté figure 20.
632
On reconnaît le réseau de résistances R - 2R et les dix interrupteurs qui, bien

entendu, sont réalisés avec des transistors à effet de champ.
Un autre circuit plus complexe est représenté figure 21.
Ce convertisseur utilise un réseau de résistances R - 2R dont chaque branche est

alimentée par un générateur de courant (1 mA, 1 / 2 mA, 1 / 4 mA, 1 / 8 mA, etc...).
Dans les deux cas, l'utilisateur doit ajouter l'amplificateur opérationnel qui n'est pas
incorporé dans le boîtier. Le choix de l'amplificateur sera en fonction de la vitesse de
commutation requise.
633
La sortie du réseau de résistances peut être reliée à l'entrée «-» ou à l'entrée «+» de
l'amplificateur et selon le cas, on obtient en sortie une tension négative ou positive.
Si l'on utilise le convertisseur représenté figure 21, qui délivre en fait un courant I
proportionnel au nombre binaire d'entrée, on peut réaliser deux branchements
différents (figure 22-a et 22-b).
Le courant I provenant du réseau de résistances dépend du signal digital et de la

tension de référence VR.
Généralement, on préfère la configuration de la figure 22-a, car elle procure une plus
grande précision.
2. 6. - LA PRÉCISION DES CONVERTISSEURS
Les deux principales caractéristiques d'un convertisseur D / A sont : la résolution et

la précision.
Comme nous l'avons vu précédemment, la résolution dépend du nombre de bits

d'entrée que peut traiter le circuit. Ce nombre détermine en combien d'échelons
peut être divisée la tension de référence VR.
634
La figure 23 donne la relation entre l'entrée digitale et la sortie analogique d'un

convertisseur idéal à 3 bits.
La résolution de ce circuit correspond à l'accroissement de la tension

analogique de sortie, provoquée par l'augmentation d'une unité du nombre
binaire d'entrée.
Dans ce cas précis, la résolution est de 1 / 8 de VR. Pour un circuit à 4 bits, elle
serait de 1 / 16 de VR.
A chaque combinaison binaire d'entrée, correspond une tension de sortie. Par

exemple, le nombre binaire 100 détermine une tension de sortie égale à 0,5 VR. En
réalité, cette valeur est légèrement différente, elle peut être de 0,49 VR ou de 0,51
VR. L'écart entre la valeur idéale et celle obtenue réellement (± ± 0,01 VR, c'est-à-
dire 1 % par excès ou par défaut) est appelé degré de précision ou simplement
précision.
Il ne faut pas confondre résolution et précision. En effet, on rencontre des

convertisseurs à faible résolution, par exemple à 3 bits, donnant 8 niveaux, mais
avec une très grande précision. A l'inverse, il existe des circuits à haute résolution
(10 à 12 bits d'entrée), mais dont la précision est médiocre.
Les facteurs affectant la précision des convertisseurs peuvent être très divers comme
nous allons le voir à présent.
635
2. 6. 1. - OFFSET NON NUL
Lorsque tous les bits d'entrée sont à 0, on devrait obtenir 0 volt en sortie. Ce n'est
pas toujours le cas et l'on parle alors d'erreur ou de décalage d'offset. Cet écart est
constant et existe pour toutes les valeurs binaires d'entrée, comme le montre la
figure 24.
2. 6. 2. - ERREUR DE TRANSFERT
Ce défaut apparaît lorsque le gain de l'amplificateur est excessif ou trop faible. On

obtient alors des valeurs de tensions analogiques plus hautes ou plus basses que
celles prévues. La figure 25 montre le décalage entre les valeurs réelles obtenues et
les valeurs idéales. On constate que l'erreur est d'autant plus grande que la valeur
numérique d'entrée est élevée.
636
2. 6. 3. - ERREUR DUE A LA NON - LINÉARITÉ
Une cause importante de l'imprécision est la mauvaise linéarité du système. Celle-ci

est due en grande partie aux réseaux de résistances.
La précision d'un convertisseur dépend de la valeur absolue de chacune des

résistances et des rapports existant entre les différentes résistances mises en
service. Il est très important que ces rapports soient maintenus dans tout le champ
de travail.
La figure 26 montre l'allure que pourrait prendre la courbe de transfert d'un

convertisseur D / A à 3 bits de très mauvaise qualité.
Il est bien évident qu'un tel convertisseur est inutilisable.
Il est inévitable que la valeur des résistances varies avec la température. Pour cette
raison, on utilise toujours des réseaux de résistances intégrés dans des microcircuits
; en effet, avec cette technologie, les résistances sont toutes réalisées avec le même
matériau ; de plus, elles sont très proches et donc subissent les mêmes variations de
température.
En termes généraux, la précision révèle de combien un convertisseur s'écarte

du comportement théorique.
Généralement, sur les notices constructeurs, on rencontre deux types de précision :

précision absolue et précision relative.
La précision absolue est l'écart entre la sortie analogique que l'on désire quand on
applique un code binaire en entrée, et la sortie réellement obtenue.
Pour corriger cet écart, on peut intervenir sur le gain de l'amplificateur opérationnel
ou sur la tension de référence VR.
637
La précision relative est obtenue en faisant le rapport entre l'écart et la valeur

théorique que l'on devrait obtenir.
3. - LE CONVERTISSEUR ANALOGIQUE / DIGITAL
Ce type de circuit transforme un signal analogique en un nombre binaire. Comme

dans les convertisseurs D / A, les valeurs analogiques peuvent varier de zéro à une
valeur maximale VA de fin d'échelle.
Le nombre de combinaisons digitales est limité par le nombre de bits disponibles en

sortie. Les valeurs analogiques entre zéro et VA sont par contre infinies.
En général, il est nécessaire de recourir à une quantification ou échantillonnage

(découpage) du signal d'entrée.
Avec l'échantillonnage, le champ de variation du signal analogique est divisé en

intervalles réguliers plus ou moins nombreux selon le nombre de bits disponibles.
Toutes les valeurs analogiques comprises entre la valeur médiane d'un intervalle et
la valeur médiane de l'intervalle suivant sont traduites par le même nombre binaire.
La figure 27 donne la courbe de transfert d'un convertisseur A / D à 3 bits.
Le nombre binaire 001, par exemple, correspond à toutes les valeurs analogiques
comprises entre 1 / 16 et 3 / 16 de VA.
Le tableau de la figure 28 donne la correspondance entre les intervalles de valeurs

analogiques et les nombres binaires obtenus en sortie du convertisseur A / D.
638
Fig. 28. - Correspondance entre les valeurs analogiques et les

nombres binaires.
Intervalles de valeurs Nombres binaires
analogiques correspondants
0 à 1 / 16 000
1 / 16 à 3 / 16 001
3 / 16 à 5 / 16 010
5 / 16 à 7 / 16 011
7 / 16 à 9 / 16 100
9 / 16 à 11 / 16 101
11 / 16 à 13 /16 110
13 / 16 à 16 / 16 111
Nous pouvons constater que le convertisseur est assez peu précis. En effet, le
nombre binaire apparaissant en sortie ne permet pas de connaître avec exactitude la
valeur analogique qui l'a généré. Il indique seulement dans quel intervalle est située
la valeur d'entrée.
On peut réduire cet intervalle en utilisant davantage de bits, mais il restera toujours
une incertitude, inhérente au procédé de conversion.
Il existe de nombreux types de convertisseurs analogiques / digitaux ; les plus

communs peuvent être regroupés dans les cinq classes suivantes :
• parallèle
• à approximation successive
• à rampe
• à conversion tension-fréquence
• à compteur.
Chaque type possède des caractéristiques propres, le rendant plus ou moins apte à
résoudre des applications répondant à des critères de précision, de rapidité, de
dimensions ou de coût.
3. 1. - CONVERTISSEUR "A / D" EN PARALLÈLE
C'est le convertisseur le plus simple, il est formé d'une série de comparateurs, aussi
nombreux qu'il y a d'intervalles possibles moins un.
639
La figure 29 donne le schéma d'un tel convertisseur à 3 bits.
Un pont diviseur à résistances permet d'obtenir les différents niveaux de tensions

(entre 0 et VR) délimitant les intervalles de valeurs analogiques à convertir. Ces
niveaux de tension sont reliés aux entrées «-» des différents amplificateurs
opérationnels.
La tension analogique d'entrée (Vx est appliquée à toutes les entrées «+» des
amplificateurs opérationnels.
Plusieurs cas peuvent se présenter :
La tension sur la borne «-» est supérieure à celle présente sur la borne
«+». Le comparateur délivre alors une tension négative correspondant à un 0
logique.
640
La tension sur la borne «-» est inférieure à celle appliquée sur la borne
«+» ; dans ce cas, la sortie devient positive et correspond à un 1 logique.
Les deux tensions d'entrée sont identiques. Le comparateur délivrera alors

un 0 logique. Toutefois, cette éventualité n'est pratiquement jamais envisagée, car il
est très improbable que l'égalité parfaite des deux tensions soit obtenue.
Tous les amplificateurs opérationnels font cette comparaison simultanément.
Si par exemple Vx est égale à 0,3 VR, la sortie des deux premiers comparateurs est
à 1. Cela indique que Vx est supérieure à 1 / 16 et à 3 / 16 VR. Par contre, la sortie
des autres comparateurs est à 0 et cela indique que Vx est inférieure à 5 / 16 VR.
Sur la sortie des comparateurs, on lira de haut en bas le nombre binaire 0000011.
Dans le cas où Vx est égale à 0,45 VR, les sorties des quatre premiers comparateurs
sont à 1 et les autres sont à 0, indiquant que Vx est supérieure à 1 / 16, 3 / 16, 5 /
16, 7 / 16 de VR est inférieure à 9 / 16 de VR.
Sur les sorties des comparateurs, on lit de haut en bas le nombre binaire 0001111.
Pour transformer ces résultats en nombres binaires à 3 bits, on utilise un réseau de

décodage constitué de portes logiques (figure 29).
Ces convertisseurs ont le grand avantage d'être très rapides. Le code binaire
suit presque instantanément les variations du signal analogique, avec un retard
minime dû aux temps de transit dans les amplificateurs opérationnels et dans les
portes logiques.
Malheureusement, le nombre d'éléments qui les composent croît géométriquement

avec la résolution ; en effet, pour un comparateur à n bits, 2n - 1 comparateurs sont
nécessaires.
Ainsi, pour un convertisseur à 8 bits, il faudra 255 comparateurs. Cela entraîne un

coût très élevé et pour cette raison, on utilise ce type de circuit uniquement
lorsqu'une grande vitesse de conversion est requise.
3. 2. - CONVERTISSEUR A APPROXIMATIONS SUCCESSIVES
C'est la technique la plus utilisée, notamment quand on travaille avec des

ordinateurs. Cette méthode présente le meilleur compromis entre vitesse et
résolution.
Il s'agit de déterminer la valeur d'une tension inconnue Vx, au moyen d'une série de
«pesées» successives, exactement comme on peut le faire avec une balance pour
déterminer le poids d'un objet (figure 30).
641
642
On dispose d'une série de poids, correspondant à des fractions de la portée de la

balance.
Si celle-ci est de 1 Kg, nous aurons un poids de 1 / 2 Kg, un poids de 1 / 4 de Kg, un

poids de 1 / 8 de Kg et ainsi de suite.
On met alors sur un plateau de la balance, l'objet à peser est sur l'autre, le poids de 1
/ 2 Kg. Si la balance penche du côté où se trouve le poids de 1 / 2 Kg, cela signifie
que l'objet pèse moins d'un demi-kilogramme.
On remplace alors le poids de 1 / 2 Kg par le poids de 1 / 4 de Kg. Si à présent la

balance penche du côté de l'objet, on ajoute le poids de 1 / 8 de Kg, et on atteint
ainsi la condition d'équilibre. Dans ce cas, l'objet pèse 3 / 8 de Kg.
Considérons maintenant un autre cas.
Après avoir mis sur un plateau un poids de 1 / 2 Kg et sur l'autre, l'objet à peser, si la
balance penche du côté de l'objet, cela signifie qu'il pèse plus de 1 / 2 Kg. On laisse
donc ce poids et on ajoute le poids de 1 / 4 de Kg. Si à ce moment la balance
penche du côté des poids, c'est que l'objet pèse moins de 6 / 8 de Kg. On remplace
donc le poids de 1 / 4 de Kg par le poids de 1 / 8 de Kg, pour obtenir l'équilibre.
Dans ce deuxième cas, l'objet pèse 5 / 8 de Kg.
A chaque poids laissé sur le plateau, on peut associer la valeur binaire 1 et à chaque
poids non utilisé, la valeur 0. En écrivant les 0 et 1 suivant l'ordre décroissant des
poids, on obtient les valeurs binaires correspondant aux pesées de la figure 30.
Les résultats sont 011 pour la pesée de gauche et 101 pour la pesée de droite.
643
Le même principe s'applique au convertisseur analogique / digital illustré figure 31.
Le circuit est constitué par un convertisseur digital / analogique auquel est

associé un circuit de commande générant des nombres binaires.
La tension analogique Vx est appliquée à l'entrée «+» du comparateur.
La conversion commence quand une impulsion est appliquée à l'entrée «Start».
Au premier coup d'horloge (clock), le circuit de commande met le MSB à 1 et tous

les autres bits à 0.
Le convertisseur digital / analogique voit en entrée le nombre binaire 100 et délivre

une tension analogique VC correspondant à la moitié de la tension de référence VR.
L'amplificateur opérationnel effectue la comparaison entre VC et Vx et informe le

circuit de commande.
Si Vx est supérieure à VC, le circuit de commande laisse le MSB à 1.
Si Vx est inférieure à VC, le MSB est ramené au niveau logique 0.
Le circuit de commande passe ensuite le bit N° 2 à l'état 1. Ce dernier restera à l'état

1 si la nouvelle tension de comparaison VC est supérieure à Vx ou retournera à l'état
0 si VC est inférieure à Vx.
Le même processus est répété pour le bit N° 3 et ainsi de suite jusqu'à ce que le
dernier bit (LSB) soit traité.
644
L'exemple qui suit permet d'éclaircir le mécanisme de la conversion.
Supposons une tension Vx = 7,3 volts et une tension de référence VR de 10 volts.
a) Le circuit de commande génère le nombre binaire 100. Puisque le bit le plus

significatif (MSB) a un poids égal à 1 / 2 de VR, le convertisseur D / A délivre une
tension analogique VC de 5 volts.
b) Le comparateur signal que Vx est plus grande que VC.
c) Le circuit de commande conserve le bit (MSB) à l'état 1.
d) Le circuit de commande met le bit N° 2 à l'état 1, produisant ainsi le nombre

binaire 110 auquel correspond la tension analogique VC de 7,5 volts (5 V du bit le
plus significatif plus 2,5 volts du deuxième bit).
e) Le comparateur signale que Vx est inférieure à VC.
f) Le circuit de commande remet le deuxième bit à 0.
g) Le circuit de commande met le bit le moins significatif à l'état 1. Au nombre binaire

101 correspond la tension analogique VC de 6,25 volts (1 / 2 de VR plus 1 / 8 de
VR).
h) Le comparateur signale que Vx est supérieure à VC.
i) Le circuit de commande conserve au troisième bit (LSB) la valeur de 1.
j) La conversion est terminée et nous avons obtenus le nombre binaire 101.

645
La figure 32 montre comment se déroule la conversion dans le temps. On note qu'à

chaque bit sont consacrés deux intervalles de temps égaux.
Dans le premier intervalle (créneau positif du signal d'horloge), le circuit de

commande met un bit à l'état 1, le convertisseur D / A génère la tension VC et le
comparateur informe le circuit de commande.
Dans le deuxième intervalle, le circuit de commande valide l'état 1 sur le bit en cours
de traitement ou décide de le remettre à 0.
Dans le circuit représenté à la figure 31, on note que le convertisseur possède une
sortie «état».
Ce fait est important, car pendant la conversion, qui est assez lente, le convertisseur
délivre des signaux binaires inexacts. Il faut donc savoir si la conversion est en cours
ou si elle est terminée.
C'est le rôle de la sortie «état» qui est à 1 lorsque la conversion est en cours
d'exécution et à 0 lorsque la conversion est terminée.
3. 3. - ÉVOLUTION DU CONVERTISSEUR "A / D" A APPROXIMATIONS

SUCCESSIVES
Le graphique de la figure 33 résume l'allure de la conversion par approximations

successives telle que nous venons de la décrire.
646
Si l'on compare la figure 33 à la figure 27, on note une nette différence. En effet, la
courbe de transfert n'est plus située de part et d'autre de la ligne de conversion
idéale, mais entièrement en dessous. Cela est dû au fait que le passage d'un nombre
binaire à un autre s'effectue exactement à l'extrémité droite de chaque intervalle de
subdivision et non sur la valeur médiane.
Par exemple, le bit le plus significatif (MSB) passe de 0 à 1 exactement à la moitié de

la valeur de fin d'échelle (4 / 8 de VR). Par contre, sur la figure 27, le même bit
bascule pour la valeur 7 / 16 de VR.
La courbe de conversion de la figure 27 conduit à une meilleure précision. En effet,

dans ce cas, l'incertitude de quantification est seulement égale à 1 / 16 de VR, alors
que dans la figure 33, l'incertitude est égale à 1 / 8 de VR. Or, il est possible de
diminuer de moitié cette incertitude, en décalant vers le haut la courbe de transfert du
convertisseur.
Pour cela, il suffit d'ajouter en permanence, une tension continue de 1 / 16 de VR, à

la tension à convertir Vx.
647
La figure 34 montre comment l'approximation s'améliore dans le cas où la tension Vx

= 7,3 volts.
Précédemment, pour Vx = 7,3 volts, nous obtenions le nombre binaire 101 qui se
trouve assez loin de la courbe idéale. Après correction, le convertisseur délivre le
nombre 110 qui est beaucoup plus près de la ligne idéale de conversion.
3. 4. - ERREURS DU CONVERTISSEUR A APPROXIMATIONS SUCCESSIVES
Le convertisseur A / D peut être sujet aux mêmes erreurs que le convertisseur D / A ;

erreur d'offset, erreur de transfert, erreur de linéarité.
Si cette dernière est excessive, il peut arriver que certaines combinaisons soient
«sautées» tout simplement. La figure 35 montre les effets de ces diverses erreurs
sur la courbe de transfert du convertisseur.
648
Il existe une autre possibilité d'erreur, due aux variations du signal à convertir, qui
jusqu'à présent, a été considéré comme fixe.
Habituellement, cela ne se passe pas ainsi. La figure 36 illustre le processus lorsque

le signal Vx varie pendant la conversion.
649
La tension à convertir Vx passe de 3 / 8 de VR au début de la première conversion, à

5 / 8 de VR au terme de la deuxième conversion et cependant, les deux conversions
donnent le même résultat (011).
Il est donc nécessaire que le signal ne varie pas trop rapidement. La variation
maximale V autorisée est fonction de la tension de référence VR, du nombre de bits
n du convertisseur, et du temps de conversion tconv selon la formule :
Pour un convertisseur A / D à 10 bits, travaillant avec une tension de référence VR =

10 volts et un temps de conversion de 0,1 seconde, on aura :
Donc le signal d'entrée pourra varier au maximum d'environ de 1 / 10 de volt par

seconde.
Heureusement, les convertisseurs à approximations successives sont généralement

plus rapides et effectuent une conversion en quelques microsecondes.
Si le temps de conversion est de 10 µs, on obtient :

650
Bien que cette valeur semble élevée, en fait elle ne l'est pas. En effet, 1000 V / s
équivalent à 10 volts en un centième de seconde. Très souvent, les signaux à
convertir varient plus rapidement.
On doit alors recourir à un artifice : maintenir le signal fixe pendant toute la durée de
la conversion, au moyen d'un circuit approprié, appelé «Sample And Hold» en
anglais, ce qui veut dire circuit d'échantillonnage et de maintien.
Le terme anglais d'écrit exactement la fonction du circuit, car il signifie littéralement

«échantillonne et conserve». En effet, il prend sur commande une valeur du signal
analogique et la conserve pendant tout le temps nécessaire à la conversion.
La figure 37 montre un circuit «Sample And Hold» très simple. Un condensateur C

est connecté à l'entrée «+» d'un amplificateur opérationnel monté en amplificateur
suiveur (gain = 1) et présentant une impédance d'entrée élevée.
Quand l'interrupteur I est fermé, le signal d'entrée se retrouve, sans modification, en

sortie de l'amplificateur, puisque le gain de ce dernier est égal à 1.
Quand on ouvre l'interrupteur, le signal d'entrée n'a plus aucune influence. Le

condensateur C conserve sous forme de charge électrique, la dernière valeur
de tension d'entrée existant avant l'ouverture du contact. En sortie de
l'amplificateur, on retrouve cette tension pendant toute la durée d'ouverture de
l'interrupteur. En effet, la décharge du condensateur C est insignifiante puisque
l'impédance d'entrée de l'amplificateur est très élevée.
La figure 38 illustre le principe de fonctionnement du circuit «Sample And Hold».

651
Une chaîne de traitement de données analogiques comprend habituellement un

convertisseur A / D associé à un circuit «Sample And Hold», sauf si le signal à
convertir est très lent.
La figure 39 reprend l'exemple traité figure 36, mais avec la correction apportée par
un circuit «Sample And Hold».
Aux points A et B, on ouvre l'interrupteur I qui auparavant était fermé. Il reste ouvert
pendant toute la durée de la conversion. La première conversion donne la valeur
010, mais la seconde conversion indique la valeur 011, qui est plus proche de la
réalité que celle obtenue de la figure 36.
652
3. 5. - CONVERTISSEUR A RAMPE
Les convertisseurs de ce type sont très utilisés pour la construction des voltmètres
digitaux et pour mesurer des grandeurs qui varient lentement, comme la température
et la pression.
Ils ne sont pas adaptés à la conversion des signaux variant rapidement.
Le convertisseur à rampe le plus simple possible est représenté figure 40. Il est
constitué par un circuit RC, un circuit de commande et un compteur.
Avant la conversion, le condensateur C est déchargé et l'interrupteur I est ouvert.
Au début de la conversion, le circuit de commande ferme le contact I et démarre le

compteur qui commence à compter les impulsions d'horloge.
Comme I est fermé, le condensateur C commence à se charger à travers la

résistance R.
Si l'on utilise une tension VR suffisamment élevée par rapport aux tensions Vx à
convertir, on peut considérer que la charge de C est assimilable à une rampe linéaire
(figure 41).
653
Quand la tension VC aux bornes du condensateur atteint la valeur Vx à mesurer, le

comparateur bascule et signale l'égalité au circuit de commande qui arrête
immédiatement le comparateur et ouvre le contact I.
La conversion est terminée et on peut lire sur le compteur le nombre d'impulsions

d'horloge qui ont été comptées pendant le temps ∆t mis par le condensateur pour se
décharger à la valeur Vx.
Plus la valeur de Vx est élevée, plus le temps mis par le condensateur pour se
charger à cette valeur sera long.
Il suffit de concevoir le compteur de manière appropriée, pour que le nombre totalisé

donne directement la valeur de Vx dans le code binaire désiré.
En réalité, les choses ne sont pas aussi simples. En effet, la précision d'un tel
convertisseur dépend en grande partie du condensateur et, généralement, les
condensateurs sont peu précis.
On a alors recours à une méthode plus complexe appelée conversion à double

rampe, où la précision ne dépend pas du condensateur.
Cette méthode illustrée par le graphique de la figure 42 est fondée sur la charge et la
décharge linéaire d'un condensateur (rappelons que la linéarité de la charge ou de la
décharge est obtenue lorsque ces deux opérations s'effectuent avec un courant
constant).
654
La tension à convertir Vx est appliquée à un condensateur C, pendant un temps T

fixe, indépendant de la valeur de Vx.
La charge de C dépend donc uniquement de Vx et est d'autant plus élevée que Vx

est grande.
La pente de la rampe pendant la charge de C est variable et dépend de la valeur de

Vx.
Lorsque la charge est terminée, le circuit de commande applique au condensateur la

tension de référence VR. Cette dernière tension est de signe contraire à celle
appliquée précédemment et provoque la décharge du condensateur C.
La décharge se fait avec une pente constante égale à VR / RC.
Quand la tension VC (aux bornes du condensateur C) atteint la valeur zéro, la

conversion est arrêtée. Un compteur mesure le temps ∆t nécessaire pour décharger
le condensateur C et fournit directement en sortie le résultat de la conversion sous
forme d'un nombre binaire.
Le temps ∆t est directement lié à la hauteur de la tension de charge, laquelle à son

tour, dépend de Vx.
Du fait que le condensateur C travaille en régime linéaire, nous pouvons dire que la
charge emmagasinée par C est proportionnelle à Vx x T, tandis que la charge que C
cède pendant la décharge est proportionnelle à VR x ∆t . Comme la quantité
655
d'électricité cédée par le condensateur est égale à celle qu'il avait reçue
précédemment, on en déduit que :
Vx x T = VR x ∆t d'où ∆t = Vx x (T / VR)
T et VR sont des termes constants et connus depuis le début de la mesure. On peut

donc conclure que ∆t est directement proportionnel à Vx.
La figure 43 donne le schéma de principe d'un convertisseur à double rampe.
L'entrée Vx n'est pas reliée directement au réseau RC, mais traverse auparavant un
amplificateur opérationnel de gain - 1. Cet étage inverseur permet d'appliquer un
signal de signe inverse à celui de VR au condensateur C et il sert également à
séparer le convertisseur des circuits qui le précèdent.
Le signal Vx est appliqué par l'interrupteur I1 à la résistance R et au condensateur C.
Le condensateur C n'est plus relié entre une des bornes de R et la masse, mais
entre la sortie et l'entrée «-» d'un amplificateur opérationnel. Ce montage constitue
un circuit intégrateur qui permet d'obtenir une charge et une décharge du
condensateur parfaitement linéaires.
Le circuit de commande actionne alternativement deux interrupteurs. Le premier I1

au début de la conversion est placé vers le bas et transmet la tension Vx au réseau
RC, permettant ainsi la charge de C. Au bout d'un temps T fixe, l'interrupteur I1 est
basculé vers le haut. La tension VR, de signe contraire à Vx, est appliquée au
réseau RC et la décharge de C s'effectue.
En même temps, le circuit de commande donne l'ordre au compteur de commencer

le comptage des impulsions d'horloge.
656
Un comparateur situé à la suite du circuit intégrateur permet de détecter le passage à

zéro de la décharge du condensateur C. Cette information est envoyée au circuit de
commande qui bloque le compteur.
Le second interrupteur I2 est fermé un court instant avant le début de la conversion

de façon à court-circuiter le condensateur C et à éliminer ainsi toute charge
électrique résiduelle.
Un convertisseur à double rampe offre de nombreux avantages : La précision de la

mesure est indépendante de la précision du condensateur, en outre, la linéarité est
excellente et il ne peut y avoir de combinaisons manquantes comme dans le cas du
convertisseur à approximations successives. Enfin, la résolution est limitée
seulement par les caractéristiques des circuits analogiques (amplificateurs
opérationnels) et peut être très élevée. Ajoutons à cela que d'éventuels parasites à
haute fréquence sont très bien tolérés et ne donnent pas lieu, généralement, à des
indications erronées.
A tous ces avantages, il faut opposer un inconvénient majeur : c'est la lenteur de la

conversion.
Le compteur doit en effet partir de zéro et compter jusqu'au temps T, puis revenir à
zéro et compter ensuite le temps ∆t. Si le compteur opère sur plus de 10 bits, il y a
plusieurs milliers de combinaisons : l'horloge doit délivrer un nombre important
d'impulsions et on ne peut obtenir que quelques dizaines de conversions par
seconde.
Les amplificateurs opérationnels et les comparateurs ne sont pas parfaits et

introduisent souvent de petites erreurs
Ces erreurs sont réduites en utilisant des convertisseurs à quadruple rampe que
nous ne développerons pas ici puisqu'ils sont fondés sur le même principe que les
convertisseurs à double rampe
Au début de la conversion, on referme l'entrée sur la masse et on effectue une

conversion à double rampe On devrait obtenir un nombre binaire égal à zéro, mais
du fait des erreurs, le nombre binaire obtenu n'est pas nul. Ce nombre binaire est
conservé en mémoire.
On effectue ensuite, de la même manière, la véritable conversion de la tension Vx et,

à la fin, le premier nombre binaire est retranché du résultat obtenu. On obtient ainsi
un nombre binaire beaucoup plus précis.
3. 6. - CONVERTISSEUR TENSION / FRÉQUENCE
Ces convertisseurs sont fondés sur les oscillateurs dont la fréquence dépend d'une
tension de commande.
Ils sont appelés V.C.O. (de l'anglais «Voltage Controlled Oscillators» ce qui
signifie «oscillateurs commandés par tension»).
657
Il existe de nombreux oscillateurs de ce type et dans le commerce on les trouve sous

forme de circuits intégrés.
Le schéma synoptique d'un convertisseur analogique / digital utilisant un V.C.O.

est donné figure 44.
La tension à convertir Vx est appliquée à l'entrée de commande de l'oscillateur

V.C.O. qui délivre un signal rectangulaire dont la fréquence dépend de la tension Vx.
Ce signal est transmis à l'entrée d'horloge d'un compteur qui travaille pendant un
temps T déterminé par les commandes sur les entrées «Start» et «Stop». Au terme
de comptage et si le temps T a été judicieusement choisi, le compteur indique un
nombre binaire correspondant à tension Vx d'entrée.
Les convertisseurs A / D de ce type sont lents mais très précis.

658
3. 7. - CONVERTISSEUR A COMPTEUR
Ce sont des dispositifs qui comprennent un compteur, un convertisseur D / A, un

comparateur et un circuit de commande (figure 45).
La tension Vx à convertir est appliquée sur l'entrée «+» du comparateur.
Le départ de la conversion est donné par une impulsion sur l'entrée «Start» du circuit
de commande.
A cet instant, les impulsions d'horloge sont transmises au compteur à travers le

circuit de commande.
Le compteur va donc s'incrémenter à chaque impulsion d'horloge.
Les sorties binaires du compteur sont reliées aux entrées d'un convertisseur digital /
analogique qui délivre une tension analogique en escalier. Cette tension est
appliquée à l'entrée «-» du comparateur.
Lorsque la tension en escalier, issue du convertisseur D / A, atteint ou dépasse la

valeur Vx, la sortie du comparateur change d'état ce qui informe le circuit de
659
commande qu'il doit bloquer le compteur. En sortie du compteur, on dispose donc

d'un nombre binaire correspondant à l'entrée analogique Vx.
Ce type de convertisseur D / A est plutôt lent. Dans certains cas, notamment lorsque
l'on désire traiter des signaux analogiques variant dans le temps, on utilise donc un
compteur-décompteur, au lieu d'un compteur normal. On obtient ainsi un
convertisseur suiveur.
Si la sortie du convertisseur D / A est plus basse que l'entrée Vx, le compteur

compte en croissant et donc la sortie du convertisseur D / A augmente. Si au
contraire, la même sortie est plus élevée que l'entrée Vx, le compteur compte à
rebours diminuant ainsi la sortie du convertisseur D / A.
Un exemple de conversion utilisant un compteur-décompteur est illustré à la figure

46.
Le convertisseur suiveur est en mesure de réagir très rapidement pour de petites

variations du signal d'entrée. Pour des variations brusques et importantes, il est aussi
lent que les convertisseurs à compteur de premier type.

SYSTEMES DIGITAUX

Transféré par

Droits d'auteur :

Formats disponibles

SYSTEMES DIGITAUX

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

SYSTEMES DIGITAUX

Transféré par

Droits d'auteur :

Formats disponibles

République Démocratique du Congo

Institut Supérieur Pédagogique et Technique de Kinshasa

Cours des Systèmes digitaux

ANNEE ACADEMIQUE 2006-2007

TABLE DES MATIERES

TABLE DES MATIERES ......................................................................................................... 2

Les réseaux ferroviaires

Les centraux téléphoniques

La coordination des aiguillages ferroviaires et la téléphonie automatique furent les

Parallèlement, les systèmes mécaniques ou électromécaniques se perfectionnèrent

La fluidique, technique dans laquelle on utilise la circulation d'un fluide (liquide ou

Quelques prototypes de calculateurs furent même élaborés dans cette technologie,

Aujourd'hui, quand on parle de «technique numérique», on ne pense généralement

La découverte des phénomènes électriques

En 1790, Galvani réalise les premières expériences qui conduisent Volta à

Les lois fondamentales de l'électrocinétique sont établies par Ohm en 1827 et

En 1833, Faraday établit les lois de l'électrolyse.

En 1841, Joule établit les lois de l'effet thermique.

En 1848, Kohbrausch définit la résistivité.

Faraday découvre l'induction en 1831, Lentz en établit les lois en 1834. En

1.4. - LES APPLICATIONS INDUSTRIELLES

Le premier moteur est dû à Barlow en 1828, le premier générateur à Ampère en

En 1878, Edison invente la lampe à incandescence.

En 1884, Gaulard invente le transformateur.

L'électronique, fille de l'électricité est la science qui utilise et contrôle le déplacement

Celle-ci voit rapidement évoluer les composants qu'elle emploie.

C'est pourquoi nous en ferons le rappel au moyen d'un tableau :

1817 Berthesius identifie le Sélénium

1887 Hertz découvre l'effet photoélectrique

1888 Hertz découvre les ondes électromagnétiques

1897 John Joseph Thomson découvre expérimentalement l'électron

1901 Richardson découvre l'effet thermoïonique

1904 Flemming invente la diode

1907 Lee de Forest invente la triode

1915 Schottky invente la tétrode

1926 Bernard Tellegen invente la pentode

1923 Lossev réalise un circuit oscillant au cristal de zincite

1930 Weber contrôle l'émission d'électrons dans un semi-conducteur

1930 Le Français Tetzner invente le premier transistor à effet de champ : le

1948 -1950 Teal et Pfann réussissent au laboratoire Bell, à produire du

1948 Bardeen, Brattain, Shockley (Bell System Laboratories) inventent le

1950 Teal fabrique le premier transistor à jonctions mis en vente dans le

1957 -1958 Fabrication en série du transistor à effet de champ par Walmark

1962 Premier transistor à effet de champ à substrat de silicium

1971 Texas Instruments fabrique le premier calculateur intégré à un seul chip

1971 Intel fabrique le premier microprocesseur : le 4004

1980 Les technologies L.S.I (grande intégration) permettent l'intégration de 2

1990 Les technologies V.L.S.I (très grande intégration) permettent

3. - LES MACHINES NUMÉRIQUES ET L'INFORMATIQUE

Le boulier semble être la plus ancienne machine à calculer.

3.1. - LES MACHINES MÉCANIQUES

La première machine servant à calculer est celle de Schikurt en 1623.

La première véritable calculatrice est attribuée au Français Pascal qui la construisit

En 1673, le philosophe Allemand Leibniz conçoit une calculatrice permettant

On peut également citer comme exemple de réalisations utilisant le concept de

3.2. - LES MACHINES A RELAIS - MÉCANOGRAPHIE ET CALCUL

Mais ce fut le philosophe et mathématicien Irlandais Georges Boole (1815 - 1864),

En 1890, l'Américain H. Hollerith développe de nouvelles machines pour le

Les calculateurs analogiques naissent sous forme expérimentale pour le calcul

En 1936, les Japonais Nakasima et Hanzawa, puis l'Américain Shannon en 1938,