Les Multivibrateurs
Les Multivibrateurs
Les Multivibrateurs
5 Les Multivibrateurs
________________________________
INTRODUCTION
Un multivibrateur est un circuit qui possède deux états de
fonctionnement. Selon la stabilité de ces états, on distingue :
• Multibrateur astable : est un montage ne présentant aucun état
stable. Il oscille en permanence entre deux états stables et fournit à la
sortie des signaux en créneaux (signal carrée). Il dit aussi oscillateur
de relaxation.
• Multibrateur monostable : est un montage présentant un seul état
stable ; excité par une impulsion, il quitte son état stable, pour y revenir
après une certaine temporisation, il est utilisé pour générer des Figure 5-1 Astable à base d’AOP.
impulsions de largeur bien définie. b. Fonctionnement
• Multibrateur bistable : est un montage possédant deux états stables.
Il ne bascule d’un état à un autre qu’après une excitation. On l’utilise Á t = 0, on qu’on 𝑉𝑆 = +𝑉𝑆𝑎𝑡 et on suppose que le condensateur C
comme élément mémoire. 𝑉− = 0
est initialement déchargé, {
𝑉𝑆 = +𝑉𝑆𝑎𝑡
𝑅1
I. Multivibrateurs à base d’AOP +
⇒ 𝑉 = 𝑅 +𝑅 𝑉𝑆𝑎𝑡 = 𝑉ℎ
1 2
I.1 Multivibrateur astable
a. Montage
Le montage de base de cet oscillateur est le suivant :
L'A.O. étant supposé idéal, sa caractéristique est la suivante.
Figure 5-2
𝐕 + = − 𝐑 +𝐑
𝐑𝟏
𝐕𝐒𝐚𝐭 = 𝐕𝐛 basculement de 𝑽𝒔 à -𝑽𝒔𝒂𝒕
𝟏 𝟐
Soit cet instant 𝒕𝟑 ; ainsi un nouveau cycle peut recommencer.
La loi des mailles autour de l’AOP donne :
1 dV − (t)
VS (t) = V − (t) + Ri(t) avec VC (t) = ∫ idt → i(t) = C
C dt
dVC (t)
⟹ (t)
VC + RC dt = VS = −VSat (t)
C’est une équation différentielle du 1ere ordre avec second membre
(𝒕−𝒕𝟏 )
Solution générale : 𝑉 − (𝒕) = 𝝀𝒆 𝑹𝑪 − 𝑽𝒔𝒂𝒕
Avec :
(𝒕−𝒕𝟏 )
▪ 𝝀𝒆 𝑹𝑪 : solution libre
▪ −𝑽𝒔𝒂𝒕 : solution forcée
c. Chronogrammes 𝟐𝐑 𝟏
⟹ 𝒕𝟐 − 𝒕𝟏 = 𝑹𝑪 𝒍𝒏(𝟏 + )
𝐑𝟐
L’état haut du signal 𝑽𝑺 de 𝒕𝟐 à 𝒕𝟑
𝒕𝟑 −𝒕𝟐
𝑽𝒆 (𝒕𝟑 ) = 𝑽𝑪 (𝒕𝟑 ) = (𝑽𝒃 − 𝑽𝒔𝒂𝒕 )𝒆− 𝑹𝑪 + 𝑽𝒔𝒂𝒕 =𝑽𝒉
𝑽𝒉 − 𝑽𝒔𝒂𝒕
⟹ 𝒕𝟑 − 𝒕𝟐 = 𝑹𝑪 𝒍𝒏
𝑽𝒃 − 𝑽𝒔𝒂𝒕
𝟐𝐑 𝟏
⟹ 𝒕𝟑 − 𝒕𝟐 = 𝑹𝑪 𝒍𝒏(𝟏 + )
𝐑𝟐
La période 𝑻 a pour expression :
𝟐𝐑 𝟏
𝑻 = 𝒕𝟑 − 𝒕𝟏 = 𝟐𝑹𝑪 𝒍𝒏(𝟏 + )
𝐑𝟐
Cas particulier
𝟏
Si 𝐑 𝟏 = 𝐑 𝟐 ⇒𝛽 =
𝟐
⟹ 𝑻 = 𝟐𝑹𝑪 𝒍𝒏(𝟑) ≅ 𝟐, 𝟐𝐑𝐂
Remarque :
𝒕 −𝒕
Dans ce cas le rapport cyclique : 𝜹 = 𝟑 𝟐 = 𝟓𝟎%
𝑻
d. Calcul de la période
L’état bas du signal 𝑽𝑺 de 𝒕𝟏 à 𝒕𝟐 nous permet d’écrire :
𝒕𝟐 −𝒕𝟏
𝑽𝒆 (𝒕𝟐 ) = 𝑽𝑪 (𝒕𝟐 ) = (𝑽𝒉 + 𝑽𝒔𝒂𝒕 )𝒆− 𝑹𝑪 − 𝑽𝒔𝒂𝒕=𝑽𝒃
𝒕 −𝒕
−𝟐 𝟏
⟹(𝑽𝒉 + 𝑽𝒔𝒂𝒕 )𝒆 𝑹𝑪 = 𝑽𝒃 + 𝑽𝒔𝒂𝒕
𝒕 −𝒕
−𝟐 𝟏 𝑽 +𝑽
⟹𝒆 𝑹𝑪 =𝑽𝒃 +𝑽𝒔𝒂𝒕
𝒉 𝒔𝒂𝒕
𝒕𝟐 − 𝒕𝟏 𝑽𝒃 + 𝑽𝒔𝒂𝒕
⟹− = 𝒍𝒏 Figure 5-4 Astable à fréquence variable et rapport cyclique fixe.
𝑹𝑪 𝑽𝒉 + 𝑽𝒔𝒂𝒕
𝐑𝟏
[ 𝐕 +𝑽𝒔𝒂𝒕 ]
𝑽 +𝑽 𝐑 𝟏 +𝐑 𝟐 𝐬𝐚𝐭
⟹ 𝒕𝟐 − 𝒕𝟏 = 𝑹𝑪 𝒍𝒏 𝑽𝒉+𝑽𝒔𝒂𝒕 = 𝑹𝑪 𝒍𝒏 𝐑𝟏
𝒃 𝒔𝒂𝒕 [− 𝐕 +𝑽𝒔𝒂𝒕 ]
𝐑 𝟏 +𝐑 𝟐 𝐬𝐚𝐭
b. Fonctionnement
En l’absence d’une impulsion de commande,𝑉 − = −𝑅𝑖 − , et à l’état
stable aucun courant ne circule dans le circuit R1, R2 et C ⟹ 𝑉 + = 𝑉𝑅é𝑓
Alors selon 𝑉𝑅é𝑓 , deux cas sont possibles :
▪ si 𝑉𝑅é𝑓 > 0 , alors 𝑉 + > 𝑉 − ⇒ 𝑉𝑠 = +𝑉𝑆𝑎𝑡
▪ si 𝑉𝑅é𝑓 < 0 , alors 𝑉 + < 𝑉 − ⇒ 𝑉𝑠 = −𝑉𝑆𝑎𝑡
a. Montage
Figure 5-7
Avant l’impulsion i=0
+
𝑉𝐴𝑣𝑎𝑛𝑡 = 𝑽𝒓é𝒇
+
𝑉𝐴𝑣𝑎𝑛𝑡 = 𝑽𝒓é𝒇
Figure 5-9
Figure 5-8 Avant l’impulsion
Après l’impulsion i≠0 𝑉𝑟é𝑓
𝑉 + =0 ⟹ 𝑖 =
𝒖 = 𝑽𝒓é𝒇 – 𝑽𝒔𝒂𝒕 (Puisque le condensateur n’admet pas de variation 𝑅1
𝑅2
brusque à ses bornes, sa tension doit demeurer constante). 𝑢=0− 𝑉 + 𝑉𝑠𝑎𝑡 = 𝑐𝑡𝑒
𝑅1 𝑟é𝑓
+
𝑅1 (𝑉𝑟é𝑓 − 2𝑉𝑠𝑎𝑡 ) + 𝑅2 𝑉𝑟é𝑓
𝑉𝐴𝑝𝑟é𝑠 =
𝑅1 + 𝑅2
+ + 2𝑅1 2𝑅2
Soit un échelon 𝑉𝐴𝑝𝑟é𝑠 − 𝑉𝐴𝑣𝑎𝑛𝑡 =− 𝑉 =− 𝑉 .
𝑅1 +𝑅2 𝑠𝑎𝑡 𝑅1 +𝑅2 𝑟é𝑓
2𝑅2
Alors à 𝒕𝟏 = 𝒕+
𝟏 , 𝑉 = 𝑽𝒓é𝒇 − 𝑅
+
𝑉𝑟é𝑓 < 0 d’où le courant i circule dans le
1 +𝑅2
sens positif.
Le condensateur va se charger via 𝑹𝟏 𝒆𝒕 𝑹𝟐 , mais lorsque 𝑉 + atteint 0 :
𝑉 + > 𝑉 − ⟹ 𝑽𝑺 = +𝑽𝒔𝒂𝒕
Á ce moment de basculement Figure 5-10
Après l’impulsion
𝑉𝑟é𝑓 2
𝑖= − 𝑉
𝑅1 𝑅1 + 𝑅2 𝑠𝑎𝑡
2𝑅1
𝑉 + =𝑉𝑟é𝑓 − 𝑅1 𝑖 = 𝑉 ⟹ 𝑉 + >𝑉 − ⟹ 𝑽𝑺 = +𝑽𝒔𝒂𝒕
𝑅1 +𝑅2 𝑠𝑎𝑡
On a 𝑉 =𝑉𝑟é𝑓 ⟹ le courant i circule dans le sens inverse
+
⟹ le
condensateur C se décharge via 𝑹𝟏 𝒆𝒕 𝑹𝟐 pour atteindre 0.
Lorsque 𝑉 + atteint 𝑽𝒓é𝒇 , (i=0) le montage retrouve son état initial
stable
Figure 5-16
Le condensateur se charge, via 𝑹𝟏 𝒆𝒕 𝑹𝟐 Suivant la loi :
𝒕
Figure 5-15 −
𝑼𝑪𝑪 (𝒕) = 𝑽𝑪𝑪 (𝟏 − 𝒆 (𝑹𝟏 +𝑹𝟐 )𝑪
)
Le condensateur C est supposé initialement déchargé ; 𝑼𝑪 (𝟎) = 𝟎.
𝟐
• 𝑉𝐴𝑂𝑃1
+ −
= 𝑈𝐶 (0) = 0 < 𝑉𝐴𝑂𝑃1
2
= 𝑉𝐶𝐶 ⟹ 𝑆 = 0 Lorsque la tension aux bornes de C dépasse 𝑽𝑪𝑪 , on obtient :
3 𝟑
2 2
• +
𝑉𝐴𝑂𝑃2 =
1
𝑉 > −
= 𝑈𝐶 (0) = 0 ⟹ R = 1
𝑉𝐴𝑂𝑃2 • +
𝑉𝐴𝑂𝑃1 −
= 𝑈𝐶 (0) > 3 𝑉𝐶𝐶 > 𝑉𝐴𝑂𝑃1 = 3 𝑉𝐶𝐶 ⟹ 𝑆 = 1
3 𝐶𝐶 1 2
⟹ 𝐐 = 𝟎 ⟹ 𝑽𝑺 = 𝑽𝑪𝑪 • +
𝑉𝐴𝑂𝑃2 −
= 3 𝑉𝐶𝐶 < 𝑉𝐴𝑂𝑃2 = 𝑈𝐶 (0) > 3 𝑉𝐶𝐶 ⟹ R = 0
Si 𝑄 = 0 alors T est bloqué. Les AOP étant considérés comme parfaits ; ⟹ 𝑄 = 1⟹ 𝑽𝑺 = 𝟎
i+ = i- = 0. Le condensateur se trouve donc dans le circuit suivant : Si 𝑄 = 1 alors T est saturé. La sortie du premier comparateur passe à 1
et commande la bascule sur "set". La sortie de cette bascule qui, à l'origine,
était à 0, passe à 1. Ce qui rend le transistor passant. Ce transistor court-
circuite alors le condensateur C en dérivant vers la masse son courant de
charge. Le condensateur se décharge via la broche 7 et 𝑹𝟐 : la tension à ses
bornes diminue.
𝟏
Lorsque celle-ci sera au-dessous de 𝑽𝑪𝑪 , on obtient :
𝟑
𝟏 2
• +
𝑉𝐴𝑂𝑃1 −
= 𝑈𝐶 (0) < 𝟑 𝑽𝑪𝑪 < 𝑉𝐴𝑂𝑃1 = 3 𝑉𝐶𝐶 ⟹ 𝑆 = 0
1 𝟏
• +
𝑉𝐴𝑂𝑃2 −
= 3 𝑉𝐶𝐶 > 𝑉𝐴𝑂𝑃2 = 𝑈𝐶 (0) < 𝟑 𝑽𝑪𝑪 ⟹ R = 1
⟹ 𝐐 = 𝟎 ⟹ 𝑽𝑺 = 𝑽𝑪𝑪
𝟏 − 𝟏
• −
𝑉𝐴𝑂𝑃2 +
= (𝟑 𝑽𝑪𝑪 ) < 𝑉𝐴𝑂𝑃2 = 𝟑 𝑽𝑪𝑪 ⟹ R = 1
2
• −
𝑉𝐴𝑂𝑃1 +
= 𝑉𝐶𝐶 > 𝑉𝐴𝑂𝑃1 =0 ⟹S=0
3
⟹ 𝑄 = 0 ⟹ T bloqué ⟹ 𝑽𝑺 = 𝑽𝑪𝑪
Le transistor est bloqué, l’impulsion est brève, lorsqu’elle disparaît, on
a la situation suivante :
𝟏
• 𝑉𝐴𝑂𝑃2
− +
= 𝑽𝑪𝑪 > 𝑉𝐴𝑂𝑃2 = 𝟑 𝑽𝑪𝑪 ⟹ R = 0
2
• −
𝑉𝐴𝑂𝑃1 +
= 3 𝑉𝐶𝐶 > 𝑉𝐴𝑂𝑃1 =0 ⟹S=0
⟹ 𝑄 = 0 ⟹ T bloqué ⟹ 𝑽𝑺 = 𝑽𝑪𝑪 (𝑀é𝑚𝑜𝑟𝑖𝑠𝑎𝑡𝑖𝑜𝑛)
Le blocage du transistor favorise la charge du condensateur C, via R
𝟐
pour atteindre +Vcc. A un instant t = t1 ; il atteint 𝑽𝑪𝑪 , ce qui conduit à la
𝟑
comparaison suivante :
𝟏
• 𝑉𝐴𝑂𝑃2
− +
= 𝑽𝑪𝑪 > 𝑉𝐴𝑂𝑃2 = 𝟑 𝑽𝑪𝑪 ⟹ R = 0
2 2 +
• −
𝑉𝐴𝑂𝑃1 +
= 𝑉𝐶𝐶 < 𝑉𝐴𝑂𝑃1 = ( 𝑉𝐶𝐶 ) ⟹ S = 1
3 3
⟹ 𝑄 = 1 ⟹ T saturé ⟹ 𝑽𝑺 = 𝟎
Figure 5-19 Le transistor se sature et la tension en sortie revient à l’état initial,
Etat stable. C initialement déchargé et Vcom = +Vcc, donc : alors que celle aux bornes du condensateur ne l’est plus. Il faudra, attendre
𝟏
• 𝑉𝐴𝑂𝑃2
− +
= 𝑉𝐶𝐶 > 𝑉𝐴𝑂𝑃2 = 𝟑 𝑽𝑪𝑪 ⟹ R = 0 5𝜏 (où 𝜏 = RC) pour que toutes les grandeurs reviennent à l’état stable.
2
• −
𝑉𝐴𝑂𝑃1 +
= 𝑉𝐶𝐶 > 𝑉𝐴𝑂𝑃1 =0 ⟹S=0
3
⟹ 𝑀é𝑚𝑜𝑟𝑖𝑠𝑎𝑡𝑖𝑜𝑛
S’agit-il de mémoriser Q = 0 où Q = 1 ?
▪ Si Q = 0, le transistor est bloqué et le condensateur se met en charge.
Il y a donc évolution de la tension, ce qui n’implique pas la stabilité.
▪ Si Q = 1, le transistor est saturé et le condensateur est en court-
circuit, donc la tension à ses bornes demeure à 0. Cet état reste tant
qu’on n’a pas appliqué une impulsion sur la broche 2 du 555. Il
𝟏
faut que l’impulsion descende en dessous de 𝟑 𝑽𝑪𝑪 pour pouvoir
faire la comparaison suivante :
Figure 5-21
Ils peuvent être réalisés à l'aide de circuits analogiques (A.O.P) ou de
circuits logiques (TTL-CMOS)
Figure 5-24
De plus, ce circuit possède la propriété d’être redéclanchable.
Figure 5-25
Figure 5-23
Figure 5-26
III.3 Circuit 74123
• C’est un double monostable redéclanchable actionné par le front
montant du résultat de ( 𝑨, 𝑩𝑪𝑳𝑹 ).
• 𝑪𝑳𝑹 à « 0 » provoque une remise à zéro R de la bascule.
• Les entrées Cext et Rext/Cext sont non logiques et servent à relier
les composants déterminant la durée du monostable.
Figure 5-28
Figure 5-27
Figure 5-29