LNK3604, LNK3694 & 3696

Famille LinkSwitch-XT2
Efficacité énergétique, basse puissance hors ligne Switcher IC
Avec protection de niveau de système intégrée

Points saillants des produits

Facile à concevoir + DC
• Solution de commutateur de comptage de composants le plus bas OUT
• Limite de courant du dispositif sélectionnable
• Redémarrage automatique entièrement intégré pour la
protection contre les courts-circuits et les boucles ouvertes
• Offre auto-biaisée facultative Entrée CC LinkSwitch-XT2
haute D
• La gigue de fréquence réduit considérablement EMI FB
tension large
• Répond aux exigences de fluage HT entre DRAIN et toutes les BP/M
gamme
autres broches sur le circuit imprimé et sur l’emballage
• Pin-out simplifie le dissipateur de chaleur des PCB S

Caractéristiques supérieures à Linear/RCC

• Protection contre les surtensions de sortie (OVP) Convertisseur Flyback avec PI-8118-102516
• Protection de ligne de surtension d’entrée (OVL) LNK3604
• Protection contre la surchauffe hystérétique (OTP)
• Le fluage prolongé entre la goupille de DRAIN et toutes les autres Figure 1. Application typique avec LinkSwitch-XT2.
goupilles améliore
fiabilité du champ
• Série nominale 725 V MOSFET pour une excellente résistance aux
surtensions
• Série d’évaluation MOSFET 900 V pour conception industrielle
ou marge de sécurité supplémentaire
• Un nombre de composants extrêmement faible améliore la fiabilité
• Permet un circuit imprimé unilatéral et une fabrication SMD
complète

EcoSmartMC – Extrêmement écoénergétique

• Répond facilement à toutes les réglementations mondiales en Figure 2. Options d’emballage. P : PDIP-8C, G : SMD-8C, D : SO-8C.
matière d’efficacité énergétique
• Consommation à vide <100 mW sans enroulement de
polarisation à 265 VCA d’entrée (<10 mW avec enroulement de
Tableau de puissance de sortie(4)
polarisation)
• Le contrôle ON/OFF fournit une efficacité constante aux charges
très légères

Applications
• Convertisseurs flyback
• Fournitures pour appareils électroménagers, systèmes industriels
et compteurs

Description
LinkSwitch™-XT2 intègre un MOSFET d’alimentation de 725 V/ 900 V,
un oscillateur, un système de contrôle simple ON/ OFF, une source
de courant commuté haute tension, une gigue de fréquence, une
limite de courant cycle par cycle et un circuit d’arrêt thermique sur un
circuit intégré monolithique. La puissance de démarrage et de
fonctionnement sont dérivées directement de la goupille de DRAIN,
éliminant
 Pic ou Open Frame1,2
Produit (3)
725 V MOSFET
230 V c.a. 85-265 V
15 % c.a.
LNK3604P/G/D 9,2 W 6,1 W
900 V MOSFET
Produit(3)
230 V c.a. 85-484 V
15 % c.a.
LNK3694P/G 6W 4W
LNK3696P/G 11 W 8W
la nécessité d’un enroulement de biais et des circuits associés. Tableau 1. Tableau de puissance de sortie.
Notes :
1. Puissance maximale continue dans un adaptateur fermé non ventilé
typique mesurée à une température ambiante de 50 °C.
2. Puissance maximale pratique et continue dans un cadre ouvert avec un
dissipateur de chaleur adéquat, mesurée à 50 °C ambiante.
3. Paquets : P : DIP-8C, G : SMD-8C, D : SO-8C. Veuillez consulter les
informations de commande de pièces.
4. Voir la section Principales considérations relatives à l’application pour
une description complète des hypothèses.

www.power.com Octobre 2020

Ce produit est couvert par des brevets et/ou des demandes de brevet en instance.
 LinkSwitch-

BYPASS (BP/M) VIDANGE (D)

RÉGULATEUR
5,0 V

IFBSDIFB DÉFAUT PRÉSENT

DÉTECTION DU CONDENSATEUR DE LA BROCHE DE DÉRIVATION
5,2 V

COMPTEUR DE REDÉMARRAGE AUTOMATIQUE SOUS-TENSION DE LA BROCHE DE DÉRIVATION

OVLHORLOGE
+ COMPARATEUR DE LIMITE DE COURANT
RÉINITIALISER
-
5,0 V
4,5 V

VILIMITER

JITTER
HORLOGE ARRÊT THERMIQUE
DC
MAX

OSCILLATEUR

SQ
FEEDBACK (FB)
RQ

2,0 V -VT
ÉBAVURAGE DU BORD D’ATTAQUE

OVP DETECT
Ensemble P (DIP-8C)
Paquet de G (SMD-8C) D Forfait (SO-8C)

SOURCE (S)
BP/M 1 8 S
FB 2 7 S
PI-7879-102318
6 S

Figure 3. Schéma fonctionnel. 4 5

D S

Description fonctionnelle de la broche Épinglette FEEDBACK (FB) :

Pendant le fonctionnement normal, la commutation du MOSFET de
Goupille de vidange (D) : puissance est commandée par la broche de RÉTROACTION. La
Connexion de vidange du MOSFET d’alimentation. Fournit un courant PI-7842-022416
commutation MOSFET de puissance est
de fonctionnement interne pour le démarrage et le fonctionnement en
régime permanent.
BYPASS (BP/M) Pin:
Cette broche a plusieurs fonctions :
• C’est le point de connexion pour un condensateur de dérivation
externe pour l’alimentation 5,0 V générée en interne.
• Il s’agit d’un sélecteur de mode pour la valeur limite actuelle, en
fonction de la valeur de la capacité ajoutée. L’utilisation d’un
condensateur 0,1 F donne la valeur limite de courant standard.
L’utilisation d’un condensateur de 1 F réduit la limite de courant
pour une conception de puissance inférieure.
• Il fournit une fonction d’arrêt. Lorsque le courant dans la broche
de dérivation dépasse IBP (SD) pendant un temps égal à 2 à 3 cycles de l’oscillateur interne
(fOSC), le périphérique entre en redémarrage automatique. Cela peut être utilisé pour
fournir une fonction de protection de surtension de sortie avec
externe
circuit.

2
www.power.co
 LinkSwitch-
Broche SOURCE (S) :
Cette broche est la connexion de la source d’alimentation
MOSFET. C’est également la référence au sol pour les broches
BYPASS et FEEDBACK.

3
www.power.co
 LinkSwitch-
BP/M 1 8 S

FB 2 7 S

6 S

D 4 5 S

terminé lorsqu’un courant supérieur à IFB (49 A) est livré dans

cette épingle. La protection contre la surtension de ligne est
Figure 4. Configuration des broches.
détectée lorsqu’un courant supérieur à IFBSD (670 A) est fourni dans
cette broche pendant 2 cycles de commutation consécutifs.

4
www.power.co
 LinkSwitch-

LinkSwitch-XT2 Description fonctionnelle 600

LinkSwitch-XT2 IC combine un commutateur MOSFET haute

PI-4047-
500 VDRAIN
tension avec un contrôleur d’alimentation en un seul appareil.
Contrairement aux contrôleurs PWM (modulateur de largeur
d’impulsion) conventionnels, les ICs LinkSwitch-XT2 utilisent un 400
simple contrôle ON/ OFF pour réguler la tension de sortie. Le
contrôleur LinkSwitch-XT2 se compose d’un oscillateur, d’un circuit 300

Tension
de rétroaction (sens et logique), d’un régulateur 5,0 V, d’un circuit
200
de sous-tension de broche BYPASS,
protection contre la surchauffe, protection contre la surtension de
100
ligne et de sortie, jittering de fréquence, circuit de limite de
courant, découpage de bord d’attaque et un MOSFET de puissance
0
à haute tension. Le LinkSwitch-XT2 intègre des circuits 136.5 kHz
supplémentaires pour le redémarrage automatique. 127.5 kHz
Oscillateur
La fréquence typique de l’oscillateur est réglée en interne sur une
moyenne de fOSC (66 kHz ou 132 kHz). Deux signaux sont générés à partir du 0 5 10
oscillateur : le signal de cycle de service maximal (DCMAX) et le signal Heure ( s)
d’horloge
qui indique le début de chaque cycle.

L’oscillateur LinkSwitch-XT2 intègre un circuit qui introduit un

petite quantité de jitter de fréquence, typiquement 4 kHz crête à crête Figure 5a. Gigue de fréquence (LNK3604).
(LNK369X) et 8 kHz crête à crête (LNK3604), pour minimiser l’émission
EMI. Le taux de modulation de la gigue de fréquence est réglé à 1 kHz
pour optimiser la réduction des interférences électromagnétiques pour 600
les émissions moyennes et quasi-maximales. La gigue de fréquence doit
être mesurée avec l’oscilloscope déclenché au bord descendant de la 500 VDRAIN
forme d’onde DRAIN. La forme d’onde de la figure 5 illustre la gigue de
fréquence du circuit intégré LinkSwitch-XT2. 400

Circuit d’entrée de rétroaction

300
Tension

Le circuit d’entrée de rétroaction à la broche FEEDBACK se compose

d’une sortie de suivi de source à faible impédance réglée à VFB (2,0 V). 200
Lorsque le courant fourni dans cette broche dépasse IFB
(49 A), un faible niveau logique (désactivation) est généré à la
sortie du circuit de rétroaction. Cette sortie est échantillonnée au début de chaque cycle sur le bord montant du signal 100
d’horloge. S’il est élevé, le MOSFET d’alimentation est activé pour ce cycle (activé), sinon le MOSFET d’alimentation reste

éteint (désactivé). L’échantillonnage n’est effectué qu’au début de chaque cycle. Les modifications ultérieures de la tension 0
ou du courant de la broche FEEDBACK pendant le reste du cycle n’affectent pas l’état d’activation/désactivation du MOSFET.
68 kHz
(SD) est injecté dans la broche FEEDBACK alors que 64 kHz
Si un courant supérieur à IFB
le MOSFET d’alimentation est activé pendant au moins deux cycles
consécutifs, la pièce arrêtera la commutation et entrera l’heure de
redémarrage automatique. 0 10 20
La commutation normale reprend après l’arrêt du redémarrage Heure ( s)
automatique. Cette fonction d’arrêt permet de mettre en œuvre une
protection contre les surtensions de ligne (voir Figure 7). Le courant Figure 5b. Gigue de fréquence (LNK369X).
dans la broche FEEDBACK doit être limité à moins de 1,2 mA.
Régulateur 5,0 V et pince de tension de dérivation 5,2 V
Le régulateur 5,0 V charge le condensateur de dérivation connecté à BYPASS Pin Undervoltage
la broche de dérivation à VBP en tirant un courant de la tension sur le DRAIN, chaque fois que le Le circuit de sous-tension de la broche BYPASS désactive le MOSFET
d’alimentation lorsque la tension de la broche BYPASS tombe en
MOSFET d’alimentation est éteint. La broche BYPASS est le nœud de tension d’alimentation interne du circuit intégré
dessous de VBP–VBP(H) (environ
LinkSwitch-XT2. Lorsque le MOSFET est sous tension, le circuit intégré LinkSwitch-XT2 s’écoule de l’énergie stockée dans le
4.5 V). Une fois que la tension de broche de BYPASS tombe en dessous de
condensateur de dérivation. La consommation d’énergie extrêmement faible des circuits internes permet au LinkSwitch-XT2 ce seuil, elle
IC de fonctionner en continu à partir du courant tiré de la broche DRAIN. Une valeur de condensateur de dérivation de 0,1 doit revenir à VBP pour activer (allumer) le MOSFET d’alimentation.
F est suffisante pour le découplage à haute fréquence et le stockage
d’énergie. Protection contre la surchauffe
Le circuit d’arrêt thermique détecte la température de la matrice. Le
En outre, il y a un régulateur de dérivation serrant la goupille de seuil est fixé à TSD (142 °C typique) avec une hystérie de 75 °C
BYPASS à VBP (SHUNT) (5,2 V) quand le courant est fourni à la goupille de BYPASS par une résistance externe. (TSD(H)). Lorsque la température de la matrice s’élève au-dessus de TSD, le MOSFET d’alimentation est désactivé et
Cela facilite l’alimentation externe de LinkSwitch-XT2 par un enroulement de biais pour réduire la consommation à vide à
reste désactivé jusqu’à ce que la température de la matrice tombe à TSD-TSD(H)
, point auquel il est
environ 10 mW (flyback). L’appareil arrête la commutation instantanément et entre en redémarrage automatique lorsqu’un réactivé.
IBP (SD)
actuel est livré dans la broche de contournement. L’ajout d’une diode Zener externe de la tension de sortie à
Limite actuelle
la broche BYPASS permet d’implémenter une fonction OVP hystérétique (voir Figure 6). Le courant dans la broche de
Le circuit de limite de courant détecte le courant dans le MOSFET de
dérivation doit être limité à moins de 16 mA.
puissance. Lorsque ce courant dépasse le seuil interne (ILIMIT), le
MOSFET d’alimentation est désactivé pour le reste de ce cycle. Le
circuit d’obturation du bord d’attaque inhibe le comparateur de limite de courant pendant un court laps

5
www.power.co
 LinkSwitch-
) après que le MOSFET de puissance est allumé. Ce temps
de temps (tLEB
de coupure du bord d’attaque a été réglé de sorte que les pointes
de courant causées par la capaci- tance et le temps de
récupération inverse du redresseur ne provoqueront pas l’arrêt
prématuré de l’impulsion de commutation. La limite actuelle peut
être sélectionnée

6
www.power.co
 LinkSwitch-

utiliser le condensateur de la broche de dérivation (0,1 F pour la

Diode Zener. La résistance en série avec la diode OVP Zener limite
limite de courant normale/ 1 F pour la limite de courant réduite). Les
également le courant maximum dans la broche BYPASS. Le courant
circuits intégrés LinkSwitch-XT2 sélectionnent entre la limite de
doit être limité à moins de 16 mA.
courant normal et réduite à la mise sous tension avant la
commutation. Lors d’un défaut résultant d’une perte de rétroaction, la tension de
sortie augmentera rapidement au-dessus de la tension nominale.
Redémarrage automatique
Une tension à la sortie qui dépasse la somme de la tension nominale
En cas de défaut tel qu’une surcharge de sortie, un court-circuit de
de la diode Zener connectée de la sortie à la broche BYPASS et de la
sortie ou une condition de boucle ouverte, les circuits intégrés
tension de dérivation, provoquera un courant supérieur à IBP (SD) injecté
LinkSwitch-XT2 entrent en mode de redémarrage automatique. Un
compteur interne cadencé par l’oscillateur est réinitialisé chaque fois dans la broche BYPASS, ce qui déclenchera l’redémarrer et protéger l’alimentation contre la surtension.

que la broche FEEDBACK est tirée haut. Si la broche FEEDBACK Protection contre les surtensions
n’est pas tirée haut pour tAR(ON) (50 ms), la commutation MOSFET d’alimentation est désactivée Dans un convertisseur flyback, le LinkSwitch-XT2 IC détecte
pendant un temps égal à l’heure d’arrêt du redémarrage automatique. La première fois qu’un défaut est affirmé, le temps indirectement la surtension du bus CC pendant la mise sous tension
(OFF) First Off Period). Si l’état de défaut persiste,
de repos est de 150 ms (tAR du MOSFET en surveillant le courant circulant dans la broche
les temps d’arrêt suivants sont de 1500 ms (tAR (OFF) Périodes ultérieures). Le FEEDBACK. La figure 7 montre un circuit possible. Pendant la mise
Le redémarrage automatique active et désactive alternativement la sous tension du MOSFET, la tension à travers l’enroulement
commutation du MOSFET d’alimentation jusqu’à ce que la condition de secondaire est proportionnelle à la tension à travers l’enroulement
défaut soit supprimée. Le compteur de redémarrage automatique est d’entrée. Le courant circulant à travers le transistor Q3 représente
synchronisé par l’oscillateur de commutateur. donc VBUS. La détection de ligne indirecte minimise la dissipation de
puissance et est utilisée pour la protection OV de ligne. Le circuit
Protection contre la surtension de sortie hystérétique
intégré LinkSwitch-XT2 passe en mode de redémarrage automatique
La protection de surtension de sortie fournie par le LinkSwitch-XT2 IC
si le courant de la broche FEEDBACK dépasse le courant de seuil de
utilise un redémarrage automatique qui est déclenché par un courant
surtension de ligne IFB(SD) pendant au moins 2 cycles de commutation consécutifs.
>IBP (SD) dans la broche de contournement. En plus d’un filtre interne, le condensateur de broche de BYPASS forme un
filtre externe fournissant l’immunité de bruit contre le déclenchement involontaire. Pour que le condensateur de dérivation Afin d’avoir une tension de seuil OV de ligne précise et également
soit efficace comme filtre à haute fréquence, le condensateur doit être situé aussi près que possible de la broche SOURCE et pour une bonne efficacité, une performance de régulation et une
des broches BYPASS de l’appareil. stabilité, l’inductance de fuite du transformateur doit être minimisée.
Une faible fuite minimisera la sonnerie sur l’enroulement secondaire
La fonction OVP peut être réalisée en connectant une diode Zener de
qui peut introduire une erreur dans l’échantillonnage OV de la ligne.
l’alimentation de sortie à la broche BYPASS. L’exemple de circuit
Dans certaines conceptions, un amortisseur RC à travers la diode de
illustré à la figure 6 décrit une méthode simple pour mettre en œuvre
redresseur peut être nécessaire pour humidifier la sonnerie à
la protection contre les surtensions de sortie. L’ajout d’un filtrage
l’enroulement secondaire lorsque la tension de ligne est
supplémentaire peut être réalisé en insérant une résistance de
échantillonnée.
faible valeur (10 à 47 ) en série avec l’OVP

T1
+
VO

+
VBUS
D VOV = V BP +V DOVP
FB BP
LinkSwitch-XT2 CBP RBP

S
DOVP

PI-8119-112816

Figure 6. Convertisseur Flyback non isolé avec protection contre les surtensions de sortie.

7
www.power.co
 LinkSwitch-

T1
+
R3* VO

n:1
VR3

+ D3 VOV = (V VR3 + VD3 + VBE(Q3) – VBP + VR3 ) n+V DS

VBUS
*R3 limite le courant dans la broche FEEDBACK. Un courant maximum de 120% d’IFBSD
R4** **R4 est une résistance rabattable pour Q3 pour éviter le déclenchement par inadvertance. 2 k
T3
D
FB BP
LinkSwitch-XT2 cBP

PI-8120-102616

Figure 7. Détection de ligne pour la protection contre les surtensions à l’aide de la broche FEEDBACK.

8
www.power.co
 LinkSwitch-

Exemple d’applications

C5
1 nF R4
L2 50 V 16
C6C7
Perle de ferrite (3,5 4,45 mm) T1 EE13
470 F 470 F
5 V, 500 mA
5 6 10 V 10 V
TP3
D3 SS24-E3/52T

4 10
RTN
TP4
BR1 B10S-G 1000 V
1
D1 DFLR1200-7 2 200C3 22V F
RF1 25 V
8.2 
L 2W VO
TP1 R5
C1 C2 3,57 k 1 %
3.3 F 400 V 3.3 F 400 V R2 R8 200
R7
85 - 265 20 k 1/8 w
4,7 k 1/8 w
VAC 1%
N TP2
LinkSwitch-XT2 Q2 MMST4403-7-F
U1 LNK3604D
FB FB
D
BP/M
VR2 MMSZ4687T1G
4,3 V
RTN
S R6
C4 2,49 k 1 %
1 F La puissance d’entrée à vide <10 mW peut être obtenue av
L1
1 mH 50 V

PI-8148-102716

Figure 8. Conception d’entrée universelle de 2,5 W avec LNK3604.

A 5 V, 500 mA (2.5 W) Design

regulated so as to achieve a voltage of 2 V on the FEEDBACK pin. To
Le schéma présenté dans la figure 8 est une implémentation typique
achieve <10 mW no-load input power, we can also use the Zener to
d’une entrée universelle, 5 V 5%, adaptateur 500 mA utilisant
do the feedback sense. The combined voltage drop across VR2,
LNK3604D. Ce circuit utilise la technique sans pince pour éliminer les
emitter to base voltage drop of transistor Q2 (VEB(Q2)) and R8
composants de la pince primaire et réduire la complexité du circuit.
determines the output voltage. When the output voltage exceeds this
Les caractéristiques EcoSmart intégrées à la famille LinkSwitch-XT2 level, current will flow through transistor Q2. As the current increases,
permettent à cette conception de répondre facilement à toutes les the current fed into the FEEDBACK pin of U1 increases until the
normes d’efficacité énergétique actuelles et proposées, y compris turnoff threshold current (~49 A) is reached, disabling further
l’exigence obligatoire de la California Energy Commission (CEC) pour switching cycles of U1. At full load, almost all switching cycles will be
l’efficacité moyenne d’exploitation. enabled, and at very light loads, almost all the switching cycles will be
disabled, giving a low effective frequency and providing high light load
L’entrée CA est rectifiée par le redresseur de pont BR1 et filtrée par
efficiency and low no-load consumption.
les condensateurs de stockage en vrac C1 et C2. La résistance RF1
est un type ignifuge, fusible, enroulé de fil et fonctionne comme Resistor R7 provides ≈150 A through VR2 to bias the Zener diode
fusible, limiteur de courant d’appel et, avec le filtre formé par C1, C2, closer to its test current. The diode used is a low test current Zener
L1 et L2, atténuateur de bruit en mode différentiel. diode which needs only 50 A to conduct, this will provide <10 mW
no-load input power. Resistor R8 limits the current into FEEDBACK pin
Cette étape d’entrée simple, associée à la gigue de fréquence des
to less than 1.2 mA for protection. For higher output accuracy, the
circuits intégrés LinkSwitch-XT2 et aux enroulements E-Shield™ de PI
Zener diode may be replaced with a reference IC such as the TL431.
dans T1, permet à la conception de respecter les limites EMI
conduites avec une marge de 10 dBV. The LinkSwitch-XT2 ICs can be completely self-powered from the
DRAIN pin, requiring only a small ceramic capacitor C3 connected to
The rectified and filtered input voltage is applied to the primary
the BYPASS pin. Resistor R2 supplies the BYPASS pin externally from
winding of T1. The other side of the primary is driven by the
the auxiliary winding for significantly lower no-load input power and
integrated power MOSFET in U1. No primary clamp is required as the
increased efficiency over all load conditions. To achieve lowest
low value and tight tolerance of the LNK3604D IC’s internal current
no-load power consumption, the current fed into the BYPASS pin
limit allows the primary winding capacitance of the transformer and
should be slightly higher than 120 A. For the best full load efficiency
drain-source capacitance of the power MOSFET in the LNK3604D to
and thermal performance, the current fed into the BYPASS pin should
provide adequate clamping of the leakage inductance drain voltage
be slightly higher than 257 A.
spike.
The secondary of the flyback transformer T1 is rectified by D3, a
Schottky diode, and filtered by C6, C7, low ESR capacitor. The output
voltage is sensed via resistor divider R5 and R6. Output voltage is

9
www.power.co
 LinkSwitch-

Key Application Considerations **VOR is the secondary output plus output diode forward voltage
LinkSwitch-XT2 Design Considerations drop that is reflected to the primary via the turns ratio of the
Output Power Table transformer during the diode conduction time. The VOR adds to the
DC bus voltage and the leakage spike to determine the peak drain
The data sheet maximum output power table (Table 1) represents the voltage.
maximum practical continuous output power level that can be
obtained under the following assumed conditions: Audible Noise
The cycle skipping mode of operation used in LinkSwitch-XT2 ICs can
1. The minimum DC input voltage is 90 V or higher for 85 VAC input, generate audio frequency components in the transformer. To limit this
or 240 V or higher for 230 VAC input or 115 VAC with a voltage audible noise generation, the transformer should be designed such
doubler. The value of the input capacitance should be large that the peak core flux density is below 1500 gauss (150 mT).
enough to meet these criteria for AC input designs. Following this guideline and using the standard transformer produc-
2. Secondary output of 6 V with a fast PN rectifier diode. tion technique of dip varnishing practically eliminates audible noise.
3. Assumed efficiency of 70%. Vacuum impregnation of the transformer should not be used due to
4. Voltage only output (no secondary-side constant current circuit). the high primary capacitance and increased losses that result. Higher
5. A primary clamp (RCD or Zener) is used. flux densities are possible, however careful evaluation of the audible
6. The part is board mounted with SOURCE pins soldered to a noise performance should be made using production transformer
sufficient area of copper to keep the SOURCE pin temperature at samples before approving the design.
or below 100 °C.
Ceramic capacitors that use dielectrics, such as Z5U, when used in
7. Ambient temperature of 50 °C for open frame designs and an
clamp circuits may also generate audio noise. If this is the case, try
internal enclosure temperature of 60 °C for adapter designs.
replacing them with a capacitor having a different dielectric or
Discontinuous mode operation (KP > 1) is recommended for LNK3604. construction, for example a film type.
Below a value of 1, KP is the ratio of ripple to peak primary current.
Above a value of 1, KP is the ratio of primary power MOSFET
LinkSwitch-XT2 Layout Considerations
OFF-time to the secondary diode conduction time. Due to the flux See Figures 9, 10 and 11 for a recommended circuit board layout
density requirements described below, typically a LinkSwitch-XT2 for LinkSwitch-XT2 (D, P and G packages).
design will be discontinuous, which also has the benefits of allowing
fast (instead of ultrafast) output diodes and reducing EMI. Single Point Grounding
Use a single point ground connection from the input filter capacitor to
Clampless Designs the area of copper connected to the SOURCE pins.
Clampless designs rely solely on the drain node capacitance to limit
the leakage inductance induced peak drain-to-source voltage. Bypass Capacitor CBP
Therefore, the maximum AC input line voltage, the value of VOR, the The BYPASS pin capacitor should be located as near as possible to
leakage inductance energy, a function of leakage inductance and peak the BYPASS and SOURCE pins.
primary current, and the primary winding capacitance determine the
Primary Loop Area
peak drain voltage. With no significant dissipative element present, as
The area of the primary loop that connects the input filter capacitor,
is the case with an external clamp, the longer duration of the leakage
transformer primary and LinkSwitch-XT2 IC together should be kept
inductance ringing can increase EMI.
as small as possible.
The following requirements are recommended for a universal input or
Primary Clamp Circuit
230 VAC only clampless design:
A clamp is used to limit peak voltage on the DRAIN pin at turn-off.
1. A clampless design should only be used for PO ≤ 2.5 W, using the This can be achieved by using an RCD clamp or a Zener (~200 V) and
reduced current limit mode (CBP = 1 F) and a VOR** ≤ 90 V. diode clamp across the primary winding. In all cases, to minimize EMI,
2. For designs where PO ≤ 2 W, a two-layer primary should be used care should be taken to minimize the circuit path from the clamp
to ensure adequate primary intra-winding capacitance in the components to the transformer and LinkSwitch-XT2 IC.
range of 25 pF to 50 pF.
Thermal Considerations
3. For designs where 2 < PO ≤ 2.5 W, a bias winding should be
The copper area underneath the LinkSwitch-XT2 IC acts not only as a
added to the transformer using a standard recovery rectifier
single point ground, but also as a heat sink. As this area is connected
diode to act as a clamp. This bias winding may also be used to
to the quiet source node, it should be maximized for good heat
externally power the device by connecting a resistor from the
sinking of LinkSwitch-XT2 IC. The same applies to the cathode of the
bias-winding capacitor to the BYPASS pin. This inhibits the
output diode.
internal high-voltage current source, reducing device dissipation
and no-load consumption. Y Capacitor
4. For designs where PO > 2.5 W clampless designs are not practical Y capacitor is generally not used for this power level. If you want to
and an external RCD or Zener clamp should be used. use, the placement of the Y type capacitor should be directly from
5. Ensure that worst-case high line, peak drain voltage is below the the primary input filter capacitor positive terminal to the common/
BVDSS specification of the internal power MOSFET and ideally return terminal of the transformer secondary. Such a placement will
< VDSS × 0.9 to allow margin for design variation. route high magnitude common mode surge currents away from the
LinkSwitch-XT2 device. Note that if an input pi (C, L, C) EMI filter is
†For 110 VAC only input designs it may be possible to extend the
used, then the inductor in the filter should be placed between the
power range of clampless designs to include the standard current
negative terminals of the input filter capacitors.
limit mode. However, the increased leakage ringing may degrade
EMI performance.

10
www.power.co
 LinkSwitch-

Feedback Signal
2. Maximum drain current – At maximum ambient temperature,
Place the transistor Q2 physically close to the LinkSwitch-XT2 IC to
maximum input voltage and peak output (overload) power, verify
minimize trace lengths from the transistor to FEEDBACK pin. Keep
drain current waveforms for any signs of transformer saturation
the high current, high-voltage drain and clamp traces away from the
and excessive leading edge current spikes at start-up. Repeat
feedback signal to prevent noise pick up.
under steady state conditions and verify that the leading-edge
Output Diode current spike event is below ILIMIT(MIN) at the end of the tLEB(MIN).
For best performance, the area of the loop connecting the secondary Under all conditions, the maximum drain current should be below
winding, the output diode and the output filter capacitor should be the specified absolute maximum ratings.
minimized. In addition, sufficient copper area should be provided at 3. Thermal Check – At specified maximum output power, minimum
the anode and cathode terminals of the diode for heat sinking. A input voltage and maximum ambient temperature, verify that the
larger area is preferred at the quiet cathode terminal. A large anode temperature specifications are not exceeded for LinkSwitch-XT2
area can increase high frequency radiated EMI. IC, transformer, output diode and output capacitors. Enough
thermal margin should be allowed for part-to-part variation of the
Quick Design Checklist RDS(ON) of LinkSwitch-XT2 IC as specified in the data sheet. Under
As with any power supply design, all LinkSwitch-XT2 designs should low-line, maximum power, a maximum LinkSwitch-XT2 IC
be verified on the bench to make sure that component specifications SOURCE pin temperature of 100 °C is recommended to allow for
are not exceeded under worst-case conditions. The following these variations.
minimum set of tests is strongly recommended: Design Tools
1. Maximum drain voltage – Verify that VDS does not exceed 90% Up-to-date information on design tools can be found at the Power
of BVDSS at the highest input voltage and peak (overload) output Integrations website: www.power.com
power. The 10% margin versus BV DSS specification gives margin
for design variation, especially in clampless designs.

Figure 9. Recommended Printed Circuit Layout for LinkSwitch-XT2 using D Package in a Flyback Converter Configuration (Bottom Left, Top Right).

Figure 10. Recommended Printed Circuit Layout for LinkSwitch-XT2 using G Package in a Flyback Converter Configuration (Bottom Left, Top Right).

11
www.power.co
 LinkSwitch-

Figure 11. Recommended Printed Circuit Layout for LinkSwitch-XT2 using P Package in a Flyback Converter Configuration (Bottom Left, Top Right).

12
www.power.co
 LinkSwitch-

Absolute Maximum Ratings(1,5)

DRAIN Pin Voltage: LNK3604....................................V to 725 V
Notes:
LNK369X....................................V to 900 V
1. All voltages referenced to SOURCE, TA = 25 °C.
DRAIN Pin Peak Current: LNK3604....................................1230 mA(2)
2. See Figures 17 and 25 for VDS > 400 V.
LNK3694......................................968 mA(2)
3. Normally limited by internal circuitry.
LNK3696....................................3194 mA(2)
4. 1/16 in. from case for 5 seconds.
FEEDBACK Pin Voltage.........................................................V to 7 V
5. Maximum ratings specified may be applied, one at a time, without
FEEDBACK Pin Current.........................................................100 mA
causing permanent damage to the product. Exposure to Absolute
BYPASS Pin Voltage.............................................................V to 7 V
Maximum Rating conditions for extended periods of time may
Température de stockage .............................................. -65 °C à
affect product reliability.
150 °C
Température de jonction de fonctionnement(3) .......................... -40
°C à 150 °C Température du plomb(4).................................................................... 260 °C

Thermal Resistance
Thermal Resistance: P or G Package:
Notes:
(JA)......................................70 °C/W(2); 60 1. Measured on pin 8 (SOURCE) close to plastic interface.
°C/W(3) 2. Soldered to 0.36 sq. in. (232 mm2), 2 oz. (610 g/m2) copper clad.
(JC)(1)....................................................................................................... 11 °C/W 3. Soldered to 1 sq. in. (645 mm2), 2 oz. (610 g/m2) copper clad.
D Package:
(JA)....................................100 °C/W(2); 80
°C/W(3)
(JC)(1)....................................................................................................... 30 °C/W

Conditions
SOURCE = 0 V; TJ = -40 to 125 °C
Parameter Symbol See Figure 12 Min Typ Max Units
(Unless Otherwise Specified)

Control Functions

LNK3604 Average 124 132 140

TJ = 25 °C Peak-Peak Jitter 8
Output
fOSC kHz
Frequency Average 62 66 70
LNK3694 / LNK3696
TJ = 25 °C Peak-Peak Jitter 4

LNK3604 66
Maximum Duty Cycle DCMAX S2 Open %
LNK3694 / LNK3696 65

FEEDBACK Pin Turnoff VBP = 5.0 V to 5.5 V

IFB 44 49 54 A
Threshold Current TJ = 25 °C

FEEDBACK Pin Voltage VBP = 5.0 V to 5.5 V

VFB 1.97 2.00 2.03 V
at Turnoff Threshold TJ = 25 °C

FEEDBACK Pin Instant

IFB(SD) TJ = 25 °C 520 675 800 A
Shutdown Current

FEEDBACK Pin Instant Switch

TJ = 25 °C 2
Shutdown Delay Cycles

FEEDBACK Pin Voltage VBP = 5.0 V to 5.5 V LNK3604 3.3

VFB(SD) V
at Shutdown Current TJ = 25 °C LNK3694 / LNK3696 3.1

VFB = 2.1 V
IS1 75 A
(MOSFET Not Switching) See Note A
DRAIN Pin LNK3604 150 230
Supply Current FEEDBACK Open
IS2 (MOSFET Switching) LNK3694 120 170 A
See Notes A, B
LNK3696 205 320

VBP = 0 V
ICH1 -11 -7 -3
TJ = 25 °C

13
www.power.co
 LinkSwitch-
VBP = 4 V mA
BYPASS Pin ICH2 -7.5 -5 -2.5
Charge Current TJ = 25 °C

14
www.power.co
 LinkSwitch-

Conditions
SOURCE = 0 V; TJ = -40 to 125 °C
Parameter Symbol See Figure 12 Min Typ Max Units
(Unless Otherwise Specified)

Control Functions (cont.)

BYPASS Pin Voltage VBP 4.7 5.0 5.2 V

BYPASS Pin Shutdown

IBP(SD) TJ = 25 °C 6 8 mA
Threshold Current

BYPASS Pin
VBP(SHUNT) IBP = 2 mA 4.95 5.2 5.45 V
Shunt Voltage

BYPASS Pin
VBP(H) 0.47 V
Voltage Hysteresis

BYPASS Pin
IBP(SC) See Note C 55 A
Supply Current
Circuit Protection
di/dt = 65 mA/s
240 257 275
TJ = 25 °C
LNK3604
di/dt = 415 mA/s
278 317 356
TJ = 25 °C

di/dt = 33 mA/s
Standard Current Limit 240.5 260 279.5
TJ = 25 °C
(CBP = 0.1 F, ILIMIT LNK3694 mA
See Note D, H) di/dt = 210 mA/s
265.5 287 308.5
TJ = 25 °C

di/dt = 60 mA/s
446 482 518
TJ = 25 °C
LNK3696
di/dt = 385 mA/s
496 535 575
TJ = 25 °C

di/dt = 65 mA/s
180 205 230
TJ = 25 °C
LNK3604
di/dt = 415 mA/s
227 258 289
TJ = 25 °C

di/dt = 33 mA/s
Reduced Current Limit 189 205 220
TJ = 25 °C
(CBP = 1 F, ILIMIT(RED) LNK3694 mA
See Note D, H) di/dt = 210 mA/s
212 230 247
TJ = 25 °C

di/dt = 60 mA/s
347 375 404
TJ = 25 °C
LNK3696
di/dt = 385 mA/s
388.5 420 451.5
TJ = 25 °C

LNK3604 356 475 594

Minimum On-Time tON(MIN) See Note I LNK3694 110 250 390 ns

LNK3696 200 345 490

LNK3604 300 450

Leading Edge TJ = 25 °C
tLEB ns
Blanking Time See Note E LNK3694 / LNK3696 140 215

Thermal Shutdown
TSD See Note F 135 142 150 °C
Temperature

Thermal Shutdown
TSD(H) See Note F 75 °C
Hysteresis

15
www.power.co
 LinkSwitch-

Conditions
SOURCE = 0 V; TJ = -40 to 125 °C
Parameter Symbol See Figure 12 Min Typ Max Units
(Unless Otherwise Specified)
Output
TJ = 25 °C 24 27.6
LNK3604
ID = 25 mA
TJ = 100 °C 38 44.2

TJ = 25 °C 17 19.6
ON-State LNK3694
RDS(ON) 
Resistance ID = 86 mA TJ = 100 °C 27 31

TJ = 25 °C 5.3 6.1
LNK3696
ID = 163 mA TJ = 100 °C 8.4 9.7

VBP = 5,4 V VFB

2,1 V, VDS =
LNK3604
J
560 V, T = 125 °C

IDSS1 200
VBP = 5,4 V VFB
OFF-State Drain
2,1 V, VDS = A
Leakage Current LNK3694 / LNK3696
J
720 V, T = 125 °C

VBPP = VBPP + 0.1V,

IDSS2 VDSS = 325 V, TJ 15
= 25 °C

LNK3604 725
VBP = 5,4 V, VFB 2,1 V,
Breakdown Voltage BVDSS V
TJ = 25 °C LNK3694 / LNK3696 900

DRAIN Pin
TJ = 25 °C 50 V
Supply Voltage

Auto-Restart TJ = 25 °C
tAR(ON) 50 ms
ON-Time See Note G

First Off Period 150

Auto-Restart TJ = 25 °C
tAR(OFF) ms
OFF-Time See Note G Subsequent Periods 1500

Auto-Restart
DCAR Subsequent Periods 3 %
Duty Cycle

16
www.power.co
 LinkSwitch-

NOTES:
A. Total current consumption is the sum of IS1 and IDSS when FEEDBACK pin voltage is = 2.1 V (MOSFET not switching) and the sum of I S2 and
IDSS when FEEDBACK pin is shorted to SOURCE (MOSFET switching).
B. Since the output MOSFET is switching, it is difficult to isolate the switching current from the supply current at the DRAIN. An alternative is
to measure the BYPASS pin current at 5.1 V.
C. This current is only intended to supply an optional optocoupler connected between the BYPASS and FEEDBACK pins and not any other
external circuitry.
D. For current limit at other di/dt values, refer to Figures 22, 23, 32 and 33.
E. This parameter is guaranteed by design.
F. This parameter is derived from characterization.
G. Auto-restart on time has the same temperature characteristics as the oscillator (inversely proportional to frequency).
H. The BP/M capacitor value tolerance should be equal or better than indicated below across the ambient temperature range of the target
application.
I. Measured using circuit in Figure 14 with 50  drain pull-up. The width of the drain pulse is measured as the time from V FALL = 42 V to
VRISE = 40 V (VDR = 50 V).

Tolerance Relative to
Nominal BP/M Pin Minimal Capacitor Value
Capacitor Value
Min Max
0,1 F -60% +100%
1F -50% +100%

17
www.power.co
 LinkSwitch-

470 k
470 
5W S2
S1

/M
BP
50 V 0,1 F 50 V

S
PI-7850-033016

Figure 12. LinkSwitch-XT2 General Test Circuit.

50  FB BP/M

DS
0,1 F
VDR

PI-7899-031816

Figure 13. LinkSwitch-XT2 Duty Cycle Measurement. Figure 14. LinkSwitch-XT2 Minimum On-Time Test Circuit.

T1 T2

VDR
VFALL VRISE

TON_MIN = T 2 - T1

0V

PI-7898-031716

Figure 15. LinkSwitch-XT2 Minimum On-Time Measurement.

18
www.power.co
 LinkSwitch-

Typical Performance Characteristics

1.1 1.4

PI-8814-
PI-8813-
1.2

1.0

Drain Current IDS

0.8
Breakdown

LNK3604 LNK369X LNK3604

1.0
0.6
Voltage

0.4

0.2

0.9 0
-50 -25 0 25 50 75 100 125 150 0 100 200 300 400 500 600 700 800
Junction Temperature (C) Drain Voltage VDS (V)
Figure 16. Breakdown vs. Temperature. Figure 17. Maximum Allowable Drain Current vs. Drain Voltage.

0.6
1000
0.5
PI-8815-

PI-8816-
25 C
Drain Current IDS

0.4 LNK3604
Drain Capacitance

100
100 C
0.3

0.2 10 LNK3604

0.1

0
1
0 2 4 6
8 10 12 14 16 18 20 0 50 100 150 200 250 300 350 400 450
Drain Voltage VDS (V) Drain Voltage (V)
Figure 18. Output Characteristics. Figure 19. COSS vs. Drain Voltage.

1.2 1.2
PI-8196-
PI-8195-

1.0 1.0
Limit (Normalized to
Limit (Normalized

Reduced Current

0.8
Default Current

0.8

0.6
Normalized ILIM = 1 Scaling Factors: 0.6 Normalized ILIM = 1 Scaling Factors:
LNK3604 65 mA/ s 257 mA LNK3604 65 mA/ s 205 mA
0.4 LNK3604 415 mA/ s 317 mA LNK3604 415 mA/ s 258 mA
0.4

0.2
0.2

0.0
0.0
-50 0 50 100 150
-50 0 50 100 150
Junction Temperature (°C)
Junction Temperature (°C)
Figure 20. Default Current Limit vs. Junction Temperature. Figure 21. Reduced Current Limit vs. Junction Temperature.

19
www.power.co
 LinkSwitch-

Typical Performance Characteristics

1.4 1.4

PI-8151-
PI-8150-
1.2 1.2

1.0

Normalized Current
1.0
Normalized Current

0.8 0.8

0.6 0.6
ScalingNormalized Normalized Factors: di/dt = 1ILIM = 1 ScalingNormalized Normalized Factors: di/dt = 1ILIM = 1
0.4 LNK3604 65 mA/ s 257 mA 0.4 LNK3604 65 mA/ s 205 mA

0.2 0.2

0.0
0.0
1 3 3 4 5 6 1 3 3 4 5 6
Normalized di/dt Normalized di/dt
Figure 22. Default Current Limit vs. di/dt. Figure 23. Reduced Current Limit vs. di/dt.

1.2

PI-8817-
1.0
Output Frequency

LNK3604
(Normalized to 25

0.8

0.6

0.4

0.2

0.0
-50 0 50 100 150
Junction Temperature (°C)
Figure 24. Output Frequency vs. Junction Temperature.

20
www.power.co
 LinkSwitch-

Typical Performance Characteristics

1.2 Scaling Factors: LNK3694 1.0

0.6
LNK3696 3.3 Scaling Factors:
1.0 LNK3694 1.0

PI-8803-
PI-8802-
0.5 LNK3696 3.3
25 C
Drain Current IDS

0.8

Drain Current IDS

0.4

0.6 100 C
0.3

0.4
0.2

0.2
0.1

0
0 0
125 250 375 500 625 750 875 1000 0 5 10 15 20
Drain Voltage VDS (V) Drain Voltage VDS (V)
Figure 25. Maximum Allowable Drain Current vs. Drain Voltage. Figure 26. Output Characteristics.

10000
1.2
Scaling Factors: LNK3694 1.0
di/dt (Normalized to 25
PI-8804-

LNK3696 3.3

PI-8805-
Default Current Limit at Low
1.0
1000
Drain Capacitance

0.8

100
0.6
Normalized ILIM = 1
Scaling Factors:
0.4 LNK3694 33 mA/s 260 mA
10
LNK3696 60 mA/s 482 mA
0.2

1
0.0
0 100 -50 -30 -10 10 30 50 70 90 110 130 150
200 300 400 500
Drain Voltage (V) Junction Temperature (°C)
Figure 27. COSS vs. Drain Voltage. Figure 28. Default Current Limit vs. Junction Temperature.

1.2
di/dt (Normalized to 25

PI-8806-
Default Current Limit at High

1.0

0.8

0.6
Normalized ILIM = 1
Scaling Factors:
0.4 LNK3694 210 mA/s 287 mA
LNK3696 385 mA/s 535 mA
0.2

0.0
-50 -30 -10 10 30
50 70 90 110 130 150
Junction Temperature (°C)

21
www.power.co
 LinkSwitch-
Figure 29. Default Current Limit vs. Junction Temperature.

22
www.power.co
 LinkSwitch-

Typical Performance Characteristics

1.2
1.2

PI-8807-
di/dt (Normalized to 25

di/dt (Normalized to 25
Reduced Current Limit at High
Reduced Current Limit at Low

PI-8808-
1.0
1.0

0.8
0.8

0.6
0.6
Normalized ILIM = 1 Normalized ILIM = 1
0.4 Scaling Factors: Scaling Factors:
0.4 LNK3694 210 mA/s 230 mA
LNK3694 33 mA/s 205 mA
LNK3696 60 mA/s 375 mA LNK3696 385 mA/s 420 mA
0.2 0.2

0.0
0.0
-50 -30 -10 10 30
50 70 90 110 130 150 -50 -30 -10 10 30 50 70 90 110 130 150
Junction Temperature (°C) Junction Temperature (°C)
Figure 30. Reduced Current Limit vs. Junction Temperature. Figure 31. Reduced Current Limit vs. Junction Temperature.

1.2 1.2
PI-8810-

PI-8811-
Normalized Standard Current

Normalized Standard Current

1.0 1.0

0.8 0.8

0.6 0.6

0.4 0.4
ScalingNormalized Normalized Factors: di/dt = 1ILIM = 1 ScalingNormalized Normalized Factors: di/dt = 1ILIM = 1
LNK3694 33 mA/ s260 mA LNK3694 33 mA/ s205 mA
0.2 0.2 LNK3696 60 mA/
LNK3696 60 mA/ s482 mA s375 mA

0.0
0.0
1 2 3 4 5 6 7 1 2 3 4 5 6 7
Normalized di/dt Normalized di/dt
Figure 32. Standard Current Limit vs. di/dt. Figure 33. Reduced Current Limit vs. di/dt.

1.2
PI-8809-

1.0
Output Frequency

LNK369X
(Normalized to 25

0.8

0.6

0.4

0.2

0.0
-50 0 50 100 150
Junction Temperature (°C)
Figure 34. Output Frequency vs. Junction Temperature.

23
www.power.co
 LinkSwitch-

PDIP-8C (P Package)

.06 in
 D S .004 (.10) [1,41 mm]
-E- .03 in [0.86 mm]

.10 in
[2.54 mm] Typ

.240 (6.10)
.260 (6.60)
.30 in
.06 in [7,62 mm]
0,200 po [1,41 mm] [5,08 mm]

Pin 1

.356 (9.05)
-D-
.387 (9.83) .30 in
[7,62 mm]
.057 (1.45)
.068 (1.73)
(NOTE 6)

.125 (3.18)
.145 (3.68) .015 (.38) MINIMUM

-T-
SEATING PLANE .008 (.20)
.118 (3.00) .015 (.38)
.140 (3.56)

.300 (7.62) BSC

.100 (2.54) BSC .048 (1.22) .137 (3.48) MINIMUM (NOTE 7)
.014 (.36) .068 (1.73) .300 (7.62)
.022 (.56)  T E D Art. 010 (.25) .390 (9.91)
M

Notes:
Package dimensions conform to JEDEC specification MS-001-AB (Issue B 7/85) for standard dual-in-line (DIP) package with .300 inch row spacing.
Controlling dimensions are inches. Millimeter sizes are shown in parentheses.
Dimensions shown do not include mold flash or other protrusions. Mold flash or protrusions shall not exceed .006 (.15) on any side.
Pin locations start with Pin 1, and continue counter-clock-wise to Pin 8 when viewed from the top. The notch and/or dimple are aids in locating Pin 1. Pin 3 is omitted.
Minimum metal to metal spacing at the package body for the omitted lead location is .137 inch (3.48 mm).

Lead width measured at package body. P08C

Lead spacing measured with the leads constrained to be perpendicular to plane T.
PI-3933b-092920

24
www.power.co
 LinkSwitch-

SMD-8C (G Package)

Notes:
 D S .004 (.10) .046 .060 .060 .046 Controlling dimensions are inches. Millimeter si
Dimensions shown do not include mold flash or
-E- .080

.086
.186 .006 (.15) on any side.
.372 (9.45 ) .286
.240 (6.10 ) Pin1,locations start with
3.Pin
.388 (9.86) .420and continue counter-clock-
.260 (6.60)
 E S .010 (.25) wise to Pin 8 when viewed from the top. Pin 3 is
Minimum metal to metal spacing at the package
Lead width measured at package body.
D and E are referenced datums on the package b

Pin 1 Pin 1
.137 (3.48)
.100 (2.54) (BSC) MINIMUM Solder Pad Dimensions

.356 (9.05)
-D-
.387 (9.83)
.057 (1.45)
.125 (3.18) .068 (1.73)
.145 (3.68) (NOTE 5)

.004 (.10)
.032 (.81) .048 (1.22) .009 (.23)
. 004 (.10) .036 (0.91) 0  - 8
.043 (1.09) .068 (1.73)
.012 (.30) .044 (1.12) G08C
PI-4015b-072320

25
www.power.co
 LinkSwitch-

SO-8C (D Package)
0,10 (0,004) C A-B 2X
2 DETAIL A
4 B 4.90 (0.193) BSC

4
D
8 5

GAUGE PLANE

SEATING PLANE
C
2 3.90 (0.154) BSC 6.00 (0.236) BSC o
0-8
1.04 (0.041) REF 0.25 (0.010) BSC

0.10 (0.004) C D
0.40 (0.016)
2X 1
Pin 1 ID 4 0.20 (0.008) C 1.27 (0.050)
1.27 (0.050) BSC 2X
7X 0,31 - 0,51 (0,012 - 0,020)
0,25 (0,010) M C A-B D
1.35 (0.053) 1.25 - 1.65
1.75 (0.069) (0.049 - 0.065) DETAIL A
0.10 (0.004)
0.25 (0.010) 0.10 (0.004) C H
7X
SEATING PLANE

C 0.17 (0.007)
0.25 (0.010)

Reference Solder Pad Dimensions +

Notes:
JEDEC reference: MS-012.
Package outline exclusive of mold flash and metal burr.
2.00 (0.079) 4.90 (0.193) Package outline inclusive of plating thickness.
Datums A and B to be determined at datum plane H.
Controlling dimensions are in millimeters. Inch dimensions are shown in parenthes
+ +
+

1.27 (0.050) 0.60 (0.024)

D07C PI-4526-012315

26
www.power.co
 LinkSwitch-

PDIP-8C (P) and SMD-8C (G) PACKAGE MARKING

A
1630
LNK3604P 3Z380J C
D

Power Integrations Registered Trademark

Assembly Date Code (last two digits of year followed by 2-digit work week)
Product Identification (Part #/Package Type)
Lot Identification Code

PI-8127-100516

SO-8C (D) PACKAGE MARKING

A
1630
LNK3604D 4D426EC
D

Power Integrations Registered Trademark

Assembly Date Code (last two digits of year followed by 2-digit work week)
Product Identification (Part #/Package Type)
Lot Identification Code

PI-8126-100516

27
www.power.co
 LinkSwitch-

MSL Table

Part Number MSL Rating

LNK3604P S.O.

LNK3694P S.O.

LNK3696P S.O.

LNK3604G 3

LNK3694G 3

LNK3696G 3

LNK3604D 1

ESD and Latch-Up

Test Conditions Results

Latch-up at 125 °C EIA/JESD78 > ±100 mA or > 1.5  VMAX on all pins

Human Body Model ESD EIA/JESD22-A114-A > ±2 kV on all pins

Machine Model ESD EIA/JESD22-A115-A > ±200 V on all pins

Part Ordering Information

• LinkSwitch Product Family
• XT2 Series Number (725 V / 900 V)
• Package Identifier
G Plastic Surface Mount SMD-8C
P Plastic PDIP-8C
D Plastic SO-8C
• Tape & Reel and Other Options
Tape and Reel, 1 k pcs minimum for G Package. 2.5 k pcs for D Package.
LNK 3604 G - TL TL Not available for P Package.

28
www.power.co
 LinkSwitch-

Revision Notes Date

A Code B. 10/16
B Code S. 11/16
C Code A. 11/16
D Corrected DRAIN Pin Peak Current to match Figure 17 and Corrected Note 2 in Absolute Maximum Ratings. 01/06/17
D Corrected Notes 1 and 2 in Table 1, updated Figure 5 and Reference Designator on page 5. 01/16/17
E Added LNK3694 and LNK3696 parts. 09/18
F Updated 900 V MOSFET VAC range in Table 1. 12/18
G Updated ESD and Latch-Up table Results column. 04/19
H Added Max values for IS2 and added IDSS2 at TJ - 125 °C 08/19
Moi Updated ESD and Latch-Up table. 01/20
J Updated per PCN-20321. 08/20
K Updated package drawings PDIP-8C and SMD-8C. 10/20

29
www.power.co
 LinkSwitch-

Notes

30
www.power.co
 LinkSwitch-

For the latest updates, visit our website: www.power.com

Power Integrations reserves the right to make changes to its products at any time to improve reliability or manufacturability. Power Integrations does
not assume any liability arising from the use of any device or circuit described herein. POWER INTEGRATIONS MAKES NO WARRANTY HEREIN AND
SPECIFICALLY DISCLAIMS ALL WARRANTIES INCLUDING, WITHOUT LIMITATION, THE IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS
FOR A PARTICULAR PURPOSE, AND NON-INFRINGEMENT OF THIRD PARTY RIGHTS.
Patent Information
The products and applications illustrated herein (including transformer construction and circuits external to the products) may be covered by one or
more U.S. and foreign patents, or potentially by pending U.S. and foreign patent applications assigned to Power Integrations. A complete list of
Power Integrations patents may be found at www.power.com. Power Integrations grants its customers a license under certain patent rights as set
forth at www.power.com/ip.htm.
Life Support Policy
POWER INTEGRATIONS PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS
WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF POWER INTEGRATIONS. As used herein:
1. A Life support device or system is one which, (i) is intended for surgical implant into the body, or (ii) supports or sustains life, and (iii)
whose failure to perform, when properly used in accordance with instructions for use, can be reasonably expected to result in significant
injury or death to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause
the failure of the life support device or system, or to affect its safety or effectiveness.
Power Integrations, the Power Integrations logo, CAPZero, ChiPhy, CHY, DPA-Switch, EcoSmart, E-Shield, eSIP, eSOP, HiperPLC, HiperPFS,
HiperTFS, InnoSwitch, Innovation in Power Conversion, InSOP, LinkSwitch, LinkZero, LYTSwitch, SENZero, TinySwitch, TOPSwitch, PI, PI Expert,
PowiGaN, SCALE, SCALE-1, SCALE-2, SCALE-3 and SCALE-iDriver, are trademarks of Power Integrations, Inc. Other trademarks are property of
their respective companies. ©2020, Power Integrations, Inc.

Power Integrations Worldwide Sales Support Locations

World Headquarters Germany (AC-DC/LED Sales) Italy Singapore

5245 Hellyer Avenue Einsteinring 24 Via Milanese 20, 3rd. Fl. 51 Newton Road
San Jose, CA 95138, USA 85609 Dornach/Aschheim 20099 Sesto San Giovanni (MI) Italy #19-01/05 Goldhill Plaza
Main: +1-408-414-9200 Germany Phone: +39-024-550-8701 Singapore, 308900
Customer Service: Tél. : +49-89-5527-39100 e-mail: [email protected] Phone: +65-6358-2160
Worldwide: +1-65-635- e-mail: [email protected] e-mail: [email protected]
Japan
64480
Germany (Gate Driver Sales) Yusen Shin-Yokohama 1-chome Taiwan
Amériques : +1-408-414-9621
HellwegForum 1 Bldg. 1-7-9, Shin-Yokohama, 5F, No. 318, Nei Hu Rd., Sec. 1
e-mail: [email protected]
59469 Ense Kohoku-ku Yokohama-shi, Nei Hu Dist.
China (Shanghai) Germany Kanagawa 222-0033 Japan Taipei 11493, Taiwan R.O.C.
Rm 2410, Charity Plaza, No. 88 Tél. : +49-2938-64-39990 Téléphone : +81-45-471-1021 Téléphone : +886-2-2659-4570
North Caoxi Road e-mail: [email protected] e-mail: [email protected] e-mail: [email protected]
Shanghai, PRC 200030
India Korea UK
Téléphone : +86-21-6354-6323
#1, 14th Main Road RM 602, 6FL Building 5, Suite 21
e-mail: [email protected]
Vasanthanagar Korea City Air Terminal B/D, 159- The Westbrook
China (Shenzhen) Bangalore-560052 India 6 Samsung-Dong, Kangnam-Gu, Centre Milton Road
17/F, Hivac Building, No. 2, Keji Téléphone : +91-80-4113-8020 Seoul, 135-728, Korea Cambridge
Nan 8th Road, Nanshan District, e-mail: [email protected] Téléphone : +82-2-2016-6610 CB4 1YG
Shenzhen, China, 518057 e-mail: [email protected] Téléphone : +44 (0) 7823-557484
Téléphone : +86-755-8672-8689 e-mail: [email protected]
e-mail: [email protected]

31
www.power.co