CHAPITRE A2 : LOGIQUE COMBINATOIRE

Objectifs : - Résoudre un problème de logique combinatoire

- Mettre en œuvre un circuit combinatoire

A- LE COMPARATEUR

1- PRINCIPE

Un comparateur binaire est un circuit logique qui effectue la comparaison entre 2 nombres binaires
généralement notés A et B.
Il possède 3 sorties notées A = B, A > B et A < B qui indiquent le résultat de la comparaison comme
suit :
Si le nombre A est égal au nombre B (A = B), la sortie A = B passe à l'état 1 tandis que les sorties A > B
et A < B passent à l'état 0.
Si le nombre A est strictement supérieur au nombre B, seule la sortie A > B passe à l'état 1.
Si le nombre A est strictement inférieur au nombre B, seule la sortie A < B passe à l'état 1.

2- COMPARATEUR 1 bit

Soit à comparer les deux nombres binaires A = a0 et B = b0.

Soient S1 = A = B S2 = A > B et S3 = A < B

S1 = S2 = S3 =

Schéma logique

1
3- COMPARATEUR 4 BITS

Soit à comparer : A = a3.a2.a1.a0 et B = b3.b2.b1.b0

a/ (A=B ) = 1 Si a3 = b3 ET a2 = b2 ET a1 = b1 ET a0 = b0

Donc :

S1 =

b/ (A>B ) = 1 Si (a3 > b3) OU (a3 = b3 ET a2 > b2) OU (a3 = b3 ET a2 = b2 ET a1 > b1)

OU (a3 = b3 ET a2 = b2 ET a1 = b1 ET a0 > b0)

Donc :

S2 =

c/ (A < B) =1 Si on remplace dans la démarche ci-dessus le symbole > par <, d'où :

S3 =

4- COMPARATEUR INTÉGRÉ : 7485

Le circuit intégré 7485 est un comparateur 4 bits, .

De plus, il dispose de 3 entrées notées A = B, A > B et A < B qui autorisent la mise en cascade de
plusieurs circuits comparateurs du même type.
Ainsi, on peut comparer des nombres de 8, 12, 16 bits....
Le brochage du circuit 7485

Avec ce circuit on compare

le nombre A composé des bits
A3, A2, A1 et A0
(A3 = MSB et A0 = LSB)
avec le nombre B composé des
bits
B3, B2, B1 et B0
(B3 = MSB et B0 = LSB).

2
 Table de vérité

Si l'on souhaite que la sortie A = B passe à l'état 1 chaque fois que les deux nombres binaires sont
égaux, il suffit de porter l'entrée A = B à l'état 1, l'état des entrées A < B et A > B n'ayant alors pas
d'importance.

Si l'on souhaite que la sortie A > B passe à l'état 1 également dans le cas où les deux nombres
binaires sont égaux, il suffit de porter l'entrée A > B à l'état 1 et de porter les entrées A < B et A = B à
l'état 0.

Dans cette configuration de l'état des entrées A > B, A < B et A = B, la sortie A > B est à l'état 1 lorsque
le nombre binaire A est supérieur au nombre binaire B ou quand ces deux nombres sont égaux. Elle
indique donc si A B.

De même, en portant l'entrée A < B à l'état 1 et les entrées A > B et A = B à l'état 0, la sortie A < B
indique le nombre binaire A est inférieur ou égal au nombre binaire B.

En mettant en série deux comparateurs 7485, on peut comparer deux nombres de 8 bits. Il suffit de
relier la sortie A = B du premier comparateur à l'entrée correspondante du second et de faire de même
avec les sorties A > B et A < B.

3
Ainsi, on compare le nombre A formé des 8 bits A7 à A0 (A7 = MSB et A0 = LSB) et le nombre B formé
des 8 bits B7 à B0 (B7 = MSB et B0 = LSB).

Le premier circuit compare les poids faibles de A avec le poids faibles de B. Le résultat de cette
comparaison est transmis aux entrées A < B, A = B et A > B du deuxième circuit.

Celui-ci compare les poids forts de A avec les poids forts de B et, en fonction du résultat de la
comparaison des bits de poids faibles de A et B, indique sur ses sorties A > B, A = B et A < B le résultat
de la comparaison des nombres A et B.

B- L’UNITE ARITHMETIQUE ET LOGIQUE ( UAL )

1- PRESENTAION :

Le rôle de l'UAL est de réaliser des opérations logiques et arithmétiques de base :

-Opérations logiques bit à bit " ET, OU, NON, XOR…".
-Opérations arithmétiques "addition, soustraction, complémentations à 1 ou à 2..."
-Comparaisons
-Décalages et rotations.

2- CONSTITUTION :

L'UAL comporte :

- Deux entrées A et B sur lesquelles on présente

les données à traiter "les opérandes".

-Une sortie F donnant le résultat de l'opération

effectuée.

-Une entrée Commande permettant le choix de

l'opération à effectuer.

-Une sortie Etat donnant l'état de l'UAL après

exécution de l'opération.

4
3- REALISATION DES UALs :

Les UALs existent, sous forme de circuits intégrés indépendants, ou intégrées

dans d'autres circuits numériques spécialisés tels que les microprocesseurs ou les
micro contrôleurs.
Pour une UAL simple on trouve la conbinaison des opérateurs suivantes :NON , ET , OU , XOR ,
MULTIPLEXEUR

MULTIPLEXEUR
Principe :
a0 a 0'
a1 lgi ne de transm si s oi n a 1'
a2 a 2'
a3 . a 3'
. .
. .
. .
lgi ne de synch ron si a toi n
X X '

Lorsqu’on désire transmettre des informations en parallèle, cela exige autant de lignes d’informations.
Pour simplifier la liaison on réunit au départ les informations sur une seule ligne (multiplexage) et à
l’arrivée on répartit ces informations sur plusieurs lignes (démultiplexage). En synchronisant les
commandes des sélecteurs X et X’ on peut transmettre les informations a0 .a1 .a2 et a3 vers les sorties
a’0 .a’1 .a’2 et a’3 respectivement.
1-1: Schéma équivalent:

Il s’agit de transférer vers la sortie S, soit l’information x soit l’information y, E étant une entrée
d’aiguillage ou d’adresse telle que :
Si E= 0 on a S= x
Si E= 1 on a S= y

Table de vérité : Tableau de Karnaugh: Schéma logique à portes NAND:

E
X
Y y
E 00 01 11 10 S
x y E S
0 0 0 0 0 0 0 1 1
0 0 1 0 x
1 0 1 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 1

5
Exemple de multiplexeur en circuit integré :

Pour aiguiller 2n informations vers une sortie il faut n entrées d’aiguillage ( d’adresse ).
Dans la pratique il existe des multiplexeurs à 8 entrées et 3 entrées d’aiguillage tels que le 74HC151.

DESCRIPTION DES PATTES:

N° de patte Symbole Nom et Fonction

4, 3, 2, 1, 15, 14, 13, I0 à I7 entrées

12
5 Y sortie

6 Y Sortie compl

7 E enable input (active

LOW)

8 masse ( 0V )

11, 10, 9 S0, S1, S2 Entrées

d’aiguillage
16 VCC Polarisation
(+Vcc )

TABLE DE VERITE

ENTREES SORTIES
E S2 S1 S0 I0 I1 I2 I3 I4 I5 I6 I7 Y Y

X X X X X X X X X X XH L L

L L L L X X X X X X X H L
L L L L H X X X X X X X L H
L L L H X L X X X X X X H L
L L L H X H X X X X X X L H
L L H L X X L X X X X X H L
L L H L X X H X X X X X L H
L L H H X X X L X X X X H L
L L H H X X X H X X X X L H
L H L L X X X X L X X X H L
L H L L X X X X H X X X L H
L H L H X X X X X L X X H L
L H L H X X X X X H X X L H
L H H L X X X X X X L X H L
L H H L X X X X X X H X L H
L H H H X X X X X X X L H L
L H H H X X X X X X X H L H

LES DÉMULTIPLEXEURS
Les démultiplexeurs sont des circuits dont la fonction est inverse de celle des multiplexeurs.
En effet, ils possèdent une seule entrée de donnée et plusieurs sorties ou «voies».
L'information, présente sur l'entrée de donnée, est aiguillée vers la sortie sélectionnée par l'état des
entrées de commande. Les sorties non sélectionnées se positionnent à l'état 1.
6
4. 1. - LE DÉMULTIPLEXEUR A DEUX VOIES
Le schéma symbolique et l'équivalent mécanique d'un démultiplexeur à 2 voies sont présentés à la
figure suivante.

La donnée présente en D est aiguillée vers S0 ou S1 selon l'état de l'entrée de commande A.

En général pour A = 0, la sortie S0 est sélectionnée et pour A = 1 c'est la sortie S1 ; la sortie non
sélectionnée étant à l'état 1.
Le circuit combinatoire qui réalise la fonction du démultiplexeur à 2 voies doit donc correspondre à la
table de vérité suivante.

De cette table, on déduit immédiatement que S0 = A + D.

Pour trouver l'équation la plus simple de S1, dressons le tableau de Karnaugh

Les deux groupements et D nous donnent l'équation de S1 suivante :

S1 = + D
Si nous désirons réaliser le circuit combinatoire avec des portes NAND, il faut transformer les
expressions A + D et + D à l'aide du théorème de DE Morgan :

Les expressions et nous conduisent au schéma logique suivant.

7
EXEMPLE DE DÉMULTIPLEXEUR INTÉGRÉ A QUATRE VOIES : LE 74LS139
Le circuit intégré 74LS139 contient deux démultiplexeurs à 4 voies. Chacun d'eux possède 2 entrées de
sélection A et B, une entrée de données G et 4 sorties (Y0 à Y3).
Le brochage, la table de vérité et le schéma logique de ce circuit sont donnés à la figure ci-dessous.

On remarque que le nombre binaire formé par l'état des entrées de sélection B et A donne l'indice
décimal de la sortie concernée.
Par exemple, lorsque BA = 10 (soit 2 en décimal), la sortie concernée est Y2.
a- UAL 1 bit réalisant les opérations ET et OU :

8
 Les bits a et b sont les entrées, S le bit de
commande et F la sortie.

Le multiplexeur sélectionne a ET b ou a OU b selon

que S vaut 0 ou 1

b- UAL 1 bit réalisant les opérations ET, OU, NOT et XOR :

c- UAL 1 bit " additionneur-soustracteur " :

d- UAL 1 bit :

e- UAL n bits :

Pour réaliser une UAL n bits, on associe n UALs 1 bit en cascade:

Exemple: UAL 32 bits

9
4- L'UAL EN CIRCUITS SPECIALISES.

Parmi les circuits spécialisés on cite en TTL : 74LS181 / 74LS381 et le 74LS382.

Exemple : Etude du 74LS181

a- Les entrées :

A0 A1 A2 A3 : nombre A et B0 B1 B2 B3 : nombre B
Cn : retenue de poids faible appelée. Cette entrée doit être à “0” pour l’addition et à “1” pour la
soustraction.

b- Les sorties :

F0 F1 F2 F3 : résultat des différentes opérations.

Cn+4 : retenue de poids fort récupérée sur la broche.
( A = B ) : indique l’égalité des deux nombres A et B
X et Y : destinées à la liaison avec un circuit de la famille 74xx182

c- Les commandes:

M : à l’état “Haut” permet de réaliser les fonctions logiques et à l’état “Bas” permet de réaliser les
opérations arithmétique ( et quelques fonctions logiques).
S0 S1 S2 S3 : permettent dans chaque cas (M=0 ou M=1) 16 combinaisons possibles, ce qui permet de
réaliser 32 fonctions différentes.

10
Table de fonctionnement :

Fonction M=1 M=0

S3 S2 S1 S0 Opération logique Cn = 0 Cn = 1

0 0 0 0 F = non A F=A F=A+1

0 0 0 1 F = non (A ou B) F = A ou B F = (A ou B) + 1
0 0 1 0 F = (non A) et B F = A ou (non B) F = (A ou (non B)) + 1
0 0 1 1 F=0 F=-1 F=0
0 1 0 0 F = non (A et B) F = A + (A et (non B)) F = A + (A et (non B)) + 1
0 1 0 1 F = non B F = (A ou B) + (A et (non B)) F = (A ou B) + (A et(non B)) + 1
0 1 1 0 F = A xor B F=A-B-1 F=A-B
0 1 1 1 F = A et (non B) F = (A et (non B)) - 1 F = A et (non B)
1 0 0 0 F = (non A) ou B F = A + (A et B) F = (A + (A et B)) + 1
1 0 0 1 F = non (A xor B) F = A + B F=A+B+1
1 0 1 0 F=B F = (A ou (non B)) + (A et B) F = A ou (non B) + (A et B) + 1
1 0 1 1 F = A et B F = (A et B) - 1 F = A et B
1 1 0 0 F=1 F = A + (A << 1) F=A+A+1
1 1 0 1 F = A ou (non B) F = (A ou B) + A F = (A ou B) + A + 1
1 1 1 0 F = A ou B F = (A ou (non B)) + A F = A (not B) plus A plus 1
1 1 1 1 F=A F=A-1 F=A

11