Fiche de TD3 AO USTO 2023 2024 BEKKOUCHE

Télécharger au format pdf ou txt
Télécharger au format pdf ou txt
Vous êtes sur la page 1sur 2

Université des Sciences et de la Technologie d’Oran USTO–MB Faculté des mathématiques et de l’informatique

Département d’informatique TD AO L2-S3 2023-2024

Fiche de TD N° 3 Architecture des Ordinateurs (AO)

Exercice 1
I. Une mémoire possède 13 lignes d’adresses et 8 lignes de données :
1. Combien de mots binaires peut–on emmagasiner dans cette mémoire et combien de
bits possède ce mot ?
2. Quelle est la capacité totale de cette mémoire (en bits) ?
3. Donner l’architecture réduite de cette mémoire.
II. Lesquelles de ces organisations de mémoire sont plausibles ou envisageables ?
a. Registre d’adresses de 10 bits, 1024 cellules, 08 bits par cellule
b. Registre d’adresses de 10 bits, 1024 cellules, 12 bits par cellule
c. Registre d’adresses de 9 bits, 1024 cellules, 10 bits par cellule
d. Registre d’adresses de 11 bits, 1024 cellules, 10 bits par cellule
e. Registre d’adresses de 10 bits, 10 cellules, 1024 bits par cellule

Exercice 2
Soit une machine avec un registre d’adresse mémoire (RAM) comporte 32 bits, calculer :
1. Le nombre de mots adressable si un mot= 1octet, et si 1 mot= 16 bits. (Dans les deux
cas)
2. La plus haute adresse possible dans les deux cas.
3. La capacité de la mémoire centrale dans les deux cas.
4. Quelle est la taille des registre CO, RI et ACC dans les deux cas.

Exercice 3
Soit une machine dotée d’une mémoire centrale de 256 Méga bits et un registre de donnée 16
bits.
1. Combien de valeur différente peut prendre un mot de cette mémoire ?
2. Donner la taille du bus d’adresse qui permet d’accéder à cette mémoire.
3. Est-ce que cette mémoire peut avoir un mot mémoire de 8 bits ? justifier votre réponse
4. Supposant que processeur travaillant à une fréquence de 2000 MHz, donner le taux de
transfert (théorique) d’un bus de donnée d’un processeur en MOcts/s.
5. Donner l’architecture réduite de cette mémoire.

Exercice 4
Le chargement des données depuis le disque dur vers la mémoire centrale s’effectue via un bus
de 64 bits et la capacite de cette mémoire est de 32 Giga-octets.
1. Donner le nombre de lignes de donnée.
2. Donner le nombre de ligne d’adresse.
3. Donner la taille des registres : RI (Registre d’instruction) et CO (Compteur Ordinal).
4. Donner l’adresse du dernier mot en Binaire et en Hexadécimal.
5. On veut stocker sur cette mémoire des nombres réels. Calculer en Hexadécimale
l’adresse du dixième nombre sachant que le premier nombre est stocké à partir de
l’adresse 1F(16) et que chaque nombre est représenté sur 8 Octets.
Page 1|2
Université des Sciences et de la Technologie d’Oran USTO–MB Faculté des mathématiques et de l’informatique
Département d’informatique TD AO L2-S3 2023-2024

Exercice 5
1. Nous disposons d'une mémoire principale de 64 M mots de 32 bits.
a. Calculer sa capacité en Méga-octets.
b. Déterminer la largeur du bus de données.
c. Déterminer le nombre de bits du bus d'adresse et du registre d'adresse du
microprocesseur associé à cette mémoire.
d. Nous voulons étendre la mémoire principale à 1Go avec des puces de capacité 512Ko.
Calculer le nombre de puces nécessaire à l'extension de cette mémoire.
2. Dans cette mémoire nous avons stocker un tableau de données de 30 éléments, où le
premier élément occupe l'adresse (6F)16 et le troisième élément se trouve à l'adresse (73)16.
a. Déduire le nombre de mots mémoire occupé par un élément du tableau.
b. Calculer l'adresse du dernier élément du tableau.

Exercice 6
1. Si l’intervalle des adresses d’une mémoire va de 0000H à FFFEH. Combien cette
mémoire a de cases ?
2. Si une mémoire possède 5120 emplacements en mémoire. Donner l’intervalle (début et
fin) de ces adresses exprimées en hexadécimal.
3. Si l’intervalle des adresses d’une mémoire va de 0531H à F20DH. Combien cette
mémoire a de cases ?

Page 2|2

Vous aimerez peut-être aussi