ComposantsNonLineaires A Semi Conducteurs

Électronique Électrotechnique Automatique
C OMPOSANTS NON LINÉAIRES À
SEMI - CONDUCTEURS
P REMIÈRE A NNÉE DE L’ESPCI
J ÉRÔME LUCAS
6 décembre 2018
2
Ce polycopié du cours d’électronique de l’ESPCI réalisé avec LATEX 2ε est
mis à votre disposition sous la licence ouverte conçue par Etalab.
LICENCE OUVERTE
OPEN LICENCE
www.etalab.gouv.fr/wp-content/uploads/2014/05/Licence_Ouverte.pdf
www.etalab.gouv.fr/wp-content/uploads/2014/05/Open_Licence.pdf
3
Table des matières
1 Semi-conducteurs 6
1.1 Bases élémentaires de la théorie des bandes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.2 Principaux semi-conducteurs utilisés en électronique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.2.1 Exemple du silicium. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.2.2 Conduction par trous . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.2.3 Recombinaisons électrons-trous . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.3 Dopages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2 La jonction PN 8
2.1 Écrantage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.2 La jonction PN comme composant électronique : La diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.3 Caractéristique statique courant/tension de la diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3 Utilisation des diodes 12

3.1 Stratégies de calcul . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
3.2 Droite de charge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.3 Montages de base . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.3.1 Redressement simple alternance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.3.2 Redressement double alternance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.3.3 Écrêtage (clamping) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
3.3.4 Détection de crêtes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.3.5 Logique à diodes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.3.6 Diode de roue libre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3.3.7 Pompe à diode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
4 Autres types de diodes 22

4.1 Diodes Zener . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
4.2 Diodes Électroluminescentes (LED) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
4.3 Varicaps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.4 Diodes PIN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
4.5 Diodes Schottky . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4.6 Diodes GUN (Hyperfréquences) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
5 Interaction avec la lumière 26

5.1 Photopiles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
5.2 Photodiodes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6 Critères de choix d’une diode. 30
7 Transistors 30
7.1 Qu’est ce qu’un transistor ? . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
7.2 Utilisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
8 Transistors à effet de champ 30

8.1 MOS canal N (NMOS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.2 MOS canal P (PMOS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
8.3 Caractéristiques statiques des transistors NMOS, modèle de Schichman et Hodges . . . . . . . . . . . . . . . . . 34
8.3.1 Courant de grille . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
8.3.2 Courant drain-source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
8.4 Validité du modèle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
8.4.1 Paramètres d’influences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
8.5 Stratégies de calcul : schémas équivalents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4
8.6 Caractéristique statique des transistors PMOS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
8.6.1 Mises en œuvre comparées des transistors NMOS et PMOS. . . . . . . . . . . . . . . . . . . . . . . . . . 40
8.7 Transistors MOS à apauvrissement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
9 Applications des transistors MOS 41

9.1 MOS en Commutation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
9.1.1 NMOS en pull-down . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
9.1.2 PMOS en pull-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
9.1.3 Exemples d’application d’un NMOS en pull-down. : Pilotage d’une LED ou d’un relais par une porte
logique. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
9.2 Interrupteurs analogiques (Analog switches) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
9.3 Portes logiques CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
9.3.1 L’inverseur MOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
9.3.2 Quelques autres portes CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
9.4 MOS en Amplification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
9.4.1 Petit signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
9.4.2 Schéma équivalent petit signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
9.4.3 Méthodologie d’analyse du fonctionnement en petit signal d’un amplificateur à MOS. . . . . . . . . . . 51
10 Transistors bipolaires à jonction 53

10.1 Fonctionnement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
10.2 Caractéristiques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
10.3 Paramètres d’influences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
10.3.1 Effet de la Température . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
10.3.2 Variation de β avec la fréquence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
11 Applications des transistors à jonction 57

11.1 BJT en Commutation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
11.2 BJT en Amplification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
11.2.1 Schéma équivalent petit signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
11.2.2 Les trois montages de base des transistors bipolaires . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
11.2.3 Polarisation et emballement Thermique . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
11.2.4 Mise en œuvre d’un montage à émetteur commun, montage Cascode . . . . . . . . . . . . . . . . . . . . 62
5
1 Semi-conducteurs
De façon simplifiée, un conducteur est un matériau qui conduit l’électricité grâce à la présence de charges ou porteurs
de charges mobiles en son sein. Dans les solides ces charges sont en général des électrons. Les isolants quant à eux sont
des matériaux dans lesquels les charges ou porteurs de charges sont très rares ou inexistants.
1.1 Bases élémentaires de la théorie des bandes

Dans un conducteur solide, à cause de l’interaction entre les atomes, il peut apparaitre un niveau d’énergie quantifié au
dessus du niveau d’énergie des orbitales de chaque atome dans lequel les électrons peuvent se déplacer. C’est la bande de
conduction présentée figure 1. Cette bande est séparée de la bande de valence par une bande interdite. La bande de valence
résulte de la mise en commun d’électrons périphériques dans les liaisons covalentes. L’existence et la taille de la bande
interdite dépend du ou des matériaux constituants le solide, de sa structure (amorphe ou cristallin) et de sa température.
Bande de conduction
Niveau d’énergie
Ecart inter-bande
Bande de valence
F IGURE 1 – Bandes d’énergie dans un solide
La bande de conduction existe toujours pour les conducteurs. Pour les isolants, cette bande de conduction n’existe pas.
Un semi-conducteur présente la même structure de bande qu’un conducteur, à ceci près qu’à basse température (0°K)
la bande de conduction est vide. Elle se peuple avec la température. Un semi-conducteur est donc plus ou moins conducteur
en fonction de la température.
1.2 Principaux semi-conducteurs utilisés en électronique

Les semi-conducteurs utilisés en électronique sont des mono-cristaux fabriqués artificiellement grâce à une technique
de croissance appelée épitaxie. Ce sont principalement des mono-cristaux de :
— Silicium, pour la très grande majorité des applications,
— Germanium, semi-conducteur historique dont l’usage a été abandonné,
— AsGa (Arsenure de galium), très utilisé pour les applications en micro ondes (fréquences de l’ordre de 1 à
100 GHz) .
Couche K L M
1.2.1 Exemple du silicium.
Nb électrons 2/2 8/8 4/8
Numéro atomique Z = 14. Les électrons sont donc répartis de la façon suivante : .
Il y a donc 4 électrons dans la bande de valence. La figure suivante présente la structure en terme de liaisons covalentes
d’un cristal de silicium à très basse température.
e−
Si Si Si
Si Si Si
Liaisons covalentes
6
Cette figure montre la répartition des électrons dans la bande de valence. Il n’y a pas, à cette température, d’électron
dans la bande de conduction.
Lorsque la température s’élève (température ambiante), certaines des liaisons covalentes sont cassées par l’agitation
thermique et certains électrons passent dans la bande de conduction. On a alors, comme représenté dans la figure ci
dessous, libération d’un électron. Ce dernier vient peupler la bande de conduction et il y a apparition d’un ion positif de
Silicium et d’un trou dans la liaison covalente cassée.
Électron devenu libre
Si Si Si
e−
Trou dans la liaison covalente
Si Si Si
Ion positif
Ce phénomène est proportionnellement nombre d’atomes peu important, Il est de l’ordre de 3 pour 1013 liaisons à
300 °K. Il est néanmoins suffisant pour que le silicium devienne conducteur, même si il reste un mauvais conducteur :
Silicium 2, 52 10−4 S/m

.
Cuivre 59, 6 106 S/m
Ce type de semi-conducteur naturel est dit semi-conducteur intrinsèque.
1.2.2 Conduction par trous
Il est très important de noter que le trou créé lors de la rupture de la liaison covalente participe lui aussi à la conduction.
Les électrons encore liés aux atomes (les électrons dans la bande de valence) peuvent en effet changer d’atome comme
présenté figure 2
Trou dans la liaison covalente
1
Séquence de déplacement
Déplacement éléctronique
Déplacement apparent du trou
F IGURE 2 – Déplacement d’un trou.
Les électrons de valence sont cependant bien plus liés à leur atome que les électrons de la bande de conduction. En
conséquence la mobilité des trous est bien plus faible que celle des électrons de conduction. L’équation 1 permet de définir
la mobilité des porteurs de charge.
V(m/s) = µE (1)
7
Dans cette équation, E est le module du champ électrique vu par le porteur de charge, µ sa mobilité et V sa vitesse
d’équilibre, conséquence du champ électrique. On voit ainsi que les mobilités s’expriment par exemple en m2 V −1 s−1 .
Les valeurs des mobilités des trous et des électrons sont les suivantes : Électrons 1500 cm2 /Vs .
Trous 475 cm2 /Vs
Finalement, on peut retenir que la mobilité des électrons est environ trois fois plus grande que celle des trous :
µe− ≈ 3 × µTrous (2)
1.2.3 Recombinaisons électrons-trous
Lorsqu’un électron libre rencontre un trou, il a évidement tendance à reprendre la place libre qui correspond à un
niveau d’énergie plus faible. Ce phénomène spontané est un phénomène de relaxation appelé recombinaison électron-
trou. La différence d’énergie est convertie selon le semi-conducteur soit en phonon (vibrations du réseau cristallin) soit en
photon comme présenté dans la figure ci-dessous. En ce qui concerne le silicium compte tenu des niveaux d’énergie mis
en jeu, c’est en phonons. Il n’existe en effet pas de LED (Diodes Électroluminescence) en silicium.
Bande de conduction e−
Niveau d’énergie
Photons
Bande interdite ou
Phonons
Bande de valence
e−
~r
Exitation Relaxation
La création des paires électron-trou et la recombinaison sont deux phénomènes concurrents qui s’équilibrent à une
valeur qui dépend de la température.
1.3 Dopages
ր un trou
En considérant l’exemple du silicium, on voit qu’une liaison covalente cassée donne lieu à 7−→ un électron libre .
ց un ion positif
Le dopage consiste à favoriser la création de trous ou d’électrons libres en insérant de façon contrôlée dans la maille
cristalline des ions positifs ou négatifs qui constituent des impuretés vis à vis du cristal.
Pour le silicium : Ions + (Bore, 3 e− de valence) =⇒ création d’un trou Dopage p
Ions - (Phosphore, 5 e− de valence) =⇒ création d’un électron libre Dopage n
Le taux d’impureté doit être contrôlé très précisément lors de l’épitaxie du cristal car la concentration de porteurs
(trous ou électrons) en dépend. On créé ainsi des semi-conducteurs plus ou moins dopés : p, p+ ,p++ ou n, n+ ,n++ .
Les semi-conducteurs à dopage créés par impureté sont dit extrinsèques.
2 La jonction PN
On crée une jonction dite “métallurgique” entre un barreau de semi-conducteur N (dopé n) et un autre dopé p (semi-
conducteur P). Jonction “métallurgique” (analogie avec la soudure ?) signifie qu’il ne s’agit pas d’un simple contact entre
deux matériaux ce qui pourrait créer des barrières de potentiels, mais que l’on a un cristal continu dont le dopage change
à la jonction.
À la jonction, les électrons majoritaires dans la zone N ont tendance à diffuser vers la zone P, et les trous de la zone P
vers les zones N à cause du gradient de concentration de chacune des espèces de porteurs. Cela crée une zone de déplétion
8
Diffusion des porteurs libres
à cause du gradient de concentration
P N
Électrode
p+ p+ e− e−
p+ p+
p+ p+ p+ e− e−
p+ e− e−
p+ Électrode
p+ p+ e− e− e− e−
x
Zone de déplétion =⇒ isolante
Densité de charge ρ
ρ >0
x
ρ =0 ρ =0
(zone neutre) (zone neutre)
div(ε E) = ρ =⇒ dEx = ρε dx
ρ <0
Ex
Champ Électrique
Sens du champ éléctrique
x
E=0 Les électrons sont rappelés à droite,
(zone conductrice) les trous à gauche. C’est une force
~F = q~E
Emax de rappel qui s’oppose au gradien
de concentration
Potentiel V V = 0.6 Volts
(Silicium à 20 C)
x
V =0
Par choix ~
~E = −gradV
E = − dV
dx
R
V = − Ex dx + cste
F IGURE 3 – Modèle simplifié de la jonction PN en circuit ouvert.
isolante comme présenté figure 3. On peut remarquer que les mobilités des trous et des électrons n’étant pas les mêmes,
la zone de déplétion n’est pas symétrique.
La jonction présente alors un profil de densité de charge selon son axe x tel que celui représenté dans cette même
figure. Il est alors possible de calculer le champ électrique résultant. En prenant le potentiel V nul pour l’électrode de la
zone P, on en déduit la courbe de potentiel présentée. On voit qu’il apparait dans la jonction une barrière de potentiel.
Cette dernière vaut 0.6 Volts à 20°C pour le silicium avec les valeurs de dopage usuelles.
9
2.1 Écrantage
Nous venons de voir que la diode présente une barrière de potentiel
interne. Pourtant, si l’on mesure le potentiel au bornes d’une jonction
V
avec le dispositif de droite par exemple : P N
On mesure un potentiel nul.

Très grand
R
Ceci est dû à l’écrantage du potentiel par les charges libres (p+ et e− )
i
présentes dans la jonction PN qui se déplacent pour venir rééquilibrer le
P N e−
potentiel.
En effet, le schéma équivalent du système de mesure est le suivant : Électrode 0.6 V
Barrière de potentiel
interne
La résistance R est celle du voltmètre, mais c’est aussi celle de l’environnement (par exemple l’air ambiant) dès
l’instant de la fabrication. Elle est grande, néanmoins les charges se déplacent tout de même pour venir équilibrer (écranter)
le potentiel interne. Lorsque le régime statique est atteint, i = 0, et l’on mesure un potentiel nul au bornes de la jonction.
ATTENTION : Cet écrantage n’annule pas les gradients de concentrations de porteurs internes. La densité de charge
globale est nulle, mais les gradients ne le sont pas.
2.2 La jonction PN comme composant électronique : La diode

Le dipôle formé par une jonction PN est une diode. La figure 4 présente son symbole ainsi qu’un moyen mnémotechnique
pour se souvenir de son orientation. Le trait de la cathode peut être complété pour former un N qui localise la position du
dopage n.
Physique P N
Anode Cathode
Symbole
Mnémotech
F IGURE 4 – La jonction PN réalise une diode.
À cause de la zone de déplétion à la jonction, la diode ne conduit pas le courant. Pour que des électrons puissent
traverser la diode, il leur faut vaincre la barrière de potentiel interne. Le comportement de la diode va être différent
selon qu’on la polarise en direct, c’est-à-dire avec une différence de potentiel qui s’oppose à la barrière de potentiel,
où en inverse, c’est-à-dire avec une tension qui renforce cette barrière. Ces deux modes de polarisation reviennent
respectivement à diminuer jusqu’à annuler la zone de déplétion ou à agrandir cette même zone.
V >0 V >0
P N P N
i e−
p+ e− p+ e−
La zone de déplétion diminue La zone de déplétion augmente
et disparait pour V>0.6 V jusqu’à l’avalanche
Polarisation directe Polarisation inverse
F IGURE 5 – Polarisation directe et indirecte de la diode.
10
Remarque 1 : Même avec une zone de déplétion augmentée en polarisation inverse, la diode conduit un peu. Le courant
vaut typiquement quelques dizaines de nA (25 nA pour la 1N4148). Cette conduction est due aux porteurs minoritaires
qui restent présents dans la jonction : les électrons dans la zone P, les trous dans la zone N.
Remarque 2 : Lorsque la tension augmente en polarisation inverse, le champ électrique dans la zone de déplétion
augmente. Les électrons minoritaires de la zone P prennent de la vitesse. Lorsque le potentiel au bornes de la diode
atteint une certaine valeur limite VZ qui dépend du dopage, il y avalanche. Les électrons franchissant la zone de déplétion
ont assez d’énergie pour décrocher certains de ceux engagés dans les liaisons covalentes, qui eux mêmes en décrochent
d’autres. La résistance de la jonction s’écroule.
Cette tension s’appelle la tension Zener. Elle est grande devant 0.6 V pour les diodes classiques (≈20 V pour la
1N4148). Elle est contrôlée et spécifiée pour les diodes dites Zeners.
2.3 Caractéristique statique courant/tension de la diode

La physique du solide permet, avec les considérations qualitatives précédentes, d’établir la caractéristique analytique
de la diode. C’est l’équation 3 dite d’Ebers-Moll :
ID
VD
VD ID = I0 (e Vφ − 1) (3)
Dans cette équation ID est le courant qui traverse la diode, VD est la tension appliquée aux bornes de la diode, Io est le
courant résiduel lorsqu’elle est polarisée en inverse, et Vφ la tension thermique. Cette équation ne décrit cependant pas le
comportement en avalanche de la diode.
Vφ la tension thermique est donnée par l’équation 4
kT
Vφ = (4)
q

 k est la constante de Boltzman
 k = 1, 38 10− 23 J/K
Dans cette expression : T est la température en Kelvin TK =T°C +273.15 .


q est la charge de l’électron q=1, 6 10−19 C
Pour fixer les idées, le tableau suivant donne les valeurs de la tension thermique pour quelques valeurs de la température :
T °C Vφ mV
20 25,3
25 25,7
30 26,1
k
La variation est, compte tenu de l’équation 4, linéaire avec la température avec une pente de q = 0.086 mV/°K.
La caractéristique courant tension pour la diode 1N4148 à 300°K est présentée figure 6.
La caractéristique de la diode dépend de la température au travers du coefficient de tension thermique Vφ . Comme Vφ
augmente avec la température, ID devrait diminuer. La caractéristique devrait se déplacer vers la droite avec la température.
Cependant, le courant inverse I0 dépend aussi de T comme présenté figure 5, où A est un coefficient qui dépend de la diode
11
ID
2 mA
I0
VZ ≈0.6 V (300 K)
0
VD
F IGURE 6 – Caractéristique courant tension de la diode 1N4148 à 300°K.
(matériau et dopage).
I0 = AT 3 (5)
L’effet de la variation de I0 avec la température sur ID est prépondérant sur celui de la variation de Vφ avec la
température ; ID augmente avec T . La caractéristique devrait se déplacer vers la gauche avec la température.
E
Variation avec la température : Considérons le montage suivant :
R
On peut exprimer VD : VD = E − RID .
Cela permet de tracer les droites de charge (CF section 3.2) de la
ID
figure 7-gauche pour les variations de la caractéristique de la diode
avec la température. Ces courbes ont été tracées pour E = 5V. VD
A partir de ce jeu de droites de charge on peut, pour chaque valeur
de la résistance, en déduire la tension aux bornes de la diode en
fonction de la température (figure 7-droite).
On remarque que toutes ces courbes présentent à peu près la même pente. On retrouve alors les valeurs classiquement
admises dans la littérature :
VD ≈ 0.6 V
dVD
= −2 mV/°C
dT
VD = 0, 6 V est la valeur classique dans la littérature francophone pour les diodes en conduction. La littérature Anglo-
saxonne utilise elle plutôt la valeur de 0,7 V. Il fait sans doute plus froid en Angleterre. Cette tension est souvent appelée
tension de seuil de la diode.
3 Utilisation des diodes

La caractéristique réelle de la diode telle que présentée figure 6 est compliquée. On utilise, dès que possible, une des
trois caractéristique simplifiée de la diode :
1. Cas des grands signaux : les tensions mises en œuvres sont grandes devant 0,6 V .
12
Droites de charges et variations avec la température Variation avec la température
5,5 0,9
1 kΩ
5 2 kΩ
0,8 5 kΩ
4,5 100 kΩ 10 kΩ
25 kΩ
4 0,7 100 kΩ
T=100˚C
T=75˚C
T=50˚C
T=25˚C
T=10˚C
3,5
3 0,6
ID mA
VD Volts
2,5 10 kΩ 0,5
2
1,5 0,4
1 10 kΩ
0,3
0,5
0 0,2
0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1 0 10 20 30 40 50 60 70 80 90 100
VD Volts Température ˚C
F IGURE 7 – Variation de la tension au borne d’une diode avec la température.
Dans ce cas on peut souvent négliger la tension de seuil, on utilise la caractéristique simplifiée suivante, dite de la
diode idéale :
ID
VD
0
2. Signaux plus petits : on ne peut alors négliger la tension de seuil. On utilise le modèle de la diode idéale à seuil :
ID
VD
0.6 V
3. Cas des petites variations : si les variations de tensions sont faibles et situées dans la zone du coude de la diode, les
modèles précédents ne donnent en général pas le bon résultat. Il est possible d’affiner en utilisant le modèle de la
diode avec résistance différentielle. La valeur de la résistance différentielle est alors calculée en dérivant l’équation
d’Ebbers-Moll pour obtenir la pente ad-hoc autour du point de fonctionnement considéré.
Ebbers-Moll
ID
Pt de fonctionnement
VD
0.6 V
4. Si aucun des modèles précédents ne convient, on utilise le modèle d’Ebbers-Moll de l’équation 3. Dans tous les
cas, on utilise le modèle le plus simple possible qui permet d’établir les bons résultats. Le bon résultat est celui
qui correspond à ce que l’on peut réaliser et mesurer.
Retenons que :
ON UTILISE TOUJOURS LE MODÈLE LE PLUS SIMPLE POSSIBLE
13
3.1 Stratégies de calcul
La difficulté dans un circuit comportant des diodes consiste à trouver le bon angle d’attaque.
Il est souvent commode de raisonner en courant.
Avec le modèle de la diode idéale à seuil :
— Hypothèse 1 : ID = 0 ; Diode Bloquée
On calcule VD Si VD < 0, 6 V −→ Hypothèse vérifiée
— Hypothèse 2 : ID 6= 0 ; Diode passante ⇐⇒ VD = 0, 6 V

On calcule ID Si ID > 0 −→ Hypothèse vérifiée
L’hypothèse diode bloquée ou passante est bien sûr guidée par le fait que le courant ne peut circuler que de l’anode
vers la cathode dans la diode.
Exemple 1
E ≫ 0,6 V
ID = (E − 0,6)/R
L’hypothèse naturelle ici est diode passante. En effet avec E > 0 le courant ne peut circuler que
du haut vers le bas.
Cette hypothèse amène à ID = (E − 0, 6)/R. Comme ID > 0 l’hypothèse est vérifiée.
VD = 0,6 V
L’hypothèse diode bloquée donnerait VD = E, ce qui invaliderait l’hypothèse.
Sens direct
Exemple 2
E ≫ 0,6 V
ID = 0
L’hypothèse naturelle ici est diode bloquée. La diode ne peut ici laisser circuler le courant que du
bas vers le haut.
Cette hypothèse amène à VD = −E. Comme VD < 0, 6 V, l’hypothèse est vérifiée.
VD = −E
L’hypothèse diode passante donnerait ID = −(E + 0, 6)/R. Dans ce cas ID < 0 ce qui invaliderait
l’hypothèse.
Sens inverse
14
3.2 Droite de charge
Il est essentiel de savoir tracer les droites de charges pour prévoir le comportement de nombreux circuits non linéaires
et diriger les raisonnements. Ce n’est pas un gadget, il faut savoir les tracer et penser à les utiliser.
Exemple : Tracé de la droite de charge correspondant au comportement en température de la section 2.3.
On calcule VD
E ≫ 0,6 V
VD = E − RID
ID
On peut alors exprimer ID :
VD 1 E
ID = − VD +
R R
On voit que c’est l’équation d’une droite de pente − R1 qui intercepte l’axe des ordonnées en ER , et
l’axe des abscisses en E. On trace alors facilement la droite de charge comme présenté ci-dessous.
Le résultat est obtenu ici avec le modèle d’Ebbers-Moll comme le permet le tracé de la droite de
charge, et non avec le modèle de la diode idéale à seuil comme dans la section précédente.
E
R
ID Pente − R1
V
0 E
VD E −VD
Conseil : Pensez à tracer les droites de charge pour comprendre ce qui se passe, avant de vous lancer dans les calculs.
3.3 Montages de base

Ici suivent des exemples choisis pour leur utilité pratique ou pour les raisonnements mis en œuvre pour leur compréhension.
3.3.1 Redressement simple alternance
15
Ve > 0,6V
Vs
0,6V
t t
Entrée Sortie
La diode coupe simplement l’alternance négative en ne laissant passer le courant que dans un sens. On peut remarquer
sur la sortie l’effet de la tension de seuil. Le modèle utilisé ici est celui de la diode idéale à seuil.
3.3.2 Redressement double alternance
Le montage précédent ne permet pas de récupérer toute l’énergie du signal d’entrée, pour des applications d’alimentation
par exemple. On lui adjoint une deuxième diode afin de permettre de récupérer les deux alternances. L’idée est de fournir
au courant un chemin électrique qui lui permette de traverser la charge dans le même sens à chaque alternance. C’est le
principe du pont en H.
Sens du courant
Ve > 1.2V sur l’alternance positive
Vs
1,2V
Ve
t Vs t
Sens du courant
sur l’alternance négative
Entrée Sortie
Comme on peut le voir dans le schéma ci-dessus, le courant passe toujours dans le même sens dans la charge quelque-
soit l’alternance. Ici encore, on peut remarquer sur la sortie l’effet de la tension de seuil. Le modèle utilisé ici est toujours
celui de la diode idéale à seuil.
Le principe du pont en H est classique et est à retenir.
Remarque 1 : Ce montage ne fonctionne que chargé. En absence de la résistance, Vs n’est pas imposé par le circuit.
Remarque 2 : Il est souvent représenté comme suit et doit être reconnu au premier coup d’œil.
Ve
Charge
Vs
3.3.3 Écrêtage (clamping)
L’écrêtage est l’une des grandes utilisations des diodes. Il est souvent exploité pour protéger d’autres circuits en
limitant leur tension d’entrée.
16
+V1
Vs
+V1 +0,6
Vs
V = V0 cos(ω0t) t
V0 > V1 et V0 > V2 -V2 -0,6
-V2
On peut avoir V1 = V2 = 0, dans ce cas l’excursion de sortie est limitée à ±0.6 V. C’est le montage type de protection
contre les surtensions des amplificateurs d’instrumentation où les signaux à amplifier sont en général très petits devant
0,6 V.
3.3.4 Détection de crêtes
Le condensateur se charge sur les alternances positives au travers de la résistance différentielle de la diode qui est de
l’ordre de la dizaine d’Ohm. Pendant les alternances négatives, la diode est bloquée et le condensateur se décharge dans
la résistance avec la constante de temps τ = RC.
Ve
Diode off
Diode on
Vs
Ve
t
C R Vs
Ve
En choisissant correctement τ , ce circuit peut être typiquement appliqué à la démodulation d’amplitude. Si τ est
suffisamment grand, la tension de sortie peut être considérée comme constante et est égale à la valeur crête positive
maximale atteinte.
3.3.5 Logique à diodes
Dès que l’une des diodes est passante, la tension aux bornes de R vaut E (diode idéale E≫ 0,6 V). La fonction logique
réalisée est un OR (OU logique).
A
E≫ 0,6V
B
A
B R Vs
Vs=A+B
L’intérêt de ce montage n’est pas de remplacer une porte logique, mais réside dans ses niveaux de sortie. En fonction
des diodes choisies, il permet de réaliser une porte OR supportant de grandes valeurs de courant et de tension .
3.3.6 Diode de roue libre
Se reporter au chapitre alimentation à découpage.
17
3.3.7 Pompe à diode
Ce circuit est un circuit très simple, mais dont le fonctionnement est très astucieux et assez compliqué si l’on rentre
vraiment dans les détails.
Premier étage : Pompage de la charge.

+VC
Courant de charge
VS = V +VC
V VD
On utilise ici le modèle de la diode idéale. Le modèle de la diode à seuil pourrait être utilisé, c’est même nécessaire si
l’amplitude du signal d’entrée V n’est pas beaucoup plus grande que 0, 6 V. Les raisonnements sont les mêmes dans les
deux cas. On se contentera du modèle le plus simple pour des raisons de clarté.
Le raisonnement en courant est ici, comme souvent avec les diodes, le plus efficace. Le condensateur ne peut se
charger que si le courant est dans le sens indiqué sur la figure précédente. Pour cela, il faudra avoir VD > 0 , c’est-à-dire
une alternance négative.
Avec le condensateur initialement déchargé, donc VC = 0, VD devient positif dès que V < 0. La diode devient passante
et la tension de sortie est nulle. La diode reste passante jusqu’à ce que le sens du courant s’inverse, c’est-à-dire jusqu’à ce
dV
que la tension remonte (i = dT ). Ce fonctionnement est résumé dans la figure suivante.
2E VS = −VD = V +VC
Le condensateur VC
reste chargé
E
t
Etat de la diode : Off On Off
La diode devient passante VD = 0
V
Inversion du sens du courant de charge
On voit que l’on a bloqué la charge dans la diode ce qui conduit à un offset de la tension de sortie.
Retenons que la diode devient passante dès que la charge +Q sur l’électrode de droite du condensateur est inférieure
à CV .
Deuxième étage : on rajoute un étage de stockage de la charge. L’étage rajouté ressemble à un détecteur de crête.
De cette façon, on cherche à obtenir en sortie une tension constante égale à 2E. En pratique, c’est beaucoup moins simple
car le fonctionnement de l’étage de pompage de charge est influencé par l’étage de transfert de charge. Néanmoins l’étage
rajouté fonctionne sur le même principe que le détecteur de crête, c’est-à-dire en bloquant la charge dans le condensateur
C2 . Dans ce montage les capacités des condensateurs C1 et C2 sont les mêmes.
18
Transfert de charge
C1 D2
i
VC1 VD2
D1 VD1 C2 VS
V
Les chronogrammes des différents signaux de la pompe à diode en fonctionnement sont représentés figure 8.
On suppose les condensateurs initialement déchargés. La tension d’entrée est V = E cos(ω t). On pose Q(t) = CV (t) la
charge stockée dans l’un ou l’autre des condensateurs quant la différence de potentiel vaut V (t) à leurs bornes et QE = CE
la valeur de cette charge lorsque V (t) = E.
VC2
2E 13
8
5
4 −VD1
E 1
2
0 t
V
-E
VD2
-2E
T1 T3 T5
T2 T4 T6
F IGURE 8 – Chronogrammes du doubleur de tension à pompe à diode
Analyse du fonctionnement :
— t= 0 :
V = 0, les deux condensateurs sont déchargés et VC1 = VC2 = 0. Le courant dans chacune des diodes est nul, elles
sont donc bloquées et VS = 0.
— t=0+ :
La tension d’entrée V devient positive, ce qui demande un courant d’entrée positif. D1 reste bloquée et D2 devient
passante : VD2 = 0.
Le schéma équivalent du montage est donc :
Charge globale nulle
C1
+ 12 Q(t) − 12 Q(t) + 21 Q(t)
C2 VS = V /2
V
− 21 Q(t)
Comme D1 est bloquée, la charge globale entre les deux condensateurs est nulle et se répartit comme dans la figure
ci-dessus avec Vs = V /2 (pont diviseur capacitif).
De plus VC1 = V − V2 = V2 et VD1 = −VS = − V2 .
— t = T1
Dès que la tension en entrée V diminue, la diode D2 se bloque car le courant tend à s’inverser pour décharger C2
au travers de D2 pour suivre la tension V (t). Les deux diodes sont bloquées et le schéma équivalent devient :
19
C1 1
+ 21 QE − 21 QE 2 QE
C2 VS = V /2
V
− 21 QE
La charge piégée dans C2 vaut QE /2 et la tension de sortie reste constante et vaut : VS = E/2.
La charge piégée dans C1 vaut −QE /2 et VD1 = −(V − E/2) = E/2 − V. La diode D1 restera bloquée tant que
VD1 < 0
— t = T2
V (T2 ) = E/2 =⇒ VD1 = 0. La diode D1 redevient passante. Le schéma équivalent devient :
C1 1
Q(t) −Q(t) 2 QE
C2 VS = V /2
V
− 21 QE
La charge dans C1 recommence à suivre la tension V (t). C1 se charge jusqu’à ce que V (t) atteigne sa valeur
minimale −E, soit une charge +QE sur l’électrode de droite de C1 (V (t) < 0).
— t = T3
D1 se bloque car les charges ont maintenant tendance à quitter C1 . D1 et D2 sont bloquées :
C1 1
−QE +QE 2 QE
C2 VS = V /2
V
− 21 QE
VC1 = E.
VS reste constante.
— t = T4
D2 redevient passante dès que V (t) est suffisamment grande pour recommencer à charger C2 , c’est-à-dire lorsque
V (t) + E = E2 , soit en V (T4 ) = − E2 :
1 1 Charges dues au pont diviseur

2 Q(t) − 21 Q(t) 2 Q(t)
C1 + 43 QE
− 43 QE + 43 QE Charges piègées réparties
Vs = 43 E +
V (t)
C2 2
V
− 43 QE − 12 Q(t)
Les charges sur les électrodes internes des deux condensateurs (électrode de gauche
de C1 et électrode
de droite de C2 )
1 3
sont la somme des charges précédemment piégées, qui se répartissent équitablement + 2 × 2 QE , et de la répartition de

charges dues au pont diviseur capacitif qui est de nouveau actif ± Q(t)
2 . On a donc : Vs = 43 E + V 2(t) .
— t = T5
20
D2 se bloque comme dans l’alternance précédente lorsque V (t) diminue pour prévenir la fuite des charges de C2 .
Le schéma équivalent devient :
1 Charges dues au pont diviseur

1
2 QE − 21 QE 2 QE
C1 + 43 QE
− 43 QE + 43 QE Charges piègées réparties
C2 VS = 45 E
V
− 43 QE − 21 QE
Compte tenu de la répartition des charges et de la valeur de V (T5 ) : Vs = 34 E + 21 E = 54 E. Vs reste constante jusqu’à ce
que D1 se débloque. Comme la charge bloquée dans C1 vaut 14 QE , la diode D1 se débloquera dès que V (t) + 41 E = 0.
— t = T6
V (T6 ) = − 41 E =⇒ D1 redevient passante. On a : VD1 = 0.
Elle se re-bloquera comme précédemment au minimum de l’alternance de V (t) et ainsi de suite.
Conclusion A chaque nouveau blocage de D1 , la charge stockée dans C2 s’ajoute à la charge +QE pompée dans C1
lors de la phase de conduction de D1 . Cette charge se répartit et s’ajoute à celle du pont diviseur lorsque D2 redevient
passante. On aboutit à la récurrence suivante :
Q0 = 0
1
Q1 = QE
2
1 1 1 5
Q2 = (Q1 + QE ) + QE = Q1 + QE = QE
2 2 2 4
1 13
Q3 = Q2 + QE = QE
2 8
..
.
1
Qi = Qi−1 + QE (6)
2
Il s’agit d’une suite arithmético-géométrique que l’on peut résoudre :

2n+2 − 3
Qn>0 = QE (7)
2n+1
Quant n → +∞ La charge tend vers 2QE et VS vers 2E ce qui était le but recherché.
Généralisation En considérant la figure 9, on peut voir que le potentiel sur l’anode de D2 (électrode de gauche) est de
la forme E + cos(ω t). L’idée vient naturellement de charger le doubleur par un autre doubleur et ainsi de suite. On obtient
ainsi le montage de la figure 9.
Là encore l’analyse précise du fonctionnement n’est pas triviale. On peut vérifier cependant qu’une pompe à n étages
permet de récupérer l’amplitude de la sinusoïde d’entrée multipliée par 2n.
Les résultats obtenus avec le doubleur de tension montrent que tant que la tension finale n’est pas atteinte, les diodes
D1 et D2 sont alternativement, en opposition de phase, bloquées et passantes.
Ce résultat se généralise aisément à une pompe à n étages en considérant le sens du courant demandé par le générateur.
C’est ce fonctionnement qui vaut son nom à ce montage.
21
C
C 2n ×Vmax
C
C 6 ×Vmax
C
4 ×Vmax
C 2 ×Vmax
V
F IGURE 9 – Pompe à diode à n étages.
Applications La pompe à diode permet d’obtenir facilement de très hautes tensions (quelques centaines de kV). Le
courant disponible en sortie est cependant très faible car il dépend de l’efficacité du pompage qui diminue avec la tension.
En effet lorsque la tension de sortie est nulle on transfère une charge QE /2 à chaque alternance. Cependant, au niveau de
3
charge correspondant à la énième itération le transfert de charge n’est plus que de 2n+1 .
Ce montage reste cependant le montage de choix dans les applications qui demandent de très hautes tensions avec très
peu de courant tel que les compteurs Geiger et pour la polarisation des diélectriques par exemple.
Il reste aussi un très bon exercice de compréhension du fonctionnement d’un montage à diodes.
4 Autres types de diodes

4.1 Diodes Zener
Ce type de diode tire parti de l’effet Zener. La tension d’avalanche est fixée précisément à la construction en jouant
sur l’épaisseur de la jonction et du dopage.
ID
E Ce type de diode s’utilise polarisée en inverse.

On calcule la droite de charge : ID = − ER − VRD .
−E VZ
VD
VD
ID
− ER
R Croissant
Vz ≈ indépendant de R
De cette façon, comme la pente de la zone d’avalanche sur la caractéristique est très raide et peu dépendante de la
température, on obtient facilement une référence de tension.
Attention : Bien que le choix de la résistance n’influe pas sur la tension délivrée, il permet de contrôler le courant
22
E−VZ
dans la diode : ID = R . Ce dernier doit être compatible avec ce que peut supporter la diode en terme de dissipation
thermique.
Exemple d’application : référence de tension pilotable. le problème avec le montage précédent est que l’on ne peut
pas mettre n’importe quelle charge en sortie. Si on tire trop de courant, le diode peut quitter le mode d’avalanche en faisant
descendre la tension VD en dessous de VZ . Le lecteur pourra le vérifier.
Le montage de la figure 10 permet de contourner le problème car le courant I + reste toujours faible. C’est le transistor
qui fournit le courant, la tension de sortie est simplement asservie sur la tension de la diode Zener en fonction de
la valeur du pont diviseur. On obtient alors une référence de tension réglable avec une faible impédance de sortie :
approximativement celle de l’alimentation en série avec la résistance passante du transistor.
R R1
Vs
R2
F IGURE 10 – Référence de tension réglable à diode Zener.
R1 +R2
On vérifie aisément que VS = R2 VZ .
4.2 Diodes Électroluminescentes (LED)

Les diodes électroluminescentes (Light Emitting Diodes) émettent de la lumière lorsqu’elles sont traversées par un
courant. On les polarise donc en direct.
la couleur
ID
est fonction du matériau
Rouge
ID
VD
0 1.7 V
ID
Bleue
Polarisation normale VD
0 3.1 V
L’émission de lumière est due à la désexcitation d’un électron qui retourne dans la bande de valence. C’est en fait une
recombinaison électron-trou comme présenté au paragraphe 1.2.3.
L’énergie, donc la fréquence de la lumière, dépend du matériau utilisé. C’est aussi le cas de la tension de seuil.
Remarque 1 : Pour le silicium, le gap d’énergie entre la bande de valence et la bande de conduction interdit la création
d’un photon, un phonon est créé à la place (vibration du réseau cristallin). Il n’existe pas de LED au silicium.
Remarque 2 : Il est aussi possible grâce à cette émission de lumière de créer des diodes laser (CF cours d’optique
deuxième année).
23
Un exemple intéressant : La figure 11 présente la mise en œuvre du pilotage d’une LED par une dynamo. Quel est le
rôle de chacun des composants ?
Dynamo :
Champ d’induction i
variable
~B
F IGURE 11 – Exemple d’application : alimentation d’une LED par une dynamo.
4.3 Varicaps
Comme présenté figure 5, la jonction PN présente une zone de déplétion lorsqu’elle est polarisée en inverse. Avec ses
électrodes la zone de déplétion ainsi créée présente la structure d’un condensateur : Electrode-Isolant-Electrode. Comme
l’épaisseur de la zone isolante (zone de déplétion) dépend de la tension aux bornes de la diode en polarisation inverse, on
peut tirer parti de cet effet pour créer une capacité variable.
VD
V C = f (V )
Symbole
de la diode
varicap Utilisation
Certaines diodes comme la SOD 323 sont fabriquées pour exploiter cet effet. La figure 12 présente, à titre d’ordre de
grandeur, les performances de cette dernière.
C pF
10
Valeurs à 1 MHz
4
VD Volts
0,1 1 10
F IGURE 12 – Extrait des performances typiques SOD323.
Les varicaps sont typiquement utilisées dans le pilotage en tension d’oscillateurs.
4.4 Diodes PIN

Les diodes PIN sont constituées de deux jonctions entre un semi-conducteur intrinsèque I, et deux semi-conducteurs
extrinsèques respectivement dopés P et N comme présenté ci-dessous.
24
P I N
Anode Cathode
Le fonctionnement détaillé de ce type de diodes ne sera pas abordé ici.

Principales différences par rapport à une diode classique PN :
Tension de seuil faible ≈ 0, 4 V

Tension de claquage élevée >10 kV
Capacité propre faible et peu dépendante de la tension. C’est tout l’inverse d’une varicap
Ces diodes sont très utilisées en hyperfréquence comme interrupteur. En BF on les utilise surtout pour leur faible
tension de seuil ou leur tension de claquage élevée.
4.5 Diodes Schottky

Les diodes Schottky (Schottky barrier diodes) sont constituées d’une jonction métal semi-conducteur :
Déplacement des porteurs
VD
N− e−
e−
Zone peu dopée

(sinon Ohmique) Création d’une zone de déplétion
La création d’une zone de déplétion crée, comme dans la jonction PN, une barrière de potentiel.
Principales différences par rapport à une diode classique PN :
Tension de seuil faible ≈ 0, 2 V

Commutation très rapide Moins de porteurs à déplacer
Courant inverse élevé qq µ A
Elle sont très utilisées en protection contre les surtensions à cause de leur rapidité.
4.6 Diodes GUN (Hyperfréquences)

Leur usage est principalement limité aux hyperfréquences, où elles sont utilisées pour réaliser des oscillateurs en tirant
parti de leur zone amplificatrice.
ID
N++ N−
VD
Zone amplificatrice (R<0)
25
5 Interaction avec la lumière
Lorsqu’un photon provenant d’une source électromagnétique externe pénètre dans la zone de déplétion d’une jonction
PN, il peut, si son énergie est suffisante, casser une liaison covalente et donc créer une paire électron-trou.
Pour le silicium, l’énergie minimale nécessaire pour le photon incident est de 1,1 eV. Cette condition peut s’exprimer
comme :
hν > 1, 1eV (8)
h est la constante de Plank, ν est la fréquence du photon considéré.

On peut en déduire la condition équivalente sur la longueur d’onde du photon :
λ < 1, 3 µm (9)
On se trouve donc dans l’infra-rouge lointain. Les jonctions PN au silicium sont donc sensibles aux sources lumineuses
à partir de l’infra-rouge.
A cause du champ électrique qui règne dans la zone de déplétion en circuit ouvert (CF figure 3), ou des gradients de
concentration de porteurs de charge si on est en circuit fermé l’électron et le trou ainsi créés se déplacent en sens inverse
l’un de l’autre sans se recombiner et cela se traduit par l’apparition d’un courant.
Les photopiles (cellules photovoltaïques) et les photodiodes utilisent ce phénomène respectivement pour la production
d’énergie et la détection des photons. Les deux types de composant sont des jonctions PN que la lumière peut atteindre.
Ils ne sont cependant pas optimisés dans le même but. Dans le premier cas, le rendement énergétique est visé, dans le
deuxième cas c’est la sensibilité. Les deux composants ne s’utilisent pas non plus de la même façon.
5.1 Photopiles
La photopile est une source de courant et s’utilise comme un générateur. Elle est simplement branchée sur une charge
comme dans la figure ci-dessous. Son schéma équivalent comporte donc un générateur de courant. Il comporte aussi une
diode qui modélise la caractéristique courant tension de la jonction PN. Comme la photopile peut être en circuit ouvert
(non chargée) et que le courant généré circule, le générateur de courant et la diode du modèle doivent être orientés de
façon ad-hoc.
Circulation à vide du courant

Ig
IG Vg R
ID
Photopile Charge
Dans ce schéma, IG est le courant généré par le flux Φ de photons incidents sur la jonction : IG = f (Φ). La diode qui
modélise la jonction est traversée par le courant ID . La tension VD est aussi la tension fournie par le générateur Vg . Vg et
ID sont donc reliés par l’équation d’Ebbers-Moll (équation 3). Enfin Ig est le courant fourni à la charge.
On peut alors tracer la caractéristique courant-tension de la photopile chargée Ig = f (Vg ).
Ig = ID − IG (10)
Dans cette équation, seul ID dépend de Vg . La caractéristique de la photopile en circuit ouvert est donc celle d’une
diode décalée vers le bas de IG comme présenté figure 13.
26
Ig
Φ=0
0 0.6 V
Vg
Flux lumineux croissant
− R1
R croissant
F IGURE 13 – Jeu de caractéristiques d’une photopile et droites de charges.
On peut alors tracer la droite de charge pour une charge résistive : Vg = −RIg . On voit alors que compte tenu
de la raideur de la caractéristique de la jonction PN, la tension aux bornes du générateur dépend peu de R et vaut
approximativement 0,6 V pour une jonction au silicium. La meilleure valeur pour R est celle qui permet de récupérer
le maximum de puissance, c’est-à-dire celle qui correspond à la plus grande surface du polygone (coloré) VD × ID (sa
pointe droite en bas se trouve alors a peu près dans le coude de la caractéristique) dans la figure 13. Soit pour une valeur
de R optimale qui dépend de Φ.
Il est possible, pour obtenir de plus grandes valeurs de tension, de cascader en série autant de photopiles que nécessaire.
On obtient alors une tension de sortie multiple de 0,6 V.
5.2 Photodiodes
E
Alors que la photopile est utilisée comme un générateur et est polarisée en direct,
la photodiode est utilisée comme un détecteur et est polarisée en inverse :
1. Chaque photon incident créé une paire électron trou. R
2. Les électrons créés se déplacent sous l’action du champ électrique dû à

la polarisation (E) et créent d’autres paires par collision avec ceux encore
Photons incidents
engagés dans des liaisons covalentes. Il en résulte une amplification du photo-

courant. Attention l’énergie est ici fournie par l’alimentation E. V
3. La tension V , qui vaut E en l’absence de photons incidents, décroit

rapidement.
Schéma équivalent : le schéma équivalent est le même que celui de la photodiode. C’est en effet intrinsèquement le
même composant. Cependant, comme on l’utilise en polarisation inverse, il faut tenir compte de la capacité de jonction
C j . Cette capacité à les mêmes origines que pour les varicaps (CF 4.3 ). On obtient donc le schéma équivalent suivant,
dans lequel IG est le photo courant multiplié.
27
R
ID
Photodiode IG VD Cj Vs
Sensibilité statique : Ici encore pour obtenir la sensibilité statique, il faut tracer la droite de charge :
V = −VD = E − RI
I = IG − ID (11)
On remarquera le signe moins devant la tension de la diode qui implique une symétrie de la caractéristique courant
tension. Le tracé est présenté figure 14. Il permet de vérifier que la sensibilité augmente avec R. Il fait aussi apparaitre
que le système sature dès que le flux de photons devient trop grand à cause du coude de la diode. La réponse de la
photodiode ne sera pas linéaire dans cette zone. Cela se traduit par un tension minimale Vsat en dessous de laquelle on ne
peut descendre. Le bon choix pour R est donc un compromis entre saturation et sensibilité.
I
E R croissant
− R1
iG (t)
I2
-0.6 V
0 E
V
Vs2 Vs1 Vs0 Φ=0
Limite de saturation Vsat
F IGURE 14 – Jeu de caractéristiques d’une photodiode et droite de charge.
Sensibilité dynamique, limitation de la bande passante par la capacité de jonction. La photodiode est un détecteur.
Le flux de photon en entrée peut être très rapidement variable (dans les applications d’alimentation avec les photopiles, le
problème ne se pose pas).
Considérons un flux de photons variable autours du flux Φ2 : Φ(t) = Φ2 + ϕ (t) tel que on soit autour du point (V s2 , I2 )
de la figure 14. Si de plus les variations du flux de photons sont telles que l’on ne s’approche pas de la zone de saturation
(la caractéristique de la diode reste plate dans la zone de travail), alors les variations de courant dans la photodiode peuvent
s’écrire : IG = I2 + iG (t) où iG (t) est proportionnel à ϕ (t). Le comportement du montage à photodiode est alors décrit pas
le schéma suivant :
28
E
Dans cette figure, les tensions et courants ont étés décomposés entre leur parties
continues (en lettres capitales) et leur parties variables (en petites lettres).
— La partie continue I2 du courant de photon ne passe pas par le condensateur.
R
On a donc I = IR = I2 + iR (t), et Vs2 = E − RI2 .
— La partie variable du courant passe dans la capacité de jonction et la résistance
I2 (t) + iR (t)
d’où : iR (t) = iG (t) + iC (t).
D’après le schéma : Vs2 + vs (t) = E − R I2 + iR (t) .
I2 + iG (t)
Vs2 + vs (t)
Cj
Finalement :

vs (t) = −RiR (t) = −R. iG (t) + iC (t) (12)
Ce résultat est celui que l’on obtiendrait aussi avec le schéma suivant qui est donc un schéma équivalent pour les
petites variations du signal :
iR
iC
Cj R
vs (t)
i(t)
Notez le sens du courant dans le schéma équivalent qui permet de tenir compte du signe dans l’équation 12. Ce schéma
permet de calculer facilement la réponse à la partie variable du signal grâce au pont diviseur de courant :
1/ jCω
iR (ω ) = iG (ω ) (13)
1/ jCω + R
Soit compte tenu de l’équation 12 ou le schéma équivalent pour les petites variations :
R
vs (ω ) = −iG (ω ) (14)
1 + jRCω
|Φ(ω )dB |
Φ0 dB
1
La capacité de jonction donne donc une fréquence de coupure à -3dB pour ω = RC :
log10 (ω )
ωc
29
6 Critères de choix d’une diode.
Lorsque l’on doit choisir une diode, les paramètres principaux à considérer sont les suivants :
Nom Description Valeurs de référence (1N4148)

Courant moyen Courant continu maximum que peut supporter la diode. 300 mA
Tension d’avalanche VZ tension Zener 75 V
Courant inverse I0 25 nA
Temps de recouvrement Temps nécessaire pour passer de l’état bloqué à passant. 8 ns
Capacité de jonction Valeur de la capacité en mode bloqué 4 pF
TABLE 1 – Principaux paramètres à considérer pour le choix d’une diode.
7 Transistors
7.1 Qu’est ce qu’un transistor ?
Il en existe plusieurs sortes. Dans tous les cas, ce sont des composants à trois électrodes (trois pattes). Deux des
électrodes constituent la voie principale dans lequel le courant peut circuler si on leur applique une différence de potentiel.
La circulation du courant dans la voie principale est contrôlée par le potentiel appliqué ou 1
Électrode
le courant que l’on fait circuler dans la troisième électrode qui constitue une électrode de de contrôle
pilotage. 2 I V
Dans tous les cas, le courant dans l’électrode de contrôle est très petit devant le courant qui
3
circule dans la voie principale. Voie principale
7.2 Utilisation
Les transistors trouvent deux modes d’utilisation : la commutation et les applications linéaires (CF Systèmes linéaires),
en particulier l’amplification. Dans le premier, cas le transistor est soit passant soit isolant et fonctionne comme un
interrupteur commandé par le signal appliqué sur l’entrée de commande. Dans le deuxième, une tension constante
dite de polarisation est appliquée en V. Cette tension peut être assez grande (quelques dizaines de Volts) et correspond
potentiellement à un courant relativement grand devant l’entrée de commande. De cette façon, un petit signal (courant
ou tension) de commande peut moduler un grand courant dans la voie principale du transistor, créant ainsi la fonction
amplification par exemple.
Il existe deux familles de transistors :
1. Les transistors à effet de champ : FET (Field Effect Transistors). Ce sont ceux utilisés dans les composants
logiques donc de fait les plus répandus.
Dans ces transistors, c’est le champ électrique interne qui est directement responsable du fonctionnement.
2. Les transistors bipolaires à jonctions : BJT (Base Junction Transistors). C’est le premier type de transistor
découvert.
Leur fonctionnement est basé sur des effets de jonction comme pour les diodes.
8 Transistors à effet de champ

Parmi les transistors à effet de champ, on distingue les transistors à grille isolée et non isolée. Ce cours ne portera que
sur les transistors à grille isolée que sont les MOSFET (Metal Oxyde Silicium FET). C’est en effet le composant roi de
l’électronique logique.
Il en existe deux types, les transistors à canal N et les transistors à canal P selon le dopage du canal.
30
8.1 MOS canal N (NMOS)
Grille
Source Drain
N+ N+
P
Electrode (Al)
W
Isolant (SiO2 )
Substrat (Bulk)
Electrode de substrat
F IGURE 15 – Vue en perspective d’un MOSFET canal N.
Un transistor MOSFET, ou MOS, en abrégé est réalisé comme présenté figure 15. Il est constitué d’un substrat P
déposé sur une électrode plane. Cet ensemble constitue le “bulk” ou “body” du transistor (bulk : partie massive en
anglais). L’électrode de bulk est en général prise comme référence de potentiel. Au sommet du substrat on réalise deux
caissons dopés N, recouverts chacun d’une électrode plane rectangulaire, qui constituent les électrodes de source et de
drain. Entre les deux électrodes, on vient déposer une couche d’oxyde de silicium (SiO2 ) isolante. Cette couche isolante
est surmontée, elle aussi, d’une électrode rectangulaire de largeur W et de longueur L qui forme l’électrode de grille.
Celle-ci est donc isolée du substrat, d’où le nom de transistor à grille isolée. Les grandeurs W et L sont caractéristiques du
transistor réalisé et leur rapport W /L détermine certaines de ses propriétés. On brise la symétrie du système en connectant
l’électrode de source au potentiel le plus bas (VSS ). C’est-à-dire à l’électrode de bulk dans la figure 15. Cette connexion
permet d’imposer le sens du champ électrique qui sera généré par la polarisation de la grille.
Pour la petite histoire, les noms des électrodes : grille, drain, source sont issus de
Drain
l’analogie de fonction de ces électrodes avec les composants électroniques à lampes tel que Isolation
l’Audion de De Forest (1906). La grille est l’électrode de contrôle de ce type de transistor et Grille I V>0
les électrodes de drain et de source constituent la voie principale. Par définition le courant
Source
circule du drain vers la source. C’est cohérent avec la condition imposée : VD > VS , ou VD Voie principale
et VS sont respectivement les potentiels de Drain et de Source.
La représentation en perspective est intéressante Métal (Aluminium)

pour donner une idée de la structure d’un MOS. Grille
Isolant (SIO2 )
Elle permet, en outre, de définir les dimensions
Source Drain
W et L. Elle n’est cependant pas la plus pratique
N+ N+
pour en étudier le fonctionnement. Dans la suite
on lui préférera une représentation en coupe le
P
long de sa dimension (L) comme ci contre :
VSS
Fonctionnement : Si on laisse la grille “en l’air”, c’est-à-dire non connectée, entre source et drain on voit une suite de
semi-conducteurs NPN c’est-à-dire deux diodes tête-bêches et le courant ne peut pas passer : Source Drain
Si on applique un potentiel VG > VSS sur la grille, alors on crée un champ électrique entre la grille et le substrat qui
attire les électrons, porteurs minoritaires, présents dans le substrat P. Cela crée un canal dopé en électrons, donc N, entre
les caissons de source et de drain comme représenté dans la figure ci dessous :
31
Métal (Aluminium)
VG > VSS
VGS Isolant (SIO2 )
Source Drain
N + N N +
~E
e− e−
P e−
VSS
Le courant peut alors passer du drain vers la source, le transistor est passant. Comme le dopage du canal est de type N
ce type de transistor est appelé NMOS.
Remarque : On notera dans cette situation la présence d’une diode entre drain et substrat. Avec l’électrode de substrat
connectée à la masse, cette diode empêche de connecter le transistor à l’envers, c’est-à-dire avec VD < Vs .
Symboles : On trouve de nombreux symboles pour le transistor NMOS dans la littérature et les documentations techniques.
Les plus courants sont présentés ci dessous :
Drain Drain Drain
Grille Grille Grille Grille
Source Source Source

Substrat Standard Simplifié Composants
non connecté logiques
Tous les symboles ont en commun de montrer l’isolation de grille : l’électrode de grille n’est pas en contact dans les
symboles avec le reste du composant.
Le premier symbole est très général, il représente les trois électrodes grille, drain et source. De plus, la connexion au
substrat est représentée comme une électrode additionnelle au milieu. La flèche indique le sens de la diode substrat-canal.
De cette façon, on pourra distinguer un MOS canal N d’un MOS canal P que l’on verra plus tard. Ce symbole représente
un MOS dont le substrat n’est pas connecté à la source. Il n’est utilisé que dans le cadre de la micro électronique, par les
fondeurs de silicium, seuls susceptibles de placer plusieurs MOS côte à côte sur un même substrat.
Le deuxième symbole est le symbole courant des NMOS comme composant unique dans les documentations des
fabricants (exemple BS170 ) . Comme il n’y a qu’un seul MOS, le substrat est connecté à la source ce que fait apparaitre
le symbole. De plus la diode drain substrat est représentée. C’est une information redondante dans le symbole, mais
qui peut aider à se souvenir du sens de circulation du courant, cette diode doit être bloquée sinon elle court-circuite le
transistor.
Le troisième symbole, est un symbole simplifié très répandu, la flèche indique le sens d’écoulement normal du courant
et est placée du côté source. Ce symbole est celui que nous utiliserons en général.
Le dernier symbole est celui souvent utilisé pour les schémas des composants logiques. Drain et source n’y sont pas
distingués, mais dans ce contexte la source est nécessairement en bas, et le NMOS est passant pour un niveau haut sur sa
grille . Ce symbole se comprend en considérant le symbole du MOS à canal P qui dans le même contexte présente un petit
rond sur la grille pour signifier qu’il est passant pour un niveau bas sur sa grille (CF symboles PMOS).
8.2 MOS canal P (PMOS)

Comme nous l’avons évoqué plus tôt, on peut aussi fabriquer des PMOS :
32
VDD
Métal (Aluminium)
VG < VDD
VGS < 0 Isolant (SIO2 )
Source Drain
P+ P P+
~E
p+ p+
N p+
Dans la structure d’un PMOS, la source est cette fois-ci connectée au potentiel le plus élevé VDD . Les caissons sont
dopés P et le substrat N. Avec VGS < 0 cette fois on attire les trous porteurs minoritaires du substrat entre les deux caissons
de grille et de drain pour créer un canal P. Dans cette structure, la diode drain substrat est orientée cette fois ci du drain
vers la source. En conséquence, dans un PMOS, le courant circule dans le canal de la source vers le drain.
Avec les mêmes principes que pour les symboles du transistor NMOS, les symboles du PMOS sont les suivants :
Source Source Source
Grille Grille Grille Grille
Drain Drain Drain

Substrat Standard Simplifié Composants
non connecté logiques
Dans ces schémas les sources sont placées en haut pour respecter la convention qui consiste à placer les potentiels les
plus élevés vers le haut. On peut noter, dans les deux symboles du milieu, le changement de sens de la diode de substrat.
Pour le symbole simplifié, la flèche qui indique le sens normal d’écoulement du courant est toujours placée sur la source.
On notera que comme, dans un PMOS, le courant circule de la source vers le drain, la flèche pointe cette fois-ci vers le
transistor. Le symbole utilisé pour les composants logiques présente comme mentionné plus haut un petit rond sur la grille
qui rappel qu’il est passant pour un niveau bas.
Intégration de plusieurs MOS sur un même substrat : Dans les coupes de transistors MOS présentées ci-dessus, la
source était toujours connectée au substrat. Ce n’est évidemment pas toujours possible lorsque que l’on intègre plusieurs
MOS sur le même substrat et qu’ils sont connectés en série. C’est encore moins possible si l’un des MOS est un NMOS
et l’autre un PMOS.
Métal (Aluminium)
VDD
Isolant (SIO2 )
G1 G2 G3
D1 S2 D2 D3
VGS1 > 0 VGS2 > 0 VGS3 < 0
S1 S3 B3
N N N N P P N+
Puits N
P
Transistor 1 Transistor 2 Transistor 3

VSS VSB = 0 VSB 6= 0 VSB = 0
F IGURE 16 – Exemple d’intégration de trois MOSFET canal N et P sur un même substrat.
La figure ci-dessus montre, par exemple, comment il est possible de placer et de connecter en série trois transistors (N,
N et P) sur le même substrat. Pour intégrer le transistor PMOS un puits P a été réalisé. Notez l’électrode supplémentaire
B3 qui est l’électrode de substrat du transistor PMOS. Elle permet de connecter au potentiel le plus élevé le substrat du
PMOS. On vérifie que le sens possible pour l’écoulement du courant est bien, du drain vers la source, pour les transistors
33
NMOS et de la source vers le drain pour le PMOS. Enfin, on peut noter que la différence de potentiel grille-source du
deuxième transistor n’est pas nulle. Cela influence bien sûr son fonctionnement.
Applications : Lorsqu’ils sont utilisés comme composants uniques et discrets, les MOS trouvent la plupart de leurs
applications en commutation.
On peut citer les deux références suivantes de transistors MOS à tout faire : BS170 (NMOS), BS250 (PMOS).
En électronique intégrée, le MOS est actuellement le composant roi. C’est le composant de tous les circuits logiques et
numériques et des micro-processeurs. Il est aussi à la base des étages d’entrée des amplificateurs opérationnels modernes.
En ce qui concerne les applications numériques, la technologie MOS est caractérisée par sa largeur de grille. En 2014,
pour l’Intel Core I7 par exemple, elle est de 45 nm pour 109 transistors intégrés.
8.3 Caractéristiques statiques des transistors NMOS, modèle de Schichman et Hodges

En fonction de la tension appliquée sur la grille, le transistor est soit bloqué, soit passant si l’on a créé un canal. Ce
modèle simpliste est suffisant pour expliquer ce qu’est un transistor et pour en comprendre le fonctionnement, mais il ne
permet pas de calculer la valeur des composants qui vont entourer le MOS dans un circuit. Si le MOS est passant, qu’elle
est sa résistance ? C’est une des premières questions que l’on peut se poser. La physique précise d’un transistor MOS est
complexe, mais bien connue. Elle est hors du champ de ce cours et dans celui de physique du solide. Nous en utiliserons
les résultats nécessaires sans les démontrer.
8.3.1 Courant de grille
Vue de la grille, un MOS est un condensateur dont la valeur dépend de W et L et de l’épaisseur de l’isolant (SI O2 ) :
Grille
Conducteur
Isolant
Conducteur
VSS
L’oxyde de silicium est un très bon isolant. On peut considérer pour la caractéristique statique (à fréquence nulle) que
le courant de grille est nul :
IG = 0 (15)
L’ordre de grandeur de la résistance de fuite est en effet de l’ordre de grandeur de quelque TeraOhm (1012 Ω).
8.3.2 Courant drain-source
Dans un premier temps, nous nous plaçons dans l’hypothèse VSB = 0 pour établir la caractéristique du NMOS. Nous
verrons comment la valeur de la tension source-substrat la modifie par la suite.
Transistor Bloqué : Comme nous l’avons vu dans la section précédente, on cherche à emmener des électrons porteurs
minoritaires entre la source et la grille pour créer un canal de conduction. Ces électrons ne bougent pas librement dans un
substrat P. Le canal ne peut se créer qu’à partir d’une certaine valeur de la tension VGS que l’on appelle tension de seuil :
VT . Il est bloqué tant que :
VGS < VT (16)
Le courant de drain est donc nul quelque soit la tension appliquée entre le drain et la source (zone bloquée figure 17).
34
IDS
VDS3
VDS2
VDS croissant
Bloqué Saturé Triode
VDS1
VGS
0 VT
VT +VDS2
VT +VDS2
VT +VDS1
F IGURE 17 – Caractéristique NMOS : IDS en fonction de VGS .
Transistor passant : VGS est maintenant supérieure à la tension de seuil, le canal existe. Il est alors possible d’appliquer
une différence de potentiel VDS pour y faire circuler du courant.
Mode Ohmique :
Si VDS est suffisamment petite pour que VGS ≈ VGS −VDS (c’est-à-dire VGS ≈ VGD ) alors le champ électrique qui règne
dans la structure est homogène et le canal est plat, comme représenté ci-dessous.
G
VG
S −V
DS
S V GS D
N N
Canal plat VDS

P
VSS
L’épaisseur ep du canal est proportionnelle à VGS − VT : ep = α (VGS − VT ), où α dépend de la mobilité des porteurs.
Le courant IDS circule donc dans une zone de longueur L et de section S = α (VGS − VT )W contenant des porteurs libres.
Il se comporte donc comme une résistance de valeur R = ρ L/S, où ρ est la conductivité du canal. On en déduit avec la loi
d’Ohm le courant drain-source : αρ WL (VGS −VT )VDS . En posant k = αρ , que l’on appelle le facteur de gain du transistor, on
obtient :
Courant mode Ohmique

IDS = k WL (VGS − VT )VDS (17)
En remarquant que la condition VGS ≈ VGS − VDS peut s’exprimer comme VDS ≪ VGS , c’est-à-dire VDS petit, on se
trouve dans la zone ohmique de la caractéristique IDS = f (VGS ) présentée figure 18.
k est généralement exprimé en µ A/V2 . On peut montrer que :
k = µe− .Cox (18)
εox
Dans cette équation µe− est la mobilité des électrons et Cox = dox la capacité par unité de surface de la grille. dox
35
IDS
Limite triode/saturé : IDS = 12 k WL VDS
2
Triode Saturé
VGS croissante
1
Pente r0
VDS
Zone Ohmique
F IGURE 18 – Caractéristique NMOS : IDS en fonction de VDS .
est l’épaisseur de la couche isolante d’oxyde de Silicium et εox sa permittivité (condensateur plan C = ε dS ). Le lecteur
vérifiera qu’avec la définition de la mobilité : ~v(m/s) = µ ~E, k est bien homogène à des Ampères par Volts carrés.
Mode Triode :
VDS augmente. La condition VGS ≈ VGD n’est plus respectée. Le canal n’est plus symétrique (figure 19-c), il est plus
épais du côté de la source où la différence de potentielle VGS est plus grande que du côté du drain VGD = VGS − VDS . Elle
correspond en effet à un champ électrique plus intense. Le canal se pince (figure 19-d), c’est-à-dire que son épaisseur
devient nulle lorsque VGD devient égale à la tension de seuil : VGD = VGS − VDS = VT . On reste en régime triode tant que
VGD > VT soit tant que VGS − VDS > VT . Finalement, on est en régime triode tant que : VDS < VGS − VT .
Le modèle de Shichman et Hodges (S-H) donne le courant de drain pour le mode triode :
Mode triode
VDS ≤ VGS − VT (19)
" #
2
VDS
IDS = k WL (VGS − VT )VDS − 2 (20)
2 ≪ (V − V )V
Remarque : Lorsque VDS est suffisamment petite, VDS GS T DS et l’on retrouve l’expression du courant de
mode Ohmique. Le mode Ohmique est un cas particulier du mode triode.
La figure 18, présente les modes ohmique et triode ainsi que la courbe qui sépare le mode triode du mode saturé qui
suit. Cette courbe correspond à la limite VDS = VGS − VT . L’équation de cette courbe s’obtient en remplaçant (VGS − VT )
par VDS dans l’équation 20 :
Limite du mode triode

IDS = 12 k WL VDS
2 (21)
Mode saturé, modulation de la longueur de canal, effet Early :

Lorsque le canal est juste pincé, le courant n’est contrôlé que par la zone de pincement. Le courant transistor est dit
saturé car IDS est alors quasi indépendant de VDS . Il est donné par le modèle de S-H :
Courant de saturation
IDS = Isat = 21 k WL (VGS − VT )2 (22)
Isat ne dépend pas de VDS . Le transistor se comporte comme une source de courant commandée par VGS .
36
I = Isat +VDS /r0
Bien sur, une source de courant idéale n’existe pas et IDS dépend légèrement de
VDS comme présenté sur la courbe du milieu de la figure 18. Cet effet est simplement
modélisable par une grande résistance en parallèle avec un générateur de courant
Isat r0
fournissant Isat . Cette résistance est en fait la résistance interne du générateur. VDS
Cet effet vient de la variation de la longueur du canal avec l’augmentation de VDS comme
présenté figure 19-e.
En effet, le canal existe car VGS > VT et le courant est contrôlé par la zone de pincement. La zone pincée s’étend avec
VDS , ce qui se traduit par une légère augmentation du courant de saturation, qui est modélisable par une résistance en
parallèle. Ce n’est là qu’un modèle de comportement. Le phénomène exact n’est pas simple.
IDS
Id
Pente 1/r0 Isat
VDS
−VA = − λ1 VGS −VT ≪ VA
Tension de Early
Si l’on prolonge les droites correspondant aux zones saturées dans la caractéristique IDS = f (VDS ) pour différentes
valeurs de VGS comme dans la figure ci-dessus, on constate qu’elles passent toutes par le point (−VA , 0). VA est appelé
tension de Early. Elle est proportionnelle à L la longueur du canal. λ = V1A est appelé coefficient de modulation de la
longueur du canal.
∂ IDS 1
VA
La résistance ro dépend de VGS : r0 = ∂ VDS |VGS =cste = λ Id . Comme
Id = la valeur de r0 est très grande, Id ≈ Isat soit
1 1
ro ≈ − Id ), on écrit : IDS = Isat + VrDS
λ Isat . Avec la même hypothèse on peut négliger (VGS −VT ) r0 devant (Isat 0
. Finalement,
on modélise l’effet de la variation de la longueur du canal par l’équation 23
Modèlisation de l’effet Early

IDS = 21 k WL (VGS − VT )2 1 + λ VDS (23)
Dans la plupart des cas, cet effet est négligeable (r0 très grande ) et on n’en tiendra en général pas compte. En pratique
on n’en tient compte que si on arrive à un résultat incohérent ou impossible sans en tenir compte.
ON UTILISE TOUJOURS LE MODÈLE LE PLUS SIMPLE POSSIBLE
8.4 Validité du modèle

Le modèle présenté est valable au premier ordre, il est donc relativement grossier. Il permet cependant les raisonnements
et les calculs à la main à ±10% près. Lorsqu’une précision supérieure est nécessaire, ce qui n’est en général pas le cas
pour l’électronique de tous les jours, il faut avoir recours aux logiciels de simulation.
8.4.1 Paramètres d’influences
Effet de substrat : Dans ce qui précède, le potentiel du substrat est supposé être le même que celui de la source :
VSB = 0. Or cela n’est parfois pas le cas, comme pour le transistor du milieu de la figure 16. Dans ce cas le fonctionnement
du NMOS est légèrement modifié. Il ne s’agit cependant que d’un ajout au modèle précédent, ce dernier reste vrai. Le
modèle corrigé est peu utile en pratique, et ne sera pas présenté ici.
37
G
S D a) Bloqué : VGS < VT

Canal inexistant
N N IDS = 0
VSS G
S D b) Ohmique : VGS > VT et VDS ≪ VGS

Canal plat
N N IDS = k WL (VGS − VT )VDS
VSS G
S D c) Triode : VGS > VT et VDS < VGS − VT

Canal asymétrique
" #
N N 2
VDS
IDS = k WL (VGS − VT )VDS − 2
L
VSS G
S D d) Saturé : VGS > VT et VDS = VGS − VT

Canal juste pincé
N N IDS = 21 k WL (VGS − VT )2
VSS G
S D e) Saturé : VGS > VT et VDS > VGS − VT

Modulation de la longeur
du canal
N N IDS = 21 k WL (VGS − VT )2 1 + λ VDS
L − ∆L ∆L
VSS
F IGURE 19 – Résumé du fonctionnement d’un transistor NMOS.

38
Effets de la température : Deux effets sont ici en compétition.
∂ VT
1. ∂ T < 0, la température aide à “décrocher” les porteurs minoritaires de réseau cristallin, ce qui fait augmenter IDS
∂k
2. ∂ T < 0, la température augmente la résistivité du canal ce qui a tendance à diminuer IDS .
3. Cet effet est prépondérant.

Finalement, IDS diminue avec la température
8.5 Stratégies de calcul : schémas équivalents

Comme pour les diodes, il n’est pas toujours facile lorsque que l’on se trouve devant un circuit
comprenant un transistor, de trouver le bon angle d’attaque. La bonne méthode consiste toujours à D
déterminer dans quel mode (Bloqué, Ohmique,..., ou saturé) se trouve le MOS. Pour les transistors
MOS, cela se fait en déterminant VGS puis, si VGS > VT , en comparant VGS à VDS − VT . Ensuite, G Isat r0 VDS
on remplacera le transistor par le schéma équivalent correspondant à son état. Pour un transistor VGS
saturé, on le remplace par le schéma ci-contre, qui fait apparaître un générateur de courant qui S
correspond au courant de saturation.
Le schéma équivalent doit faire apparaitre toutes les électrodes d’entrée du MOS. Dans ce schéma le condensateur
modélise la capacité grille-source. IDS ne dépend pour un MOS saturé que de VGS . La capacité grille-source dépend de la
surface de l’électrode de grille W × L. Elle est responsable des performances en terme de vitesse du transistor. Il faut en
effet la charger ou la décharger pour modifier VGS . L’amélioration des performances des MOS est actuellement liée à la
diminution conjointe de la surface de l’électrode de grille et de la tension d’alimentation VDD , ce qui permet de diminuer
la quantité de charge nécessaire à la polarisation de la grille (CF table 2). Pour un NMOS en régime Ohmique, le schéma
équivalent, serait celui d’une résistance pilotée par la valeur de VGS . A l’aide du schéma équivalent, on peut commencer à
“raisonner électronique”, c’est-à-dire à utiliser les lois d’Ohm, des nœuds , des mailles, et le théorème de superposition.
Année W VDD
1974 3 µm 5V
1995 0.35 µ m 3.3 V
1999 0.18 µ m 1.8 V
2007 65 nm 1.2-0.8 V
TABLE 2 – Évolution des tailles de gravures et tension d’alimentation en technologie MOS
8.6 Caractéristique statique des transistors PMOS.

Les transistor PMOS se comportent de la même façon que les NMOS au signe des tensions près (VGS < 0 et VDS < 0)
et au sens du courant (IDS < 0) puisqu’il circule de la source vers la grille comme présenté section 8.2. Pour créer le canal,
il faut VGS < VT avec VT < 0. Un fois le canal créé, si l’on augmente |VDS | le canal est successivement plat, juste pincé,
pincé avec modulation de la longueur. Le transistor est alors successivement en mode ohmique, triode, puis saturé comme
le NMOS. Les équations du modèle de S-H permettent, là encore, de quantifier le courant. La figure 20 résume, en le
comparant au NMOS, le fonctionnement des transistors PMOS. Notons que en général |VTP | 6= |VTN |. Ceci n’apparait pas
dans la figure 20 pour des raisons de clarté .
39
IDS
NMOS
Triode Saturé
VDS = VGS −VTN
ro
VDS
|VDS | croissant
VDS = VGS −VTP
Saturé Triode
PMOS
NMOS
Bloqué Saturé Triode

VTP +VDS2
VTP +VDS3
VTP +VDS1
VTP <0
VGS
0 VTN >0
VTN +VDS1
VTN +VDS3
VTN +VDS2
|VGS | croissant
Triode Saturé Bloqué
PMOS
F IGURE 20 – Comparaisons des caractéristiques PMOS et NMOS.
8.6.1 Mises en œuvre comparées des transistors NMOS et PMOS.
Le fonctionnement des NMOS est contrôlé par la tension VGS avec VG > VS , alors que pour les PMOS VG < VS . Ils
doivent donc être mis en œuvre de telle sorte que ces conditions soient respectées. Cela se fait typiquement de la façon
suivante :
VDD VDD IDS
IDS VGS S
R D −VDD
VDD VDS
R
D Pente − R1
R
S VDS − VDD
VGS Pente − R1 R
VDD
NMOS PMOS
la tension VGS peut ainsi être directement imposée aux transistors pour contrôler leurs blocages respectifs. Notez que
40
R permet d’amener le transistor en mode ohmique, triode ou saturé, en fonction de sa valeur, en imposant la tension VDS
pour une tension VGS donnée, comme le montrent les droites de charge.
8.7 Transistors MOS à apauvrissement

Pour être à peu près exhaustif sur les transistor MOS, il faut citer les transistors à apauvrissement. Les MOS P ou
N que nous avons décrits jusqu’à présent sont des transistors dits à enrichissement car il faut créer le canal, c’est-à-dire
l’enrichir en porteurs. Les transistors MOS à appauvrissement présentent un canal pré-dopé. Le transistor est donc passant
lorsque aucune tension n’est appliquée sur la grille. Il faut venir chasser les porteurs du canal pour le bloquer. Ainsi pour
un transistor à canal N il faut appliquer une tension VGS < 0 pour chasser les porteurs majoritaires du canal pré-dopé et
bloquer le transistor.
La caractéristique statique IDS = f (VGS ) de ce type de transistors est grosso-modo la même que celle des transistors à
enrichissement mais décalée, vers la gauche pour un NMOS ou vers la droite pour un PMOS, d’une tension constante qui
dépend du taux de dopage et de la profondeur du canal à appauvrir.
9 Applications des transistors MOS

9.1 MOS en Commutation
Lorsqu’il est utilisé en commutation, on cherche à le faire se comporter comme un interrupteur commandé :
D D
G G
S S
Idéalement il devrait présenter deux états : ON et OFF (passant et isolant). L’état OFF correspond simplement au
blocage du transistor. L’état passant est plus compliqué. En effet pour un interrupteur l’état passant correspond à un état
où il se comporte comme une résistance. Il faut donc pour cette application, que le MOS soit en mode Ohmique. De plus
dans un interrupteur, le courant peut circuler dans les deux sens ce qui n’est pas le cas pour un MOS.
Il y donc deux applications du MOS en commutation :
VDD VDD
1. Le MOS dans l’état ON laisse toujours passer le courant dans le

même sens. Ce sont les applications de “pull-up” ou de “pull-down” Z
Application Pull up/down
dans lesquelles on tire la tension vers le haut ou vers le bas. On utilise le sens du courant est
constant.
respectivement un NMOS et un PMOS :
Z
Pull-down Pull-up
2. Le MOS dans l’état ON doit laisser passer le courant dans les 0 t

Application switch
deux sens. Ce sont les applications d’interrupteurs analogiques (analog R analogique, le sens
switches), et l’on est obligé d’utiliser deux MOS complémentaires. du courant alterne.
41
9.1.1 NMOS en pull-down
VDD
IDS
Vcmd
R
Ohmique
VDD
off on off VDD
Pente − R1
D R
t
VDS
Vcmd
S
VDD
Pour être en mode ohmique, il faut que VGS ≫ VDS . On commande donc le MOS avec la tension VG = VGS la plus
élevée possible : VDD . De plus, comme on peut le voir dans la figure ci dessus, il faut que la résistance soit suffisamment
grande pour rester en mode Ohmique. A ces conditions, la résistance passante du MOS vaut : ron = k W (V 1 −V ) .
L DD T
Les documentations des composants (Data Sheets), précisent directement, l’ordre de grandeur de ron , pour une valeur
de VDD et un courant donné. Ce courant est un courant maximum, ce qui revient à préciser la valeur minimale de R
(R> VImax
DD
).
Exemple : BS170 ; ron =1,2 Ω typique, (5 Ω max ) pour VDD =10V et Imax =200 mA .
Remarque : On a en outre intérêt à prendre R ≫ ron pour que la tension de drain soit la plus petit possible lorsque le
MOS est passant. On se rapproche ainsi de l’interrupteur idéal.
9.1.2 PMOS en pull-up

VDD IDS
Vcmd S
D −VDD
VDD VDS
on off on
− VDD
Vcmd
t R R
Pente − R1
Ohmique
Les principes sont les mêmes que pour le NMOS en pull_down.

Attention cependant, ici VG = VDD + VGS , le MOS est donc piloté de façon complémentaire par rapport à l’application
pull-Down.
Exemple : BS250 ; ron =8 Ω typique, (14 Ω max ) pour VDD =10V et Imax =200 mA .
On remarque que la valeur de ron est supérieur pour le PMOS. Ce n’est pas général. A géométrie comparable, les
résistances passantes des PMOS sont plus faibles que celles des NMOS. Cela est dû aux différences de facteur de gain
des transistors de type N ou P. Il faut se souvenir que les porteurs majoritaires sont ici des trous moins mobiles que les
électrons.
9.1.3 Exemples d’application d’un NMOS en pull-down. : Pilotage d’une LED ou d’un relais par une porte
logique.
Le courant maximum que peuvent fournir les circuits logiques (portes, CPLD FPGA, micro_contrôleurs) est en général
trop faible pour piloter une LED et encore moins un relais. On peut alors utiliser un NMOS par exemple :
42
VDD VDD
Limitation du courant
R R
Vcmd Vcmd Diode de roue libre
VDD VDD
off on off off on off
t t
Vcmd Vcmd
Pilotage LED Pilotage Relais
Dans les deux cas on notera la présence de la résistance qui permet en le contrôlant de limiter le courant : I ≈ VDD R ,
ainsi que la présence de la diode de roue libre dans le cas du relais qui permet d’éviter les claquages à la rupture du courant
lors du passage en mode “off”.
9.2 Interrupteurs analogiques (Analog switches)

Comme nous l’avons déjà évoqué plus haut, il n’est pas possible avec un seul transistor de type N avec la source
connectée au bulk et à VSS , ou de type P avec la source connectée à VDD de réaliser un switch analogique. Cependant,
si l’électrode de Bulk n’est pas connectée à la source comme présenté figure 21, les transistors NMOS et PMOS sont
des composants symétriques. Le courant peut passer dans les deux sens. La source et le drain du transistor ne sont alors
déterminés que par le potentiel appliqué sur chacune des électrodes.
VDD
G
A B A B
VA VB VA VB
G
VSS
F IGURE 21 – Transistors NMOS et PMOS utilisés en interrupteurs analogiques
Dans les conditions normales de mise en œuvre : VDD > VA > VSS et VDD > VB > VSS et le potentiel de référence (la
masse) est le point milieu de l’alimentation VDD2+VSS . En général on prend VSS = −VDD .
Pour le NMOS :
Si VA > VB , le courant circule de A vers B, l’électrode A joue le rôle du drain et l’électrode B joue le rôle de la source
et inversement.
Le NMOS est bloqué si VG − VSS < VT le canal n’existe pas. En effet comme ni l’électrode de droite ni l’électrode de
gauche ne sont connectées à la masse, c’est la différence de potentiel VG − VSS qui crée le champ électrique responsable
de l’apparition du canal. Toutes les tensions doivent être comparées à VSS pour déterminer le fonctionnement du NMOS
en utilisant le modèle de S-H. On admettra ici que l’on peut l’utiliser sans trop faire d’erreurs.
Blocage : Pour créer un canal le plus grand possible, on fixe VG = VDD . Le NMOS est passant.
Il est alors possible d’étudier le comportement du NMOS selon que VA > VB et inversement.
Pour cela on étudie la réponse du NMOS chargé par un condensateur pour voir l’évolution de la tension de sortie dans
le temps.
VDD
VA
A B
VDD
0 t VA VB
VSS VSS
tu td
VSS
On suppose le condensateur initialement déchargé
43
1. t= tu− , VAB = 0 aucun courant ne circule dans le MOS.
2. t= tu+ ; VA > VB → la source est du coté droit.

VGS − VT = (VDD − VSS ) − VT
=⇒ VDS > VGS − VT , Le transistor est saturé, le condensateur de sortie se
VDS = VDD
charge à courant constant VB (t) = C1 Isatt.

VGS − VT = VDD − VB(t) − VT
3. , VDS reste toujours supérieur à VGS − VT le transistor ne passe jamais en
VDS = VDD − VB(t)
mode ohmique. La résistance passante apparente (Pente de la caractéristique IDS = f (VDS )) est très grande.
4. Lorsque VB (t) atteint VDD − VT , le transistor se bloque. On n’a jamais atteint le mode ohmique !
VGS = VDD − VB. Lorsque VB = VDD − VT , le transistor reste bloqué comme présenté figure 22.
5. t = td+ , VA = VSS , VB = VDD − VT , VB > VA . La source est maintenant à gauche.

VGS − VT = VDD − VSS − VT
Le MOS est à la limite de la saturation. Le condensateur commence à se
VDS = VDD − VT − VSS
décharger. VGS = cste et VDS diminue. Le MOS passe en mode triode puis Ohmique. La résistance apparente
diminue fortement. Elle devient celle du canal en mode ohmique
Ce comportement est résumé figure 22.
tu td
VA
VDD
VDD −VT VB
0 t
VSS
Ohmique Saturé Bloqué Triode puis Ohmique
F IGURE 22 – Réponse à un pulse d’un NMOS monté en switch
On en déduit que le NMOS se comporte comme une résistance pour VA − VB < 0 . Il ne conduit pas bien le courant
dans l’autre sens.
— Pour le PMOS
Si VA > VB , le courant circule de A vers B, l’électrode A joue le rôle de la source et l’électrode B joue le rôle du
drain et inversement.
Son comportement est symétrique de celui du NMOS. Le lecteur pourra vérifier que le PMOS se comporte comme une
petite résistance pour VA − VB > 0, et qu’il ne conduit pas bien le courant dans l’autre sens.
On peut résumer ces comportements en terme de résistance passante apparente ron et l’on obtient l’allure présentée
figure 23. Le NMOS et le PMOS présentent une faible résistance passante chacun dans leurs domaines respectifs de
tension ; On les associe donc en parallèle pour obtenir une résistance passante faible et plus constante avec VA − VB.
44
ron
NMOS
PMOS
NMOS//PMOS
VA −VB
0
F IGURE 23 – Résistance passante des MOSFET en fonction du signe de la tension à leur bornes.
Finalement on arrive à la structure suivante pour l’interrupteur analogique :
VDD A
Driver Switch
Cmd
PMOS VDD
VSS
VDD NMOS
Off On Off
0 t Cmd A B
VSS
Symbole du
switch analogique
VSS B
L’interrupteur comprend deux sous parties, le switch proprement dit que nous venons d’étudier et la partie driver.
Celle ci inclue deux MOS complémentaires qui travaillent respectivement en Pull up et pull down. Elle permet d’assurer
le pilotage en tensions complémentaires des transistors du switch. Le lecteur pourra vérifier que les deux transistors du
switch sont bien respectivement bloqués et passants ensemble.
Utilisations Les switchs analogiques permettent de réaliser en logique des multiplexeurs et peuvent être utilisés pour
certaines fonctions logiques ainsi que pour des sorties trois états (0,1, haute impédance). Il peuvent remplacer avantageusement
parfois les relais, en particulier pour des applications de mesure. Ils commutent en effet beaucoup plus rapidement que ces
derniers et ne présentent pas d’usure mécanique. Le contact réalisé est cependant beaucoup moins bon (ron = qq Ω), et ils
peuvent réinjecter des charges dans le circuit commuté (dans les électrodes A et B) lors de leur fermeture. Ces charges qui
sont celles qui formaient le canal sont en faible quantité (quelques pico-Coulomb). Cela peut cependant être rédhibitoire
dans certaines applications. Il faut garder à l’esprit que 10 pC dans un condensateur de 10 pF sela fait 1 Volt aux bornes
du condensateur.
45
9.3 Portes logiques CMOS
VDD
Les MOS sont les composants roi de l’électronique logique. Ils
sont à la base de la technologie CMOS (Complementary MOS). Cette
technologie est caractérisée par une consommation statique nulle. Ils ne F
consomment que lorsqu’ils commutent.
Pour réaliser une fonction logique F en technologie CMOS, on réalise Entrées sortie
un circuit de pull up qui est passant quant F = 1, bloqué sinon, et un
circuit de pull down qui est passant quant F = 1. De cette façon VDD et
F
VSS sont isolés, et il n’y a pas de consommation statique. Quant F = 1, la
sortie est tirée vers le haut, et la sortie vaut 1. Quant F = 0, la sortie est
tirée vers le bas, et la sortie vaut 0. VSS
9.3.1 L’inverseur MOS
C’est le plus simple des composants, les fonctions F et F sont directement réalisées par des transistors complémentaires :
VDD VDD
Activé par A
A A A A
Activé par A
VSS VSS
Représentation Représentation
Classique orientée logique
La figure ci-dessus présente l’inverseur en utilisant (a gauche) les symboles classiques pour les NMOS et PMOS. On
constate que les deux transistors sont montés en pull up et pull down. Le NMOS est bloqué lorsque l’entrée A est au
niveau bas (VGS = 0 ; A=VSS =0 logique) alors que le PMOS est passant (VGS = VDD − VSS < VT < 0 ; A=VDD =1 logique).
Si A=VDD =1 logique, la situation s’inverse et le PMOS se bloque alors que le NMOS devient passant. Le PMOS est donc
actif pour une entrée logique égale à zéro, alors que le NMOS est actif pour une entrée logique égale à 1. Ils travaillent
respectivement en logique négative et positive. Pour résumer, les transistors PMOS de pull up inversent les entrées et les
transistors de pull down prennent les entrées directes. C’est pourquoi on utilise souvent la représentation orientée logique
de droite pour les schémas internes de composants logique à CMOS.
46
VDD
Inverseur à sortie haute impédance (HZ)
Il est parfois utile pour les circuits logiques de présenter une sortie
qui peut passer en haute impédance selon la table de vérité suivante par
exemple :
EN
EN A B A A B
0 X HZ EN
1 1 0
1 0 1
A
On modifie alors la conception comme présenté dans la figure de droite.
Tels qu’ils sont commandés les deux transistors centraux sont tous les
VSS
deux passants ou bloqués en même temps, ce qui permet d’isoler la sortie.
NOT trois états CMOS
9.3.2 Quelques autres portes CMOS
il n’est pas dans la portée de ce cours de présenter la réalisation de toutes les portes logiques possibles. On présentera
cependant quelques unes des implantations des portes de base. VDD
Fonction NAND (NON ET)
Cette fonction est une des plus simple à réaliser (plus simple que
AND par exemple). La fonction à réaliser est A.B. Soit F = A + B (Th A B
de Morgan) et F = A.B. Les fonctions OR (OU) sont réalisées par des A.B
circuits en parallèle. En effet dans ce cas le courant peut circuler dans A
une branche OU bien dans l’autre. De la même façon les fonctions AND
(ET) sont réalisées par des circuits en série. Le courant doit passer dans B
l’une ET l’autre des branches. On réalise donc la fonction F = A + B
avec deux transistors de pull up en parallèle qui inversent directement les
entrées. F est réalisé avec deux transistors de pull down montés en série VSS
qui sont actifs sur les entrées directes. NAND CMOS
Fonction AND (ET)

La fonction AND est simplement réalisée avec la fonction NAND suivie de l’inverseur précédent. Il faut remarquer
ici qu’il n’est pas simple de réaliser directement la fonction AND pour laquelle on aurait une fonction de pull down qui
prendrait en entrée A et B alors que les transistors de pull down prennent naturellement A et B en entrée. Les entrées
naturelles de pull up sont les entrées inversées alors que les entrées naturelles de pull down sont les entées directes.
Fonctions plus complexes, exemple du XOR.
Compte-tenu de ce qui précède, on réalise facilement la fonction NOR (NON OU), puis le OU à partir de cette
dernière.
Les fonctions logiques sont plus ou moins faciles à réaliser selon les principes énoncés ci-dessus. En effet, dans
certains cas F et F prennent à la fois des variables directes et inversées en entrée. Dans ces cas là, on peut simplement
inverser les entrées pour suivre la méthodologie précédente, mais ce n’est pas forcément optimal en nombre de transistors.
C’est le cas par exemple du XOR (Ou exclusif). Dans ce cas on a : F = AB + AB qui dépend à la fois d’entrées
inversées et non inversées. On calcule F = AB + AB.
On obtient alors le schéma de gauche. Compte-tenu des inverseurs, ce schéma nécessite 12 transistors.
47
VDD
A A A
B
B B
A AB + AB
AB + AB
A A
A
B B
VSS XOR CMOS
Il est aussi possible d’optimiser la conception en remarquant que A = 1⇒XOR=B, et que A = 0 ⇒ XOR = B. En
fonction de A, il faut donc sortir B ou B. On aboutit alors au schéma de droite qui ne nécessite que huit transistors. La
réalisation de droite est présentée a titre d’exemple. Il en existe plusieurs autres. Le choix entre les diverses réalisations
se fait principalement en fonction du nombre de transistors et de la vitesse recherchée pour la porte.
9.4 MOS en Amplification

Reprenons le montage de base pour un transistor NMOS, et traçons la caractéristique Vs = f (Ve ) comme dans la
figure 24. Compte-tenu du câblage, on a Ve = VGS et V s = VDS . Lorsque Ve augmente en partant de zéro Volts, le transistor
est bloqué jusqu’à ce que Ve > VT . On peut voir à l’aide de la droite de charge, qu’il est ensuite saturé puis qu’il passe en
mode triode pour finir en mode ohmique.
Remarque 1 : Vs n’atteint jamais zéro Volts. En effet le schéma équivalent final est un pont diviseur de tension entre
1
R et la résistance de mode Ohmique finale ron = k WL (VDD −VT )
.
IDS
Vs
VDD Limite mode triode/saturé
VDD
VDD
R
R
Ve croissant
T
V
−
e
V
=
s
V
Bloqué
Saturé
Vs Triode puis Ohmique

Ve
Vs Ve
Vs5 Vs4 Vs3 Vs2 Vs1 VDD VT VDD
Ve croissant
F IGURE 24 – Caractéristique Vs = f (Ve ) pour le montage de base NMOS
Remarque 2 : Les résultats de la figure 24 sont aussi valables pour le NMOS utilisé en pull down. On constate que
dans ce mode, Le NMOS passe par le mode saturé avant de finir en mode ohmique. On peut vérifier, en chargeant le
NMOS par un condensateur, de l’ordre de grandeur de sa capacité de grille, pour modéliser le chargement par une autre
porte logique et permettre le calcul d’un temps de réponse, que le temps passé dans le mode saturé est négligeable devant
le temps total de commutation. C’est pourquoi en mode pull up et pull down, on ne considère en général que les états
bloqués et passant ohmique (ron ) des MOS.
48
9.4.1 Petit signal
Comment réaliser un amplificateur avec un NMOS, et dans quel mode doit-on l’utiliser ?
Un amplificateur idéal réalise la fonction Vs = A ×Ve , avec A le plus grand possible. Ce n’est manifestement pas le cas
du NMOS de la figure 24 si on considère la caractéristique Vs = f (Ve ).
C’est cependant possible si l’on prend pour Ve , un signal d’amplitude limitée ve (t), que l’on appellera petit signal,
variant autour d’une valeur fixe Ve0 que l’on appelle la polarisation comme présenté ci-dessous pour un petit signal
sinusoïdal :
Vs
VDD
Vs0
vs (t)
Ve
VT VDD
ve (t)
Ve0
La réponse du NMOS est un signal variable vs (t) variant autour d’une valeur constante Vs0 : Vs (t) = V0 + vs (t). On
constate que plus la pente de la caractéristique Vs = f (Ve ) est grande, plus le module du signal de sortie (|vs (t)|) est grand
|vs (t)|
et donc plus |A| = |ve (t)|
est grand. On a donc intérêt à travailler dans le domaine de tension où le NMOS est saturé. Comme
|vs (t)|
la pente de la caractéristique est négative, on voit aussi que A est négatif. A = − |ve (t)|
. Enfin vs (t) n’est manifestement
pas symétrique autour de Vs0 , contrairement au petit signal d’entrée. Cet effet est la distorsion dûe à la courbure de la
caractéristique qui est, en mode saturé, un morceau de parabole. Pour annuler cet effet, il faudrait que la caractéristique
soit rectiligne. Il est possible d’approcher cette situation en prenant une amplitude suffisamment faible pour ve (t) afin
que la parabole soit localement assimilable à sa tangente avec le moins d’erreur possible (les termes de deuxième ordres
doivent êtres négligeables). Nous venons ainsi d’introduire la notion de petit signal.
Remarque : l’amplitude du signal de sortie est forcement limitée par VDD . Par conséquence : |ve (t)| < VDD
A . Pour peut
que |A| soit grand, la condition petit signal est assez naturellement respectée.
Résumé : Pour utiliser un MOS (N ou P) efficacement en amplification il faut :

1. L’amener autour d’un point de fonctionnement où il sera en mode saturé. On parle de polarisation.
2. L’exciter avec un signal variant autour de ce point de polarisation. L’amplitude de ce signal doit être suffisamment
faible pour que la réponse du MOS y soit proportionnelle (linéarité). On parle d’excitation en petit signal.
9.4.2 Schéma équivalent petit signal
Considérons à nouveau le montage de base de la figure 24. Pour une excitation petit signal ve autour de Ve0 :
Ve (t) = Ve0 + ve (t) (24)
Le courant qui traverse le MOS s’écrit IDS (t) = IDS0 + i(t) comme présenté dans la figure suivante :
49
IDS
IDS (t) = I0 + i(t)
VGS
0 VT Saturé VT +VDS
Ve (t) = Ve0 + ve(t)
Si R a été correctement choisie pour que le MOS soit saturé, avec la transconductance g (variation de courant à la
sortie/variation de tension à l’entrée) :
∂ Isat (t) W
g(Ve0 ) = = k (Ve0 − VT ) (25)
∂ Ve L
et le courant de polarisation I0 :
1 W
Io = k (Ve0 − VT )2 (26)
2 L
Le courant qui traverse le MOS peut être réécrit comme :
Isat (t,Ve ) = I0 (Ve0 ) + g(Ve0)ve (t) (27)
En séparant la partie polarisation (signal constant) du petit signal, on peut réécrire l’équation 24 comme
Vs0 + vs(t) = VDD − RI0 − Rg(Ve0 )ve (t)

| {z } | {z }
Réponse du circuit Réponse (28)
à la polarisation au petit signal
Ce qui donne pour le petit signal uniquement :
vs (t) = −Rg(Ve0 )ve (t) (29)
Dans ce qui suit et en particulier dans les schémas, on notera g(Ve0 ) = g pour des raisons de clarté.
L’équation 29 donne la réponse au petit signal du circuit. Le montage ci-dessous présente le circuit électrique qui
donne le même résultat :
D
G D
R G
gve
ve vs = −Rgve
gvgs
S vgs
S
Schéma équivalent petit signal du montage de base Schéma équivalent petit signal du MOS
Le MOS en petit signal se comporte comme un générateur de courant commandé en tension par ve . On en déduit un
50
premier schéma équivalent petit signal pour le MOS. La grille est présente dans le schéma équivalent, mais n’est connectée
à rien car le courant d’entrée est nul.
Amélioration du modèle :
Dans le modèle ci-dessus, nous n’avons tenu compte ni de la capacité Grille-Source, ni de l’effet Early. Il existe
bien sur d’autres effets qui pourraient aussi être pris en compte. Les autres capacités parasites grille-drain et drain-source
pourraient être ajoutées au modèle. Cependant, elles sont de moindre valeurs et leurs effets ne sont pas notables aux
fréquences qui nous intéressent. On ne rajoutera pas non plus, l’effet de la différence de potentiel source-bulk dans le cas
où source et bulk ne sont pas connectés. La prise en compte de cet effet est anecdotique dans le cas de l’utilisation usuelle
des transistors MOS.
Si on considère l’équation 23, l’effet Early se traduit par un courant supplémentairement au courant de saturation
proportionnel à VDS . Il apparaitra donc comme une résistance en parallèle au générateur de tension commandé sur le
schéma petit signal. La valeur de cette résistance ro est donnée par l’équation 23 : r0 = VI0A . Ou Io = 12 k WL (VGS0 − VT )2 et
ou VA est la tension de Early.
Le modèle complet est présenté figure 25.
G
gvgs
VA
r0 = I0
vgs
F IGURE 25 – Schéma équivalent petit signal d’un transistor NMOS
9.4.3 Méthodologie d’analyse du fonctionnement en petit signal d’un amplificateur à MOS.
Pour fixer les idées, nous prendrons comme exemple le circuit suivant :
VDD VDD
RD
Cs
Ce R1
ρ
vs
Zl
ve R2
La méthode présentée ici est valable pour tout type de circuit en petit signal. Elle comporte deux volets
1. Étude de la réponse aux petits signaux.
2. Étude de la polarisation
En général, on s’intéresse au comportement petit signal. Quant on parle d’amplificateur, c’est le petit signal qui est amplifié
|v (ω )|
pas la polarisation. On cherche a avoir un gain donné. Par exemple |H(ω )| |ves (ω )| = 10.
L’étude petit signal, va nous permettre d’exprimer le gain de l’amplificateur en fonction des paramètres du schéma
équivalent petit signal. Ceux-ci et en particulier la transconductance g dépendent de la polarisation. L’étude de la polarisation
permettra de fixer g.
A la fin de l’étude, on pourra obtenir la réponse complète du circuit avec le théorème de superposition, en additionnant
le signal de polarisation au comportement petit signal.
51
Étude petit signal :
Si on considère l’équation 28, on voit que la polarisation est la partie constante dans le temps et le petit signal la
partie variable dans le temps. Par conséquence, pour le petit signal, tout ce qui est constant est nul. Pour obtenir le schéma
équivalent petit signal il faut donc remplacer dans le schéma tous les potentiels constants par la masse et le transistor par
son schéma équivalent petit signal :
RD
D Cs
Ce R1
ρ
G
gvgs
r0
vs
Zl
CGS
ve R2
Dans le même ordre d’idée, les condensateurs en entrée et sortie dans le montage Ce et Cs ont pour rôle de séparer
la polarisation du continu. Ils coupent naturellement le continu, et doivent être choisis assez grands pour laisser passer le
petit signal dans la bande passante du circuit. On les assimile donc souvent dans un premier temps à des fils tant que l’on
ne s’intéresse pas à calculer la valeur qu’il faut leur donner pour que cela soit vrai.
Le schéma équivalent peut donc être simplifié et réorganisé de la façon suivante :
ρ
G D
gvgs
RD //r0
R1 //R2
ve CGS vs
Zl
Avec ce schéma on calcule aisément les caractéristiques de l’amplificateur ainsi réalisé :
Réponse fréquentielle à vide (Zl = ∞) H(ω ) = −(RD //r0 )g ≈ −RD g

Impédance d’entrée Zin = R1//R2 //CGS
Impédance de sortie Zout = RD //r0 ≈ RD
Étude de la Polarisation : La polarisation consiste à amener le circuit autour du point de fonctionnement qui nous
intéresse. Les tensions et courants de polarisation sont des signaux continus. On commence par dessiner le schéma du
circuit en ne tenant compte que du continu. Les condensateurs sont pour les signaux continus des circuits ouverts. Ils
isolent la partie centrale du circuit du générateur et de la charge :
VDD VDD
RD
R1
VDS0
VGS0 R2
52
L’étude de la polarisation est essentielle car c’est elle qui donne sa validité au schéma équivalent petit-signaux. En
particulier, il faut s’assurer que le transistor soit saturé.
R2
Le courant de grille est nul en continu donc : VGS0 = R1 +R2 VDD .
2
On peut alors calculer le courant de polarisation si le transistor est saturé : Io = 21 k WL VGS0 − VT . On ne tient pas
compte de l’effet Early pour la polarisation en général car λ est suffisamment faible pour que le surcroit de précision soit
ridicule devant la précision des résistances.
Le transistor est saturé si VDS0 > VGS0 − VT . Soit :

VDD +VT −VGS0
RD < 2 (30)
1kW VGS0 −VT
2 L
Remarque 1 Cette condition est de la forme ”RD < quelque chose". On pouvait s’y attendre car si RD est trop grand,
le courant traversant le MOS devient petit, et il passe en mode triode voir ohmique.
Remarque 2 Il ne faut pas perdre de vue que les paramètres sont liés entre eux. Les résistances R1 et R2 permettent
de fixer VGS0 , mais elles interviennent aussi dans la valeur de l’impédance d’entrée. De même RD est lié à la condition
de saturation, mais aussi à la valeur de l’impédance de sortie. I0 quant à lui fixe bien sur la valeur de g. Le travail de
conception consistera bien souvent à trouver des compromis entre ce dont on rêve (Zin = ∞, Zout = 0, ....) et ce qui est
réalisable.
10 Transistors bipolaires à jonction

C’est le transistor historique découvert en 1947. Sa forme actuelle est cependant différente. Il en existe deux versions :
1. transistor NPN
ε
c
Collecteur Émetteur
N P N+ b Vce > 0
en usage normal
Base
e
2. transistor PNP
ε
e
Collecteur Émetteur
P N P+ b Vce < 0
en usage normal
Base
c
Dans les deux cas, l’épaisseur de la jonction est faible et l’émetteur est plus fortement dopé que la base ou le collecteur.
Les porteurs majoritaires y sont en grand nombre.
10.1 Fonctionnement
Nous allons décrire le fonctionnement du NPN qui est le transistor le plus classique. Tout est transposable au PNP en
changeant la nature des porteurs dans le discours : e− ←→ p+ . Vce < 0
Si la base n’est pas connectée, pour traverser le transistor entre collecteur et
c e
émetteur un courant va “voir” une suite de deux jonctions, NP puis PN. Aucun courant
b
ne peut donc circuler.
53
Ie c e
N P N+
Si on rend la jonction base-émetteur passante en la polarisant correctement, c’est à
Ie
dire à Vbe ≈ 0.6 V, c’est-à-dire en y injectant du courant (cf Figure de droite), alors, les b
électrons très nombreux dans l’émetteur rentrent dans la base avec de l’élan, comme Ib
celle-ci est très fine, ils ont une probabilité non nulle de se retrouver directement dans
le collecteur.
En fait seule la petite fraction des électrons entrant dans la base par l’émetteur qui correspond au fonctionnement
normal de la jonction base-émetteur se recombinent avec les trous, les autres continuent leur chemin dans le collecteur :
Courant d’électrons
P
N N+
e−
Ic
p+ Ie
Courant de trous Recombinaison électron trou

Ib e−
Création de trous
Il s’avère, et c’est l’effet transistor, que la quantité d’électrons collectés par le collecteur est contrôlée par la quantité
de trous créée au niveau de l’électrode de base par le flux d’électrons sortant. Elle est même proportionnel à ce dernière :
Ic = β Ib (31)
Comme il y a conservation du nombre de porteurs, la loi des nœuds s’applique :
Ie = Ic + Ib (32)
Le fonctionnement du transistor peut donc être schématisé comme présenté figure c

b
de droite. La jonction base-émetteur se comporte comme une diode normale, sa Ib
β Ib
polarisation permet de contrôler le courant Ib dont dépendent les courants d’émetteur ≈0,6V
et de collecteur. Le transistor est un amplificateur de courant. Remarquons que si la
(β + 1)Ib
diode base-émetteur est bloquée, le transistor est bloqué.
e
10.2 Caractéristiques
Ic
Ic = f (Vbe )
Cette caractéristique suit à β près la caractéristique d’une diode selon la relation

d’Ebers-Moll. Comme on n’utilise pas la diode base-émetteur en inverse, en mode
1
actif normal (non bloqué), on a Ic = β Ib . En mode actif on approxime cette Ic0 re
relation en négligeant le terme -1 devant l’exponentielle dans l’équation d’Ebers-Moll

Vbe
(équation 3) par : Vbe0
Vbe
Ic ≈ β I0 e Vφ (33)
54
L’expression de la pente autour d’un point de polarisation (Vbe0 , Ic0 ) s’exprime en fonction de Vφ :
∂ Ic 1 Vbe0 Ic0
(Vbe0 ) = β I0 e Vφ = (34)
∂ Vbe Vφ Vφ
Cette grandeur est aussi l’inverse de la résistance dynamique re (cf figure précédente), soit :
Vφ
re = (35)
Ic0
La relation 35 permet de calculer facilement la résistance dynamique d’émetteur en connaissant Ic0 .

On prend en général :
Vφ =26 mV à 300°K (36)
Ic = f (Vce )
Compte-tenu de la relation 31, la caractéristique Ic = f (V ce) est obtenue à partir de la relation d’Ebers-Moll. Il y a
cependant une valeur maximale de la tension Vce à partir de laquelle le courant traverse simplement par effet d’avalanche
le transistor. Cette zone est dangereuse pour le transistor car elle correspond à une puissance P = Vce MAX × Ic successible
de l’endommager.
Ic
Mode actif normal
Saturation
Ib croissant
Ib4
Ib3
1
β Ib0 Ra Ib2
Ib1
Vce
Vce Sat Vce MAX
En mode actif normal, c’est-à-dire dans la zone de la caractéristique dans laquelle on cherche à utiliser le transistor, le
courant y est quasi constant et contrôlé par le courant qui circule dans la base. Dans cette zone le transistor se comporte
comme un générateur de courant piloté. Il existe cependant une valeur de la tension Vce minimale en-dessous de laquelle
le transistor est dit saturé et qui correspond en fait au coude de la caractéristique de la diode base-émetteur.
Il existe comme pour les transistors MOS une tension de Early VA qui permet d’écrire en négligeant Vce Sat la résistance
du générateur en mode actif normal comme :
VA
Ra = (37)
β Ib0
Schéma équivalent
Compte-tenu de ce qui précède, on améliore le schéma équivalent :
55
c
b
Ib
β Ib VA
β Ib0
≈0,6V
(β + 1)Ib
e
F IGURE 26 – Schéma équivalent transistor NPN.
Transistor idéal
Vce Sat = 0
Un transistor NPN idéal, aurait pour paramètres : Vce MAX = ∞
Ra = ∞
En appliquant les mêmes raisonnements au transistor PNP, on aboutit au schéma équivalent de la figure 30. Les valeurs
des paramètres pour le transistors idéal sont les mêmes que pour le transistor NPN. Notez que seule l’orientation de la
diode et le sens du courant change.
c
b
Ib
β Ib VA
β Ib0
≈0,6V
(β + 1)Ib
e
F IGURE 27 – Schéma équivalent transistor PNP.
10.3 Paramètres d’influences

10.3.1 Effet de la Température
La température influence le comportement d’un transistor bipolaire de deux façons :

∂ V be
1. Par l’intermédiaire de la variation du courant de la diode base-émetteur avec la température : ∂t = −2mV/°C
2. Par le gain en courant β , lui même très dépendant de la température.
La figure 28 illustre cette dépendance pour le transitor NPN 2N222 qui est un transistor à tout faire, standard.
On peut voir que le gain varie au minimum de 100% entre 25°C et 125°C.
Toute conception de circuit basée sur un transistor bipolaire peut donc se baser sur l’hypothèse β grand, typiquement
(β + 1) ≈ β , mais pas sur une valeur précise de β . On n’utilisera β pour le calcul des circuits qu’a titre d’ordre de
grandeur.
10.3.2 Variation de β avec la fréquence
Il existe une fréquence de coupure au-delà de laquelle la valeur du gain en courant diminue fortement. Les variations
de β peuvent être modélisées comme un phénomène du premier ordre.
56
F IGURE 28 – Variation du gain en courant β avec le courant de collecteur et la température.
βdB
β = β0
β0
β=
1+ j Ff
-20 dB/decade β
β =1 log10 ( f )
Fβ FT
Le paramètres Fβ et FT sont en général mentionnés dans les documentations des constructeurs.
11 Applications des transistors à jonction

Comme pour les MOS, les transistors bipolaires à jonctions sont utilisés pour des applications de commutation ou
d’amplification. Dans le premier cas on les utilise en mode bloqué (Ic = Ie = Ib = 0)/saturé (Vce = 0), dans l’autre cas en
mode actif normal (ni bloqué ni saturé, Ic = β Ib ).
11.1 BJT en Commutation

On cherche en commutation à faire fonctionner le transistor en mode bloqué-saturé. Le transistor passant doit être
saturé pour avoir Vce ≈ 0.
Exemple : Allumage d’une diode. Le transistor se pilote en contrôlant la tension aux bornes de la diode base-émetteur.
Le pilotage se fait donc avec des tensions complémentaires selon que l’on utilise un NPN ou un PNP.
57
VCC VCmd VCC
ON OFF Rb
VCmd
Rc Rc
VCmd
OFF ON Rb
VCmd
Analyse et dimensionnement du montage à transistor NPN

— Si VCmd = 0, alors la diode base-émetteur est bloquée et le transistor aussi. La LED est éteinte.
— Si VCmd = VCC , on suppose ici VCC ≫0,6 V, alors la diode base-émetteur est passante et Vbe ≈ 0, 6 V.
La droite de charge ci-contre montre qu’il faut que Rc soit suffisamment Ic
grande et/où Rb suffisamment petite pour que le transistor sature. VDD
RC
rB décroissant
En pratique, on calcule Rc pour obtenir le courant désiré dans le
collecteur, celui qui convient à la LED dans notre exemple. Ensuite on rC croissant
détermine Rb pour que le transistor soit saturé sans toutefois dépasser le VDD
Vce
courant maximal admissible pour la diode base-émetteur.
Montage à transistor PNP

Le fonctionnement du montage à transistor PNP est analogue sauf que Vbe ≈ Vcmd −VDD . Le transistor est donc bloqué
pour Vcmd = VDD et passant pour Vcmd = 0.
Circuits logiques à transistors bipolaires : Il est possible avec des transistors bipolaires à jonction de faire des
composants logiques. C’est le cas des familles de composants logiques TTL (Transitor Transistor Logique) ou ECL
(Emitter Coupled Logic). Elles sont cependant maintenant obsolètes car elles consomment beaucoup plus que les familles
logiques à transistors MOS. En outre, ces derniers commutent maintenant aussi vite que les familles logiques à transistors
à jonction, grâce à la réduction de la taille de la gravure qui a permis de diminuer les capacités de grille.
11.2 BJT en Amplification

Comme pour les transistors MOS, on amène le transistor autour d’un point de fonctionnement (la polarisation) puis
on considère les variations (le petit signal) autour de ce point.
IB
11.2.1 Schéma équivalent petit signal
Reprenons le schéma équivalent de la figure 26. C’est pour le moment
le schéma d’un composant non linéaire à cause de la diode base-émetteur.
Ib0 + vberb(t)
En condition de petit signal, il est possible de le linéariser. Considérons la 1
rb
caractéristique de la diode base-émetteur pour des petits signaux lorsque
l’on polarise le transistor autour du point de fonctionnement (IB0 , Vbe0 ). Vbe
Vbe0 + vbe (t)
∂ Vbe
Au premier ordre, on a : Ib = Ib0 + ib = Ib0 + vrbeb ou rb est la résistance dynamique de la diode base-émetteur rb = ∂ Ib
au point de polarisation.
Comme Ib = β1 Ic , on a :
rb = β re (38)
58
où re est la résistance dynamique de l’émetteur tel que définie équations 34 et 35.
Finalement pour le petit signal, on remplace la diode base-émetteur par la résistance dynamique de base dans le
schéma équivalent de la figure 26, et l’on obtient le schéma équivalent petit signal de transistor NPN :
c
b
ib
β re β ib VA
β Ib0
(β + 1)ib
e
F IGURE 29 – Schéma équivalent petit signal transistor NPN.
Compte tenu des équations 35 et 36, on utilise en général l’expression suivante pour calculer re :
26 mV
re = (39)
Ic0 mA
Dans cette expression, Ic0 est le courant de polarisation de collecteur.
Les raisonnements précédents sont transposables au transistor PNP, et l’on obtient le schéma équivalent de la figure 30
pour le transistor PNP. La valeur de re et de la résistance de Early se calcule de la même façon que pour le transistor NPN.
c
b
ib
β re β ib VA
β Ib0
(β + 1)ib
e
F IGURE 30 – Schéma équivalent petit signal transistor PNP.
11.2.2 Les trois montages de base des transistors bipolaires
La figure 31 présente les trois montages de base des transistors bipolaires en amplificateurs petits signaux. Ils sont
présentés pour des transistors NPN, mais ils peuvent être transposés à des transistors PNP. Dans cette figure, on n’a pas
représenté les circuits de polarisation. C’est pourquoi par exemple l’alimentation VCC apparaît non connectée pour le
montage base commune. Les noms des montages font référence à l’électrode qui est connectée à la masse pour le petit
signal. Ainsi pour le montage émetteur commun, l’émetteur est à la masse pour le petit signal. Il en est de même pour les
montages collecteur commun et base commune.
59
VCC VCC VCC
Vs Ve R Vs Ve
R Vs
Ve
Émetteur Commun Collecteur Commun base commune
F IGURE 31 – Les trois montages de bases des transistors bipolaires à jonction.
Ces trois montages ont chacun des caractéristiques différentes (gain, impédances d’entrées et de sorties, etc..) qui
président à leurs usages. Le lecteur pourra pour s’entrainer recalculer les résultats présentés ci-dessous.
Émetteur commun C’est le montage à utiliser en première intention. Avec le schéma équivalent petit signal de la
figure 29, en négligeant la résistance de Early pour simplifier (elle n’apporte pas grand chose à la discussion et complexifie
grandement l’étude). On obtient le schéma équivalent petit signal dont on déduit les caractéristiques petit signal du
montage.
β re vs
ve = − rRe
ib
Zin = β re
β ib R vs
Zout = R
ve
Ordres de grandeur typiques : re = 5Ω, R = 500 Ω.
Émetteur Commun
C’est un amplificateur inverseur. L’impédance d’entrée n’est pas trop petite, et l’impédance de sortie pas trop grande
même pour un gain typique de -100.
Collecteur commun Ce montage est appelé emitter follower dans la littérature anglo-saxone car c’est un suiveur. C’est
évident si on considère la figure 31. L’entrée et la sortie sont séparées par la tension de diode qui reste à peu près constante
≈ 0.6V donc nulle pour le petit signal. On a donc vs ≈ ve .
β re ib vs R
= ≈1
ve R+ β β+1 re

β +1
ve β ib R vs Zin = β β R + re ≈ βR
β +1
Zout = β re //R ≈ re

Collecteur Commun
L’impédance d’entrée est plutôt grande et l’impédance de sortie plutôt petite, ce qui fait de ce montage un bon étage
d’adaptation d’impédance.
Remarque : Le résultat Zout ≈ re peut se voir directement dans l’expression du gain : c’est la valeur qu’il faut donner
à R dans cette expression pour obtenir un gain de 12 . Avec la méthode de la demi-charge, comme R ≫ re si l’on charge le
suiveur par re , on divise la tension de Thévenin par deux.
60
Base commune Ce montage n’est utilisé qu’en haute fréquence en particulier dans le montage cascode (CF préceptorat)
car il est peu sensible à l’effet Miller.
β ib vs R
ve = re
β
ib Zin = β +1 re ≈ re
ve R vs Zout = R
β re
Base commune
Son gain et son impédance de sortie sont les mêmes que pour l’émetteur commun. Par contre son impédance d’entrée
est beaucoup moins bonne.
Effet Miller
L’effet Miller décrit la capacité vue en entrée d’un amplificateur lorsque
sa sortie est rebouclée sur l’entrée par un condensateur comme présenté
à droite. En général ce condensateur n’est pas placé la volontairement, C
c’est un condensateur parasite.
Le courant d’entrée dans l’amplificateur bouclé est la somme du courant
circulant dans le condensateur et de celui circulant dans Rin , soit : ρ
Ve Rin
1
Iin = Ve R1in + Ve (1 − G) ρ +Zc
. On en déduit facilement que l’impédance GVin Vs
d’entrée de l’amplificateur bouclé est :
ρ + ZC
Zin = Rin //
1−G
A basses fréquences, |Zc | est très grand devant Rin . L’impédance d’entrée du système bouclé est Rin .
A moyennes fréquences, c’est-à-dire lorsque |Zc | ≫ ρ et que |Zc | est de l’ordre de grandeur de Rin , l’impédance
ZC
d’entrée de l’amplificateur bouclé est Zin = Rin // 1−G . Cela signifie que l’on voit en entrée, en parallèle avec Rin un
condensateur de valeur (1 − G)C. Ceci qui vient limiter la bande passante de l’amplificateur en atténuant le signal d’entrée.
ρ
A hautes fréquences enfin, l’impédance d’entrée tend vers Zin = (1−G) . Comme en général |G| ≫ 1 et que ρ est petite,
Zin devient petite et l’amplificateur n’est plus utilisable normalement.
Remarque : (1 − G) doit être une quantité positive sinon on est en réaction et le système n’est pas stable. L’effet Miller
rend instables les amplificateurs à gain positif et diminue le gain des amplificateurs à gain négatif.
Nous n’avons pas, dans le schéma équivalent des transistors bipolaires, introduit les capacités parasites : capacités
base-émetteur, base-collecteur, émetteur-collecteur . On doit les prendre en compte pour comprendre l’intérêt du montage
base commune. Parmi ces trois capacités parasites, la capacité émetteur-collecteur est beaucoup plus faible que les autres.
Le montage base commune est donc beaucoup moins sensible que le montage émetteur commun à l’effet Miller.
11.2.3 Polarisation et emballement Thermique
Dans ce paragraphe, nous allons présenter les circuits de polarisation des montages amplificateurs que nous n’avons
pas décrit dans ce qui précède.
Pour le montage de première intention : l’émetteur commun, le circuit de polarisation le plus simple est le montage a)
de la figure 32. Dans ce montage, on utilise comme pour les amplificateurs à MOS des condensateurs de découplage pour
séparer le petit signal de la polarisation. Ce montage, qui a le mérite d’être très simple, est malheureusement réputé pour
ne pas être stable thermiquement. En effet dès la mise en route de l’amplificateur, le transistor dissipe de la puissance par
effet Joule, principalement entre émetteur et collecteur P = Vce . × Ice , ce qui fait monter sa température. Or, le gain en
61
courant β augmente avec la température et la tension au bornes de la diode base-émetteur diminue elle aussi de 2 mV par
degré Celsius.
Traçons la droite de charge pour le montage a :
Ic
Température
= VCC − Rb Ib = VCC − Rb Iβc
croissante
Vbe
β VCC Température croissante
Rb
On voit qu’avec l’augmentation de la température, les effets sur β et sur la

caractéristique se cumulent pour augmenter le courant ce qui fait à son tour monter la
température. Le système s’emballe et comme Vce → 0 le transistor finit par saturer.
Vbe
0,6 V VCC
Notons que parmi ces deux effets, celui de β est prépondérant.

VCC VCC
VCC VCC
R1 Rc
C2
C1
Rb Rc
C2
C1
R2 vs
ve Re CE
vs
ve
a) b)
F IGURE 32 – Montages émetteur commun avec circuits de polarisation.
Le montage b) de la figure 32, présente la méthode de polarisation classique qui permet de limiter l’emballement
thermique. Dans ce montage l’émetteur n’est pas directement connecté à la masse. On rajoute une résistance d’émetteur
Re et l’on impose le potentiel de la base à l’aide d’un pont diviseur. Bien sûr, comme on désire toujours réaliser un montage
émetteur commun on rajoute en parallèle à cette résistance un condensateur de découplage qui permet au petit signal de
continuer à voir un montage émetteur commun.
La droite de charge pour le montage (b) est donnée par :
Ic
Vbe = VCC R1R+R

2
2
− Re Ie ≈ VCC R1R+R
2
2
− Re Ic R2 VCC Température croissante
R1 +R2 Re
La droite de charge est maintenant indépendante de β . L’augmentation

de la température n’a d’effet que sur la caractéristique. Cet effet est
suffisamment faible pour que l’on atteigne un équilibre thermique avec
Vbe
l’air ambiant. L’emballement est contrôlé. 0,6 V VCC R R+R
2
1 2
11.2.4 Mise en œuvre d’un montage à émetteur commun, montage Cascode
Cette étude est traitée en préceptorat et n’est pas abordée ici.
62

ComposantsNonLineaires A Semi Conducteurs

Transféré par

Droits d'auteur :

Formats disponibles

ComposantsNonLineaires A Semi Conducteurs

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

ComposantsNonLineaires A Semi Conducteurs

Transféré par

Droits d'auteur :

Formats disponibles

Électronique Électrotechnique Automatique

C OMPOSANTS NON LINÉAIRES À

P REMIÈRE A NNÉE DE L’ESPCI

3 Utilisation des diodes 12

4 Autres types de diodes 22

5 Interaction avec la lumière 26

6 Critères de choix d’une diode. 30

8 Transistors à effet de champ 30

9 Applications des transistors MOS 41

10 Transistors bipolaires à jonction 53

11 Applications des transistors à jonction 57

1.1 Bases élémentaires de la théorie des bandes

F IGURE 1 – Bandes d’énergie dans un solide

1.2 Principaux semi-conducteurs utilisés en électronique

Silicium 2, 52 10−4 S/m

Ce type de semi-conducteur naturel est dit semi-conducteur intrinsèque.

1.2.2 Conduction par trous

Trou dans la liaison covalente

Déplacement apparent du trou

F IGURE 2 – Déplacement d’un trou.

µe− ≈ 3 × µTrous (2)

1.2.3 Recombinaisons électrons-trous

F IGURE 3 – Modèle simplifié de la jonction PN en circuit ouvert.

On mesure un potentiel nul.

2.2 La jonction PN comme composant électronique : La diode

F IGURE 4 – La jonction PN réalise une diode.

F IGURE 5 – Polarisation directe et indirecte de la diode.

2.3 Caractéristique statique courant/tension de la diode

F IGURE 6 – Caractéristique courant tension de la diode 1N4148 à 300°K.

3 Utilisation des diodes

F IGURE 7 – Variation de la tension au borne d’une diode avec la température.

ON UTILISE TOUJOURS LE MODÈLE LE PLUS SIMPLE POSSIBLE

— Hypothèse 2 : ID 6= 0 ; Diode passante ⇐⇒ VD = 0, 6 V

L’hypothèse diode bloquée donnerait VD = E, ce qui invaliderait l’hypothèse.

On peut alors exprimer ID :

3.3 Montages de base

3.3.1 Redressement simple alternance

3.3.2 Redressement double alternance

Le principe du pont en H est classique et est à retenir.

3.3.3 Écrêtage (clamping)

3.3.4 Détection de crêtes

3.3.5 Logique à diodes

3.3.6 Diode de roue libre

Se reporter au chapitre alimentation à découpage.

Premier étage : Pompage de la charge.

La diode devient passante VD = 0

F IGURE 8 – Chronogrammes du doubleur de tension à pompe à diode

1 1 Charges dues au pont diviseur

1 Charges dues au pont diviseur

Il s’agit d’une suite arithmético-géométrique que l’on peut résoudre :

F IGURE 9 – Pompe à diode à n étages.

4 Autres types de diodes

E Ce type de diode s’utilise polarisée en inverse.

F IGURE 10 – Référence de tension réglable à diode Zener.

4.2 Diodes Électroluminescentes (LED)

F IGURE 11 – Exemple d’application : alimentation d’une LED par une dynamo.

F IGURE 12 – Extrait des performances typiques SOD323.

Les varicaps sont typiquement utilisées dans le pilotage en tension d’oscillateurs.

4.4 Diodes PIN