Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
Télécharger au format pdf ou txt
Vous êtes sur la page 1/ 32
Assembleur
C66xx
2/03/23 1 Plan • Introduction • Appel depuis un programme en C • Structure minimale d’un code en assembleur • Structure d’une ligne de code • Descripiton d’une instruction • Delay Slot (DS) & FUL (Fonctional Unit Latency) • Appel depuis un en language C • Types d’instructions • Modes d’adressage • Les contraintes 2/03/23 2 Introduction • l’assembleur est plus difficile à construire qu’un code C, en compromis aux performances. • En général on souhaite seulement optimiser des routines critiques principaux. Les autres routines n’ont pas intérêt à être optimiser tellement. • En général, on mixe l’utilisation du C et de l’assembelur : ØLe C pour des routines/opérations n’ayant pas besoin d’être opTmisées (routines d’initialisations, déclarations des données, allocations, ...). Øl’Assembleur pour les fonctions principaux et critiques en temps d’exécution. 2/03/23 3 Structure minimale d’un code en assembleur • L’appel d’une routine se fait depuis le code en C de la même manière que l’appel d’une fonction en C.
.global _Fonction_Asm _Fonction_Asm ADD …. MPY .... ; Commentaire label SUB .... ... II ... B .S2 B3 2/03/23 NOP 5 4 Structure minimale d’un code en assembleur •_Fonction_Asm : étiquette indiquant le début de la définition de la routine ASM. • .global : directive affecte une visibilité globale à l’entité " _Fonction_Asm ", de telle façon que ça soit possible de l’appeler à partir d’un code C •l’instruction B (branch), à la fin, s’exécutera sur l’unité .S2 avec l’opérande dans le registre B3 . Cet opérande ni que l’adresse de la suite du _Fonction_Asm .global _Fonction_Asm
programme de la fonction ADD ….
MPY .... ; Commentaire appelante. Cet adresse a label SUB .... été sauvegardée dans le ... II ... registre B3 lors de l’appel B .S2 B3 de _Fonction_Asm. 2/03/23 NOP 5 5 Appel d’une fonction assembleur Les arguments fournis à un code assembleur sont automatiquement placés dans des registres bien spécifiques, ainsi : Int _somme_asm(int *a, int *b, int *s, int n) le premier argument (a) est placé dans A4, le 2ème (b) en B4, le 3ème (s) en A6, le 4ème (n) en B6 et ainsi de suite. Notez bien que le registre B3 est pour l’adresse de retour vers la fonction mère, le registre A4 servira également comme valeur de retour de la fonction assembleur (la somme). 2/03/23 6 Appel d’une fonction assembleur
2/03/23 7 Format d’une instruction en assembleur Structure d’une ligne de code en assembleur Label: parallel bars [condition] instruction unit operands ;comment
• Labels identify a line of code or a variable and represent a
• Labels identify a line of code or a variable and memory address that contains either an instruction or data. The firstrepresent charactera memory address of a label must be inthat contains the rst columneither and mustan be a instruction or data. The first character letter or an underscore (_) followed by a letter. of a label must Labels can include upbe to 32 alphanumeric characters. in the first column and must be a letter or an : An instruction • || underscore that executes (_) followed in parallel with the previous by a letter. Labels can include instruction signifies this withcharacters. up to 32 alphanumeric parallel bars ||. This field is left blank for an instruction that does not execute in parallel with the previous instruction. • Condition2/03/23 : Every instruction in the 'C6x can execute conditionally. 8 There are 5 registers available for conditions (with differences for Parallel bars - Condition • || : indicates that current instruction executes in parallel with previous instruction, otherwise left blank
• Condition : All assembly instructions are conditional
o If no condition is specified, the instruction executes always o If a condition is specified, the instruction executes only if the condition is valid o Registers used in conditions are A0 A1, A2, B0, B1, and B2 o Examples: [A] ;executes if A ≠ 0 [!A] ;executes if A = 0
[B0] ADD .L1 A1,A2,A3
2/03/23 9 Types d’instruction • Loading constants to registers • Loading from memory to registers Register moves, zeroing • Storing data to memory • Addition, Subtraction and Multiplication • Branching and conditional operations • Logical operations and bit manipulation
2/03/23 10 oncept I: C6000 Core A Simplified Load/Store A Simplified Load/Store Architecture
Architecture gure 3 illustrates a simplified load/store architecture, which consists of a processing unit that hand xecution of all instructions, and many registers that hold data as operands or results for these structions. All the instructions to be executed are fetched from the memory to the processing unit equentially (the address of the instruction is stored in the program counter register). Data can be l om the memory to the registers via a load instruction; and register contents can be stored back to emory via a store instruction.
Register Memory Processing Unit
Figure 3. A Simplified Load/Store Architecture
Performing a Multiply-and-Accumulate Function
ne of the most common operations in digital signal processing is the multiply-and-accumulate 2/03/23 11 ope hich is used in algorithms like an FIR filter or FFT. Example 1 shows a multiply-and-accumulate lo dles a subset of the instructions. This way, without significantly increasing the size of the hardw , the CPU core is capable to handle multiple instructions at the same time. High Level C6000 DSP Architecture C6000 DSP core, as shown in Figure 4, is designed based on this principle
2/03/23 13 Modes d’adressage • Un mode d’adressage correspond à une stratégie de manipulation d’une donnée par une instruction • Les processeurs C66x sont dédiés au calcul, Seuls 3 modes d’adressage sont supportés par le jeu d’instruction (ISA) : • Adressage registre : instructions arithmitiques, … • Adressage indirect : instructions de management de données de et vers la mémoire (LDx et STx) • Adressage immédiat : move, zeroing, …
2/03/23 14 Instructions de management de données : Move, Load & Store • Le CPU est à modèle LOAD/STORE : des unités d’exécution dédiées aux accès mémoire (D1 et D2). • Chacune de ces deux uniteś possède un chemin de 64bits (8 octets de données) vers le niveau physique L1D (Level 1, SRAM ou Cache) de la hiérarchie mémoire.
2/03/23 15 Instructions de management de données Les instructions des familles LDx (Load) et STx (Store) sont suffixées par la taille des données à transférer : •xxB (Byte) : 1 octet / 8 bits (char) •xxH (Half Word) : 2 octets / 16 bits (short) •xxW (Word) : 4 octets / 32 bits (int, float) •xxDW (Double Word) : 8 octets / 64 bits (long, double) Exemple : LDW .D1 *A6, A3 Remarque : le registres contenant un pointeur (adressage indirect) sont préfixés par le symbole *, comme en langage C. 2/03/23 16 Instructions arithmétiques • Add/subtract/multiply: ADD .L1 A3,A2,A1 ; A1←A2+A3 SUB .S1 A1,1,A1 ; decrement A1 MPY .M2 A7,B7,B6 ; multiply LSBs ||MPYH .M1 A7,B7,A6 ; multiply MSBs
2/03/23 17 Instructions pour branchement et boucle • example de boucle : MVK .S1 count, A1 ;loop counter || MVKH .S2 count, A1 LOOP MVK .S1 val1, A4 ;loop MVKH .S1 val1, A4 ;body
SUB .S1 A1,1,A1 ;decrement counter
[A1] B .S2 Loop ;branch if A1 ≠ 0 NOP 5 ;5 NOPs for branch
2/03/23 18 Présentation du jeu d’instructions Jeu d’instruction par unité • Jeu d’instruction par unité: .S Unit .L Unit ADD MVKLH ABS NOT ADDK NEG ADD OR ADD2 NOT AND SADD AND OR CMPEQ SAT B SET CMPGT SSUB CLR SHL CMPLT SUB EXT SHR LMBD SUBC MV SSHL MV XOR MVC SUB NEG ZERO MVK SUB2 NORM MVKL XOR MVKH ZERO .D Unit ADD STB/H/W .M Unit ADDA SUB MPY SMPY LDB/H/W SUBA MPYH SMPYH MV ZERO NEG
Other Note: Refer to the 'C6000 CPU
NOP IDLE Reference Guide for more details. 2/03/23 19 Delay Slots & Functionnal Unit Latency • La plupart des instructions assembleur , nécessitent une latence, appelée "Delay Slots" [DS], avant de pouvoir retourner un résultat/exécution. Par exemple pour le cas d’un branchement on trouve un "delay slots"=5, pour une multiplication flottante à simple précision la latence DS=3.
• Une autre caractéristique des instructions assembleurs
C6000 est la latence sur les unités d’exécution "Functional Unit Latency" [FUL], qui indique le nombre des cycles que l’instruction assembleur doit occuper sur une unité d’exécution. Presque seules les instructions à double précision nécessitent FUL>1, par contre, les autres instructions ont quasiment tous FUL=1. 2/03/23 20 La notion de DELAY SLOTS
2/03/23 21 Instruction Delays All C66x instructions require only one cycle to execute, but some results are delayed.
Description Instruction Example Delay
Single Cycle All instructions except 0
Integer multiplication MPY, FMPYSP 1,2
and new floating point Legacy floating point MPYSP 3 multiplication Load LDW 4 Branch B 5
2/03/23 25 Opcode map
•! creg: pour specifier
creg: used to specify le registre à tester quand l’instruction the register to be tested when est à traiter conditionnellement. instructions are processed conditionally. •! Z: pour le test de la condition. Z: used for the condition test. ! If Z is set to zero then the register specified in creg in Si Z est mis à zéro alors le registre spécifié dans creg tested to est see if it is set to zero. If the condition is true then the conditional testé pour voir s'il est mis à zéro. Si la condition est vraie, instruction will be processed. alors l'instruction conditionnelle sera traitée. ! dst: destination •! dst: destination -- src1/src2: sourcesrc1/src2: sources -- op: opcode •! S: sélectionne le côté A ou B pour la destination op: opcode •! x: utiliser le chemin croisé pour src2 S: select side A or B for destination x: use cross path for src2 •! P: détermine le statut de parallélisme de l'instruction 2/03/23 27
! P: used to determine the instruction parallelism status
Accès aux variables globales depuis l’Asm ;somme.asm Int somme(int, int); int x = 7, y, w = 3; .global _somme void main (void) .global _w { _somme: y = somme(x, 5); mvkl _w , A1 } mvkh _w , A1 ldw *A1, A0 • Déclarer les variables globaux • Utilisez un trait de soulignement pour accéder aux variables C • Avantages de déclarer des variables en C : Déclarer en C est plus facile et le compilateur initialise la variable (int w = 3) 2/03/23 28 General-Purpose Register Files • C66x CPU contains two general purpose register files (A and B). Each of these files contains thirty-two 32-bit registers (A0-A31 for file A and B0-B31 for file B). • Support data ranging in size from packed 8-bit through 128-bit fixed point data. • Values larger than 32 bits (such as 40-bit values and 64-bit quantities) are stored in register pairs. Values larger than 64-bits (such as 128-bit quantities) are stored in a pair of register pair (a quadruplet of registers).
2/03/23 29 register pair, and eight 16-bit values or four 32-bit values or two 64-bit values in a sin 128-bit register quadruplet. Table 2-1 64-bit Register 64-bit Register Pairs Pairs Register File A B A1:A0 B1:B0 A3:A2 B3:B2 A5:A4 B5:B4 A7:A6 B7:B6 A9:A8 B9:B8 A11:A10 B11:B10 A13:A12 B13:B12 A15:A14 B15:B14 A17:A16 B17:B16 A19:A18 B19:B18 A21:A20 B21:B20 A23:A22 B23:B22 A25:A24 B25:B24 A27:A26 B27:B26 A29:A28 B29:B28 A31:A30 B31:B30 2/03/23 30 Table 2-2 128-bit Register Quadruplets 128-bit Register Quadruplets Register File A B A3:A2:A1:A0 B3:B2:B1:B0 A7:A6:A5:A4 B7:B6:B5:B4 A11:A10:A9:A8 B11:B10:B9:B8 A15:A14:A13:A12 B15:B14:B13:B12 A19:A18:A17:A16 B19:B18:B17:B16 A23:A22:A21:A20 B23:B22:B21:B20 A27:A26:A25:A24 B27:B26:B25:B24 A31:A30:A29:A28 B31:B30:B29:B28
2/03/23 31 Registres utilisés par le code en C A B 0 1 2 3 4 5 6 7 8 9 10 11 A sauvegarder puis à 12 13 restaurer si on les utilise en 14 15 assembleur 16 17 18 ... 31
2/03/23 32 Tradeoffs Tradeoffs C/C++ Assembly Linear Assembly
Portability Across 5 Compiler Releases 2/03/23 33 Assembleur linéaire • enables writing assembly-like programs without worrying about register usage, pipelining, delay slots, etc. • The assembler optimizer program reads the linear assembly code to figure out the algorithm, and then it produces an optimized list of assembly code to perform the operations. • Source file extension is .sa • The linear assembly programming lets you: – use symbolic names – forget pipeline issues – ignore putting NOPs, parallel bars, functional units, register names – more efficiently use CPU resources than C. 2/03/23 34 Chaine de compilation DSP C6000 BAHTAT Mounir
L’extension .sa est celle de l’assembleur linéaire, on écrira alors directement du code assembleur standard en .asm indépendamment de tout outil de post-optimisation. Le code binaire qui sera chargé dans la mémoire pour être 2/03/23 exécuté a l’extension .out 35 Example : Assembleur Linéaire vs Assembleur standard _sumfunc: .cproc np ;.cproc directive starts a C callable procedure .reg y ;.reg directive use descriptive names for values that will be stored in registers
MVK np,cnt loop: .trip 6 ; trip count indicates how many times a loop will iterate SUB cnt,1,cnt ADD y,cnt,y [cnt] B loop
.return y .endproc ; .endproc to end a C procedure
