Le document décrit un examen final pour un cours sur le test des systèmes électroniques. L'examen contient 5 exercices portant sur des sujets comme les techniques de test par scan chain, les LFSR, le test boundary-scan, la simulation de fautes et le test de mémoires.
0 évaluation0% ont trouvé ce document utile (0 vote)
42 vues4 pages
Le document décrit un examen final pour un cours sur le test des systèmes électroniques. L'examen contient 5 exercices portant sur des sujets comme les techniques de test par scan chain, les LFSR, le test boundary-scan, la simulation de fautes et le test de mémoires.
Le document décrit un examen final pour un cours sur le test des systèmes électroniques. L'examen contient 5 exercices portant sur des sujets comme les techniques de test par scan chain, les LFSR, le test boundary-scan, la simulation de fautes et le test de mémoires.
Le document décrit un examen final pour un cours sur le test des systèmes électroniques. L'examen contient 5 exercices portant sur des sujets comme les techniques de test par scan chain, les LFSR, le test boundary-scan, la simulation de fautes et le test de mémoires.
Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
Télécharger au format pdf ou txt
Vous êtes sur la page 1/ 4
Cours ELE6306
Test des Systèmes Électroniques
Examen final Documents autorisés, durée : 2h30
1. Exercice 1 (4 points)
Répondre brièvement (pas plus de 5 lignes)aux questions suivantes en justifiant vos
réponses :
1.1 Quelle est le nombre minimum de coups d'horloge nécessaire pour tester les fautes de collage et de transition sur une chaîne de scan de longueur n.
1.2 Expliquer les fonctions des tensions de seuil d'entrée (VIH, VIL) et de sortie (VOH, VOL) pour un testeur (ATE).
1.3 Quelle est la différence entre la résolution et la précision de la période d'une
horloge générée par un testeur (ATE).
1.4 Quelle est la différence entre les déviations absolues et relatives pour les fautes paramétriques analogiques et pourquoi doit-on considérer les deux déviations.
1.5 Quel est le compromis qui existe entre le choix d'un MISR avec scan et d'un BILBO pour une architecture de BIST.
1.6 Expliquer pourquoi les registres de la normes Boundary-Scan contiennent
deux registres : un registre de décalage et un registre parallèle.
1.7 Comment peut-on initialiser un TAP contrôleur d'un circuit avec Bounday- Scan ne contenant pas le port optionnel TRST.
1.8 Donner les différentes méthodes permettant de calculer l'efficacité d'un
ensemble aléatoire de vecteurs de test.
Remarque : Toutes les questions du sujet pour les quelles je n'ai pas précisé le nombre de points sont sur 0,5 point.
18/12/2001 1/4 EPM - A. Khouas
2. Exercice 2 (5 points)
Soit le LFSR d'ordre 5 de la figure suivante :
D1 D2 D3 D4 D5
Y1 Y2 Y3 Y4 Y5
2.1 Donner dans l'ordre de génération et au format binaire les 10 premiers
vecteurs générés par ce LFSR en prenant le vecteur initial : Y1Y2Y3Y4Y5 = 11111.
2.2 Donner le polynôme caractéristique P(X) du LFSR
2.3 Donner le schéma du LFSR dual (XORs internes) correspondant
2.4 Proposer une modification de l'architecture du LFSR initilal pour qu'il puisse générer le vecteur 00000, commenter votre réponse. (1,5 point)
2.5 Quelle est la probabilité de chaque sortie Yi (probabilité que Yi soit égal à 1).
2.6 Proposer une modification de l'architecture du LFSR initial pour diviser par deux la probabilité de la sortie Y1, commenter votre réponse. (1,5 point)
3. Exercice 4 (4 points)
Soit la carte de la figure ci-dessous contenant trois circuits avec Boundary-Scan (IC1, IC2 et IC3) :
IC1 IC2 IC3
TDI TDI1 TDO1 TDI2 TDO2 TDI3 TDO3 TDO
18/12/2000 2/4 EPM - A.Khouas
On suppose que :
1. Le registre instruction de chacun des trois circuits est de longueur 2
2. Chacun des trois circuit a deux ports d'entrée et deux ports de sorties (sans compter les ports JTAG) connectés comme indiqué sur la figure.
3. Les ports TDI et TDO correspondent aux ports de la carte qu'on peux contrôler et observer par le testeur.
3.1 Donner la séquence de test ou le chronogramme (contenant les signaux TCK,
TMS, TDI et TDO de la carte) pour configurer la carte avec : IC1 en mode EXTEST, IC2 en mode EXTEST et IC3 en mode BYPASS (on suppose qu'on démarre et on revient à l'état RTI). (2 points)
3.2 On suppose que la carte est configurée avec : IC1 en mode BYPASS, IC2 en mode INTEST et IC3 en mode BYPASS. Donner la séquence de test ou le chronogramme (contenant les signaux TCK, TMS, TDI et TDO de la carte) pour appliquer 11 en entrée et observer 00 en sortie du circuit IC2 (on suppose qu'on démarre et on revient à l'état RTI). (2 points)
4. Exercice 4 ( 3 points)
Soit le circuit de la figure ci-dessous :.
A D ET B XOR F E OU C
18/12/2000 3/4 EPM - A.Khouas
4.1 Calculer les probabilités des signaux D, E et F en supposant que la probabilité des signaux d'entrée est de 1/2, expliquer vos calculs. (1 point)
4.2 Calculer la probabilité de détection des fautes suivantes : B@0, D@1 et F@0 (en supposant toujours que la probabilité des signaux d'entrée est de 1/2), expliquer vos calculs. (1 point)
4.3 En utilisant la simulation de fautes déductive, donner la liste des fautes
détectées par le vecteur ABC=110 (sans réduction des fautes par équivalence). (1 point)
5. Exercice 5 ( 4 points)
On considère le modèle des fautes de voisinage pour les mémoires.
5.1 Expliquer le modèle des fautes de voisinage actives.
5.2 Quelles sont les deux catégories de cellules voisines qui existent, expliquer la différence entre les deux.
5.3 Proposer un algorithme pour tester les fautes de voisinages actives en
choisissant une des deux catégories de cellules voisines (bien préciser votre choix de catégorie avant de donner l'algorithme). Expliquer clairement votre algorithme. ( 2 points)
5.4 Calculer le nombre d'opérations est la complexité de votre algorithme. (1
