Local Media4349196961818630753

Télécharger au format pdf ou txt
Télécharger au format pdf ou txt
Vous êtes sur la page 1sur 1

Université des Sciences et de la Technologie d’Oran « USTO » Année 2020-2021

AII /2ème Année Master FPGA et programmation VHDL

Les circuits combinatoires


I. Afficheur sept segments
L'information, chiffre compris entre 0 et 9, est fournie par
un nombre binaire sur 4 bits, soit pour notre afficheur quatre
entrées (E0, E1, E2 et E3) et en sortie les segments seront
allumés ou éteints. Pour chaque combinaison des quatre entrées,
doit correspondre un et un seul état des sorties, correspondant à
l'affichage correct de l'information.

1. Compléter la table de vérité suivant :

N E3 E2 E1 E0 S0 S1 S2 S3 S4 S5 S6
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 0 0 1 1

2. Etablir le tableau de Karnaugh de la fonction S0, et donner l'expression simplifiée de cette


fonction.
00 01 11 10
00 1 0 1 1
01 0 1 1 0 𝑆0 = 𝐸3 + 𝐸0 𝐸1 + 𝐸0 𝐸2 + 𝐸̅0 𝐸̅2
11 Ø Ø Ø Ø
10 1 1 Ø Ø

3. Procéder de même pour d'autres segments.

00 01 11 10 00 01 11 10
00 1 1 1 1 00 1 1 1 0
01 1 0 1 0 01 1 1 1 1
11 Ø Ø Ø Ø 11 Ø Ø Ø Ø
10 1 1 Ø Ø 10 1 1 Ø Ø

𝑆1 = 𝐸3 + 𝐸0 𝐸1 + 𝐸̅0 𝐸̅1 + 𝐸̅2 𝑆2 = 𝐸̅1 + 𝐸0 + 𝐸2


00 01 11 10 00 01 11 10
00 1 0 1 1 00 1 0 0 1
01 0 1 0 1 01 0 0 0 1
11 Ø Ø Ø Ø 11 Ø Ø Ø Ø
10 1 0 Ø Ø 10 1 0 Ø Ø

𝑆3 = 𝐸̅0 𝐸1 + 𝐸̅0 𝐸̅2 + 𝐸1 𝐸̅2 + 𝐸0 𝐸̅1 𝐸2 𝑆4 = 𝐸̅0 𝐸̅2 + 𝐸̅0 𝐸1

00 01 11 10 00 01 11 10
1 0 0 0 00 0 0 1 1
00
01 1 1 0 1 01 1 1 0 1
11 11 Ø Ø Ø Ø
Ø Ø Ø Ø
10 10 1 1 Ø Ø
1 1 Ø Ø

𝑆5 = 𝐸3 + 𝐸̅0 𝐸̅1 + 𝐸̅0 𝐸2 + 𝐸̅1 𝐸2 𝑆6 = 𝐸3 + 𝐸̅0 𝐸1 + 𝐸̅1 𝐸2 + 𝐸1 𝐸̅2

Vous aimerez peut-être aussi