TD3-Circuits Combinatoires
Université Mohammed V Filière SMP6 – P1 Faculté des Sciences
Rabat M33 : ELECTRONIQUE NUMERIQUE Rabat
Exercice 1 : Multiplexeur
Soit le circuit logique de la Fig. 1 : Vcc
A et B sont des entrées de données. A
1. En considérant la variable d’entrée 𝑽 à l’état
S
logique « 0 » (Low Level), B
a. donner l’équation logique de la variable de
sortie 𝑺 en fonction de A, B et E. Led
b. Donner l’expression de S quand 𝑬 = 𝟎 puis V
quand 𝑬 = 𝟏 ? R
E (100Ω)
c. Quel est le rôle de E ?
2. Quel est le rôle de l’entrée V ? Justifier la
réponse. - Fig. 1 -
3. On souhaite remplacer la structure de la Fig. 1 par le circuit logique de la fig. 2 référencé 74157.
- TDV du 𝟕𝟒𝟏𝟓𝟕 – - Fig. 2. Brochage du circuit intégré 𝟕𝟒𝟏𝟓𝟕 –
a. Indiquer où présenter les variables d’entrées A, B, E et V sur le circuit et où récupérer la sortie.
b. Comment appelle-t-on ce circuit ?
Exercice 2 : Multiplexeur/ Démultiplexeur
Partie 1 :
1. Construire un circuit combinatoire basé sur un Mux, capable de détecter si le nombre de
représentation binaire 𝒙𝟐 𝒙𝟏 𝒙𝟎 est divisible par 3.
2. Le but de cet exercice est de concevoir un circuit permettant de détecter la parité d'un mot de 3
bits codé sur les entrées A, B et C.
a. Etablir la table de vérité qui fournit la valeur de la sortie 𝑺 en fonction de 𝑨, 𝑩 et 𝑪.
b. Utiliser un Mux pour réaliser cette fonction.
c. Utiliser un DMux pour réaliser cette fonction.
Partie 2 :
On désire réaliser le circuit combinatoire permettant d'obtenir le reste (𝒓)𝟏𝟎 = (𝒓𝟏 𝒓𝟎 )𝟐 de la
division par (3)10 d'un nombre 𝑿 de 4 bits tel que : (𝟎)𝟏𝟎 ≤ (𝒙𝟑 𝒙𝟐 𝒙𝟏 𝒙𝟎 )𝟐 ≤ (𝟏𝟏)𝟏𝟎 .
a. Etablir la table de vérité qui fournit les valeurs de 𝒓𝟏 𝑒𝑡 𝒓𝟎 en fonction de 𝒙𝟑 , 𝒙𝟐 , 𝒙𝟏 𝑒𝑡 𝒙𝟎 .
b. Donner les expressions simplifiées de 𝒓𝟏 𝑒𝑡 𝒓𝟎 .
c. Réaliser ce circuit à l'aide d’opérateurs NAND.
d. Réaliser ce circuit à l'aide de multiplexeurs à 2 entrées et une sortie.
Pr. A. AMARI | Année univ. 2019-2020 1
Exercice 3 : Codeurs/Décodeur
Les codeurs sont des circuits possédants 2n entrées et n sorties et codent en binaire sur leurs
sorties le numéro de l’indice de l’entrée active.
A. Encodeur prioritaire 4 vers 2
L’opérateur de la figure ci-après est un encodeur prioritaire possédant 4 entrées ; l’entrée
E3 correspond à l’entrée la plus prioritaire, et l’entrée E0 correspond à l’entrée la moins prioritaire.
Symbole :
Ce type de codeur fixe un ordre de priorité entre les entrées. Dans le cas d’un encodage en binaire pur,
le codeur prioritaire donne en général la priorité à l’entrée de poids le plus élevé.
1. Etablir la table de vérité de ce codeur.
2. Déduire les équations logiques simplifiées des sorties.
B. Décodeur élémentaire 2 vers 4
Les décodeur sont des circuits possédants n entrées et 2n sorties, ont une seule sortie active à la fois :
celle dont l’indice correspond au nombre binaire appliqué sur les entrées.
Symbole :
Une seule sortie est activée à la fois (par un état haut) : celle dont l’indice (entre 0 et 3) correspond au
nombre (sur 2 bits) appliqué en binaire sur les entrées.
1. Etablir la table de vérité de ce codeur, déduire les équations des sorties.
2. Présenter le logigramme du décodeur 2 vers 4, comment peut-on se servir de l’entrée En.
Exercice 4 : Transcodeur BCD / 7 Segments
On considère un calcul numérique dont le résultat R est un entier naturel et peut être
présenté, en base 10 à l’aide d’un afficheur 7 segments. A chaque segment de l’afficheur est attribuée
une variable binaire dont la valeur est le reflet de l’état du segment :
Si la variable est à 1, le segment est allumé et si la variable est à 0, le segment est éteint.
Avant la phase d’affichage, le calcul numérique s’effectue en DCB (Décimal Codé Binaire). Par
conséquent, on peut écrire R sous forme DCB : (R)10 = (E3 E2 E1Eo)2
Les sorties s’appelle Sa, Sb, Sc, Sd, Se, Sf, et Sg, et alimentent respectivement les segments a à g de
l’afficheur.
1. Etablir la TV de ce transcodeur.
2. En déduire les sept TK des variables d’état des segments.
3. Etablir les expressions logiques simplifiées des variables de sorties en fonction de Ei.
4. Etablir le logigramme du système qui, aux 4 variables d’entrée E3 E2 E1 et Eo associe les variables de
sortie Sd et Sf.
Pr. A. AMARI | Année univ. 2019-2020 2
