Cours - S1 - EI - LogiqueCombinatoire - Chapitre III

INSFP DE MEDEA Module
: Technique nuérique
CHAPITRE III
LES CIRCUITS LOGIQUES

COMBINATOIRES
1
INSFP DE MEDEA Module : Technique nuérique
Chapitre 3
LES CIRCUITS LOGIQUES COMBINATOIRES
1. OBJECTIFS
 Etudier les principaux circuits logiques combinatoires utilisés dans les systèmes numériques (tels
que : les circuits arithmétiques, les codeurs, les transcodeurs, …),
 Réaliser des fonctions logiques en utilisant les circuits combinatoires.
2. LES CIRCUITS ARITHMETIQUES
2.1 Additionneurs
Un additionneur arithmétique est un circuit capable de faire la somme de deux nombres binaires A et
B. L’addition met en œuvre deux sorties :
La somme, généralement notée S,
La retenue, généralement notée R (ou C : carry).
On distingue deux types d’additionneur arithmétique, Demi_Additionneur et Additionneur_complet
Demi_Additionneur:
C’est un additionneur 2 bits sans tenir compte de la retenue précédente.
La synthèse se fait comme suit:
Additionneur complet:
On fait l’addition de 2 bits en tenant compte du report précédent (carry).
2
Table de virité:
Le logigramme correspondant:
2.2 Les soustracteurs

On distingue deux types de soustracteurs:
Demi_Soustracteur:
Un demi-soustracteur ne tient pas compte d’une éventuelle retenue provenant des bits de poids inferieurs.
D représente le résultat de la différence (A-B) et R la retenue.
D= A + B R=A . B
3
Soustracteur_complet:
Il possède trois entrées A, B et Ri-1 et deux sorties D et Ri : Ri-1 représente la retenue de rang n-1
et Ri celle de rang n.
3. LES TRANSCODEURS
Un opérateur de transcodage est un circuit qui transforme une information présente en entrée sous une
forme (code 1) en la même information en sortie mais sous une autre forme (code 2)
Il existen 3 types de transcodage:
3.1 Codeur decimal/Binaire

Les codeurs (ou encodeurs) sont des circuits logiques qui possèdent 2^n entrées(dont une seule est
active) et n sorties. Il fournit en sortie le code binaire correspondant.
4
Un codeur peut alors faire la conversion du Decimal au Binaire, dans cet exemple la table de vérité
correspondante est:
Décima Binaire
l
S2S1S0
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111
Les equations logiques des sorties S2, S1 et S0 peuvent se présentées de la manières suivantes:
S2=4+5+6+7 S1=2+3+6+7 S0=1+3+5+7
On en déduit le circuit logique du codeur:
3.2 Décodeur BCD/décimal.

La table de vérité est donnée comme suit:
5
Le logigramme du decodeur est:
6
3.3 Décodeur BCD/7 segments.

Ce décodeur permet de convertir le code BCD, présent à son entrée sous 4 bits, en un code 7 segments
disponible à sa sortie. Il est utilisé pour commander un afficheur 7 segments afin d’écrire des chiffres de 0 à 9,
certaines lettres et aussi quelques symboles.
7
Le tableau ci-dessous donne la table de vérité détaillant le fonctionnement du décodeur BCD-7 segment
permettant l’affichage des différents chiffres décimaux. Les variables d’entrées sont codées en BCD sur 4
bits A, B, C, D , la sortie fournit 7 états correspondants à chaque segment d'un afficheur nommés a, b, c, d, e,
f et g.
Une sortie à 0 représente son extinction, une sortie à 1 représente l'allumage .
4. Multiplexeur et Demultiplexeur
4.1 Multiplexeur
Un multiplexeur permet de sélectionner une entrée parmi 2^n pour transmettre l'information portée par
cette entrée à un seul canal de sortie. La sélection de l'entrée se fait alors à l'aide de n lignes d'adressage.
8
Pour comprendre le principe, considérons un multiplexeur à quatre entrées, donc deux lignes d'adressage
et une ligne de sortie (Multiplexeur 4 vers 1).
Exemple:
Donner la table de vérité d’un Multiplexeur 8 X 1, puis donner le logigramme correspondant.
4.2 Demultiplexeur
Un démultiplexeur effectue l’opération inverse du multiplexeur , il a 1 entrée , 2^n sorties et n
lignes de sélection.
Pour comprendre le principe, considérons un démultiplexeur à 1 entrées, donc deux lignes de selection et
4 sortie (Démultiplexeur 1 vers 4).
Schéma bloc La table de vérité les equations des sorties
9
Logigramme
10

Cours - S1 - EI - LogiqueCombinatoire - Chapitre III

Transféré par

Droits d'auteur :

Formats disponibles

Cours - S1 - EI - LogiqueCombinatoire - Chapitre III

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Cours - S1 - EI - LogiqueCombinatoire - Chapitre III

Transféré par

Droits d'auteur :

Formats disponibles

INSFP DE MEDEA Module

LES CIRCUITS LOGIQUES

LES CIRCUITS LOGIQUES COMBINATOIRES

2. LES CIRCUITS ARITHMETIQUES

La synthèse se fait comme suit:

2.2 Les soustracteurs

3.1 Codeur decimal/Binaire

S2=4+5+6+7 S1=2+3+6+7 S0=1+3+5+7

On en déduit le circuit logique du codeur:

3.2 Décodeur BCD/décimal.

Le logigramme du decodeur est:

3.3 Décodeur BCD/7 segments.

Schéma bloc La table de vérité les equations des sorties

Vous aimerez peut-être aussi