Solution Série3
Solution Série3
Solution Série3
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA
Université FERHAT Abbas Sétif-1 3ème année Licence
Faculté de Technologie Electronique
Département d’électronique 2021/2022
5) La DRAM (RAM dynamique) est basée sur des condensateurs qu’il faut rafraichir, alors que la
SRAM (RAM statique) est basée sur des bascules (interrupteurs) qu’il suffit d’alimenter. Ce temps
de rafraichissement fait que la DRAM soit plus lente que la SRAM mais est moins couteuse car
utilise moins de transistors. Ce sont toutes les deux des mémoires volatiles. La SRAM plus cher
mais plus rapide est utilisé dans les mémoires caches alors que la DRAM est utilisée dans les
mémoires centrales.
6) Les étapes d’une opération d’écriture ou de lecture d’une mémoire :
1. Sélection de l’adresse
2. Choix de l’opération à effectuer (R/W)
3. Sélection de la mémoire (CS : Chip Select)
4. Lecture ou écriture la donnée.
Exercice 2 :
1) On divise la capacité totale de la mémoire par la largeur d’un mot pour avoir le nombre de mots :
Nombre de mots=512 Kbits/8=64 Kilo mots= 64×1024=65 536 mots.
2) Puisque les mots de cette mémoire sont à 8 bits qui est égal à 1 octet, la capacité de la mémoire est
donc 64 Kilo octets (Ko) = 65 536 octets (o)
3) On sait que le nombre de mots adressable par un bus d’adresses de n bits est 2 m.
Dans cette question, on nous demande de trouver n le nombre de lignes d’adresses. On procède
comme suit :
2𝑚 = 65 536
On applique le logarithme dans les deux membres de l’équation :
log(2𝑚 ) = log(65 536)
𝑚. 𝑙𝑜𝑔(2) = log(65 536)
log(65 536)
𝑚= = 16
log(2)
Le nombre de lignes d’adresses est 16 lignes.
Exercice 3 :
1) Le nombre de mots adressables= 2m = 222 mots
2) En décimal, la plus haute adresse possible = 222 = 4 194 304.
3) La première mémoire contient des mots de 8 bits = 1 octets, donc sa capacité est de 4 194 304 octets
= 4096 Kilo octets (Ko) = 4 Méga octets (Mo).
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA
Université FERHAT Abbas Sétif-1 3ème année Licence
Faculté de Technologie Electronique
Département d’électronique 2021/2022
La deuxième mémoire contient des mots de 32 bits = 4 octets, donc sa capacité est de 4 × 4 194 304
octets = 16 777 216 octets = 16 384 Kilo octets (Ko) = 16 Méga octets (Mo).
Exercice 4 :
log(16 777 216)
1) - La taille du bus d’adresses 𝑚 = = 24
log(2)
- La taille du bus de données correspond à la largeur du mot (case mémoire) qui 1 octets = 8 bits,
donc la taille du bus de données est de 8 bits.
2) Le schéma de cette mémoire.
Exercice 5 :
1) La plus haute adresse possible (232)10 = (4 294 967 296)10 = (100000000)16.
2) Si elle contient des mots de 1 octet :
Sa capacité est 4 294 967 296 o = 4 194 304 Ko = 4096 Mo = 4 Go.
3) Si elle contient des mots de 4 octets :
Sa capacité est 4×4 294 967 296 o = 17 179 869 184 o = 16 777 216 Ko = 16 384 Mo = 16 Go.
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA
Université FERHAT Abbas Sétif-1 3ème année Licence
Faculté de Technologie Electronique
Département d’électronique 2021/2022
Exercice 6 :
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA
Université FERHAT Abbas Sétif-1 3ème année Licence
Faculté de Technologie Electronique
Département d’électronique 2021/2022
𝑚′ 4𝑚é𝑔𝑎
𝑃 = = =4
𝑚 1𝑚é𝑔𝑎
𝑛′ 4𝑏𝑖𝑡𝑠
𝑄 = = =1
𝑛 4𝑏𝑖𝑡𝑠
𝐴 =4×1=4
Le nombre de boitiers nécessaires est 4.
❖ Schéma de l’assemblage des mémoires :
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA
Université FERHAT Abbas Sétif-1 3ème année Licence
Faculté de Technologie Electronique
Département d’électronique 2021/2022
_____________________________________________________________________________________________________________________________
Chargé de TD : H. FEROURA