FICHE BASCULES

Bascules
Cette fiche est consacrée aux différentes bascules utilisés en électronique.
Une bascule est un élément logique qui peut mettre en mémoire l'état d'un bit information quand un ordre
d'enregistrement est donné.
Schéma synoptique d'une bascule :
Entrée
information
Les instants t et t+1 sont ceux AVANT et APRES l'action de C.
E Q EX: Soit à charger une information E=0 :
Sortie
Mémorisée
Si Qt=0 la bascule ne change pas d'état après l'ordre C
C
Si Qt=1 La bascule change d'état après l'ordre C
Ordre de
" Mise en mémoire "
DONC Qt+1=0 mais 2 fonctionnements différents suivant l'état de Qt.
Q (t+1) = f ( E , Q (t) )

1 - BASCULES R-S
74LS118 Le circuit 74LS118 contient six bascules R-S avec entrées actives à l’état bas.
R
R
S R Q t+1 Etat MEMOIRE
S1 Q1
H H Qt Mise à 1 , SET, PRESET
S2 Q2
S3 Q3 L H H Mise à 0 , RESET, CLR
S4 Q4 Etat INTERDIT
S5 H L L
Q5
S6 Q6 L L H

2 - BASCULES D (D pour DATA=DONNEE)

2-1 BASCULES D LATCH (Horloge active par niveau : Latch = Verrou)

La bascule R-S présente l'inconvénient de l'état interdit .Cette indétermination est levée dans le cas de la
bascule D LATCH.

74LS75 Par suite deux lignes de la table de vérité de la R-S sont supprimées.
C12
C34 Le circuit 74LS75 contient deux doubles
D C Q t+1 Q t+1 bascules à verrouillage, avec 2 horloges.
1Q
1D
1Q L H L H
2D H H H L La sortie recopie l'entrée "D" tant que C
3D est active.
4D X L Qt Qt

Quand C revient à 0; la dernière valeur de D est mise en mémoire (On rappelle que c'est une bascule D
LATCH et que l'horloge est active par état).
Pour une utilisation correcte D ne doit pas changer d'état quand l'horloge est active; mais là encore on peut
choisir une impulsion de courte durées pour C.

2-2 BASCULE D à COMMANDE SUR FRONT : (Elles sont aussi appelées D type EDGE-TRIGGERED FLIP-FLOP)
Les circuits 74LS74, 74LS273 en technologie
74LS273
TTL et le circuit 4013 en technologie CMOS sont
1/2 R
4013 des exemples de bascules D possédant une horloge
ou C1 active sur front.
74LS74
1Q
Ce type de bascule présente la même table de
S 1Q 1D
C1
2D 2Q fonctionnement que la précédente. Mais
3D 3Q
1D
1Q
4D 4Q L'HORLOGE N'EST ACTIVE QUE
R 5D 5Q
6D 6Q PENDANT LA TRANSITION D'UN ETAT A
7D 7Q
L'AUTRE : 0->1 ou 1->0.
8D 8Q

Bascules Laurent LUBRANO 2000 Page n° 1 / 2

 FICHE BASCULES

Avant et après le front la bascule est verrouillée en position " MEMOIRE ".
Dans la table de vérité les actions de l’horloge sont représentées par ou ou encore ou .
Le mode d'action de l'horloge est dit dynamique car c'est le passage d'un état à un autre qui est interprété
comme actif. On impose que la donnée D reste stable pendant quelques nanosecondes autour du front actif de
l'horloge. (Voir documents constructeur)
Les bascules de ce type disponibles sous forme de circuit intégré possèdent, en plus de leur entrée
SYNCHRONE D, des commandes dites de FORCAGE notées R (ou CLR, CLEAR, RAZ) et S (ou SET,
PRESET) pour Mise à 0 et Mise à 1 de manière ASYNCHRONE (Fonctionnement de type R-S précédent). Ces
commandes sont PRIORITAIRES sur le fonctionnement synchrone.
Les commandes de forçage ne sont pas obligatoirement actives à l'état haut et peuvent donc aussi être R, S ou
porter d'autres noms.

3 - BASCULE J-K

Les bascules R-S ont une combinaison interdite par suite de l'indétermination qu'elle provoque. Dans les
bascules J-K les deux entrées J et K ont leurs Quatre combinaisons autorisées. Il existe de multiples
versions de déclenchement et la plupart ont des entrées asynchrones supplémentaires.

74LS78 Les entrées J et K sont des entrées SYNCHRONES donc liées à un signal
R d'horloge. La table de vérité du fonctionnement Synchrone est la suivante :
C1
J K Q t+1 Etat MEMOIRE
L L Qt Mise à 1
S1 1Q Les entrées J et K ne
1J sont prises en compte H L H Mise à0
1K 1Q
que si l’horloge C1 est L H L Basculement, TOGGLE
S2 2Q active, c’est à dire sur
2J
2K 2Q un H H Qt

La bascule 74LS78 dispose aussi d’entrées ASYNCHRONES R et S actives à l’état bas, et prioritaires sur le
fonctionnement synchrone. Cela veut dire que si une action asynchrone prioritaire est en cours les fronts
d’horloge ne sont pas pris en compte et la table de vérité précédente n’est plus valable et est remplacée par la
suivante :

Mise à 1 , SET, PRESET

Les entrées S et R sont S R Q t+1 Q t+1 Mise à 0 , RESET, CLR
prises en compte de L H H L
Etat INTERDIT
façon prioritaire aux H L L H
signaux synchrones L L H H Etat MEMOIRE (Sauf si action Synchrone)
J, K et C1
C’est seulement pour cette ligne que la
H H Qt Qt table de vérité du fonctionnement
synchrone peut s’appliquer.

4 - BASCULE TYPE MAITRE-ESCLAVE (MASTER-SLAVE FLIP-FLOP)

Ce sont des cellules mémoire à deux étages nommés MAITRE et ESCLAVE; La mémorisation d'une
information va se faire en deux étapes à deux instants successifs.
Enregistrement de l'information par le MAITRE.
Affichage de l'information sur la sortie par transfert du MAITRE vers l'ESCLAVE.
1/2
4027
S 1Q
Le mode de fonctionnement " Maître - Esclave " est transparent pour l'utilisateur.
C1
On étudiera toujours la table de vérité de la documentation constructeur
R
1J
1Q Le circuit 4027 est une double bascule J-K Maître -Esclave.
1K

Bascules Laurent LUBRANO 2000 Page n° 2 / 2