Ce document contient plusieurs exercices sur la logique combinatoire portant sur des sujets comme les portes logiques, les circuits logiques élémentaires, les additionneurs, soustracteurs et comparateurs binaires, les codes binaires, les décodeurs et multiplexeurs.
0 évaluation0% ont trouvé ce document utile (0 vote)
499 vues4 pages
Ce document contient plusieurs exercices sur la logique combinatoire portant sur des sujets comme les portes logiques, les circuits logiques élémentaires, les additionneurs, soustracteurs et comparateurs binaires, les codes binaires, les décodeurs et multiplexeurs.
Ce document contient plusieurs exercices sur la logique combinatoire portant sur des sujets comme les portes logiques, les circuits logiques élémentaires, les additionneurs, soustracteurs et comparateurs binaires, les codes binaires, les décodeurs et multiplexeurs.
Ce document contient plusieurs exercices sur la logique combinatoire portant sur des sujets comme les portes logiques, les circuits logiques élémentaires, les additionneurs, soustracteurs et comparateurs binaires, les codes binaires, les décodeurs et multiplexeurs.
Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
Télécharger au format pdf ou txt
Vous êtes sur la page 1/ 4
UNIVERSITE A.
MIRA DE BEJAIA Faculté de Technologie Département d’Electronique • Module : Logique et Calculateurs / Electronique Numérique • Niveau : 3N6 / Licence LMD • Année Universitaire : 2008/2009 Série TD N°03 : « logique combinatoire » Chargés TD: Mrs. MEKHMOUKH / NASRI
• Exercice N° 01 :
Exprimer la fonction xor comme un produit de sommes et réaliser le circuit logique
EL correspondant. Même question en exprimant xor comme une somme de produits.
• Exercice N° 02 :
La fonction nand formant un groupe logique complet, réaliser, uniquement avec des portes nand, les circuits logiques not, and, or et xor EC • Exercice N° 03 :
Un générateur de parité impaire est une fonction qui retourne 1 si le nombre de bits à 1 est impair et 0 sinon. Définir cette fonction pour un mot de 4 bits. Donner un circuit logique implémentant cette fonction. TR • Exercice N° 04:
On rappelle ci-dessous la représentation en code binaire normal et en code de Gray des nombres de 0 `a 15 On veut réaliser un convertisseur code binaire code de Gray. Donner les expressions logiques simplifiées des sorties G3, G2, G1 et G0 en fonction des O entrées B3,B2, B1, B0. On n’utilisera les diagrammes de Karnaugh que si nécessaire.
• Exercice N° 05: (Afficheur 7-segments)
N On veut réaliser un circuit de commande d’un afficheur 7-segments. Les entrées du circuit sont e3; e2; e1; e0 qui codent sur 4 bits les 10 chiffres décimaux de 0 a 9. Les sorties sont les 7 segments a; b; c; d; e; f; g auxquels on associe une variable binaire `a 1 si le segment est allumé et `a 0 s’il est éteint. IQ En utilisant les cas indifférents (les configurations de 10 `a 15 ne sont pas utilisées), donner les expressions réduites de a à g en fonction de e3; e2; e1; e0.
• Exercice N° 06: (Décodeurs et multiplexeurs)
Réaliser la fonction de 3 variables : ∑ 0,2,3,5,6,7 avec :
U Décodeurs 1/4 , Décodeur 1/8 , Décodeur 1/16 Multiplexeur à 3 entrées d’adresses, Multiplexeur à 2 entrées d’adresses E Page ½ • Exercice N° 07: (Utilisation de décodeurs / multiplexeurs)
1) En utilisant un décodeur 1/4 réalisé :
les fonctions logiques à 2 entrées OR, AND, NOR, NAND, XOR 2) En utilisant un multiplexeur 4 entrées 1 sortie et une porte logique, implémenter la fonction logique correspondant à la table ci-dessous. A B C F (A, B, C) 0 0 0 1 0 0 1 0 0 1 0 0 EL 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0
• EC Exercice N° 08: (Comparateurs) Un comparateur deux bits a deux entrées x et y et trois sorties E (égalité), S (x>y), I (x<y). Réaliser à l’aide de portes logiques ce comparateur ? Réaliser à l’aide de portes logiques un comparateur de 2 nombres de 2 bits ? Réaliser à l’aide d’un seul 7485 et de portes logiques un comparateur de 2 nombres de 5 bits ?
• Exercice N° 09: (Additionneurs et soustracteurs)
TR • Rappeler les principes d’un demi-additionneur puis d’un additionneur complet. Déduire de ces principes un circuit logique qui implémente le complément à 2 sur n bits. a) Réaliser un demi-soustracteur (table de vérité et circuit). b) Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes : 1) avec deux demi-soustracteurs. O 2) avec un demi-additionneur et un demi-soustracteur. c) Réaliser un soustracteur parallèle pour mots de 8 bits. d) Réaliser à l’aide d’un 7483 un Add/Sous 4 bits. N • Exercice N° 10: • Réaliser un additionneur DCB (A+ B, A et B compris entre 0 et 9, puis A et B compris entre 0 et 99)?
• IQ Exercice N° 11:
Soit un nombre A tel que : −7 ≤ 𝐴𝐴 ≤ +7.
Si A<0 il est représenté en complément à 2. • Réaliser un circuit qui permet de calculer la |A| ( valeur absolue de A) ? U • Exercice N° 12:
Soit le circuit suivant :
E • Donnez en fonction de A et B, la valeur de S pour chacune des combinaisons du mot c 1 c 0 ?
Page 2/2 UNIVERSITE A.MIRA DE BEJAIA Faculté de Technologie Département d’Electronique • Module : Logique et Calculateurs / Electronique Numérique • Niveau : 3N6 / Licence LMD • Année Universitaire : 2008/2009 Série TD N°03 : « logique combinatoire »
Le temps de passage d’une porte logique est la durée entre l’instant où les signaux sont appliqués à l’entrée EL et celui où leur effet se répercute en sortie. Jusqu’à présent, ce temps de passage a été ignoré dans un souci de simplification. Toutefois, le temps de passage d’une porte logique n’est jamais nul (de l’ordre de 5 à 25 ns).
Si une étage logique est construite à l’aide de portes logiques (c’est-à-dire si la sortie d’une porte logique attaque l’une des entrées de la porte logique suivante) alors le temps de passage de l’étage est au moins égal à la somme des temps de passage des portes logiques qui le composent : dans ce cas, les temps de passage s’ajoutent. Il EC en résulte qu’un changement des données en entrée d’un montage, non seulement mettra un certain temps à se répercuter en sortie, mais pourra en plus provoquer des changements d’état (impulsions) non souhaités à la sortie. De telles impulsions parasites sont appelées hasards logiques.
A. Mise en évidence d’un hasard logique.
1) Exprimer la valeur de la sortie S du circuit ci-dessous en fonction de son entrée E. TR
2) Compléter le chronogramme suivant de ce circuit (on considère que toutes les portes logiques mises en jeu ont un même temps de passage ∆t). O N IQ U B. Exemples de mise à profit des hasards logiques : (détecteur de transitions). 1) Exprimer la valeur de la sortie S du circuit ci-dessous en fonction de son entrée E ? E
2) Compléter le chronogramme suivant de ce circuit (on considère que toutes les portes logiques mises en jeu ont un même temps de passage ∆t ) ? EL
3) Réaliser un détecteur de transitions pour lequel la durée des impulsions en S est de 3∆t.
C. Réaliser un détecteur de front montant, c’est-à-dire un détecteur de transitions qui ne répond que EC lorsque le signal d’entrée passe d’un niveau bas à un niveau haut ?
D. Réaliser un détecteur de front descendant, c’est-à-dire un détecteur de transitions qui ne répond
que lorsque le signal d’entrée passe d’un niveau haut à un niveau bas ? TR O N IQ U E
