Bus et adressage

GIF-1001: Ordinateurs: Structure et Applications

Jean-François Lalonde, Hiver 2019
Aujourd’hui

• Mécanismes de fonctionnement:
• bus et mémoires

• adressage

2
Rappel: CPU, mémoire, bus
Bus d’adresses (8 bits)

Adresse

CPU RAM
L E Données

Bus de données (8 bits)

Bus de contrôle (L/E)

• Questions de rappel:
• Comment lire des données stockées en mémoire RAM?
• Comment écrire des données en mémoire RAM?
• Combien d’adresses la mémoire a-t-elle?
• Quelle est la taille des mots dans la RAM?

3
Lecture vs écriture
Mettez-vous dans la peau du microprocesseur!

microprocesseur (vous) mémoire

écriture

Bite my
shiny m
etal…

lecture

4
Carte de la mémoire (memory map)
0x00

RAM

0xFF 5
Carte de la mémoire (memory map)
0x00

La carte de la mémoire
(memory map en anglais)
indique l’adresse de début et de fin
de toutes les composantes placées
sur les bus.

RAM Dans cet exemple, il n’y a qu’une

composante (la RAM), alors elle
occupe toute la plage d’adresses du
micro-processeur.

0xFF 6
Bus: adressage
Bus d’adresses (8 bits)

Adresse Adresse

CPU RAM ROM

L E Données L Données

Bus de données (8 bits)

Bus de contrôle (L/E)

• Questions:
• Comment faire pour sélectionner la bonne mémoire?

7
Bus: décodeur d’adresses
Décodeur
d’adresses s1
e0 s0
b7
Bus d’adresses (8 bits)

EN Adresse EN Adresse

CPU RAM ROM

L E Données L Données

Bus de données (8 bits)

Bus de contrôle (L/E)

• Solution: « emprunter » un bit (b7) et un décodeur

d’adresses

8
Bus: décodeur d’adresses
Décodeur
d’adresses s1
e0 s0
• Le décodeur d’adresses est un circuit logique qui sélectionne une sortie
en fonction des entrées.

• Par exemple, le décodeur ci-haut possède une entrée « e0 » et deux

sorties « s0 » et « s1 ». La valeur des sorties est calculée comme suit:
• Si e0 = 0 alors s0 = 1, s1 = 0
• Si e0 = 1 alors s0 = 0, s1 = 1

• Ce genre de circuit est aussi connu sous le nom de démultiplexeur

(demux)

9
Bus: décodeur d’adresses
Décodeur
d’adresses s1
e0 s0
b7
Bus d’adresses (8 bits)

EN Adresse EN Adresse

CPU RAM ROM

L E Données L Données

Bus de données (8 bits)

Bus de contrôle (L/E)

• Questions:
• Quelle est la taille maximale de RAM et ROM (en octets)?
• Aux yeux du CPU, quelle est l’adresse du premier emplacement mémoire en
RAM? en ROM?
• Quelle est la carte de la mémoire (memory map) de ce système?

10
Carte de la mémoire (memory map)
0x00

RAM

0x7F
0x80

ROM

0xFF 11
Carte de la mémoire (memory map)
0x00

RAM
Nous avons maintenant
deux composantes sur les bus
(RAM et ROM).

La plage d’adresses du micro-

0x7F processeur (0x00 à 0xFF) est donc
divisée en deux: la première moitié
0x80 (de 0x00 à 0x7F) pour la RAM, et la
seconde (de 0x80 à 0xFF) pour la
ROM.

ROM

0xFF 12
 Carte de la mémoire (memory map)
Adresse (en binaire)
0 0 0 0 0 0 0 0 0x00

RAM
Nous avons maintenant
deux composantes sur les bus
(RAM et ROM).

La plage d’adresses du micro-

0 1 1 1 1 1 1 1 0x7F processeur (0x00 à 0xFF) est donc
divisée en deux: la première moitié
1 0 0 0 0 0 0 0 0x80 (de 0x00 à 0x7F) pour la RAM, et la
seconde (de 0x80 à 0xFF) pour la
ROM.

ROM

1 1 1 1 1 1 1 1 0xFF 13
 Carte de la mémoire (memory map)
Adresse (en binaire)
0 0 0 0 0 0 0 0 0x00

Le bit b7 est utilisé par le décodeur

d’adresse pour déterminer quelle RAM
composante sera activée! Nous avons maintenant
deux composantes sur les bus
(RAM et ROM).

La plage d’adresses du micro-

0 1 1 1 1 1 1 1 0x7F processeur (0x00 à 0xFF) est donc
divisée en deux: la première moitié
1 0 0 0 0 0 0 0 0x80 (de 0x00 à 0x7F) pour la RAM, et la
seconde (de 0x80 à 0xFF) pour la
ROM.

ROM

1 1 1 1 1 1 1 1 0xFF 14
Activation (enable)
• Un bus relie le CPU à plusieurs composantes
• Plusieurs composantes sont donc branchées sur le même
circuit.

• Question: comment faire pour qu’une seule composante

puisse accéder au bus à la fois?

• Réponse:
• chaque bloc mémoire possède un signal d’activation (enable)
qui indique si elle est sélectionnée pour lecture ou écriture sur
le bus de données

• sinon, la composante ne communique pas avec le bus de

données (elle est en « haute impédance »)
Pour votre information seulement… pas besoin de bien
comprendre le concept de « haute
15 impédance » dans le cours.
Bus: adressage
• Un bus relie le CPU à plusieurs composantes

• Question: comment déterminer quelle composante

devrait être activée?

• Réponse:
• c'est le décodeur d’adresse qui détermine quelle
composante est activée (avec le enable) selon
l’adresse spécifiée sur le bus d’adresse

• les autres composantes ne communiquent pas avec le

bus de données (sont en « haute impédance »)

16
 Bus: plusieurs périphériques
Décodeur ? ?
d’adresses s1
e0 s0
b7

EN Adresse EN Adresse EN Adresse EN Adresse

CPU RAM ROM Écran Clavier

L E Données L Données E Données L

• Question:
• Comment faire pour supporter plus que deux
mémoires?

17
 Bus: plusieurs périphériques s3
Décodeur s2
d’adresses s1
e0 s0
b7

EN Adresse EN Adresse EN Adresse EN Adresse

CPU RAM ROM Écran Clavier

L E Données L Données E Données L

• Question:
• une entrée, quatre sorties?

18
 Bus: plusieurs périphériques s3
Décodeur s2
d’adresses s1
e0 e1 s0
b6 b7

EN Adresse EN Adresse EN Adresse EN Adresse

CPU RAM ROM Écran Clavier

L E Données L Données E Données L

• Question:
• quelle est la carte de la mémoire (memory map) de ce
système?

19
Carte de la mémoire (memory map)
0x00

RAM

0x3F
0x40

ROM

0x7F
0x80

Écran

0xBF
0xC0

Clavier

0xFF 20
 Carte de la mémoire (memory map)
Adresse (en binaire)
0 0 0 0 0 0 0 0 0x00

RAM

0 0 1 1 1 1 1 1 0x3F
0 1 0 0 0 0 0 0 0x40

ROM

0 1 1 1 1 1 1 1 0x7F
1 0 0 0 0 0 0 0 0x80

Écran

1 0 1 1 1 1 1 1 0xBF
1 1 0 0 0 0 0 0 0xC0

Clavier

1 1 1 1 1 1 1 1 0xFF 21
 Carte de la mémoire (memory map)
Adresse (en binaire)
0 0 0 0 0 0 0 0 0x00

RAM

0 0 1 1 1 1 1 1 0x3F
0 1 0 0 0 0 0 0 0x40

ROM
Cette fois, les bits b7 et b6 sont
0 1 1 1 1 1 1 1 0x7F utilisés par le décodeur d’adresse
pour déterminer quelle composante
1 0 0 0 0 0 0 0 0x80
sera activée!

Écran

1 0 1 1 1 1 1 1 0xBF
1 1 0 0 0 0 0 0 0xC0

Clavier

1 1 1 1 1 1 1 1 0xFF 22
Entrées-sorties (périphériques)
• Les I/Os (Input-Output, entrées-sorties) servent
d’interface avec l’usager, les périphériques et
d’autres ordinateurs.

• Des lignes de contrôle existent pour gérer certains

I/Os spécifiques.

• Les I/Os ne sont pas que passifs

• Ils peuvent générer des interruptions pour signaler des
évènements au microprocesseur (exemple: touche de
clavier enfoncée)

23
Entrées-sorties: adressage
• Deux façons principales pour déterminer les adresses des I/Os

• Memory-Mapped I/O (MMIO)

• les I/Os sont gérés exactement comme la mémoire: pour accéder à
un I/O, on lit ou écrit une adresse du système

• nous explorerons cette organisation dans le TP1

• Port-Mapped I/O (PMIO)

• les I/Os ont leurs propres adresses, séparées des adresses
systèmes

• on emploie des instructions spécifiques aux I/Os pour y accéder

• ex: x86

24
Démonstration: TP1

25