JFETSCchact 1
JFETSCchact 1
JFETSCchact 1
On considère le montage amplificateur suivant qui utilise deux transistors JFET complémentaires
(T1 canal N, T2 canal P) tels que :
+ VCC = +15 V
R3
résistance r éq
S2 aux variations
G2
T2
D2
D1
G1 T1
Rg
50 Ω
+ S1
vs
eg
500 KΩ
ve
R1 R2
-
On rappelle que dans la zone de plateau des caractéristiques de sortie, le courant de drain ID d’un JFET
satisfait la relation suivante pour VP1 <VG1S1 < 0 Volt et 0 Volt < VG2S2 < VP2 :
V GS 2
I D = I DSS (1 − )
Vp
1
La partie encadrée indiquée sur le schéma se comporte comme un dipôle. Aux petites variations et aux
fréquences moyennes, on peut simuler ce sous-ensemble par une résistance équivalente r éq.
2) Dans ces conditions, dessiner le schéma équivalent aux petites variations et aux fréquences moyennes du
montage complet.
3) En remarquant que le courant qui traverse la résistance R2 est identique à celui qui circule dans r éq,
vs
déterminer l’expression du gain en tension A= du montage en fonction de gm, r éq , R2 et rds.
ve
Essayer d’exprimer le gain A sous la forme la plus simple : A = - gm Réqui
2
RESULTATS
Q1a : ID1=ID2 = 2 mA
ID
Q1b : VGS = VP (1 − VGS = 0, 75V VGS1 = -0,75 V soit R2 = 375Ω.
IDSS
2 IDSS V
Q1d : gm = (1 − GS ) = 5, 33 mS
VP VP
Q2 : Schéma équivalent
rds
G1 S1
D1
Rg vgs1
+ gm.vgs1
eg R1 ve u R2 req vs
-
Q3 : Ecrire l’équation au nœud D1 en remarquant que le courant dans Req (vs/req) traverse aussi R2.
On peut alors obtenir une solution « compacte », à savoir :
vs re r
− −gm .Req avec : Req = req // q // ds
ve gm .R2 1 + R2
re q
rds
D2
i S2
i
gm.vgs2
u R3 vgs2
G2
u
req = = R3 + (1 + gm .R3 )
i
Q5 : req=10 kΩ. et A = -53,3
rds
G1 S1 i’ D1 i
Rg vgs1 i’
gm.vgs1
R1 R2 req u