Transistors a effet de champ

Le transistor à effet de champ (Field Effect Transistor) est un dispositif imaginé

par Schockley en 1958. Le principe en est le contrôle du courant dans un barreau semi-
conducteur à l'aide de deux tensions. En effet si on considère un barreau semi-conducteur
avec une densité d’électrons n, le courant s’écrit :

ID = q ⋅ n ⋅ v ⋅ S

S
ID v

. Dans l’expression précédente n,v et S sont susceptibles de varier. Suivant que l’on fait varier
S ou n on distingue deux grandes familles de transistors à effet de champ :

• Les transistors à jonction pour lesquels on provoque une variation de la section du canal S
! Jonction PN silicium (JFET)
! Jonction métal Semi-conducteur (MESFET)
• Les transistors à contrôle de charges pour lesquels on fait varier la densité de porteurs n.
! Les transistors à grille isolée sur Silicium(MOSFET)
! Les transistors à Hétérojonction sur AsGa (HFET)
Pour les deux types de transistors l’effet de champ se manifeste par le pincement du canal et la
saturation de la vitesse v des porteurs.
A la différence des transistors bipolaires le courant n'est constitué que d'un seul
type de porteurs (électrons ou trous). De plus c'est un dispositif qui se prête très bien à une
intégration à grande échelle.

1. Le Transistor à effet de champ à jonctions JFET

La structure d'un transistor a effet de champ à jonction est donnée à la figure-1. Il est constitué
d'un canal généralement dopé N inséré entre deux zones dopées P+. On distingue 3 contacts.
- la Source S est l'électrode par où les porteurs majoritaires entrent dans le
barreau. (Source d'électrons)
- le drain D est l'électrode par où les porteurs majoritaires quittent le barreau.
(Electrode chargée de drainer les électrons)
- la grille G permet de commander le courant IDS.

. Quéré IUT GEII Brive -1-

 Vgs
charge
Grille P+ d'espace
d Drain
Canal N
2a
Source

Vds

Vgs<0
G

w(x)
V(x)=Vm-Vs
S 2a D x
M
E(x) 2b(x) Id

Vds>0

Figure 1 Structure d'un transistor à effet de champ à jonction. L est la longueur de la grille; d
est la largeur de la grille; 2.a est l'épaisseur du canal non pincé et 2b(x) est l'épaisseur du
canal à l'abscisse x. Au point M le potentiel du canal est V(x) et le champ électrique est dirigé
comme sur la figure et vaut E(x).

1.1. PRINCIPE DE FONCTIONNEMENT

2
En fonctionnement normal la grille est polarisée négativement par rapport à la source (VGS <
0) et le drain est polarisé positivement par rapport à la source VDS > 0.
Dans ces conditions les deux jonctions P+N. sont polarisées en inverse et il se créé une zone
de charge d'espace s'étendant essentiellement du côté N (du fait de la différence des dopages)
dépourvue de porteurs mobiles. La largeur de cette zone est commandée par la tension inverse
appliquée à la jonction à l'abscisse x. On peut ainsi régler l'épaisseur du canal et pour une
densité de courant donnée on règle l'intensité du courant IDS circulant dans ce canal.

S D S D

a) Vds =0 b) Vds > 0 zone ohmique

S S

c) Pincement d) zone saturée

Figure 2 Régimes de fonctionnement d'un TEC: a)VDS=0 fonctionnement en résistance

variable; b) VGS − VDS <Vp fonctionnement en zone ohmique; c) VGS − VDS =VpI pincement;
d) VGS − VDS >Vp fonctionnement en zone saturée.
Considérons un fonctionnement du TEC à VGS < 0 constante. Lorsque VDS=0 la zone de
charge d'espace a la même largeur dans tout le canal (fig 2-a). Le transistor se comporte alors,
vis à vis d'un petit signal alternatif, comme une résistance dont on peut faire varier la valeur
en fonction de VGS. Lorsque l'on augmente VDS à partir de cette valeur nulle le courant IDS
se met à croître. D'autre part la tension inverse appliquée à la jonction P+N constituée par la
grille et le canal varie de VGS au niveau de la source, à VGS-VDS au niveau du drain. Du fait
que VDS > 0 et VGS < 0 on a: VGS − VDS > VGS et la largeur de la zone de charge d'espace
augmente de la source au drain On dit que dans le cas de la fig 2-b le transistor fonctionne en
zone ohmique.

3
 5
Courant de Drain

4
Vgs=0.0

3
Vgs=-0.25Vp

2
Vgs=-0.5Vp
1
Vgs=-0.75Vp

0
0 1 2 3 4 5
Tension de Drain Vds (V)
Figure 3 Caractéristiques ID(VDS) d'un TEC

Lorsque la tension VGS − VDS atteint une valeur particulière Vp les deux côtés de la zone
de charge d'espace se rejoignent au niveau du drain provoquant ainsi le pincement du canal
(fig 2-c). La tension Vp est appelée tension de pincement et constitue une caractéristique du
transistor. Si l'on continue à augmenter VDS le courant IDS reste sensiblement constant c'est-
à-dire qu'il reste un résidu de canal permettant le passage du courant (fig 2-d). En effet, si le
pincement était complet, le courant IDS serait nul et la tension VDS serait appliquée
entièrement à l'endroit du pincement. Il en résulterait en cet endroit, un champ électrique très
intense à même de réouvrir le canal. En fait, il se produit un équilibre entre la largeur limite
du canal et l'intensité du champ électrique qui maintient le courant IDS constant.
Ce phénomène appelé "effet de champ" permet d'expliquer l'allure des caractéristiques
ID(VDS) d'un TEC représentée à la fig-3 où l'on a fait apparaître les zones ohmique et saturée.
Le courant IDS maximum sera obtenu lorsque la tension de polarisation de la grille est nulle et
il décroîtra avec VGS.

1.2. EQUATIONS DE FONCTIONNEMENT

Reprenons le schéma de la figure 4.1.b. En un point M du canal situé à l'abscisse x de la

source, le potentiel dans le canal est V(x) et le champ électrique qui en résulte est1:
dV(x)
E(x) = (1)
dx
D'autre part la largeur du canal à cet endroit est:
2 ⋅ b(x)= 2 ⋅ (a-w(x)) (2)

1Le signe + dans la relation (1) est du à la convention choisie pour l'orientation du champ dans la fig-1

4
ou w(x) est l'épaisseur de la zone de charge d'espace de la jonction P+N. Cette épaisseur est
donnée par :

2⋅ε
w(x)= ⋅ ΦT (3)
q ⋅ ND
Où " ε est la permittivité du matériau
" q la charge élémentaire
" ND la densité de d'atomes donneurs dans le canal
" ΦT la hauteur totale de la barrière de potentiel

La densité de courant dans le canal est donnée par :

Jn (x) = σ ⋅ E(x) = q ⋅ N D ⋅ µn ⋅ E(x) (4)

où µn est la mobilité des électrons dans le canal.

En combinant les équations (1) et (4) on obtient:

dV(x)
Jn (x) = q ⋅ N D ⋅ µn ⋅ (5)
dx

La section du canal à l'abscisse x est S(x). Elle est donnée par:

S(x)=2d ⋅ b(x) = 2d ⋅ (a-w(x))
et le courant ID s'écrit:

dV(x)
I D (x) = Jn (x) ⋅ S(x) = q ⋅ N D ⋅ µn ⋅ S(x) ⋅ (6)
dx

1.2.1. Tension de pincement Vp

Considérons un fonctionnement tel que le canal soit juste à la limite du pincement.

Nous avons alors
2b(x)= 0 ⇒ w(x)=a .

5
La tension de pincement Vp correspond à la hauteur de la barrière de potentiel ΦT telle que la
condition w(x) =a soit satisfaite. On a alors, en tenant comte de l'expression (3)
q ⋅ ND 2
Vp = ⋅a (7)
2⋅ε

1.2.2. Expression de la barrière de potentiel

A l'abscisse x dans le canal nous avons affaire à une jonction PN constituée par la grille est le
canal. La polarisation appliquée à cette jonction dépend de la tension de grille et du potentiel à
l'abscisse x dans le canal. Soit Va(x) la tension appliquée à la jonction. Elle est donnée par:

Va (x)=VP − VN = VG − VM = VGS − V(x) (8)

La hauteur de la barrière de potentiel est donc donnée par:

ΦT = Φ i − Va (x) = Φ i − VGS + V(x) (9)

La tension V(x) varie de 0 à VDS la hauteur de la barrière de potentiel sera donc maximum
au voisinage du drain et le pincement se produit tout d'abord pour une tension VDSat telle
que:
ΦT = V p = Φ i − VGS + VDSat (10)

et defaçon équivalente la tension VDS correspondant au pincement est donnéé par:

q ⋅ N D ⋅ a2
VDSat = VGS − Φi + (11)
2⋅ε

1.2.3. Equation du courant ID(VGS, VDS)

Dans l'équation (6) on a exprimé le courant dans le canal en fonction de la densité

de courant et de la section du canal. Compte tenu de la largeur de la zone de charge d'espace la
section du canal est donnée par:

 2⋅ε 
S(x) = 2d ⋅ (a - w(x))= 2 ⋅ d ⋅  a - ⋅ (V(x)+Φ i − VGS ) (12)
 q ⋅ ND 
La relation précédente montre que, en fait, S(x) est une fonction de V uniquement.
Nous pouvons donc réécrire l'équation (6) sous la forme.

6
 dV
I D = q ⋅ N D ⋅ µn ⋅ S(V) ⋅ (13)
dx
Nous reconnaissons en (13) une équation différentielle a variables séparables V et
x que nous pouvons mettre sous la forme:
I D ⋅ dx= q ⋅ N D ⋅ µn ⋅ S(V) ⋅ dV (14)
lorsque x varie de 0 à L (de la source au drain) la tension dans le canal V varie de 0 à VDS on
a donc:
L V DS

∫0
I D ⋅ dx = q ⋅ N D ⋅ µn ⋅
∫ 0
S(V) ⋅ dV (15)

D'autre part on peut mettre S(V) sous la forme:

q ⋅ ND  q ⋅ N ⋅ a2 
S(V) = 2 ⋅ d ⋅  D − (V+Φ i-VGS ) (16)
2⋅ε  2 ⋅ ε 
 

En tenant compte de l'expression de Vp donnée dans (7) et en remarquant que le courant ID

est constant tout le long du canal on peut mettre l'équation (15) sous la forme:

VDS

∫( )
q ⋅ ND
I D ⋅ L = q ⋅ N D ⋅ µn ⋅ 2 ⋅ d ⋅ V p − V+Φ i-VGS ⋅ dV (17)
2⋅ε
0

On peut normaliser l'équation (17) et la mettre sous la forme:

VDS
 V+Φ i-VGS 
I D ⋅ L = q ⋅ N D ⋅ µn ⋅ 2 ⋅ d.a ⋅
∫0
1 −

 V p
 ⋅ dV


(18)

posons:

V+Φ i-VGS 1
u= ⇒ 2 ⋅ u ⋅ du= ⋅ dV
Vp Vp
l'équation (18) se réécrit:

7
 uL

∫(
q ⋅ N D ⋅ µn ⋅ 2 ⋅ d ⋅ a
ID = ⋅Vp ⋅ 1 − u) ⋅ 2 ⋅ u ⋅ du
L
u0 (19)

Φ i-VGS VDS +Φ i-VGS

u0 = et uL =
Vp Vp

Finalement l'intégration de l'équation (18) nous fournit le résultat du courant de drain:

 3 3 
3
V 2 V  + Φ i − VGS  2  
2 Φ − VGS 2 
I D = b ⋅ V p 2 ⋅  DS − ⋅  DS  + ⋅  i  
Vp 3  Vp  3  Vp   (20)
  
µ ⋅2⋅ d
avec b= n ⋅ q ⋅ ND ⋅2⋅ε
L

L'équation (20) n'est valable que tant que le pincement n'est pas atteint, c'est-à-dire
pour VDS < VDSat.

1.2.4. Courant de saturation : caractéristique de transfert

En dérivant l'équation (20) par rapport à VDS, on peut montrer que le courant IDS
est maximum pour VDS = VDSat. On a alors en remplaçant VDS par (Vp + VGS - Φi) dans
l'équation (20).
3  3 
b ⋅Vp 2  VGS − Φ i  Φi − VGS  2 
I Dm = ⋅ 1 + 3 + 2   (21)
3  V p  V p  
 

Ce courant admet lui aussi un maximum pour VGS = Φi qui est donné par:
3
b ⋅V p 2 2 ⋅ d ⋅ µn ⋅ q 2 ⋅ N D
2
⋅ a3
Ip = = (22)
3 3⋅ε ⋅ L

8
A l'examen de la formule (22) on constate que le courant Ip est d'autant plus important que la
longueur de la grille est faible. Cette propriété amène à réaliser des grilles de plus plus
courtes pour améliorer les performances des transistors à effet de champ.
On définit d'autre part le courant de saturation IDSS comme le courant de drain obtenu en
saturation pour Vgs = 0
Pratiquement on pourra approximer la caractéristique de transfert ID (VGS) à VDS > VDSat
par:

2
 V − Φi 
I D = I p ⋅ 1 + GS 
 Vp 
(23)
 Φ 
et I DSS = I p ⋅ 1 − i 
 Vp 

cette caractéristique de transfert parabolique se retrouve classiquement dans tous les

transistors à effet de champ y compris les transistors MOS. Elle est représentée à la fig-4 où
on l'a comparée à l'équation réelle.

1.2
Id/Idmax

1 Idmax

0.8

0.6
Idss
équation approchée
0.4

équation réelle
0.2
Vgs
0
-2 -1.5 -1 -0.5 0 0.5 Φ
-(Vp Φ- ) Vgs (Volts)
Figure 4 Caractéristique de transfert d'un transistor à effet de champ en zone saturée.

1.2.5. Résistance drain source pour VDS faible

9
 Toujours d'après l'équation (20) la pente de la caractéristique Id (VDS) à VGS fixé
est donnée par:

3⋅ I p  V + Φ i − VGS 
gd = ⋅ 1- DS 
 (24)
Vp  Vp 

Lorsque la tension VDS est faible la relation (24) se réduit à :

3⋅ Ip  Φ i − VGS 
gd = ⋅ 1- 
 (25)
Vp  Vp 
VP
La quantité est appelée résistance "ON" du FET et finalement on écrit:
3⋅ I p

Ron
Rds =
 Φ i − VGS 
1- 
 V 
 p  (26)
Vp
avec Ron =
3⋅ Ip
Exemple : Vp = 3 V Idss = 10 mA RON = 100 Ω

1.3. PARAMETRES "PETITS SIGNAUX"

1.3.1. Polarisation du transistor

De la même façon que pour le transistor bipolaire il nous faut choisir un point de
fonctionnement avant de féfinir les paramètres petits signaux car ceux-ci seront fonction de ce
point de fonctionnement. Pour cela, il faut polariser le transistor. Deux méthodes sont
possibles.

- Polarisation à deux sources (figure-5-a).

- Polarisation automatique (figure-5-b).

Dans le cas de la polarisation automatique le point de fonctionnement IDSo, VGSo sera

déterminé par l'intersection de la caractéristique de transfert ID(VGS) avec la droite d'équation
VGS = - RSIDS (figure 5-c).

10
 Id

D D
G G
Vds Vds
S

Vgs S Rg Rs
Vgs

a) b)

1.2
Id/Idmax

1 Idmax pente -1/ Rs

0.8

0.6
Idss
0.4
Idso

0.2
Vgs
0
-2 -1.5 -1 0 0.5 Φ
Vgso
Vgs (Volts)

c)
Figure 5: Polarisation d'un TEC à canal N

a) Polarisation normale; b) Polarisation automatique;

c) Détermination du point de fonctionnement en régime de polarisation automatique.

1.3.2. Paramètres basses fréquences

1.3.2.1. Pente du transistor gm
La pente du transistor encore appelée transconductance représente la possibilité de contrôler le
transistor à l'aide de la tension de grille. Elle est directement liée à l'amplification du
transistor. Elle est définie autour du point de fonctionnement par :

∂ I DS i
gm = = ds (27)
∂ VGS V =Cte vgs
DS

11
 En régime de saturation le courant Ids est égal au coourant Idmax. L'expression de
gm s'obtient donc aisément en dérivant la relation (21) ou plus simplement la relation (23). On
obtient:

2 ⋅ I p  VGS − Φi 
gm = ⋅ 1 + 
V p 
(28)
Vp 

1.3.2.2. Résistance d'entrée :

L'entrée du transistor se faisant sur une jonction polarisée en inverse (grille source) la
résistance d'entrée sera quasiment infinie. Une résistance d'entrée non infinie n'apparaît que
lorsque l'on polarise la grille en direct (VGS > 0,6 Volt)

1.3.2.3. Résistance de sortie :

Elle est définie par
−1
1 ∂I 
rds = =  ds  (29)
gds  ∂ Vds 
 VGS = cte 
Théoriquement elle est infinie en régime de pincement. Cependant, en pratique ce régime n'est
jamais complètement atteint si bien que rds varie de la valeur indiquée par la relation (26) à
quelques centaines d'Ohms.

Le schéma équivalent "basses fréquences" d'un transistor a effet de champ est représenté à la
figure 6.

gm.vgs Rds vds

vgs

Figure 6 Schéma équivalent Basses Fréquences d'un Transistor à Effet de Champ

1.3.3. Paramètres Hautes Fréquences

12
 1.3.3.1. schéma équivalent

Vgs

Qg(Vgs,Vds)
S

Vds

a)

Cgd
gm.vgs
vgs Cgs Rds Cds

b)

Figure 7: Origine de la charge d'espace :fig 7-a et schéma équivalent hautes fréquences du
TEC :fig 7-b

Aux fréquences hautes il est nécessaire de tenir compte des capacités parasites.
Ces capacités sont essentiellement les capacités de transistion de la jonction grille canal
polarisée en inverse. Au pincement, en régime saturé, la zone de charge d'espace a l'allure
donnée à la figure-7-a. En pratique, cela se traduit par l'apparition de deux capacités Cgs et
Cgd ainsi que l'indique la figure 7-b. Ces capacités sont données par les expressions
2
Cg 0 Cg 0 d ⋅ L  q ⋅ε ⋅ ND 
C gs = et C gd = Cg 0 = ⋅ 
V V 2  2Vbi  (32)
1 − GS 1 − GD
Vbi Vbi

Les capacités Ggs et Cgd étant les capacité des jonctions polarisées en inverse
elles ont des valeurs très faibles (de l'ordre de quelques dizièmes de pF/mm).

1.3.3.2. Fréquence de transition d'un TEC

Compte tenu du schéma équivalent de la fig 7-b on peut déterminer la fréquence de transition
du TEC. Cette fréquence est définie comme la fréquence pour laquelle le gain en courant du
transistor est égal à 1. Ce dernier est donné par:

13
is gm ⋅ v gs gm
≅ =
jω ⋅ (C gs + C gd )⋅ v gs jω ⋅ (C gs + C gd )
(31)
ie

et la fréquence de transition sera donnée par:

1 gm
fT = ⋅ (32)
2 ⋅ π C gs + C gd
compte tenu de l'expression de gm et de la valeur de CGD << CGS on obtient pour VGS=0

Exemple: Considérons un TEC à jonction Silicium dont les caractéristiques sont:

ND=3.1016 cm-3; NA=1019 cm-3; a=0,5µm; L= 5µm; d= 100µm et µn=1350
2
cm /V.s
On a:

q ⋅ ND ⋅ a2 2 ⋅ d ⋅ µ n ⋅ q 2 ⋅ N D2 ⋅ a 3
Vp = = 5.65 Volts Ip = = 73.2 mA
2 ⋅ε 2 ⋅ε ⋅ L

k ⋅T N ⋅N   Φ 
Φi = ⋅ Ln A D  = 0,87V I dss = I p ⋅ 1 − i  = 62 mA
q  2   V 
 n  i
 p 

d ⋅ L q ⋅ε ⋅ ND 2⋅ Ip
Cg 0 = ⋅ = 140 fF gm = = 25,9 mS
2 2Vbi Vp
La fréquence de coupure est donnée par:
gm
fT ≅ = 16,8 GHz
2 ⋅ π ⋅ CG 0

14
2. Le transistor a Effet de champ a grille isolée (MOSFET)
Les composants Semi Conducteurs à grille isolée (Metal Oxyde Semi-conductors) sont parmi
les plus importants de l’électronique moderne. En effet les possiblités d’intégration très
poussée ainsi que les performances atteintes les ont imposés dans le domaine du numérique et
les applications analogiques se développent elles aussi à grande vitesse.
2.1. LA DIODE MOS
2.1.1. Régimes de Fonctionnement
Une structure MOS est constituée d’une couche d’oxyde isolant (SiO2) d’épaisseur d incluse
entre une métallisation (Al ou Silicium très fortement dopé) et un substrat Silicium que nous
supposerons dopé P. La coupe d’un tel dispositif est donnée à la figure-8-a.
Une diode MOS idéale est caractérisée par les trois propriétés suivantes que nous supposerons
réalisées pour la structure étudiée.
# i) Les travaux de sortie du métal et du Semi Conducteur sont identiques.
# ii) Les seules charges qui existent dans la diode sont celles induites par l’application de la
polarisation V sur la grille en métal. Elles sont égales et opposées sur le métal et dans le Semi
Conducteur.
# iii) Il n’y a pas de transfert de charges à travers l’oxyde en régime de courant continu.

V
Al
d qΦs qχ
SiO2 Ec
O qΦm EG/2 EG
Si Ei
EFm qψB EFs
d Ev
Métal Semi-conducteur P
y Oxyde

a) Structure MOS b) Diagramme des Bandes d’énergie à

l’équilibre (V=0)

Figure 8 Structure et diagramme d’énergie d’une diode MOS.

Le diagramme d’énergie est donné à la fig-8-b dans le cas d’une jonction idéale à l’équilibre
(pas de polarisation appliquée). On a :
• q ⋅ Φm ; q ⋅ Φ s sont respectivement les travaux de sortie du métal et du Semi-Conducteur
• q ⋅ χ est l’affinité électronique des électrons du Si

• ΨB est le potentiel de jonction

• EG , Ei sont respectivement le Gap et le potentiel de Fermi intrinsèque

En examinant le diagramme de la fig-8-b on peut traduire le fait que les niveaux de Fermi sont
identiques dans le métal et le SC par l’équation :

15
  E 
q ⋅ Φm −  q ⋅ χ + G + q ⋅ ΨB  = 0 (34)
 2 
L’application d’une tension V sur la grille en métal se traduit par un décalage du niveau de
Fermi du métal par rapport à celui du Silicium P d’une quantité − q ⋅ V . Suivant le signe et
la valeur de V on peut distinguer trois cas
• Régime d’accumulation correspondant à VG < 0
Dans ce cas des charges <0 sont accumulées sur la grille et une charge d’espace >0
se développe dans le semi-conducteur P. Le diagramme d’énergie correspondant est donné à
la figure 9-a et la répartition des charges à la figure 9-b.
Métal Oxyde Semi-conducteur P Métal Oxyde Semi-conducteur P

qΦ m Qp
Ec
y
EFm Ei
qVG EFs |Qm|=|Qp|
+ Ev Qm

Accumulation VG<0 Accumulation VG<0

Figure-9 Diagramme d’énergie et répartition des charges dans une jonction MOS en régime
d’accumulation.

• Régime de déplétion correspondant à 0 < VG < VTH

Dans ce cas la tension positive appliquée sur la grille induit dans le semi-
conducteur P des charges < 0 par ionisation des atomes donneurs. la densité de charges est
donc − q ⋅ N A et le diagramme d’énergie est donné à la figure10.

qχ Métal Oxyde Semi-conducteur P

- Ec
qΦm
Ei Qm
qVG EFs y
EFm Ev -q.NA Qp

|Qm|=|Qp|
Métal Oxyde Semi-conducteur P
Déplétion 0<VG<VTH Déplétion 0<VG<VTH

Figure-10 Diagramme d’énergie et répartition des charges en régime de déplétion

• Régime d’inversion correspondant à VG > VTH

Dans ce régime la courbure de la bande de conduction devient très importante au
voisinage de l’interface oxyde semi-conducteur et il en résulte que le niveau de Fermi

16
intrinsèque devient inférieur au niveau de Fermi réel EFS . Compte tenu que les densités
d’électrons et de trous sont respectivement donnés par :
 E FS − E i 
 
 kT 
n p = ni ⋅ e
(35)
 E i − E FS 
 
 kT 
p p = ni ⋅ e avec Ei − E FS < 0
on a : n p > p p . La densité d’électrons au niveau de l’interface devient supérieure à la
densité de trous. On dit que l’on a la création d’une couche d’inversion constituée d’électrons
libres qui pourront participer au courant (figure-11)

qχ Métal Oxyde Semi-conducteur P

- Ec
qΦ m -
Ei Qm
qψ S qψ B
qVG EFs
y
EFm Ev Qp

Qn
Métal Oxyde Semi-conducteur P
|Qm|=|Qp|+|Qn|=|Qs|
Inversion VG>VTH Inversion VG>VTH

Figure-11 Diagramme d’énergie et répartition des charges en régime d’inversion.

2.1.2. Analyse de la région de déplétion

Dans le cas du régime d’inversion les densités de charges, le potentiel électrostatique
et le champ électrique sont donnés à la figure-12

17
 ρ(y)
W
-qNA y
-qns
E(y)
Eox

y
ψ(y)

VG
y
Figure-12 Densité de charge, champ électrique et potentiel électrostatique dans la

diode MOS en régime d’inversion

Le potentiel électrostatique dans le semi-conducteur est Ψ( y) et il s’obtient à partir

de l’équation de Poisson qui s’écrit :

d 2 Ψ( y ) ρ( y)
=− (36)
dy 2 ε
En régime de déplétion on a : ρ ( y) = cte = − q ⋅ N A . Le potentiel de surface ΨS
est alors obtenu en intégrant l’équation de Poisson entre x=0 et y=W. On a :
dΨ ( y ) q⋅ NA
=− ⋅ ( y − W ) et
dy ε
(37)
q⋅ NA W
Ψ(W ) − Ψ (0) = − Ψs = − ∫ ⋅ ( y − W ) ⋅ dy
0 ε
On en tire la valeur du potentiel de surface :

q ⋅ NA ⋅W 2
Ψs = (38)
2⋅ε
L’inversion sera réalisée lorsque le potentiel de surface sera tel que la densité
d’électrons générés soit égale à la densité de trous : ns = N A En examinant le diagramme
de la Fig-11 on peut écrire, à l’interface :

18
 q⋅(Ψs − ΨB ) q⋅ΨB
ns = ni ⋅ e kT et N A = ni ⋅ e kT
(39)
2 ⋅ k ⋅T N 
ns = N A ⇒ Ψs = 2 ⋅ ΨB ≅ Log  A 
q  ni 
On remarque donc que le potentiel d’inversion est une fonction du dopage de la
couche P.
L’épaisseur de la zone déplétée dans le semi-conducteur est alors :

2⋅ε
W= ⋅ 2ΨB (40)
q ⋅ NA

2.1.3. Potentiel de seuil

Pour calculer le potentiel de seuil il nous faut ajouter au potentiel de surface la
variation de potentiel dans l’oxyde jusqu’au métal. Dans l’oxyde isolant il n’y a pas de
charges électriques ρ = 0 , le champ électrique est donc constant et et la d.d.p dans l’oxyde
est donnée par :
Vox = Eox ⋅ d (41)
En appliquant le théorème de Gauss autour de la grille on obtient le champ dans
l’oxyde qui vaut :
Qs
Eox = (42)
εox
où Qs est la charge accumulée sur la grille et ε ox est la permittivité électrique de
l’oxyde. La d.d.p dans l’oxyde est donc
Qs ⋅ d Q ε
Vox = = s où Cox = ox est la capacité par unité de surface de
ε ox Cox d
l’oxyde.
A la limite de l’inversion la charge Qs est égale à la charge dans le Semi-conducteur
(neutralité électrique) et on a :

Qs = q ⋅ N A ⋅ W = ⋅ 2 ⋅ ε ⋅ q ⋅ N A ⋅ 2 ⋅ ΨB (43)

On en déduit alors la valeur de la tension de seuil :

1
VTH = Ψs + Vox = 2 ⋅ ΨB + ⋅ 2 ⋅ ε ⋅ q ⋅ N A ⋅ 2 ⋅ ΨB (44)
Cox

k ⋅T N 
avec ΨB ≅ Log  A 
q  ni 

19
 Exemple :
o kT
N A = 1016 cm− 3 ; ni = 1,45 ⋅ 1010 cm − 3 ; d = 200 A ; = 26mV ;
q
ε ox = 3,45 ⋅ 10 −13 F / cm ⇒ ΨB = 0,35V , ⋅ 10− 7 F / cm2
; Cox = 172
W = 0,305µm ; VTH = 0,983 V
2.2. TRANSISTOR MOS
Il existe plusieurs types de transistors MOS suivant que la conduction du courant
est assurée par des électrons (Canal N) ou par des trous (Canal P). Dans le cas de transistors à
canal N une couche d’inversion est créée dans un Semi conducteur dopé P, cette couche
d’inversion est constituée d’électrons. Dans le cas de transistors à canal P cette couche
d’inversion est constituée de trous générés dans un substrat N. De plus pour chaque type de
canal on distingue les transistors à enrichissement et les transistors à déplétion. Dans le cas
d’un transistor à enrichissement le canal est normalement (c’est à dire à VGS=0) vide de
porteurs. Ce n’est que l’application d’une tension sur la grille qui permet de créer des porteurs
dans le canal. Cette tension est positive pour un MOS à canal N et négative pour un MOS à
canal P. Dans le cas d’un MOS à déplétion le canal est normalement (VGS=0) peuplé de
porteurs et il faudra appliquer respectivement une tension >0 et <0 pour bloquer le transistor
dans le cas d’un MOS à canal P et d’un MOS à canal N. La structure ainsi que les lois de
commande sont résumées à l’annexe 1.

2.2.1. Structure d’un transistor MOS à canal N

Source Grille Drain

L
x

SiO2 dox

N+ Canal N+

Substrat P

Figure-13 Structure d’un transistor MOS

20
Le transistor MOS est constitué d’une
diode MOS implantée sur un substrat dopé
P et complétée par deux zones dopées N+ D
implantées latéralement de façon à jouer le
rôle de source et de drain respectivement.
Le substrat P est relié à une électrode qui G
permet de fixer son potentiel généralement B
appelé Vbulk . En général cette électrode
est reliée à la source, l’ensemble ayant un
potentiel nul (montage source commune).
La représentation d’un tel transistor est S
donnée à la figure-14.
Figure-14 Représentation d’un MOSFET à
Lorsque la grille est polarisée
canal N
positivement au dessus du seuil VTH une
couche d’inversion se crée dans le canal P. Lorsque l’on applique une tension VDS > 0 un
champ électrique dirigé suivant l’axe x est établi dans le canal provoquant la circulation du
courant I DS (point A de la caractéristique) . Lorsque la tension VDS atteint la valeur
VDSsat l’épaisseur de la couche d’inversion tend vers 0 pour x = L (point B de la
caractéristique) , c’est le phénomène de pincement du canal. A partir de cette valeur de VDS
le courant n’augmente plus et l’abscisse où se produit le pincement dans le canal devient
x = L' < L (point C de la caractéristique).
D’autre part la diode N+P créée entre la zone de drain et le substrat est polarisée en
inverse (car VDS > 0 et Vbulk = 0 ). Il en résulte le développement d’une zone de charge
d’espace dans le substrat P. La forme de cette zone de charge d’espace dépend de la tension
VDS appliquée. Son allure pour différentes valeurs de VDS est indiquée à la figure-15.

Source VG >VTH VDS petit x Source VG >VTH VDS=VDSsat x

L L

SiO2 dox SiO2 dox

N+ N+ N+ N+
Zone
déplétée
Zone
P déplétée
P

a) Point A de la caractéristique b) Point B de la caractéristique

21
 Source VG >VTH VDS>VDSsat x IDS
C
L

SiO2 dox B

N + L’ N +

A
ZoneZone
P déplétée
déplétée
VDS

c) Point C de la caractéristique d) Caractéristique IDS(VDS) pour VGS>VT

Figure-15 Forme de la zone déplétée pour différentes valeurs de VDS

2.2.2. Modèle de contrôle de charge : Calcul du courant de Drain

Pour calculer le courant de drain il nous faut calculer la charge de la couche
d’inversion dans le canal. En effet la densité de courant dans le canal est donnée par :
J D = ρn ( x ) ⋅ v( x) (45)

où ρn ( x ) et v ( x ) sont respectivement les densités d’électrons et la vitesse des électrons

dans le canal. Dans ces conditions le courant de drain sera donné par :
I D = Z ⋅ δ ( x ) ⋅ ρn ( x ) ⋅ v ( x ) = Z ⋅ Qn ( x ) ⋅ v ( x ) (46)

où Z , δ ( x ) et Qn ( x ) sont respectivement : la largeur de grille, l’épaisseur de la couche

d’inversion et la charge totale par unité de largeur de grille dans la couche d’inversion à
l’abscisse x représentées sur la figure-16.
D’autre part la tension appliquée à la diode MOS à l’abscisse x est VG − V ( x ) . Cette tension
doit être supérieure à la tension de seuil VTH pour créer la couche d’inversion.
Le modèle de contrôle de charge suppose que la charge induite dans le canal
est :
$ nulle pour des tensions inférieures à la tension de seuil
$ proportionnelle à VG − V ( x ) − VTH pour des tensions supérieures à la
tension de seuil
La charge totale de la couche d’inversion est donc :
Qn ( x ) = Cox ⋅ (VG − V ( x ) − VTH ) (47)

En outre si l’on suppose que la vitesse des électrons est proportionnelle au champ
E ( x ) (modèle à mobilité constante) on a :
I D = Z ⋅ Qn ( x ) ⋅ µ ⋅ E ( x ) = Z ⋅ Cox ⋅ µ ⋅ (VG − VTH − V ( x )) ⋅ E ( x ) (48)
dV ( x )
D’autre part le champ électrique est donné par : E ( x ) = , le courant sera donc :
dx

22
 I D = Z ⋅ Cox ⋅ µ ⋅ (VGS − VTH − V ( x )) ⋅
dV ( x )
(49)
dx
En intégrant l’équation (49) entre 0 et L on obtient :
L VDS

∫ I D ⋅ dx = ∫ (VGS − VTH − V ) ⋅ dV (50)

0 0
ce qui donne :

Z ⋅ Cox ⋅ µ  2 
⋅ (VGS − VTH ) ⋅VDS −
VDS
ID =  (51)
L  2 

L’expression (51) est valable tant que VDS < VDSsat . La valeur VDS = VDSsat correspond
au maximum du courant soit :

VDSsat = VGS − VTH (52-a)

Z ⋅ Cox ⋅ µ
⋅ (VGS − VTH )
2
I Dsat = (52-b)
2⋅ L
En résumé, dans le modèle de contrôle de charge le courant de drain du transistor MOS est
donné par :

VDSsat = VGS − VTH

Z ⋅ Cox ⋅ µ  2 
VDS
ID = ⋅ (VGS − VTH ) ⋅VDS −  pour VDS < VDSsat
L  2 
Z ⋅ Cox ⋅ µ
⋅ (VGS − VTH )
2
I D = I Dsat = pour VDS > VDSsat
L
avec
1 k ⋅T N 
VTH = 2 ⋅ ΨB + ⋅ 2 ⋅ ε ⋅ q ⋅ N A ⋅ 2 ⋅ ΨB et ΨB = ⋅ Log  A 
Cox q  ni 

23
 x x+dx
L
V(x) x
Source
SiO2 dox
+ +
N N

SiO2
δ(x) Qn(x)
E(x)
w(x) Qsc(x)

x x+dx

V(x)
V DS

V(x)

x
x L
Figure-16 Potentiel et charges dans le Semi-Conducteur

24
25
 Annexe-1 : Différents types de transistors MOS

Type Structure Caractéristiques de sortie Caractéristique de transfert

MOS à canal N à VG
ID ID
ID VG=5V
enrichissement
normally OFF N+ N+

VT>0 VD
VG>VT>0

MOS à canal N à VG
ID ID
ID VG=1V
déplétion normally
ON N+ N+ 0
canal N

P -1

VT<0 VD
VG>VT<0

MOS à canal P à VG
-VD VG<VT<0 VT<0 ID
ID
enrichissement
normally OFF P+ P+ -3 VG

N -4

VG=-5V -ID

MOS à canal P à VG
-VD VG<VT>0
ID VT>0
ID
déplétion normally
0 VG
ON P+
canal P
P+

N -1

VG=-2V -ID

. Quéré IUT GEII Brive - 26 -

27