Ralis par: Ali BY Alaa Eddine ROUCADI Younes ABOUELHOUDA
Encadr par: Mme.HASBOUNE
TP dArchitecture
ENSA Marrakech
I.
Demi additionneur Half Adder :
1) Table de vrit du circuit :
A 0 0 1 1
B 0 1 0 1
Somme 0 1 1 0
Retenu 0 0 0 1
2) Circuit Half Adder : On Ralise Un demi-additionneur laide dune porte XOR et deux portes Nands :
ENSA MARRAKECH
Anne universitaire 2009/2010
II.
Additionneur lmentaire FULL-ADDER :
1) Table dun FULL-ADDER
Un additionneur complet ncessite une entre supplmentaire : une retenue. L'intrt de celle-ci est de permettre le chanage des circuits. La table de vrit d'un additionneur complet est :
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
Re 0 1 0 1 0 1 0 1
Somme 0 1 1 0 1 0 0 1
Rs 0 0 0 1 0 1 1 1
2) Circuit du FULL-ADDER Daprs le tableau de vrit lexpression de la fonction Somme ainsi celle du retenu de sortie Rs et lon a : ( ) = + ( )
ENSA MARRAKECH
Anne universitaire 2009/2010
III.
Additionneur Parallle: Le CI 7483 est un additionneur parallle binaire 4 bits. Tester cet additionneur en connectant
les 4 entres A 1001 alors que les entres B et le reste entrant (carry- in) les connecter 5 interrupteurs. Effectuer des additions de quelques nombres binaires et vrifier la sortie somme avec le reste sortant. Voil ci-dessus le brochage de CI7483 ladditionneur parallle binaire 4 bits:
ENSA MARRAKECH
Anne universitaire 2009/2010
A0 1 1 1 1
A1 0 0 0 0
A2 0 0 0 0
A3 1 1 1 1
re 0 0 0 0
B0 0 0 0 0
B1 0 0 0 0
B2 0 0 1 1
B3 0 1 0 1
C1 0 0 0 0
C2 1 1 1 1
C3 0 0 0 1
C4 0 1 1 0
C5 1 0 1 0
Dcimale 9 10 11 12
1 1 1 1
0 0 0 0
0 0 0 0
1 1 1 1
0 0 0 0
0 0 0 0
1 1 1 1
0 0 1 1
0 1 0 1
0 0 0 1
1 1 1 0
1 1 1 0
0 1 1 0
1 0 1 0
13 14 15 16
1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 1 1 1 1 1 1 1
0 0 0 0 0 0 1 1
0 0 0 1 1 1 1 0
0 1 1 0 0 1 1 0
1 0 1 0 1 0 1 0
17 18 19 20 21 22 23 24
ENSA MARRAKECH
Anne universitaire 2009/2010
IV.
additionneur soustracteur :
Connecter le CI 7483 pour raliser les oprations suivantes :
9+5 9-5
9+9 9-9
9+15 9-15
Pour raliser les oprations suivantes laide dun Additionneur- Soustracteur on considre le brochage suivant :
Soit A1A 2A3 A4 les entres connect 1001 et B1B 2B3 B4 les entres variables et C0 pour changer le rle de ce circuit C0=0 (Additionneur) - C0=1 (Soustracteur)
ENSA MARRAKECH
Anne universitaire 2009/2010
Pour vrifier les rsultats de ce circuit on a conu la table de vrit suivante :
C0 0 0 0 1 1 1
A0 1 1 1 1 1 1
A1 0 0 0 0 0 0
A2 0 0 0 0 0 0
A3 1 1 1 1 1 1
B0 1 1 0 1 1 0
B1 0 1 1 0 1 1
B2 0 1 0 0 1 0
B3 1 1 1 1 1 1
C1 1 1 0 0 0 0
C2 0 1 1 0 0 0
C3 0 0 1 0 0 0
C4 1 0 1 0 1 1
C5 0 0 0 0 0 1
Dcimale 18 24 14 0 4 -6
ENSA MARRAKECH
Anne universitaire 2009/2010
V.
Comparateur : 1) table:
Pour pouvoir extraire les fonctions combinatoires qui permettent la comparaison on tudie quelques exemples de tous les cas de figures possibles pour deux entres A et B 4 bits. On donne C0 la valeur 0 et on inverse les entres Bi :
A<B: Exemple 5 et 3 5 = 0101 3 = 0011 ==> 5+3= C4 On a C4 = 1 et S0S1S2S3 = 0 A=B: Exemple 3 et 3 3 = 0011 3 = 0011 ==> 3+3= C4 On a C4 = 0 et S0S1S2S3 = 1 A<B: Exemple 3 et 5 3 = 0011 5 = 0101 ==> 3+5= C4 On a C4 = 0 et S0S1S2S3 = 0 0 0011 1010 1101 0 0011 1100 1111 1 0101 1100 0001
Si
Si
Si
Dou la table suivante : C0 0 0 0 C4 1 0 0 S0S1S2S3 0 1 0 X 1 0 0 Y 0 1 0 Z 0 0 1
ENSA MARRAKECH
Anne universitaire 2009/2010
on a X =
= on a Y=
on a Z =
Remarque:
Si on donne C0 la valeur 1 cela gnrera un problme dans les fonction Y et Z : cela permettra de dire seulement si A = B ou A<> B 2) Circuit
Y = Z et
Pour le circuit combinatoire on utilisera des Portes AND et des Inverseurs chose qui donne le schma suivant :
Le montage raliser est fait base de porte AND 4 et 3 entres mais dans le TP on travaillera avec le 7408
