Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 57 vistas

    Pic 18f2550

    Cargado por

    Franco Quispe Clemente
    Este documento describe las características del microcontrolador PIC18F2550. Tiene una arquitectura RISC de 16 bits con memoria de programa de hasta 16 KB y 256 bytes de EEPROM. Cuenta con cuatro puertos digitales con un total de 23 líneas de entrada/salida y módulos como ADC de 10 bits, comparador analógico y comunicación serial. Las interrupciones pueden configurarse con dos niveles de prioridad y los puertos se configuran como entrada o salida a través de los registros TRIS.

    Copyright:

    © All Rights Reserved
    Descargue como PPTX, PDF, TXT o lea en línea desde Scribd

    Pic 18f2550

    Cargado por

    Franco Quispe Clemente
    57 vistas12 páginas
    Este documento describe las características del microcontrolador PIC18F2550. Tiene una arquitectura RISC de 16 bits con memoria de programa de hasta 16 KB y 256 bytes de EEPROM. Cuenta con cuatro puertos digitales con un total de 23 líneas de entrada/salida y módulos como ADC de 10 bits, comparador analógico y comunicación serial. Las interrupciones pueden configurarse con dos niveles de prioridad y los puertos se configuran como entrada o salida a través de los registros TRIS.

    Descripción original:

    PIC

    Título original

    pic 18f2550

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PPTX, PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento describe las características del microcontrolador PIC18F2550. Tiene una arquitectura RISC de 16 bits con memoria de programa de hasta 16 KB y 256 bytes de EEPROM. Cuenta con cuatro puertos digitales con un total de 23 líneas de entrada/salida y módulos como ADC de 10 bits, comparador analógico y comunicación serial. Las interrupciones pueden configurarse con dos niveles de prioridad y los puertos se configuran como entrada o salida a través de los registros TRIS.

    Copyright:

    © All Rights Reserved
    Descargue como PPTX, PDF, TXT o lea en línea desde Scribd
    Descargar como pptx, pdf o txt
    57 vistas12 páginas

    Pic 18f2550

    Cargado por

    Franco Quispe Clemente
    Este documento describe las características del microcontrolador PIC18F2550. Tiene una arquitectura RISC de 16 bits con memoria de programa de hasta 16 KB y 256 bytes de EEPROM. Cuenta con cuatro puertos digitales con un total de 23 líneas de entrada/salida y módulos como ADC de 10 bits, comparador analógico y comunicación serial. Las interrupciones pueden configurarse con dos niveles de prioridad y los puertos se configuran como entrada o salida a través de los registros TRIS.

    Copyright:

    © All Rights Reserved
    Descargue como PPTX, PDF, TXT o lea en línea desde Scribd
    Descargar como pptx, pdf o txt
    de 12

    UNIVERSIDAD NACIONAL DE HUANCAVELICA

    FACULTAD DE INGENIERIA ELECTRONICA–SISTEMAS

    ESCUELA ACADEMICO PROFESIONAL DE ELECTRONICA

    Microcontrolador PIC18F2550
    INTEGRANTES:
     BIASVKBS
     KDVBOVBV
     DSVBASLVBLBSV
     VBASDVBL
    Principales Características
    Arquitectura RISC avanzada, hardware de 16 bits con 8 bits de datos.
    77 instrucciones. Hasta 16 K x16 de memoria de programa.
    Multiplicador Hardware 8x8.
    16 KB de RAM y 256 Bytes de EEPROM.
    Frecuencia máxima de reloj 48 MHz. Oscilador interno desde 31KHz hasta 8 MHz.
    Pila de 32 niveles.
    Temporizadores: TMR0, TMR1, TMR2 y TMR3.
    Múltiples fuentes de interrupción.
    Módulo de Captura/Comparacion/PWM.
    Módulo ADC de 10-bits
    Módulo comparador analógico
    Periférico de comunicación serial: EUSART, I2C, SPI y USB v 2.0.
    Arquitectura
    En la arquitectura del microcontrolador PIC18F2550, dispone de buses
    diferentes para el acceso a la memoria de programa y a la memoria de datos
    (arquitectura Harvard):
    Bus de la memoria de programa: 21 líneas de dirección y 16 líneas para
    instrucciones).
    Bus de la memoria de datos: 12 líneas de dirección y 8 líneas de datos.

    Esto permite acceder simultáneamente a la memoria de programa y a la


    memoria de datos. Es decir, se puede ejecutar una instrucción (lo que por lo
    general requiere acceso a la memoria de datos) mientras se lee de la
    memoria de programa la siguiente instrucción (proceso pipeline).
    Arquitectura
    Memoria de Programa
    Interrupciones (En general)
    Se dispone de dos niveles de prioridad: Nivel alto en la dirección 0008H y Nivel bajo en la dirección
    0018H.
    Todas las interrupciones pueden ser programadas con cualquiera de las dos prioridades, salvo la
    interrupción externa 0 (siempre tiene alta prioridad). Se puede forzar el modo compatible "sólo alta
    prioridad", mediante el bit IPEN = 0. GIE/GIEH & PEIE/GIEL controlan los respectivos permisos globales.
    El servicio de interrupción de alta prioridad impide el servicio de baja prioridad. Cuando se ejecuta
    RETFIE se pone el permiso correspondiente al nivel que se está sirviendo.
    Todas las interrupciones disponen de 3 bits de configuración (excepto Ia interrupción externa 0 que tiene
    dos):
    Bit de habilitación de interrupción: permite habilitar a nivel individual la interrupción.
    Flag de interrupción: se pone a ‘1’ cuando se produce la condición de interrupción
    independientemente de si la interrupción está habilitada o no. Debe ponerse a ‘0’ por software
    cuando se procesa la interrupción.
    Bit de prioridad de interrupción: establece si la interrupción es de alta o de baja prioridad (no está
    disponible para la interrupción externa 0).
    Puertos de entrada/salida
    El PIC18F2550 dispone de 4 puertos, que incluyen un total de 23 líneas digitales de E/S.
    Cada puerto de E/S tiene asociado 3 registros:
    Registro TRIS: Mediante este registro se configuran cada una de las líneas de E/S del puerto como
    ENTRADA (bit correspondiente a ‘1’) o como SALIDA (bit correspondiente el ‘0’).
    Registro PORT: Mediante este registro se puede leer el nivel de pin de E/S y se puede establecer el
    valor del latch de salida.
    Registro LAT: Mediante este registro se puede leer o establecer.

    Puertos Líneas de entrada/salida


    PORTA 7 Líneas de entrada/salida
    PORTB 8 Líneas de entrada/salida
    PORTC 7 Líneas de entrada/salida
    PORTE 1 Línea de entrada
    Entrada/Salida digital

    La configuración como entrada o salida se hace a través del


    registro TRISX (con bit 0 como salida y bit 1 como entrada)
    correspondiente del banco 15 de la memoria.
    - TRISA=0xF92 (Puerto A) - TRISB=0xF93 (Puerto B)
    - TRISC=0xF94 (Puerto C) - TRISE=0xF96 (Puerto E)

    Un valor 0 en los bits de estos registros configuran el pin del


    puerto como salida y un 1 como entrada.
    Para configurar los puertos se utiliza la función
    set_tris_x(valor)
    Se puede leer la configuración de los puertos con la función
    get_tris_x(valor)
    Funciones de E/S digital
     CCS provee directivas y funciones predefinidas para el uso de los puertos de E/S digital.
     Las funciones output_X() e input_X() dependen de la directiva de configuración que usemos. Se debe
    configurar adecuadamente.
     Directivas:

     #USE fast_io (puerto)


     #USE standar_io (puerto)
     #use fixed_io (puerto)
    Directivas del procesador
    Directivas de gestión de puertos

     #use fast_io (puerto)


     No modifica el registro TRIS en lecturas y escrituras.
     Hay que asegurarse de que los pines está configurados correctamente.

     #use standar_io (puerto)


     Modifica el registro TRIS correspondiente en lecturas y escrituras. (Modo por defecto)

     #use fixed_io (puerto)


     Configura el puerto y no modifica el registro TRIS en lecturas y escrituras.

    También podría gustarte