3

CAPITULO 1


AMPLIFICADOR OPERACIONAL(OPAMP):
_________________________________________________________________________

1.1 INTRODUCCIN:

En los anlisis de esta capitulo se tratara al Amplificador Operacional, suponindolo inicialmente
segn el modelo ideal, haciendo anlisis de las condiciones reales solo en aquellos casos que por su
naturaleza no puedan ser tratados bajo el modelo ideal.
En este esquema se puede considerar al operacional como una unidad bsica de control
conformada de la siguiente manera :


Fig 1.0

q Realimentacin Negativa:
Dado que el amplificador posee una ganancia muy elevada el error de posicin de los
arreglos con realimentacin negativa es aproximadamente cero. Esto ocasiona que los
voltajes en los pines V(+) y V(-)sean aproximadamente iguales, de aqu el concepto de
tierra virtual que se utiliza comnmente para solucionar problemas con Opamp. Que se
4

cumple siempre y cuando no se alcancen los voltajes de saturacin y la derivada del voltaje
sea menor que el ritmo mximo de cambio en la salida del operacional.

q Realimentacin Positiva:
Cuando el arreglo en que se ha colocado el operacional tiene realimentacin positiva, los
voltajes V(+) y V(-) son forzados por la salida a ser diferentes y el voltaje de salida viene
dado por los niveles de saturacin del circuito.

q Sin Realimentacin:
Cuando el operacional opera sin realimentacin los voltajes de los pines V(+) y V(-) no
tienen ninguna relacin y la salida se ubica en el valor del voltaje de saturacin mas positivo
si V(+)>V(-) y en el mas negativo en caso contrari.

1.2 CARACTERSTICAS REALES DE LOS AMPLIFICADORES OPERACIONALES
(OPAMPS):

q Voltaje de desvi (Offset):
Los circuitos de entrada de los OPAMs presentan pequeos desequilibrios, que se
comportan como si existiese un pequeo voltaje de entrada en el operacional, lo cual
produce desviaciones con respecto al funcionamiento ideal.

q Corriente de Polarizacin:
Los terminales utilizan una pequea corriente para lograr activar los transistores internos,
esto debe tenerse presente al agregar resistores de valor elevado al circuito de entrada ya
que en estas condiciones su efecto se hace mas importante.

q dV/dt mximo:
Es la mxima variacin del voltaje por unidad de tiempo que puede obtenerse en la salida
de un operacional, en los de uso general este valor se encuentra cerca de 1vol/s.

q Ganancia y ancho de Banda:
El amplificador operacional tiene ganancia finita que adems se reduce conforme aumenta
la frecuencia, esto obliga a considerar en el diseo de un sistema si a la frecuencia de
trabajo la ganancia del operacional es suficiente para que nuestro sistema se comporte
adecuadamente, los fabricantes normalmente dan en sus hojas de datos un numero que es
el producto de la ganancia por el ancho de banda del amplificador operacional que nos
permite estimar el comportamiento del operacional a cualquier frecuencia.

1.3 ANLISIS DEL TIPO DE REALIMENTACIN DE LOS CIRCUITOS CON AMPLIFICADORES
OPERACIONALES :
En el anlisis de los circuitos con operacionales se encuentra que el primer paso es Determinar si
existe realimentacin y su tipo, lo cual involucra dos pasos.

Paso1:
Determinar si existe realimentacin.
Para determinar si existe realimentacin se debe observar si la tensin en algunos de los terminales
V(+), V(-) del operacional, se relaciona con el voltaje de salida del Amplificador operacional.
5


Paso2:
Determinar si la realimentacin es positiva o negativa.
Para establecer si la realimentacin es positiva o negativa se debe seguir la siguiente secuencia:

1) Determinar la contribucin del voltaje de salida al pin V(+).
2) Determinar la contribucin del voltaje de salida al pin V(-), luego invierte el signo al resultado.
3) Se suman los dos resultados anteriores si el resultado es positivo la realimentacin es positiva
en caso contrario es negativa.

Paso3:
q En caso de ser negativa V(+)=V(-): efectuar el anlisis con estos valores, calculando todos
los parmetros en funcin de los voltajes y corrientes conocidos.
q En caso de ser positiva: Se debe efectuar el anlisis desde la salida asumiendo un estado
limite de la entrada que forc la salida a un valor determinado y posteriormente se efecta el
anlisis haciendo variar la entrada desde el valor limite opuesto, luego se repite el proceso
pero en sentido contrario.
q En caso de no existir realimentacin: El OPAMP se comportara como un comparador
simple.


1.4 EJERCICIOS DE APLICACIN Y DEMOSTRACIN:
q Ejercicio 1.1:
Determine en el circuito de fig. 1.1 la salida (Io).

Fig 1.1
Paso1:
La tensin del colector determina la tensin de entrada en V(+), por lo que se obtiene como
primera conclusin que existe realimentacin.

Paso2:
Para el tipo de realimentacin se analiza primero la relacin existente entre el voltaje de
salida del OPAMP y el del colector del transistor y posteriormente se determina el voltaje de
V(+) en funcin del voltaje de salida del OPAMP.


IR
Io
6


La corriente en Ro esta dada por:

Ro
Vo
Io
65 . 0


La corriente de colector del transistor es aproximadamente igual a la de emisor cuando el
transistor se encuentra en la regin activa por lo que aproximando:
Io k Colector V * 2 15 ) (

Sustituyendo:
) 65 . 0 ( *
2
15 ) ( Vo
Ro
k
Colector V

Vo
Ro
k
Ro
k
Colector V
2 3 . 1
* 65 . 0 15 ) ( +

Se define el tipo de realimentacin:
Se multiplican los de signos de cada ganancia (+)*(-)=(-) negativa, donde el mas proviene
de la ganancia de la entrada V(+) del OPAMP, en tanto que el signo menos proviene de la
ganancia negativa del arreglo del transistor.
Por la realimentacin negativa se cumple que V(+)=V(-).


Paso3:
Se calculan todos los voltajes y corrientes conocidos.

V V V 1 . 5 15 ) ( +
V V 9 . 9 ) ( +
mA
k
V
IR 55 . 2
2
1 . 5

mA IR 55 . 2

La corriente de salida (Io), es aproximadamente igual a IR por lo que mientras el transistor
se mantenga en la regin activa y despreciando a la corriente de base tenemos que
Io=2.55mA.


q Ejercicio 1.2:

Calcular en el circuito de la fig. 1.2 la salida (Vo) en funcin de (Vi ).

7


Fig 1.2

Paso1:
La salida del OPAMP contribuye tanto con el voltaje en la entrada no inversora V(+) como en
la inversora V(-), por lo que el sistema tiene realimentacin.

Paso2:
Para determinar el tipo de realimentacin se calcula la contribucin de la realimentacin
positiva y la negativa.

En la realimentacin en la entrada inversora tenemos que aplicando superposicin:
Vo
k k
k
V *
10 10
10
) (
+

La realimentacin en la entrada inversora =(-)*(+)=(-): Es Negativa.
En la realimentacin en la entrada no inversora queda:
Vo
k k
k
V *
20 10
10
) (
+
+
La realimentacin en la entrada no inversora =(+)*(+)=(+): Es Positiva.

Frente a este problema se determina cual de los dos tipos de realimentacin es el
dominante por medio de su resta:
tiva). acion_Nega (Realiment tiva) acion_Posi (Realiment valente) acion_Equi (Realiment
17 . 0
10 10
10
20 10
10
) _
+

k k
k
k k
k
e Equivalent acion (Realiment ;

Puesto que el resultado es negativo la realimentacin es negativa.

Paso 3:
Se calculan todos los voltajes y corrientes del circuito.
Por lo anterior: V(+)=V(-).

Calculando a ambos voltajes:
8

Vo
k k
k
V
Vo
k k
k
k k
k
Vi V
*
20 10
10
) (
10 10
10
10 10
10
* ) (
+
+
+
+
+


Igualando:
Vo Vo Vi 33 . 0 5 . 0 5 . 0 +
Despejando Vo:
Vi Vi Vo
Vi Vo
94 . 2
17 . 0
5 . 0
5 . 0 17 . 0



Vi Vo 94 . 2

Observacin: La amplificacin inicial tiene una ganancia de 1, con la adicin de la
realimentacin positiva se incremento la ganancia en forma sustancial, este mtodo permite
lograr una amplificacin grande sin necesidad de utilizar una relacin de resistencias
demasiado elevada en la realimentacin negativa.

q Ejercicio 1.3:

En el circuito de la fig 1.3 determine la relacin entre el voltaje de entrada y la salida.


Fig 1.3
Anlisis:
Primer OPAMP:
Puesto que solo existe una conexin con resistencias entre la salida del OPAMP y el pin V(-
), la realimentacin con el diodo en conduccin es negativa, en el caso del diodo en corte
no existe realimentacin.

Segundo OPAMP:
Realimentacin Negativa por lo que: V(+)=V(-)=Vo

Caso 1:
Diodo en conduccin:
Existe realimentacin negativa por lo que: V(+)=V(-)=0
La corriente I queda definida por:
k
V Vi
I
10
) (

I
9

Condicin para que el diodo conduzca: I<0; Vi<0
La salida del primer OPAMP es:
Vi Vo ; La salida del segundo OPAMP es : Vi Vo

Caso 2:
Diodo en corte, I>0 por lo que: Vi>0.
En el circuito el primer operacional tiene su salida bloqueada por el diodo y la impedancia
de entrada del pin inversor es muy elevada, por esto se elimina el primer operacional
colocando solo dos resistencia en serie :



Fig 1.4
Se observa que el circuito resultante es un seguidor por lo que el voltaje de salida es Vo=Vi

Finalmente la solucin del circuito es la unin del caso 1 y 2:

'

>
<

0 ;
0 ;
Vi Vi Vo
Vi Vi Vo
Vo Que es la salida de un rectificador de onda completa.

q Ejercicio 1.4
En circuito siguiente determine la salida en funcin de la entrada.

Fig 1.5
Se analiza el efecto de cada diodo independientemente iniciando el anlisis con D2.

D2 conduce cuando Vi es mayor que cero, por lo que la salida ser 0.7Voltios a menos que
el producto -Rf*If sea menor que 0.7, por lo que hasta 0.7V se comporta esencialmente
como un inversor, luego el voltaje de salida se limita a 0.7V.

10

En caso de Vi negativo el diodo D2 esta bloqueado.
Esto define a un limitador cuya relacin entrada salida viene dada por la grafica siguiente.


Fig 1.6

Anlisis de D1:
Punto de Inicio de Conduccin.
Se observa que D1 entra a conducir cuando el voltaje Vo ha alcanzado un valor tal que
satisface la relacin:
7 . 0
2 1
1
*
2 1
2
*
+
+
+ R R
R
VE
R R
R
Vo ; VE
R
R
R
R R
Vo *
2
1
)
2
2 1
( * 7 . 0
+

VE
R
R
R
R
Vcon *
2
1
)
2
1
1 ( * 7 . 0 + ; Vcon: Valor donde se inicia la conduccin de D1.

Anlisis mientras D1 no conduce y D2 esta abierto Vcon>Vo>-0.7
Puesto que D1 y D2 estn bloqueados el circuito resultante es el inversor de la fig 1.7 Con
salida Vo=-RF/RA*Vi.




Fig 1.7




11


Anlisis mientras D1 conduce y D2 esta abierto 0.7V< Vcon<Vo :
El circuito resultante es:


Fig 1.8

Aplicando el principio de superposicin a la rama que incluye a la fuente y las dos
resistencias R1,R2 , tenemos que :

2 1
2 * 1
R R
R R
Re
+
;
1 2
2
*
2 1
1
*
R R
R
Vo
R R
R
VE Vth
+
+
+
-0.7

Luego el circuito queda simplificado de acuerdo a la figura Fig 1.9:

Fig 1.9

Que representa un sumador inversor cuya salida viene dada por:
) * * (
Re
RF
Vth
RA
RF
Vi Vo + sustituyendo Vth, Re en funcin de Vo y R1,R2:

RF R R
R R R R
R R
R R
R
Vo
R R
R R
R R
R
VE
RA
RF
Vi Vo * )) 2 1 ( *
2 * 1
7 . 0
2 * 1
1 2
*
1 2
2
2 * 1
2 1
*
2 1
1
* ( * + +
+
+
+
+
+



Vth: Voltaje de Thevening
Re: Resistencia Thevening.
12



RF
R R
R R
R
RF
Vo
R
RF
VE
RA
RF
Vi Vo
2 * 1
) 2 1 (
* 7 . 0
1
*
2
* *
+
+

Despejando Vo:
1
1
1
* )
2 * 1
* ) 2 1 ( * 7 . 0
2
* * (
R
RF
R R
RF
R R
R
RF
VE
RA
RF
Vi Vo
+
+ +
Finalmente la ganancia en la zona de limitacin es:
1
1
R
RF
Ao
A
+
; Donde Ao= -RF/R1 Ganancia inicial del inversor.
Nota:
La ganancia se determina tomando en cuenta nicamente la relacin entre la entrada y la
salida.


q Ejercicio 1.5:
Disee una fuente de corriente cuyo cero se encuentre a 4mA y el mximo a 20mA, la
variacin de la salida se produce linealmente en funcin de la tensin de entrada que va de
0 a 10V, la carga posible de salida puede ser mximo 3k.


Paso 1:
Se plantean las condiciones del diseo:
El valor mximo de corriente de salida es 20mA y la carga es 3k, esto implica que el valor
mximo de voltaje en la carga ser 60 voltios, lo que implica que el voltaje de alimentacin
debe ser mayor.
La ubicacin del cero en 4mA implica que se debe adicionar un valor a la referencia para
lograr desplazar el cero al nivel deseado.
La operacin de un amplificador operacional convencional no maneja voltajes superiores a
30V entre los terminales de alimentacin, esto implica que el control de corriente debe
ejecutarse con otro elemento activo, en este caso se utiliza un circuito con transistores.


Paso 2:
Se plantea el diagrama en bloques del diseo electrnico:
Para la generacin de la corriente se utilizaran tres bloques principales que son: (1) bloque
conformador de la seal de entrada, (2) bloque restador y amplificador, (3) Bloque
generador de la fuente de corriente. (Ver fig. 1.10)

13





Fig 1.10
Paso 3:
Diseo de Cada bloque:

Bloque Conformador:
Para este bloque se utilizara un amplificador no inversor para dar la ganancia adecuada y un
divisor de tensin para desplazar el cero.


Fig 1.11

El voltaje sumado se fija de forma arbitraria a 5V, se coloca un divisor de tensin que
determina la contribucin de cada entrada al voltaje de referencia de salida.
La suma de R3 y R4 se fija en 10k para utilizar un solo potencimetro.
El voltaje (Vref) en funcin de Voltaje de salida del operacional Vsal y los 5v queda definido
por:
Vo
Vr=Io*Rf
14
5 *
4 3
4
4 3
3
R R
R
Vsal
R R
R
Vref
+
+
+

k R R 10 4 3 + ; 4 10 3 R k R

5 *
10
4
10
) 4 10 (
k
R
Vsal
k
R k
Vref +

;
Se fija la tensin de referencia correspondiente a 20mA en 9V por lo que cuando la entrada
se fija a 1.8V, Io=4mA :

5 *
10
4
8 . 1
k
R
; 5 / 18 4 R ; k R 6 . 3 4
Luego para R3:
k k R 6 . 3 10 3 ; k R 4 . 6 3

El nivel mximo del voltaje de salida del operacional (Vsal) viene dado por el necesario para
producir a la salida de Vref de 9v despejando:
8 . 1 *
10
4 . 6
9 + Vsal ; 8 . 1 9 64 . 0 Vsal ; 25 . 11 Vsal V
Se fija la entrada con un valor mximo de 10V y se utiliza un amplificador no inversor con
ganancia 1.125.



Fig 1.12

Finalmente el circuito del bloque conformador resultante es:

Fig 1.13
Donde 0<Vi<10
15



Bloque Amplificador no inversor y fuente de corriente:
Con este bloque se busca ampliar el rango de valores de resistencia de salida en los que
puede trabajar la fuente de corriente.


Fig. 1.14

La corriente a travs de la resistencia R5 viene dada por:

5
7 . 0
5
R
Vc
I
R

; Por otro lado en el diseo se asumir que hfe en que Q1,Q2 >>1
para facilitar el calculo ya que el error que se comete en la aproximacin es menor que la
tolerancia de los componentes:
tenemos que:
5 1 R R
I I
7 . 0 2 * 1 *
2 5
+ R I R I
R R
;
( )
2
7 . 0 1 *
5
2
R
R I
I
R
R

En este circuito la corriente de la carga ser aproximadamente igual a IR2, (El hecho de no
calcular exactamente el valor no representa un problema ya que cualquier error ser
corregido con la realimentacin negativa).
Los valores de R5, R1 sern fijados a un 1k de forma arbitraria y luego utilizando una
resistencia 0.1k en R2 se amplificara la corriente manejada por el transistor de salida, la idea
de esto es reducir el consumo de potencia en R5,R1 y poder incrementar la corriente de
salida hasta los 20mA.
Finalmente la relacin entre la salida del voltaje de control Vc y la corriente de salida es:

2
7 . 0 1 *
5
7 . 0
2
R
R
R
Vc
I Io
R

,
_

;
2
7 . 0
2 * 5
1
* 7 . 0
2 * 5
1
R R R
R
Vc
R R
R
Io

16
)
2
1
5
1
(
2
7 . 0
2 * 5
1
R R
R
R
Vc
R R
R
Io ; Sustituyendo: Io=(10*Vc-6.93)mA
Donde:
Io: Corriente de la carga en mA.
La resistencia Rs se fija de forma arbitraria para lograr que cuando la corriente sea 20mA,
el voltaje sea 3 Voltios.
Despejando a Rs queda:
150
20
3
mA
Voltios
Rs ; 150 Rs
El circuito de amplificacin resultante es:

Fig 1.15

Circuito de realimentacin (feed back):
Para lograr la realimentacin negativa se utilizara un amplificador no inversor que lleve la
tensin muestreada en la resistencia Rs con un mximo de 3V a un mximo de 9V, que se
comparara directamente con el Vref.
El amplificador no inversor tendr una ganancia de: 3 3 / 9 V V G
Un segundo operacional efectuara la diferencia entre el voltaje Vref- Vrealimentado, el
circuito queda como se presenta en la figura 1.16.

Fig. 1.16
Carga de salida
(Se fija a 3k para
la hacer la
simulacin.
17
Uniendo todas la partes, se obtiene el circuito final:

Fig 1.17

Diagrama en bloques:
Se establece el diagrama en bloques del circuito:


Fig 1.18

18
Resultado de la simulacin:



Fig 1.19

q Ejercicio 1.5:
Disear un circuito electrnico para la medicin de la temperatura promedio en dos puntos
diferentes, el rango de medicin va desde 0 C hasta 80 C, el elemento sensor a utilizar es
el LM135.
La salida del medidor ser un voltaje variable de 0 hasta 8 voltios.

Paso 1:
Se plantean las condiciones del diseo:
El LM135 genera una salida que es igual a la temperatura en grados kelvin multiplicada por
10mV, lo que implica una ganancia de 10mV/ C, utilizando dos colocados en serie se
obtienen 20mV/ C, que es menor que los 100mV/ C requeridos para obtener una relacin
de un voltio por cada 10 C, por este motivo se amplifica con una ganancia de 5.
(Nota: Al colocar los dos en serie la temperatura ser el promedio de la medida por los dos
sensores multiplicada por 2)
Otro punto importante es que el voltaje cero debe coincidir con 0 C, para lograr esto
desplazaremos la escala del sensor original mediante la resta de un voltaje fijo equivalente a
273 K.


19
Paso 2:
Se efecta el diagrama en bloque por funciones.


Fig. 1.20
(Nota: El elemento restador se ha utilizado para lograr establecer los niveles de la salida
entre 0 y 8V).

Paso 3:
Diseo de Cada bloque:
Diseo del bloque de medicin:
En este se utilizara un arreglo con dos LM135 para lograr un promedio de dos lecturas, el
comportamiento de cada LM135 es parecido al de un diodo zener pero con el voltaje
fuertemente dependiente de la temperatura y un pin anexo para ajuste de la salida del
mismo, la ecuacin que define el voltaje para el LM135 es:
C mV T Vt / 10 * ) 273 ( +
Donde T= Temperatura en grados centgrados.
Vt= Voltaje en los terminales del sensor.
Se fija la corriente de excitacin para los sensores en 1mA, utilizando una fuente de
corriente en base a transistores.

Fig. 1.21

El valor del potencimetro de 10k se ajusta hasta lograr una corriente de 1mA por los LM135


20
Diseo del restador:
Para el restador utilizaremos el arreglo de amplificador de instrumentacin colocando en el
terminal restado el voltaje que se desea restar.
El voltaje que se restara es 20mV*273=5.46V para ajustar el cero.

Fig.1.22

Para el calculo de Rg y R se utilizara la expresin de la ganancia para esta configuracin:

k R 4 . 6 3
; pero 5
/ 20
/ 100

C mV
C mV
A
Despejando y dando el valor de 10k a R:
1 5
* 2

Rg
R
; k k Rg 5 4 / 20
Rg=5k.

Para generar el voltaje de 5.46V, utilizaremos resistencias de 10k y 4.7k adems de un
potencimetro de 5k. Colocados acuerdo al circuito mostrado en la fig. 1.22, el
potencimetro se ajustara hasta que la salida del circuito coincida a la temperatura ambiente
con la el valor correcto.

Fig. 1.23
21

Paso 4:
Se unen todas las partes para obtener el diseo final:

Fig 1.24



q Ejercicio 1.6:
Se desea controlar la temperatura de una mezcla entre 30 y 50 C mediante un sistema on-
off, disear el controlador utilizando OPAMPS y un LM35 como sensor de temperatura.

Paso N 1:
Se plantean las condiciones del diseo.
o Se fija la relacin entre la temperatura de ajuste y el voltaje de referencia en
50 C 5V.
o El LM35 da una respuesta que es 10mV/ C pero se necesita para lograr la
condicin anterior una ganancia de 100mV/ C. Se tilizara un amplificador no
inversor para obtener la relacin deseada.
o Para el control on-off ser utilizado un operacional con realimentacin
positiva.
o El control de la etapa de potencia ser un rele, comandado por la
electrnica diseada.
o El ajuste de la referencia de temperatura funcionara entre 3 y 5V.
o El error que se permitir por histresis ser de 2 C.
22

Paso N 2:
Se elabora el diagrama del circuito.



Fig 1.25



Paso N 3:
Se disean los circuitos de cada bloque:

Circuito generador de la Ref. de temperatura:
Para este circuito se utiliza un arreglo de divisor de tensin con un potencimetro para
establecer el punto de ajuste.

Fig. 1.26
Se calcula a R2:
2 10
10 * 5
3
R +
; 30+3R2=50; R2=20/3=6.6k
R2=6.6k

Para evitar cadas de voltaje por efecto de la carga conectada se utilizara un circuito
seguidor de voltaje.
Seal de Ref.
23

Fig. 1.27
Bloque de Medicin:
Consiste de un LM35 seguido de un amplificador operacional no inversor con ganancia 10
para obtener la ganancia de 100mV/ C.

Fig 1.28.
El potencimetro se ajusta para lograr una amplificacin de 10.
Bloque de Control:
Se establece el control mediante un circuito con realimentacin positiva, que comanda a un
rele, que conecta o desconecta la potencia.

Fig 1.29
Los dos diodos zener se utilizan para fijar los niveles de alto y bajo, que son realimentados
en el OPAMP, dado que un grado de variacin de temperatura equivale a 0.1V se tiene que:

10mV/C
VDZ=3.3V
24
2 1
2
* ) 3 . 3 7 . 0 (
2 1
1
* 1 . 0
R R
R
R R
R
+
+
+
; Fijando R1+R2=10k
) 1 10 ( * 4 . 0 1 * 01 . 0 R R ; 4 1 * 41 . 0 R ; 41 . 0 / 4 1 R ; R1=9.75k; R2=0.25k
Se utiliza el mismo divisor en la seal medida para seguir cumpliendo con las relaciones de
igualdad entre ambos voltajes
Se utilizara transistor para manejar al Rele que finalmente conectara la potencia para
calentar o la desconectara para enfriar.

Paso N 4:
Se unen todos los bloques para obtener el diseo final del ejercicio 1.6:


Fig. 1.30

q Ejercicio 1.7:
Disee un circuito con OPAMPs cuya funcin de transferencia sea:
) (
) (
1 2
2
) (
3
s Vi
s Vo
s s
s
s G
+ +
+

Paso N 1:
Se modifica la forma de la ecuacin y despejando a Vo(s):
) 2 )( ( ) 1 2 ( * ) (
2
+ + + s s Vi s s s Vo ; Se coloca todo en funcin de integradores
dividiendo entre s
2
:
) / 2 / 1 )( ( ) / 1 / 2 1 )( (
2 2
s s s Vi s s s Vo + + + ;
2 2
/ 1 * ) ( / 2 * ) ( / 2 * ) ( / 1 * ) ( ) ( s s Vo s s Vo s s Vi s s Vi s Vo +



25
Factorizando:
s s Vo s Vi s s Vo Vi s Vo / 1 * )) ( 2 ) ( / 1 * )) ( 2 * (( ) ( +
Cada parntesis representa un integrador por lo que el circuito resultante es:
Primer integrador:

dt Vo Vi Int1 ) 2 ( ;

+ dt Vo Vi Int1 Int ) 2 ( 2

Diagrama funcional del circuito:


Fig 1.31

El circuito final del ejercicio 1.7 es:

Fig. 1.32


26

EJERCICIOS PROPUESTOS

q Ejercicios N P1.1.
Construir un arreglo con OPAMPs cuya funcin de transferencia sea:

1 3 3
2
) (
2 3
+ + +
+

s s s
s
s G

q Ejercicio N P1.2.

Demostrar que el siguiente circuito es equivalente a una inductancia y hallar el valor de L:

Fig 1.33
q Ejercicio N P1.3:
Construir un controlador de temperatura on-off utilizando un operacional conectado en
realimentacin positiva con error posible de 5 C, utilic como elemento sensor un LM335. El
control se efectuara mediante la conexin y desconexin de la alimentacin a una
resistencia de calefactora para el control de temperatura.
El rango de control debe ser de 50 C a 80 C,, ajustado mediante un potencimetro.

q Ejercicio N P.1.4 :
Hallar en el circuito de la figura 1.25, la salida Vo en funcin de la entrada Vi.


Fig 1.34
27

q Ejercicio N P1.6:
Construir un circuito en base a operacionales cuya salida en funcin de la entrada sea:



Fig 1.35

Observacin las pendientes en las reas planas debe ser menor que 0.1.

q Ejercicio N P1.7:
Construir una fuente de voltaje regulada, variable de 5v a 80v y 0.2Amp de corriente de
salida, utilizando un operacionales y transistores.

q Ejercicio N P1.8:
Construya un circuito que determine el valor promedio del valor absoluto de la seal de
entrada.

q Ejercicio N P1.9:
Encuentre la relacin entre el voltaje de entrada Vi y el de salida Vo:

Fig. 1.36





28
CAPITULO II


TEMPORIZADORES:
_________________________________________________________________________

2.1 INTRODUCCIN:

Los temporizadores pertenecen al grupo de circuitos denominados multivibradores en los que se
encuentran los biestables, monoestables y los astables. De estos tres tipos de circuitos solo se
trataran los monoestables y los astables, ya que los biestables pertenecen al curso de digitales.
q Circuito Astable:
Son circuitos cuya salida posee dos estados cuasi estables generando un tren de pulsos de
duracin fija o variable.

q Circuito Monoestable:
Son aquellos circuitos que poseen un solo estado estable, pasando al estado inestable
como respuesta a una seal de disparo externa al circuito.
Cuando el temporizador regresa a su estado estable, si continua presente la seal de
disparo el monoestable puede volver al estado inestable o simplemente continuar en el
estado estable sin ser afectado por la seal de disparo.

En funcin de esto diferenciaremos a los monoestables en :

Monoestables Redisparables:
Son aquellos que vuelven al estado inestable si persiste la seal de disparo, luego de
cumplida la temporizacion.

Monoestables No redisparables:
Estos se diferencian en que una vez culminado el periodo de temporizacion no se vuelve al
estado instable si la seal de disparo no ha cambiado al estado inactivo antes de generar el
disparo para el nuevo ciclo de temporizacion.


2.2 CIRCUITOS INTEGRADOS TEMPORIZADORES:
Existen gran cantidad de integrados disponibles para la implementacin de temporizadores,
los que se contemplaran dentro de este capitulo son el LM555 y el XR2240.


q LM555:
El LM555 y su versin dual el LM556, son temporizados para la generacin de
temporizaciones en modo astable o monoestable y salida compatible con los niveles TTL,
En la tabla 2.1 se muestra la distribucin de pines del circuito integrado y sus funciones mas
importantes.
29

Pin Funcin
1 Tierra (GND)
2 Disparo: Terminal que inicia el ciclo de carga, bloqueando el transistor de
descarga, su estado activo es un nivel de voltaje por debajo de un del
voltaje en el pin de control o si no esta conectado. A un 1/3 del voltaje de
alimentacin.
3 Salida: permanece a nivel alto durante el ciclo de carga y a nivel bajo durante la
descarga.
4 Reset: Un nivel bajo en este pin aclara al biestable del temporizador, colocando
al transistor de descarga en saturacin y la salida del integrado en nivel bajo.
5 Voltaje de Control: Este pin sirve para poder modificar la temporizacion del
LM555, mediante una tensin externa, cuando se conecta un voltaje a este pin
los umbrales se ubican en el voltaje de control y del voltaje de control.
Cuando no se conecta ninguna tensin de control debe colocarse un capacitor
de 0.01Mf para prevenir el ruido, quedando los voltajes umbrales en 1/3 Vcc y
2/3Vcc respectivamente.
6 Umbral: Este pin desarrolla la funcin de comparar el voltaje del capacitor de
temporizacion con el umbral alto de la ventana, el Voltaje de Control o 2/3Vcc.
Cuando este voltaje es mayor que el umbral alto de la ventana se aclara el
biestable pasando el transistor de descarga al modo saturacin.
7 Descarga: Es el colector de un transistor con el emisor a tierra que se satura
cuando se aclara el biestable del temporizado y se bloquea cuando esta en
alto.
8 Vcc: Alimentacin del circuito integrado, su valor mximo puede ser 18V.
Tabla 2.1
Diagrama Esquemtico del LM555:


Fig. 2.1



25
30
q XR2240:
Este consiste de un circuito temporizador similar al LM555 seguido de un contador de 8 Bits
con salidas de colector abierto para permitir la programacin mediante lgica cableada, es
util para aquellos casos donde se requiera de temporizaciones muy largas, que hagan difcil
el uso de temporizados de un solo ciclo:

















Fig. 2.2
Distribucin y funcin de los pines en el XR2240.
Pin Funcin

1-8 Salida de los contadores, corresponden a los colectores de los transistores de
salida, sus estados posibles son corte y saturacin.
9 Tierra
10 Reset: un nivel mayor que 1.4V en este pin ocasiona la inicializacion del
contador, bloqueo de la base de tiempo y coloca los transistores de salida del
contador en corte.
11 Disparo: un valor por encima de 1.4V activa la base de tiempo, inicia la cuenta
y habilita los transistores de salida en funcin de las salidas del contador,
iniciando con todos en saturacin.
12 Control o compensacin: su funcin es parecida a la del pin de control del
LM555
13 Pin de temporizacion: Colocando un capacitor (Ct) entre este pin y tierra y una
resistencia (Rt) entre Vcc y este pin se obtiene el periodo de la base de tiempo
cuyo valor es T=Rt*Ct.
14 Es el colector del transistor de salida de la base de tiempo, normalmente se
conecta mediante una resistencia de 20K a la salida del pin 15 que es un
voltaje regulado a 5V.
15 Salida de voltaje regulada a 5V.
16 Alimentacin Vcc.
Tabla 2.2
Control
Disparo
(11)
(10)
Reset
Oscilador
(13)
Ct
R
Vcc
(16)
Vcc
Contador
(14)
Base de
Tiempo
Salida Contador
(1,2,3,4,5,6,7,8)
(9)
GND
Regulador
(14) 5Vol
Control (12)
31
Programacin de la temporizacion:
El periodo de la temporizacion es programado en el XR2240 por medio de la conexin en
paralelo de las salidas T1-T8 las cuales forman una AND cableada, generando un periodo
de temporizacion igual a :

T T S S S S S S S S o Tprogramad + + + + + + + + * ) * 1 * 2 * 4 * 8 * 16 * 32 * 64 * 128 (
1 2 3 4 5 6 7 8

Donde S8-S1 Toman el valor de 1 0 dependiendo de si esta conectada o no a la AND
cableada de salida.

2.3 EJERCICIOS DE EJEMPLO CON OPERACIONALES:

q Ejercicio 2.1.
Sea la figura presentada a continuacin, determinar si el circuito es un astable o
monoestable, si es astable determine la frecuencia de la oscilacin y en caso de ser
monoestable determine la temporizacion del monestable.


fig. 2.3.

PASOS DEL ANLISIS:

Paso N 1:
Se determina el funcionamiento general del circuito.

a.-La aparicin de un voltaje positivo en V3, produce una rampa negativa en V2, que
eventualmente forzara el valor de V1 a ser ligeramente menor que cero, momento en el que
la salida V3 cambia a un voltaje negativo.

b.-Una vez que V3 es negativo se produce una rampa positiva en V2 que eleva el voltaje V1
hasta ser ligeramente mayor 0V, en este instante V3 pasa a ser positivo, repitindose el
proceso descrito en (a).
32

Este funcionamiento define a un astable, por lo tanto se determinara la frecuencia:

Paso N 2:
Clculos de los umbrales de carga y descarga.

Los umbrales vienen definidos por los voltajes de V2 , que producen la conmutacin del
voltaje de salida V3, las ecuaciones que definen estos voltajes son.

0
1 2
1
*
1 2
2
*
+

+ R R
R
E
R R
R
Vh ;
2
1
*
R
R
E Vh
0
2 1
1
*
1 2
2
*
+
+
+ R R
R
E
R R
R
Vl ;
2
1
*
R
R
E Vl


Donde:
Vh: Umbral Alto de V2.
Vl: Umbral Bajo de V2.
E : Voltaje de Saturacin de OP2.

Paso N 3:
Se grafica la onda resultante en la carga y descarga del capacitor (V2).















Fig 2.4.

Paso N 4:
Se determina el tiempo empleado en el recorrido P12 y P23.
Calculo Tp12.
E
R
R
dt
R
E
C
2
1
* 2 * / 1

; La distancia entre P2-P1= -R1*E/R2-R1*E/R2

RC
R
R
Tp *
2
1
* 2 12

,
_

P1
P2
P3
V2
V3
tiempo
E*R1/R2

-E*R1/R2

33

Calculo del tiempo Tp23.
La situacin es igual en pendiente y recorrido por lo que Tp23=Tp12=2*R1*R*C/R2.
El periodo queda como Tp23+Tp12= 4*R1/R2*R*C
La frecuencia de salida es:
R C R
R
fo
* * 1 * 4
2



q Ejercicio 2.2

Determine en el circuito de la figura 2.5 cual es la frecuencia de salida, calculando el tiempo
en nivel bajo y alto.


fig. 2.5
PASOS DEL ANLISIS:

Paso N 1:
Se determina el funcionamiento general del circuito.

a.-Con un voltaje positivo a la salida V0, se observa que el capacitor se carga a travs de la
resistencia R, cuando el voltaje Vcap supera el voltaje Vop(+) , se produce la conmutacin
del circuito pasando la salida Vo a nivel bajo.

b.-Durante el nivel bajo el capacitor se comienza a descargar a travs de R hacia Vo que
ahora vale E (E= Voltaje de saturacin), puesto que la red de carga y la descarga son la
misma con valores simtricos, los resultados en los tiempos de carga y descarga sern
iguales.







34
Paso N 2:
Calculo de los umbrales.
Para el nivel alto se cumple que Vo =E y para el bajo que Vo=-E por lo que:

E
R R
R
Vl
2 1
1
+

; E
R R
R
Vh
2 1
1
+

Donde:
Vl: Umbral a nivel bajo.
Vh: Umbral a nivel alto.


Paso N 3:
Se grafica la onda resultante en la carga y descarga del capacitor (Vcap).




















Fig 2.6

Paso N 4:
Se determina el tiempo Tp12 y Tp23.

Calculo Tp12:
Condiciones iniciales en P1: E
R R
R
Vl Vcap
2 1
1
) 0 (
+






P1
P2
P3
Vcap
V0
tiempo
E*R1/(R1+R2)
-E*R1/(R1+R2)
-E
E

35

Se determina la ecuacin bsica de la malla de carga:

fig 2.7

0
1
* Idt
C
I R E Derivando: 0 *
1
+
dt
dI
R I
C

CR
t
e K I
CR
D
I
CR
D

+
*
1
0 )
1
(


El valor de K se determina mediante la ecuacin de carga y la condicin inicial:

0
1
* Idt
C
I R E ; pero :
E
R R
R
Idt
C

+

2 1
1 1
; para t=0 (En el punto P1).

0
2 1
1
* *
+
+

E
R R
R
e K R E
CR
t
; Con t=0
R
R R
R
E K / )
2 1
1
1 ( *
+
+
Para simplificar la notacin se hara B=R1/(R1+R2).

Finalmente se determinara Tp12 en la ecuacin inicial.
[ ]
0 *
) 1 ( *
*
/ 12

+

BE e
R
B E
R E
RC tP
; De aqu se despeja Tp12.

,
_

B
B
Ln CR Tp
1
1
* 12
Calculo Tp23:
El calculo del tiempo de descarga es similar al anterior y el resultado es el mismo ya que los
voltajes son simtricos y la red de carga es la misma que la de descarga, El resultado del
periodo y la frecuencia queda como:

36

,
_

,
_

B
B
Ln R C
fo
B
B
Ln CR T
1
1
* * * 2
1
1
1
* * 2


2.4 EJERCICIOS DE EJEMPLO CON EL LM555 Y XR2240:

q Ejercicio 2.3:
Sea el circuito de la figura 2.8, definir si es astable o monestable y de acuerdo al caso
calcular la frecuencia de salida o la temporizacion.


Fig 2.8

PASOS DEL ANLISIS:

Paso N 1:
Se define si el circuito se comporta como astable o monoestable.
Debido a que el circuito no presenta conexin al pin 2, que permita el disparo automtico por
la descarga del capacitor (C), por esto debe ser disparado por una seal externa en el pin de
disparo (TR) comportndose como monoestable.

Paso N 2:
Se definen los umbrales del circuito.
Al funcionar como monoestable el voltaje inicial del capacitor es cero voltios en tanto que el
voltaje mximo que puede alcanzar corresponde al umbral alto que es 2/3Vcc, ya que no
hay ninguna conexin al pin de control.


CIRCUITOS INTEGRADOS TEMPORIZADORES:
Existen gran cantidad de integrados disponibles para la implementacin de temporizadores, los
integrados que se contemplaran dentro de este capitulo son el LM555 y el XR2240.


LM555:
El LM555 y su versin dual el LM556, son temporizados para la generacin de temporizaciones en
modo astable o monoestable.
Distribucin de Pines del LM555:
Pin Funcin
1 Tierra (GND)
2 Disparo: Terminal que inicia el ciclo de carga, bloqueando el transistor de descarga, su
estado activo es un nivel de voltaje por debajo de un del voltaje en el pin de control o
si no esta conectado a 1/3 del voltaje de alimentacin.
3 Salida del temporizado, esta a nivel alto durante el ciclo de carga y a nivel bajo durante la
descarga.
4 Reset: Un nivel bajo en este pin aclara al biestable del temporizador, colocando al
transistor de descarga en saturacin y la salida del integrado en nivel bajo.
5 Voltaje de Control: Este pin sirve para poder modificar la temporizacion del LM555,
mediante una tensin externa, cuando se conecta un voltaje a este pin los umbrales se
ubican en el voltaje de control y del voltaje de control.
Cuando no se conecta ninguna tensin de control debe colocarse un capacitor de
0.01Mf para prevenir el ruido, quedando los voltajes umbrales en 1/3 Vcc y 2/3Vcc
respectivamente.
6 Umbral: Este pin desarrolla la funcin de comparar el voltaje del capacitor de
temporizacion con el umbral alto de la ventana, Voltaje de Control o 2/3Vcc.
Cuando este voltaje es mayor que el umbral alto de la ventana se aclara el biestable
pasando el transistor de descarga al modo saturacin.

7 Transistor de descarga: Es el colector de un transistor que se satura cuando se aclara el
biestable del temporizado y se corta en caso contrario.
8 Vcc: Alimentacin del circuito integrado.














Diagrama Esquemtico del LM555:



XR2240:
Este consiste de un circuito temporizador similar al LM555 seguido de un contador de 8 Bits con
salidas de colector abierto para permitir la programacin mediante lgica cableada, Siendo ideal
para aquellos casos donde se requiera de temporizaciones muy largas, que hagan difcil el uso de
integrados de un solo ciclo:
























Control
Disparo
(11)
(10)
Reset
Oscilador
(13)
Ct
R
t
Vcc
(16)
Vcc
Contador
(14)
Base de
Tiempo
Salida Contador
(1,2,3,4,5,6,7,8)
(9)
GND
Regulador
(14) 5Vol
Control (12)
Funcionamiento del XR2240:
El circuito esta conformado por un oscilador cuya frecuencia es determinada por los valores de Rt y
Ct, generando un periodo de oscilacin igual a T=RtCt,.




Distribucin de Pines y funcin:
Pin Funcin

1-8 Salida de los contadores, corresponden a los colectores de los transistores de salida, sus
estados posibles son corte y saturacin.
9 Tierra
10 Reset: un nivel mayor que 1.4V en este pin ocasiona la inicializacion del contador, bloqueo de
la base de tiempo y coloca todos los transistores de salida de los contadores en corte.
11 Disparo: un valor por encima de 1.4V activa la base de tiempo, inicia la cuenta y habilita los
transistores de salida en funcin de las salidas del contador.
12 Control o compensacin: su funcion es parecida a la del pin de control del LM555
13 Pin de temporizacion: Colocando un capacitor entre este pin y tierra Ct y una resistencia entre
Vcc y este pin Rt se obtiene el periodo de la base de tiempo cuyo valor es T=Rt*Ct
14 Es el colector del transistor de salida de la base de tiempo, normalmente se conecta mediante
una resistencia de 20K a la salida del pin 15 que es un voltaje regulado a 5V.
15 Salida de voltaje regulada a 5V.
16 Alimentacin Vcc.


Programacin de la temporizacion: El tiempo programado tanto para el XR2240 viene dado por :
T T S S S S S S S S o Tprogramad + + + + + + + + * ) * 1 * 2 * 4 * 8 * 16 * 32 * 64 * 128 (
1 2 3 4 5 6 7 8

Donde S8-S1 Toman el valor de 1 0 dependiendo de si esta conectada la salida con AND
cableada de salida.


37
Paso N 3:
Se determina la grafica del comportamiento del circuito de la figura 2.8:

















Fig 2.9

Paso N 4:
Se determina el tiempo en nivel alto del temporizado Tp12.

Partiendo de la red de carga:

0
1
Idt
C
RaI Vcc
Derivando la expresin:

0 ) ( * +
C
I
dt
dI
Ra

La ecuacin de la corriente queda como:

R C
t
e K I
*
*

; Se calcula el valor de K con la condicin inicial en t=0:

Ra
Vcc
K
V K Ra Vcc

0 0 *


Una ves obtenida la expresin de la corriente se procede a calcular el tiempo en nivel alto,
utilizando el valor final de voltaje en el capacitor 2/3*Vcc:

P1
P2
P3

V0

2/3Vcc
0V
Vc
I
Vcc
+

Vcap
Vcap
Tiempo
38
0 * 3 / 2 * *
12


Vcc e
Ra
Vcc
Ra Vcc
RaC
Tp
; despejando t:
Ra C Ln Tp * * ) 3 ( 12 ; Tp12=1.1Ra*C

q Ejercicio 2.4:
Sea el circuito de la figura 2.4, Determinar el periodo de la onda de salida:

Fig 2.10
PASOS DEL ANLISIS:

Pasos N 1 y 2:
Se determina el tipo de temporizado y los umbrales:
La conexin entre el capacitor y el pin 2 determina el funcionamiento como astable, ya que
no hay ninguna tensin conectada al pin de control los umbrales quedan definidos por
1/3Vcc para el disparo y 2/3Vcc para el umbral de reset.
Paso N 3:
La grafica aproximada es:

















Fig. 2.11
P1
P2
P3
Vcap
V0
tiempo
2/3Vcc
1/3Vcc
0V
39
Paso N 4:
Calculo de los tiempos Tp12 y Tp23:

Calculo Tiempo Tp12:
La red de carga esta dada por:


fig. 2.12

0
1
* Idt
C
I Ra Vcc ; La solucin de esta ecuacin diferencial es:
RC
t
Ke I


Utilizando las condiciones iniciales dadas por P1 se obtiene el valor de K:
0 3 / 1 * Vcc K Ra Vcc ; Despejando a K:
Ra
Vcc
K
* 3
* 2

Con la ecuacin del sistema se calcula el tiempo para alcanzar el punto P2.

0 3 / 2 *
* 3
* 2
*
12


Vcc e
Ra
Vcc
Ra Vcc
RaC
tp
; Despejando se obtiene: Tp12=C*Ra*Ln(2)


Calculo Tiempo Tp23:
Estableciendo la red de descarga. Fig 2.12.

fig. 2.12

Aplicando Nodos:

0

+ +
Ra
Vcc Vcap
Rb
Vcap
dt
dVcap
C

40
0 )
1 1
( + +
Ra
Vcc
Ra Rb
Vcap
dt
dVcap
C

De esta ecuacin diferencial podemos diferenciar la solucin a la ecuacin homognea y la
solucin particular.

Solucin Homognea:
0 )
1 1
( + +
Ra Rb
Vcap
dt
dVcap
C

0
Re
+
C
I
dt
dI
; Donde 1/Re=(1/Rb+1/Ra)
Re * C
t
Ke I



Para la solucin particular se toma como hiptesis una solucin del tipo Vcap=K1+K2*t
Sustituyendo en la ecuacin diferencial:



Para que se cumpla la relacin en todo t, K2=0, K1 es:
Rb Ra
Rb
Vcc K
+
* 1

La solucin completa es la suma de la solucin homognea mas la particular:

,
_

+
+

Rb Ra
RaRb
C
t
Ke
Ra Rb
Rb
Vcc Vcap *

Evaluando la condicin inicial en t=0:
K
Ra Rb
Rb
Vcc Vcc +
+
* 3 / 2 ; Despejando a K: Vcc
Ra Rb
Rb
Vcc K
+
3 / 2
Igualando la expresin resultante a el valor del voltaje en P3:
Vcc e Vcc
Ra Rb
Rb
Vcc Vcc
Ra Rb
Rb
Rb Ra
RbRa
C
t
3 / 1 3 / 2
1
]
1

+
+
+

,
_

Vcc
Rb Ra
Rb Rb Ra
e Vcc
Ra Rb
Rb Ra Rb
Rb Ra
RaRb
C
t
1
]
1

+
+

1
]
1

+
+

,
_

) ( 3
3
*
) ( 3
3 2 2


1
]
1

,
_

Rb Ra
Rb Ra
e
Rb Ra
RaRb
C
t
2
2

0 )
*
( * ) * 2 1 ( 2 *
+
+ +
Ra
Vcc
Rb Ra
Rb Ra
t K K K C
41

,
_

,
_

+

Rb Ra
Rb Ra
Ln
Rb Ra
RaRb
C Tp
2
2
23

El periodo total es:
T=Tp12+Tp23; ) 2 ( * *
2
2
* * Ln Ra C
Rb Ra
Rb Ra
Ln
Rb Ra
RaRb
C T +

,
_

,
_

+


q Ejercicio 2.5:

Disear un temporizado en modo monoestable que dispare con un nivel bajo 0V, generando
un pulso de 6min.

PASOS DE ANLISIS:

Paso N 1:
Se define alternativa a utilizar en el diseo.
Puesto que la temporizacion es muy larga se procede a utilizar el XR2240, en el modo
monoestable, la salida de la AND cableada ser utilizada para el reinicio del monoestable.

Paso N 2:
Se determina el valor de RtCt.
Fijo la cuenta a programar a 255 Mxima Cuenta para poder reducir el valor de RtCt al
mnimo posible.
60 * 6 * 255 RtCt

41 . 1
255
360
RtCt seg
















Fig 2.13
1
2
3
4
5
6
7
8
Vcc
Rt
16
13
Ct
9

Vcc
RtCt
GND
Reinicio 10
15 14
20K
Base de
tiempo
Regul ador
10K
11
Disparo
Seal
Externa
Vcc
42
Utilizando un capacitor Ct=10Mf; se calcula la resistencia Rt=1.41/10
---5
=141k., para
habilitar la Base de tiempo del contador se coloca una resistencia de 20K entre los pines14 y
15.
Se programa la AND con todas las salidas conectadas a un resistor de pull-up de 10K.

Nota:
El disparo en el pin 11 ser producido por la aparicin de un nivel alto.


2.5 EJERCICIOS DE APLICACIN:
q Ejercicio 2.6:
Se desea controlar la temperatura de un horno elctrico por control de fase, el rango de
control de la temperatura ser de 100 a 400 C. Para medir la temperatura actual del
sistema se coloco una PT100 en el interior del horno. Disear el sistema de control completo
y efectuar una simulacin del funcionamiento del circuito usando Matlab.
Se presenta el diagrama del horno con sus caractersticas especficas:


















Fig 2.14

PASOS:

Paso N 1:
Se plantea el diagrama en bloque del sistema a disear sin profundizar en los elementos
electrnicos que se utilizaran.


Voltaje Nominal 110Vac
Potencia nominal 1000Watios
Resistencia trmica de la
carcasa del horno 0.5C/Watt
Rt=0.035*T+100

Calor especifico promedio del horno
4.8Joul/(kg*C), masa del horno 500kg
45

Determinando caractersticas del puente:

,
_

+
+

1 . 2
1 . 0
* 00037 . 0 1 . 2
* 00037 . 0 1 . 0
* 10 2 1
T
T
V V ; Vt=V1-V2

,
_

+
+

T
T T
Vt
* 000777 . 0 41 . 4
* 000037 . 0 21 . 0 * 00077 . 0 21 . 0
* 10 ;
Limites de fondo de escala y fin de la escala:
Limite Bajo (100 C)=0.164 Voltios
Limite alto(400 C)=0.627
Se determina la formula de la recta que relaciona la temperatura con el voltaje: y=mx+b
100 400
164 . 0 627 . 0

m =0.00154 V/ C
b=-100*0.00154+0.164
b=0.01
Vt=0.01+0.00154*T
Se determina la ganancia del amplificador diferencial utilizando la mxima escala (400 C).
) 01 . 0 400 * 00154 . 0 ( * 4 max + A V
A=6.389; Vtac=Vt*6.389
389 . 6 * 2 1 +
Rg
Rp

Rp/Rg=2.694; Rp=10K; Rg=10K/2.694= 3.711K

Paso N 3:
Determinar la ganancia del controlador :
Se elabora el diagrama en bloques del sistema para utilizar Matlab para escoger el
valor :


Fig. 2.22
Determinando F1:

Por propiedades trigonometricas tenemos que:

B
V
Vcc Control) ( 3 / 2

46
Despejando a B:
Vcc
V
B
Control
2
* * 3
) (

La ganancia de este bloque es 0.942 rad/voltio Por el divisor queda: 0.471
Adems se suman /2 al ngulo total, por el valor adicionado a la salida del controlador, el
bloque F1 es:







Fig. 2.23

Para establecer la relacin entre el ngulo de disparo y la potencia se analiza en funcin de
la grafica, calculando la potencia instantnea. Para determinar en funcin de esto la
potencia promedio.

La potencia quemada en una resistencia queda dada por:
I V P * ;
R
V
P
2

Evaluando la integral en un semiperiodo para determinar la potencia promedio.

dt t V
R
P
Average

0
2
) (
) (
1
; dt t V
R
P
B
Average

2
) (
) (
1

( ) du u Sen
R
P
B
Average
2
) (
) ( * 155
1

; [ ]du u
B

) 2 cos( 1
2 * 1 . 12 * 14 . 3
24200

( )

B
u sen
u
1
]
1

2
2
* 318 )
2
) 2 (
*`( 318
B sen
B +

Finalmente el diagrama en bloques del control de fase es el siguiente.










Fig 2.24
0.471 V(controlador)
+
+
Angulo de
Disparo
B

Sen 2

-1
P
318
0.5
/2
+
+
+

47
Para el sistema conformado por el horno se tiene que:
+
dt
dT
Ce m P * * (T-30 C)/
: Resistencia trmica.
Ce: Calor especifico ponderado del material de construccin mas el interior del horno.
M: masa del horno.
T: Temperatura en el interior del horno.
s
s T s sT s P
5 . 0
30
) (
5 . 0
1
) ( * 8 . 4 * 500 ) ( +
P(s)=2400*sT(s)+2T(s)-60/s;

) 2 2400 (
60
2 2400
) (
) (
+
+
+

s s s
s P
s T
Se desarrolla la simulacin del diagrama de bloques total en simulink:

fig. 2.25

En este diagrama se observa la curva con una ganancia en el controlador de 10, el resultado
del control de temperatura es estable. Cualquier incremento en la ganancia no produce una
mejora notable en el comportamiento del sistema, produciendo inestabilidad si se
48
incrementa demasiado, La ganancia del controlador se fija en 10, que es aceptable para el
control de temperatura.
Calculo de Rp1 y Rp2.
Rp1/Rp2=10-1; Rp1/Rp2=9
Dando valor a Rp2=1K; Rp1=9K con lo que se completa el diseo (ver fig 2.26 y 2.27).
El resultado de la simulacin se muestra en la figura 2.26.

Nota: En el diagrama efectuado en simulink, se han representado en forma de funciones de
transferencia a aquellos sistemas que llevan implcitas ecuaciones diferenciales, el resto de
los sistemas se coloca en el dominio temporal.
Esto se debe a que en simulink la entrada de las ecuaciones diferenciales de cada sistema
se efecta en transformada de Laplace.



Fig. 2.26







49
La parte de potencia el arreglo sugerido es:


Fig 2.28

Los elementos pasivos RS,CS,L son colocados para proteger al triac del dv/dt y di/dt y la
resistencia RT es utilizada para limitar la corriente por el opto-triac y la compuerta de Q2.

Finalmente la unin de todos los circuitos se presenta en la figura 2.29.
















Fig. 2.29












50
q Ejercicio 2.7

En el niquelado y plateado de objetos se emplean las cubas electrolticas, en las que el
material depositado en el objeto a cubrir responde a la siguiente relacin:

t
dt t I k m
0
) (
Donde:
k: Representa una constante que depende del peso equivalente del material.
m: Material depositado.
Disear un sistema electrnico que permita ajustar el peso depositado sobre el objeto,
independiente de la intensidad de corriente utilizada, Asuma que la corriente mxima a
travs de la cuba es igual a 10A.

PASOS DE ANLISIS:

Paso N 1:
Se determinan las funciones bsicas y se construye un diagrama en bloques del
sistema.
En funcin del enunciado del problema se debe integrar la seal de corriente para obtener la
masa acumulada, por otro lado cualquier integrador analgico empleado tendra que tener
una ganancia muy baja para poder integrar esta seal en un rango dinmico elevado, una
solucin a este problema seria emplear un integrador que se inicializa cada vez que
completa una cantidad fija generando un pulso de reloj para un contador que se comparara
con un valor de ajuste.



fig 2.29
Detector de
corriente

Generacin de pulsos para la
totalizacin.
Contador de pulsos y
comparador con el
nivel deseado.
Sistema de Conexin
desconexin de la
fuente de corriente.
51

Paso N 2:
Se desarrolla el diseo de cada etapa:
El primer bloque a disear ser el bloque detector y el de generacin de pulsos para la
totalizacin.

o En el circuito medidor de la corriente circulante:
Para efectuar la medicin de la corriente circulante se utilizara una resistencia en serie con
la carga, cuyo valor sea lo suficientemente bajo como para que su efecto de carga sea
despreciable. Se fija de forma arbitraria a 0.01 .
Al pasar la corriente por la resistencia para la medicin genera un voltaje mximo de
0.1Vol, por lo que la primera etapa es la amplificacin, se fija un valor razonable para el
voltaje de salida del amplificador, tomando en cuenta que el voltaje de salida no debe estar
prximo al voltaje de alimentacin del circuito. Puesto que el voltaje mximo alimentado es
15Vol se utiliza 5 V como valor del voltaje mximo de salida del amplificador.
Para lograr el voltaje mximo la ganancia del amplificador debe ser: (Ver Fig. 2.30)

) (
) (
Entrada V
Salida V
G ; 50
1 . 0
5

V
V
G ; En funcin de esto Calculando R8 y R9:
50 8 / 9 1 + R R G ; R8=1k; R9=49k

En el paso siguiente se establece la relacin entre el voltaje y la corriente de carga del
capacitor. El valor de la resistencia R5 puede ser calculado mediante la siguiente expresin:
Vi I R * 5 ;
(max)
(max)
5
I
Vi
R

Para generar una fuente de corriente a partir de I se utilizan dos transistores, el circuito
resultante para esta etapa es ( Ver Fig. 2.30):


Fig. 2.30
Ix: Corriente
hacia la carga
(Ver Pag.54)
50Vs1
52


52

El valor de I(max) de calcula suponiendo la corriente mxima en la cuba y de este punto se
parte a calcular todos los dems parmetros.
Asumiendo una corriente a travs de la cuba electroltica de 10 A y fijando una carga en la
cuba por pulso de reloj por cada 1 Culombio:
Vcc dt
C
I
T
3 / 1
0

; Vol Vcc 5

(Nota: El valor de 1/3Vcc viene de utilizar como elemento integrador un LM555 en modo
astable.)
Puesto que I es esencialmente constante la ecuacin se puede simplificar en la siguiente
expresin:
5 * 3 / 1 T
C
I
Fijando a C=100Mf
T
C
I
* 66 . 1


T=1columbio/10A ; T= 0.1 seg para que circule en la cuba una carga total de un Columbio.

1 . 0
10 * 66 . 1
4
I ; I=1.66mA.
Calculamos la resistencia R5 en funcin del resultado anterior:
mA
Vol
R
66 . 1
5
5 ; R5=3k
Diseo del integrador:
El integrador ser constituido por un capacitor en la red de temporizacion de un LM555 (Ver
fig. 2.31), que efectuara un ciclo de carga cada ves que la carga que ha circulado en la
cuba se incremente en 1Coulombio, el proceso de descarga (inicializacin) del capacitor se
producir cuando que se complete la carga del capacitor integrador hasta 2/3Vcc , el pulso
generado en este proceso ser el reloj de un contador totalizador.
El arreglo de transistores Q5/Q6 se emplea para incrementar la corriente de descarga para
generar un flanco mas alto.




Fig. 2.31
53

El circuito analgico de medicin de corriente y generacin de pulsos queda definido
finalmente como se muestra en la fig. 2.32:






Fig. 2.32
Para terminar el diseo se requiere del sistema digital que se encargu de contar los pulsos
y cortar el flujo de corriente cuando se haya depositado el material deseado sobre la pieza.
El diagrama en bloques sugerido es el siguiente (Ver fig 2.33).



Fig. 2.33
Generacin de un tren de pulsos con
periodo proporcional a la corriente de
salida del bloque fuente.
V0
Bloque fuente: Generacin de
una corriente proporcional a V0.
Detector : Amplificador
Vo=Vi*50
Voltaje en la
resistencia en
serie a la carga

54

2.6 EJERCICIOS PROPUESTOS:

q Ejercicio N P2.1:
Utilizando el LM555, construya un circuito cuya salida sea una onda triangular simtrica
respecto a cero, con frecuencia de un 1kHz.

q Ejercicio N P2.2:
Disee un circuito cuya salida sea una onda senoidal de amplitud fija y frecuencia variable
entre 500Hz y 1500Hz.

q Ejercicio N P2.3:
En el circuito de la fig. 2.34, determine si es monoestable o astable, calcule los valores de
temporizacion.



fig. 2.34
q Ejercicio N P2.4:
En el circuito de la fig. 2.35, determine el voltaje Vo.

Fig. 2.35



55



q Ejercicio N P2.5:
Disee un sistema que permita controlar a lazo abierto la potencia quemada en un
calentador, utilic el control de fase usando el XR2240. El ngulo de disparo ser ajustado
mediante una palabra digital de 8 bits de entrada.

q Ejercicio N P2.6:
Disee un circuito cuya temporizacion pueda ser programada en pasos de 0.1 seg, hasta un
mximo de 5 horas. (Utilice el XR2240)

q Ejercicio N P2.7:
Disee un circuito que ejecute la divisin de dos voltajes tales que V1,V2(3V,5V),
Utilizando el LM555.

q Ejercicio N P 2..8:
Disee un circuito cuya salida sea igual a 9V, utilizando un LM555, capacitores, resistores,
transistores, diodos utilizando una fuente de 5V.

q Ejercicio N P2.9:
Disee un circuito cuya salida sea igual al producto de dos seales V1,V2(2,6V), utilizando
el LM555.

q Ejercicio N P2.10:
Determine la frecuencia de salida del circuito de la fig. 2.36.


Fig 2.36

56




























56
CAPITULO III


CONVERTIDORES VOLTAJE/ FRECUENCIA Y FRECUENCIA/ VOLTAJE:
_________________________________________________________________________

3.1 INTRODUCCIN:
La conversin voltaje a frecuencia consiste en transformar un voltaje de entrada analgico
en una seal cuya frecuencia que sea funcin del voltaje de entrada, en el caso de los
convertidores voltaje frecuencia por balance de carga, la relacin esta dada por la ecuacin.

Vi K fo *
Donde:
Fo: Frecuencia de salida.
Vi: Voltaje de entrada.
K: Constante de proporcionalidad.

En el caso de la conversin de frecuencia a voltaje el proceso es similar pero la entrada es
una frecuencia y la salida un voltaje que es funcin de la frecuencia de entrada, en los
conversores voltaje frecuencia por balance de carga la ecuacin esta definida por:
fi K Vo

Donde:
Fi: Frecuencia de entrada.
Vo: Voltaje de salida.
K: Constante de proporcionalidad.

q APLICACIONES DE LOS CONVERTIDORES:
Modulacin/ Demodulacin de seales analgicas.
Conversin de velocidad a voltaje.
Transmisin de seales analgicas mediante opto acopladores.
Conversin Analgica digital.
Demodulacin/ modulacin de seales analgicas por desplazamiento de
frecuencia.


3.2. FUNCIONAMIENTO DE LOS CONVERTIDORES FRECUENCIA A VOLTAJE (F/V):
La conversin de frecuencia a voltaje por balance de carga se basa en el estado de
equilibrio alcanzado en el voltaje de un capacitor, el cual es cargado o descargado por
pulsos de corriente constante y duracin fija originados a partir de una seal externa
generando un pulso por cada periodo de la seal de entrada, mientras se produce el efecto
opuesto de forma constante por una resistencia u otro dispositivo.


57


Como ejemplo de este proceso sea el circuito de la fig. 3.1.


Fig 3.1
Suponga que Fi es un tren de impulsos con una frecuencia dada, el temporizador
monoestable al activarse conecta la fuente de corriente a la red R//C y en el estado
desactivado se desconecta. Por otro lado durante todo este tiempo el capacitor esta
descargndose a travs de la resistencia de 10K.
En funcin de lo explicado anteriormente podemos inferir que si se conecta el circuito
inicialmente la carga del capacitor es cero con lo que la descarga por la resistencia ser
pequea, esto hace que el voltaje comience a crecer en el capacitor, debido a la fuente de
corriente que se conecta de forma intermitente cada periodo de la seal de entrada, este
incremento de voltaje en el capacitor lleva a un aumento de la descarga por la resistencia,
que eventualmente iguala a la carga por la conexin de la fuente de corriente. En ese
momento la carga y descarga se encuentran en equilibrio y el sistema estabiliza el voltaje
del capacitor en una franja muy pequea.
Si evaluramos el total de carga al capacitor contra el total de descarga, en un perodo muy
largo durante las condiciones de estabilidad tendramos lo siguiente.

t R Vo n Ton Iref * / * ) * (
Donde:
R: Resistencia de Descarga.
Ton: Tiempo de conexin por cada pulso de entrada.
n: Numero de pulsos ocurridos.
t: Tiempo.
Vo: Voltaje en el capacitor.

El lado derecho de la igualdad se cumple ya que t es muy pequeo con respecto a la
constante de descarga del capacitor, el valor exacto en la descarga viene dado por:
58
RC t
e
R
Vo
I
/
*

,
_

; aproximando por la serie de Taylor queda:

,
_

RC
t
R
Vo
R
Vo
I * , pero
t/RC es aproximadamente 0 debido a que t<<RC. Por lo que finalmente la corriente de
descarga que es exponencial puede expresarse como: I=Vo/R
El termino del lado derecho es una aproximacin ya que la descarga realmente es la
exponencial: R e Vo I
RC t
/ ) * (
/
; que aproximando por serie de Taylor a los primeros
dos trminos es: ) / 1 ( * / RC t R Vo I ; puesto que a la frecuencia de funcionamiento
t<<RC, la expresin se aproxima a I=Vo/R.

Colocando a ( n) en funcin de la frecuencia tenemos que:

t f n *
Donde:
f: Frecuencia de los pulsos.

Sustituyendo:
t R Vo ton Iref t f * / * * * : f ton Iref R Vo * * *

Pero Iref, ton y R son constantes por lo que:

fo K Vo *
K= Constante de proporcionalidad.
De aqu se observa que el voltaje de salida es proporcional a la frecuencia que es lo que
caracteriza a los convertidores por balance de carga.

CONSIDERACIONES DE DISEO PARA CONVERTIDORES F/V.

q Perodo de conexin de la fuente de corriente por cada ciclo debe ser
menor que el periodo de la seal de entrada a la frecuencia mxima (En
caso de no cumplir esta regla se pueden perder pulsos de entrada
debido a que el temporizador este activado cuando se recibe el pulso
siguiente al que lo activo inicialmente, lo que afecta seriamente la
linealidad).
q Disparar el monoestable por flanco.
q Evitar la saturacin de la fuente de corriente.
q La reduccin del rizado del voltaje de salida por medio de una constante
de tiempo mas elevada, produce una respuesta mas lenta del
convertidor.

Acotar la variacin del voltaje de salida por medio de la seleccin del capacitor adecuado de
acuerdo a los requerimientos de precisin y velocidad de conversin, si es posible mediante
el aumento de la frecuencia mxima.



59
3.3 FUNCIONAMIENTO DE LOS CONVERTIDORES VOLTAJE A FRECUENCIA (V/F):

De forma similar a la conversin de frecuencia a voltaje por balance de carga, la conversin
voltaje a frecuencia se basa en el estado de equilibrio alcanzado en el voltaje de un
capacitor, el cual es cargado o descargado por pulsos de corriente constante y duracin fija,
mientras se produce el efecto opuesto de forma constante por una resistencia o algn otro
mecanismo, pero en este caso los pulsos se generan de la comparacin del voltaje en el
capacitor con el voltaje de entrada y la salida de esta comparacin activa al temporizado
para la conexin de la fuente de corriente durante un periodo fijo de tiempo (ton).
Como ejemplo analizaremos el circuito de la fig. 3.2:

Fig. 3.2
En este circuito cada vez que el voltaje del capacitor es menor que el voltaje Vi de entrada,
el comparador dispara al monoestable que controla la conexin de la fuente de corriente al
capacitor. Esta conexin produce el incremento del voltaje del capacitor que pasa a estar
por encima del voltaje de entrada Vi, una vez que el periodo en estado ON del
monoestable se ha cumplido se desconecta la fuente, por lo que el voltaje del capacitor
comienza a descender por la descarga a travs de la resistencia R, esto se mantiene hasta
que el nivel de voltaje en el capacitor nuevamente esta por debajo de Vi, momento en el que
se inicia el ciclo de carga nuevamente.

De acuerdo a lo anterior el voltaje en el capacitor, en la condicin de equilibrio estar muy
prximo al voltaje de entrada Vi por lo que se puede aproximar por:
Vi Vc
Donde:
Vi= Voltaje de entrada
Vc: Voltaje en el capacitor.
Puesto que se mantiene en estado de equilibrio la carga total suministrada al capacitor en
un tiempo determinado es aproximadamente igual a la carga perdida a travs de la
resistencia.
La ecuacin que define este proceso esta dada por:
t R Vc Iref ton t fo * / * * * : Pero Vc=Vi
60

Sustituyendo:
t R Vi Iref ton t fo * / * * * : Eliminando a t.
R Vi Iref ton fo / * * ; ) * * /( Iref ton R Vi fo
Haciendo a : K=1/(R*ton*Iref)
Queda: Vi K fo *
Que es la funcin que define a los convertidores voltaje a frecuencia.

3.3.1 CONSIDERACIONES DE DISEO DE CONVERTIDORES V/F.

q El monoestable a utilizar debe ser disparado por nivel.
q Evitar la saturacin de la fuente de corriente por incremento excesivo
del voltaje del capacitor.
q Acotar la derivada del voltaje de entrada para evitar periodos sin
conversin, ya que el monoestable al ser disparado por nivel mantiene
el mismo nivel cuando no logra alcanzar el voltaje Vi, por lo que la
frecuencia es cero mientras alcanza a Vi.
q El tiempo de conexin de la fuente por cada ciclo de temporizacin
debe ser menor que el periodo mnimo esperado por la onda de salida.

3.4 EL LM331/ LM131/LM231
Entre los integrados de uso especifico que se pueden encontrar en el mercado para efectuar
la conversin se encuentra el LM331, que integra casi todos los componentes necesarios
para efectuar la conversin de voltaje a frecuencia frecuencia voltaje.
En la figura siguiente se presenta el diagrama en bloques del integrado.


Fig 3.3
61
Bloque generador de la Corriente de carga:
El circuito esta conformado por un amplificador operacional que genera una fuente de
corriente a partir de una referencia de voltaje muy precisa, compensada con respecto a la
temperatura (Band-Gap Reference Circuit).
Esta la magnitud de fuente de corriente de referencia es ( )
Rs
V 9 . 1
donde Rs. es una
resistencia que se conecta entre el pin (2) y tierra, Para evitar una degradacin de la
precisin del convertidor esta resistencia debe producir una corriente de referencia en el
intervalo de 10 a 500 A .
Esta corriente luego es utilizada como referencia en un espejo de corriente de precisin que
provee la corriente de salida intermitente por el pin (1), la conexin/ desconexin de esta
fuente de corriente es controlada por la salida del bloque temporizador.

Bloque temporizador:
Esta conformado por un comparador que compara los niveles de voltaje de entrada para
producir la activacin del temporizador cuando el voltaje en el pin (6) es menor que el
voltaje en el pin (7).
El periodo de la temporizacin se ajusta mediante una red conformada por una resistencia
Rt conectada entre Vcc y el pin (5) y un condensador Ct entre el pin (5) y tierra. El valor de
la temporizacin se obtiene mediante la expresin.
Ct Rt T * * 1 . 1 ;
Nota: La mxima frecuencia que se puede trabajar con resultados confiables es 100kHz.
Bloque de Salida:

El bloque de salida contiene un transistor con un circuito de proteccin para evitar sobre
corrientes, su salida esta en colector abierto por el pin (3) .

Voltajes de alimentacin.
Los voltajes de alimentacin son GND, pin ( 4) y Vcc pin(8), siendo el valor mximo de Vcc
igual a :40V y el mnimo a 4V.

3.5 EJERCICIOS DE EJEMPLO:

q Ejercicio 3.1:
En el siguiente ejercicio determine la salida fo en funcin de la entrada Vi.

Fig. 3.4
62

Solucin:

Paso N 1:
Se analiza el tipo de equilibrio alcanzado en el circuito.

De acuerdo al circuito la condicin de equilibrio se alcanza cuando la carga perdida por
efecto de la corriente a travs de la resistencia RL es igual a la carga adicionada al
capacitor por la fuente de corriente en cada ciclo de seal de salida, quedando la expresin.
Q
fo RL
Vi

*


Donde :
Vi: Voltaje de entrada al convertidor.
Q: Carga adicionada por ciclo de entrada.
fo: Frecuencia de salida.

Paso N 2:
Se determina el valor de Q.
El valor de Q depende tanto de la corriente de salida del convertidor como de la
temporizacin del monoestable quedando:

Io Ton Q *
Donde:
Ton: Temporizacin por el monoestable.
Io: Corriente de salida para la carga del capacitor.

Paso N 3:

Se igualan las expresiones; Pero Ct Rt Ton * 1 . 1 y
Rs
Io
92 . 1

Despejando y simplificando:

fo RL
Rs
Ct Rt Vi * *
90 . 1
* * 1 . 1
fo
Rs
RL
Ct Rt Vi * * * * 09 . 2

,
_

; Donde se observa la relacin lineal entre el voltaje

entrada y la frecuencia de salida.

,
_

Rs
RL Ct Rt
Vi
fo *
* * * 09 . 2


q Ejercicio N 3.2:
Hallar la relacin entre la tensin de entrada Vi ( ) V 10 , 0 y la frecuencia de salida del
circuito de la fig. 3.5.
63
Solucin:

Paso N 1:
Se analiza el tipo de equilibrio alcanzado en el circuito (Ver fig. 3.5).


Fig. 3.5

El pin 7 se encuentra conectado a la tensin de salida del amplificador del integrador
inversor, en tanto el pin 6 esta conectado a una tensin fija de 13.0 V.
La entrada del integrador recibe dos contribuciones de corriente provenientes del voltaje
que se va a trasformar y de la salida de corriente del LM331, la primera hace que el voltaje
de salida del integrador crezca, pero cuando ha superado los 13.0V, dispara al
temporizador, conectando la fuente de corriente a la salida del pin 1, conectada a la entrada
del integrador con lo que el voltaje de salida vuelve a bajar.
En funcin de esto el equilibrio se logra cuando la carga cedida en un ciclo es igual a la
carga adicionada, quedando entonces el voltaje del pin 7 oscilando en un rango muy
pequeo alrededor de 13V.

Paso N 2:
Se determina el Qi, por la entrada Vi entrada y Qo por la corriente Io.

Corriente de entrada al operacional por el voltaje de entrada es:
k
Vi
Ii
100
;
Donde:
Ii: Corriente de entrada al operacional por la contribucin de Vi.
Esta condicin es permanente dentro del circuito por lo que en un ciclo, la carga cedida es:
T
k
Vi
Qi *
100
;
fo k
Vi
Qi
* 100

Donde
Qi representa la contribucin por la entrada Vi.
64

La corriente de salida del LM331 produce una carga negativa por ciclo, en la salida del
integrador de:
Ton Io Qo * ; Con Ct Rt Ton * * 1 . 1
Sustituyendo:
Io Ct Rt Qo * * * 1 . 1

Paso N 3
Condicin para que la carga total adicionada por cada periodo sea cero.
0 * * 1 . 1
* 100
+ Io Ct Rt
fo k
Vi


Sustituyendo a Io por su valor:
0
9 . 1
* * 1 . 1
* 100

,
_

+
Rs
Ct Rt
fo k
Vi

,
_

Ct Rt k
Rs Vi
fo
* * 9 . 1 * 1 . 1 * 100
*

,
_

Ct Rt k
Rs Vi
fo
* * 209
*

El signo negativo anula el negativo de la tensin de entrada.


q Ejercicio 3.2:
Se dispone de un disco con 300 Orificios para medir la velocidad de un eje cuya velocidad
mxima es 1600RPM, construya la electrnica necesaria para transformar la velocidad del
eje del motor en un voltaje que sea proporcional, con un voltaje mximo de 5V.

Paso N 1:
Se determina la frecuencia mxima en Hz de entrada.

rev
pulsos
seg
rev
f 300 *
60
min 1
*
min
1600 max
kHz f 8 max










65
Paso N 3:
Se determina el diagrama en bloques del sistema.


Fig. 3.6

Paso N 4:
Se determinan cada uno de los bloques:
o Bloque Conversor de velocidad angular del eje a tren de pulsos de frecuencia
proporcional:
Este bloque consistir bsicamente en el disco perforado adems de un diodo foto emisor y
un fototransistor, colocados de acuerdo al diagrama de la figura 3.6.



Fig. 3.6

o Bloque de conversin de frecuencia a voltaje.

Filtro Pasa Altas:
En este caso se utiliza un filtro paso alto para reducir el ancho de los pulsos del detector
de orificios, que posteriormente servir de seal de disparo al temporizador del
convertidor frecuencia Voltaje (Ver fig.3.7).
66

Fig 3.7

Los valores del capacitor y el resistor del filtro no son nicos ya que hay un numero
infinito de ellos, la nica condicin necesaria es que se halla alcanzado el tiempo de
establecimiento antes de que finalic el periodo de conexin de la fuente de corriente
para evitar el redisparo.

Fuente de Corriente de salida y temporizacin :
La corriente de salida por el pin (1) se fijara por medio de una resistencia de 10k.
Rs
Io
9 . 1
; A Io 192
Para el calculo de Ton, se debe tener presente que Ton debe ser menor que el
perodo mnimo de la seal de entrada para evitar redisparo del monoestable.
Por esto fijaremos de forma arbitraria el ton a la 3/4 del periodo mnimo.

Haciendo a Ct=0.01Mf:
min * 4 / 3 10 * 01 . 0 * * 1 . 1
6
T Rt

; Donde
(max)
1
min
fin
T =0.000125seg
f
seg
Rt
6
10 * 01 . 0 * 1 . 1
00009375 . 0

; Rt= 8.52k

Determino a Rl y Cl.
Iref ton fin
Vo
Rl
* *
;
192 * 0000937 . 0 * 8000
1000000 * 5V
Rl ; Rl= 34.74 k

Para determinar a Cl se utilizar la mximo rizado aceptado en el sistema el cual
fijaremos arbitrariamente en 20mV (Nota en un problema real este valor viene dado en
funcin de la caractersti cas requeridas) .


Tenemos que la variacin durante la conexin es:
dt
Rl
Vo
Io
Cl
V

,
_

1
; Como el voltaje de salida en un ciclo permanece
esencialmente constante (La constante de tiempo del filtro es mucho mayor que el
tiempo ton) se puede aproximar a :

67
Ton
Rl
Vo
Io
Cl
V *
1

,
_

;
La variacin ser mxima cuando Vo=0, por lo que se utiliza este voltaje como la
condicin mas exigente.
V
Ton Io
Cl

*
; Cl=0.89Mf : Se aproxima a 1Mf.
Nota:
Con el mtodo anterior se asegura que el rizado permanecer menor que el
especificado para cualquier de Vo, pero en la medida que ese rizado sea menor,
tambin lo ser la velocidad de respuesta del convertidor por lo que queda un
compromiso entre el rizado y la velocidad de respuesta.

El circuito convertidor de frecuencia completo se muestra en la figura 3.8:

Fig.3.8

3.6 EJERCICIOS PROPUESTOS:

q Ejercicio N P3.1:
Disee un convertidor voltaje- frecuencia con amplificadores operacionales y componentes
discretos, que tenga la relacin fo=200*Vin, entre el voltaje de entrada (Vi) y la frecuencia
de salida (fo).


q Ejercicio N P3.2:
Se recibe una seal alterna con una frecuencia que varia entre 4 y 5kHz, si la frecuencia
crece de forma proporcional a la medicin del voltaje en un punto aislado elctricamente,
disee un circuito para efectuar la demodulacin de esta seal basado en el LM331.


68
q Ejercicio N P3.3:
Disee un sistema para medir corrientes DC, hasta 20A, mediante una resistencia en serie,
sin tener conexin elctrica entre la tierra de la electrnica principal y los bornes de la
resistencia.


q Ejercicio N P3.4:
Se dispone de un sistema para realizar la medida del flujo masico en una cinta
transportadora de acuerdo con el diagrama de la figura 3.9, La relacin entre la fuerza
aplicada a la celda de carga y el voltaje generado por la misma es 0.02mV/Newton,
asumiendo una gravedad igual a 10m/s
2
determine un circuito analgico que genere una
salida de 4 a 20mA cuando el flujo masico va de 0t/h a la cantidad mxima de toneladas
hora que puede dar en funcin de la velocidad de la cinta, si el peso mximo que puede
tener sobre toda la cinta es de 30 toneladas y la longitud de la cinta es de 100mts.


fig. 3.9
Donde:
Rd: Dimetro del rodillo donde se encuentra el tacmetro =0.3m
dr: Distancia entre rodillo y rodillo.
L1: Distancia del eje del rodillo a el punto donde pivotea la barra que soporta al rodillo =0.3m
L2: Distancia del punto donde pivotea la barra hasta el punto donde se sujeta celda de carga
=0.4m.
RPM mxima en el rodillo donde se encuentra el tacometro =1rev/seg.
Notas:
El desplazamiento de la barra que soporta al rodillo de pesaje con respecto a la
horizontal es despreciable, Asumir el peso de la cinta y rodillos despreciable.
Para determinar el 100% de la escala (20mA) utilic la carga mxima en la cinta y
su velocidad mxima.










69
q Ejercicio N P3.5:
Determine la funcin de transferencia del circuito de la figura 3.10.

Fig 3.10.


q Ejercicio N P3.6:
Disee un circuito para ejecutar la divisin de dos tensiones mayores que cero mediante el
uso de un 555 y un LM331.

q Ejercicio N P 3.7:
Disee un convertidor frecuencia-voltaje con operacionales y componentes discretos, que
cumpla la siguiente relacin Vo=0.005*fin, donde fin= frecuencia de entrada y Vo= voltaje
de salida, (Nota: el voltaje de salida mximo es 6V).







70

CAPITULO IV


FILTROS ACTIVOS :
_________________________________________________________________________

4.1 INTRODUCCIN:
Una de las operaciones mas frecuentes dentro de los circuitos electrnicos es la operacin de
filtrado, estos circuitos se clasifican bsicamente en funcin de la banda de frecuencia de banda
pasante y las caractersticas de la curva de ganancia y fase, como primera clasificacin se
establece una clasificacin con tres tipos principales en funcin de la banda pasante:

q Pasa bajas.
q Pasa Altas.
q Pasa Banda.

q Filtro pasa bajas:
Este tipo de filtros elimina las armnicas de orden alto y deja pasar las de orden bajo hacia su salida,
ejemplos de este tipo de filtro son los filtros colocados luego del rectificador en las fuentes de voltaje,
filtros para obtener el valor promedio de una seal, filtros para eliminar ruido de alta frecuencia etc.

El diagrama de un filtro ideal de la respuesta de este tipo de filtro es el siguiente:


Fig 4.1
q Filtro pasa Altas:
Con este filtro se eliminan las componentes de baja frecuencia pasando a la salida solamente las
componentes de alta frecuencia, ejemplos de este tipo de filtros son los capacitores de desacoplo de
nivel DC utilizados en circuitos amplificadores de transistores, los utilizados para detectar flancos
en cambios en los niveles de entrada, etc.




71

De acuerdo a esto la grafica de un filtro ideal de este tipo es:


Fig 4.2

q Pasa Banda:
Bsicamente se utilizan para filtrar una banda determinada de frecuencias y eliminar la banda que
esta por encima o por debajo de las frecuencias deseadas. Presentado un comportamiento para un
filtro ideal de acuerdo al mostrado en la figura 4.3:



Fig. 4.3

4.2 CARACTERSTICAS DE LOS FILTROS REALES:
El comportamiento de los filtros reales se diferencia bastante del presentado por los filtros ideales
presentando una ganancia decreciente pero distinta de cero en las bandas de rechazo y una
ganancia y fase que no permanecen constantes en toda la banda pasante, por lo que dentro de la
banda pasante se presentaran distintas ganancias, para lograr aproximarse mas al comportamiento
ideal, normalmente se incrementa el orden del filtro (Numero de polos en el denominador ) dando
esto una pendiente mayor en la reduccin de la ganancia en la banda de rechazo y mas
uniformidad en la banda de paso.
72
Normalmente la frecuencia de corte del filtro se establece en el punto en que la ganancia es igual a
3dB con respecto a la ganancia mxima de la banda pasante, que es el punto donde la cada de la
ganancia comienza a ser mas pronunciada en un filtro real .

4.3 OPERACIONES BSICAS UTILIZADAS EN EL DISEO DE FILTROS

q Escalado de frecuencia:
Es un procedimiento auxiliar para el diseo de filtros, que traslada las curvas de frecuencia y fase de
cualquier filtro lineal a nuevas frecuencias, esto permite iniciar todos los diseos a una frecuencia
base de 1rad/seg y luego de diseado, escalar a la frecuencia real de operacin.
La transformacin para el escalamiento es la siguiente:

,
_

s
T s T
o
) (
Esto lleva a que para escalar las bobinas y condensadores deben se modificadas de la siguiente
forma:

e
C
C ;

e
L
L

Donde: C, L son los valores de inductancia y capacitanca reales y Ce y Le los obtenidos con el
diseo escalado a 1rad/seg.

q Escalado de Impedancia:
Permite aumentar o disminuir las corrientes sin afectar las curvas de fase y ganancia, las
ecuaciones utilizadas son:

Ro R ;

Co
C ; Lo L
Donde puede ser mayor o menor que 1.
Co: Capacitor original.
Lo: Inductancia original.
Ro: Resistencia original.

q Circuitos bsicos para la construccin de filtros activos paso bajo.
Para la construccin de los filtros activos se utilizaran dos configuraciones principales para
obtener las funciones de primer orden y segundo orden.
Filtro activo de primer orden paso bajo:

Fig.4.4
73

Haciendo a R=1 y C=1 queda la funcin de transferencia:
( ) 1
1
) ( 1
+

s
s G

Filtro Activo de segundo orden paso bajo:

Fig 4.5
La funcin de transferencia obtenida con R=1 y C=1 es:
1 * ) 3 (
) ( 2
2
+ +

s B s
B
s G ; donde
1
2
1
R
R
B +

q Caractersticas de los filtros Butterworth y Chebychev .
Cada una de esta configuraciones trata de mejorar alguna de las caractersticas del filtro para
aproximar esta caracterstica mas a la de un filtro ideal. A continuacin se exponen las
caractersticas de cada tipo de filtro en la tabla 4.1.

Butterworth Chebychev
Respuesta muy plana en la banda pasante (
Poca distorsin de la amplitud de la banda
pasante)
La respuesta presenta un rizado en la ganancia
de la banda pasante por lo que existe distorsin
de la amplitud relativa entre las frecuencias en la
banda pasante.



Pendiente de cada relativamente baja para la
banda de rechazo presentando una funcin
de transferencia que cumple la relacin:
n n
s
s T s T
2
* ) 1 ( 1
1
) ( * ) (
+


Pendiente de cada muy empinada elimina
eficazmente la banda de rechazo, la funcin del
filtro queda definida por:
) ( 1
1
) (
2 2
2
w Cn
jw T
+

Donde el polinomio Cn(w) viene definido por:
)) ( ( ( ) (
1
w Cos n Cos w Cn

;

,
_

1 10
10
rdb
; rdb= Rizado en db en la
banda pasante.
74

Butterworth Chebychev
Condiciones bsicas del diseo:
n
w
w T
* 2
1
1
) (
+
; Donde
n: Orden del filtro

Condiciones bsicas del diseo:
) ( cosh
/ 1
1
1
5 . 0
2
1
ws
Ar
Cosh
n

,
_

,
_

; n= Orden del filtro

Ar= Ganancia en la frecuencia Ws, donde Ws
Banda de rechazo.


Races:
n m
m
e S
/ 180 *
; m(0,1,...2*n-1) para n impar.

n m
m
e S
/ ) 180 * * 90 ( +
; m(0,1,...2*n-1) para n
par.

Races:
S
k
=
k
+j*w
k
=

,
_

1
]
1

,
_

1
]
1

,
_

2
*
1 2
cosh *
1 1
cosh
)
2
*
1 * 2
( *
1 1
1
1

n
k
senh
n
j
n
k
sen senh
n
senh

Con k(1,2,n)



Tabla 4.1
(Nota: Para formar la funcin de transferencia se utilizan solo las races con parte real
negativa.)

Los polinomios usados para estos filtros se encuentran tabulados por lo que no es necesario
determinarlos para efectuar el diseo. Las tablas 4.2 y 4.3 presentan los polinomios solucin para
diseo de filtros Butterworth y Chebychev de acuerdo al orden.

Tabla para diseo con filtro Butterworth hasta el sexto orden:

Orden del filtro Polinomio en el denominador
1
( ) 1 + s
2
( ) 1 4142 . 1
2
+ + s s
3
( ) ) 1 ( 1
2
+ + + s s s
4
( )( ) 1 8478 . 1 1 7654 . 0
2 2
+ + + + s s s s
5
( )( )( ) 1 6180 . 1 1 6180 . 0 1
2 2
+ + + + + s s s s s
6
( )( )( ) 1 9318 . 1 1 4142 . 1 1 5176 . 0
2 2 2
+ + + + + + s s s s s s
Tabla 4.2



75

Tabla para diseo con filtro Chebychev hasta el orden 4, rizado 0.5db y db:
Rizado db Orden Polinomio
0.5 1
( ) 863 . 2 + s
0.5 2
( ) 1 4142 . 1
2
+ + s s
0.5 3
( ) 626 . 0 + s ( ) 142453 . 1 626 . 0
2
+ + s s
0.5 4
( ) 062881 . 1 35 . 0
2
+ + s s ( ) 062881 . 1 35 . 0
2
+ + s s
3 1
( ) 002 . 1 + s
3 2
( ) 83950649 . 0 2986 . 0
2
+ + s s
3 3
( ) 299 . 0 + s ( ) 839506 . 0 2986 . 0
2
+ + s s
3 4
( ) 902141 . 0 17 . 0
2
+ + s s ( ) 1961 . 0 412 . 0
2
+ + s s

Tabla 4.3
Nota: En el caso del filtro Chebychev, adems del orden del filtro es importante el valor del rizado
aceptado, ya que dependiendo del rizado deseado cambia el polinomio solucin.

4.4 EJERCICIOS DE EJEMPLO:
q Ejercicio 4.1
Disear un filtro pasa bajos Butterworth con una banda de paso a 1db de 5kHz y una atenuacin de
20db o mas para f>12kHz.

Paso N 1:
Se establece la relacin entre la frecuencia de paso y la de rechazo.
4 . 2
5
12
R
Para la atenuacin de 1db la ganancia es :
20Lg(A)=-1
20 / 1
10

A
A=0.89
Para 20db la ganancia es A1=0.1

Paso N 2:
Establece el valor de n y las frecuencias escaladas:

Se calcula el valor de frecuencia normalizada para 1db.
utilizando la ecuacin del filtro Butterworth tenemos que:

89 . 0
1
1
* 2

,
_

+
n
W

n
W
2
1
792 . 0
1


76


76
n
W
2
2626 . 0
utilizando la ecuacin del filtro Butterworth tenemos que:

,
_

s
T s T
o
) (

,
_

n
W
W T
* 2
1
1
) (

La frecuencia de atenuacin de 1 db se ubica en una frecuencia normalizada de
seg rad / 846 . 0 2626 . 0
8
.
Dividiendo la expresin de la funcin de transferencia evaluada en la frecuencia W y 2.4W t
se obtiene:
n
n
W
W
2
2
) * 4 . 2 ( 1
1
89 . 0
1 . 0
+
+

n n
n
W
W
2 2
2
* 4 . 2 1
1
+
+
=0.01262

) 2626 . 0 * 4 . 2 1 ( * 01262 . 0 2626 . 0 1
2 n
+ + ;
377 4 . 2
2

n

38 . 3 n ; Se aproxima a 4.
La banda de rechazo presentara una mayor atenuacin que la exigida.


Paso N 4:
Se establece el diseo del circuito electrnico:

En funcin de lo anterior se utiliza el polinomio de orden cuatro de Butterworth, por lo que
utilizan dos unidades en serie con la configuracin bsica de filtro paso bajo de segundo
orden que se muestra en la fig. 4.5.
Se determina B para el primer operacional:
; 7654 . 0 ) 3 ( B De la tabla 4.1, para orden 4, primer miembro.
De donde B=2.2346
Haciendo a R1+R2=10K

2346 . 2
1
2
1 +
R
R

R1=4.47k; R2=5.53k

Diagrama general del filtro se muestra en la figura 4.6:

77

Fig. 4.6

Para el Segundo polinomio:
8478 . 1 ) 3 ( C
C=1.1522
Haciendo a la suma de R3+R4=10k para utilizar un solo potenciometro, se busca el valor de
R3, R4 por la ganancia C:
1522 . 1
3
4
1 +
R
R

R4=1.33k; R3=8.67k.

Paso N 5:
Escalo frecuencia para obtener el filtro requerido:
Frecuencia original para 1db, 5kHz=31400rad/seg
Frecuencia del sistema escalado 0.846rad/seg
Factor de escala :

846 . 0
31400

37115

El valor de los condensadores: 000026942 . 0 37115 / 1 C f
C= 26.9Mf; Este valor origina impedancias muy bajas por lo que se efectuara un escalado de
impedancia fijando el valor del capacitor a0.01Mf.

Cf
Co
; 2690 ; Rt=1*2690 Ohm

Rf=2.690.k

Finalmente el diseo queda de la siguiente forma (Fig 4.7):
78

Fig. 4.7

q Ejercicio 4.2
Disear un filtro Chebyshev con un rizado de menos de 1 Db en la banda pasante, con
frecuencia de corte igual a 3kHz ( 3db), el filtro debe dar un rechazo mnimo de 60db a
15kHz.

Paso N 1:
Se determina el valor de para limitar el rizado mximo.
Ws=15kHz/3kHz=5
1 10
10 /

Rb

9976 . 0
Donde:
Rb: Rizado en la banda pasante

Paso N 2:
Se determina el orden requerido:
20
60
10

Ar
Ar=0.001
Calculando a n:

) ( cosh
/ 1
1
1
5 . 0
2
1
ws
Ar
Cosh
n

,
_

,
_

n=3.316 se aproxima a 4.


Paso N 3:
Se determina el polinomio.
En este punto se utiliza alguna de l as tablas disponibles que relacionan a el valor de rizado y
de no encontrarse ninguna adecuada se utiliza la siguiente serie para determinar las races.
79
)
2
) 1 2 (
cos( * )
1 1
cosh( )
2
) 1 2 (
( * )
1 1
(
1 1
n
k
senh
n
j
n
k
sen senh
n
senh Sk

,
_

,
_

Donde n(1,2,..n)
Las races son :

X1=-0.0851+0.9464j; X2=-0.2056+0.392j; X3=-0.2056-0.392j; X4=-0.0851-0.9464j;
El polinomio se determina mediante la siguiente ecuacin asociando las races conjugadas.

P(s)=[(s-X1)(s-X4)][(s-X2)(s-X3)].
) 1961 . 0 412 . 0 )( 90214 . 0 17 . 0 ( ) (
2 2
+ + + + s s s s s P

Paso 4:
Se determina el circuito:
La funcin resultante expresada como el producto de dos funciones de transferencia es:
1961 . 0 412 . 0
2
*
9021 . 0 17 . 0
1
) (
2 2
+ + + +

s s
K
s s
K
s T

Sea:
1961 . 0 412 . 0
2
) ( 1
2
+ +

s s
K
s G ;
9021 . 0 17 . 0
1
) ( 2
2
+ +

s s
K
s G


Se obtiene el circuito G1:

Sea:
1
1961 . 0
412 . 0
) 1961 . 0 (
1961 . 0
1
) ( 1
2
+ +

s s
K
s G
Ws=w/ 1961 . 0

1 8669 . 0
1961 . 0 / 1
) ( 1
2
+ +

w w
K
w G


Se determina el circuito a utilizar para la primera funcin:
3-A=0.9303; A=2.069; R2=5.19k; R1=4.81k
Llevando a la frecuencia deseada se escala en frecuencia al circuito obtenido:
1961 . 0 / 1 1 W =2.25; Frecuencia de corte filtro base.
18840 28 . 6 * 1000 * 3 2 W ; 25 . 2 / 18840 =8373

Se obtiene el valor de capacitor requerido:
C=1/8373=119.4Mf
Llevando a valores mas convenientes de capacitancia C=0.01Mf,
R=1*119.4Mf/0.01Mf=11.9k
80



Fig.4.8

Se obtiene el circuito G2:
Se:
1
9021 . 0
17 . 0
) 9021 . 0 (
9021 . 0
2
) ( 1
2
+ +

s s
K
s G
Ws=w/ 9021 . 0 ; Frecuencia de corte actual = 1.105rad/seg

G2(ws)=
1 188 . 0
9021 . 0 / 2
2
+ + w w
K
;

Calculo de C:
W1=1/( 9021 . 0 )=1.053
= (3000*6.283)/1.053=17891
C=55.89Mf
Escalando impedancia posteriormente queda fijo C a un valor comercial:
C=0.01Mf.
R=1*55.89/0.01=5.589k
R=5.5891k
Para la obtencin del valor de A, se despeja A de la ecuacin.

(3-A)=0.188
A=2.812

Se calculan R3 y R4,
Se asume que R3+R4, es un potencimetro de 10k.
1+R4/R3=2.812;
R3=10k/2.812=3.56k; R4=6.44k

81
El diseo del Segundo grupo es:

Fig. 4.9
El diseo se completa conectando en cascada los bloques correspondiente a los
circuitos de las figuras 4.9 y 4.8.



q Ejercicio N 4.3:
Disee un filtro para obtener el valor promedio de la seal de la figura 4.10, de forma tal que
el rizado sea inferior a 10mV y un tiempo de establecimiento de 0.1seg.


Fig. 4.10

82
Paso N 1:
Se escoge la familia de filtros a utilizar y se definen luego la frecuencia de corte y el orden
del filtro.

Para este diseo utilizaremos un filtro tipo Butterworth, por lo que las ecuaciones de las
races del polinomio sern:

,
_

+
,
_

n
k
sen Wo j
n
k
Wo S
k

* * cos * ; Para n impar.
( ) ( )

,
_

+
+
,
_

n
k
sen Wo j
n
k
Wo S
k
2
2 1
* *
2
2 1
cos *

; Para n par.

Donde:
n: Orden del filtro.
Wo: Frecuencia de corte 1rad/seg para el filtro prototipo.
K: Constante que toma los valores 1,2,...(2*n-1)
Nota: Solo se utilizaran las races con parte real negativa como parte del filtro a construir.

Primera aprox.
Se utilizara inicialmente un filtro de orden 3, para el diseo en caso de no poder
cumplir con ambas condiciones se proceder a utilizar un filtro de orden 4.

Para la frecuencia de corte del filtro utilizaremos una frecuencia de 20Hz (Aprox. 1.7
Dcadas de la frecuencia fundamental del rizado (No se consideran las armnicas
superiores ya que su frecuencia es mucho mas alta por lo que la atenuacin
ser mayor) de acuerdo al tipo de filtro se cumplir que:
n
Wo
w
w H
2
1
1
) (

,
_

+
; Evaluando la atenuacin en la frecuencia fundamental
queda aproximadamente: 100db.
Con esta atenuacin el valor del rizado cumple la condicin de ser menor que
10mV, ya que
mV w H p Vp Rizado
kHz
1 . 0 ) ( *
) 1 (
; Que es mucho menor que el requerido.
Para el tiempo de establecimiento se utilizar la parte real de las races.
Determinando las partes reales de las races:

126 ) 0 ( * 126 1 Cos Sr ; No pertenece al filtro.

63 )
3
( * 126 3

Cos Sr ; No pertenece al filtro.
63 )
3
2
( * 126 3

Cos Sr ; Pertenece al filtro.
83
126 )
3
3
( * 126 4

Cos Sr ; Pertenece al filtro.
63 )
3
4
( * 126 4

Cos Sr ; Pertenece al filtro
En funcin de esto el tiempo de establecimiento lo aproximaremos utilizando la raz
con menor valor real.
4
3
Sr
Ts

=0.047; El tiempo es menor que el requerido por lo que cumple con

la condicin.
Finalmente en funcin de lo anterior se utilizar un filtro de orden 3, con una
frecuencia de corte de 20Hz.

Paso N 2:
Se determinan los polinomios de los polos del filtro.

Existen dos formas de determinar estos polinomios que son: mediante sus races y luego
desarrollar, o simplemente buscar en tablas disponibles los polinomios ya tabulados.

Usando Tablas:
) 1 )( 1 ( ) (
2
+ + + s s s s H
Que indica que se trabajaran dos etapas individuales, con un filtro de orden 1 y otra con un
filtro de orden 2.
Paso N 3:
Diseo de los circuitos:

Etapa de Orden 1:
Sea el siguiente filtro con R, y C=1 del diseo bsico de la fig. 4.11.


fig. 4.11

Este filtro est planteado para una frecuencia de corte de 1rad/seg para trasladarla una
frecuencia mayor se escala en frecuencia:
6 . 125 28 . 6 * 20 1 / Wo
El valor de C queda como:
84
6 . 125 / C Co =7962 Mf
Luego se escala en impedancia para llevar al capacitor a un valor ms conveniente
(1Mf):
7962 1 / Mf Co
Co=1Mf; R=R1=1*7962=7.962k

Etapa de segundo Orden:
Se utiliza la configuracin mostrada en el circuito de la figura 4.12.

fig.4.12
Calculando R3, R4
1 3 B ; 2 B
2
3
4
1 +
R
R
; R4=R3=10k.
Escalando en frecuencia:
126 ; 126 / 1 Co 0.0079
Co=7936Mf,
Escalando en impedancia:
7936 ; Co=1Mf, R=7.96K.

El circuito final para la segunda etapa es:

fig. 4.20

Donde, R1, R y C son los valores obtenidos en los clculos de la etapa anterior.

85
4.5 EJERCICIOS PROPUESTOS:


q Ejercicio N P. 4.1:
Se dispone de la salida de un convertidor frecuencia voltaje, cuya frecuencia mnima es
20Hz y la mxima de 500Hz, construya un filtro paso bajo que permita que el tiempo de
establecimiento sea 0.5seg y la salida presente un rizado menor que 50mV.

q Ejercicio N P.4.2:
Disee un filtro pasa altas de 4 orden con la frecuencia de corte en 30Hz (Tipo
Chebyshev).

q Ejercicio N P.4.3:
Disee un filtro pasa bandas cuyas frecuencias de corte este entre 100Hz y 1000Hz, con
una pendiente de 60Db.


q Ejercicio N P.4.4:
Disee un filtro pasa bajas Butterworth cuya frecuencias de corte este en 100Hz, con una
pendiente de 80Db. (Determine el polinomio mediante sus races)

86


CAPITULO V


FILTROS CONMUTADOS :
_________________________________________________________________________

5.1 INTRODUCCIN:
Una tcnica para poder sintetizar las redes descritas en el capitulo 4, sin el uso de
resistencias es el empleo de capacitores conmutados, esta tcnica presenta ventajas para la
integracin de filtros, ya que solo emplea amplificadores operacionales, MOSFET, y
capacitores de valores muy pequeos.
Funcionamiento:
Bsicamente para eliminar las resistencias en los circuitos conmutados se usan redes
conformadas por capacitores y conmutadores Mosfet, controlados por dos relojes a la
misma frecuencia sin traslape. (Ver fig. 5.1).

fig. 5.1

Donde Rj1 y Rj2, representan los dos relojes iguales desfasados 180 .

Anlisis del integrador conmutado:
Cada vez que se conecta el conmutador. Comandado por Rj1, el voltaje en el capacitor C1
pasa a ser Vi y en el siguiente medio ciclo cuando se conecta el conmutador Comandado
por Rj2 el capacitor C1 se descarga hacia C.
De acuerdo a esto la carga almacenada en el capacitor C1 por ciclo es :

Vi C Q * 1


87
Donde:

Q: Carga adquirida por el capacitor C1.
Puesto que esta carga es dirigida hacia el capacitor C, se tiene que la intensidad
equivalente es:

T Vi C I / 1 ; f Vi C I * * 1

El voltaje en la salida del capacitor integrador (C) es:

dt Vi f C
C
Vo * * * 1
1
;

dt Vi
C
C f
Vo *
1 *


Para el integrador con resistencias la salida queda :

Vidt
CR
Vo
1
; Estableciendo similitudes obtenemos que :
f C
R
* 1
1
; Donde R es la resistencia equivalente del circuito conmutado.

Basados en esta similitud se desarrollan los circuitos integrados de filtros conmutados que
se encuentran en el mercado como ejemplo se tienen los siguientes circuitos integrados:


Integrado Tipo Orden Fabricante
MF4 Butterworth 4 National
MF6 Butterworth 6 National
MF8 Filtro pasa banda 4 National
MAX280 Butterworth 5 Maxim
MAX293 Elliptico 8 Maxim
MAX281 Bessel 5 Maxim

Tabla 5.1

5.2 EL MF4-50 Y EL MF4-100:
El MF4 constituye un filtro conmutado paso bajo de cuarto orden tipo Butterworth, brinda la
posibilidad de ajustar la frecuencia de corte del filtro desde 0.1Hz hasta 20kHz mediante la
frecuencia de reloj, La relacin entre la frecuencia de reloj y la de corte en el filtro es de
(1/50) para el caso del MF4-50 y de (1/100) en el MF4-100.
Caractersticas principales:
q Frecuencia de corte desde 0.1Hz a 20kHz.
q Precisin de la frecuencia de corte +/-0.3%.
q Frecuencia de corte ajustada por un reloj externo.
q Entradas de reloj CMOS y TTL separadas.
q Alimentacin de 5 a 14V.


88
Funcin de los pines en el circuito integrado:

Clk In Pin (1):
Es una entrada smith trigger para ser utilizada por un reloj externo con niveles de lgica
CMOS, Adems se puede utilizar para generar un oscilador con el smith trigger que
actu como reloj del sistema.

Clk R : Pin (2):
Una entrada lgica con nivel TTL , cuando se trabaja con fuente dual (+/-2.5 a +/-7V)
con L.Sh conectado a la tierra del sistema.
Este pin presenta baja impedancia cuando es conectado a V
-
. Es utilizado para generar
en conjunto con Clk in un reloj oscilador . Cuando se utilice como entrada TTL el voltaje
no debe exceder a los voltajes de alimentacin en mas de 0.2V.

L.Sh: (3):
Pin para el desplazamiento de nivel, selecciona los niveles de disparo del reloj. Cuando
es conectado al voltaje V
-
, habilita un buffer triestado interno habilitando la entrada Clk
In y transformando a el pin Clk R en una salida de baja impedancia.
Cuando excede a el voltaje dado por la relacin. 25 . 0 * ) ( .
+
+ V V V Sh L , el
triestado interno se deshabilita permitiendo que el pin Clk R sea la entrada para el reloj
interno quedando el nivel de umbral en 2V por encima del voltaje en el pin L.Sh que es
compatible con lgicas TTL cuando la alimentacin del MF4 es dual.

Filter Out: (5):
Este pin es la salida del filtro paso bajo, capaz de drenar una corriente de 0.3mA y de
dar una corriente de salida de 3mA, con una excursin de voltaje limitada entre los
valores (V
+
-1,V
-
+1).

Gnd: (6):
Cuando el circuito esta alimentado por una sola fuente este pin debe colocarse a la
mitad de la tensin de alimentacin, si se utiliza una fuente dual se conectara a la
referencia de tierra.

V
+
y V
-
: (7,4):
Son los pines de alimentacin del circuito, se recomienda acoplar entre ambos voltajes
un capacitor de 0.1Mf.

Filter In: (8):
Es la entrada del filtro paso bajo, para minimizar errores en la ganancia, la impedancia
de la fuente de la seal de entrada debe ser menor que 2k, y para la operacin con una
sola alimentacin la seal debe ser acoplada mediante un capacitor.





89

Funcionamiento de los bloques:


Entradas de reloj:
El MF4 , posee un Buffer inversor smith trigger, que puede utilizarse para construir un
oscilador RC, cuando el pin (3) es conectado a V
-
. La configuracin de la red RC
utilizada en este caso es la mostrada en la fig. 5.2.


Fig. 5.2
La frecuencia nominal obtenida es :
1
]
1

,
_

,
_

+
+

Vt
Vt
Vt Vcc
Vt Vcc
Ln C R
fclk
* *
1

Para Vcc=10V la expresin se reduce a :
C R
fclk
* * 69 . 1
1


Cuando se requiera una frecuencia precisa se debe utilizar un reloj externo ya que los
umbrales Vt+ y Vt- no estn bien determinados, mediante el uso de CLk In (pin 1).
Fuente de Voltaje:
El MF4 puede ser alimentado tanto por una fuente dual como por una fuente simple,
cuando se conecte a una fuente simple el pin GND debe ser conectado a la mitad del
voltaje alimentado.




Impedancia de Entrada y rango de frecuencia de corte:
Impedancia:
La impedancia de entrada del circuito esta dada por la relacin:
fc R
entrada
/ 10
10
; Donde fc= frecuencia de corte del filtro integrado que es igual a
fclk/50.
90
Frecuencia de corte:
Existen dos limites para la frecuencia de operacin del filtro que se presenta a baja y
alta frecuencia. A baja frecuencia la perdida a travs de los switches internos, que a
bajas frecuencias de reloj pueden causan descarga apreciable de los capacitores, por
ejemplo.
Sea Fclk=100Hz, Ifuga=1pA, C=1Mf

mV
Hz pF
pA
V 10
) 100 ( * 1
1

Por otro lado a altas frecuencias de reloj los tiempos de retardo de las compuertas y el
tiempo de establecimiento necesario para que los capacitores adquieran el nuevo
voltaje, limita la frecuencia mxima posible.

Consideraciones para evitar el efecto de aliasing.
Si la frecuencia de entrada excede a la frecuencia de muestreo del filtro (Para el MF4 es
igual a la mitad de la frecuencia de reloj) en la salida aparecern componentes de
frecuencias reflejadas a una frecuencia igual a f(entrada)-(fmuestreo)/2 que introducen
distorsin.
En funcin de evitar este efecto se deben atenuar las componentes de frecuencia mas
alta que la de muestreo, antes de entrar al filtro para evitar el efecto de aliassing

5.3 EJERCICIOS DE EJEMPLO:


q Ejercicio N 5.1:
Disee un filtro paso bajo de 4th orden tipo Butterworth, con una frecuencia de corte de
10Hz.

Paso N 1:
Se define la frecuencia de reloj requerida.
Utilizaremos el filtro MF4-100, por lo que la frecuencia de corte estar cien veces mas baja
que la frecuencia del reloj utilizado.
Hz fclk 10 * 100 ; fclk=1000Hz.

Paso N 2:
Se establece la entrada de reloj a utilizar:
Para evitar el uso de un reloj aparte en el circuito se utiliza una red RC .


91


fig. 5.3.

La conexin entre L. Sh (pin 3) y V
-
es colocada para habilitar el buffer de la entrada Clock
In.
La frecuencia en el circuito esta determinada por :

C R
fclk
* * 69 . 1
1
; Sea C=0.1Mf
C fclk
R
* * 69 . 1
1
; R=5.9K
Se coloca un capacitor de 0.1Mf entre el V+ (pin 7) y tierra, otro entre el V- (pin 4) y tierra
(sugerencia del fabricante del circuito integrado).
Se conecta la seal a filtrar al filter in (pin 8) y se toma la salida filtrada del Filter Out (pin
5), Segn la figura 5.3.


fig. 5.4.
Adems del filtro integrado es conveniente colocar antes un filtro discreto de primer orden a
una frecuencia de 100Hz, que elimine las componentes de frecuencia en la seal de entrada
mayores que la frecuencia de muestreo del filtro integrado (500Hz).

q Ejercicio 5.2:
Construya un filtro paso bajo de cuarto orden con frecuencia de corte igual a 1kHz mediante
el uso del MF4-100, solo se dispone de una fuente de 12V, el reloj es externo con niveles
TTL.



92
Paso N 1:
Se establece la conexin del reloj para nivel TTL.
Se habilita el buffer que recibe la entrada de Cl ock i n (pin 1), los niveles TTL sern
modificados mediante un transistor en configuracin de emisor comn.
El voltaje en el pin AGND (Pin 6) se ubicara aproximadamente en la mitad del voltaje de
alimentacin mediante una red resistiva agregndole capacitores para evitar el ingreso de
ruido.


Fig. 5.5


Se utiliza un capacitor para el desacoplo de los niveles DC, adems se agregara una
resistencia que permita la carga del capacitor hasta AGND (Pin 6) segn la fig.5.6, el
calculo del capacitor se basa en que la impedancia del capacitor debe ser despreciable
frente a la impedancia de entrada del filtro que viene dada por:
fc R
entrada
/ 10
10
=10
7
, fijaremos la impedancia a la frecuencia de corte a 1000.
C wc
Z
*
1
; sustituyendo C=0.159Mf, se colocara un valor mayor que el calculado ya
que esto asegura una baja cada a travs del capacitor, se fija a C=0.47Mf que es comercial.
Luego el valor de Rd se fija a 1000k, que es un valor que permite la carga de C sin producir
un descenso demasiado grande en la impedancia de entrada.


fig. 5.6



93
Finalmente se une la salida del circuito de la fig. 5.6 con la entrada Clock IN (Pin 1).

5.4 EJERCICIOS PROPUESTOS:

q Ejercicio N P 5.1:
Desarrolle un circuito con capacitores conmutados que tenga la siguiente funcin de
transferencia :
1 2
1
) (
) (
2
+ +

s s s Vi
s Vo


q Ejercicio N P 5.2:
Disear un filtro Chebychev paso bajo de capacidades conmutadas de tercer orden, con un
rizado en la banda pasante de 0.5db.
Frecuencia de Corte Requerida: 600Hz.


q Ejercicio N P 5.3:
Remplazar las resistencias por capacidades conmutadas en el diagrama siguiente:


Fig. 5.7.

q Ejercicio N P.5.4:
Disee un filtro Butterworth de 4 orden y frecuencia de corte 500Hz, utilice el MF4-100.


q Ejercicio N P.5.5:
Disee un filtro para lograr obtener el valor promedio de una componente DC mas una seal
triangular de 100Hz, se desea un tiempo de establecimiento menor que 0.1seg y un rizado
no mayor que 25mV, el valor pico- pico de la seal triangular de entrada es 2V. evaluar el
integrado que pueda ser utilizado.

q Ejercici o N P.5.6:
Se tiene una seal con un ancho de banda de 1kHz sumada a otra de 100kHz, utilice un
filtro MF4-100 paso bajo con frecuencia de corte en 0.5kHz.
94


CAPITULO VI


FUENTES CONMUTADAS:
_________________________________________________________________________

6.1 INTRODUCCIN:
Una de la situaciones mas comunes dentro de la electrnica es la necesidad de modificar el nivel de
voltaje DC que se recibe con la finalidad de poder cumplir con las necesidades de la carga, los
circuitos que cumplen esta funcin son llamados convertidores DC/DC este capitulo se estudiaran
los arreglos bsicos para la modificacin del nivel DC, entre los arreglos que se estudiaran en este
capitulo estan los reductores, elevadores, inversores y Cuk..

q Reguladores reductores (Step Down):
En estos reguladores el voltaje promedio de salida es menor que el voltaje de entrada, el
diagrama de conexin de este tipo de regulador es el mostrado en la fig. 6.1.


Fig. 6.1
Analizando la operacin durante el periodo de conexin de la fuente Ton, se obtiene como
circuito resultante:


Fig 6.2.
La ecuacin del voltaje en la bobina es:
Vo Vi Vl
dt
dI
L *

I
95
Asumiendo que la variacin de Vo durante un solo ciclo de conexin es pequea, la
derivada se puede aproximar por:

t
I
dt
dI

+

Vo Vi
t
I
L

+
* ; t
L
Vo Vi
I

+
*
) (

Ton t ; Ton
L
Vo Vi
I *
) (

+

Donde:
I
+
: Incremento en la corriente en la bobina.
t: Tiempo de conexin (Ton).

Para el periodo Toff, la inductancia evita que la corriente llegue a cero de forma instantnea
invirtiendo la polaridad del voltaje en sus terminales y colocando al diodo en conduccin.

Fig. 6.3
Despreciando la ca da de voltaje en el diodo se puede aproximar la ecuacin de la malla
por.
Vo
dt
dI
L * ; Pero para un solo ciclo, Vo se mantiene aproximadamente constante.
Vo
t
I
L

* ; Pero t= Toff en el periodo desconectado Vo
Toff
I
L

*

L Toff Vo I / *



En el rgimen permanente el descenso en la corriente en el Toff es igual al aumento en el
Ton, igualando ambos se consigue la condicin de equilibrio.
+
I I ;
L
Ton
Vo Vi
L
Toff
Vo * ) ( *
Vi
Toff Ton
Ton
Vo *
+
; Vi
T
Ton
Vo

En funcin de lo anterior, el voltaje de salida en un regulador reductor ser proporcional al
voltaje de entrada multiplicado por la relacin entre el Tiempo de conexin y el periodo total.


I
96
q Reguladores Elevadores (Step Up):
En este tipo de configuracin el voltaje de salida es mayor que el de entrada, a continuacin
se presenta su configuracin bsica.

Fig. 6.4
Anlisis del funcionamiento:

Tiempo de conexin Ton:
En el tiempo de conexin el diodo se encuentra bloqueado, la inductancia esta conectada a
tierra y al voltaje de alimentacin como se muestra en la fig. 6.5.

Fig 6.5


La ecuacin para la variacin de corriente en la bobina es:
Vi
dt
dI
L * ; Haciendo la aproximacin efectuada en el caso de los reguladores
reductores queda:
L
Ton Vi
I
*

+


Anlisis durante el tiempo de desconexin.
Durante la desconexin se invierte el voltaje de la bobina, colocando al diodo en
conduccin.
El circuito resultante es el siguiente:
I
97

Fig.6.6
Efectuando la ecuacin de la malla resultante y despreciando la cada de voltaje en el diodo:
Vi Vo
dt
dI
L * ; Vi Vo
t
I
L

* ; Toff t
Despejando a I
-
:
( ) L Toff Vi Vo I /


Igualando las expresiones de I
-
=I
+
, para encontrar el punto donde se estabiliza la
tensin:
(Vo-Vi)*Toff=Vi*Ton; Vi(Ton+Toff)=Vo*Toff;

Vo=(1+Ton/Toff)*Vi
La ganancia obtenida en funcin de Ton se muestra en la grafica de la figura 6.7:

Fig. 6.7.

Reguladores Inversores:
En estos reguladores el mdulo del voltaje de salida puede ser mayor, igual menor que el modulo
del voltaje de entrada y con polaridad contraria a la de entrada.
En la figura 6.8 se presenta el diagrama bsico de estos reguladores:
I
98

Fig.6.8.
Anlisis del funcionamiento:
Periodo con el contacto cerrado:
Durante el periodo con el contacto cerrado el diodo se encuentra polarizado en inverso por lo que
esencialmente queda una bobina conectada a Vi.


Fig. 6.9
La ecuacin de la malla resultante es:
Vi
dt
dI
L * ; Aproximando: Vi
t
I
L

+
*
Despejando a I
+
:
t
L
Vi
I
+
* ; Ton t ; Ton
L
Vi
I *
+

Periodo con el contacto abierto:
Durante este periodo el efecto inductivo invierte la polaridad de la bobina y el diodo queda
polarizado en directo por lo que se desva el flujo de corriente hacia el capacitor C y la salida.
El diagrama del circuito resultante se muestra en figura 6.10:

Fig. 6.10.

Recorriendo la malla resultante y despreciando la cada de voltaje en el diodo:
0 * +Vo
dt
dI
L ; Vo
t
I
L

*
L
t
Vo I



* ; Toff t ;
L
Toff
Vo I *


PWM
I
99

Igualando para conseguir la condicin de equilibrio:

L
Toff
Vo
L
Ton
Vi * * ;
Toff
Ton
Vi Vo *
El voltaje de salida es creciente con (Ton ) la curva resultante entre la ganancia negativa y el
Ton*100/T es:


Fig. 6.11
Regulador Ck:
Este regulador al igual que el inversor genera un voltaje de mdulo menor o mayor que el de entrada
con polaridad opuesta.
Su configuracin es la presentada en la fig.6.12:

Fig. 6.12.
Anlisis del circuito:
Operacin con el transistor activado:
Durante este periodo el transistor esta en saturacin, el capacitor C1 a tierra y la bobina L1
conectada entre Vi y Tierra.


100
El circuito resultante es:


Fig 6.13
Se calcula la malla de L1.

dt
dI
L Vi
1
1 ;
t
I
L Vi

1
* 1 ; Ton t
1 / * 1 L Ton Vi I

Circuito durante la Desconexin:

Fig.6.14
Recorriendo la malla L1,C1 y despreciando la cada de voltaje en el diodo.
t
I
L Vi Vc

1
* 1 1 ; Con Toff t
( )
1
* 1 1
L
Toff
Vi Vc I
Igualando para obtener la condicin de equilibrio con respecto a Vc1:
Toff Vi Vc Ton Vi * ) 1 ( *

despejando Vc1:
Toff
T
Vi Vc * 1 ;
Anlisis del voltaje de salida Vo, con respecto a Vc1:
Para el periodo Ton de la figura 6.13 se observa que el voltaje aplicado en la bobina L2 es -Vc1
101
Por lo que recorriendo la malla y aproximando al suponer los capacitores lo suficientemente
grandes como para que su variacin en un solo periodo sea pequea, queda:
0 / 2 2 1 + + dt dI L Vo Vc ;
Ton
I
L Vc Vo
2
* 2 1

+ ;
2 / * ) 1 ( 2 L Ton Vc Vo I +

Para el periodo Toff:
Vo dt dI L / 2 * 2 ; Vo
Toff
I
L
2
* 2 ; 2 / * 2 L Toff Vo I
Igualando:
- Toff Vo Ton Vc Vo * * ) 1 ( + ; Ton Vc Toff Ton Vo * 1 ) ( * + ;
) (
* 1
Ton Toff
Ton Vc
Vo
+
; en funcin de la entrada Vi: Toff Ton Vi Vo / *
La respuesta del regulador Ck es similar a la obtenida con el inversor.


Tcnicas de control empleadas para la operacin del elemento conmutador.

Tcnica de control de voltaje por variacin de frecuencia.
En esta tcnica se efecta la conversin por medio de la conexin de la fuente de
alimentacin durante un tiempo fijo pero con frecuencia de conexin variable dependiente de la
salida del controlador que acta como referencia, este mtodo tiene el inconveniente de dificultar la
eliminacin de las armnicas mediante el filtrado por lo que es menos usado que el de modulacin
por ancho de pulso (PWM).


Tcnica de control por PWM:
Consiste en variar el tiempo de conexin manteniendo el periodo total fijo, en este tipo de control la
salida del controlador es utilizada como referencia de voltaje, modulando el tiempo de
conexin en funcin de ella.

Aplicaciones de los mtodos de conversin DC/DC:

Dentro de las aplicaciones de estos mtodos estan los siguientes:
q Conversin Digital analgica.
q Reguladores de voltaje.
q Frenado regenerativo en Accionamientos AC.
q Accionamientos DC o servos en robots, control numrico y otros.



6.2 El LM3524:
El LM3524, es un integrado que permite construir aplicaciones con PWM, utilizando muy pocos
componentes externos, algunas de sus caractersticas son:
o Posee una fuente interna de 5V con un 1% de Precisin.
102
o Salida de corriente hasta 200mA.
o Capacidad hasta 60V de salida.
o Sincronizacin por medio del pin 3.
o Frecuencia Mxima de reloj 350 kHz.
El diagrama esquemtico, se presenta en la figura 6.15.


Fig. 6.15
La distribucin de Pines del circuito integrado es presentada en la tabla 6.1.

Tabla 6.1
Pin Nombre Funcin
1 INV INPUT Entrada inversora del amplificador de error.
2 NI INPUT Entrada no inversora del amplificador de error.
3 OSC OUTPUT Seal para sincronizacin del reloj.
4 +CL SENSE
5 -CL SENSE
Entradas de para proteger contra excesiva corriente al sistema,
cuando el voltaje entre estos dos terminales es superior a
200mV, el ciclo til se reduce a 25%, bloquendose por
completo si se supera este umbral en un 5% .
Se debe asegurar que el voltaje en modo comn aplicado en
estos pines no este fuera del rango (-0.7,+1V).
6 RT
7 CT
Resistencia (Rt) y capacitor (Ct) para generar la diente de sierra
del sistema, la frecuencia obtenida es igual a 1/(Rt*Ct), La
conexin es efectuada entre el pin respectivo y tierra para los
dos.
8 GND Tierra del integrado
9 COMPENSATION Este pin permite forzar el ciclo til a un valor determinado,
forzando la salida del amplificador de error, la relacin entre el
voltaje aplicado a este pin y el ciclo til es :
2 . 19 * ) 1 ( / * * 100
) 9 (

pin
V T Ton por cada transistor. Si no
se utiliza este pin se debe colocar una resistencia de 50k en
serie con un capacitor de 0.001Mf hacia GND.
103
10 SHUTDOWN Bsicamente es la base de un transistor que permite suprimir la
PWM, cuando se activa.
La corriente max. En la base debe mantenerse en 1mA.
11 EMITTER A
12 COLLECTOR A
Emisor y colector del transistor de salida A, solo conduce el
50% del tiempo, Io(max)=200mA.
13 COLLECTOR B
14 EMITTER B
Emisor y colector del transistor de salida B, conduce el 50%
restante, Io(max)=200mA
15 VIN Voltaje de alimentacin.
16 VREF Regulador de referencia cuya salida es 5V, con Io(max) =50mA

Observaciones:
1 Rt(1.8k, 100k) y Ct(0.001Mf, 0.1Mf).
2 El voltaje Vin debe ser mayor que 8V, para que el regulador funcione correctamente.
3 El pulso de sincronizacin en el pin 3 debe ser mayor que 50ns y de al menos 3V, la
frecuencia interna del esclavo debe ser por lo menos 10% menor que la del pulso de
sincronizacin.
4 La ganancia del amplificador de error es de 86db y su impedancia de salida de 5M.
5 El rango de operacin del amplificador de error es de 1.5-5.5V.

6.2 EJERCICIOS DE EJEMPLO Y APLICACIN:


q Ejercicio N 6.1:
Utilizando el LM3524 disee una fuente de voltaje con las siguientes caractersticas.
Proteccin contra cortocircuito Io (Max)=2A.
Rizado 20mV pico-pico.
Alimentacin 20VDC.
Voltaje de Salida:10VDC.

Paso N 1:
Se determinan los valores de Rt,Ct, Red de realimentacin y Set point
Rt,Ct:
Se fija de forma arbitraria la frecuencia de trabajo para el diseo, teniendo presente las
limitaciones del integrado.
(Nota: A mayor frecuencia los valores de capacitores y inductores son menores)

Sea fosc=30kHz.
Ct=0.01Mf se escoge de forma arbitraria.
Rt Ct
fosc
*
1
; despejando a Rt:
fosc Ct
Rt
*
1

Rt=3.3k


104

Red de Set point.
Se fija el en 2.5V el voltaje en el pin (2) no inversor del LM3524, mediante el voltaje de
referencia del pin (16).

Red de realimentacin del voltaje de salida:
La red de realimentacin al pin (1) se conforma por un divisor de tensin con respecto a la
salida, realizado con un potencimetro de 10K.
Las ecuaciones son:
5 . 2
2 1
1
*
+ R R
R
Vo ; Pero R1+R2=10k y Vo =10V.
R1=2.5*10/10=2.5k; R2=7.5k

Paso N 2:
Circuito de potencia:

Para poder manejar los 2 A en la corriente de salida se utiliza un transistor PNP para
amplificar la corriente manejada, la red del filtro que se utiliza es una LC, en configuracin
Step down.
El circuito Resultante es el mostrado en la figura 6.16:



Fig. 6.16


La seleccin del transistor se debe hacer teniendo presente que la corriente que circulara
por el ser la Io mxima mas la mitad del IL, aceptando la sugerencia del fabricante
haremos IL=0.4*Io=0.8A, en funcin de esto la corriente mxima esperada ser 2.4A la
105
proteccin contra corto circuito se colocara en 2.4A por lo que RL se calcula mediante la
ecuacin:
RL=0.2V/Imax=0.2/2.4

RL=0.08

Para la seleccin del transistor se tienen presente tres condiciones principales:
o La suma de los tiempos de conmutacin debe ser al menos 100veces menor que
el periodo de la PWM.
o La corriente mxima debe ser mayor que 2.4A.
o La corriente de base que se fije multiplicada por la ganancia/5 debe ser mayor que
la corriente mxima. (Se da un factor de seguridad de 5)
Se selecciona el transistor ECG2346 que posee las siguientes caractersticas:
T. apagado =0.4Micro segundos.
Ic(max)=4A.
Ganancia =1000
El transistor es tipo darlington por lo que las perdidas durante la conduccin sern
mayores.

Clculo de L, C:
Para calcular a L, se utilizara la expresin obtenida para I en una configuracin
reductora.
Ton
L
Vo Vi
I *

; Por otro lado Vo=Vi*Ton/T

Despejando a Ton:

Ton=T*Vo/Vi; Sustituyendo en la primera ecuacin:

( )
fosc Vi L
Vo Vo Vi
I
* *
*
; Fosc=1/T

( )
fosc Vi I
Vo Vo Vi
L
* *
*

; sustituyendo por sus valores: L>210 Micro Henry

L=300H

Se debe tener presente que no solo debe tener una inductancia superior a los 210H, la
bobina debe ser capaz de tener una corriente de unos 3A, sin saturar su ncleo ya que de
lo contrario se cortocircuitara.

Calculo de C:

Sea
( )
fosc Vi L
Vo Vo Vi
I
* *
*
; segn la grafica 6.17 el rea dentro del triangulo ABC
representa la carga adquirida por el capacitor por arriba de la carga promedio.

106


Fig. 6.17

En funcin del triangulo formado, la variacin de carga ser:
Q= Base*altura/2
2 / ) 2 / * 2 / ( T I Q ; El voltaje de salida es C T I Vo 2 / ) 2 / * 2 / (
Sustituyendo:

( )
2
* * * * 8
*
fosc Vi C L
Vo Vo Vi
Vo

; Despejando a C:
( )
2
* * * * 8
*
fosc Vi Vo L
Vo Vo Vi
C

; Calculando C>115Mf
Se colocaran 220Mf.
Nota: Si cuando se colocan los capacitores el rizado de la fuente es mayor que el
esperado puede estar ocasionndolo la resistencia del capacitor, por lo que se sugiere
para rizados muy pequeos o corrientes muy altas utilizar capacitores mas pequeos en
paralelo para reducir la resistencia de contacto.

Calculo de las resistencias R3, R4
Se fija la corriente por R4 a 100mA, de los cuales 80 sern tomados de la base del
transistor y 20mA de R3.

Se verifica que esta corriente es suficiente para saturar al transistor utilizando un factor de
seguridad de 10.

) ( 10 / * xima colectorma I hfe Ibase >
8A >2.4A

Se cumple con la condicin por lo que se puede tomar este valor.

I/2
107

230
80
5 . 1 20
4
mA
R
Se utiliza R4=220;
75
20
5 . 1
3
mA
R
Se utiliza R3=100

El capacitor de 0.001Mf en serie con la resistencia de 50k se utilizan de acuerdo con la
recomendacin del fabricante, conectados al pin 9 de compensacin.

q Ejercicio N 6.2:
Utilizando el LM3524 disee una fuente de corriente con las siguientes caractersticas:
Corriente de salida ajustable de 1 a 5A.
Alimentacin (Vi) 20VDC.


Paso N 1:
Se efecta el diagrama de sistema:

Fig. 6.18

La consigna de set point se coloca dentro del rango de entrada en modo comn del
amplificador de error del LM3524 que comprende el intervalo (1.5V,5.5V).
El bloque acondicionador transforma la seal medida en (Rs) desplazndola de cero y
dndole la ganancia adecuada para que coincida con la referencia de entrada.
La configuracin a utilizar en el LM3524 es la reductora.