Scribd
Cargar
36 vistas8 páginas

Universidad Autonoma de Baja California. Organización y Arquitectura de Computadoras. Practica de Laboratorio #1

Cargado por

fernando.esqueda
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
36 vistas8 páginas

Universidad Autonoma de Baja California. Organización y Arquitectura de Computadoras. Practica de Laboratorio #1

Cargado por

fernando.esqueda
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 8

UNIVERSIDAD AUTONOMA DE BAJA CALIFORNIA.

Organización y arquitectura de computadoras.


Practica de laboratorio #1.

Alumno: Luis Fernando Esqueda García

Matricula: 1262059 Grupo: 551

Profesor: José Isabel García Rocha.


Desarrollo.
Tomar como referencia lo siguiente:

1. La máquina hipotética de la Figura 3.4 también tiene dos instrucciones de E/S:


0011 = Cargar AC desde E/S
0111 = Almacenar AC en E/S

En estos casos, la dirección de 12 bits identifica un dispositivo concreto de E/S. Muestre la


ejecución del programa (utilizando el formato de la Figura 3.5, son 6 pasos) para el siguiente
programa:

1. Cargar AC desde el dispositivo 5.


2. Sumar el contenido de la posición de memoria 940.
3. Almacenar AC en el dispositivo 6.

Asuma que el siguiente valor obtenido desde el dispositivo 5 es 3 y que la posición 940
almacena el valor 2.

(Las siguientes preguntas responderlas fuera del laboratorio)

2. Explicar la ley de Moore.

Habla de que la cantidad de transistores dentro de una computadora se duplica cada año
haciendo las computadoras cada vez mas rápida, aunque en realidad en los 70s
disminuyo el ritmo, duplicándose cada ano y medio, manteniendo esa velocidad de
crecimiento hasta ahora.

3. ¿Cuál es la función de la CPU?

Controlar el funcionamiento de la computadora y lleva acabo el procesamiento de datos.


4. ¿Qué función realiza la unidad de control?

Emitir señales de control externas al procesador para producir el intercambio de datos


con la memoria y módulos de entrada y salida de datos, también emite señales de control
internas al procesador para transferir datos entre registros.

5. ¿Qué es un código de operación (opcode) y para qué sirve?

Es el código utilizado para identificar cada una de las instrucciones que es capaz de
realizar la computadora.

11. Explique las arquitecturas SISD, SIMD, MISD y MIMD:

Las clasificaciones de Flynn es la manera en que se clasifica una computadora por sus
capacidades de procesamiento paralelo.

SISD: Secuencia de instrucción única y secuencia de datos únicos, un procesador opera


con datos almacenados en una sola memoria y con una sola secuencia de instrucciones.

SIMD: Una secuencia de instrucciones y múltiples secuencias de datos, los diferentes


procesadores pueden realizar solo una única instrucción, pero con diferentes datos,
obteniendo diferentes resultados.

MISD: Múltiples secuencias de instrucciones y solo una secuencia de datos, cada


procesador ejecuta una secuencia de instrucciones diferente, pero sobre los mismos
datos; esta arquitectura no se ha implementado.

MIMD: Múltiples secuencias de instrucciones y múltiples secuencias de datos: en


múltiples procesadores se ejecutan diferentes secuencias de instrucciones y a su vez,
diferentes secuencias de datos.
12. Realizar una investigación de los procesadores de Intel más conocidos de 4, 8, 16, 32 y
64 bits a lo largo de los años. Puede crear una tabla donde escriba para cada
procesador un resumen de los aspectos clave como la frecuencia, el número de
transistores, el tamaño de estos, cache L1, L2 y L3 y una imagen, agregar por lo menos
uno de las primeras categorías y de la generación de 64 bits agregar uno por generación
de Intel, siempre el más potente de los i7.

Procesador Caracteristicas

8080 Lanzamiento: 1974


Clock speed: 2 Mhz
Bus width: 8 bits
Number of transistors: 6000
Feature size(μm): 6
Addressable memory: 64 KB
Cache: N/A
Number of core: N/A

8026 Lanzamiento: 1978


Clock speed: 5 Mhz, 8Mhz, 10Mhz
Bus width: 16 bits
Number of transistors: 29,000
Feature size(μm): 3
Addressable memory: 1 MB
Cache: N/A
Number of core: N/A

80286 Lanzamiento: 1982


Clock speed: 6-12.5 Mhz
Bus width: 16 bits
Number of transistors: 134,000
Feature size(μm): 1.5
Addressable memory: 16 MB
Cache: N/A
Number of core: N/A

80386 Lanzamiento: 1985


Clock speed: 16-33 Mhz
Bus width: 32 bits
Number of transistors: 275,000
Feature size(μm): 1
Addressable memory: 4 GB
Cache: N/A
Number of core: N/A

80486 Lanzamiento: 1989


Clock speed: 25-50 Mhz
Bus width: 32 bits
Number of transistors: 1.2 million
Feature size(μm): 0.8-1
Addressable memory: 4 GB
Cache: 8 KB
Number of core: N/A

Pentium Lanzamiento: 1993


Clock speed: 60-166 Mhz
Bus width: 32 bits
Number of transistors: 3.1 million
Feature size(μm): 0.8
Addressable memory: 4 GB
Cache: 8 KB
Number of core: N/A

Pentium Pro Lanzamiento: 1995


Clock speed: 150-200 Mhz
Bus width: 64 bits
Number of transistors: 5.5 million
Feature size(μm): 0.6
Addressable memory: 64 GB
Cache: 512 KB L1 and 1 MB L2
Number of core: N/A

Pentium II Lanzamiento: 1997


Clock speed: 200-300 Mhz
Bus width: 64 bits
Number of transistors: 7.5 million
Feature size(μm): 0.35
Addressable memory: 64 GB
Cache: 512 KB L2
Number of core: N/A

Pentium III Lanzamiento: 1999


Clock speed: 450-660 Mhz
Bus width: 64 bits
Number of transistors: 9.5 million
Feature size(μm): 250
Addressable memory: 64 GB
Cache: 512 KB L2
Number of core: 1

Pentium 4 Lanzamiento: 2000


Clock speed: 1.3-1.8 Ghz
Bus width: 64 bits
Number of transistors: 42 million
Feature size(μm): 180
Addressable memory: 64 GB
Cache: 256 KB L2
Number of core: 1

Core Lanzamiento: 2006


Clock speed: 1.06-1.2 Ghz
Bus width: 64 bits
Number of transistors: 167 million
Feature size(μm): 65
Addressable memory: 64 GB
Cache: 2 MB L2
Number of core: 2

Core 2 Lanzamiento: 2013


Clock speed: 4 Ghz
Bus width: 64 bits
Number of transistors: 1.86 billion
Feature size(μm): 22
Addressable memory: 64 GB
Cache: 1.5 MB L2/15 MB 13
Number of core: 6

i7-950 Lanzamiento: 2008


Clock speed: 3.06-3.33 Ghz
Bus width: 64 bits
Number of transistors: 731 million
Feature size(nm): 45
Addressable memory: 24 GB
Cache: 8 MB
Number of core: 4, 8 threads.

I7-10700K Lanzamiento: 2019


Clock speed: 3.8-5.2 Ghz
Bus width: 64 bits
Number of transistors: 189 million
Feature size(nm): 14
Addressable memory: 128 GB
Cache: 30 MB
Number of core: 8, 16 threads.

Conclusiones y comentarios

Es interesante como se organiza una computadora a tan bajo nivel, y aun mas lo que se
puede crear con todos estos componentes que detrás de todos son operaciones aritméticas
básicas y lógicas, me sorprende que en tan poco tiempo se haya desarrollado tanta
tecnología en esta área y aún más lo que podrá ser en el futuro.

Dificultades en el desarrollo

Me fue un poco difícil comprender el ancho de los buses de datos, pero haciéndolo a paso y
con ayuda del documento de apoyo siento que logre comprender y realizar la actividad
correctamente.

Referencias

Stallings, W. ORGANIZACION Y ARQUITECTURA DECOMPUTADORES (7th ed.). Pearson


HispanoAmerica Contenido. https://uabc.vitalsource.com/books/9788489660823.

Recuerden que en esta clase se utiliza el sistema binario, lo que significa que al tener la
expresión 1K esta será igual a 1024 unidades.

También podría gustarte