TP Nº2 Transistores de Efecto de Campo

Introducción:

El transistor de efecto de campo (FET) es un dispositivo de tres terminales que se utiliza en varias aplicaciones
que coinciden, en gran medida, con las del transistor BJT.
Las diferencias principales entre los dos tipos de transistor radican en el hecho de que:
El transistor BJT es un dispositivo controlado por corriente, como se ilustra en la figura 6.1a, en tanto que el
transistor JFET es un dispositivo controlado por voltaje, como se muestra en la figura 6.1b.
En otras palabras, la corriente IC en la figura 6.1a es una función directa del nivel de IB. Para el FET la corriente
ID será una función del voltaje VGE aplicado al circuito de entrada como se muestra en la figura 6.1b. En cada
caso la corriente del circuito de salida la controla un parámetro del circuito de entrada: en un caso un nivel de
corriente, y en el otro un voltaje aplicado.
Así como hay transistores bipolares npn y pnp, también existen transistores de efecto decampo de canal n y
de canal p. Sin embargo, es importante tener en cuenta que el transistor BJT es un dispositivo bipolar; el
prefijo “bi” indica que el nivel de conducción es una función de dos portadores de carga, electrones y huecos.
El FET es un dispositivo unipolar que depende no sólo tanto de la conducción de electrones (canal n) como de
la condición de huecos (canal p).

Para el FET las cargas presentes establecen un campo

eléctrico, el cual controla la ruta de conducción del circuito de salida sin que requiera un contacto directo
entre las cantidades de control y las controladas. Cuando se introduce un dispositivo con muchas aplicaciones
semejantes al que se introdujo, hay una tendencia natural a comparar algunas de la características generales
Uno de las características más importantes del FET es su alta impedancia de entrada. A un nivel de 1 M a
varios cientos de megaohms excede por mucho los niveles de resistencia de entrada típicos de las
configuraciones del transistor BJT, lo que es una característica muy importante en el diseño de amplificadores
de CA lineales. Por otra parte, el transistor BJT es mucho más sensible a los cambios de la señal aplicada. Dicho
de otro modo, la variación de la corriente de entrada, en general, es mucho mayor para los BJT que para los
FET con el mismo cambio del voltaje aplicado.
Por esta razón:
Las ganancias de voltaje de CA típicas para amplificadores de BJT son mucho mayores que para los FET.
En general:
Los FET son más estables a la temperatura que los BJT, y en general son más pequeños que los BJT, lo que los
hace particularmente útiles en chips de circuitos integrados (CI).
Las características de construcción de algunos FET, sin embargo, pueden hacerlos más sensibles al manipuleo
que los BJT.
Tipos de FET:
El transistor de efecto de campo de unión (JFET), el transistor de efecto de campo semiconductor de óxido
metálico (MOSFET), y el transistor de efecto de campo semiconductor metálico (MESFET). La categoría MOSFET
se divide aún más en tipos de empobrecimiento y enriquecimiento, que describiremos a continuación.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°1
El transistor MOSFET ha llegado a ser uno de los dispositivos más importantes utilizados en el diseño y
construcción de circuitos integrados para computadoras digitales. Su estabilidad térmica y otras características
generales hacen que sean extremadamente populares en el diseño de circuitos de computadora. Sin embargo,
por ser un elemento discreto confinado en un contenedor acopado, requiere un manejo cuidadoso (el cual
analizaremos en una sección posterior). El MESFET es un desarrollo más reciente y aprovecha al máximo la
ventaja de las características de alta velocidad del GaAs como material semiconductor base. Aun cuando en la
actualidad es la opción más cara, el tema del costo a menudo es superado por la necesidad de mayores
velocidades en diseños de radiofrecuencia y de computadoras.
CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET:
El JFET es un dispositivo de tres terminales con una terminal capaz de controlar la corriente entre las otras dos.
La construcción básica del JFET de canal n se muestra en la figura 6.3. Observe que la parte principal de la
estructura es el material tipo n, el cual forma el canal entre las capas incrustadas de material p. La parte
superior del canal tipo n está conectada mediante un contacto óhmico a un material conocido como drenaje
(D), en tanto que el extremo inferior del mismo material está conectado mediante un contacto óhmico a una
terminal conocida como fuente (S). Los dos materiales tipo p están conectados entre sí y a la terminal de
compuerta (G). En esencia, por consiguiente, el drenaje y la fuente están conectados a los extremos del canal
tipo n y la compuerta a las dos capas de material tipo p. Sin potenciales aplicados, el JFET tiene dos uniones p-
n en condiciones sin polarización. El resultado es una región de empobrecimiento en cada unión, como se
muestra en la figura 6.3, la cual se asemeja a la misma región de un diodo en condiciones sin polarización.
Recuerde también que una región de empobrecimiento no contiene portadores libres, y por consiguiente es
incapaz de conducir.

VGS= 0 V, VDS algún valor positivo

En la figura 6.5 se aplica un voltaje positivo VDS a través del canal y la compuerta está conectada directamente
a la fuente para establecer la condición VGS = 0 V. El resultado son una compuerta y una fuente al mismo
potencial y una región de empobrecimiento en el extremo bajo de cada material p similar a la distribución de
las condiciones sin polarización de la figura 6.3. En el instante en que se aplica VDD (=VDS), los electrones son
atraídos hacia el drenaje y se establece la corriente convencional ID con la dirección definida de la figura 6.5.
La trayectoria del flujo de carga revela claramente que las corrientes a través del drenaje y la fuente son
equivalentes (ID = IS). En las condiciones de la figura 6.5, el flujo de la carga está relativamente desinhibido y
limitado sólo por la resistencia del canal n entre la fuente y el drenaje.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°2
Conforme el voltaje VDS aumente de 0 V a algunos volts, la corriente también lo hará de acuerdo con la ley de
Ohm y en la figura 6.7 se mostrará la gráfica de ID con VDS. La pendiente constante relativa de la gráfica revela
que en la región de valores bajos de VDS, la resistencia en esencia es constante. A medida que VDS se
incrementa y se aproxima un nivel conocido como Vp en la figura 6.7, las regiones de empobrecimiento de la
figura 6.5 se ensanchan, lo que reduce notablemente el ancho del canal. La ruta reducida de conducción hace
que la resistencia se incremente, y ocurra la curva en la gráfica de la figura 6.7. Cuanto más horizontal sea la
curva, más alta será la resistencia, lo que indica que la resistencia se está acercando a un valor “infinito” de
ohms en la región horizontal.

La corriente máxima se define como IDSS y ocurre

cuando VGS 0 V y VDS |Vp|, como se muestra en la figura 6.5a.
Para los voltajes de la compuerta a la fuente VGS menores que (más negativos que) el nivel de
estrangulamiento, la corriente de drenaje es de 0 A (ID 0 A), como en la figura 6.15b.
Para todos los niveles de VGS entre 0 V y el nivel de estrangulamiento, la corriente ID oscilará entre IDSS y 0
A, respectivamente, como en la figura 6.15c.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°3
Características de Transferencia:
Para el transistor BJT la corriente de salida IC y la corriente de control de entrada IB están relacionadas por
beta, la cual se considera constante para el análisis que se va a realizar. En forma de ecuación:

En la ecuación (6.2) se da una relación lineal entre IC e IB. Si se duplica el nivel de IB, IC también lo hará.
Desafortunadamente, esta relación lineal no existe entre las cantidades de salida y entrada de un JFET. La
ecuación de Shockley define la relación entre ID y VGS.

El término al cuadrado en la ecuación produce una relación

no lineal entre ID y VGS, la cual genera una curva que crece exponencialmente con la magnitud decreciente de

Curva de transferencia:

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°4
 Sintetizando:

Cuando VGS Vp 4 V, la corriente de drenaje es de 0 mA, y define otro punto en la curva de transferencia. Es
decir:

Hoja de especificaciones (JFET):

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°5
Características eléctricas

Las características eléctricas incluyen el nivel de Vp en las características “apagado” e IDSS en las
características “encendido”. En este caso el intervalo de Vp = VGS(apagado) es de -0.5 V a -6.0 V y el de IDSS
de 1 mA a 5 mA. El hecho de que ambos varíen de un dispositivo a otro con la misma placa de fabricante se
deberá considerar en el proceso de diseño.

Región de operación

Esta hoja de especificaciones y la curva definida por los niveles de estrangulamiento en cada nivel de VGS
definen la región de operación de amplificación lineal en las características de drenaje como se muestra en la
figura 6.24. La región óhmica define los valores mínimos permisibles de VDS en cada nivel de VGS y VDSmáx
especifica el valor máximo para este parámetro. La corriente de saturación IDSS es la corriente de drenaje
máxima y el nivel de disipación de potencia máximo define la curva trazada como se describió para
transistores BJT. La región sombreada resultante es la región de operación normal para un diseño de
amplificador.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°6
Mosfet tipo empobrecimiento:

El nombre MOSFET significa transistor de efecto de campo semiconductor de oxido metálico. Como hay
diferencias en las características y operación de los diferentes tipos de MOSFET, se abordan en secciones
distintas. En ésta examinamos el MOSFET tipo empobrecimiento, cuyas características son parecidas a las de
un JFET entre las condiciones de corte y saturación con IDSS y también adicionalmente tiene las características
que se extienden hasta la región de polaridad opuesta de VGS.

Construcción básica

La construcción básica del MOSFET tipo empobrecimiento de canal n aparece en la figura 6.27. Se forma una
placa de material tipo p a partir de una base de silicio y se conoce como sustrato. Es la base sobre la cual se
construye el dispositivo. En algunos casos, el sustrato se conecta internamente a la terminal de fuente. Sin
embargo, muchos dispositivos individuales cuentan con una terminal adicional etiquetada SS, lo que produce
un dispositivo de cuatro terminales, como el de la figura 6.27. La fuente y el drenaje están conectados
mediante contactos metálicos a regiones tipo n dopadas vinculadas a un canal n como se muestran en la
figura. También la compuerta está conectada a una superficie de contacto metálica aunque permanece aislada
del canal n por una capa de bióxido de silicio (SiO2) muy delgada. El SiO2 es un tipo de aislante conocido como
dieléctrico, el cual establece campos eléctricos opuestos (como lo indica el prefijo di) dentro del dieléctrico
cuando se expone a un campo externamente aplicado. El hecho de que la capa de SiO2 sea una capa aislante
significa que: No hay una conexión eléctrica entre la terminal de compuerta y el canal de un MOSFET.
Además: La capa aislante de SiO2 en la construcción de un MOSFET es la responsable de la muy deseable
alta impedancia de entrada del dispositivo.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°7
MOSFET tipo empobrecimiento de canal p:

La construcción de un MOSFET tipo empobrecimiento de canal p es exactamente a la inversa de la que

aparece en la figura 6.27. Es decir, ahora el sustrato es tipo n y el canal tipo p, como se muestra en la figura
6.32a. Las terminales no cambian, pero las polaridades del voltaje y las direcciones de corriente se invierten,
como se muestra en la misma figura. Las características de drenaje aparecerían exactamente como en la figura
6.29, pero VDS con valores negativos, e ID valores positivos como se indica (puesto que ahora la dirección
definida está invertida), y VGS con las polaridades opuestas como se muestra en la figura 6.32c. La inversión
en VGS dará una imagen de espejo (con respecto al eje ID) para las características de transferencia como se
muestra en la figura 6.32b. En otras palabras, la corriente de drenaje se incrementará desde el valor de corte
con VGS = Vp en la región positiva de VGS hasta IDSS y luego continuará incrementándose con los valores
negativos crecientes de VGS. La ecuación de Shockley sigue siendo aplicable y sólo requiere que se coloque el
signo correcto tanto para VGS como para Vp en la ecuación.

Símbolos:

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°8
Hoja de especificaciones:

Mosfet tipo
enriquecimiento:

La curva de transferencia no está definida por la ecuación de Shockley y la corriente de drenaje ahora es la de
corte hasta que el voltaje de la compuerta a la fuente alcance una magnitud específica. En particular, el
control de corriente en un dispositivo de canal n ahora se ve afectado por un voltaje positivo de la compuerta
a la fuente en lugar de por los voltajes negativos encontrados en los JFET decanal n y en los MOSFET tipo

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°9
empobrecimiento de canal n.

Construcción básica:

Se forma una losa de material p con una base de silicio y de nuevo se conoce como sustrato. Como con el
MOSFET tipo empobrecimiento, el sustrato en ocasiones se conecta internamente a la terminal fuente, en
tanto que en otros casos se pone a la disposición una curva terminal para el control externo de su nivel de
potencial. La fuente y el drenaje se conectan de nuevo mediante contactos metálicos a regiones tipo n
dopadas, pero observe que en la figura 6.35 no hay un canal entre las dos regiones tipo n dopadas. Ésta es la
diferencia principal entre la construcción de los MOSFET tipo empobrecimiento y los tipo enriquecimiento: la
ausencia de un canal como componente construido del dispositivo. La capa de SiO2 sigue presente para aislar
la plataforma metálica de la compuerta de la región entre el drenaje y la fuente pero, ahora, simplemente está
separada de una sección del material tipo p. En suma, por consiguiente, la construcción de un MOSFET tipo
enriquecimiento es muy parecida a la del MOSFET tipo empobrecimiento excepto porque no hay un canal
entre el drenaje y la fuente.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°10
MOSFET tipo enriquecimiento de canal p:

La construcción de un MOSFET tipo enriquecimiento de canal p es exactamente a la inversa de la que aparece

en la figura 6.35, como se muestra en la figura 6.41a. Es decir, ahora hay un sustrato tipo n y regiones tipo n
dopadas bajo las conexiones del drenaje y la fuente. Las terminales no cambian, pero todas las polaridades del
voltaje y las direcciones de la corriente se invierten. Las características de drenaje aparecerán como se
muestra en la figura 6.41c, con niveles crecientes de corriente a consecuencia de los valores cada vez más
negativos de VGS. Símbolos, hojas de especificaciones y construcción de la cápsula.

Símbolos:

Hoja de especificaciones:

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°11
MANEJO DEL MOSFET:

El voltaje máximo de la compuerta a la fuente normalmente viene en la lista de valores máximos del
dispositivo. Un método de asegurarse de que este voltaje no sea excedido (tal vez por efectos
transitorios) con cualquier polaridad es introducir dos diodos Zener, como se muestra en la figura
6.45. Los Zener se conectan espalda con espalda como protección contra cualquier polaridad. Si
ambos son Zeners de 30 V y aparece un transitorio positivo de 40 V, el Zener de menor valor se
“encenderá” a 30 V y el mayor se encenderá con una caída de 0 V (idealmente, para la región de
“encendido” positiva de un diodo semiconductor) a través del otro diodo. El resultado es un máximo
de 30 V para el voltaje de la compuerta a la fuente. Una desventaja introducida por la protección
Zener es que la resistencia en la situación de apagado de un diodo Zener es menor que la
impedancia de entrada establecida por la capa de SiO2.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°12
El resultado es una reducción en la resistencia de entrada pero, aun así, sigue siendo lo bastante
alta para la mayoría de las aplicaciones. Así pues, muchos de los dispositivos distintos ahora tienen
protección Zener para que algunas de las cuestiones antes citadas no provoquen problemas. Sin
embargo, sigue siendo mejor proceder con cuidado cuando se manejen dispositivos de MOSFET
distintos.

VMOS

Una de las desventajas del MOSFET típico son los niveles de manejo de potencia reducidos (en
general, menores que 1 W) comparados con los transistores BJT. Esta deficiencia para un dispositivo
con tantas características positivas se puede mitigar si se cambia el modo de construcción de uno de
naturaleza plana como el de la figura 6.27 a uno con estructura vertical como se muestra en la figura
6.46. El término vertical se debe sobre todo a que ahora el canal se formó en la dirección vertical en
vez de la horizontal como en el caso del dispositivo plano. Sin embargo, el canal de la figura 6.46
también tiene la apariencia de una “V” tallada en la base del semiconductor, la que a menudo sobre
sale como una característica para memorizar el nombre del dispositivo. La construcción de la figura
6.46 es un tanto sencilla porque no incluye algunos de los niveles de transición de dopado, pero sí
permite describir las facetas más importantes de su operación.

Como las longitudes decrecientes del canal reducen los niveles de resistencia, el nivel de disipación
de potencia del dispositivo (potencia perdida en forma de calor) a niveles de corriente de operación
se reducirá.

Una importante característica adicional de la construcción vertical es:

Los VMOS FET tienen un coeficiente de temperatura positivo, el cual combate la posibilidad de
desbordamiento térmico. Si la temperatura de un dispositivo se debe incrementar debido el medio
circundante o a las corrientes del dispositivo, los niveles de resistencia se incrementarán causando
una reducción en la corriente de drenaje en lugar de un aumento como sucede para un dispositivo
convencional.

Los niveles almacenados de carga reducidos aceleran los tiempos de conmutación para la
construcción de VMOS, comparados con los de la construcción plana convencional. De hecho, los
dispositivos VMOS en general tienen tiempos de conmutación de menos de la mitad de los del
transistor BJT típico.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°13
CMOS

La configuración se conoce como una disposición de MOSFET complementaria (CMOS); tiene gran
aplicación en el diseño de lógica de computadora. La relativamente alta impedancia de entrada, las
rápidas velocidades de conmutación y los bajos niveles de potencia de operación de la configuración
CMOS, han dado por resultado una disciplina totalmente nueva conocida como diseño de lógica
CMOS. Un uso muy efectivo de la configuración complementaria es un inversor, un inversor es un
elemento lógico que “invierte” la señal aplicada. Es decir, si los niveles lógicos de operación son de 0
V (estado 0) y de 5 V (estado 1), un nivel de entrada de 0 V producirá un nivel salida de 5 V y
viceversa.

Mosfet

Las barreras Schottky son barreras establecidas mediante la depositación de un metal como el
tungsteno sobre un canal de tipo n. El uso de una barrera Schottky en la compuerta es la diferencia
principal de los MOSFET tipo empobrecimiento o tipo enriquecimiento, los cuales emplean una
barrera aislante entre el contacto metálico y el canal tipo p.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°14
La ausencia de una capa aislante reduce la distancia entre la superficie de contacto metálica de la
compuerta y la capa semiconductora, lo que reduce el nivel de capacitancia parásita entre las dos
superficies (recuerde el efecto de la distancia entre las placas de un capacitor y su capacitancia
terminal). El resultado del bajo nivel de capacitancia es una sensibilidad reducida a altas frecuencias
(ya que se produce un efecto de cortocircuito), el cual soporta aún más la alta movilidad de los
portadores en el material de GaAs. La compuerta está conectada de manera directa a un conductor
metálico que yace directamente entre el canal n entre las terminales de la fuente y el drenaje.

MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°15
MATERIA: TP Nº2 – Transistores de efecto de campo CURSO: 6°2°

NOTA
NOMBRE: LEANDRO Videla TP N°
H N°16