Tema 5 X 2

Circuitos Lógicos Circ. Lógicos Combinacion.
Tema 5: Circuitos Lógicos

Combinacionales
Objetivo terminal: Analizar y diseñar circuitos
lógicos combinacionales de aplicación
practica.
Contenido:
1. Circuitos Aritméticos.
2. Convertidores de Códigos.
3. Decodificadores y Multiplexores.
Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán
1. Circuitos Aritméticos.
1.1 Sumadores Binarios
1.2 Restadores Binarios
1.3 Comparadores Binarios
Objetivo Especifico: Diseñar circuitos que realicen
operaciones aritméticas binarias.
1
1.1 Sumadores Binarios.

Ya vimos como realizar operaciones aritméticas en el en sistema
binario, ahora podemos diseñar los circuitos basándonos en sus tablas.
a b s c
a s
0 0 0 0 sumador
c
b
0 1 1 0
1 0 1 0 s = ∑ (1,2 ) = a.b + a.b = a ⊕ b
1 1 0 1
c= ∑ (3 ) = a.b
1111 Pero no funciona para este caso
1101
1011+
-----------------------------------------
Medio Sumador
11000 El circuito funciona para este caso

Para poder realizar una suma de dos bit’s completo se deben tomar en
cuenta los acarreos de entrada y salida (ci y co) como vemos:
ci a b s co a
Sumador
s
0 0 0 0 0 b
Completo co
0 0 1 1 0 ci
0 1 0 1 0
0 1 1 0 1
ci ab 00 01 11 10 ci ab 00 01 11 10
1 0 0 1 0 0 0 1 0 1 0 0 0 1 0
1 0 1 0 1 1 1 0 1 0 1 0 1 1 1
1 1 0 0 1
s = ci .a.b + ci .a.b + ci .a.b + ci .a.b co = a.b +c i .b + ci .a
1 1 1 1 1
s = a ⊕ b ⊕ ci
2

Al implementar el circuito nos quedaría de la forma siguiente:
s = a ⊕ b ⊕ ci
co = a.b + c i .b + ci .a
Ci
a S
b
∑
Co
Bloque Sumador
Sumador Completo

Al implementar el circuito nos quedaría de la forma siguiente:
Sumador 4 bits Ci CI Sumador 4 bits
a0 s0
b0 ∑
co
ci
a1 s1
b1 ∑
co
ci
a2 s2
b2 ∑
co
ci
a3 s3
b3 ∑
Co
3

Implementar el circuito en un simulador, comprobar su funcionamiento.
Comprobar
la operación
1
0010
0011+
-----------------------------------------
00101
Sumador 4 bits
1.2 Restadores Binarios.

Para diseñar un restador podriamos aplicar la misma tecnica anterior,
sin embargo si usamos la ‘1’
Restador 4 bits
tecnica del complemento a la
a s
base podemos restar sumando: 0 0
b ∑ b0
co
Resta Suma en compl. ci
a1 s1
a 1010 a 1010 ∑
b1
b 0101- b 0101- co
----------------------------------- -----------------------------------
ci
0101 s
a2 s2
b 1 0 1 0 compl. a 1
b2 ∑
Ci 1 co
-----------------------------------
ci
1 0 1 1 compl. a 2 a3 s3
a 1010+
---------------------------------------- b3 ∑
Co 10101 s Co
4
1.2 Restadores Binarios.

Implementar el circuito en un simulador, comprobar su funcionamiento.
Comprobar
la operación
a 1010
b 0101-
-----------------------------------
0101 s
Restador 4 bits
1.2 Sumador-Restador Binario.

Si cambiamos los inversores por X-OR, obtenemos un sumador-
restador, el cual podemos comprobar en el simulador.
Comprobar
11
0110
0111+
-----------------------------------------
1101
1100
0011- Sumador-Restador
-----------------------------------
1001
5
1.3 Sumador BCD.

La suma decimal se puede realizar a partir de sumas binarias, al
sumar 6 al resultado cuando este sea mayor de 9, este procedimiento
se conoce como corrección BCD.
Hex Suma, Cy C1 C2
0 0000 1 0 1
Hex. Binario Hex. Binario
1 0001 1 0 1
2 0010 1 0 1
5 0101 9 1001 3 0011 0 0 0
5+ 0 1 0 1 + C1 8+ 1 0 0 0 + C2 4 0100 0 0 0
------------- ----------------------------------- ------------- -----------------------------------
5 0101 0 0 0
0A 01010 resultado > 9 11 10001 res.< 9, acarreo 6 0110 0 0 0
6+ 0110 corrección BCD 6+ 0110 corrección BCD 7 0111 0 0 0
------------- ----------------------------------- ------------- -----------------------------------
8 1000 0 0 0
10 10000 resultado BCD 17 10111 resultado BCD 9 1001 0 0 0
A 1010 0 1 0
B 1011 0 1 0
Para hacer un circuito que realice sumas BCD C 1100 0 1 0
necesitamos construir un circuito que detecte D

E
1101
1110
0
0
1
1
0
0
cuando el resultado es mayor a 9. F 1111 0 1 0
1.3 Sumador BCD.

La tabla se muestran las 2 posibles correcciones BCD, el circuito sera:
Hex Suma, Cy C1 C2 Mapa K para C1
0 0000 1 0 1 D1D0
D3D2 00 01 11 10
1 0001 1 0 1
2 0010 1 0 1 00 0 0 0 0 C1 = D3 .D2 + D3 .D1
3 0011 0 0 0
01 0 0 0 0 C1 = D3 .(D2 + D1 )
4 0100 0 0 0
5 0101 0 0 0 11 1 1 1 1
6 0110 0 0 0 C 2 = Cy
7 0111 0 0 0
10 0 0 1 1
8 1000 0 0 0
9 1001 0 0 0 C = C 1 + C 2 = D 3 .( D 2 + D1 ) + Cy
A 1010 0 1 0
B 1011 0 1 0
C 1100 0 1 0
D 1101 0 1 0
E 1110 0 1 0
F 1111 0 1 0
6
1.3 Sumador BCD.

Implemente el Circuito sumador BCD de 2 dígitos en el Simulador.
1.3 Comparadores Binarios.

Planteamos la tabla de verdad de un comparador de 1 bit.
a b a>b a=b a<b a = b ⇒ f= = a ⊕ b

0 0 0 1 0 a
b f=
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0 a
b f=
a > b ⇒ f > = a.b a < b ⇒ f < = a .b

a a f<
b f> b
7
1.3 Comparadores Binarios.

Realizar la simulación del siguiente comparador de 4 bits,
2.Convertidores de Códigos.
2.1 BCD a 7 segmentos
2.2 Código Gray
2.3 Detector de Paridad
Objetivo Especifico: Analizar aplicaciones con

convertidores de códigos binarios.
8
2.1 BCD a 7 segmentos.

Ya vimos como convertir un numero BCD para ser visualizado en un
display de 7 segmentos, esta función la conseguimos integrada en el
CI 7447.
Display 7
Numero BCD Convertidor segmentos
BCD a
7seg.
(7447)
Existen otros CI como: 7448, 4056 y 4511. Los cuales cumplen

funciones lógicas similares.

La interconexión física seria similar a como se muestra, las diferencias
pueden estar en la alimentación y la polarización de los diodos LED’s.
9

Los diodos pueden estar interconectados en forma de ánodo común o
en forma de cátodo como se muestra en las figuras.
Anodo Común
a b c d e f g
a b c d e f g
Cátodo Común
Como se observa en la figura, la polarización de los diodos es con el

común y uno de los terminales (a-f).

En el simulador podemos probar el funcionamiento del decodificador
con la implementación del siguiente circuito.
10
2.2 Código Gray.

La conversión de binario a código Gray la observamos en la tabla.
Hex B3B2B1B0 G3G2G1G0
0 0000 0000 Una de las posibles soluciones para la
1 0001 0001
2 0010 0011
implementación, seria la siguiente.
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
A 1010 1111
B 1011 1110
C 1100 1010
D 1101 1011
E 1110 1001
F 1111 1000
2.2 Código Gray.
11
2.3 Detector de Paridad.

El calculo de bit de paridad es muy sencill0 a partir de compuertas X-
OR, conectando en cascada se pueden construir los generadores:
Generador de Paridad Impar
Generador de Paridad Par
3. Decodificadores y Multiplexores.
3.1 Decodificadores Binarios
3.2 Codificadores Binarios
3.3 Aplicaciones de Decodificadores
3.4 Multiplexores
3.5 Demultiplexores
3.6 Conmutador de línea
Objetivo Especifico: Utilizar las funciones y
aplicaciones de los decodificadores y multiplexores.
12
3.1 Decodificadores Binarios.

Los Decoficadores son circuitos de N entradas y 2N salidas, los cuales
seleccionan una línea de salida dependiendo del numero de la entrada.
0
A DEC
1
B 2x4 2
3
Decodificador 2x4

Un ejemplo de decodificador 2 entradas y 4 salidas, con habilitación.
S0
A DEC
S1
B 2x4 S2
G S3
habilitación G
13

A partir de decodificadores de 2x4 podemos construir decodificadores
de 3x8, utilizando la señal de habilitación, como en la figura:
A S0
DEC
B S1
0
A 2x4 S2
1 G
B S3
2
DECO
C 3
3x8 4 A A S4
DEC
B S5
5
B 2x4 S6
6 G
C S7
7
Asi mismo podemos construir decodificadores de 4x16 y mayores.
3.2 Codificadores Binarios.

Los codificadores realizan la función contraria a los decodificadores,
con 2N entradas y N salidas, la salida indica la entrada seleccionada.
E3 E2 E1 E0 B A
0 0 0 0 1 0 0
A
1 COD 0 0 1 x 0 1
B 0 1 x x 1 0
2 4x2
1 x x x 1 1
3
0 0 0 0 0 0
Codificador 4x2
14

Agregando una salida Gs podemos detectar cuando una entrada es
activa y resolver el problema.
E3 E2 E1 E0 B A Gs
0
A 0 0 0 1 0 0 1
1 COD
4x2
B 0 0 1 x 0 1 1
2
0 1 x x 1 0 1
3 Gs
1 x x x 1 1 1
0 0 0 0 0 0 0
Codificador 4x2

Agregando una salida Gs podemos detectar cuando una entrada es
activa y resolver el problema. E3 E2 E1 E0 En B A Gs
0 0 0 1 1 0 0 1
E0 A 0 0 1 x 1 0 1 1
E1 COD
4x2
B 0 1 x x 1 1 0 1
E2
1 x x x 1 1 1 1
E3 Gs
0 0 0 0 1 0 0 0
En x x x x 0 0 0 0
Codificador 4x2
15

Igualmente se puede diseñar codificadores de mayor tamaño:
Codificadores 8x3
E0
S2
E1
E2 S1
E3 COD
S0
E4 8x3
Gs
E5
E6
E7
Ei
Así mismo se puede tener decodificadores de 16x4 y mayores.

Igualmente se puede diseñar codificadores de mayor tamaño:
Codificadores 8x3
E0
S2
E1
E2 S1
E3 COD
S0
E4 8x3
Gs
E5
E6
E7
Ei
Así mismo se puede tener decodificadores de 16x4 y mayores.
16
3.3 Aplicaciones de Decodificadores.

Codificadores y Decodificadores
0 0
1 A A 1
2 B B 2
3 3
C C
4 4
5 5
6 El número de líneas 6
7 queda reducido 7
Botonera de ascensor
17
BUS DE
DIRECCIONES BUS DE DATOS
Memoria ROM con 8 datos

(tamaño del dato 4 bits)

Control de pantallas de display´s y pantallas de LED’s:
Código 7seg.
Numero BCD BCD

a
7seg.
Control mo
E0 m1
E1 2x4 m3
m4
18
3.4 Multiplexores.
Los Multiplexores son circuitos con 2N entradas y 1 salida, la salida
depende de las N señales de control o selección, y toma el valor de la
entrada seleccionada por las N señales de control.
Multiplexor
Selector
2N entradas
2N - 1
1 salida salida
entradas
N control
Se usa como conmutador de líneas en conjunto con un demultiplexores
3.4 Multiplexores.
Multiplexor o multiplexador de 4 a 1 y su circuito equivalente.
19
3.4 Multiplexores.
A partir de multiplexores sencillos podemos construir mas complejos.
3.5 Demultiplexores.
Los demultiplexores son análogos a los multiplexores con 1 entradas y
2N salidas, las salidas depende de las N señales de control o selección,
toman el valor de la entrada cuando lo indican las señales de control.
Demultiplexor
Selector
1 entrada
1 - 2N
entrada
2N salidas
salidas
N control
Se usa como conmutador de líneas en conjunto con un multiplexor
20
3.5 Demultiplexores.
Demultiplexores típicos de 1-4 y de 1-8, con sus tablas de verdad.
Y0
A Y1
B Y2
Demux Y3
C Y4
1-8
Y5
Y6
G Y7
3.5 Conmutador de línea con Mux-Demux.

Un conmutador de linea con un multiplexor y un demultiplexor.
2N entradas
1 entrada
Mux Demux
1 salida
2N salidas
N señales de control
2N entradas 1 salida 1 entrada 2N salidas
21

Tema 5 X 2

Cargado por

Copyright:

Formatos disponibles

Tema 5 X 2

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 5 X 2

Cargado por

Copyright:

Formatos disponibles

Circuitos Lógicos Circ. Lógicos Combinacion.

Tema 5: Circuitos Lógicos

Circuitos Lógicos Circ. Lógicos Combinacion.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.1 Sumadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

1.1 Sumadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.1 Sumadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

1.1 Sumadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.1 Sumadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

1.2 Restadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.2 Restadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

1.2 Sumador-Restador Binario.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.3 Sumador BCD.

necesitamos construir un circuito que detecte D

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

1.3 Sumador BCD.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.3 Sumador BCD.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

1.3 Comparadores Binarios.

a b a>b a=b a<b a = b ⇒ f= = a ⊕ b

a > b ⇒ f > = a.b a < b ⇒ f < = a .b

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

1.3 Comparadores Binarios.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

Objetivo Especifico: Analizar aplicaciones con

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

2.1 BCD a 7 segmentos.

Existen otros CI como: 7448, 4056 y 4511. Los cuales cumplen

Circuitos Lógicos Circ. Lógicos Combinacion.

2.1 BCD a 7 segmentos.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

2.1 BCD a 7 segmentos.

Como se observa en la figura, la polarización de los diodos es con el

Circuitos Lógicos Circ. Lógicos Combinacion.

2.1 BCD a 7 segmentos.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

2.2 Código Gray.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

Circuitos Lógicos Circ. Lógicos Combinacion.

2.2 Código Gray.

Universidad de Oriente Dpto Tecnología - Electrónica Prof. José Guzmán

2.3 Detector de Paridad.

Generador de Paridad Impar