UNIVERSIDAD NACIONAL MAYOR DE

SAN MARCOS

FACULTAD DE INGENIERÍA ELECTRÓNICA Y

ELÉCTRICA

INFORME FINAL

SÍNTESIS DE CIRCUITOS SECUENCIALES

SÍNCRONOS - RECONOCEDORES DE
SECUENCIA

LABORATORIO DE SISTEMAS DIGITALES

ÍNDICE

I. OBJETIVOS DEL EXPERIMENTO……………………………………………...3

II. MÉTODOS Y DATOS……………………………………………………………....3
III. ANÁLISIS DE DATOS …………………………………………………………….12
IV. CONCLUSIONES…………………………………………………………………..13
V. REFERENCIAS…………………………………………………………………….13

1
 I. OBJETIVOS DEL EXPERIMENTO
● Diseñar, implementar y comprobar el funcionamiento de un circuito secuencial
síncrono que detecta una secuencia de bits.

II. MÉTODOS Y DATOS

Se pide diseñar un circuito síncrono con Flip Flops tipo JK, en donde por cada
paquete de 3 bits de unos lógicos se genere en la salida un 1 lógico. Ejemplo:
Secuencia en X = 0 1 1 1 0 1 1 1 1 1 1
Salida: Z=00010001001
Para resolver el problema primero se diseña el diagrama de estados para saber cómo
se comporta el circuito.

2
 Fig 1. Diagrama de estados para el circuito a diseñar

Usando el diagrama diseñado de la figura 1 entonces se puede realizar la tabla de

estados.

TABLA 1
Tabla de estados del circuito a diseñar
X
Estado z
0 1

A A B 0

B A C 0

C A D 0

D A B 1

Usando la Tabla 1 como referencia entonces se debe asignar valores a los estados
mostrados. Convenientemente se asignan los siguientes valores: A=00, B=01, C=10 y D=11.
con estos valores entonces se puede obtener la tabla de transición de estados.

TABLA 2
Tabla de transición de estados del circuito
X
y0 y1 z
0 1

0 0 00 01 0

0 1 00 10 0

3
 1 0 00 11 0

1 1 00 01 1

Con la tabla de transición de estados entonces ya se puede determinar la ecuación de

salida en función de y0 y y1 mediante la tabla de Karnaugh

Fig 2. Método de Karnaugh para obtener la ecuación de salida.

Una vez obtenida la ecuación de salida entonces queda determinar la cantidad y tipo
de flip flop que se usará para diseñar el circuito.

Se observan 4 estados por lo que es suficiente con usar 2 flip flops. Además el
problema pide realizar el circuito con Flip Flop tipo JK.

Entonces se debe determinar las entradas que ingresarán a los flip flop JK para
obtener el estado siguiente de y0 y y; es decir Y0 y Y1. Entonces se ordenan los datos en la
tabla de verdad y luego se determina con el método de Karnaugh las ecuaciones que
ingresarán a las entradas.

TABLA 3
Tabla de verdad para determinar las ecuaciones de las entradas de los flip flops JK
X y0 y1 Y0 Y1 J0 K0 J1 K1

0 0 0 0 0 0 0 d 0 d

1 0 0 1 0 0 0 d d 1

2 0 1 0 0 0 d 1 0 d

3 0 1 1 0 0 d 1 d 1

4 1 0 0 0 1 0 d 1 d

5 1 0 1 1 0 1 d d 1

4
 6 1 1 0 1 1 d 0 1 d

7 1 1 1 0 1 d 1 d 0

Fig 3. Tablas de Karnaugh para hallar las ecuaciones de entrada de los Flip Flop JK

Una vez obtenida las ecuaciones ya se puede implementar el circuito y comprobar su

funcionamiento. Para la simulación del circuito se usa el software Proteus 8 Professional.

Se implementa el circuito usando dos flip flop tipo JK y las puertas AND y NAND
correspondientes a las ecuaciones de las entradas de los flip flops. Además se coloca un
circuito antirebote en las entradas del clock y un Led en la salida y0, y1 y z.

5
 Fig 4. Circuito obtenido después de realizar el análisis respectivo

Para determinar su funcionamiento se ingresará la siguiente secuencia de bits:

Secuencia en X = 1 0 1 1 1 0 1 1 1 1 1 1

Se ingresa en cada flanco de subida del clock un valor de X y se determinan los

valores de y0, y1 y z después de ingresada la secuencia correspondiente obteniéndose las
siguientes respuestas:

● En la secuencia X = 1

Fig 5. Respuesta del circuito en la secuencia correspondiente. y0=0 , y1=1 y z=0

● En la secuencia X = 1 0

Fig 6. Respuesta del circuito en la secuencia correspondiente. y0=0 , y1=0 y z=0

● En la secuencia X = 1 0 1

6
 Fig 7. Respuesta del circuito en la secuencia correspondiente. y0=0 , y1=1 y z=0

● En la secuencia X = 1 0 1 1

Fig 8. Respuesta del circuito en la secuencia correspondiente. y0=1 , y1=0 y z=0

● En la secuencia X = 1 0 1 1 1

7
 Fig 9. Respuesta del circuito en la secuencia correspondiente. y0=1 , y1=1 y z=0

● En la secuencia X = 1 0 1 1 1 0

Fig 10. Respuesta del circuito en la secuencia correspondiente. y0=0 , y1=0 y z=0

● En la secuencia X = 1 0 1 1 1 0 1

8
 Fig 11. Respuesta del circuito en la secuencia correspondiente. y0=0 , y1=1 y z=0

● En la secuencia X = 1 0 1 1 1 0 1 1

Fig 12. Respuesta del circuito en la secuencia correspondiente. y0=1 , y1=0 y z=0

● En la secuencia X = 1 0 1 1 1 0 1 1 1

9
 Fig 13. Respuesta del circuito en la secuencia correspondiente. y0=1 , y1=1 y z=1

● En la secuencia X = 1 0 1 1 1 0 1 1 1 1

Fig 14. Respuesta del circuito en la secuencia correspondiente. y0=0 , y1=1 y z=0

● En la secuencia X = 1 0 1 1 1 0 1 1 1 1 1

10
 Fig 15. Respuesta del circuito en la secuencia correspondiente. y0=1 , y1=0 y z=0

● En la secuencia X = 1 0 1 1 1 0 1 1 1 1 1 1

Fig 16. Respuesta del circuito en la secuencia correspondiente. y0=1 , y1=1 y z=1

Ordenando los datos anteriores se obtiene la siguiente tabla:

TABLA 4

11
 Verificación del funcionamiento del circuito
Entrada(x) 1 0 1 1 1 0 1 1 1 1 1 1

Clock
1 1 1 1 1 1 1 1 1 1 1 1
(Flanco
0 0 0 0 0 0 0 0 0 0 0 0
negativo)

Estado
A B A B C D A B C D B C D
actual

salida 0 0 0 0 0 1 0 0 0 1 0 0 1

III. ANÁLISIS DE DATOS

El circuito detector de secuencia a diseñar tiene la función que al recibir la secuencia
de tres bits 1 entonces la salida será un 1 lógico.

Para obtener el circuito se diseña el diagrama del circuito mostrado en la Figura 1. Se

crean 4 estados de manera que una vez que se confirma la secuencia de 3 bits 1 entonces la
salida , que hasta el momento era de 0, será de 1 lógico. También según la secuencia de bits
que se da en el ejemplo se observa que la secuencia no es traslapada, es decir que una vez
confirmada la secuencia necesaria para tener un 1 lógico, esta se reinicia por lo que es
necesario otros tres 1 lógicos para poder tener en la salida un nuevo 1 lógico.

Con el comportamiento del circuito definido y con el número de estados fijos se

diseña la tabla de estados(Tabla 1) y a partir de esta, dando valores a los estados, se obtiene la
tabla de transición (Tabla 2).

A partir de la tabla obtenida se obtiene la ecuación de salida del circuito usando el

método de Karnaugh (Figura 2). La ecuación de salida es z = y0y1.

El siguiente paso es diseñar el circuito con flip flop tipo JK. Para resolver esto se
construye la tabla lógica con variables de entrada X, y0 y y1. La variable de salida en la
Tabla 3 está determinada por los valores que debería tener la entrada de los Flip Flop JK.
Usando la tabla 3 se determina mediante el método de Karnaugh la ecuación de J0, K0, J1 y
K1.

Con las ecuaciones calculadas se procede a implementar el circuito usando el software

Proteus. Para diseñar el circuito solicitado se usan un par de flip flops JK, puertas lógicas
necesarias y un circuito antirrebote conectado a ambos clock ; además se coloca un LED en
cada salida para determinar el estado en el que se encuentra.

Se simula el circuito y se ingresan diversos valores para verificar su funcionamiento.

se obtienen las imágenes correspondientes a cada secuencia de datos ingresados donde se
muestra el estado en el que se encuentra y el valor de la salida ‘z’. Los valores que se
obtienen de la secuencia son mostrados en la Tabla 4.

12
 Se observa en la tabla que cada vez que la secuencia detecta un cero entonces vuelve
al estado A y conforme se vaya ingresando unos en la secuencia está cambiará de estado
conforme lo indicado en el diagrama de estados inicial. Los resultados del circuito simulado
corresponden al resultado de la secuencia que se solicitó.

IV. CONCLUSIONES
● Se usa la síntesis de circuitos para obtener el diagrama, tabla de estados y tabla de
transición del circuito a diseñar, con el fin de obtener ecuaciones que verifiquen el
cambio de estado del circuito así como la salida obtenida por cada estado.

● La secuencia de salida obtenida en la simulación corresponde a la secuencia esperada

lo que comprueba el funcionamiento correcto del circuito. Esto comprueba el correcto
diseño uso del método para obtener el circuito reconocedor de secuencia.

V. REFERENCIAS
1) Baena O. Carmen, Bellido D. Manuel Jesus, Molina C. Alberto, Parra F. Maria del
Pilar, Valencia B. Manuel, Problemas de Circuitos y Sistemas Digitales,
Departamento de Tecnología Electrónica, Universidad de Sevilla (2003).

2) Pablo Abad Pablo Prieto Torralbo (2019). Circuitos Lógicos Secuenciales. Disponible
en: https://ocw.unican.es/pluginfile.php/313/course/section/261/tema_04.pdf

3) Norberto Malpica (2015). Síntesis de circuitos secuenciales síncronos: Máquinas de

estados finitos. Disponible en:
http://www.cartagena99.com/recursos/alumnos/apuntes/Tema7_SED_1415%20(1).pd
f

13