Los flip-flops son circuitos capaces de permanecer en uno de dos estados estables. Su funcionamiento es similar al de un relevador de enganche.

Un pulso de entrada selecciona uno de los estados del flip-flop, el cual puede permanecer por tiempo indefinido. El siguiente pulso de entrada lleva al flip-flop al estado opuesto, que tambin es estable. Los dos estados opuestos se consideran estables porque es necesario aplicar un pulso de entrada para cambiar el nivel de la salida. Por consiguiente, un flip-flop es un dispositivo biestable, similar en su operacin a un circuito multivibrador biestable. La abreviatura para el flip-flop es FF. Los flip-flops son importantes en circuitos lgicos porque presentan caractersticas de memoria. Para cada pulso de entrada el circuito mantiene las condiciones de salida hasta la llegada del siguiente pulso de entrada. Debe notarse que las compuertas lgicas no tienen esta capacidad de memoria.

Flip-Flop maestro-esclavo Un flip flop maestro-esclavo se construye con dos flip flops, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La informacin de entrada es transmitida hacia el flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestro-esclavo que acaba de describirse hace que los cambios de estado coincidan con la transicin del flanco negativo del pulso.

FLIP-FLOP JK MAESTRO-ESCLAVO Flip-Flop disparado por flanco Otro tipo de flip flop que sincroniza el cambio de estado durante la transicin del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral especifico ( threshold level), las entradas son aseguradas y el flip flop no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.

FLIP-FLOP D DISPARADO POR FLANCO POSITIVO Algunos flip flops cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops disparados por flanco negativo. La distincin entre unos y otros se indicar con la presencia o ausencia de una negacin en la entrada de reloj como se muestra en la figura.

Parmetro de los Flip-Flops Adems de los parmetros caractersticos de la familia lgica a que pertenecen, como son niveles lgicos, fan-out., tc. Cabe destacar una serie de parmetros, ms o menos normalizados, relativos a la temporizacin de las diferentes seales que intervienen en la conmutacin de los flip-flops. De ellos cabe destacar los siguientes: 1. Tiempo de establecimiento (SET UP TIME). Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. 2. Tiempo de mantenimiento (HOLD TIME). Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. 3. Frecuencia mxima de reloj. Es la frecuencia mxima admisible de la seal de reloj que garantiza el fabricante. 4. Duracin del tiempo alto de reloj. Es el tiempo mnimo que debe durar la parte alta del impulso de reloj. 5. Duracin del tiempo bajo de reloj. Es el tiempo mnimo que debe durar la parte baja del impulso de reloj. 6. Tiempo bajo de PRESET Y CLEAR. Es el tiempo mnimo que debe activarse las entradas asncronas para garantizar su funcionamiento. 7. Tiempo de retardo o propagacin. Es el tiempo que transcurre desde el flanco activo del reloj que produce la conmutacin y el momento en que sta tiene lugar. Flip-Flop disparado por flanco negativo Para el caso de los flip flops disparados por flanco positivo la diferencia es que el cambio de estado ocurre en la subida del pulso de reloj. La diferencia bsica entre flip flops disparados por flanco y los disparados por nivel, es que en los disparados por flanco los cambios se efectan en el frente de bajada o en el de subida del pulso de reloj, y aunque las entradas cambien de valor durante la duracin del pulso, no se efectan cambios hasta el siguiente pulso de reloj. En los flip flops disparados por nivel en cambio el flip flop responde a los cambios de las entradas mientras el pulso de reloj est en 1. En cuanto a la representacin los flip flops disparados por nivel no poseen el smbolo > en la entrada de reloj.

Flip Flop tipo J K: flip flop universal El flip flop JK puede considerarse como el flip flop universal puesto que puede configurarse para obtener los dems flip-flops. En el cuadro a continuacin se muestra el equivalente de cada uno de lo tipos de flip flop en funcin del J K.

Los sistemas digitales pueden operar en forma asncrona o sncrona. En los sistemas asncronos, las salidas de los circuitos lgicos pueden cambiar de estado en cualquier momento en que una o mas de las entradas cambie. En los sistemas sncronos los tiempos exactos en que alguna salida puede cambiar de estado se determinan por medio de una seal denominada reloj o clock. Esta seal de reloj consiste en una serie de pulsos rectangulares o cuadrados como se muestra en la figura.

Denominaremos periodo al tiempo entre transiciones sucesivas en la misma direccin, esto es entre dos flancos de subida o entre dos flancos de bajada. La transicin de estado en los circuitos secunciales sncronos se efectan en el momento en el que el reloj hace una transicin entre 0 y 1 (flanco de subida) o entre 1 y 0 (flanco de bajada). Entre pulsos sucesivos de reloj no se efectan cambios.

El inverso del periodo es lo que denominamos la frecuencia del reloj. El ancho del pulso de reloj es el tiempo durante el cual la seal de reloj est en 1. En el anlisis anterior sobre el latch SC podemos ver que es un circuito asncrono, ya que el estado cambia en cualquier momento que cambiemos las entradas y no sincronizado con un pulso de reloj. Hay dos maneras de arreglar esto. Una es la de que el estado cambie una vez que termine el ciclo de reloj, y otra es la que el cambio ocurra en los flancos de bajada o de subida del pulso de reloj. Mas adelante se explicar como hacerlo. En general se llama latch al circuito que sea asncrono y transparente, y Flip-Flop a los que sean sncronos y no transparentes. 1. Asncrono: las salidas cambian independientemente del reloj . 2. Transparente: las salidas cambian inmediatamente en respuesta a un cambio en las entradas. 3. Sncrono: las salidas cambian en los flancos de subida o bajada del pulso de reloj. 4. No transparente: durante la duracin del pulso de reloj, los cambios en las entradas no se reflejan en las salidas. Como vimos anteriormente el FF SC presenta un problema con el estado 11. Existen otras configuraciones que eliminan este estado prohibido. Flip Flop tipo J K Un flip flop JK es un refinamiento del flip flop SC, en el que se elimina el estado indeterminado. Para J=K=1 el estado futuro ser igual al estado presente negado. Flip Flop tipo D El flip-flop tipo D mostrado en la figura es una modificacin del FF SC. La entrada D va directamente hacia la entrada S y el complemento de D hacia la entrada C. De esta forma tenemos que el estado futuro ser igual al valor de la entrada D.

Flip Flop tipo T Un flip flop tipo T se obtiene uniendo las dos entradas de un flip flop tipo JK. Si T=0 se mantendr el estado, si T=1 el estado futuro ser igual al complemento del estado presente.

Para todos los flip-flops anteriores la tabla caracterstica describe el comportamiento del flip-flop mientras el reloj est en 1. Durante el periodo en el que el reloj est en 0, no hay cambios en las salidas. Se denominan flip flop disparados por nivel. No es objetivo de este curso el anlisis detallado del comportamiento interno de los flip flops. Solo se muestra la circuiteria interna como referencia. En lo futuro indicaremos los flip flops con su diagrama simplificado. Entradas asncronas

Los Flip-flops contenidos en los circuitos integrados a menudo proveen unas entradas adicionales para fijar en el estado 1 o en el 0 al FF en cualquier momento de forma asncrona, sin importar las condiciones presentes en las otras entradas. Esta entradas son normalmente llamadas SET o PRESET (para fijar en 1) o CLEAR (para fijar en 0). Son tiles para colocar los flip-flops en un estado inicial, antes de comenzar con su funcionamiento de forma sncrona, sin la necesidad de utilizar un pulso de reloj. Por ejemplo, despus de encender un sistema digital, el estado inicial de los flip-flop es indeterminado. Activando la entrada de clear, se inicializan en cero, y luego se comienza con el funcionamiento normal.

La figura muestra un flip-flop con las entradas adicionales mencionadas. Para efecto de este curso y para simplificar los diagramas, a menudo se obviar la inclusin de estas entradas adicionales, si no son necesarias. Estas entradas pueden actuar con un nivel ALTO ( 1 ) o con un nivel BAJO(0) . En las tablas de especificaciones de los circuitos integrados se incluyen tablas que indican en cada caso la forma de funcionamiento. En el caso que se muestra, al aplicar un 0 en la entrada de clear el flip-flop se fijar en 0.

El flip-flop SR disparado por flanco positivo

Los flip-flops son dispositivos secuenciales sncronos (necesitan una seal de reloj para funcionar), que se utilizan para almacenar un bit de informacin. En concreto, los que son activos o disparados por flanco de reloj (existe otra variedad que son activos por nivel) son los ms utilizados en la construccin de contadores y registros. El flip-flop SR disparado por flanco es muy parecido al cerrojo SR con entrada de habilitacin, visto en la practica 2.6.6. Como en ella se indic, la entrada de habilitacin del cerrojo puede utilizarse para sincronizar el funcionamiento del cerrojo con una seal de habilitacin externa y ste es justamente el propsito de la seal de reloj. La idea es conectar a la entrada de habilitacin un circuito capaz de proporcionar un pulso (en este caso positivo). Este circuito se llama detector de transiciones. Ya que existen dos tipos de transiciones (positivas y negativas) existen dos tipos de flip-flops disparados por flanco: positivos y negativos. La diferencia entre ellos es mnima como veremos y depende de si el circuito que habilita el cerrojo detecta las transiciones positivas o negativas. La construccin de un detector de transiciones es muy sencillo. Son necesarias un puerta NOT y una puerta AND de dos entradas. El inversor (adems de invertir la seal de reloj) va a provocar un desfase entre las transiciones de la seal de reloj, debido al tiempo de retardo inherente a la puerta. Esta seal invertida entra a una entrada de la puerta AND y la otra se alimenta con la seal original, que no posee dicho desfase. Como consecuencia del desfase introducido, a la salida de la puerta AND vamos a registrar un pulso positivo de una duracin igual al tiempo de retardo de la puerta NOT que es muy pequeo. En realidad podemos concluir que ya que un inversor es la puerta lgica ms simple que es posible construir, ninguna otra puerta va a disfrutar de un tiempo de retardo menor y por lo tanto, la duracin del pulso positivo nunca dar lugar a que una puerta NOT o de cualquier otro tipo que lo utiliza como seal de excitacin pueda, debido a realimentaciones, realizar ms de una transicin. Esto es muy importante, ya que gracias a esta mnima (pero suficiente) duracin de dicho pulso, el flip-flop va a estar atento a las entradas un periodo de tiempo muy corto. Como dicho pulso se produce muy poco tiempo despus de la transicin positiva de la seal de reloj, el cerrojo SR pasa a ser un flip-flop SR activo por flanco positivo.

Figure 2.29: Montaje del flip-flop SR disparado por flanco positivo y su smbolo lgico.

Figure 2.30: Cronograma del flip-flop SR activo por flanco positivo.

Table 2.14: Tabla de verdad del flip-flop SR activo por flanco positivo. S R CLK Q

Para el desarrollo de esta prctica necesitaremos un integrado 7404 para el inversor, un 7408 con puertas AND y un 7400 para las 4 puertas NAND que forman el cerrojo SR. El montaje es mostrado en la figura 2.29, que muestra tambin el diagrama lgico asociado. Una vez realizado el montaje, rellenaremos el cronograma presentado en la figura 2.30 y completaremos la tabla de verdad 2.14.