INSTITUTO TECNOLÓGICO DE SALTILLO

Electrónica Digital

PRACTICA 3A CIRCUITO SUMADOR-RESTADOR

ESTUDIANTE:
FRANCISCO JAVIER SUSTAITA ZAMUDIO, 21051938
MARCO ANTONIO PIÑA ORTA, 21051896
JESUS ALEXANDER OJEDA VAZQUEZ, 21051878
CORREOS:
[email protected]
[email protected]
[email protected]

Estudiantes de:
Ingeniería Mecatrónica

DOCENTE:
Fritsche Ramírez Ewald

SALTILLO, COAHUILA 17 DE MARZO DE 2024

Contenido
Pág.

Índice de figuras.........................................................................................................................ii

Índice de tablas.........................................................................................................................iii

Introducción...............................................................................................................................1

I. Objetivo...............................................................................................................................2

II. Material y Equipo Usado..................................................................................................3

III. Marco Teórico................................................................................................................4

3.1. Marco histórico.............................................................................................................4
3.2. Marco conceptual..........................................................................................................5
3.2.2. Introducción a la electrónica digital:.....................................................................6

3.2.3. Sumadores completos (Full Adders):....................................................................7

3.2.4. Representación de números binarios con complemento a 2:.................................7

3.2.5. Diseño de un sumador-restador de 4 bits:..............................................................8

3.2.6. Simulación y pruebas del circuito:.........................................................................8

3.2.7. Verificación manual de las operaciones:...............................................................9

3.2.8. Sumadores/restadores de complemento a 2...........................................................9

IV. Desarrollo.....................................................................................................................11
4.1. Procedimiento.............................................................................................................11
4.1.1. Definir la tabla de verdad.....................................................................................11

4.1.2. Obtención de la ecuación booleana.....................................................................12

4.1.3. Diseño del circuito sumador completo de 4 bits..................................................13

V. Conclusiones Y Observaciones.......................................................................................15

VI. Fuentes De Información..............................................................................................16

Índice de figuras
Pág.

Figura 3.1. Sumador completo. (a) Tabla de verdad. (b) Símbolo con bloques. (c) Diseñado
a partir de medios sumadores y una compuerta OR....................................................................6
Figura 3.2. Sistema sumador/restador en el que se utilizan los números en complemento a 2.
10
Figura 4.1. Circuito sumador digital......................................................................................13
Figura 4.2. Circuito sumador-restador 4 bit...........................................................................14
Índice de tablas
Pág.

Tabla 1 Tabla de verdad circuito 1 bit.......................................................................................11

Tabla 2 Ecuación Salida............................................................................................................12
Tabla 3 Ecuación Co (Carry out)...............................................................................................13
Introducción
En la electrónica digital, los sumadores y restadores son componentes clave utilizados para
realizar operaciones aritméticas en los sistemas de computación. En esta práctica, nos
centraremos en el diseño de un sumador-restador digital de 4 bits utilizando full adders y el
método del complemento a 2.

El sumador-restador digital de 4 bits por complemento a 2 es un circuito que permite realizar

sumas y restas de números binarios de 4 bits. En este caso, utilizaremos sumadores completos
(full adders), que son componentes lógicos diseñados para sumar dos bits de entrada y un bit
de acarreo (carry-in) para producir una suma de bits y un bit de acarreo de salida (carry-out).

El método del complemento a 2 es una técnica utilizada para representar números positivos y
negativos en un formato binario. En este enfoque, el bit más significativo representa el signo
del número, siendo 0 para números positivos y 1 para números negativos. Para realizar una
suma o resta utilizando el complemento a 2, se siguen una serie de pasos específicos, que
incluyen la conversión de números negativos al complemento a 2 antes de la operación y la
consideración del desbordamiento.

En esta práctica, construiremos y simularemos un sumador-restador de 4 bits utilizando

sumadores completos. A través de pruebas y simulaciones, verificaremos el correcto
funcionamiento del circuito y evaluaremos su capacidad para realizar sumas y restas de
números binarios de 4 bits, y a su vez poner a prueba los conocimientos que adquirimos en la
materia para verificar que estas operaciones estén correctas interpretandolas por nuestra
cuenta.
I. Objetivo
El objetivo de esta práctica es diseñar, implementar y verificar el funcionamiento de un
circuito sumador-restador utilizando full adders y el método del complemento a 2. En
particular, nos enfocaremos en un circuito de 4 bits, capaz de realizar operaciones de suma y
resta con números binarios.

Los principales objetivos de esta práctica son los siguientes:

● Familiarizarse con el método del complemento a 2 y su utilización para representar

tanto números positivos como negativos en formato binario.

● Verificar el correcto funcionamiento del circuito mediante pruebas y simulaciones

utilizando diferentes combinaciones de números binarios, tanto para operaciones de
suma como de resta.

● Analizar y comprender las limitaciones y consideraciones especiales asociadas con el

uso del complemento a 2, como el desbordamiento y la representación de números
negativos.

● Adquirir habilidades prácticas en la construcción y conexión de circuitos

combinacionales utilizando compuertas lógicas y sumadores completos
II. Material y Equipo Usado
 1 Computadora
 1 Software de simulación (Proteus)
III. Marco Teórico

III.1. Marco histórico

Claude Elwood Shannon (30 de abril de 1916 - 24 de febrero de 2001) fue un matemático,
ingeniero eléctrico y criptógrafo estadounidense conocido como el "padre de la teoría de la
información".

En 1936, Shannon comenzó sus estudios de posgrado en ingeniería eléctrica en el MIT, donde
trabajó en el analizador diferencial de Vannevar Bush, una de las primeras computadoras
analógicas. Mientras estudiaba los complicados circuitos ad hoc de este analizador, Shannon
diseñó circuitos de conmutación basados en los conceptos de Boole.

En 1937, escribió su tesis de maestría, A Symbolic Analysis of Relay and Switching Circuits.
Un artículo de esta tesis se publicó en 1938. En este trabajo, Shannon demostró que sus
circuitos de conmutación podían usarse para simplificar la disposición de los relés
electromecánicos que se usaban durante ese tiempo en los conmutadores de enrutamiento de
llamadas telefónicas. A continuación, amplió este concepto, demostrando que estos circuitos
podrían resolver todos los problemas que podía resolver el álgebra booleana. En el último
capítulo, presenta diagramas de varios circuitos, incluido un sumador completo de 4 bits.

Usar esta propiedad de los interruptores eléctricos para implementar la lógica es el concepto
fundamental que subyace a todas las computadoras digitales electrónicas.

En 1948 desarrolló un método para expresar la información de forma cuantitativa. Las

publicaciones de Shannon en 1949 demostraron cómo se podía analizar dicha cuantificación
(expresada en una magnitud que denominó bit) mediante métodos estrictamente matemáticos.
Así, era posible medir la verosimilitud de la información mutilada por pérdidas de bits,
distorsión de los mismos, adición de elementos extraños, etc., y hablar con precisión de
términos antes vagos, como «redundancia» (elementos del mensaje que no aportan nueva
información pero se anticipan a posibles pérdidas) o «ruido» (perturbaciones en la
comunicación) e, incluso, expresar el concepto físico de entropía como un proceso continuado
de pérdida de información.
El concepto “bit” fue creado por el matemático estadounidense John W. Turkey en 1947, que
trabajaba en los Laboratorios Bell con el mismísimo Shannon. Es una abreviatura de binary
digit y es la forma más cómoda y práctica de manejar la información en computación.

Al principio se intentaba agruparlos de modo que pudieran representar caracteres (letras del
alfabeto) y era normal recurrir a códigos conocidos como el Baudot (5 bits). Se podían utilizar
alfabetos más grandes o variaciones que añadieran mayúsculas y otros signos; de aquella
época quedan agrupaciones de 6 o 7 bits. Pero había una diferencia importante entre los bytes
y las palabras y ninguno de los dos estaba demasiado bien definido.

El bit se empezó a usar como unidad de información gracias a Claude E. Shannon, quien lo
utilizó en el artículo de 1948 “A Mathematical Theory of Communication”. Vannevar Bush
utilizó el término “bits of information” para referirse a los valores verdaderos que se
almacenaban en las tarjetas perforadas de los ordenadores.

III.2. Marco conceptual

Sumadores completos. Se representa una forma abreviada de la tabla de la suma binaria, en la

que se muestra el caso de la suma 1 + 1 + 1. La tabla de verdad de la figura 1(a) muestra todas
las combinaciones posibles de A, B y Cent (acarreo), tabla que es del sumador completo. Los
sumadores completos se utilizan en todos los valores posicionales binarios excepto en la
posición de los 1. El sumador completo se debe usar cuando sea posible tener una entrada de
acarreo extra. En la figura 1(b) aparece un diagrama de bloques de un sumador completo.
Dicho sumador tiene tres entradas: Cent, A y B, las cuales se deben sumar con el fin de
obtener las salidas 4 y CO. Uno de los métodos más sencillos para formar la combinación
lógica de un sumador completo se muestra en la figura 1(c), para lo cual se utilizan dos
circuitos medios sumadores y una compuerta OR. El circuito lógico de un sumador completo,
el cual se basa en el diagrama de bloques que usa los dos medios sumadores que se muestran
en la figura 1(c). Justamente debajo de este diagrama lógico está un circuito lógico que es más
sencillo de cablear.
Figura III.1. Sumador completo. (a) Tabla de verdad. (b) Símbolo con bloques. (c) Diseñado
a partir de medios sumadores y una compuerta OR.

III.2.2.Introducción a la electrónica digital:

a. La electrónica digital es una rama de la electrónica que se centra en el diseño y
funcionamiento de circuitos digitales, los cuales utilizan señales discretas y valores binarios (0
y 1) para representar y procesar información. Los sistemas de computación, como las
computadoras, smartphones y otros dispositivos electrónicos, se basan en la electrónica digital
para realizar cálculos, almacenar datos y ejecutar programas.

b. Los sumadores y restadores son componentes clave en la electrónica digital, ya que

permiten realizar operaciones aritméticas, como sumas y restas, en sistemas de computación.
Estos circuitos son esenciales para el procesamiento de datos y la ejecución de algoritmos en
binario.
III.2.3.Sumadores completos (Full Adders):
a. Un sumador completo, también conocido como full adder, es un componente lógico
utilizado para sumar dos bits de entrada y un bit de acarreo (carry-in) para producir una suma
de bits y un bit de acarreo de salida (carry-out). El sumador completo es más complejo que un
sumador medio (half adder) porque tiene en cuenta el acarreo de bits anteriores en la suma.

b. El sumador completo consta de dos etapas principales: la etapa de suma y la etapa de

generación de acarreo. La etapa de suma utiliza compuertas lógicas para realizar la suma de
los bits de entrada y el acarreo de entrada, produciendo la suma de bits de salida. La etapa de
generación de acarreo determina si se debe generar un acarreo de salida.

III.2.4.Representación de números binarios con complemento a 2:

a. El método del complemento a 2 es una técnica utilizada para representar números positivos
y negativos en formato binario. En este enfoque, el bit más significativo (el bit más a la
izquierda) de un número binario se utiliza para indicar el signo del número. Si el bit más
significativo es 0, el número es positivo; si es 1, el número es negativo.

b. Para representar un número negativo en complemento a 2, se deben seguir los siguientes

pasos:

Invertir todos los bits del número binario.

Sumar 1 al resultado obtenido en el paso anterior.

c. Al realizar operaciones de suma y resta utilizando el complemento a 2, es necesario tener en

cuenta el desbordamiento, que ocurre cuando el resultado de una operación excede el rango de
representación de los bits disponibles.
III.2.5.Diseño de un sumador-restador de 4 bits:
a. Un sumador-restador de 4 bits es un circuito que permite realizar sumas y restas de números
binarios de 4 bits. Este circuito se construye utilizando sumadores completos.

b. Para construir un sumador-restador de 4 bits, se conectan cuatro sumadores completos en

cascada. Los bits de entrada de cada sumador corresponden a los bits respectivos de los
números binarios que se suman o restan, y los bits de acarreo se conectan entre los sumadores.

c. El bit de acarreo de salida del sumador-restador de 4 bits representa el acarreo final de la

operación, y los bits de suma de salida representan el resultado de la operación de suma o
resta.

III.2.6.Simulación y pruebas del circuito:

a. Para verificar el correcto funcionamiento del sumador-restador de 4 bits, se pueden utilizar
herramientas de diseño digital, como simuladores de circuitos. Estas herramientas permiten
simular el comportamiento del circuito y observar las salidas obtenidas para diferentes
combinaciones de entrada.

b. Las pruebas se realizan utilizando diferentes números binarios de 4 bits para realizar sumas
y restas. Se comprueba si las salidas del circuito coinciden con los resultados esperados de
acuerdo a las reglas de suma y resta binaria.

c. Durante las pruebas, se evalúa el funcionamiento del circuito en cuanto a la generación

adecuada de acarreos y la detección de desbordamientos, asegurando que el circuito pueda
realizar operaciones aritméticas correctamente.
III.2.7.Verificación manual de las operaciones:
a. Además de la simulación y las pruebas automáticas, también es importante realizar una
verificación manual de las operaciones realizadas por el circuito.

b. Para verificar manualmente las operaciones de suma y resta, se deben seguir los
procedimientos establecidos para el complemento a 2. Esto implica convertir los números
negativos al complemento a 2 antes de realizar la operación y considerar el desbordamiento.

c. Se pueden realizar ejemplos y cálculos utilizando números binarios de 4 bits para confirmar
que las operaciones realizadas por el circuito son correctas. Esto implica sumar y restar los
números en binario, aplicar las reglas del complemento a 2 cuando sea necesario, y verificar
que los resultados obtenidos coinciden con los resultados esperados.

III.2.8.Sumadores/restadores de complemento a 2
En la figura 2 se muestra un sistema sumador/restador de cuatro bits de complemento a 2.
Observe el uso de cuatro sumadores completos para manejar los dos números de cuatro bits.
Se han agregado compuertas XOR a las entradas B de cada sumador completo para controlar
el modo de operación de la unidad. Con el control del modo en 0, el sistema suma los números
complemento a 2 A3A2A1A0 y B3B2B1B0. La suma aparece en notación de complemento a
2 en los indicadores de salida en la parte inferior derecha. El nivel bajo en las entradas A de
las compuertas XOR permite que los datos B se transfieran a través de la compuerta sin
invertirse. Si un nivel ALTO ingresa por la entrada B0 de la compuerta XOR, un nivel ALTO
abandonará la compuerta en Y. La entrada Cent al sumador completo de 1 superior se
mantiene en 0 durante el tiempo en que el control de modo está en la posición de suma. En
dicho modo, el sumador complemento a 2 funciona exactamente igual que un sumador
binario, excepto que al acarreo (CO) del sumador completo de 8 se elimina. En la figura 2, la
salida CO del sumador completo de 8 está desconectado. La entrada del control de modo se
pone en 1 lógico para que la unidad reste números en complemento a 2. Esto provoca que las
compuertas XOR inviertan los datos en las entradas B. La entrada Cent al sumador completo
de 1 también recibe un nivel ALTO. La combinación de la inversión de la compuerta XOR
más la adición de un 1 en la entrada Cent del sumador completo de 1 es lo mismo que
complementar y sumar un 1. Esto es comparable con formar el complemento a 2 del
sustraendo (número B en la figura 2). Recuerde que el sistema de la figura 2 solamente utiliza
números de complemento a 2. El sistema sumador/restador de cuatro bits de la figura 10-30
puede extenderse a 8, 16 o 32 bits con el fin de manejar números de complemento a 2 más
grandes.

Figura III.1. Sistema sumador/restador en el que se utilizan los números en complemento a

2.
IV. Desarrollo
El sumador digital es un circuito combinacional que realiza la operación aritmética de sumar
dos o más datos. La operación suma es la base de las unidades de cómputo en un sistema de
procesamiento digital debido a que las operaciones de resta, multiplicación y división pueden
crearse a partir de ésta. Por ejemplo, la resta de dos números binarios se puede expresar como
la suma del minuendo más el complemento a dos del sustraendo; por otra parte, el producto y
la división de dos números se obtienen realizando operaciones recursivas de sumas y restas
respectivamente.

IV.1. Procedimiento

1. Definición de la tabla de verdad para el circuito sumador.

2. Obtención de la función de la suma mediante mapas de Karnaugh.
3. Obtención de la función del acarreo de salida por mapas de Karnaugh.
4. Diseño del circuito sumador de 1 bit.
5. Diseño del circuito sumador-restador de 4 bits.

IV.1.1.Definir la tabla de verdad

Tomando como referencia la tabla de verdad del circuito sumador de un bit, se realizó la
función de la suma de 1 bit mediante los mapas de Karnaugh.

Tabla 1 Tabla de verdad circuito 1 bit

Ci A B Co S

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0
 1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

IV.1.2.Obtención de la ecuación booleana

Mapas de Karnaugh

Tabla 2 Ecuación Salida

Ci\AB 00 01 11 10

0 0 1 0 1

1 1 0 1 0

Una vez hecho el mapa de Karnaugh para la función de salida es posible observar que
realmente no es posible formar grupos entre los unos que se encuentran en los mapas, por lo
que se realiza la función usando los minitérminos tal y cómo son, y posteriormente se
simplifica la función usando álgebra booleana.

F=CiAB+CiA ' B '+Ci ' A ' B+Ci ' AB '

F=Ci( A ' B '+ AB)+ Ci ´ ( A ´ B+ AB´ )

F=Ci( A ⊕ B)' +Ci ' ( A ⊕ B)

Hechas las ecuaciones correspondientes, obtenemos la siguiente función simplificada:

 F=Ci ⊕( A ⊕ B)

Tabla 3 Ecuación Co (Carry out)

Ci\AB 00 01 11 10

0 0 0 1 0

1 0 1 1 1

En el caso del Carry out, si es posible hacer uso de uso del mapa de Karnaugh para reducir los
términos, obteniendo la siguiente función:

F=CiA +CiB+ AB

Con las funciones hechas, es posible realizar el diagrama para el circuito sumar de 1 bit y
corroborar si la simplificación se realizó de manera adecuada, comparando y obteniendo la
tabla de verdad del circuito.

Figura IV.1. Circuito sumador digital.

IV.1.3.Diseño del circuito sumador completo de 4 bits

Por último, se realizó un circuito sumador y restador de 4 bits donde se logró comprar el
funcionamiento del circuito sumador y donde al agregar voltaje a la entrada Ci esta nos
permite hacer que el circuito sumador funcionara cómo restador, de modo que se logró
observar el cómo funciona el circuito y el complemento a 2 en el caso de cuando este funciona
cómo restador.

Figura IV.1. Circuito sumador-restador 4 bit

V. Conclusiones Y Observaciones
En conclusión, al hacer esta práctica, hemos podido comprender y aplicar los conceptos
fundamentales de las operaciones binarias y la lógica digital. El circuito full adder ha
demostrado ser una herramienta eficiente para realizar operaciones de suma y resta en
sistemas digitales.

Durante la práctica, se ha diseñado e implementado un circuito sumador-restador utilizando

componentes lógicos como compuertas AND, OR y XOR. Se ha logrado construir un circuito
capaz de sumar y restar números binarios de 4 bits, manteniendo la integridad de los
resultados y realizando correctamente los acarreos.

La utilización del complemento a 2 ha demostrado ser una técnica efectiva para representar
números negativos en sistemas binarios. Al invertir los bits de un número y sumarle 1, se
obtiene el complemento a 2, lo que permite realizar operaciones de resta mediante la suma de
números negativos.

Esta práctica ha permitido adquirir conocimientos sobre el diseño y funcionamiento de

circuitos lógicos combinacionales, así como comprender el proceso de suma y resta en
sistemas digitales. Además, se ha obtenido experiencia en la implementación de circuitos
utilizando compuertas lógicas y la interpretación de los resultados obtenidos.
VI. Fuentes De Información
● Electrónica digital. (s. f.).
https://prometeo.matem.unam.mx/recursos/VariosNiveles/iCartesiLibri/recursos/
Electronica_Digital/index.html?page=92
● Biografia de Claude Shannon. (s. f.).
https://www.biografiasyvidas.com/biografia/s/shannon.htm
● @Alvy. (s. f.). Los órigenes de los términos «bit», «byte» y «palabra» en los inicios de
la informática. Microsiervos. https://www.microsiervos.com/archivo/ordenadores/bits-
bytes-palabras-informatica.html
● Claude shannon _ AcademiaLab. (s. f.). https://academia-lab.com/enciclopedia/claude-
shannon/
● Angulo, J. M. (s. f.). Electronica digital moderna (Paraninfo, Ed.; 12.a ed.).
● Angel Oliver. (2002). ELECTRONICA DIGITAL COMBINACIONAL: Diseño,
teoria y práctica.
● Tokheim, R. L. (2008). ELECTRÓNICA DIGITAL: PRINCIPIOS y APLICACIONES.