MT 127 - Parcial

lOMoARcPSD|9907564
UNIVERSIDAD NACIONAL DE INGENIERIA P.A. 2022-I

FACULTAD DE INGENIERIA MECANICA
DAIA
SOLUCIONARIO EXAMEN PARCIAL

ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES
MT127-A
 Secciones: MT253-A Duración: 110 min Fecha: 31/05/2022 Hora inicio: 14:00
 Indicaciones:
o El desarrollo se realiza de manera personal, sin apuntes y sin calculadoras.
o Se reducirán puntos por la falta de orden.
Problema1 (4 puntos):
Para un sistema digital de tres entradas A, B, C y con dos salidas T1 y T2, La Salida T1 entrega
señal en alto, cuando las tres entradas están simultáneamente en bajo, únicamente la señal en C esta
en alto, y cuando únicamente la señal B está en alto, para cualquier otra condición de entrada la
salida T1 se encuentra en bajo. Respecto a la salida T2, esta se encuentra en alto, cuando
únicamente la señal A esta en bajo, únicamente la señal A esta en alto, cuando únicamente la señal
B está en bajo, cuando únicamente la señal en C está en bajo, o todas las señales están en alto.
Determina la expresión reducida T1 y T2 que forma parte del sistema digital
Solución 1
Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

lOMoARcPSD|9907564
Construya el circuito de la Función F(A,B,C,D) usando solo compuertas NOR de 2 entradas.

Siendo:
F = (A⊕B)'(C⊕D)
Solución 2
F = (A ⊕ B)'(C ⊕ D) = (AB' + A'B)(CD' + C'D) = AB'CD' + AB'C'D + A'BCD' + A'BC'D

lOMoARcPSD|9907564
F = AB'CD' + AB'C'D + A'BCD' + A'BC'D

F' = A'B' + AB + C'D' + CD
F = (A'B')'(AB)'(C'D')'(CD)' = (A + B)(A' + B') (C' + D')(C + D)
F' = [(A + B)(A' + B')]' + [(C'+ D')(C + D)]'
F = ([(A + B)(A' + B')]' + [(C'+ D')(C + D)]')'
F = ([(A + B)' + (A' + B')'] + [(C'+ D')' + (C + D)'])
Un sistema digital, considera las siguientes entradas: A, B, C, Dicho sistema contiene las
salidas D, E, F, G. Construya dicho sistema basado únicamente en semisumadores
D=A⊕B⊕C
E = A'BC + AB'C
F = ABC' + (A' + B')C
G = ABC
Solución 3
Ordenando
D=A⊕B⊕C
E = A'BC + AB'C = (A⊕B)C
F = ABC' + (A' + B')C = ABC' + (AB)'C = (AB) ⊕C
G = ABC

lOMoARcPSD|9907564
Problema 4 (4 puntos):
Simplifique la siguiente función booleana F(A, B.C.D)= Σm(0,2,3,5,7,8,9,10, 11, 13, 15)
Luego construya un primer circuito únicamente a base de NAND, y un segundo circuito
únicamente a base de NOR
Solución
Solución:
Llevando los valores de los miniterminos a la tabla de Karnaugh
Por lo tanto la expresión booleana quedara expresada como: AB’+BD +B’D’+CD
Llevando la expresión a un circuito será de la siguiente manera:

lOMoARcPSD|9907564
Para poder llevarlo a expresiones como NAND y NOR debemos tener en cuenta las
siguientes equivalencias:

lOMoARcPSD|9907564
El circuito NAND se vera de la siguiente manera:
El circuito podrá simplificarse de la siguiente manera:

lOMoARcPSD|9907564
El circuito NOR se vera de la siguiente manera:

lOMoARcPSD|9907564
Diseñar un circuito lógico que controle la puerta de un elevador en un edificio de 2 pisos. El

circuito tiene 03 entradas (M, P1,P2) y 01 salida (S). M es una señal lógica que indica cuando el
elevador esta en movimiento (M=1) o parado (M=0), P1 y P2 son señales de indicación del piso que
normalmente son 0 y pasan a 1 cuando el elevador está posicionado en el nivel de un piso en
particular. Por ejemplo, cuando el elevador está alineado con el 1er piso P1=1 y P2=0. La salida del
circuito es la señal abierta que normalmente es 0 y pasa a 1 cuando la puerta del elevador se abre.
Solución
- Debido a que el elevador no se puede alinear con mas de un piso a la vez, entonces solo una
de las entradas del piso puede ser 1 en determinado momento. Esto significa que todos los
casos en la tabla de verdad donde mas de una entrada es un 1 son condiciones de <no
importa=

lOMoARcPSD|9907564
- Si examinamos los casos cuando M=1 el elevdor esta en movimiento, entonces abierta debe
ser un cero debido a que no se quiere que la puerta del elevador se abra.
Desarrollando nuestra tabla de verdad obtenemos:
Elaborando el mapa de karnaugh
Obteniendose como la funcion abierto: M’P1+M’P2

Abierto= M’ (P1+P2)
Los docentes del curso

TKOQD\POMIM KI@OEKIC MD OKGDKOD\OI V.I. <6<O-OO
AI@TC]IM MD OKGDKOD\OI HD@IKO@I
MIOI
PECT@OEKI\OE DRIHDK VI\@OIC

IKÉCOPOP _ MOPDÙE MD @O\@TO]EP MOGO]ICDP
H]9<7-I
 Pd`òekds: H]<40-I Muriòðk: 996 hok Ad`bi: Judvds, <2/96/<6<9 Beri: 92:66
 Vreadser: Okg. @ïsir Hdkmezi Puérdz
 Okmoìòekds:
e Dc mdsirrecce sd rdicozi md hikdri pdrsekic, èk ipuktds y èk ìcùcimeris.
e Pd rdmuòrék puktes so dxostdk secuòekds omïktoìs dk dvicuiòekds md moadrdktds
dstumoiktds
e Pd rdmuòrék puktes per ci aicti md ermdk.
Vrelcdhi9 (4 puktes):
Viri cis soguodktds aukòekds A9A9 y A<, rdmuzì sus dxprdsoekds y mdtdrhokir ci aerhi
dstékmir, èkstruyi uk òrùote i lisd md KIKM, u etre òrùote i lisd md KE\
i) A98I‟+L‟@+I@‟
l) A<8@‟(IL+I‟L‟) +(I‟L+IL‟)@
Vrelcdhi< (4 puktes):
Viri ìmi uke md cis soguodktds aukòekds A9 y A<, mdtdrhokd sus aerhi ìkðkoì dk Hok-
tïrhokes y Hix-tïrhokes
i) A98I‟ +I@‟+L‟@
l) A<8(I‟L+IL‟)@ +(I‟L‟+ IL) @‟
Vrelcdhi0 (4 puktes):
Ttoco`d dc hïteme
sohpcoaoìmis mdc md
dk suhi hipi md Nirkiugb
premu`tes. piri sohpcoaoìr
M ds ci aukòðk cis aukòekds A y ds`rolorcis
ke ohperti.
i) A(I,[email protected])8 Πh(<.=,1,96.9<) + M(I, L, @, M)> M(I, L @, M) 8 Π h(6,2, ?.90)

l) A(I,[email protected])8 Πh(9.<,,90.9=) + M(I, L @, M)> M(I, L @, M)> 8 Π h(0,=, 2.99)
Vrelcdhi= (4 puktes):
@ekstruyi uk òrùote mogotic,
i) Yud tdkgi ci ìpiòmim md mdtdrhokir
mdtdrhokir dc èhpcdhdkte i < (WR_Z) md uk mite
IL@M md okgrdse. Ver ce hdkes usd uki èhpudrti RE\.
l) µYuï hemoaoìòekds rdquodrd dc òrùote piri qud ìcùcd dc èhpcdhdkte i < md uk
mite IL@M5.
Dc preadser md ùrè
lOMoARcPSD|9907564
UNIVERSIDAD NACIONAL DE INGENIERIA P.A. 2023-I

FACULTAD DE INGENIERIA MECANICA
DAIA
SOLUCIONARIO EXAMEN PARCIAL

ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES
MT127-A/B/C
 Secciones: MT127-A/B/C Duración: 110 min Fecha: 20/05/2023 Hora inicio: 14:00
 Indicaciones:
o La duración de la práctica es de 110 minutos.
o NO esta permitido el uso de calculadoras ni material de ayuda.
o El examen deberá ser desarrollado con lapicero azul o negro. De ninguna manera con lapicero
rojo o Lapiz, si asi lo hiciera, la respuesta no será considerada sin derecho a reclamo
o Todas las respuestas a las preguntas deben ser justificadas de forma clara.
o El desarrollo de la práctica es individual.
Una función booleana de 4 variables esta definida por la siguiente expresión:
a) Indicar la ecuación simplificada SOP y POS

b) Obtener la tabla de verdad
Solución 1
a)

lOMoARcPSD|9907564
b)
Simplifique la siguiente función booleana F(A, B.C.D)= Σm(0,2,3,5,7,8,9,10, 11, 13, 15)
Luego construya un primer circuito únicamente a base de NAND, y un segundo circuito
únicamente a base de NOR
Solución 2
Llevando los valores de los miniterminos a la tabla de Karnaugh

lOMoARcPSD|9907564
Por lo tanto la expresión booleana quedara expresada como: AB’+BD +B’D’+CD
Llevando la expresión a un circuito será de la siguiente manera:
Para poder llevarlo a expresiones como NAND y NOR debemos tener en cuenta las siguientes
equivalencias:

lOMoARcPSD|9907564
El circuito NAND se vera de la siguiente manera:

lOMoARcPSD|9907564
El circuito NOR se vera de la siguiente manera:
Para la función booleana:
a) Obtener la Tabla de Verdad

b) Utilizar el Algebra de Boole para simplificar la expresión
c) Expresar la expresion como suma de mínitérminos de la expresión simplificada:
d) Dibujar el diagrama lógico simplificado

lOMoARcPSD|9907564
Solución 3
Diseñar e implementar el circuito de un contador sincrono a partir de Flip Flops tipo JK que
genere la siguiente secuencia 0-1-2-3-4-5-6-7-8-9 y luego reinicie la cuenta
Solución 4
Obtenemos la tabla de excitación para Flip flops JK:
Como es necesario representar los estados hasta el 9, necesitariamos al menos 4 bits (es decir 4
FFs)
Obtenermos los valores de JK de cada FFs

lOMoARcPSD|9907564
Realizando Karnaug para obtener la expresion reducida en cada caso, obtenemos:

lOMoARcPSD|9907564
Elaborar tabla de verdad y Diseñar un circuito lógico reducido que controle la puerta de un elevador en un
edificio de 3 pisos. El circuito tiene 04 entradas (M, P1,P2,P3) y 01 salida (S). M es una señal lógica que
indica cuando el elevador esta en movimiento (M=1) o parado (M=0), P1, P2 y P3 son señales de
indicación del piso que normalmente son 0 y pasan a 1 cuando el elevador esta posicionado en el nivel de
un piso en particular, Por ejemplo, cuando el elevador esta alineado con el 1er piso P1=1, P2=0 y P3=0.
La Salida del circuito es la señal abierta que normalmente es 0 y pasa a 1 cuando la puerta del elevador se
abre.
Nota: Tener en cuenta que para que la puerta se abra el elevador deberá estar parado M=0.

lOMoARcPSD|9907564
Solución 5
ANEXOS:
Tabla de excitación JK

MT 127 - Parcial

Cargado por

Copyright:

Formatos disponibles

MT 127 - Parcial

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

MT 127 - Parcial

Cargado por

Copyright:

Formatos disponibles

lOMoARcPSD|9907564

UNIVERSIDAD NACIONAL DE INGENIERIA P.A. 2022-I

SOLUCIONARIO EXAMEN PARCIAL

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Construya el circuito de la Función F(A,B,C,D) usando solo compuertas NOR de 2 entradas.

F = (A ⊕ B)'(C ⊕ D) = (AB' + A'B)(CD' + C'D) = AB'CD' + AB'C'D + A'BCD' + A'BC'D

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

F = AB'CD' + AB'C'D + A'BCD' + A'BC'D

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Llevando los valores de los miniterminos a la tabla de Karnaugh

Por lo tanto la expresión booleana quedara expresada como: AB’+BD +B’D’+CD

Llevando la expresión a un circuito será de la siguiente manera:

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

El circuito NAND se vera de la siguiente manera:

El circuito podrá simplificarse de la siguiente manera:

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

El circuito NOR se vera de la siguiente manera:

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

El circuito podrá simplificarse de la siguiente manera:

Diseñar un circuito lógico que controle la puerta de un elevador en un edificio de 2 pisos. El

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Elaborando el mapa de karnaugh

Obteniendose como la funcion abierto: M’P1+M’P2

Los docentes del curso

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

PECT@OEKI\OE DRIHDK VI\@OIC

i) A(I,[email protected])8 Πh(<.=,1,96.9<) + M(I, L, @, M)> M(I, L @, M) 8 Π h(6,2, ?.90)

UNIVERSIDAD NACIONAL DE INGENIERIA P.A. 2023-I

SOLUCIONARIO EXAMEN PARCIAL

a) Indicar la ecuación simplificada SOP y POS

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Llevando los valores de los miniterminos a la tabla de Karnaugh

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Por lo tanto la expresión booleana quedara expresada como: AB’+BD +B’D’+CD

Llevando la expresión a un circuito será de la siguiente manera:

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

El circuito NAND se vera de la siguiente manera:

El circuito podrá simplificarse de la siguiente manera:

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

El circuito NOR se vera de la siguiente manera:

El circuito podrá simplificarse de la siguiente manera:

a) Obtener la Tabla de Verdad

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Obtenermos los valores de JK de cada FFs

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Realizando Karnaug para obtener la expresion reducida en cada caso, obtenemos:

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

Descargado por JOSE LUIS SEGUNDO MANAYAY ([email protected])

También podría gustarte