Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 45 vistas

    Lab 9

    Cargado por

    Ronny Rodrigo Rivera Caballero
    Este informe describe dos diseños digitales realizados en VHDL usando FPGA: 1) un registro de desplazamiento de 4 bits y 2) un contador ascendente de 4 bits. El informe explica los objetivos, fundamentos teóricos, procedimiento, datos recolectados y conclusiones del experimento. Los diseños fueron simulados exitosamente en ModelSim para verificar su correcto funcionamiento.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Lab 9

    Cargado por

    Ronny Rodrigo Rivera Caballero
    45 vistas13 páginas
    Este informe describe dos diseños digitales realizados en VHDL usando FPGA: 1) un registro de desplazamiento de 4 bits y 2) un contador ascendente de 4 bits. El informe explica los objetivos, fundamentos teóricos, procedimiento, datos recolectados y conclusiones del experimento. Los diseños fueron simulados exitosamente en ModelSim para verificar su correcto funcionamiento.

    Descripción original:

    lab 9 de sistemas digitales 2

    Título original

    LAB 9

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este informe describe dos diseños digitales realizados en VHDL usando FPGA: 1) un registro de desplazamiento de 4 bits y 2) un contador ascendente de 4 bits. El informe explica los objetivos, fundamentos teóricos, procedimiento, datos recolectados y conclusiones del experimento. Los diseños fueron simulados exitosamente en ModelSim para verificar su correcto funcionamiento.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    45 vistas13 páginas

    Lab 9

    Cargado por

    Ronny Rodrigo Rivera Caballero
    Este informe describe dos diseños digitales realizados en VHDL usando FPGA: 1) un registro de desplazamiento de 4 bits y 2) un contador ascendente de 4 bits. El informe explica los objetivos, fundamentos teóricos, procedimiento, datos recolectados y conclusiones del experimento. Los diseños fueron simulados exitosamente en ModelSim para verificar su correcto funcionamiento.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    de 13

    lOMoARcPSD|18892830

    Informe labo 9

    Sistemas Digitales II (Universidad Privada del Valle)

    Studocu is not sponsored or endorsed by any college or university


    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])
    lOMoARcPSD|18892830

    UNIVERSIDAD PRIVADA DEL VALLE


    FACULTAD DE INFORMATICA Y ELECTRONICA
    INGENIERIA BIOMEDICA Evaluación
    CAMPUS TIQUIPAYA

    SISTEMAS DIGITALES II

    INFORME DE PRACTICA DE
    LABORATORIO Nº9

    DISEÑO SECUENCIAL CON


    FPGA-VHDL

    GESTIÓN II– 2020

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    1. COMPETENCIAS:
    -El estudiante tendrá conocimientos del manejo de los Programas Quartus II
    -El estudiante se familiarizará con ModelSim y el Manual de usuario de la
    tarjeta CoreEP4C6E6.
    2. OBJETIVOS:
    OBJETIVO GENERAL
    Realizar con éxito y de manera correcta los distintos circuitos de aplicación con
    ayuda de los programas propuestos y con la guía de laboratorios.
    OBJETIVO ESPECIFICOS
    -Desarrollar correctamente la descripción de un registro de 4 Bits, como se
    muestra en la figura de la guía
    -Lograr la implementación de un contador ascendente de 4 bits que siga el siclo
    de reloj que se muestra en la guía

    3. FUNDAMENTO TEORICO
    Diseño Secuencial

    En la actualidad, el lenguaje de programación VHDL (Hardware Description


    Language) constituye una de las herramientas de programación con mayor uso
    en el ambiente industrial y en el ámbito universitario, debido a la versatilidad
    con la cual se pueden describir y sintetizar circuitos y sistemas digitales en la
    búsqueda de soluciones de aplicación inmediata. El uso correcto del lenguaje
    hace obsoleto el diseño tradicional, que organiza bloques lógicos de baja y
    mediana escala de integración, “compuertas, contadores, registros,
    decodificadores, etcétera”. En otras palabras, para qué organizar diversas
    estructuras lógicas en una determinada solución, si esta se puede crear en una
    sola entidad, la cual no solo proporciona una reducción considerable de
    espacio físico, sino que además también produce un resultado más directo y
    menos susceptible a los errores derivados de la conexión entre varios
    componentes. Lógicos Genéricos), los cuales se utilizan con mucha frecuencia
    en proyectos donde lo que se requiere de manera primordial es la interconexión
    de algunos dispositivos convencionales como multiplexores, comparadores,

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    sumadores, etcétera; estos chips pueden adquirirse de manera individual y ser


    programados en grabadores convencionales.

    Los sistemas secuenciales, los valores de las salidas, en un momento dado, no


    dependen exclusivamente de los valores de las entradas en dicho momento,
    sino también dependen del estado anterior o estado interno. El sistema
    secuencial más simple es el biestable, de los cuales, el de tipo D (o cerrojo) es
    el más utilizado actualmente.

    El sistema secuencial requiere de la utilización de un dispositivo de memoria


    que pueda almacenar la historia pasada de sus entradas (denominadas
    variables de estado) y le permita mantener su estado durante algún tiempo,
    estos dispositivos de memoria pueden ser sencillos como un simple retardador
    o celdas de memoria de tipo DRAM, SRAM o multivibradores biestables
    también conocido como Flip-Flop entre otros.

    Esto significa que la salida (F) de este circuito digital dependerá de las entradas
    (A y B), pero también dependerá de la salida F (la salida que se realimenta)
    que se haya dado, un instante antes. En otras palabras, la salida F depende de
    las entradas A y B y del valor que tenía esta salida, previamente.

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    4. MATERIALES E INSUMOS

    - computador personal con Programas Quartus II y ModelSim


    - bread Board
    - tarjeta CoreEP4C6E6

    5. PROCEDIMIENTO
    5.1 Desarrolle una descripción de un registro de 4 Bits, como se muestra en la
    figura. Realice el diseño utilizando instrucciones if-then-else y procesos.
    Realice la simulación para verificar su correcto funcionamiento en
    ModelSim

    5.2 Desarrolle una descripción para un contador ascendente de 4 bit´s, asi


    como el diagrama de tiempos que muestra su funcionamiento. Realice la
    simulación para verificar su correcto funcionamiento en ModelSim

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    6. DATOS RECOGIDOS

    Registro de desplazamiento de 4 bits

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    Contador ascendente

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    7. CONCLUCIONES
    Se pudo concluir esta práctica de laboratorio de una manera satisfactoria, ya
    que se pudo implementar diversos conceptos explicados por el docente en la
    parte teórica. Se pudieron desarrollar a cabalidad los dos diseños propuestos
    por la guía de laboratorio, los cuales en un momento presentaron poco de
    dificultad al momento de realizar el diseño den Model Sim porque la carpeta en
    la cual contenía las ya mencionadas descripciones se encontraba en un
    dañada o restringida por Windows 10, pero con investigación extra y ayuda del
    docente se pudo solucionar la compilación y verificación de las descripciones
    realizadas.

    8. RECOMENDACIONES
    - Se recomienda tener mucho cuidado a la hora de crear la carpeta que el
    nombre siempre sea el mismo con el vayamos a describir la entidad de
    nuestro proyecto para la compilación de mismo.
    - También es importante tener mucho cuidado con la designación de los
    enables si es que están de forma activa alta o baja.
    - Es importante mencionar que el orden a la hora de realizar nuestra
    descripción es un factor fundamental para el buen desarrollo de nuestro
    trabajo a realizar y la respectiva compilación y/o simulación.
    - Tener en cuenta que las carpetas que este creando para cada uno de los
    desarrollos de las descripciones no se encuentren en modo lectura, ya
    que no te dejara realizar correctamente la simulación de tu proyecto a
    realizar.
    - Verificar siempre que los “;” siempre se encuentre en el lugar correcto al
    igual que el manejo de las librerías.
    9. CUESTIONARIO
    1. La unidad de diseño en donde se modela el circuito se divide en partes.

    Se desarrolla en: Entity (definimos las variables a tratar) y architecture


    (definimos las funciones que las variables van a cumplir).

    2. Menciona las tres formas de modelado en VHDL.

    Funcional, Flujo de datos, Estructural.

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    3. Para declarar un objeto del tipo BIT bajo el estándar IEEE_1164 se declara
    como

    Port ( X: in bit std_logic)

    4. En VHDL, se llama así al objeto que interconecta internamente circuitos

    Se denomina circuito combinacional.

    5. ¿A qué se refiere con simulación funcional?

    Comprobaremos que lo escrito en el punto anterior realmente funciona como


    queremos, si no lo hace tendremos que modificarlo. En este tipo de
    simulación se comprueba que el código VHDL o Verilog (u otro tipo de
    lenguaje HDL) ejecuta correctamente lo que se pretende.

    6. Estructura del VDHL. VHDL fue diseñado con base a los principios de la
    programación estructurada.

    La idea es definir la interfaz de un módulo de hardware mientras deja invisible


    sus detalles internos.

    7. ¿Qué significa el nombre de la señal?

    Es una lista de uno o más identificadores separados por una coma y


    seleccionados por el usuario para identificar las señales externas de la
    interfaz.

    8. Diagrama de los TIPOS y sus CARACTERÍSTICAS

    10. TRABAJO DE INVESTIGACION


    “DISEÑO DE UN SISTEMA DE ACCESO REMOTO PARA LA
    CONFIGURACIÓN DE DISPOSITIVOS PROGRAMABLES”

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    El objetivo de este proyecto es realizar una primera aproximación a la


    configuración y depuración remota de diseños basados en FPGA. Para ello se
    utilizan tres plataformas diferentes: un entorno Web, un microprocesador y un
    bloque que el usuario deberá utilizar a la hora de diseñar el proyecto para la
    FPGA. Se deberán programar las tres plataformas para que estén
    sincronizadas y se intercambien información entre ellas, con lo que se
    deberán realizar diferentes protocolos de comunicación. La aplicación final
    está orientada a la utilización en laboratorios remotos, dónde los alumnos de
    las asignaturas podrán conectarse vía Internet utilizando cualquiera de los
    exploradores por defecto de los sistemas operativos Windows XP, Windows 7
    o Linux (hoy en día los sistemas operativos más utilizados) y sin necesidad de
    ningún software adicional. Los servidores que albergan la página Web,
    además tendrán una aplicación corriendo que será la que haga de enlace
    entre la interfaz Web y la placa donde se encuentra la FPGA. Dicha aplicación
    será la encargada de recibir las órdenes que el usuario introduzca en la
    página Web, descodificarlas según sean tramas para la descarga del fichero
    de configuración u órdenes para la depuración de la FPGA, enviarlas hacia la
    FPGA, esperar la respuesta de la FGPA y devolver el resultado hacia la
    página Web. Tanto para la comunicación entre el servidor y la Web como para
    la comunicación entre el servidor y la FPGA, se han utilizado protocolos
    estándar (socket TCP y bus SPI, respectivamente) sobre los cuales se han
    implementado protocolos particulares para realizar todas las operaciones
    necesarias. Existen tres partes claramente diferenciadas en el proyecto y que
    deberán estar sincronizadas entre ellas: 1. Interfaz usuario: es la vista que
    tiene el usuario final y está basada en la programación de un applet en Java.
    Para su ejecución simplemente se requiere un navegador Web con el paquete
    de Java instalado. Aunque por temas de seguridad de Java el cliente deberá
    permitir el acceso al disco a la aplicación manualmente. 2. Placa Colibri: es la
    placa que hace de puente entre la interfaz-usuario y la placa FPGA. Está
    basada en un microprocesador PXA270 de Intel y es una placa de evaluación
    proporcionada por Toradex. Es la encargada de hacer la función de servidor
    descrita anteriormente. Deberá descodificar las órdenes recibidas desde la
    interfaz de usuario y actuar sobre la placa con la FPGA. Las acciones que
    deberá hacer sobre la FPGA serán la de programarla con el fichero de

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])


    lOMoARcPSD|18892830

    configuración subido desde la Web y enviar las órdenes de depuración hacia


    el firmware. 3. Placa FPGA: contendrá el programa a depurar por el usuario.
    Placa de evaluación de Avnet basada en una FPGA Spartan 3A de Xilinx. El
    usuario antes de crear el fichero de configuración deberá encapsular el
    firmware bajo test en un bloque de más alto nivel que proporciona la
    funcionalidad de depurador. Sólo necesita el conexionado correcto con la
    placa Colibri.

    11. Bibliografía
    -https://editorialpatria.com.mx/pdffiles/9786074386219.pdf ✓
    -http://repositorio.ucsg.edu.ec/bitstream/3317/237/1/T-UCSG-PRE-TEC-ITEL-
    4.pdf
    -https://vhdl.es/listas-de-sensibilidad-en-vhdl/
    https://upcommons.upc.edu/bitstream/handle/2099.1/12315/memoria.pdf?
    sequence=1&is Allowed=y
    -http://redeya.bytemaniacos.com/electronica/tutoriales/PDF/vhdl.pdf ✓
    https://books.google.com.bo/books?
    id=cGAqdX62lkC&pg=PA245&lpg=PA245&dq=Menciona+las+tres+formas+de
    +modelado+e
    n+VHDL&source=bl&ots=C2OSJnwvkW&sig=ACfU3U0Vl7gXFS8rgdIUTyXY8
    L1Vyc
    zMGg&hl=es419&sa=X&ved=2ahUKEwjRl7OcgoLqAhVXFrkGHf3LCXMQ6AE
    wBHoECAoQAQ#v =onepage&q=Menciona%20las%20tres%20formas%20de
    %20modelado%20en%20VHDL &f=false

    Downloaded by Ronny Rodrigo Rivera Caballero ([email protected])

    También podría gustarte