Arquitectura y Organización de Computadores Pauta Certamen #1, 01/2022 Santiago, 14.05.2022

Arquitectura y Organización de Computadores
Pauta Certamen #1, 01/2022

Santiago, 14.05.2022
1. [40% / 10% cu] Preguntas Cortas sobre Representación de la información y Álgebra de Boole:
(a) Considere que los números 0x8F y 0xAD están en C2. ¿Se produce overflow al guardar el
resultado de la suma de ambos en un registro de tamaño 2 nibbles?
Respuesta: El resultado de la suma es 0x13C. 2 nibbles son 8 bits por lo que el resultado de la
operación no cabe en el registro, es decir, existe overflow.
(b) ¿Cuál es el mayor número binario que se puede representar con 16 bits en formato de
- Número sin signo
- Complemento a dos
- Números con signo/magnitud
Respuesta: N=16
Número sin signo: 2N-1 -> 216-1 = 210x26-1 = 1.024x64 - 1 = 65.536 – 1 = 65.535
Complemento a dos: 2N-1-1 -> 215-1 = 210x25-1 = 1.024x32 - 1 = 32.768 -1 = 32.767
Números con signo/magnitud: 2N-1-1 -> 215-1 = 210x25 - 1 = 1024x32 - 1 = 32.767
(c) Se dice que una ecuación booleana es funcionalmente completa si es capaz de formar las
funciones NOT, AND y OR por separado. Para lograrlo sus variables pueden tomar los valores
0, 1, el propio de la variable o llamarse de forma recursiva así mismo. Determine si
𝑍(𝑢, 𝑣) = 𝑢 + 𝑣 es funcionalmente completa.
Respuesta:
● NOT(x) = Z(0,x)
● OR(x,y) = Z(x, Z(0,y))
● AND(x,y) = Z(0,Z(Z(0,x),y))
La función Z es funcionalmente completa.
(d) Determine la ecuación booleana que representa el siguiente circuito:
Respuesta: La ecuación corresponde a: 𝑌 = 𝐴𝐵𝐶 + 𝐷 + ( 𝐹 + 𝐺) 𝐸

2. [20%] Circuitos Combinacionales: Un sumador completo de un bit es un bloque digital
estructurado que permite realizar la operación suma entre dos bits considerando el carry de
entrada y como salida obtiene el resultado de la suma y el carry de salida.
Utilizando el mínimo número de compuertas lógicas NAND se pide el circuito combinacional que
permite implementar el sumador completo.
Respuesta: Para poder determinar el circuito es necesario construir la tabla de verdad:
Cin B A S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Con esto podemos determinar las ecuaciones de las salidas en términos de las entradas:
Cin/BA 00 01 11 10
0 0 1 0 1
1 1 0 1 0
𝑆 = 𝐴𝐵 𝐶𝑖𝑛 + 𝐴 𝐵𝐶𝑖𝑛 + 𝐴𝐵𝐶𝑖𝑛 + 𝐴 B 𝐶𝑖𝑛 = 𝐴⊕𝐵⊕𝐶𝑖𝑛
Cin/BA 00 01 11 10
0 0 0 1 0
1 0 1 1 1
𝐶𝑜𝑢𝑡 = 𝐵𝐶𝑖𝑛 + 𝐴𝐶𝑖𝑛 + 𝐴𝐵
Finalmente, el circuito combinacional del bloque digital estructurado es:

Puntajes:
● 5 % tabla de verdad.
● 5 % cada mapa de karnaugh. Total 10 %.
● 5 % circuito combinacional.
3. [40%] Máquinas de Estado y Sistemas Secuenciales: Considere una máquina de estados finitos
(FSM) que permite detectar en un flujo serial de bits las secuencias 1011 y 1110. Cuando se
produce cualquiera de las dos secuencias la salida vale 1, en otro caso 0.
Ejemplo: E: 1011100010111001000100…..
S: 0001010000010100000000…..
Se pide construir el diagrama de estados correspondiente usando Mealy, luego implementar el

circuito secuencial utilizando flip flops tipo D.
Respuesta: La FSM solicitada de Mealy es la siguiente:
Sean A, B y C los bits necesarios para controlar la cantidad de estados. X la transición y S la

salida del circuito. La tabla de estado actual y estado siguiente es:
𝑄𝑛+1 S
𝑄𝑛 X=0 X=1 X=0 X=1
𝑄0 𝑄0 𝑄1 0 0
𝑄1 𝑄2 𝑄3 0 0
𝑄2 𝑄3 𝑄4 0 0
𝑄3 𝑄0 𝑄5 0 0
𝑄4 𝑄3 𝑄4 1 0
𝑄5 𝑄3 𝑄2 0 1
Reemplazando por los bits A, B y C:
ABC 𝑄𝑛+1 S
𝑄𝑛 X=0 X=1 X=0 X=1
000 000 001 0 0
001 010 011 0 0
010 011 100 0 0
011 000 101 0 0
100 011 100 1 0
101 011 010 0 1
De la tabla característica del Flip flop tipo D podemos determinar la tabla de excitación:
𝑄𝑛 𝑄𝑛+1 D
0 0 0
0 1 1
1 0 0
1 1 1
Con ambas tablas podemos armar los mapas de Karnaugh:
CX/AB 00 01 11 10
00 0 0 X 0
01 0 1 X 0
11 0 1 X 0
10 0 1 X 0
𝐹𝐹𝐴 = BX + CX
CX/AB 00 01 11 10
00 0 1 X 1
01 0 0 X 0
11 1 0 X 1
10 1 0 X 1
𝐹𝐹𝐵 = 𝐵𝐶 + 𝐵𝐶 𝑋 + 𝐴𝐶 𝑋
CX/AB 00 01 11 10
00 0 1 X 1
01 1 0 X 0
11 1 1 X 0
10 0 0 X 1
𝐹𝐹𝐶 = 𝐴 𝐵 𝑋 + 𝐴 𝐶 𝑋 + 𝐵 𝐶 𝑋 + 𝐴𝑋
CX/AB 00 01 11 10
00 0 0 X 1
01 0 0 X 0
11 0 0 X 1
10 0 0 X 0
𝑆 =𝐴𝐶𝑋 + 𝐴𝐶𝑋
Finalmente, el circuito secuencial:
Puntajes:
● 10% diagrama de estados.
● 5% tabla de estados.
● 5% cada mapa de karnaugh. Total 20%.
● 5% circuito secuencial.

Arquitectura y Organización de Computadores Pauta Certamen #1, 01/2022 Santiago, 14.05.2022

Cargado por

Copyright:

Formatos disponibles

Arquitectura y Organización de Computadores Pauta Certamen #1, 01/2022 Santiago, 14.05.2022

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Arquitectura y Organización de Computadores Pauta Certamen #1, 01/2022 Santiago, 14.05.2022

Cargado por

Copyright:

Formatos disponibles

Arquitectura y Organización de Computadores

Pauta Certamen #1, 01/2022

La función Z es funcionalmente completa.

(d) Determine la ecuación booleana que representa el siguiente circuito:

Respuesta: La ecuación corresponde a: 𝑌 = 𝐴𝐵𝐶 + 𝐷 + ( 𝐹 + 𝐺) 𝐸

𝑆 = 𝐴𝐵 𝐶𝑖𝑛 + 𝐴 𝐵𝐶𝑖𝑛 + 𝐴𝐵𝐶𝑖𝑛 + 𝐴 B 𝐶𝑖𝑛 = 𝐴⊕𝐵⊕𝐶𝑖𝑛

𝐶𝑜𝑢𝑡 = 𝐵𝐶𝑖𝑛 + 𝐴𝐶𝑖𝑛 + 𝐴𝐵

Finalmente, el circuito combinacional del bloque digital estructurado es:

Se pide construir el diagrama de estados correspondiente usando Mealy, luego implementar el

Respuesta: La FSM solicitada de Mealy es la siguiente:

Sean A, B y C los bits necesarios para controlar la cantidad de estados. X la transición y S la

𝑄𝑛 X=0 X=1 X=0 X=1

𝑄𝑛 X=0 X=1 X=0 X=1

000 000 001 0 0

001 010 011 0 0

010 011 100 0 0

011 000 101 0 0

100 011 100 1 0

101 011 010 0 1

Con ambas tablas podemos armar los mapas de Karnaugh:

También podría gustarte