Dispositivos y circuitos Electrónicos

analógicos y digitales

Laboratorio N°12

FLIP FLOP INFORME

Integrantes:

ALUMNO SECCIÓN GRUPO

Samuel Cesar Fernandez Roque 2C16 A
Palma Lopez Daniel Arturo 2C16 A

Profesor:Edmundo Piter Bazan Melgarejo

Fecha de realización : 08/11/2022

Fecha de entrega:14/11/2022

Lima – 2021
TECSUP
OBJETIVOS

● Comprobar el modo de funcionamiento de un Latch

● Analizar el funcionamiento de un Flip Flop

● Realizar circuitos digitales con Flip Flops

1. FUNDAMENTO TEÓRICO

1.1. Latch
Un Latch es un dispositivo básico secuencial que puede almacenar (memorizar) un bit, el
estado de un latch puede cambiar cuando hay un cambio momentáneo en el valor de las
entradas. El latch D con entrada de control cambia de estado cuando ocurra un cambio de
nivel en la entrada D. Mientras que la entrada de control habilite al Latch cualquier cambio en
la entrada de datos cambiará el estado del latch. En este sentido, el latch es transparente, ya
que su valor de entrada puede verse en las salidas.

1.2. Latch RS
El biestable o latch RS es un circuito construido de dos puertas NOR contrapuestas. Se
obtiene a partir del elemento de almacenamiento de lazo sencillo de la Figura 1a sin más que
reemplazar los inversores por puertas NOR, tal y como se muestra en la Figura 1a. Esta
modificación permite que el valor almacenado en el latch pueda cambiar. El latch tiene dos
entradas etiquetadas como S (por set) y R (por reset), y dos estados. Cuando la salida Q=1 y
Q’ =0, se dice que el biestable está en el estado SET. Cuando Q=0 y Q’=1, está en el
estado RESET. Las salidas Q y Q’ son normalmente la una el complemento de la otra.
Cuando ambas entradas son iguales a 1 al mismo tiempo, se produce un estado indefinido
con ambas salidas igual a 0.

1.3. Latch D
Una manera de eliminar el estado indefinido no deseable en el latch SR es asegurar que las
entradas S y R nunca sean iguales a 1 al mismo tiempo. Esto se consigue con el latch D de la
Figura 1b. Este latch sólo tiene dos entradas: D (dato) y C (control). El complemento de la
entrada D va directamente a la entrada S1, y se aplica D a la entrada R1. Si la entrada de
control es 0, el latch tiene ambas entradas a nivel 1, y el circuito no puede cambiar de estado,
con independencia del valor de D. La entrada de D se muestrea cuando C=1. Si D es 1, la
salida Q se pone a 1, situando al circuito en el estado set. Si D es 0, la salida Q se pone a 0,
llevando al circuito al estado reset
 Figura I.N°01: Izquierda:
RESULTADOSLatchDE
RS, Derecha: Latch D

Preparación

El estudiante deberá estudiar el capitulo XII de su texto referente al diseño de

circuitos digitales contadores, así como revisar los ejemplos desarrollados.
También se recomienda visitar la siguiente dirección web.

http://logica-digital.blogspot.pe/2007/11/el-flip-flop-j-k-contadores.html

Equipos y materiales

● Multímetro

● Módulo de circuitos digitales

● Fuente de alimentación DC 5V.

● Cables de conexión
Procedimiento

1. Latch tipo RS

1.1 Implementar un circuito Latch tipo RS. Para la presente práctica de laboratorio
utilizar el módulo de circuitos digitales. Completar la siguiente tabla de verdad.

Figura N°02: Circuito Latch tipo RS con

Tabla de verdad N°01: Circuito Latch
compuertas NAND
tipo RS con compuertas
NAND

S R Q
Q´
1 0 0 1
0 0 indefinible indefinibl
e
0 1 1 0
0 0 indefinible indefinibl
e
1 1 Memoria Q Memoria
Q´

Figura 1.1 Simulación enviando una señal 1,0

Figura 1.2 Simulación cambiando a una señan 1,1 (memoria)

 -En estas dos imágenes donde se observa la simulación podremos observar que al cambiar la
señal a almacenamiento estos se mantendrán constantes.

Diagrama de tiempo circuito latch NAND:

S R Q Q´
1 0 0 1
0 0 memoria memoria
0 1 1 0
0 0 memoria memoria
1 1 indetermina indetermina
do do
 Figura 2.1 Simulación enviando una señal 0,1

Figura 1.2 Simulación cambiando a una señal 0,0 (memoria)

Diagrama de tiempo circuito latch NOR:

1.2 ¿Qué sucede si se sustituyen las puertas NAND por puertas NOR?

-Al sustituir las puertas podremos observar que el latch con compuertas nor se
activa en alta y el realizado con compuertas nand se activa en bajo, es por eso que
también la combinación binaria de las entradas para la memoria y para el
indefinido cambia y se invierte en la compuerta nor el almacenamiento y
indefinido se logra con las entradas 00 ,11 respectivamente, caso inverso a el latch
con compuertas nand.
2. Flip Flop SR disparado

2.1 Implementar un circuito flip-flop disparado. Para la presente práctica de

laboratorio utilizar el módulo de circuitos digitales y Multisim como software
de simulación y comprobación.

Figura N°04: Circuito flip-flop tipo RS disparado

Tabla de verdad N°03: Circuito flip-flop tipo RS disparado

C S R Q Q
L '
K
Π 0 0 0 0

Π 0 1 0 0

Π 1 0 0 0

Π 1 1 0 0

Figura 2.1 Simulación enviando una señal 0,1 y el clock en bajo

 Figura 2.2 Simulación enviando una señal 1,0 y el clock en bajo

Figura 2.3 Simulación enviando una señal 0,0 y el clock en bajo

Figura 2.4 Simulación enviando una señal 1,1 y el clock en bajo

 Tabla de verdad N°04: Circuito flip-flop tipo RS disparado
C S R Q Q
L '
K
– 0 0 almacena almacena

– 0 1 0 1

– 1 0 1 0

– 1 1 indetermi. indetermi

Figura 3.1 Simulación enviando una señal 0,1 y el clock en alto

Figura 3.2 Simulación enviando una señal 1,0 y el clock en alto

jnsi la figura de la quifksdoe

Figura 3.3 Simulación enviando una señal 0,0(se mantendrá igual que el anterior) y el clock en alto

Diagrama de tiempo circuito:

Figura 3.4 Diagrama de tiempo circuito

FLIP FLOP TIPO D

Tabla de verdad N°03: Circuito Flip-Flop tipo D disparado

C D Q Q'
L
K
0 1
– 0
0 1
Π 0
1 0
– 1
1 0
Π 1

CLK= – ;D=0

Figura 4.1 Simulación enviando una señal D en bajo y el clock en alto

 CLK=Π ;D=0

Figura 4.2 Simulación enviando una señal D en bajo y el clock en bajo

CLK= – ;D=1

Figura 4.3 Simulación enviando una señal D en alto y el clock en alto

CLK=Π ;D=1

Figura 4.4 Simulación enviando una señal D en alto y el clock en bajo

Diagrama de tiempo circuito latch :

Figura 4.5 Diagrama de tiempo circuito

Circuito con Timer 555

VIDEO DEL TIMER 555 EN FUNCIONAMIENTO

Link: https://youtu.be/eKnQzh0k_vs

APLICACIÓN DE LO APRENDIDO
 Realizar la implementación de un circuito contador BCD

Figura N°07: Implementación de un circuito contador natural BCD

Contador natural:

Figura 5.1 Simulación de un contador emitiendo 0 señales

Emitiendo 1 pulsación :

Emitiendo 5 pulsaciones :
Emitiendo 8 pulsaciones :

Emitiendo 9 pulsaciones :
 Registro de
desplazamiento
 Observaciones:

- Se puede observar que el uso de un condensador en circuitos

con Flip Flops se complementa con el funcionamiento.
-
- Se puede observar que en el circuito de timer 555 el uso de un
led indicador es necesario para analizar mejor el tiempo.
-
- Se observó que al implementar el circuito de timer 555 el pin 5
no fue conectado a nada.

Conclusiones:

- De acuerdo a lo trabajado en este laboratorio, se puede concluir que

el uso de Flip Flops en circuitos es muy importante gracias a sus
diferentes aplicaciones en la electrónica básica y en la industria.

- Se concluye que las aplicaciones en electrónica de los flip flops

tienen muchas aplicaciones y posibilidades en la creación de
circuitos digitales de mayor complejidad.

- Se puede concluir que al guardar un bit, un flip flop puede

programarse para realizar diferentes acciones relacionadas a esto,
como un timer 555.