COMPUERTAS LÓGICAS.

Laboratorio 01.
Henry Carmona Collazos Daniel Alejandro Tobar Álvarez
Universidad Autónoma de Occidente Universidad Autónoma de Occidente
Ingeniería Mecatrónica Ingeniería Mecatrónica
Cali, Valle del cauca, Colombia Cali, Valle del cauca, Colombia
[email protected] [email protected]

Brahyan Camilo Marulanda Muñoz Diego Iván Perea Montealegre

Universidad Autónoma de Occidente Universidad Autónoma de Occidente
Ingeniería Mecatrónica Ingeniería Mecatrónica
Yumbo, Valle del cauca, Colombia Cali, Valle del cauca, Colombia
[email protected] [email protected]

I. INTRODUCCIÓN II. MARCO TEÓRICO

En el campo de la electrónica existen procesos importantes Para llevar a cabo el desarrollo del presente documento se
para el desarrollo y funcionamiento óptimo de los dispositivos tendrán en cuenta conceptos de corriente continua, además de
electrónicos. Uno de los conceptos importantes que se deben de fundamentación teórica acerca de resistores, Conversor A/D,
tener en cuenta, es que la electrónica digital es la rama moderna Funcionamiento de un Display. Para ello se tomarán algunas
de la electrónica que está en constante evolución simultaneo a técnicas de análisis de circuitos con el objetivo de realizar los
la tecnología y que se encarga de sistemas electrónicos en los respectivos cálculos, diseño de los esquemáticos electrónicos en
que la información está codificada en estados discretos, a aras de llevar a cabo los ítems propuestos en la guía del
diferencia de los sistemas analógicos donde la información laboratorio. Para la definición de conceptos, se tomará como
toma un rango continuo de valores1. El término digital se deriva referencia bibliográfica o fuente de consulta: " Fundamentos de
de la forma en que las computadoras realizan las operaciones Sistemas Digitales" de Tomas L. Floyd y algunas fuentes
contando dígitos. Durante muchos años, las aplicaciones de la cibergráficas como artículos académicos y/o páginas web.
electrónica digital se limitaron a los sistemas informáticos. Hoy
A. Resistor Variable
día, la tecnología digital tiene aplicación en un amplio rango de
Los resistores variables están diseñados de modo que sus
áreas además de la informática. Aplicaciones como la
valores de resistencia sean fáciles de cambiar mediante un
televisión, los sistemas de comunicaciones, de radar, sistemas
ajuste manual o automático. Dos usos básicos de los resistores
de navegación y guiado, sistemas militares, instrumentación
variables son dividir el voltaje y controlar la corriente. El
médica, control de procesos industriales y electrónica de
resistor variable utilizado para dividir voltaje se llama
consumo, usan todos ellos técnicas digitales. A lo largo de los
Potenciómetro. El resistor variable empleado para controlar
años, la tecnología digital ha progresado desde los circuitos de
corriente se denomina Reóstato.
válvulas de vacío hasta los transistores discretos y los circuitos
El Potenciómetro es un dispositivo de tres terminales, como
integrados, conteniendo algunos de ellos millones de
se indica en la siguiente ilustración. Los terminales 1 y 2 tienen
transistores. El desarrollo del presente documento tendrá como
resistencia fija entre ellas, que es la resistencia total. El terminal
objetivo coaligar conocimientos teóricos acerca de
3 está conectada a un contacto móvil (rozador). En él es posible
componentes eléctricos pasivos, Convertidores A/D y algunos
variar la resistencia entre 3 y 1 o entre 3 y 2 subiendo o bajando
conocimientos digitales en aras de ser aplicados para el diseño
el rozador.
de un sistema digital que muestre en un Display de 14
segmentos, un mensaje especifico (una serie de caracteres)
cuando se gira la perilla de un potenciómetro. Además de ello,
se utilizarán algunas herramientas computacionales para el
análisis, montaje, simulación y diseño de los componentes
electrónicos basados en operaciones digitales. Por último,
verificar la sutil importancia de la electrónica digital en el
desarrollo humano en cuanto a avances tecnológicos de óptimo Ilustración 1. Simbología [1]
funcionamiento.

1
Concepto de Electrónica Digital [Pagina Web]. Disponible en:
https://n9.cl/afojq.
 Convertidor analógico-digital flash (paralelo).
Este método utiliza comparadores para comparar tensiones
de referencia con tensiones de entrada analógicas. Cuando estas
sobrepasan la referencia, se genera un nivel ALTO. En general,
se requieren 2n −1 comparadores para la conversión a un código
binario de n bits. El número de bits empleado en un ADC es su
resolución. Una de las desventajas del ADC flash es el gran
número de comparadores necesarios para un número binario de
tamaño razonable. Su principal ventaja es que tiene un tiempo
de conversión rápido, gracias a su alta tasa de transferencia
(muestras por segundo). La tensión de referencia de cada
comparador se establece mediante un circuito divisor de tensión
resistivo. La salida del comparador se conecta a una entrada del
codificador de prioridad. Este se habilita mediante un impulso
aplicado a la entrada de habilitación IN, y el código de tres bits
que representa el valor de la entrada analógica se presenta en
Ilustración 2. Ajuste lineal y no lineal del Potenciómetro. [1] las salidas del codificador. El código binario queda determinado
por la entrada de mayor orden que se encuentre a nivel ALTO.
B. Conversor A/D La frecuencia de los impulsos de habilitación y el número de
La conversión analógica-digital es el proceso por el que bits del código binario determinan la precisión con la que la
una magnitud analógica se convierte a formato digital. Este secuencia de códigos digitales representa la entrada del ADC.
proceso es necesario cuando las magnitudes medidas deben Debe haber un pulso de habilitación por cada nivel de muestreo
estar en formato digital para poder procesarlas, mostrarlas o de la señal de entrada.
almacenarlas. Dos parámetros de gran importancia de los ADC
son la resolución, que es el número de bits y la tasa de
transferencia, que es la frecuencia de muestreo que un ADC
puede aceptar, en número de muestras por segundo. Posterior a
describir la importancia de los Amp Op en estos integrados, se
definirán los métodos de conversión más utilizados.
El Amplificador Operacional (Amp Op) es un componente
muy común en los métodos de conversión analógico-digitales
(ADC) y en los digital-analógicos (DAC). Un Amp Op es un
amplificador lineal que tiene dos entradas (Inversora y No
Inversora) y una Salida. Tiene una alta ganancia en tensión y
una muy alta impedancia de entrada, así como una muy baja
impedancia de salida. En su configuración como Inversor, la
entrada inversora del AO está, aproximadamente, al potencial
de tierra (0 V), porque la realimentación y la extremadamente Ilustración 4. ADC flash de 3 bits [2]
alta ganancia en bucle abierto hacen que la diferencia de tensión
Convertidor analógico-digital de pendiente doble.
entre las dos entradas sea muy pequeña. Por tanto, como la
El ADC de pendiente doble se utiliza comúnmente en
entrada no inversora está a tierra, la entrada inversora está
voltímetros digitales y otros tipos de instrumentos de medida.
aproximadamente a 0 V, lo que se denomina tierra virtual.
Utilizan un generador de rampa (integrador) para generar la
Cuando el AO se utiliza como comparador, se aplican dos
característica de pendiente doble.
tensiones a las entradas. Cuando estas tensiones de entrada
difieren en una pequeña cantidad, el AO pasa a uno de sus dos
estados de salida saturados, nivel ALTO o BAJO, dependiendo
de qué tensión sea mayor.
𝑉𝑜𝑢𝑡 𝑅𝑓
=−
𝑉𝑖𝑛 𝑅𝑖𝑛

Ilustración 3. Simbología del Amp Op [2]

Ilustración 5. ADC de pendiente doble básico [2]
 Método analógico-digital por aproximaciones sucesivas. microprocesador. El funcionamiento básico del dispositivo es
El método de conversión A/D más ampliamente utilizado es el siguiente: el ADC0804 contiene el equivalente a una red
el de las aproximaciones sucesivas. Tiene un tiempo de DAC de 256 resistencias. La lógica de aproximaciones
conversión mucho menor que la conversión de pendiente doble, sucesivas secuencia la red para adaptar la tensión analógica de
aunque es más lento que el método flash. Asimismo, el tiempo entrada diferencial (Vin+ − Vin−) a una salida de la red
de conversión es fijo para cualquier valor de la entrada resistiva. En primer lugar, se comprueba el MSB (bit más
analógica. Su funcionamiento básico es el siguiente: los bits de significativo). Después de realizar ocho comparaciones (sesenta
entrada al DAC se habilitan (se ponen a 1) de uno en uno y cuatro períodos de reloj), un código binario de 8 bits se
sucesivamente, comenzando por el bit más significativo (MSB). transfiere a los latches de salida y la salida de interrupción
Cada vez que se habilita un bit, el comparador produce una (INTR) pasa a nivel BAJO. El dispositivo puede funcionar en
salida que indica si la tensión analógica de entrada es mayor o modo de conversión libre (free-running), conectando la salida
menor que la salida del DAC. Si la salida del DAC es mayor INTR a la entrada de escritura WR y manteniendo la entrada de
que la señal de entrada, la salida del comparador está a nivel inicio de conversión, CS, a nivel BAJO. Para garantizar una
BAJO, haciendo que el bit en el registro pase a cero. Si la salida adecuada inicialización bajo todas las posibles condiciones, se
es menor que la entrada, el bit 1 se mantiene en el registro. El requiere un nivel BAJO en la entrada WR durante el ciclo de
sistema realiza esta operación con el MSB primero, luego con conexión de la alimentación. A partir de ahí, si se pone CS a
el siguiente bit más significativo, después con el siguiente, y así nivel BAJO en cualquier instante, se interrumpirá el proceso de
sucesivamente. Después de que todos los bits del DAC hayan conversión.
sido aplicados, el ciclo de conversión estará completo. Cuando la entrada WR pasa a nivel BAJO, el registro de
aproximaciones sucesivas (SAR) interno y el registro de
desplazamiento de 8 bits se ponen a cero. Mientras, CS y WR
permanezcan a nivel BAJO, el ADC permanecerá en estado de
RESET. El período de conversión se inicia de uno a ocho
períodos de reloj después de que CS o WR hagan una transición
de nivel BAJO a nivel ALTO. Cuando ambas entradas CS y RD
están a nivel BAJO, el latch de salida triestado se habilita y el
código de salida se aplica a las líneas D0 a D7. Cuando la entrada
CS o la entrada RD pasan a nivel ALTO, las salidas D0 a D7 se
desactivan.

Ilustración 6. ADC por aproximaciones sucesivas [2]

Ilustración 8. Convertidor analógico-digital ADC0804 [2]

Ilustración 7. Proceso de conversión [2]
Para el cálculo de los dígitos de salida de este conversor A/D
Convertidor Analógico-Digital ADC0804. se tiene la siguiente expresión:
El ADC0804 es un conversor que utiliza el método de 2𝑛 𝑉𝑖𝑛
aproximaciones sucesivas. Este dispositivo funciona con una 𝐷=
𝑉𝑟𝑒𝑓
alimentación de +5 V y tiene una resolución de ocho bits, con
un tiempo de conversión de 100 µs. También dispone de un C. Algebra de Boole, Mapas K y método Quine McCluskey
generador de reloj interno. Las salidas de datos triestado sirven El Algebra Booleana adquiere su nombre en honor a George
para realizar la interfaz con el sistema de buses de un Boole (1815-1864), matemático inglés autodidacta, que fue el
primero en definirla como parte de un sistema lógico,
inicialmente en un pequeño folleto: The Mathematical Analysis
of Logic, publicado en 1847 como respuesta a una controversia
en curso entre Augustus De Morgan y Sir William Hamilton.
En la actualidad, se aplica de forma generalizada en el
ámbito del diseño electrónico. Claude Shannon fue el primero
en aplicarla en el diseño de circuitos de conmutación eléctrica
biestables, en 1948. Esta lógica se puede aplicar a dos campos:

1. Al análisis, porque es una forma concreta de describir

cómo funcionan los circuitos.
2. Al diseño, ya que teniendo una función lógica
aplicamos dicha álgebra para poder desarrollar una
implementación de la función.

El uso del álgebra de Boole 2 en la Automática se debe a que

buena parte de los automatismos responden a la lógica binaria.
Las variables binarias de entrada son leídas y producen
variaciones en las señales binarias de salidas. Esta algebra es
definida por tres operaciones básicas: complemento, suma (OR)
y producto (AND). Por lo cual, se mencionarán de forma
ilustrativa los postulados básicos, así como los principios y
teoremas fundamentales:

Ilustración 11. Teoremas fundamentales [3]

Un mapa de Karnaugh (también conocido como tabla de

Karnaugh o diagrama de Veitch) es un diagrama utilizado para
la simplificación de funciones algebraicas en forma canónica.
A partir de la tabla de Karnaugh se puede obtener una forma
canónica mínima (con el mínimo número de términos).
Usualmente se utiliza indistintamente los términos de “mapa”
y/o “tabla” cuando se trata técnicamente el concepto de Mapas
de Karnaugh.
La tabla de Karnaugh consiste en una representación
Ilustración 9. Postulados Básicos [3] bidimensional de la función que se quiere simplificar. Si la
función viene expresada como una tabla de verdad, entonces la
tabla de Karnaugh puede verse como una forma alternativa de
representación 2D. Puesto que la tabla de verdad de una función
de n variables posee 2n filas, la tabla de Karnaugh
correspondiente debe poseer también 2n celdas. La construcción
Ilustración 10. Principio de la Dualidad [3] de la tabla de Karnaugh pasa por codificar cada celda en código
binario reflejado (o código Gray) de manera que celdas
adyacentes tengan un código que difiere en un solo dígito.3

2 3
Información tomada de: https://n9.cl/o1fzb [Página Web]. Información tomada de: https://n9.cl/5nl6 [Página Web].
 5. Se busca combinación de minitérminos que contengan
la misma ubicación del guión y el cambio de una
variable. En el nuevo cambio de variable se escribe un
guión.
6. En una tabla se escriben las combinaciones obtenidas
(sin repetir) y las combinaciones del paso 4 que no se
pudieron combinar. Se describe el mini término
generado. En una columna se escriben el valor de los
mini términos de la función lógica. Con una X se
indica la intersección entre combinación y mini
Ilustración 12. Descripción gráfica de un Mapa K
términos.
Criterios de Simplificación utilizando Mapas K4: 7. En las columnas de los minitérminos de la función se
1. Cada cuadrado en el mapa K de n variables tiene n busca la columna que contenga una X. Se marca la fila
cuadrados adyacentes lógicamente (cada par de que contiene esa X y para cada fila señalada, se marcan
cuadrados adyacentes difiere en una variable). las columnas que contengan otras X.
2. Agrupar cuadrados en potencias de 2. Al agrupar 2n 8. Con las X faltantes se busca una fila que pueda
cuadrados se elimina n variables. contener la mayor cantidad de columnas. Se escriben
3. Se debe agrupar la mayor cantidad posible de los términos producto de las filas.
cuadrados, para reducir la cantidad de literales en el
término producto resultante.
4. Se forma el menor número posible de grupos que
cubran todos los cuadrados, para reducir el número de
términos de la función resultante. Se puede utilizar
cada cuadrado cuantas veces sea necesario. Tan pronto
se hayan utilizado todos los minitérminos al menos
una vez, no se continua con el proceso.
5. Al combinar cuadrados en el mapa, hay que empezar
siempre por los cuadrados donde existe el menor
número de cuadrados adyacentes.

El método de Quine-McCluskey es particularmente útil

cuando se tienen funciones con un gran número de variables, no
es el caso del método de Karnaugh, que se hace impracticable
con más de cinco variables. Una expresión booleana se
compone de variables y términos. Para este método las variables
sólo podrán tener un valor numérico de cero (el correspondiente
al valor de verdad false) o uno (el correspondiente al valor de
verdad true) y se designarán mediante una letra.

Criterios de Simplificación utilizando5:

1. Se crea una tabla con los minitérminos de la función
lógica.
2. En la tabla se genera una columna con el número de
UNOS que contiene cada combinación.
3. Se genera una tabla agrupando los minitérminos de
acuerdo al número de UNOS que contenga su
combinación de entradas.
4. Se genera otra tabla donde se realizan las
combinaciones entre grupos seguidos y combinación Ilustración 13. Consideraciones 1-5
de minitérminos deacuerdo al cambio de una variable
(el cambio de variable se marca con un guión).

4 5
John Jairo Buitrago. Docente de la Universidad Autónoma de John Jairo Buitrago. Docente de la Universidad Autónoma de
Occidente [Slides]. Occidente [Slides].
 Ilustración 15. Display de 7 segmentos, con ánodo común y cátodo
común 7

Ilustración 16. Display de 14,16 y Matricial 8

III. LABORATIORIO
Se requiere un sistema digital que muestre en un Display de
14 segmentos, un mensaje (una serie de caracteres) cuando se
gira la perilla de un potenciómetro.

Requerimientos:
• Emplear un potenciómetro para obtener una tensión entre
0V y 5V con relación a la posición de la perilla.
• Utilizar un conversor A/D para obtener un valor binario
a partir de una tensión entre 0V a 5V, emplear los 4 bits
Ilustración 14. Consideraciones 6-8 y Simplificación final más significativos del valor obtenido.
• Hacer uso de un sólo Display de 14 segmentos para
D. Funcionamiento del Display mostrar el mensaje:
Un Display se define como un dispositivo electrónico que EDGxE1 (UNO)****
permite la visualización de información, el cual este compuesto EDGxE2 (DOS)****
por segmentos y pines. El número de segmentos permite la
EDGxE3 (TRES)***
visualización de diferentes símbolos, números o letras. Entre
estos se encuentran los Display de 7, 14 y 16 segmentos, además EDGxE4 (CUATRO)*
del matricial(5x7). [Ilustración 15-16] EDGxE5 (CINCO)**
Cada segmento por su parte está compuesto por Ledes que EDGxE6 (SEIS)***
serán activados y desactivados por medio de señales eléctricas EDGxE7 (SIETE)**
(1 lógico o 0 lógico). A partir del uso de Ledes se encuentran EDGxE8 (OCHO)***
dos tipos de Displays, los de cátodo y ánodo común, la NOTAS: 1. La “x” del mensaje corresponde al grupo de
diferencia entre estos es en la forma en que están conectados los Electrónica Digital (1 ó 2). 2. A cada equipo de trabajo le
Ledes, ya que pueden tener el cátodo en común entre ellos o el corresponde un mensaje a mostrar. Emplear un LED bicolor,
ánodo en común entre ellos, formando un cátodo común o un donde indique con un color la primera parte del mensaje (por
ánodo común respectivamente. Esto último, tiene como ejemplo: EDG1E1). El LED bicolor indica, con otro color, la
consecuencia la forma en que será controlado el mismo, puesto segunda parte del mensaje (lo que está en paréntesis y los
que uno de ánodo común será encendido por un cero lógico, asteriscos). El LED bicolor se apaga en el espacio del mensaje.
mientras uno de cátodo común será encendió por un uno
lógico.6

6 8
Información tomada de: https://n9.cl/lqv3o [Página Web]. Fuente gráfica: http://www.screens.ru/es/2003/7.html [Página Web].
7
Fuente gráfica: https://n9.cl/py9en [Página Web].
 Para el Diseño del circuito que represente, en términos
generales, la solución del laboratorio se debe tener en cuenta
ciertos procesos y/o fundamentos teóricos, entre los que se tiene
un Diagrama de flujo, Diagrama de bloques, Tablas de verdad,
Algoritmos de Quine-McCluskey, Funciones lógicas sin
simplificar y simplificadas y, por último, un Diagrama
esquemático.

Ilustración 18. Diagrama de Bloques

Posterior a los diagramas de flujo y de bloques, se realizan

las TABLAS DE VERDAD para cada segmento con sus
respectivas funciones lógicas sin simplificar y simplificadas
utilizando el algoritmo de Quine-McCluskey:

Ilustración 19. Display de 14 segmentos

Ilustración 20. Tabla de verdad para el segmento A

Ilustración 17. Diagrama de Flujo

Ilustración 21. Tabla de verdad para el segmento B
Ilustración 22.Tabla de verdad para el segmento C Ilustración 26. Tabla de verdad para el segmento P

Ilustración 23. Tabla de verdad para el segmento D Ilustración 27. Tabla de verdad para el segmento G

Ilustración 24. Tabla de verdad para el segmento E Ilustración 28. Tabla de verdad para el segmento H

Ilustración 25. Tabla de verdad para el segmento F Ilustración 29. Tabla de verdad para el segmento J
Ilustración 30. Tabla de verdad para el segmento K Ilustración 34. Tabla de verdad para el segmento DP (Decimal
Point)

Ilustración 31. Tabla de verdad para el segmento L

Ilustración 35. Tabla de verdad para el LEDCOLOR1

Ilustración 32. Tabla de verdad para el segmento M

Ilustración 36. Tabla de verdad para el LEDCOLOR2

Haciendo uso del Algoritmo de Quine-McCluskey se van

a simplificar las funciones lógicas. Por ende, se describirán las
funciones lógicas no simplificadas y posterior al algoritmo, las
simplificadas.

OBTENCION DE MINTERMINOS SEGMENTO A

𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅
𝑚1 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
𝑚4 = 𝐴̅𝐵 𝐶̅ 𝐷̅
𝑚10 = 𝐴𝐵̅ 𝐶𝐷 ̅
Ilustración 33. Tabla de verdad para el segmento N
 FUNCION LÓGICA SIN SIMPLIFICAR (SOP) 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷 + 𝐴̅𝐵̅ 𝐶𝐷 + 𝐴̅𝐵 𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶̅ 𝐷
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,1,2,4,10) + 𝐴𝐵̅𝐶𝐷 ̅

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵 𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶𝐷
̅ FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY)
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY) COMBINACIÓN A B C D #1's
1 0 0 0 1 1
COMBINACIÓN A B C D #1's
3 0 0 1 1 2
0 0 0 0 0 0
5 0 1 0 1 2
1 0 0 0 1
8 1 0 0 0 1
2 0 0 1 0 1
9 1 0 0 1 2
4 0 1 0 0
10 1 0 1 0 2
10 1 0 1 0 2

GRUPO COMBINACIÓN A B C D
GRUPO COMBINACIÓN A B C D
1 0 0 0 1
0 0 0 0 0 0 1
8 1 0 0 0
1 0 0 0 1
3 0 0 1 1
1 2 0 0 1 0
4 0 1 0 0 5 0 1 0 1
2
2 10 1 0 1 0 9 1 0 0 1
10 1 0 1 0
GRUPO COMBINACIÓN A B C D
0,1 0 0 0 - GRUPO COMBINACIÓN A B C D

0y1 0,2 0 0 - 0 1,3 0 0 - 1

0,4 0 - 0 0 1,5 0 - 0 1

2,10 - 0 1 0 1y2 1,9 - 0 0 1

1y2
8,9 1 0 0 -
8,10 1 0 - 0

̅𝑩
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨 ̅+𝑨
̅𝑪 ̅𝑪̅𝑫
̅ +𝑩
̅ 𝑪𝑫
̅

OBTENCION DE MINTERMINOS SEGMENTO B

𝑚1 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
𝑚3 = 𝐴̅𝐵̅ 𝐶𝐷 ̅𝑩
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨 ̅𝑪
̅𝑫 + 𝑨 ̅𝑫 + 𝑨𝑩
̅𝑪̅ + 𝑨𝑩
̅𝑫̅
𝑚5 = 𝐴̅𝐵 𝐶̅ 𝐷
𝑚8 = 𝐴𝐵̅ 𝐶̅ 𝐷̅ OBTENCION DE MINTERMINOS SEGMENTO C
𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷 𝑚1 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
𝑚10 = 𝐴𝐵̅ 𝐶𝐷 ̅ 𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
̅ ̅
𝑚3 = 𝐴𝐵 𝐶𝐷
FUNCION LÓGICA SIN SIMPLIFICAR (SOP) 𝑚5 = 𝐴̅𝐵 𝐶̅ 𝐷
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(1,3,5,8,9,10) 𝑚8 = 𝐴𝐵̅ 𝐶̅ 𝐷̅
 𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷
𝑚10 = 𝐴𝐵̅ 𝐶𝐷̅

FUNCION LÓGICA SIN SIMPLIFICAR (SOP)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(1,2,3,5,8,9,10)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷 + 𝐴̅𝐵̅ 𝐶𝐷

̅ + 𝐴̅𝐵̅𝐶𝐷 + 𝐴̅𝐵 𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶̅ 𝐷
̅
+ 𝐴𝐵̅𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶𝐷 ̅

FUNCION LÓGICA SIMPLIFICADA (ALGORITMO ̅𝑩

𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨 ̅𝑪
̅𝑪 + 𝑨 ̅𝑫 + 𝑨𝑩
̅𝑪̅ + 𝑨𝑩
̅𝑫̅
QUINE-MCCLUSKEY)
OBTENCION DE MINTERMINOS SEGMENTO D
COMBINACIÓN A B C D #1's 𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷 ̅
̅ ̅
𝑚1 = 𝐴𝐵 𝐶 𝐷 ̅
1 0 0 0 1 1 𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
2 0 0 1 0 1 ̅
𝑚4 = 𝐴 𝐵 𝐶 𝐷 ̅ ̅
̅
𝑚8 = 𝐴𝐵 𝐶 𝐷 ̅ ̅
3 0 0 1 1 2 𝑚10 = 𝐴𝐵 𝐶𝐷̅ ̅
5 0 1 0 1 2
FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
8 1 0 0 0 1 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,1,2,4,8,10)
9 1 0 0 1 2
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵 𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶̅ 𝐷
̅
10 1 0 1 0 2 + 𝐴𝐵̅ 𝐶𝐷 ̅

FUNCION LÓGICA SIMPLIFICADA (ALGORITMO

GRUPO COMBINACIÓN A B C D QUINE-MCCLUSKEY)
1 0 0 0 1
COMBINACIÓN A B C D #1's
1 2 0 0 1 0
0 0 0 0 0 0
8 1 0 0 0
3 0 0 1 1 1 0 0 0 1

5 0 1 0 1 2 0 0 1 0
2 1
9 1 0 0 1 4 0 1 0 0

10 1 0 1 0 8 1 0 0 0
10 1 0 1 0 2
GRUPO COMBINACIÓN A B C D
GRUPO COMBINACIÓN A B C D
1,3 0 0 - 1
1,5 0 - 0 1 0,1 0 0 0 -
0,2 0 0 - 0
1,9 - 0 0 1 0y1
0,4 0 - 0 0
1y2 2,3 0 0 1 -
0,8 - 0 0 0
2,10 - 0 1 0
2,10 - 0 1 0
8,9 1 0 0 - 1,2
8,10 1 0 - 0
8,10 1 0 - 0
 COMBINACIÓN A B C D GRUPO COMBINACIÓN A B C D
0,2,8,10 - 0 - 0 0,2 0 0 - 0
0,8,2,10 - 0 - 0 0y1 0,4 0 - 0 0
0,1 0 0 0 - 0,8 - 0 0 0
0,4 0 - 0 0 2,10 - 0 1 0
1y2 8,9 1 0 0 -
8,10 1 0 - 0

COMBINACIÓN A B C D
̅𝑫
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑩 ̅𝑩
̅ +𝑨 ̅+𝑨
̅𝑪 ̅𝑪̅𝑫
̅ 0,2,8,10 - 0 - 0

OBTENCION DE MINTERMINOS SEGMENTO E 0,4 0 - 0 0

𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅
8,9 1 0 0 -
𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
𝑚4 = 𝐴̅𝐵 𝐶̅ 𝐷̅
𝑚8 = 𝐴𝐵̅ 𝐶̅ 𝐷̅
𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷
𝑚10 = 𝐴𝐵̅ 𝐶𝐷 ̅

FUNCION LÓGICA SIN SIMPLIFICAR (SOP)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,2,4,8,9,10) ̅𝑫
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑩 ̅𝑪
̅ +𝑨 ̅𝑫
̅ + 𝑨𝑩
̅𝑪̅

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶̅ 𝐷 OBTENCION DE MINTERMINOS SEGMENTO F
+ 𝐴𝐵̅ 𝐶𝐷 ̅ 𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅
𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO 𝑚4 = 𝐴̅𝐵 𝐶̅ 𝐷̅
QUINE-MCCLUSKEY) 𝑚8 = 𝐴𝐵̅ 𝐶̅ 𝐷̅
𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷
𝑚10 = 𝐴𝐵̅ 𝐶𝐷 ̅
COMBINACIÓN A B C D #1's
0 0 0 0 0 0 FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,2,4,8,9,10)
2 0 0 1 0 1
4 0 1 0 0 1 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴𝐵̅ 𝐶̅ 𝐷
+ 𝐴𝐵̅ 𝐶𝐷 ̅
8 1 0 0 0 1
9 1 0 0 1 2 FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY)
10 1 0 1 0 2
COMBINACIÓN A B C D #1's
GRUPO COMBINACIÓN A B C D 0 0 0 0 0 0
0 0 0 0 0 0 2 0 0 1 0 1
2 0 0 1 0 4 0 1 0 0 1
1 4 0 1 0 0 8 1 0 0 0 1
8 1 0 0 0 9 1 0 0 1 2
9 1 0 0 1 10 1 0 1 0 2
2
10 1 0 1 0
 GRUPO COMBINACIÓN A B C D COMBINACIÓN A B C D #1's
0 0 0 0 0 0 9 1 0 0 1 2
2 0 0 1 0 11 1 0 1 1 3
1 4 0 1 0 0 12 1 1 0 0 2
8 1 0 0 0 13 1 1 0 1 3
9 1 0 0 1 14 1 1 1 0 3
2
10 1 0 1 0 15 1 1 1 1 4

GRUPO COMBINACIÓN A B C D GRUPO COMBINACIÓN A B C D

0,2 0 0 - 0 9 1 0 0 1
2
0y1 0,4 0 - 0 0 12 1 1 0 0

0,8 - 0 0 0 11 1 0 1 1

2,10 - 0 1 0 3 13 1 1 0 1

1y2 8,9 1 0 0 - 14 1 1 1 0

8,10 1 0 - 0 4 15 1 1 1 1

COMBINACIÓN A B C D GRUPO COMBINACIÓN A B C D

0,2,8,10 - 0 - 0 9,11 1 0 - 1

0,4 0 - 0 0 9,13 1 - 0 1
2y3
8,9 1 0 0 - 12,13 1 1 0 -
12,14 1 1 - 0
11,15 1 - 1 1
3y4 13,15 1 1 - 1
14,15 1 1 1 -
̅𝑫
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑩 ̅𝑪
̅ +𝑨 ̅𝑫
̅ + 𝑨𝑩
̅𝑪̅

OBTENCION DE MINTERMINOS SEGMENTO P COMBINACIÓN A B C D

𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷 9,11,13,15 1 - - 1
𝑚11 = 𝐴𝐵̅ 𝐶𝐷
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅ 9,13,11,15 1 - - 1
𝑚13 = 𝐴𝐵𝐶 𝐷 ̅
12,13,14,15 1 1 - -
𝑚14 = 𝐴𝐵𝐶𝐷 ̅
𝑚15 = 𝐴𝐵𝐶𝐷 12,14,13,15 1 1 - -

FUNCION LÓGICA SIN SIMPLIFICAR (SOP)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(9,11,12,13,14,15)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴𝐵̅ 𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷

̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅
+ 𝐴𝐵𝐶𝐷 𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨(𝑫 + 𝑩)

FUNCION LÓGICA SIMPLIFICADA (ALGORITMO

QUINE-MCCLUSKEY)
 OBTENCION DE MINTERMINOS SEGMENTO G
𝑚1 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
𝑚13 = 𝐴𝐵𝐶̅ 𝐷
𝑚14 = 𝐴𝐵𝐶𝐷 ̅
̅𝑩
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 + 𝑨 ̅𝑫
̅𝑪 ̅
𝑚15 = 𝐴𝐵𝐶𝐷
OBTENCION DE MINTERMINOS SEGMENTO H
FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
𝑚7 = 𝐴̅𝐵𝐶𝐷
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(1,12,13,14,15)
𝑚12 = 𝐴𝐵𝐶̅ 𝐷
̅
𝑚13 = 𝐴𝐵𝐶̅ 𝐷
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷
𝑚14 = 𝐴𝐵𝐶𝐷̅
𝑚15 = 𝐴𝐵𝐶𝐷
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY) FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(7,12,13,14,15)
COMBINACIÓN A B C D #1's
1 0 0 0 1 1 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
12 1 1 0 0 2 QUINE-MCCLUSKEY)
13 1 1 0 1
3 COMBINACIÓN A B C D #1's
14 1 1 1 0
7 0 1 1 1 3
15 1 1 1 1 4
12 1 1 0 0 2

GRUPO COMBINACIÓN A B C D 13 1 1 0 1 3

1 1 0 0 0 1 14 1 1 1 0 3

2 12 1 1 0 0 15 1 1 1 1 4

13 1 1 0 1
3 GRUPO COMBINACIÓN A B C D
14 1 1 1 0
2 12 1 1 0 0
4 15 1 1 1 1
7 0 1 1 1

GRUPO COMBINACIÓN A B C D 3 13 1 1 0 1

12,13 1 1 0 - 14 1 1 1 0
2y 3 4 15 1 1 1 1
12,14 1 1 - 0
13,15 1 1 - 1
3y4 GRUPO COMBINACIÓN A B C D
14,15 1 1 1 -
12,13 1 1 0 -
2y3
COMBINACIÓN A B C D 12,14 1 1 - 0
7,15 - 1 1 1
12,13,14,15 1 1 - -
12,14,13,15 1 1 - - 3y4 13,15 1 1 - 1

1 0 0 0 1 14,15 1 1 1 -
 COMBINACIÓN A B C D GRUPO COMBINACIÓN A B C D
0,2 0 0 - 0
12,13,14,15 1 1 - - 0y1
0,4 0 - 0 0
12,14,13,15 1 1 - -
1y2 4,12 - 1 0 0
7,15 - 1 1 1 12,13 1 1 0 -
2y3
12,14 1 1 - 0
13,15 1 1 - 1
3y4
14,15 1 1 1 -

COMBINACIÓN A B C D
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 + 𝑩𝑪𝑫
12,13,14,15 1 1 - -
OBTENCION DE MINTERMINOS SEGMENTO J 0,2 0 0 - 0
𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅
0,4 0 - 0 0
𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
4,12 - 1 0 0
𝑚4 = 𝐴̅𝐵 𝐶̅ 𝐷̅
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
𝑚13 = 𝐴𝐵𝐶̅ 𝐷
𝑚14 = 𝐴𝐵𝐶𝐷 ̅
𝑚15 = 𝐴𝐵𝐶𝐷

FUNCION LÓGICA SIN SIMPLIFICAR (SOP) ̅𝑪

𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨 ̅𝑫 ̅𝑩
̅ +𝑨 ̅𝑫
̅ + 𝑨𝑩
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,2,4,12,13,14,15)
OBTENCION DE MINTERMINOS SEGMENTO K
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅ 𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷 𝑚7 = 𝐴̅𝐵𝐶𝐷
̅
+ 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
𝑚13 = 𝐴𝐵𝐶 𝐷 ̅
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY) 𝑚14 = 𝐴𝐵𝐶𝐷 ̅
𝑚15 = 𝐴𝐵𝐶𝐷
COMBINACIÓN A B C D #1's
FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
0 0 0 0 0 0 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(7,9,12,13,14,15)
2 0 0 1 0 1
4 0 1 0 0 1 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅𝐶̅ 𝐷 + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅
+ 𝐴𝐵𝐶𝐷
12 1 1 0 0 2
13 1 1 0 1 3 FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
14 1 1 1 0 3 QUINE-MCCLUSKEY)
15 1 1 1 1 4
COMBINACIÓN A B C D #1's
GRUPO COMBINACIÓN A B C D 7 0 1 1 1 3
0 0 0 0 0 0
9 1 0 0 1 2
2 0 0 1 0
1 12 1 1 0 0 2
4 0 1 0 0
2 12 1 1 0 0 13 1 1 0 1 3
13 1 1 0 1 14 1 1 1 0 3
3
14 1 1 1 0
15 1 1 1 1 4
4 15 1 1 1 1
 GRUPO COMBINACIÓN A B C D COMBINACIÓN A B C D #1's
9 1 0 0 1 1 0 0 0 1 1
2
12 1 1 0 0 12 1 1 0 0 2
7 0 1 1 1 13 1 1 0 1
3
3 13 1 1 0 1 14 1 1 1 0
14 1 1 1 0 15 1 1 1 1 4
4 15 1 1 1 1
GRUPO COMBINACIÓN A B C D
GRUPO COMBINACIÓN A B C D 1 1 0 0 0 1
9,13 1 - 0 1 2 12 1 1 0 0
2y3 12,13 1 1 0 - 13 1 1 0 1
3
12,14 1 1 - 0 14 1 1 1 0
7,15 - 1 1 1 4 15 1 1 1 1
3y4 13,15 1 1 - 1
GRUPO COMBINACIÓN A B C D
14,15 1 1 1 -
12,13 1 1 0 -
2y 3
COMBINACIÓN A B C D 12,14 1 1 - 0
12,13,14,15 1 1 - - 13,15 1 1 - 1
3y4
12,14,13,15 1 1 - - 14,15 1 1 1 -
9,13 1 - 0 1
COMBINACIÓN A B C D
7,15 - 1 1 1
12,13,14,15 1 1 - -
12,14,13,15 1 1 - -
1 0 0 0 1

̅𝑫 + 𝑩𝑪𝑫
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 + 𝑨𝑪

OBTENCION DE MINTERMINOS SEGMENTO L

𝑚1 = 𝐴̅𝐵̅ 𝐶̅ 𝐷 ̅𝑩
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 + 𝑨 ̅𝑫
̅𝑪 ̅
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
𝑚13 = 𝐴𝐵𝐶 𝐷 ̅ OBTENCION DE MINTERMINOS SEGMENTO M
𝑚14 = 𝐴𝐵𝐶𝐷 ̅ 𝑚11 = 𝐴𝐵̅ 𝐶𝐷
𝑚15 = 𝐴𝐵𝐶𝐷 𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
𝑚13 = 𝐴𝐵𝐶 𝐷̅
FUNCION LÓGICA SIN SIMPLIFICAR (SOP) 𝑚14 = 𝐴𝐵𝐶𝐷 ̅
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(1,12,13,14,15) 𝑚15 = 𝐴𝐵𝐶𝐷

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅𝐶̅ 𝐷 + 𝐴𝐵𝐶̅ 𝐷

̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷 FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(11,12,13,14,15)
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY) 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴𝐵̅ 𝐶𝐷 + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
QUINE-MCCLUSKEY) 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,2,4,12,13,14,15)

COMBINACIÓN A B C D #1's 𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷

̅ + 𝐴̅𝐵̅ 𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷
+ 𝐴𝐵𝐶𝐷 ̅ + 𝐴𝐵𝐶𝐷
11 1 0 1 1 3
12 1 1 0 0 2 FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
13 1 1 0 1 3 QUINE-MCCLUSKEY)
14 1 1 1 0 3
15 1 1 1 1 4 COMBINACIÓN A B C D #1's
0 0 0 0 0 0
GRUPO COMBINACIÓN A B C D
2 0 0 1 0 1
2 12 1 1 0 0
4 0 1 0 0 1
11 1 0 1 1
12 1 1 0 0 2
3 13 1 1 0 1
13 1 1 0 1 3
14 1 1 1 0
14 1 1 1 0 3
4 15 1 1 1 1
15 1 1 1 1 4

GRUPO COMBINACIÓN A B C D
GRUPO COMBINACIÓN A B C D
12,13 1 1 0 -
2y3 0 0 0 0 0 0
12,14 1 1 - 0
2 0 0 1 0
13,15 1 1 - 1 1
4 0 1 0 0
3y4 14,15 1 1 1 -
2 12 1 1 0 0
11,15 1 - 1 1
13 1 1 0 1
3
14 1 1 1 0
COMBINACIÓN A B C D
4 15 1 1 1 1
12,13,14,15 1 1 - -
12,14,13,15 1 1 - -
GRUPO COMBINACIÓN A B C D
11,15 1 - 1 1
0,2 0 0 - 0
0y1
0,4 0 - 0 0
1y2 4,12 - 1 0 0
12,13 1 1 0 -
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 + 𝑨𝑪𝑫 2y3
12,14 1 1 - 0
OBTENCION DE MINTERMINOS SEGMENTO N 13,15 1 1 - 1
𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷 ̅ 3y4
̅
𝑚2 = 𝐴𝐵 𝐶𝐷 ̅ ̅ 14,15 1 1 1 -
̅
𝑚4 = 𝐴 𝐵 𝐶 𝐷 ̅ ̅
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
𝑚13 = 𝐴𝐵𝐶 𝐷 ̅
𝑚14 = 𝐴𝐵𝐶𝐷 ̅
𝑚15 = 𝐴𝐵𝐶𝐷
 COMBINACIÓN A B C D GRUPO COMBINACIÓN A B C D
12,13,14,15 1 1 - - 0 0 0 0 0 0
12,14,13,15 1 1 - - 1 0 0 0 1
0,2 0 0 - 0 1 2 0 0 1 0
0,4 0 - 0 0 4 0 1 0 0
4,12 - 1 0 0 3 0 0 1 1
2
5 0 1 0 1

GRUPO COMBINACIÓN A B C D
0,1 0 0 0 -
0y1 0,2 0 0 - 0
̅𝑩
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨𝑩 + 𝑨 ̅𝑫 ̅𝑫
̅ + 𝑩𝑪 ̅
0,4 0 - 0 0
El segmento DP es el correspondiente al Decimal Point. Este
1,3 0 0 - 1
segmento al ser conectado a tierra todas sus salidas
corresponden al nivel lógico bajo (0 V) o GND (Tierra). 1,5 0 - 0 1
1y2
OBTENCION DE MINTERMINOS LED COLOR 1 2,3 0 0 1 -
𝑚0 = 𝐴̅𝐵̅ 𝐶̅ 𝐷̅
4,5 0 1 0 -
𝑚1 = 𝐴̅𝐵̅ 𝐶̅ 𝐷
𝑚2 = 𝐴̅𝐵̅ 𝐶𝐷 ̅
̅
𝑚3 = 𝐴𝐵 𝐶𝐷̅ COMBINACIÓN A B C D
𝑚4 = 𝐴̅𝐵 𝐶̅ 𝐷 ̅
̅ ̅ 0,1,2,3 0 0 - -
𝑚5 = 𝐴 𝐵 𝐶 𝐷
0,1,4,5 0 - 0 -
FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(0,1,2,3,4,5)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵̅ 𝐶̅ 𝐷
̅ + 𝐴̅𝐵̅ 𝐶̅ 𝐷 + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵̅ 𝐶𝐷 + 𝐴̅𝐵𝐶̅ 𝐷
̅
+ 𝐴̅𝐵𝐶̅ 𝐷
̅𝑩
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨 ̅𝑪
̅+𝑨 ̅
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY) OBTENCION DE MINTERMINOS LED COLOR 2
𝑚7 = 𝐴̅𝐵𝐶𝐷
COMBINACIÓN A B C D #1's 𝑚8 = 𝐴𝐵̅ 𝐶̅ 𝐷
̅
𝑚9 = 𝐴𝐵̅ 𝐶̅ 𝐷
0 0 0 0 0 0
𝑚10 = 𝐴𝐵̅ 𝐶𝐷 ̅
1 0 0 0 1 1 𝑚11 = 𝐴𝐵̅ 𝐶𝐷
𝑚12 = 𝐴𝐵𝐶̅ 𝐷 ̅
2 0 0 1 0 1
𝑚13 = 𝐴𝐵𝐶̅ 𝐷
3 0 0 1 1 2 𝑚14 = 𝐴𝐵𝐶𝐷 ̅
𝑚15 = 𝐴𝐵𝐶𝐷
4 0 1 0 0 1
5 0 1 0 1 2 FUNCION LÓGICA SIN SIMPLIFICAR (SOP)
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑𝑚(7,8,9,10,11,12,13,14,15)

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅ 𝐶̅ 𝐷

̅ + 𝐴𝐵̅ 𝐶̅ 𝐷 + 𝐴𝐵̅ 𝐶𝐷
̅ + 𝐴𝐵̅ 𝐶𝐷
+ 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷 ̅ + 𝐴𝐵𝐶𝐷
FUNCION LÓGICA SIMPLIFICADA (ALGORITMO
QUINE-MCCLUSKEY)
 COMBINACIÓN A B C D #1's GRUPO COMBINACIÓN A B C D
7 0 1 1 1 3 8,9,10,11 1 0 - -
8 1 0 0 0 1 1, 2 y 3 8,9,12,13 1 - 0 -
9 1 0 0 1 2 8,10,12,14 1 - - 0
10 1 0 1 0 2 9,11,13,15 1 - - 1
11 1 0 1 1 3 2, 3 y 4 10,11,14,15 1 - 1 -
12 1 1 0 0 2 12,13,14,15 1 1 - -
13 1 1 0 1 3
14 1 1 1 0 3 FUNCIÓN COMBINACIÓN A B C D

15 1 1 1 1 4 A 8,9,10,11,12,13,14,15 1 - - -
BCD 7,15 - 1 1 1
GRUPO COMBINACIÓN A B C D
1 8 1 0 0 0
9 1 0 0 1
𝑭(𝑨, 𝑩, 𝑪, 𝑫) = 𝑨 + 𝑩𝑪𝑫
2 10 1 0 1 0
Descripción del Diseño Final: Inicialmente, se utiliza una
12 1 1 0 0 fuente de 5 VDC la cual se encuentra conectada a un
7 0 1 1 1 potenciómetro de 1 kΩ para obtener diferentes tensiones
analógicas. Posterior a ello, se utiliza el conversor ADC0804 en
11 1 0 1 1 aras de captar estas tensiones y convertirlas en señales digitales,
3 específicamente en niveles de tensión lógicos de Alto y Bajo.
13 1 1 0 1
Para hacer eficaz este proceso, se opta por utilizar un
14 1 1 1 0 condensador (C1) con una resistencia de 10 kΩ que sirven como
protección y, mediante el tren de pulsos cuadrados se genera la
4 15 1 1 1 1 continua interacción entre el potenciómetro y el conversor. En
la salida del conversor, se seleccionan los cuatro dígitos bits
más significativos siendo A el MSB y D el LSB. Dichas salidas
GRUPO COMBINACIÓN A B C D
(A, B, C, D) corresponden a las entradas lógicas de los
8,9 1 0 0 - esquemáticos alternos en donde es utilizada la tecnología
CMOS de la serie 4000 y estos constituyen el funcionamiento
1y2 8,10 1 0 - 0 de cada uno de los segmentos del Display.
8,12 1 - 0 0
9,11 1 0 - 1
9,13 1 - 0 1
2y3 10,11 1 0 1 -
10,14 1 - 1 0
12,13 1 1 0 -
7,15 - 1 1 1
11,15 1 - 1 1 Ilustración 37. Diagrama esquemático
3y4
13,15 1 1 - 1
14,15 1 1 1 -
 Ilustración 40. Segmentos G, H e J. Segmento L equivalente a G

Ilustración 38. Segmentos A, B, C y D

Ilustración 39. Segmento E y F equivalentes Ilustración 41. Segmento K y M

 CONCLUSIÓN
Con el desarrollo del documento y la fundamentación
teórica preliminar para llevar a cabo las etapas del laboratorio,
se pudo corroborar experimentalmente la relación especial de
algunos elementos en la generación de circuitos electrónicos
lógicos a partir de la determinación de funciones lógicas
derivadas del análisis, resolución e interpretación de los ítems
del laboratorio en el que se tuvieron en cuenta tres elementos
claves: el potenciómetro, el conversor de A/D, y el Display de
cátodo común de 14 segmentos. Con el Potenciómetro y, a
partir de una fuente de tensión continua (VDC), se generan las
señales analógicas de tensión que se mantienen en constante
variación mediante la manipulación de la perrilla del
potenciómetro. Gracias al conversor ADC0804 se facilita el
procesamiento de la señal analógica a digital, la cual posibilita
que la señal resultante (digital binaria) se emplee en conexión
directa a los circuitos alternos de los 14 segmentos del Display.
Con ello se logra que este y sus segmentos, enciendan o se
Ilustración 42. Segmento N y P apaguen respecto a la variación del potenciómetro, con el
objetivo de que cada manipulación de tensión ilustre cada uno
de los caracteres del mensaje especial, en el cual se omite el
punto decimal conectándolo directamente a GND.
No fue de gran facilidad el acoplamiento final del
esquemático, debido a que en la conexión de los circuitos unos
tenían entradas negadas y otros sin negar, lo que dificultaba el
ensamble electrónico para que todo fuese organizado y se
tuviera una buena distribución del espacio de trabajo, ya que
uno de los detalles de mayor cuidado era la implementación de
los circuitos en cascada para que las salidas generarán la
función correcta. No obstante, el diseño propuesto cumplió a
cabalidad con los ítems solicitados, teniendo en cuenta el
comportamiento real y práctico de un conversor A/D y de la
gran influencia del potenciómetro para variar la tensión de la
entrada analógica y al final mostrar efectivamente el mensaje:
EDG1E1 (UNO)****.
Se consultó en manuales técnicos las especificaciones
técnicas de los componentes utilizados para llevar a cabo los
ítems del laboratorio. Entre ellos, los más importantes: el
Display de 14 segmentos y el Conversor ADC0804. La consulta
se realizó con el objetivo de hacer de manera efectiva los
Ilustración 43. LED Bicolor
montajes, además de alimentar correctamente el circuito
integrado y se tuvo una gran administración de la hoja de trabajo
Para simular el comportamiento del Diseño esquemático se
para simular el comportamiento real de la aplicación. Para
ilustrará a continuación la simulación del carácter inicial “E”
analizar dicho comportamiento, corroborar la veracidad en el
con el LED Bicolor en Verde. Las demás simulaciones se
montaje y generar el diseño final, se utilizó Proteus 8. Posterior
encuentran anexadas secuencialmente al final del documento.
al montaje y a corroborar los resultados, como equipo de trabajo
se entiende la sutil importancia de la electrónica digital en el
desarrollo humano en cuanto a avances tecnológicos de óptimo
funcionamiento teniendo en cuenta una mayor eficiencia,
precisión y estabilidad que los sistemas analógicos.
REFERENCIAS
[1] Tomas L. Floyd, Principios de Circuitos Eléctricos, Octava edición, Libro
virtual en formato PDF, PEARSON EDUCATION [editorial].
[2] Tomas L. Floyd, Fundamentos de Sistemas Digitales, Novena edición,
Libro virtual en formato PDF, PEARSON EDUCATION [editorial].
[3] Display de 14 segmentos. [Página web].
https://es.qaz.wiki/wiki/Fourteen-segment_display.
Ilustración 44. Simulación del carácter E [4] ADC0804 [Alldatasheet]. Disponible en: https://n9.cl/e4gmz.
 ANEXOS
Se ilustrarán las simulaciones de cada una de las
representaciones del Display ilustrando el mensaje especifico
solicitado en el laboratorio.

Ilustración 49. Simulación del carácter 1 (Verde)

Ilustración 45. Simulación del carácter D (Verde)

Ilustración 50. Simulación del espacio en blanco (OFF)

Ilustración 46. Simulación del carácter G (Verde)

Ilustración 51. Simulación del paréntesis (Rojo)

Ilustración 47. Simulación del carácter 1 (Verde)

Ilustración 52. Simulación del carácter U (Rojo)

Ilustración 48. Simulación del carácter E (Verde)

Ilustración 53. Simulación del carácter N (Rojo) Ilustración 57. Simulación del asterisco (Rojo)

Ilustración 54. Simulación del carácter O (Rojo) Ilustración 58. Simulación del asterisco (Rojo)

Ilustración 55. Simulación del paréntesis (Rojo) Ilustración 59. Simulación del asterisco (Rojo)

Ilustración 56. Simulación del asterisco (Rojo)

 La familia ADC080X son convertidores A/D CMOS de 8
bits de aproximación sucesiva que utilizan una escalera escala
potenciométrica modificada y están diseñados para operar con
el 8080A a través de salidas de tres estados.
Estos convertidores aparecen ante el procesador como
posiciones de memoria o puertos de E/S, y por lo tanto no se
requiere lógica de interfaz. La entrada de tensión analógica
diferencial tiene un buen rechazo de modo común y permite
compensar el valor de tensión analógica de entrada cero.
Además, la entrada de referencia de tensión se puede para
permitir la codificación de cualquier intervalo de tensión
analógica más pequeño a los 8 bits de resolución. [4]

Ilustración 61. ADC0804 Especificaciones técnicas (Datasheet) [4]

Ilustración 62. Conexión conversor A/D [4]

Ilustración 60. ADC0804 Especificaciones técnicas (Datasheet) [4]